JP2001188750A - Ｓｃｓｉバス上の再選択を管理する方法およびシステム - Google Patents
Ｓｃｓｉバス上の再選択を管理する方法およびシステムInfo
- Publication number
- JP2001188750A JP2001188750A JP2000360032A JP2000360032A JP2001188750A JP 2001188750 A JP2001188750 A JP 2001188750A JP 2000360032 A JP2000360032 A JP 2000360032A JP 2000360032 A JP2000360032 A JP 2000360032A JP 2001188750 A JP2001188750 A JP 2001188750A
- Authority
- JP
- Japan
- Prior art keywords
- reselection
- cycle
- target
- initiator
- scsi bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Abstract
(57)【要約】
【課題】 ＳＣＳＩバス上のターゲットによるイニシエ
ータの再選択を管理するための方法およびシステムを提
供すること。 【解決手段】 ターゲットが、イニシエータを再選択す
るために、第１再選択サイクルのためにバスの制御を確
保しようとする。ターゲットが、第１再選択サイクルの
ためのバスの制御の確保に失敗し、ターゲットが、選択
サイクルについてイニシエータによって選択された場合
に、ターゲットは、選択サイクルを処理する。しかし、
選択サイクルの処理と並行して、実質的にバスが解放さ
れた直後、ターゲットが選択サイクルの処理を完了する
前に、ターゲットは、イニシエータを再選択するために
第２再選択サイクルについてバスの制御の確保を試み
る。
ータの再選択を管理するための方法およびシステムを提
供すること。 【解決手段】 ターゲットが、イニシエータを再選択す
るために、第１再選択サイクルのためにバスの制御を確
保しようとする。ターゲットが、第１再選択サイクルの
ためのバスの制御の確保に失敗し、ターゲットが、選択
サイクルについてイニシエータによって選択された場合
に、ターゲットは、選択サイクルを処理する。しかし、
選択サイクルの処理と並行して、実質的にバスが解放さ
れた直後、ターゲットが選択サイクルの処理を完了する
前に、ターゲットは、イニシエータを再選択するために
第２再選択サイクルについてバスの制御の確保を試み
る。
Description
【０００１】
【発明の属する技術分野】本発明は、全般的にはＳＣＳ
Ｉ（small computer system interface）動作の分野に
関し、具体的には、ＳＣＳＩバス上のターゲットによる
イニシエータの再選択を管理する方法およびシステムに
関する。
Ｉ（small computer system interface）動作の分野に
関し、具体的には、ＳＣＳＩバス上のターゲットによる
イニシエータの再選択を管理する方法およびシステムに
関する。
【０００２】
【従来の技術】ＳＣＳＩ（small computer system inte
rface）デバイスの実装では、所与の時に２つのデバイ
スの間でのＳＣＳＩバス上の情報転送が許可される。イ
ニシエータ・デバイス（通常はホスト・アダプタ）が、
入出力プロセスを始め、ターゲット・デバイス（たとえ
ばディスク・ドライブ）が、イニシエータによって始め
られた入出力プロセスを実行する。ＳＣＳＩバスは、イ
ニシエータとターゲットを一緒にリンクして入出力プロ
セスを完了する共通リソースである。バス上のＳＣＳＩ
デバイスは、イニシエータとターゲットがそれぞれ少な
くとも１つ存在する限り、イニシエータとターゲットの
任意の組み合わせとすることができる。バスに物理的に
接続することのできるＳＣＳＩデバイスの最大数は、実
装されるデータ・パスの幅によって決定される。
rface）デバイスの実装では、所与の時に２つのデバイ
スの間でのＳＣＳＩバス上の情報転送が許可される。イ
ニシエータ・デバイス（通常はホスト・アダプタ）が、
入出力プロセスを始め、ターゲット・デバイス（たとえ
ばディスク・ドライブ）が、イニシエータによって始め
られた入出力プロセスを実行する。ＳＣＳＩバスは、イ
ニシエータとターゲットを一緒にリンクして入出力プロ
セスを完了する共通リソースである。バス上のＳＣＳＩ
デバイスは、イニシエータとターゲットがそれぞれ少な
くとも１つ存在する限り、イニシエータとターゲットの
任意の組み合わせとすることができる。バスに物理的に
接続することのできるＳＣＳＩデバイスの最大数は、実
装されるデータ・パスの幅によって決定される。
【０００３】情報は、選択サイクルまたは再選択サイク
ルに転送することができる。イニシエータ選択サイクル
は、イニシエータと選択されたターゲットの間での入出
力プロセスを開始するために、イニシエータによって開
始される。時には、入出力プロセスが、選択サイクル中
に完了しない場合がある。たとえば、書込動作中に、タ
ーゲットの入力データ・バッファが満杯になる場合があ
る。その場合には、ターゲットは、そのバッファ内の情
報を処理している間、切断し、ＳＣＳＩバスを他の転送
のために解放する。もう１つの例として、読取動作中
に、ターゲットが、情報を得るためのシーク（seek）に
特定の時間より長い時間を必要とする場合がある。やは
り、ターゲットは、ディスクの特定の位置へシークして
いる間、切断し、これによってバスを解放する。どの場
合でも、ターゲットは、入出力プロセスを再開する準備
ができた時に、再選択サイクルを開始することによって
それを行う。
ルに転送することができる。イニシエータ選択サイクル
は、イニシエータと選択されたターゲットの間での入出
力プロセスを開始するために、イニシエータによって開
始される。時には、入出力プロセスが、選択サイクル中
に完了しない場合がある。たとえば、書込動作中に、タ
ーゲットの入力データ・バッファが満杯になる場合があ
る。その場合には、ターゲットは、そのバッファ内の情
報を処理している間、切断し、ＳＣＳＩバスを他の転送
のために解放する。もう１つの例として、読取動作中
に、ターゲットが、情報を得るためのシーク（seek）に
特定の時間より長い時間を必要とする場合がある。やは
り、ターゲットは、ディスクの特定の位置へシークして
いる間、切断し、これによってバスを解放する。どの場
合でも、ターゲットは、入出力プロセスを再開する準備
ができた時に、再選択サイクルを開始することによって
それを行う。
【０００４】選択サイクルと再選択サイクルの両方が、
フェーズを介して進行する。ARBITRATIONフェーズは、
選択サイクルまたは再選択サイクルのいずれかのために
ＳＣＳＩバスの制御を確保するのにＳＣＳＩデバイスが
使用するメカニズムである。ARBITRATIONフェーズに
は、BUS FREEフェーズから入る。各ＳＣＳＩデバイスに
は、ＳＣＳＩ ＩＤが割り当てられる。通常、ホスト・
アダプタは、最高のＳＣＳＩ ＩＤを割り当てられる。
優先順位の低いデバイスには、低いＳＣＳＩ ＩＤが割
り当てられる。ARBITRATIONフェーズ中には、バスの制
御を確保することを望む各デバイスが、そのＳＣＳＩ
ＩＤをバスにアサートする。ARBITRATIONフェーズの終
わりに、バスのアービトレーションを行う各デバイス
が、データ・バスを検査して、そのＩＤが最高であるか
どうかを判定する。デバイスは、アービトレーションに
負けた場合に、すべての信号を解放し、次のBUS FREEフ
ェーズを待つ。
フェーズを介して進行する。ARBITRATIONフェーズは、
選択サイクルまたは再選択サイクルのいずれかのために
ＳＣＳＩバスの制御を確保するのにＳＣＳＩデバイスが
使用するメカニズムである。ARBITRATIONフェーズに
は、BUS FREEフェーズから入る。各ＳＣＳＩデバイスに
は、ＳＣＳＩ ＩＤが割り当てられる。通常、ホスト・
アダプタは、最高のＳＣＳＩ ＩＤを割り当てられる。
優先順位の低いデバイスには、低いＳＣＳＩ ＩＤが割
り当てられる。ARBITRATIONフェーズ中には、バスの制
御を確保することを望む各デバイスが、そのＳＣＳＩ
ＩＤをバスにアサートする。ARBITRATIONフェーズの終
わりに、バスのアービトレーションを行う各デバイス
が、データ・バスを検査して、そのＩＤが最高であるか
どうかを判定する。デバイスは、アービトレーションに
負けた場合に、すべての信号を解放し、次のBUS FREEフ
ェーズを待つ。
【０００５】アービトレーションに勝ったデバイスは、
次のフェーズに継続し、すべての信号をBUS FREEフェー
ズに解放するまでＳＣＳＩバスを制御する。イニシエー
タがアービトレーションに勝った時には、そのイニシエ
ータは、SELECTIONフェーズに継続して、入出力プロセ
スを送りたいターゲット・デバイスを選択する。ターゲ
ットがアービトレーションに勝った時には、そのターゲ
ットは、RESELECTIONフェーズに継続して、未解決の入
出力プロセスに関してイニシエータを再選択する。
次のフェーズに継続し、すべての信号をBUS FREEフェー
ズに解放するまでＳＣＳＩバスを制御する。イニシエー
タがアービトレーションに勝った時には、そのイニシエ
ータは、SELECTIONフェーズに継続して、入出力プロセ
スを送りたいターゲット・デバイスを選択する。ターゲ
ットがアービトレーションに勝った時には、そのターゲ
ットは、RESELECTIONフェーズに継続して、未解決の入
出力プロセスに関してイニシエータを再選択する。
【０００６】タグ付き待ち行列化プロトコルでは、イニ
シエータが複数の入出力プロセスをターゲットに送るこ
とができ、ターゲットが各入出力プロセスを完了まで管
理することができる。ターゲットに送られる各入出力プ
ロセスが、１つの選択サイクルを要する。タグ付き待ち
行列化選択サイクル中に、ターゲットは、そのコマンド
・キューに入出力コマンドを置き、その後、切断する。
イニシエータは、ターゲットのコマンド・キューが満杯
になるまでターゲットに入出力プロセスを送り続けるこ
とができる。ターゲットは、そのコマンド・キュー内の
コマンドによって指定された入出力プロセスを実行する
準備ができた時に、再選択サイクルの開始を試みる。完
了する入出力プロセスのそれぞれが、１つまたは複数の
再選択サイクルを要する。
シエータが複数の入出力プロセスをターゲットに送るこ
とができ、ターゲットが各入出力プロセスを完了まで管
理することができる。ターゲットに送られる各入出力プ
ロセスが、１つの選択サイクルを要する。タグ付き待ち
行列化選択サイクル中に、ターゲットは、そのコマンド
・キューに入出力コマンドを置き、その後、切断する。
イニシエータは、ターゲットのコマンド・キューが満杯
になるまでターゲットに入出力プロセスを送り続けるこ
とができる。ターゲットは、そのコマンド・キュー内の
コマンドによって指定された入出力プロセスを実行する
準備ができた時に、再選択サイクルの開始を試みる。完
了する入出力プロセスのそれぞれが、１つまたは複数の
再選択サイクルを要する。
【０００７】バス競合は、タグ付き待ち行列化が使用可
能であり、多数の入出力プロセスがターゲットに送られ
る時、または、複数のイニシエータおよびターゲットが
ＳＣＳＩバスに接続されている時に発生する。イニシエ
ータとターゲットの両方が、ＳＣＳＩバスの制御を確保
するためにアービトレーションを行っている時には、負
けたデバイスは、次のBUS FREEフェーズまで待ってから
再アービトレーションを行わなければならない。現在、
特定のターゲットがアービトレーションに負け、それが
イニシエータによって選択されたデバイスである場合
に、そのターゲットは、再選択のために再アービトレー
ションを行う前に、そのコマンド・キューへのイニシエ
ータから受け取った入出力プロセスの配置を完了しなけ
ればならない。入出力プロセスをキューに入れ、再選択
のために再アービトレーション・プロセスを開始するに
は、かなりの時間がかかる。この遅延が、バス利用度お
よび入出力スループットを劣化させる。
能であり、多数の入出力プロセスがターゲットに送られ
る時、または、複数のイニシエータおよびターゲットが
ＳＣＳＩバスに接続されている時に発生する。イニシエ
ータとターゲットの両方が、ＳＣＳＩバスの制御を確保
するためにアービトレーションを行っている時には、負
けたデバイスは、次のBUS FREEフェーズまで待ってから
再アービトレーションを行わなければならない。現在、
特定のターゲットがアービトレーションに負け、それが
イニシエータによって選択されたデバイスである場合
に、そのターゲットは、再選択のために再アービトレー
ションを行う前に、そのコマンド・キューへのイニシエ
ータから受け取った入出力プロセスの配置を完了しなけ
ればならない。入出力プロセスをキューに入れ、再選択
のために再アービトレーション・プロセスを開始するに
は、かなりの時間がかかる。この遅延が、バス利用度お
よび入出力スループットを劣化させる。
【０００８】
【発明が解決しようとする課題】本発明の目的は、上記
の欠点を克服し、ＳＣＳＩバス上のターゲットによるイ
ニシエータの再選択を管理する方法およびシステムを提
供することである。
の欠点を克服し、ＳＣＳＩバス上のターゲットによるイ
ニシエータの再選択を管理する方法およびシステムを提
供することである。
【０００９】
【課題を解決するための手段】本発明は、ＳＣＳＩバス
上のターゲットによるイニシエータの再選択を管理する
方法およびシステムを提供する。本発明によれば、ター
ゲットは、最初の再選択サイクルのバスの制御を確保し
て、イニシエータを再選択しようと試みる。ターゲット
が、最初の再選択サイクルのバスの制御を確保するのに
失敗し、そのターゲットが、選択サイクルに関してイニ
シエータによって選択されている場合、ターゲットは、
まず選択サイクルを処理する。しかし、選択サイクルの
処理と並行して、実質的にバスが解放された直後、ター
ゲットが選択サイクルの処理を完了する前に、ターゲッ
トは、イニシエータを再選択するために第２の再選択サ
イクルについてバスの制御の確保を試みる。
上のターゲットによるイニシエータの再選択を管理する
方法およびシステムを提供する。本発明によれば、ター
ゲットは、最初の再選択サイクルのバスの制御を確保し
て、イニシエータを再選択しようと試みる。ターゲット
が、最初の再選択サイクルのバスの制御を確保するのに
失敗し、そのターゲットが、選択サイクルに関してイニ
シエータによって選択されている場合、ターゲットは、
まず選択サイクルを処理する。しかし、選択サイクルの
処理と並行して、実質的にバスが解放された直後、ター
ゲットが選択サイクルの処理を完了する前に、ターゲッ
トは、イニシエータを再選択するために第２の再選択サ
イクルについてバスの制御の確保を試みる。
【００１０】ターゲットが、第２の再選択サイクルにつ
いてＳＣＳＩバスの制御を確保した場合には、ターゲッ
トは、選択サイクルを少なくとも部分的に処理するま
で、第２の再選択サイクルを一時停止する。ターゲット
は、割込み状態レジスタを保管することによって、選択
サイクルを少なくとも部分的に処理することが好まし
い。ターゲットは、選択サイクルを少なくとも部分的に
処理した後に、第２の再選択サイクルと選択サイクルの
処理とを同時に完了する。
いてＳＣＳＩバスの制御を確保した場合には、ターゲッ
トは、選択サイクルを少なくとも部分的に処理するま
で、第２の再選択サイクルを一時停止する。ターゲット
は、割込み状態レジスタを保管することによって、選択
サイクルを少なくとも部分的に処理することが好まし
い。ターゲットは、選択サイクルを少なくとも部分的に
処理した後に、第２の再選択サイクルと選択サイクルの
処理とを同時に完了する。
【００１１】本発明のターゲットには、インターフェー
ス・コントローラ、プログラマブル・シーケンサ、およ
びインターフェース・プロセッサが含まれる。物理的に
ＳＣＳＩバスに結合されるインターフェース・コントロ
ーラには、再選択状態機械が含まれる。プログラマブル
・シーケンサは、機能的にインターフェース・コントロ
ーラに結合される。プログラマブル・シーケンサは、タ
ーゲットがイニシエータによって選択され、再選択開始
インジケータがセットされている場合に、実質的にバス
が解放された直後に、再選択状態機械を起動するように
プログラミングされる。インターフェース・プロセッサ
は、機能的に、プログラマブル・シーケンサおよびイン
ターフェース・コントローラに接続される。インターフ
ェース・プロセッサは、再選択サイクルの開始時に再選
択開始インジケータをセットして、イニシエータを再選
択するようにプログラミングされる。
ス・コントローラ、プログラマブル・シーケンサ、およ
びインターフェース・プロセッサが含まれる。物理的に
ＳＣＳＩバスに結合されるインターフェース・コントロ
ーラには、再選択状態機械が含まれる。プログラマブル
・シーケンサは、機能的にインターフェース・コントロ
ーラに結合される。プログラマブル・シーケンサは、タ
ーゲットがイニシエータによって選択され、再選択開始
インジケータがセットされている場合に、実質的にバス
が解放された直後に、再選択状態機械を起動するように
プログラミングされる。インターフェース・プロセッサ
は、機能的に、プログラマブル・シーケンサおよびイン
ターフェース・コントローラに接続される。インターフ
ェース・プロセッサは、再選択サイクルの開始時に再選
択開始インジケータをセットして、イニシエータを再選
択するようにプログラミングされる。
【００１２】プログラマブル・シーケンサは、ターゲッ
トがバスを確保し、再選択開始インジケータがセットさ
れている場合に、再選択サイクルを一時停止するように
プログラミングされる。インターフェース・プロセッサ
は、再選択開始フラグがセットされている場合に、イニ
シエータの選択サイクルを少なくとも部分的に処理した
後に、再選択進行インジケータをセットするようにプロ
グラミングされる。プログラマブル・シーケンサは、イ
ンターフェース・プロセッサが再選択進行インジケータ
をセットした時に、再選択サイクルを完了するようにプ
ログラミングされる。
トがバスを確保し、再選択開始インジケータがセットさ
れている場合に、再選択サイクルを一時停止するように
プログラミングされる。インターフェース・プロセッサ
は、再選択開始フラグがセットされている場合に、イニ
シエータの選択サイクルを少なくとも部分的に処理した
後に、再選択進行インジケータをセットするようにプロ
グラミングされる。プログラマブル・シーケンサは、イ
ンターフェース・プロセッサが再選択進行インジケータ
をセットした時に、再選択サイクルを完了するようにプ
ログラミングされる。
【００１３】
【発明の実施の形態】ここで図面、まず図１を参照する
と、ホスト・アダプタ１１および複数のデバイス１２
が、ＳＣＳＩバス１３に接続されている。デバイス１２
には、ハード・ディスク、テープ・バックアップ、光デ
ィスク・ドライブ、プリンタ、およびスキャナなどの入
出力装置が含まれる。
と、ホスト・アダプタ１１および複数のデバイス１２
が、ＳＣＳＩバス１３に接続されている。デバイス１２
には、ハード・ディスク、テープ・バックアップ、光デ
ィスク・ドライブ、プリンタ、およびスキャナなどの入
出力装置が含まれる。
【００１４】各デバイス１２は、イニシエータまたはタ
ーゲットとして動作することができる。しかし、デバイ
ス１２は、通常はターゲットとして動作し、ホスト・ア
ダプタ１１が、通常はイニシエータとして動作する。ホ
スト・アダプタ１１および各デバイス１２は、それ自体
の独自のＳＣＳＩ ＩＤを有する。ホスト・アダプタ１
１は、通常は最高のＳＣＳＩ ＩＤを有し、デバイス１
２は、その優先順位に応じて、より低いＳＣＳＩ ＩＤ
を有する。ホスト・アダプタ１１およびデバイス１２
は、めいめいのＳＣＳＩ ＩＤに基づいて、アービトレ
ーション中にＳＣＳＩバスの制御を確保する。
ーゲットとして動作することができる。しかし、デバイ
ス１２は、通常はターゲットとして動作し、ホスト・ア
ダプタ１１が、通常はイニシエータとして動作する。ホ
スト・アダプタ１１および各デバイス１２は、それ自体
の独自のＳＣＳＩ ＩＤを有する。ホスト・アダプタ１
１は、通常は最高のＳＣＳＩ ＩＤを有し、デバイス１
２は、その優先順位に応じて、より低いＳＣＳＩ ＩＤ
を有する。ホスト・アダプタ１１およびデバイス１２
は、めいめいのＳＣＳＩ ＩＤに基づいて、アービトレ
ーション中にＳＣＳＩバスの制御を確保する。
【００１５】図２を参照すると、図２では記憶装置であ
るＳＣＳＩデバイスのインターフェース構成要素が図示
されている。当業者は、記憶装置に他の構成要素が含ま
れることを諒解するであろう。インターフェース・コン
トローラ１４は、物理的にＳＣＳＩバス１３に接続され
る。インターフェース・コントローラ１４には、選択サ
イクル中にＳＣＳＩプロトコルを制御する選択状態機械
１５と、再選択サイクル中にＳＣＳＩプロトコルを制御
する再選択状態機械１６が含まれる。インターフェース
・コントローラ１４には、制御レジスタ１７も含まれ
る。プログラマブル・シーケンサ１８は、機能的にイン
ターフェース・コントローラ１４に接続される。プログ
ラマブル・シーケンサ１８は、選択状態機械１５および
再選択状態機械１６を起動するように接続される。プロ
グラマブル・シーケンサ１８は、制御レジスタ１７にも
アクセスできる。プログラマブル・シーケンサ１８は、
SRAM/DRAM１９に組み込まれ、とりわけ、有効な選択ま
たは再選択についてＳＣＳＩバス１３を監視するように
プログラミングされる。プログラマブル・シーケンサ１
８は、機能的にインターフェース・プロセッサ２０に接
続される。インターフェース・プロセッサ２０は、制御
レジスタ１７にアクセスでき、プログラマブル・シーケ
ンサ１８が、所与の入出力プロセスについて選択サイク
ルまたは再選択サイクルが発生する時を監視できるよう
にする。プログラマブル・シーケンサ（ＰＳ）１８は、
インターフェース・コントローラ１４とインターフェー
ス・プロセッサ２０の両方にアクセスできる。プログラ
マブル・シーケンサ１８は、選択サイクル、再選択サイ
クル、SELECTIONフェーズ、またはRESELECTIONフェーズ
が完了した時に、インターフェース・プロセッサ２０に
割り込む。プログラマブル・シーケンサ１８は、インタ
ーフェース・プロセッサ２０のマイクロコードによって
制御レジスタ１７内でセットされたインジケータに基づ
いて、インターフェース・コントローラ１４の選択状態
機械１５および再選択状態機械１６を操作することがで
きる。
るＳＣＳＩデバイスのインターフェース構成要素が図示
されている。当業者は、記憶装置に他の構成要素が含ま
れることを諒解するであろう。インターフェース・コン
トローラ１４は、物理的にＳＣＳＩバス１３に接続され
る。インターフェース・コントローラ１４には、選択サ
イクル中にＳＣＳＩプロトコルを制御する選択状態機械
１５と、再選択サイクル中にＳＣＳＩプロトコルを制御
する再選択状態機械１６が含まれる。インターフェース
・コントローラ１４には、制御レジスタ１７も含まれ
る。プログラマブル・シーケンサ１８は、機能的にイン
ターフェース・コントローラ１４に接続される。プログ
ラマブル・シーケンサ１８は、選択状態機械１５および
再選択状態機械１６を起動するように接続される。プロ
グラマブル・シーケンサ１８は、制御レジスタ１７にも
アクセスできる。プログラマブル・シーケンサ１８は、
SRAM/DRAM１９に組み込まれ、とりわけ、有効な選択ま
たは再選択についてＳＣＳＩバス１３を監視するように
プログラミングされる。プログラマブル・シーケンサ１
８は、機能的にインターフェース・プロセッサ２０に接
続される。インターフェース・プロセッサ２０は、制御
レジスタ１７にアクセスでき、プログラマブル・シーケ
ンサ１８が、所与の入出力プロセスについて選択サイク
ルまたは再選択サイクルが発生する時を監視できるよう
にする。プログラマブル・シーケンサ（ＰＳ）１８は、
インターフェース・コントローラ１４とインターフェー
ス・プロセッサ２０の両方にアクセスできる。プログラ
マブル・シーケンサ１８は、選択サイクル、再選択サイ
クル、SELECTIONフェーズ、またはRESELECTIONフェーズ
が完了した時に、インターフェース・プロセッサ２０に
割り込む。プログラマブル・シーケンサ１８は、インタ
ーフェース・プロセッサ２０のマイクロコードによって
制御レジスタ１７内でセットされたインジケータに基づ
いて、インターフェース・コントローラ１４の選択状態
機械１５および再選択状態機械１６を操作することがで
きる。
【００１６】図３を参照すると、本発明による通常の選
択サイクルが示されている。選択サイクルは、ARBITRAT
IONフェーズ２３から始まる。ARBITRATIONフェーズ２３
中に、バスの制御の確保を望む各デバイスまたはホスト
・アダプタが、データ・バス上にそのＳＣＳＩ ＩＤを
アサートする。ARBITRATIONフェーズ２３の終りに、最
も高いＩＤを有するデバイスが勝ち、他のすべてのデバ
イスは、すべての信号を解放する。勝ったデバイスがイ
ニシエータである場合には、選択サイクルがSELECTION
フェーズ２５に進む。勝ったデバイスがターゲットであ
る場合には、システムは再選択サイクルを実行するが、
これは図４に関して説明する。
択サイクルが示されている。選択サイクルは、ARBITRAT
IONフェーズ２３から始まる。ARBITRATIONフェーズ２３
中に、バスの制御の確保を望む各デバイスまたはホスト
・アダプタが、データ・バス上にそのＳＣＳＩ ＩＤを
アサートする。ARBITRATIONフェーズ２３の終りに、最
も高いＩＤを有するデバイスが勝ち、他のすべてのデバ
イスは、すべての信号を解放する。勝ったデバイスがイ
ニシエータである場合には、選択サイクルがSELECTION
フェーズ２５に進む。勝ったデバイスがターゲットであ
る場合には、システムは再選択サイクルを実行するが、
これは図４に関して説明する。
【００１７】さらに図３を参照すると、SELECTIONフェ
ーズ２５で、イニシエータは、入出力プロセスのための
ターゲットを選択する。次に、選択サイクルは、MESSAG
E OUTフェーズ２７に進む。規約によれば、前置詞「i
n」および「out」は、イニシエータに関するものであ
る。したがって、MESSAGE OUTフェーズ２７中には、メ
ッセージは、イニシエータからターゲットに向かう。本
発明によるタグ付き待ち行列化では、１つまたは複数の
メッセージに、特定の待ち行列化される入出力プロセス
を識別する、識別、待ち行列タイプ、および待ち行列タ
グが含まれる。その後、選択サイクルは、COMMANDフェ
ーズ２９に入り、ここで、ターゲットが、コマンド・バ
イトを送ることを要求する。ターゲットがコマンド・バ
イトを受け取った後に、選択サイクルは、MESSAGE INフ
ェーズ３１に入り、ここで、ターゲットがDISCONNECTメ
ッセージを送る。DISCONNECTメッセージの後に、ターゲ
ットは、バスを解放し、バスは、BUS FREEフェーズ３３
に入る。BUS FREEフェーズ３３では、入出力プロセスを
有するターゲットおよびイニシエータが、それぞれ再選
択サイクルまたは選択サイクルのARBITRATIONフェーズ
に入ることができる。
ーズ２５で、イニシエータは、入出力プロセスのための
ターゲットを選択する。次に、選択サイクルは、MESSAG
E OUTフェーズ２７に進む。規約によれば、前置詞「i
n」および「out」は、イニシエータに関するものであ
る。したがって、MESSAGE OUTフェーズ２７中には、メ
ッセージは、イニシエータからターゲットに向かう。本
発明によるタグ付き待ち行列化では、１つまたは複数の
メッセージに、特定の待ち行列化される入出力プロセス
を識別する、識別、待ち行列タイプ、および待ち行列タ
グが含まれる。その後、選択サイクルは、COMMANDフェ
ーズ２９に入り、ここで、ターゲットが、コマンド・バ
イトを送ることを要求する。ターゲットがコマンド・バ
イトを受け取った後に、選択サイクルは、MESSAGE INフ
ェーズ３１に入り、ここで、ターゲットがDISCONNECTメ
ッセージを送る。DISCONNECTメッセージの後に、ターゲ
ットは、バスを解放し、バスは、BUS FREEフェーズ３３
に入る。BUS FREEフェーズ３３では、入出力プロセスを
有するターゲットおよびイニシエータが、それぞれ再選
択サイクルまたは選択サイクルのARBITRATIONフェーズ
に入ることができる。
【００１８】図４を参照すると、本発明による通常の再
選択サイクルが示されている。やはり、再選択サイクル
は、ARBITRATIONフェーズ３５から開始される。アービ
トレーションに勝ったデバイスがターゲットである場合
には、このシステムは、RESELECTIONフェーズ３７に入
ることによって再選択サイクルを実行し、ここで、ター
ゲットが、未解決の入出力プロセスについてイニシエー
タを再選択する。次に、再選択サイクルは、MESSAGE IN
フェーズ３９に進む。MESSAGE INフェーズ３９中に、タ
ーゲットは、特定の待ち行列化された入出力プロセスを
識別する識別、待ち行列タイプ、および待ち行列タグを
含む１つまたは複数のメッセージを、再選択されたイニ
シエータに送る。その後、再選択サイクルは、DATAフェ
ーズ４１に入り、ここで、入出力データが、ターゲット
とイニシエータの間で転送される。DATAフェーズ４１の
終りに、再選択サイクルは、STATUSフェーズ４３に入
り、ここで、状態情報が、ターゲットとイニシエータの
間で交換される。その後、再選択サイクルは、MESSAGE
INフェーズ４５に入り、ここで、ターゲットが、COMMAN
D COMPLETEメッセージを送る。COMMAND COMPLETEメッセ
ージの後に、ターゲットは、バスを解放し、バスは、BU
S FREEフェーズ４７に入る。
選択サイクルが示されている。やはり、再選択サイクル
は、ARBITRATIONフェーズ３５から開始される。アービ
トレーションに勝ったデバイスがターゲットである場合
には、このシステムは、RESELECTIONフェーズ３７に入
ることによって再選択サイクルを実行し、ここで、ター
ゲットが、未解決の入出力プロセスについてイニシエー
タを再選択する。次に、再選択サイクルは、MESSAGE IN
フェーズ３９に進む。MESSAGE INフェーズ３９中に、タ
ーゲットは、特定の待ち行列化された入出力プロセスを
識別する識別、待ち行列タイプ、および待ち行列タグを
含む１つまたは複数のメッセージを、再選択されたイニ
シエータに送る。その後、再選択サイクルは、DATAフェ
ーズ４１に入り、ここで、入出力データが、ターゲット
とイニシエータの間で転送される。DATAフェーズ４１の
終りに、再選択サイクルは、STATUSフェーズ４３に入
り、ここで、状態情報が、ターゲットとイニシエータの
間で交換される。その後、再選択サイクルは、MESSAGE
INフェーズ４５に入り、ここで、ターゲットが、COMMAN
D COMPLETEメッセージを送る。COMMAND COMPLETEメッセ
ージの後に、ターゲットは、バスを解放し、バスは、BU
S FREEフェーズ４７に入る。
【００１９】図５を参照すると、再選択サイクルの開始
時のインターフェース・プロセッサ・マイクロコード処
理の流れ図が示されている。ブロック４９に示されてい
るように、ターゲットが、再選択の準備ができた時に、
インターフェース・プロセッサ・マイクロコードが、RE
SEL_START（再選択開始）インジケータをセットし、プ
ログラマブル・シーケンサと、インターフェース・ハー
ドウェア内の選択状態機械および再選択状態機械を起動
し、プログラマブル・シーケンサからの割込みを待つ。
このすべてがブロック５１に示されている。これから詳
細に説明するように、RESEL_STARTインジケータは、本
発明に従って、プログラマブル・シーケンサおよびイン
ターフェース・プロセッサ・マイクロコードによって使
用される。
時のインターフェース・プロセッサ・マイクロコード処
理の流れ図が示されている。ブロック４９に示されてい
るように、ターゲットが、再選択の準備ができた時に、
インターフェース・プロセッサ・マイクロコードが、RE
SEL_START（再選択開始）インジケータをセットし、プ
ログラマブル・シーケンサと、インターフェース・ハー
ドウェア内の選択状態機械および再選択状態機械を起動
し、プログラマブル・シーケンサからの割込みを待つ。
このすべてがブロック５１に示されている。これから詳
細に説明するように、RESEL_STARTインジケータは、本
発明に従って、プログラマブル・シーケンサおよびイン
ターフェース・プロセッサ・マイクロコードによって使
用される。
【００２０】図６を参照すると、本発明によるインター
フェース・プロセッサ・マイクロコード割込み処理の流
れ図が示されている。インターフェース・プロセッサ
は、プログラマブル・シーケンサから割込みを受け取っ
た時に、ブロック５２で、割込み状態レジスタを保管す
る。その後、インターフェース・コントローラは、判断
ブロック５３で、その割込みがコマンド受取割込みであ
るかどうかを判定する。そうでない場合には、インター
フェース・プロセッサ・マイクロコードは、判断ブロッ
ク５５で、その割込みがコマンド完了割込みであるかど
うかをテストする。そうでない場合には、インターフェ
ース・プロセッサは、ブロック５７で例外処理を実行
し、ブロック５９で、シーケンサを起動して選択を待
つ。判断ブロック５５で、割込みがコマンド完了割込み
である場合には、インターフェース・プロセッサは、ブ
ロック６１でコマンド完了割込みを処理し、処理は、ブ
ロック５９で継続される。
フェース・プロセッサ・マイクロコード割込み処理の流
れ図が示されている。インターフェース・プロセッサ
は、プログラマブル・シーケンサから割込みを受け取っ
た時に、ブロック５２で、割込み状態レジスタを保管す
る。その後、インターフェース・コントローラは、判断
ブロック５３で、その割込みがコマンド受取割込みであ
るかどうかを判定する。そうでない場合には、インター
フェース・プロセッサ・マイクロコードは、判断ブロッ
ク５５で、その割込みがコマンド完了割込みであるかど
うかをテストする。そうでない場合には、インターフェ
ース・プロセッサは、ブロック５７で例外処理を実行
し、ブロック５９で、シーケンサを起動して選択を待
つ。判断ブロック５５で、割込みがコマンド完了割込み
である場合には、インターフェース・プロセッサは、ブ
ロック６１でコマンド完了割込みを処理し、処理は、ブ
ロック５９で継続される。
【００２１】判断ブロック５３に戻って、割込みがコマ
ンド受取割込みである場合には、インターフェース・プ
ロセッサは、判断ブロック６３で、RESEL_STARTインジ
ケータがセットされているかどうかをテストする。そう
である場合には、ターゲットは、それが再選択を試みて
いたイニシエータによって選択されており、インターフ
ェース・プロセッサは、ブロック６５でGO_RESEL（再選
択進行）インジケータをセットする。図７に関して説明
するように、プログラマブル・シーケンサは、再選択処
理の完了に関連してGO_RESELインジケータを使用する。
ブロック６５でGO_RESELインジケータをセットした後
に、インターフェース・プロセッサは、ブロック６７で
新しいコマンドを処理する。新しいコマンドを処理した
後に、インターフェース・プロセッサは、判断ブロック
６９で、RESEL_STARTインジケータがセットされている
かどうかをテストする。そうである場合には、処理が終
了し、インターフェース・プロセッサは、ブロック７０
でコマンド完了割込みを待つ。RESEL_STARTインジケー
タがセットされていない場合には、インターフェース・
プロセッサは、ブロック５９でシーケンサを起動し、選
択を待ち、図６の処理が終了する。
ンド受取割込みである場合には、インターフェース・プ
ロセッサは、判断ブロック６３で、RESEL_STARTインジ
ケータがセットされているかどうかをテストする。そう
である場合には、ターゲットは、それが再選択を試みて
いたイニシエータによって選択されており、インターフ
ェース・プロセッサは、ブロック６５でGO_RESEL（再選
択進行）インジケータをセットする。図７に関して説明
するように、プログラマブル・シーケンサは、再選択処
理の完了に関連してGO_RESELインジケータを使用する。
ブロック６５でGO_RESELインジケータをセットした後
に、インターフェース・プロセッサは、ブロック６７で
新しいコマンドを処理する。新しいコマンドを処理した
後に、インターフェース・プロセッサは、判断ブロック
６９で、RESEL_STARTインジケータがセットされている
かどうかをテストする。そうである場合には、処理が終
了し、インターフェース・プロセッサは、ブロック７０
でコマンド完了割込みを待つ。RESEL_STARTインジケー
タがセットされていない場合には、インターフェース・
プロセッサは、ブロック５９でシーケンサを起動し、選
択を待ち、図６の処理が終了する。
【００２２】図７を参照すると、プログラマブル・シー
ケンサの動作の流れ図が示されている。プログラマブル
・シーケンサは、ブロック７１で、インターフェース・
コントローラ内の選択状態機械および再選択状態機械を
起動する。その後、プログラマブル・シーケンサは、判
断ブロック７３で、ターゲットがアービトレーションに
勝ったかどうかをテストする。そうである場合には、プ
ログラマブル・シーケンサは、ブロック９１で、RESEL_
STARTインジケータをクリアし、ブロック９３で、再選
択サイクルを完了し、コマンド完了割込みを生成し、処
理が終了する。判断ブロック７３で、ターゲットがアー
ビトレーションに負けた場合には、プログラマブル・シ
ーケンサは、判断ブロック７７で、ターゲットが選択さ
れたかどうかをテストする。そうでない場合には、プロ
グラマブル・シーケンサの処理は、ブロック７１に戻っ
て、選択状態機械および再選択状態機械を起動する。タ
ーゲットが選択された場合には、プログラマブル・シー
ケンサは、ブロック７９で、選択サイクルが完了し、バ
スが解放されるのを待つ。バスが解放された時に、プロ
グラマブル・シーケンサは、ブロック８１でインターフ
ェース・プロセッサへのコマンド受取割込みを生成し、
判断ブロック８３で、RESEL_STARTインジケータがセッ
トされているかどうかをテストする。そうでない場合に
は、プログラマブル・シーケンサの処理が終了する。RE
SEL_STARTインジケータがセットされている場合には、
プログラマブル・シーケンサは、ブロック８５で、イン
ターフェース・ハードウェア内の選択状態機械および再
選択状態機械を起動する。判断ブロック８７で、ターゲ
ットがアービトレーションに負けた場合には、プログラ
マブル・シーケンサは、判断ブロック７７に戻る。しか
し、ターゲットがアービトレーションに勝った場合に
は、プログラマブル・シーケンサは、ブロック８９に示
されているように、再選択サイクルを一時停止し、イン
ターフェース・プロセッサがGO_RESELインジケータをセ
ットするのを待つ。プログラマブル・シーケンサを一時
停止することによって、インターフェース・プロセッサ
が、図６に関して述べた状態レジスタを保管することが
できるようになる。インターフェース・プロセッサがGO
_RESELインジケータをセットした時に、ブロック９１
で、プログラマブル・シーケンサが、RESEL_STARTイン
ジケータをクリアする。その後、プログラマブル・シー
ケンサは、ブロック９３で、再選択サイクルを完了し、
インターフェース・プロセッサに対してコマンド完了割
込みを生成する。
ケンサの動作の流れ図が示されている。プログラマブル
・シーケンサは、ブロック７１で、インターフェース・
コントローラ内の選択状態機械および再選択状態機械を
起動する。その後、プログラマブル・シーケンサは、判
断ブロック７３で、ターゲットがアービトレーションに
勝ったかどうかをテストする。そうである場合には、プ
ログラマブル・シーケンサは、ブロック９１で、RESEL_
STARTインジケータをクリアし、ブロック９３で、再選
択サイクルを完了し、コマンド完了割込みを生成し、処
理が終了する。判断ブロック７３で、ターゲットがアー
ビトレーションに負けた場合には、プログラマブル・シ
ーケンサは、判断ブロック７７で、ターゲットが選択さ
れたかどうかをテストする。そうでない場合には、プロ
グラマブル・シーケンサの処理は、ブロック７１に戻っ
て、選択状態機械および再選択状態機械を起動する。タ
ーゲットが選択された場合には、プログラマブル・シー
ケンサは、ブロック７９で、選択サイクルが完了し、バ
スが解放されるのを待つ。バスが解放された時に、プロ
グラマブル・シーケンサは、ブロック８１でインターフ
ェース・プロセッサへのコマンド受取割込みを生成し、
判断ブロック８３で、RESEL_STARTインジケータがセッ
トされているかどうかをテストする。そうでない場合に
は、プログラマブル・シーケンサの処理が終了する。RE
SEL_STARTインジケータがセットされている場合には、
プログラマブル・シーケンサは、ブロック８５で、イン
ターフェース・ハードウェア内の選択状態機械および再
選択状態機械を起動する。判断ブロック８７で、ターゲ
ットがアービトレーションに負けた場合には、プログラ
マブル・シーケンサは、判断ブロック７７に戻る。しか
し、ターゲットがアービトレーションに勝った場合に
は、プログラマブル・シーケンサは、ブロック８９に示
されているように、再選択サイクルを一時停止し、イン
ターフェース・プロセッサがGO_RESELインジケータをセ
ットするのを待つ。プログラマブル・シーケンサを一時
停止することによって、インターフェース・プロセッサ
が、図６に関して述べた状態レジスタを保管することが
できるようになる。インターフェース・プロセッサがGO
_RESELインジケータをセットした時に、ブロック９１
で、プログラマブル・シーケンサが、RESEL_STARTイン
ジケータをクリアする。その後、プログラマブル・シー
ケンサは、ブロック９３で、再選択サイクルを完了し、
インターフェース・プロセッサに対してコマンド完了割
込みを生成する。
【００２３】前述から、本発明によれば、イニシエータ
の再選択を試みるターゲットが、イニシエータによって
選択される時に、プログラマブル・シーケンサおよびイ
ンターフェース・プロセッサが、協力して、選択サイク
ルが完全に処理される前に再選択サイクルを開始するこ
とがわかる。本発明は、そのような選択の後に再選択を
開始する時間を大幅に削減する。本発明は、ＳＣＳＩバ
ス活動が激しい間の総合的なバス利用度を大幅に改善
し、これが、高いシステム・スループットをもたらす。
の再選択を試みるターゲットが、イニシエータによって
選択される時に、プログラマブル・シーケンサおよびイ
ンターフェース・プロセッサが、協力して、選択サイク
ルが完全に処理される前に再選択サイクルを開始するこ
とがわかる。本発明は、そのような選択の後に再選択を
開始する時間を大幅に削減する。本発明は、ＳＣＳＩバ
ス活動が激しい間の総合的なバス利用度を大幅に改善
し、これが、高いシステム・スループットをもたらす。
【００２４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２５】（１）ＳＣＳＩバス上のターゲットによる
イニシエータの再選択を管理する方法であって、前記イ
ニシエータを再選択するために第１再選択サイクルのAR
BITRATIONフェーズを開始するステップと、前記ターゲ
ットが前記第１再選択サイクルの前記第１ARBITRATION
フェーズに負け、前記ターゲットが前記イニシエータに
よって選択された時に、必ず、選択サイクルが完了し、
前記ＳＣＳＩバスがフリーになるのを待つステップと、
実質的に前記ＳＣＳＩバスがフリーになった直後に、前
記イニシエータを再選択するために第２再選択サイクル
のARBITRATIONフェーズを開始するステップと、前記タ
ーゲットが前記第２再選択サイクルの前記ARBITRATION
フェーズに勝った場合に、前記ターゲットが少なくとも
部分的に前記選択サイクルを処理するまで前記第２再選
択サイクルを一時停止し、その後、前記第２再選択サイ
クルを完了するステップとを含む方法。 （２）前記ターゲットが少なくとも部分的に前記選択サ
イクルを処理するまで前記第２再選択サイクルを一時停
止する前記ステップが、割込みレジスタ状態を保管する
ステップと、前記第２再選択サイクルを完了する前に、
前記割込みレジスタ状態が保管されるまで待つステップ
とを含む、上記（１）に記載の方法。 （３）前記ターゲットが少なくとも部分的に前記選択サ
イクルを処理するまで前記第２再選択サイクルを一時停
止する前記ステップが、前記割込み状態が保管される時
に再選択進行インジケータをセットするステップと、前
記再選択進行インジケータがセットされる時に前記第２
再選択サイクルを完了するステップとを含む、上記
（２）に記載の方法。 （４）実質的に前記第１再選択サイクルの前記ARBITRAT
IONフェーズの開始時に、再選択開始インジケータをセ
ットするステップを含む、上記（１）に記載の方法。 （５）ＳＣＳＩバス上のターゲットによるイニシエータ
の再選択を管理する方法であって、前記イニシエータを
再選択するために第１再選択サイクルのための前記ＳＣ
ＳＩバスの制御の確保を試みるステップと、前記ターゲ
ットが、前記第１再選択サイクルのための前記ＳＣＳＩ
バスの制御の確保に失敗し、前記ターゲットが、選択サ
イクルについて前記イニシエータによって選択された場
合に、実質的に前記選択サイクルの完了時に前記ＳＣＳ
Ｉバスが解放された直後に、前記ターゲットが前記選択
サイクルの処理を完了する間に、前記イニシエータを再
選択するために第２再選択サイクルのための前記ＳＣＳ
Ｉバスの制御の確保を試みるステップとを含む方法。 （６）前記ターゲットが、前記第２再選択サイクルのた
めの前記ＳＣＳＩバスの制御を確保した場合に、前記タ
ーゲットが少なくとも部分的に前記選択サイクルの処理
を完了するまで、前記第２再選択サイクルを一時停止す
るステップを含む、上記（５）に記載の方法。 （７）前記ターゲットが、前記選択サイクルの処理を少
なくとも部分的に完了した後に、前記第２再選択サイク
ルを完了するステップを含む、上記（６）に記載の方
法。 （８）前記選択サイクルの少なくとも部分的な処理が、
割込み状態レジスタを保管するステップを含む、上記
（６）に記載の方法。 （９）ＳＣＳＩバス上のターゲットによるイニシエータ
の再選択を管理する方法であって、前記イニシエータを
再選択するために、第１再選択サイクルのための前記Ｓ
ＣＳＩバスの制御の確保を試みるステップと、前記ター
ゲットが、前記第１再選択サイクルのための前記ＳＣＳ
Ｉバスの制御の確保に失敗し、前記ターゲットが、選択
サイクルのために前記イニシエータによって選択された
場合に、前記選択サイクルを処理するステップと、実質
的に前記選択サイクルの完了時に前記ＳＣＳＩバスが解
放された直後で、前記ターゲットが前記選択サイクルの
処理を完了する前に、前記イニシエータを再選択するた
めに第２再選択サイクルのための前記ＳＣＳＩバスの制
御の確保を試みるステップとを含む方法。 （１０）前記ターゲットが前記第２再選択サイクルのた
めの前記ＳＣＳＩバスの制御を確保した場合に、前記タ
ーゲットが前記選択サイクルの処理を少なくとも部分的
に完了するまで、前記第２再選択サイクルを一時停止す
るステップを含む、上記（９）に記載の方法。 （１１）前記ターゲットが前記選択サイクルの処理を少
なくとも部分的に完了した後に、前記第２再選択サイク
ルを完了するステップを含む、上記（１０）に記載の方
法。 （１２）前記選択サイクルの処理が、割込み状態レジス
タを保管するステップを含む、上記（１０）に記載の方
法。 （１３）ＳＣＳＩバス上のイニシエータの再選択を管理
するターゲット・システムであって、前記ＳＣＳＩバス
に結合されたインターフェース・コントローラであっ
て、再選択状態機械を含む、インターフェース・コント
ローラと、前記インターフェース・コントローラに機能
的に接続されたプログラマブル・シーケンサであって、
前記ターゲットが前記イニシエータによって選択され、
再選択開始インジケータがセットされた場合に、実質的
に前記ＳＣＳＩバスが解放された直後に、前記再選択状
態機械を起動するようにプログラミングされた、プログ
ラマブル・シーケンサと、前記プログラマブル・シーケ
ンサに機能的に接続されたインターフェース・プロセッ
サであって、前記イニシエータを再選択するための再選
択サイクルの開始時に、前記再選択開始インジケータを
セットするようにプログラミングされた、インターフェ
ース・プロセッサとを含む、ターゲット・システム。 （１４）前記インターフェース・プロセッサが、前記タ
ーゲットが前記イニシエータによって選択される時に選
択サイクルを処理するようにプログラミングされる、上
記（１３）に記載のターゲット・システム。 （１５）前記インターフェース・プロセッサが、前記イ
ンターフェース・プロセッサが前記選択サイクルの処理
を完了する時に再選択進行インジケータをセットするよ
うにプログラミングされる、上記（１４）に記載のター
ゲット・システム。 （１６）前記ターゲットが前記イニシエータによって選
択され、前記再選択開始インジケータがセットされた後
に、ARBITRATIONフェーズに勝った場合に、前記プログ
ラマブル・シーケンサが、再選択サイクルを一時停止す
るようにプログラミングされる、上記（１５）に記載の
ターゲット・システム。 （１７）前記インターフェース・プロセッサが前記再選
択進行インジケータをセットする時に、前記プログラマ
ブル・シーケンサが、前記再選択サイクルを完了するよ
うにプログラミングされる、上記（１６）に記載のター
ゲット・システム。 （１８）前記プログラマブル・シーケンサが、前記ター
ゲットが選択された選択サイクルの完了時にコマンド受
取割込みを生成するようにプログラミングされる、上記
（１３）に記載のターゲット・システム。 （１９）インターフェース・プロセッサが、前記コマン
ド受取割込みに応答して割込み状態レジスタを保管し、
前記再選択開始インジケータがセットされた場合に再選
択進行インジケータをセットするようにプログラミング
される、上記（１８）に記載のターゲット・システム。 （２０）前記ターゲットが前記イニシエータによって選
択され、前記再選択開始インジケータがセットされた後
に、ARBITRATIONフェーズに勝った場合に、前記プログ
ラマブル・シーケンサが、前記再選択進行インジケータ
がセットされるまで再選択サイクルを一時停止するよう
にプログラミングされる、上記（１９）に記載のターゲ
ット・システム。
イニシエータの再選択を管理する方法であって、前記イ
ニシエータを再選択するために第１再選択サイクルのAR
BITRATIONフェーズを開始するステップと、前記ターゲ
ットが前記第１再選択サイクルの前記第１ARBITRATION
フェーズに負け、前記ターゲットが前記イニシエータに
よって選択された時に、必ず、選択サイクルが完了し、
前記ＳＣＳＩバスがフリーになるのを待つステップと、
実質的に前記ＳＣＳＩバスがフリーになった直後に、前
記イニシエータを再選択するために第２再選択サイクル
のARBITRATIONフェーズを開始するステップと、前記タ
ーゲットが前記第２再選択サイクルの前記ARBITRATION
フェーズに勝った場合に、前記ターゲットが少なくとも
部分的に前記選択サイクルを処理するまで前記第２再選
択サイクルを一時停止し、その後、前記第２再選択サイ
クルを完了するステップとを含む方法。 （２）前記ターゲットが少なくとも部分的に前記選択サ
イクルを処理するまで前記第２再選択サイクルを一時停
止する前記ステップが、割込みレジスタ状態を保管する
ステップと、前記第２再選択サイクルを完了する前に、
前記割込みレジスタ状態が保管されるまで待つステップ
とを含む、上記（１）に記載の方法。 （３）前記ターゲットが少なくとも部分的に前記選択サ
イクルを処理するまで前記第２再選択サイクルを一時停
止する前記ステップが、前記割込み状態が保管される時
に再選択進行インジケータをセットするステップと、前
記再選択進行インジケータがセットされる時に前記第２
再選択サイクルを完了するステップとを含む、上記
（２）に記載の方法。 （４）実質的に前記第１再選択サイクルの前記ARBITRAT
IONフェーズの開始時に、再選択開始インジケータをセ
ットするステップを含む、上記（１）に記載の方法。 （５）ＳＣＳＩバス上のターゲットによるイニシエータ
の再選択を管理する方法であって、前記イニシエータを
再選択するために第１再選択サイクルのための前記ＳＣ
ＳＩバスの制御の確保を試みるステップと、前記ターゲ
ットが、前記第１再選択サイクルのための前記ＳＣＳＩ
バスの制御の確保に失敗し、前記ターゲットが、選択サ
イクルについて前記イニシエータによって選択された場
合に、実質的に前記選択サイクルの完了時に前記ＳＣＳ
Ｉバスが解放された直後に、前記ターゲットが前記選択
サイクルの処理を完了する間に、前記イニシエータを再
選択するために第２再選択サイクルのための前記ＳＣＳ
Ｉバスの制御の確保を試みるステップとを含む方法。 （６）前記ターゲットが、前記第２再選択サイクルのた
めの前記ＳＣＳＩバスの制御を確保した場合に、前記タ
ーゲットが少なくとも部分的に前記選択サイクルの処理
を完了するまで、前記第２再選択サイクルを一時停止す
るステップを含む、上記（５）に記載の方法。 （７）前記ターゲットが、前記選択サイクルの処理を少
なくとも部分的に完了した後に、前記第２再選択サイク
ルを完了するステップを含む、上記（６）に記載の方
法。 （８）前記選択サイクルの少なくとも部分的な処理が、
割込み状態レジスタを保管するステップを含む、上記
（６）に記載の方法。 （９）ＳＣＳＩバス上のターゲットによるイニシエータ
の再選択を管理する方法であって、前記イニシエータを
再選択するために、第１再選択サイクルのための前記Ｓ
ＣＳＩバスの制御の確保を試みるステップと、前記ター
ゲットが、前記第１再選択サイクルのための前記ＳＣＳ
Ｉバスの制御の確保に失敗し、前記ターゲットが、選択
サイクルのために前記イニシエータによって選択された
場合に、前記選択サイクルを処理するステップと、実質
的に前記選択サイクルの完了時に前記ＳＣＳＩバスが解
放された直後で、前記ターゲットが前記選択サイクルの
処理を完了する前に、前記イニシエータを再選択するた
めに第２再選択サイクルのための前記ＳＣＳＩバスの制
御の確保を試みるステップとを含む方法。 （１０）前記ターゲットが前記第２再選択サイクルのた
めの前記ＳＣＳＩバスの制御を確保した場合に、前記タ
ーゲットが前記選択サイクルの処理を少なくとも部分的
に完了するまで、前記第２再選択サイクルを一時停止す
るステップを含む、上記（９）に記載の方法。 （１１）前記ターゲットが前記選択サイクルの処理を少
なくとも部分的に完了した後に、前記第２再選択サイク
ルを完了するステップを含む、上記（１０）に記載の方
法。 （１２）前記選択サイクルの処理が、割込み状態レジス
タを保管するステップを含む、上記（１０）に記載の方
法。 （１３）ＳＣＳＩバス上のイニシエータの再選択を管理
するターゲット・システムであって、前記ＳＣＳＩバス
に結合されたインターフェース・コントローラであっ
て、再選択状態機械を含む、インターフェース・コント
ローラと、前記インターフェース・コントローラに機能
的に接続されたプログラマブル・シーケンサであって、
前記ターゲットが前記イニシエータによって選択され、
再選択開始インジケータがセットされた場合に、実質的
に前記ＳＣＳＩバスが解放された直後に、前記再選択状
態機械を起動するようにプログラミングされた、プログ
ラマブル・シーケンサと、前記プログラマブル・シーケ
ンサに機能的に接続されたインターフェース・プロセッ
サであって、前記イニシエータを再選択するための再選
択サイクルの開始時に、前記再選択開始インジケータを
セットするようにプログラミングされた、インターフェ
ース・プロセッサとを含む、ターゲット・システム。 （１４）前記インターフェース・プロセッサが、前記タ
ーゲットが前記イニシエータによって選択される時に選
択サイクルを処理するようにプログラミングされる、上
記（１３）に記載のターゲット・システム。 （１５）前記インターフェース・プロセッサが、前記イ
ンターフェース・プロセッサが前記選択サイクルの処理
を完了する時に再選択進行インジケータをセットするよ
うにプログラミングされる、上記（１４）に記載のター
ゲット・システム。 （１６）前記ターゲットが前記イニシエータによって選
択され、前記再選択開始インジケータがセットされた後
に、ARBITRATIONフェーズに勝った場合に、前記プログ
ラマブル・シーケンサが、再選択サイクルを一時停止す
るようにプログラミングされる、上記（１５）に記載の
ターゲット・システム。 （１７）前記インターフェース・プロセッサが前記再選
択進行インジケータをセットする時に、前記プログラマ
ブル・シーケンサが、前記再選択サイクルを完了するよ
うにプログラミングされる、上記（１６）に記載のター
ゲット・システム。 （１８）前記プログラマブル・シーケンサが、前記ター
ゲットが選択された選択サイクルの完了時にコマンド受
取割込みを生成するようにプログラミングされる、上記
（１３）に記載のターゲット・システム。 （１９）インターフェース・プロセッサが、前記コマン
ド受取割込みに応答して割込み状態レジスタを保管し、
前記再選択開始インジケータがセットされた場合に再選
択進行インジケータをセットするようにプログラミング
される、上記（１８）に記載のターゲット・システム。 （２０）前記ターゲットが前記イニシエータによって選
択され、前記再選択開始インジケータがセットされた後
に、ARBITRATIONフェーズに勝った場合に、前記プログ
ラマブル・シーケンサが、前記再選択進行インジケータ
がセットされるまで再選択サイクルを一時停止するよう
にプログラミングされる、上記（１９）に記載のターゲ
ット・システム。
【図１】ＳＣＳＩバスに接続された、ホスト・アダプタ
および複数のデバイスを示すブロック図である。
および複数のデバイスを示すブロック図である。
【図２】ＳＣＳＩインターフェースのブロック図であ
る。
る。
【図３】通常のＳＣＳＩ選択サイクルのフェーズを示す
図である。
図である。
【図４】通常のＳＣＳＩ再選択サイクルのフェーズを示
す図である。
す図である。
【図５】本発明による、インターフェース・プロセッサ
・マイクロコードによる再選択開始処理の流れ図であ
る。
・マイクロコードによる再選択開始処理の流れ図であ
る。
【図６】本発明による、インターフェース・プロセッサ
・マイクロコード割込み処理の流れ図である。
・マイクロコード割込み処理の流れ図である。
【図７】本発明による、プログラマブル・シーケンサの
プログラミングの流れ図である。
プログラミングの流れ図である。
１１ ホスト・アダプタ １２ デバイス １３ ＳＣＳＩバス １４ インターフェース・コントローラ １５ 選択状態機械 １６ 再選択状態機械 １７ 制御レジスタ １８ プログラマブル・シーケンサ １９ SRAM/DRAM ２０ インターフェース・プロセッサ ２３ ARBITRATIONフェーズ ２５ SELECTIONフェーズ ２７ MESSAGE OUTフェーズ ２９ COMMANDフェーズ ３１ MESSAGE INフェーズ ３３ BUS FREEフェーズ ３５ ARBITRATIONフェーズ ３７ RESELECTIONフェーズ ３９ MESSAGE INフェーズ ４１ DATAフェーズ ４３ STATUSフェーズ ４５ MESSAGE INフェーズ ４７ BUS FREEフェーズ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ルイーズ・アン・マリア アメリカ合衆国55920 ミネソタ州バイロ ン カウンティ・ロード 3315 サウス・ ウェスト 150
Claims (20)
- 【請求項１】ＳＣＳＩバス上のターゲットによるイニシ
エータの再選択を管理する方法であって、 前記イニシエータを再選択するために第１再選択サイク
ルのARBITRATIONフェーズを開始するステップと、 前記ターゲットが前記第１再選択サイクルの前記第１AR
BITRATIONフェーズに負け、前記ターゲットが前記イニ
シエータによって選択された時に、必ず、 選択サイクルが完了し、前記ＳＣＳＩバスがフリーにな
るのを待つステップと、 実質的に前記ＳＣＳＩバスがフリーになった直後に、前
記イニシエータを再選択するために第２再選択サイクル
のARBITRATIONフェーズを開始するステップと、 前記ターゲットが前記第２再選択サイクルの前記ARBITR
ATIONフェーズに勝った場合に、前記ターゲットが少な
くとも部分的に前記選択サイクルを処理するまで前記第
２再選択サイクルを一時停止し、その後、前記第２再選
択サイクルを完了するステップとを含む方法。 - 【請求項２】前記ターゲットが少なくとも部分的に前記
選択サイクルを処理するまで前記第２再選択サイクルを
一時停止する前記ステップが、 割込みレジスタ状態を保管するステップと、 前記第２再選択サイクルを完了する前に、前記割込みレ
ジスタ状態が保管されるまで待つステップとを含む、請
求項１に記載の方法。 - 【請求項３】前記ターゲットが少なくとも部分的に前記
選択サイクルを処理するまで前記第２再選択サイクルを
一時停止する前記ステップが、 前記割込み状態が保管される時に再選択進行インジケー
タをセットするステップと、 前記再選択進行インジケータがセットされる時に前記第
２再選択サイクルを完了するステップとを含む、請求項
２に記載の方法。 - 【請求項４】実質的に前記第１再選択サイクルの前記AR
BITRATIONフェーズの開始時に、再選択開始インジケー
タをセットするステップを含む、請求項１に記載の方
法。 - 【請求項５】ＳＣＳＩバス上のターゲットによるイニシ
エータの再選択を管理する方法であって、 前記イニシエータを再選択するために第１再選択サイク
ルのための前記ＳＣＳＩバスの制御の確保を試みるステ
ップと、 前記ターゲットが、前記第１再選択サイクルのための前
記ＳＣＳＩバスの制御の確保に失敗し、前記ターゲット
が、選択サイクルについて前記イニシエータによって選
択された場合に、実質的に前記選択サイクルの完了時に
前記ＳＣＳＩバスが解放された直後に、前記ターゲット
が前記選択サイクルの処理を完了する間に、前記イニシ
エータを再選択するために第２再選択サイクルのための
前記ＳＣＳＩバスの制御の確保を試みるステップとを含
む方法。 - 【請求項６】前記ターゲットが、前記第２再選択サイク
ルのための前記ＳＣＳＩバスの制御を確保した場合に、
前記ターゲットが少なくとも部分的に前記選択サイクル
の処理を完了するまで、前記第２再選択サイクルを一時
停止するステップを含む、請求項５に記載の方法。 - 【請求項７】前記ターゲットが、前記選択サイクルの処
理を少なくとも部分的に完了した後に、前記第２再選択
サイクルを完了するステップを含む、請求項６に記載の
方法。 - 【請求項８】前記選択サイクルの少なくとも部分的な処
理が、割込み状態レジスタを保管するステップを含む、
請求項６に記載の方法。 - 【請求項９】ＳＣＳＩバス上のターゲットによるイニシ
エータの再選択を管理する方法であって、 前記イニシエータを再選択するために、第１再選択サイ
クルのための前記ＳＣＳＩバスの制御の確保を試みるス
テップと、 前記ターゲットが、前記第１再選択サイクルのための前
記ＳＣＳＩバスの制御の確保に失敗し、前記ターゲット
が、選択サイクルのために前記イニシエータによって選
択された場合に、前記選択サイクルを処理するステップ
と、 実質的に前記選択サイクルの完了時に前記ＳＣＳＩバス
が解放された直後で、前記ターゲットが前記選択サイク
ルの処理を完了する前に、前記イニシエータを再選択す
るために第２再選択サイクルのための前記ＳＣＳＩバス
の制御の確保を試みるステップとを含む方法。 - 【請求項１０】前記ターゲットが前記第２再選択サイク
ルのための前記ＳＣＳＩバスの制御を確保した場合に、
前記ターゲットが前記選択サイクルの処理を少なくとも
部分的に完了するまで、前記第２再選択サイクルを一時
停止するステップを含む、請求項９に記載の方法。 - 【請求項１１】前記ターゲットが前記選択サイクルの処
理を少なくとも部分的に完了した後に、前記第２再選択
サイクルを完了するステップを含む、請求項１０に記載
の方法。 - 【請求項１２】前記選択サイクルの処理が、割込み状態
レジスタを保管するステップを含む、請求項１０に記載
の方法。 - 【請求項１３】ＳＣＳＩバス上のイニシエータの再選択
を管理するターゲット・システムであって、 前記ＳＣＳＩバスに結合されたインターフェース・コン
トローラであって、再選択状態機械を含む、インターフ
ェース・コントローラと、 前記インターフェース・コントローラに機能的に接続さ
れたプログラマブル・シーケンサであって、前記ターゲ
ットが前記イニシエータによって選択され、再選択開始
インジケータがセットされた場合に、実質的に前記ＳＣ
ＳＩバスが解放された直後に、前記再選択状態機械を起
動するようにプログラミングされた、プログラマブル・
シーケンサと、 前記プログラマブル・シーケンサに機能的に接続された
インターフェース・プロセッサであって、前記イニシエ
ータを再選択するための再選択サイクルの開始時に、前
記再選択開始インジケータをセットするようにプログラ
ミングされた、インターフェース・プロセッサとを含
む、ターゲット・システム。 - 【請求項１４】前記インターフェース・プロセッサが、
前記ターゲットが前記イニシエータによって選択される
時に選択サイクルを処理するようにプログラミングされ
る、請求項１３に記載のターゲット・システム。 - 【請求項１５】前記インターフェース・プロセッサが、
前記インターフェース・プロセッサが前記選択サイクル
の処理を完了する時に再選択進行インジケータをセット
するようにプログラミングされる、請求項１４に記載の
ターゲット・システム。 - 【請求項１６】前記ターゲットが前記イニシエータによ
って選択され、前記再選択開始インジケータがセットさ
れた後に、ARBITRATIONフェーズに勝った場合に、前記
プログラマブル・シーケンサが、再選択サイクルを一時
停止するようにプログラミングされる、請求項１５に記
載のターゲット・システム。 - 【請求項１７】前記インターフェース・プロセッサが前
記再選択進行インジケータをセットする時に、前記プロ
グラマブル・シーケンサが、前記再選択サイクルを完了
するようにプログラミングされる、請求項１６に記載の
ターゲット・システム。 - 【請求項１８】前記プログラマブル・シーケンサが、前
記ターゲットが選択された選択サイクルの完了時にコマ
ンド受取割込みを生成するようにプログラミングされ
る、請求項１３に記載のターゲット・システム。 - 【請求項１９】インターフェース・プロセッサが、前記
コマンド受取割込みに応答して割込み状態レジスタを保
管し、前記再選択開始インジケータがセットされた場合
に再選択進行インジケータをセットするようにプログラ
ミングされる、請求項１８に記載のターゲット・システ
ム。 - 【請求項２０】前記ターゲットが前記イニシエータによ
って選択され、前記再選択開始インジケータがセットさ
れた後に、ARBITRATIONフェーズに勝った場合に、前記
プログラマブル・シーケンサが、前記再選択進行インジ
ケータがセットされるまで再選択サイクルを一時停止す
るようにプログラミングされる、請求項１９に記載のタ
ーゲット・システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/452689 | 1999-12-02 | ||
| US09/452,689 US6446150B1 (en) | 1999-12-02 | 1999-12-02 | Method of and system for managing reselection on a SCSI bus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001188750A true JP2001188750A (ja) | 2001-07-10 |
Family
ID=23797511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000360032A Pending JP2001188750A (ja) | 1999-12-02 | 2000-11-27 | Ｓｃｓｉバス上の再選択を管理する方法およびシステム |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6446150B1 (ja) |
| EP (1) | EP1118942B1 (ja) |
| JP (1) | JP2001188750A (ja) |
| KR (1) | KR100346873B1 (ja) |
| CN (1) | CN1155895C (ja) |
| AT (1) | ATE321303T1 (ja) |
| DE (1) | DE60026802T2 (ja) |
| MY (1) | MY118665A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009181579A (ja) * | 2008-01-31 | 2009-08-13 | Seiko Epson Corp | 機能を呼び出す方法、サブシステムおよびシステム |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1440377A1 (en) * | 2001-10-16 | 2004-07-28 | Koninklijke Philips Electronics N.V. | A computer system with a communication bus |
| US6973526B2 (en) * | 2002-06-28 | 2005-12-06 | Intel Corporation | Method and apparatus to permit external access to internal configuration registers |
| US6990342B2 (en) * | 2002-08-29 | 2006-01-24 | Motorola, Inx. | Method and apparatus for cell reselection within a communications system |
| CN101679212B (zh) | 2007-05-14 | 2014-10-22 | 味之素株式会社 | 使谷氨酸的α型晶体析出的方法 |
| DE102014204050A1 (de) * | 2014-03-05 | 2015-09-10 | Robert Bosch Gmbh | Teilnehmerstation für ein Bussystem und Verfahren zur Verbesserung der Sendequalität in einem Bussystem |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4227346C2 (de) | 1991-08-19 | 1999-09-09 | Sequent Computer Systems Inc | Gerät zur Datenübertragung zwischen mehreren, mit einem SCSI-Bus verbundenen Einheiten |
| US5613076A (en) | 1994-11-30 | 1997-03-18 | Unisys Corporation | System and method for providing uniform access to a SCSI bus by altering the arbitration phase associated with the SCSI bus |
| US6065087A (en) * | 1998-05-21 | 2000-05-16 | Hewlett-Packard Company | Architecture for a high-performance network/bus multiplexer interconnecting a network and a bus that transport data using multiple protocols |
-
1999
- 1999-12-02 US US09/452,689 patent/US6446150B1/en not_active Expired - Fee Related
-
2000
- 2000-11-24 KR KR1020000070301A patent/KR100346873B1/ko not_active IP Right Cessation
- 2000-11-27 JP JP2000360032A patent/JP2001188750A/ja active Pending
- 2000-11-28 MY MYPI20005563A patent/MY118665A/en unknown
- 2000-11-30 AT AT00310627T patent/ATE321303T1/de not_active IP Right Cessation
- 2000-11-30 DE DE60026802T patent/DE60026802T2/de not_active Expired - Lifetime
- 2000-11-30 EP EP00310627A patent/EP1118942B1/en not_active Expired - Lifetime
- 2000-12-01 CN CNB001344668A patent/CN1155895C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009181579A (ja) * | 2008-01-31 | 2009-08-13 | Seiko Epson Corp | 機能を呼び出す方法、サブシステムおよびシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1118942A3 (en) | 2002-02-27 |
| KR100346873B1 (ko) | 2002-08-03 |
| EP1118942B1 (en) | 2006-03-22 |
| KR20010061949A (ko) | 2001-07-07 |
| EP1118942A2 (en) | 2001-07-25 |
| US6446150B1 (en) | 2002-09-03 |
| DE60026802T2 (de) | 2006-11-02 |
| MY118665A (en) | 2004-12-31 |
| DE60026802D1 (de) | 2006-05-11 |
| CN1155895C (zh) | 2004-06-30 |
| ATE321303T1 (de) | 2006-04-15 |
| CN1298152A (zh) | 2001-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5204951A (en) | Apparatus and method for improving the communication efficiency between a host processor and peripheral devices connected by an scsi bus | |
| EP0071782B1 (en) | Multi subchannel adapter with a single status/address register | |
| JPH0772888B2 (ja) | ダイナミックポーリング装置、機械処理方法、コントローラ及びデータ処理システム | |
| US5129072A (en) | System for minimizing initiator processor interrupts by protocol controller in a computer bus system | |
| US6718413B1 (en) | Contention-based methods for generating reduced number of interrupts | |
| JP2750315B2 (ja) | 識別子の指定方法およびコンピュータ・システム | |
| US6446150B1 (en) | Method of and system for managing reselection on a SCSI bus | |
| US5613076A (en) | System and method for providing uniform access to a SCSI bus by altering the arbitration phase associated with the SCSI bus | |
| JP7417544B2 (ja) | 割込みコントローラ | |
| JP2950467B2 (ja) | データ処理システム及び関連する方法 | |
| JPH04251323A (ja) | 共有ディスク制御方式 | |
| JP3453395B2 (ja) | 情報転送システム | |
| JPH06161934A (ja) | ディスク制御装置 | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JP2000312244A (ja) | ネットワークインタフェース切替方法およびその装置、その記録媒体 | |
| JP2770797B2 (ja) | マルチプロセッサシステムのページ記述子更新制御方式 | |
| JPH02291039A (ja) | メモリ制御システム | |
| JPH0623967B2 (ja) | デバイス切断方法 | |
| JPH0131223B2 (ja) | ||
| JPH01159754A (ja) | データ処理方式 | |
| JPH02112050A (ja) | Ｓｃｓｉバス制御方法 | |
| JP2001282707A (ja) | バス制御装置及びバス制御方法 | |
| JPH0375849A (ja) | 記憶アクセス制御方式 | |
| JPH02285556A (ja) | マルチシーク制御方法 | |
| JPH09106383A (ja) | バス切替装置 |