JP2001282707A

JP2001282707A - バス制御装置及びバス制御方法

Info

Publication number: JP2001282707A
Application number: JP2000097472A
Authority: JP
Inventors: Kazuhiro Nishimoto; 和弘西本; Masataka Yatsugayo; 雅高八ケ代
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-03-31
Filing date: 2000-03-31
Publication date: 2001-10-12

Abstract

(57)【要約】【課題】リトライの処理を短時間で行うと共に、無駄な
リトライのトランザクション処理が行われるのを防止で
き、しかも安価なバス制御装置及びバス制御方法を提供
する。【解決手段】マスタ装置Ａ、Ｃ、Ｅとターゲット装置
Ｂ、Ｄとの間でデータ転送を行うための共通バス１０
と、マスタ装置とターゲット装置とを接続するビジー信
号線ｂｕｓｙ、とを備え、ターゲット装置は、マスタ装
置からのデータ転送の要求に即応できないときはビジー
信号線へ送るビジー信号をアサートし、マスタ装置は、
ビジー信号線からのビジー信号がアサートされたことに
応答してターゲット装置との間のデータ転送を中断して
共通バスを解放し、ビジー信号線からの前記ビジー信号
がディアサートされたことに応答してデータ転送を中断
された時点から再開させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、共通バスに接続さ
れた複数のマスタ装置及び複数のターゲット装置を備え
た情報処理装置に好適なバス制御装置及びバス制御方法
に関し、特に共通バスの使用効率を向上させる技術に関
する。

【０００２】

【従来の技術】従来、共通バスに接続された複数のマス
タ装置（以下、単に「マスタ」という）と複数のターゲ
ット装置（以下、単に「ターゲット」という）とから成
る情報処理装置が知られている。このような情報処理装
置においては、共通バス上でのデータ転送の競合を避け
るために、幾つかの方法が採用されている。以下に、代
表的な例として、ウエイトを用いた非スプリット方式の
情報処理装置及びリトライを用いたスプリット方式の情
報処理装置を説明する。

【０００３】図１１は、非スプリット方式が採用された
情報処理装置の構成を示す。この情報処理装置では、共
通バス上で起こるデータ転送の競合は、ウエイトを用い
て回避される。この情報処理装置は、共通バス１０に接
続されたマスタＡ、マスタＣ、ターゲットＢ、ターゲッ
トＤ及びアービタ２０から構成されている。

【０００４】この情報処理装置の動作を、図１２に示し
たタイミングチャートを参照しながら説明する。このタ
イミングチャートは、マスタＡがターゲットＢからデー
タを読み出すリード動作を示している。マスタＡは、先
ず、図示しない信号線を用いてアービタ２０に対してバ
ス使用要求を送出する。アービタ２０は、共通バス１０
が使用可能状態であれば、図示しない信号線を用いてバ
ス使用許可を返送する。このバス使用許可を受け取った
マスタＡは、ターゲットＢにアクセス要求を送出すると
共に、図１２（Ａ）に示すように、そのバスドライバ
（図示せず）をイネーブルにすることにより共通バス１
０にターゲットＢのアドレスを送出する。

【０００５】マスタＡからのアクセス要求を受け取った
ターゲットＢは、該アクセス要求に応答できる状態であ
れば、該アクセス要求に対応した処理を開始する。しか
し、ターゲットＢがリードのアクセス要求を受け取った
時は、ターゲットＢの内部のバッファメモリに未だデー
タが揃っていない場合が多い。従って、該ターゲットＢ
は該リードのアクセス要求に直ちに応答できない。

【０００６】このような場合は、図１２（Ｂ）に示すよ
うに、ターゲットＢはマスタＡに対してウエイト信号を
アサートする。これにより、図１２（Ａ）の期間Ｔ２に
示すように、マスタＡは共通バス１０を占有したままウ
エイト状態に入る。そして、ターゲットＢは、その内部
のバッファメモリにデータが揃うと、図１２（Ｂ）に示
すように、ウエイト信号をディアサートすると共に、図
１２（Ｃ）に示すように、そのバスドライバ（図示しな
い）から共通バス１０にデータを送出する。マスタＡは
共通バス１０上のデータを取り込み、トランザクション
が終了する。

【０００７】以上のように構成される非スプリット方式
の情報処理装置では、ウエイト期間Ｔ２中は何らのデー
タ転送が行われていないにも拘わらず、マスタＡが共通
バスを占有する。その結果、共通バスの使用効率が悪
く、情報処理装置全体のパフォーマンスを低下させてい
る。

【０００８】図１３は、スプリット方式が採用された情
報処理装置の構成を示す。この情報処理装置では、共通
バス上で起こるデータ転送の競合は、リトライを用いて
回避される。この情報処理装置は、共通バス１０に接続
されたマスタＡ、マスタＣ、ターゲットＢ、ターゲット
Ｄ及びアービタ２０から構成されている。

【０００９】この情報処理装置の動作を、図１４に示し
たタイミングチャートを参照しながら説明する。このタ
イミングチャートは、マスタＡがターゲットＢにデータ
を書き込むライト動作を示している。マスタＡは、図１
４（Ｂ）に示すように、先ずアービタ２０に対してバス
使用要求を表すｒｅｑ信号を送出する。アービタ２０
は、共通バス１０が使用可能状態であれば、図１４
（Ｃ）に示すように、バス使用許可を表すｇｎｔ信号を
マスタＡに返送する。このｇｎｔ信号を受け取ったマス
タＡは、ターゲットＢにリードのアクセス要求を送出す
ると共に、図１４（Ａ）に示すように、そのバスドライ
バ（図示せず）をイネーブルにすることにより共通バス
１０にターゲットＢのアドレスを送出する。

【００１０】マスタＡからのアクセス要求を受け取った
ターゲットＢは、該アクセス要求に直ちに応答できない
状態であれば、図１４（Ｄ）に示すように、リトライ要
求を表すｒｅｔｒｙ信号をマスタＡ及びアービタ２０に
返送する。このｒｅｔｒｙ信号を受け取ったマスタＡ
は、図示しないタイマを始動させ、リトライ時間の計測
を開始する。また、マスタＡは、図１４（Ａ）の期間Ｔ
２に示すように、そのバスドライバ（図示しない）をデ
ィセイブルにしてトランザクションを一旦打ち切り、共
通バス１０を解放する。更に、ｒｅｔｒｙ信号を受け取
ったアービタ２０は、ｇｎｔ信号を取り消す。

【００１１】従って、共通バス１０が解放された後は、
マスタＣがターゲットＤに対してトランザクションを起
こすことができる。この場合、マスタＣは、アービタ２
０に対してｒｅｑ信号を送出し、アービタ２０は、共通
バス１０が使用可能状態であれば、ｇｎｔ信号をマスタ
Ｃに返送する。このｇｎｔ信号を受け取ったマスタＣ
は、ターゲットＤに例えばライトのアクセス要求を送出
すると共に、図１３（Ｅ）に示すように、そのバスドラ
イバをイネーブルにして共通バス１０にターゲットＤの
アドレスを送出する。マスタＣからのアクセス要求を受
け取ったターゲットＤは、該アクセス要求に直ちに応答
できる状態であれば、ｒｅｔｒｙ信号を返送しない。こ
れにより、マスタＣは、図１４（Ｅ）に示すように、ア
ドレスに引き続いてデータを共通バス１０に送出する。
ターゲットＤはこの共通バス１０上のデータを受け取
り、トランザクションは終了する。

【００１２】マスタＡは、上記リトライ時間が経過する
と、図１４（Ｂ）に示すように、再度アービタ２０に対
してｒｅｑ信号を送出する。アービタ２０は、共通バス
１０が使用可能状態であれば、ｇｎｔ信号をマスタＡに
返送する。このｇｎｔ信号を受け取ったマスタＡは、タ
ーゲットＢに再度アクセス要求を送出すると共に、図１
４（Ａ）に示すように、そのバスドライバをイネーブル
にして共通バス１０にターゲットＢのアドレスを送出す
る。

【００１３】アクセス要求を受け取ったターゲットＢ
は、該アクセス要求に直ちに応答できる状態であれば、
図１４（Ａ）に示すように、ｒｅｔｒｙ信号をマスタＡ
に返送しない。これにより、マスタＡは、アドレスに引
き続いてデータを共通バスに送出する。ターゲットＢは
この共通バス１０上のデータを受け取り、トランザクシ
ョンが終了する。

【００１４】以上のように構成されるスプリット方式の
情報処理装置では、マスタＡは、リトライ時間が経過し
た後に、ｒｅｑ信号の送出及びｇｎｔ信号の受け取りと
いったアービトレーション並びにアドレスの送出（図１
４の斜線で示した部分）を再度行う必要があり、これら
に要する時間が共通バスの使用効率を低下させている。
また、リトライ時間は一般に固定的であるので、マスタ
Ａがリトライ動作を行うタイミングとターゲットＢがレ
ディ状態になるタイミングとが一致せず、無駄なリトラ
イのトランザクションを行う場合がある。

【００１５】このような問題を解決する技術として、例
えば特開昭６０−７７２５４号公報に「共通バス制御方
式」が開示されている。この共通バス制御方式は、共通
バスに接続された第１のモジュールと第２のモジュール
との間で、該共通バスを使用してデータ転送を行う。こ
の場合、第１のモジュールは共通バスの使用権を獲得
し、この共通バスを介して第２のモジュールに対してデ
ータ転送要求を発行し、第２のモジュールは自己宛ての
データ転送要求を検出した時点で直ちにデータ転送を行
えない場合は、第２のモジュールから第１のモジュール
に対して設けられた第１の信号を活性化してその旨を第
１のモジュールに通知し、バス使用権を解放させ、その
後データ転送の準備ができた時点で第１の信号線を非活
性化して第１のモジュールに通知し、該通知により、第
１のモジュールは再度バス使用権を獲得してデータ転送
を行う。

【００１６】また、この共通バス制御方式は、共通バス
に接続された第１のモジュールと第２のモジュールとの
間で、該共通バスを使用して第１のモジュールから第２
のモジュールへデータ転送を行う。この場合、第１のモ
ジュールは共通バスの使用権を獲得し、この共通バスを
介して第２のモジュールに対してデータ転送要求を発行
し、第２のモジュールは自己宛てのデータ転送要求を検
出しデータを受け取った時点で、第１のモジュールに対
して直ちにデータ転送完了を通知できない場合には、第
２のモジュールから第１のモジュールに対して設けられ
た第２の信号を活性化してその旨を第１のモジュールに
通知し、バス使用権を解放させ、その後、データ転送完
了を通知できるようになった時点で第２の信号線を非活
性化して第１のモジュールに通知し、該通知により、第
１のモジュールはデータ転送の完了を認知する。

【００１７】また、特開平１０−２６２０７０号公報は
「データ処理システム」を開示している。データ処理シ
ステムは、複数の装置が、共通バスを使用して、パケッ
トを互いに送受信し、各装置はパケット送出に先立って
予め定められた優先順位の共通バスの使用要求信号を出
力し、バスアービタはその共通バスの使用要求信号を調
停して優先順位に従い、共通バスの使用装置を決定して
許可を与える制御手段を備えている。そして、各装置は
共通バスの使用要求信号を出力すると共にその転送相手
を示す情報を出力する手段と、バスアービタはその情報
を受信する手段とを有し、パケット受信側装置は、自装
置の受信コマンドパケット用バッファがビジーであり新
たなコマンドパケット受信不可能な状態の時に、その状
態等の情報をバスアービタ、又は及び全装置に伝える手
段を有するように構成されている。この構成により、共
通バスを使用してパケット形式のコマンド及びデータの
転送を行う際に効率のよいバス制御を行うことができ
る。

【００１８】

【発明が解決しようとする課題】上記特開昭６０−７７
２５４号公報に開示された「共通バス制御方式」は、上
述したスプリット方式に対応する。この共通バス制御方
式を用いれば、１回のデータ転送の途中で共通バスの使
用権が解放されるので共通バスの占有時間が短縮され
る。しかしながら、マスタがリトライを行う場合、アー
ビトレーションの作業を再度行う必要があることには変
わりなく、このアービトレーションの作業に要する時間
が共通バスの使用効率を低下させているという問題は解
消されていない。

【００１９】また、特開平１０−２６２０７０号公報に
開示された「データ処理システム」も、上述したスプリ
ット方式に対応する。このデータ処理システムでは、各
ターゲットのビジー状態はアービタ又は各マスタに通知
される。従って、各マスタは、アービタからの信号又は
ターゲットからの信号を参照することにより、ターゲッ
トがビジー状態であればリトライ転送要求の発行を抑止
する。

【００２０】このデータ処理システムによれば、上述し
たスプリット方式の問題は解消されるが、各マスタと各
ターゲットとの間で、転送相手を示す情報や受信不可能
な状態を示す情報を送受する必要があるので、そのため
の配線やハードウエアが必要であり、装置が複雑且つ高
価になるという問題がある。

【００２１】本発明は、上述した問題を解消するために
なされたものであり、リトライの処理を短時間で行うと
共に、無駄なリトライのトランザクション処理が行われ
るのを防止でき、しかも安価のバス制御装置及びバス制
御方法を提供することを目的とする。

【００２２】

【課題を解決するための手段】本発明の第１の態様に係
るバス制御装置は、上記目的を達成するために、マスタ
装置とターゲット装置との間でデータ転送を行うための
共通バスと、前記マスタ装置と前記ターゲット装置とを
接続するビジー信号線、を備え、前記ターゲット装置
は、前記マスタ装置からのデータ転送の要求に即応でき
ないときは前記ビジー信号線へ送るビジー信号をアサー
トする制御部、を含み、前記マスタ装置は、前記ビジー
信号線からのビジー信号がアサートされたことに応答し
て前記ターゲット装置との間のデータ転送を中断して前
記共通バスを解放し、前記ビジー信号線からの前記ビジ
ー信号がディアサートされたことに応答して前記データ
転送を中断された時点から再開させる制御部、を含んで
構成されている。

【００２３】また、本発明の第２の態様に係るバス制御
方法は、上記と同様の目的で、マスタ装置とターゲット
装置との間で共通バスを使用してデータ転送を行うバス
制御方法であって、前記ターゲット装置は、前記マスタ
装置からのデータ転送の要求に即応できないときにはビ
ジー信号をアサートし、前記マスタ装置は、前記ビジー
信号がアサートされたことに応答して前記ターゲット装
置との間のデータ転送を中断して前記共通バスを解放
し、前記マスタ装置は、前記ビジー信号がディアサート
されたことに応答して前記データ転送を中断された時点
から再開する、ように構成されている。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を、３
個のマスタと２個のターゲットが共通バスに接続されて
成る情報処理装置に本発明が適用された場合を例に挙げ
て説明する。なお、以下では、説明を簡単にするため
に、本発明を理解するために必要な事項以外の図示及び
説明は省略する。

【００２５】〔実施の形態１〕（１−１）情報処理装置の概略説明：本発明の実施の形
態１に係るバス制御装置が適用された情報処理装置で
は、マスタとターゲットとの間のデータ転送において、
マスタがターゲットからｂｕｓｙ信号を受けることによ
り動作を中断して共通バスを解放した場合に、ｂｕｓｙ
信号が解除された後は、動作を中断したマスタが必ず動
作する。

【００２６】図１は、本発明の実施の形態１に係るバス
制御装置が適用された情報処理装置の構成を示すブロッ
ク図である。この情報処理装置は、マスタＡ、マスタ
Ｃ、マスタＥ、ターゲットＢ、ターゲットＤ、共通バス
１０、コントロールバス１１及びアービタ２０から構成
されている。マスタＡ、マスタＣ、マスタＥ、ターゲッ
トＢ及びターゲットＤは、共通バス１０によって相互に
接続されている。

【００２７】マスタＡ、Ｃ及びＥ（以下、特に区別する
必要がある場合を除き単に「マスタ」と総称する）は、
ＣＰＵ、ＤＭＡ等から構成される。また、ターゲットＢ
及びＤ（以下、特に区別する必要がある場合を除き単に
「ターゲット」と総称する）としては、メモリコントロ
ーラ、ディスクコントローラ、表示コントローラ等から
構成される。各ターゲットには、図示は省略してある
が、メモリ装置（ＤＲＡＭ、ページＲＯＭ等）、ディス
ク装置、シリアルＩ／Ｏ装置等といった外部装置が接続
される。

【００２８】共通バス１０は、アドレス及びデータを時
分割で送受する双方向のバスであり、ｎビットのバス幅
で構成されている。この共通バス１０は、マスタがター
ゲットにアドレス及びデータを送ると共にターゲットが
マスタにデータを送るために使用される。なお、この情
報処理装置では、マスタがターゲットに該ターゲットの
動作を規定するコマンドを送るためのコマンドバスが設
けられているが、本発明の特徴と直接関係しないので図
示及び説明を省略する。

【００２９】コントロールバス１１は、マスタとターゲ
ットとの間で制御信号を送受するために使用される。こ
の制御信号には、ｂｕｓｙ信号、ｃｙｃｌｅＡ信号、ｃ
ｙｃｌｅＣ信号、ｃｙｃｌｅＥ信号及びｒｅａｄｙ信号
が含まれる。ｂｕｓｙ信号は、各ターゲットが、各マス
タ及びアービタ２０にビジー状態、即ち、マスタからの
アクセス要求に直ちに応答できないことを知らせるため
に使用される。

【００３０】ｃｙｃｌｅＡ信号、ｃｙｃｌｅＣ信号及び
ｃｙｃｌｅＥ信号は、マスタＡ、マスタＣ及びマスタＥ
が、それぞれ動作中であることをターゲットＢ及びＤ並
びにアービタ２０に知らせるために使用される。ｒｅａ
ｄｙ信号は、ターゲットＢ及びＤが共通バス１０にデー
タを送出したこと及びデータ受信の準備ができたことを
マスタＡ、マスタＣ及びマスタＥに知らせるために使用
される。なお、以下においては、ｃｙｃｌｅＡ信号、ｃ
ｙｃｌｅＣ信号及びｃｙｃｌｅＥ信号を特に区別する必
要がある場合を除き単にｃｙｃｌｅ信号と総称する。

【００３１】上記マスタＡ、Ｃ及びＥは、共通バス１０
の使用を要求するためのｒｅｑＡ信号、ｒｅｑＣ信号及
びｒｅｑＥ信号（以下、特に区別する必要がある場合を
除き単に「ｒｅｑ信号」と総称する）をアービタ２０に
それぞれ送出する。また、マスタＡ、Ｃ及びＥは、アー
ビタ２０から送られてくる、共通バス１０の使用を許可
するｇｎｔＡ信号、ｇｎｔＣ信号及びｇｎｔＥ信号（以
下、特に区別する必要がある場合を除き単に「ｇｎｔ信
号」と総称する）に応答してそれぞれターゲットＢ又は
Ｄにアクセス要求を送出する。ターゲットＢ及びＤは、
マスタからのアクセス要求に応答して種々の処理を行
う。このターゲットの詳細な構成及び動作は後述する。

【００３２】アービタ２０は、共通バス１０の使用権を
調停する。即ち、アービタ２０は、複数のマスタからｒ
ｅｑ信号を受け取った場合に、優先順位の高いマスタに
ｇｎｔ信号を送出する。ｇｎｔ信号を受け取ったマスタ
のみが共通バス１０を使用してターゲットとの間でデー
タを送受できる。

【００３３】以上のように構成される情報処理装置の概
略動作を説明する。マスタは、ターゲットにアクセスす
る場合は、先ず、ｒｅｑ信号をアービタ２０に送出す
る。そして、アービタ２０からｇｎｔ信号が送られてき
た場合に、ターゲットにアクセス要求を送出する。この
アクセス要求を受け取ったターゲットは該アクセス要求
に直ちに応答できない状態にある時は、ｂｕｓｙ信号を
アサートする。

【００３４】アービタ２０は、このｂｕｓｙ信号を常に
監視しており、ターゲットがｂｕｓｙ信号によりウエイ
トをかけているときは共通バス１０を他のマスタに解放
する。また、ｂｕｓｙ信号がターゲットによりディアサ
ートされると、アービトレーションが再度行われること
なく、ウエイトがかけられていたマスタのトランザクシ
ョンが開始される。

【００３５】以上の動作により、アドレスの送出やアー
ビトレーションに長時間を要する情報処理装置における
共通バスの使用効率を向上させることができる。

【００３６】（１−２）マスタの詳細説明：次に、マス
タの詳細な構成を、図２に示したブロック図を参照しな
がら説明する。このマスタは、大きく分けてバスインタ
フェースブロック３０とデバイス制御ブロック３１とか
ら構成されている。バスインタフェースブロック３０
は、このマスタと共通バス１０との間の信号の送受を制
御する。また、デバイス制御ブロック３１は、ＣＰＵ、
ＤＭＡ等から構成される。

【００３７】バスインタフェースブロック３０は、ステ
ートマシン３２、入出力制御ブロック３３及びバス制御
ブロック３４₁〜３４_nから構成されている。

【００３８】ステートマシン３２は、このバスインタフ
ェースブロック３０の全体を制御する。即ち、ステート
マシン３２は、コントロールバス１１からのｂｕｓｙ信
号、ｒｅａｄｙ信号及びｇｎｔ信号、並びにデバイス制
御ブロック３１からのデータ転送要求に基づいてｒｅｑ
信号、ｃｙｃｌｅ信号及びＳＩＧ１信号を生成する。ｒ
ｅｑ信号はアービタ２０に、ｃｙｃｌｅ信号はコントロ
ールバス１１を介してターゲット及びアービタ２０にそ
れぞれ供給される。また、ＳＩＧ１信号は入出力制御ブ
ロック３３に供給される。このステートマシン３２の動
作は、後にタイミングチャートを参照しながら詳細に説
明する。

【００３９】入出力制御ブロック３３は、ステートマシ
ン３２からのＳＩＧ１信号に基づき、バス制御ブロック
３４₁〜３４_nを制御するための信号を生成してバス制御
ブロック３４₁〜３４_nに送る。

【００４０】バス制御ブロック３４₁〜３４_nの各々は、
共通バス１０を構成するｎビットのバス幅の各ビットに
対応している。各バス制御ブロックの構成は同じである
ので、以下では、バス制御ブロック３４₁についてのみ
説明する。

【００４１】バス制御ブロック３４₁は、アドレスレジ
スタ３５、送信データＦＩＦＯ３６、受信データＦＩＦ
Ｏ３７、マルチプレクサ３８及びバスドライバ３９から
構成されている。アドレスレジスタ３５は、デバイス制
御ブロック３１から供給されるアドレスを記憶する。こ
のアドレスレジスタ３５に記憶されたアドレスはマルチ
プレクサ３８に送られる。送信データＦＩＦＯ３６は、
デバイス制御ブロック３１から供給される送信データを
順次記憶する。この送信データＦＩＦＯ３６に記憶され
た送信データはマルチプレクサ３８に送られる。

【００４２】マルチプレクサ３８は、入出力制御ブロッ
ク３３からの制御信号に従って、アドレスレジスタ３５
からのアドレス又は送信データＦＩＦＯ３６からの送信
データの何れかを選択して通過させる。このマルチプレ
クサ３８からのアドレス及び送信データは、バスドライ
バ３９に供給される。バスドライバ３９は、入出力制御
ブロック３３からの制御信号に応答して、マルチプレク
サ３８からのアドレス又は送信データを共通バス１０の
ビット０線に出力する。また、受信データＦＩＦＯ３７
は、共通バス１０のビット０線からの受信データを順次
記憶する。この受信データＦＩＦＯ３７から出力される
受信データはデバイス制御ブロック３１に供給される。

【００４３】また、デバイス制御ブロック３１は、ター
ゲットへのデータ送信及びターゲットからのデータ受信
の必要が生じた時に、データ転送要求をバスインタフェ
ースブロック３０のステートマシン３２に送る。これに
よりステートマシン３２はデータ送受信のための制御を
開始する。また、デバイス制御ブロック３１は、バス制
御ブロック３４₁〜３４_nにターゲットのアドレス及び送
信データを送る。ターゲットのアドレスは各バス制御ブ
ロック内のアドレスレジスタ３５に、送信データは送信
データＦＩＦＯ３６にそれぞれ格納される。更に、デバ
イス制御ブロック３１は、各バス制御ブロック内の受信
データＦＩＦＯ３７から受信データを受け取る。

【００４４】（１−３）ターゲットの詳細説明：次に、
ターゲットの詳細な構成を、図３に示したブロック図を
参照しながら説明する。このターゲットは、大きく分け
てバスインタフェースブロック４０とデバイス制御ブロ
ック４１とから構成されている。バスインタフェースブ
ロック４０は、このターゲットと共通バス１０との間の
信号の送受を制御する。また、デバイス制御ブロック４
１は、このターゲットと上述した外部装置との間の信号
の送受を制御する。

【００４５】バスインタフェースブロック３０は、ラッ
チ４２Ａ、ラッチ４２Ｂ及びラッチ４２Ｃ、比較器４
３、ステートマシン４４、入出力制御ブロック４５、ア
ドレスデコーダ４６並びにバス制御ブロック４７₁〜４
７_nから構成されている。

【００４６】ラッチ４２ＡはｃｙｃｌｅＡ信号により、
ラッチ４２ＢはｃｙｃｌｅＣ信号により、ラッチ４２Ｃ
はｃｙｃｌｅＥ信号によりそれぞれセットされる。ま
た、ラッチ４２Ａ、４２Ｂ及び４２Ｃは、データ送受信
が完了したときはステートマシン４４からのリセット信
号によりクリアされ、データ送受信が中断した時は元の
状態を維持する。これらラッチ４２Ａ、４２Ｂ及び４２
Ｃからの信号は比較器４３に供給される。

【００４７】比較器４３は、ラッチ４２Ａ、４２Ｂ及び
４２Ｃからの信号と、外部からのｃｙｃｌｅＡ信号、ｃ
ｙｃｌｅＣ信号及びｃｙｃｌｅＥ信号とをそれぞれ比較
し、比較結果をステートマシン４４に供給する。即ち、
この比較器４３は、前回のマスタからのアクセス時にラ
ッチ４２Ａ、４２Ｂ及び４２Ｃにラッチされたｃｙｃｌ
ｅ信号と、今回アクセスしているマスタからのｃｙｃｌ
ｅ信号とを比較する。ステートマシン４４は、この比較
器４３からの信号に基づいて、ｂｕｓｙ信号をディアサ
ートした後に起こったサイクルが、前回と同一のマスタ
が起こしたものであるかを判断する。

【００４８】ステートマシン４４は、このバスインタフ
ェースブロック４０の全体を制御する。即ち、ステート
マシン４４は、比較器４３からの比較結果を表す信号、
アドレスデコーダ４６からのデコード信号及びデバイス
制御ブロック４１からの送信データフェッチ完了信号に
基づいてｂｕｓｙ信号、ｒｅａｄｙ信号、リセット信
号、送信データフェッチ要求信号及びＳＩＧ２信号を生
成する。

【００４９】このステートマシン４４で生成されたｂｕ
ｓｙ信号は、コントロールバス１１を介して各マスタ及
びアービタ２０に供給される。ｒｅａｄｙ信号は、コン
トロールバス１１を介して各マスタに供給される。リセ
ット信号は、上述したようにラッチ４２Ａ、４２Ｂ及び
４２Ｃに供給される。送信データフェッチ要求信号はデ
バイス制御ブロック４１に供給される。更に、ＳＩＧ２
信号は入出力制御ブロック４５に供給される。このステ
ートマシン４４の動作は、後にタイミングチャートを参
照しながら詳細に説明する。

【００５０】入出力制御ブロック４５は、ステートマシ
ン４４からのＳＩＧ２信号に基づき、バス制御ブロック
４７₁〜４７_nを制御するための信号及びアドレスデコー
ダ４６を制御するための信号を生成してそれぞれバス制
御ブロック４７₁〜４７_n及びアドレスデコーダ４６に送
る。

【００５１】アドレスデコーダ４６は、入出力制御ブロ
ック４５からの制御信号に応じて、バス制御ブロック４
７₁〜４７_nからの受信データをデコードする。このデコ
ードの結果、受信データが自己宛てのアドレスである場
合にデコード信号を生成し、ステートマシン４４に供給
する。また、アドレスデコーダ４６は、バス制御ブロッ
ク４７₁〜４７_nからの受信データをデバイス制御ブロッ
ク４１に供給する。

【００５２】バス制御ブロック４７₁〜４７_nの各々は、
共通バス１０を構成するｎビットのバス幅の各ビットに
対応している。各バス制御ブロックの構成は同じである
ので、以下では、バス制御ブロック４７₁についてのみ
説明する。

【００５３】バス制御ブロック４７₁は、送信データＦ
ＩＦＯ４８、受信データＦＩＦＯ４９及びバスドライバ
５０から構成されている。送信データＦＩＦＯ３６は、
デバイス制御ブロック３１から供給される送信データを
順次記憶する。この送信データＦＩＦＯ３６に記憶され
た送信データはバスドライバ５０に供給される。

【００５４】バスドライバ５０は、入出力制御ブロック
４５からの制御信号に応答して、送信データＦＩＦＯ４
８からの送信データを共通バス１０のビット０線に出力
する。また、受信データＦＩＦＯ４９は、共通バス１０
のビット０線からの受信データを順次記憶する。この受
信データＦＩＦＯ４９に記憶された受信データはアドレ
スデコーダ４６に供給される。

【００５５】また、デバイス制御ブロック４１は、ステ
ートマシン４４からの送信データフェッチ要求に応答し
て図示しない外部装置からデータの読み出しを行う。そ
して、データの読み出しが完了したらその旨を表す送信
データフェッチ完了信号をステートマシン４４に供給す
ると共に、読み出したデータをバス制御ブロック４７ ₁
〜４７_nの送信データＦＩＦＯ４８に送る。更に、デバ
イス制御ブロック４１は、バス制御ブロック４７₁〜４
７_nからアドレスデコーダ４６を経由して送られてくる
受信データを外部装置に送る。

【００５６】（１−４）アービタの詳細説明：次に、ア
ービタ２０の詳細な構成を図４を参照しながら説明す
る。このアービタ２０は、優先順位決定ブロック５１、
立ち下がりエッジ検出ブロック５２及びＧＮＴ信号出力
ラッチブロック５３から構成されている。

【００５７】立ち下がり検出ブロック５２は、ｃｙｃｌ
ｅＡ信号、ｃｙｃｌｅＣ信号及びｃｙｃｌｅＥ信号の立
ち下がりをそれぞれ検出し、所定のパルス幅を有するｃ
ｙｃｌｅＡＮＥＧ信号、ｃｙｃｌｅＣＮＥＧ信号及びｃ
ｙｃｌｅＥＮＥＧ信号を生成する。これら生成されたｃ
ｙｃｌｅＡＮＥＧ信号、ｃｙｃｌｅＣＮＥＧ信号及びｃ
ｙｃｌｅＥＮＥＧ信号は、優先順位決定ブロック５１及
びＧＮＴ信号出力ラッチブロック５３に供給される。

【００５８】優先順位決定ブロック５１には、マスタＡ
からのｒｅｑＡ信号、マスタＣからのｒｅｑＣ信号及び
マスタＥからのｒｅｑＥ信号、立ち下がりエッジ検出ブ
ロック５２からのｃｙｃｌｅＡＮＥＧ信号、ｃｙｃｌｅ
ＣＮＥＧ信号及びｃｙｃｌｅＥＮＥＧ信号、並びに外部
からのｂｕｓｙ信号が入力される。この優先順位決定ブ
ロック５１は、ｃｙｃｌｅＡ信号、ｃｙｃｌｅＣ信号及
びｃｙｃｌｅＥ信号の全てがＬレベルの時に、ｒｅｑＡ
信号、ｒｅｑＣ信号及びｒｅｑＥ信号の優先順位を判定
し、判定結果を表すｐｇｎｔＡ信号、ｐｇｎｔＣ信号及
びｐｇｎｔＥ信号を出力する。この場合、優先度の高い
ｒｅｑ信号に対応するｐｇｎｔ信号がＨレベルにされ
る。

【００５９】この優先順位決定ブロック５１からのｐｇ
ｎｔＡ信号、ｐｇｎｔＣ信号及びｐｇｎｔＥ信号は、Ｇ
ＮＴ信号出力ラッチブロック５３に供給される。また、
この優先順位決定ブロック５１からのｐｇｎｔＡ信号、
ｐｇｎｔＣ信号及びｐｇｎｔＥ信号は、立ち下がり検出
ブロック５２からのｃｙｃｌｅＡＮＥＧ信号、ｃｙｃｌ
ｅＣＮＥＧ信号及びｃｙｃｌｅＥＮＥＧ信号によりＬレ
ベルに戻される。

【００６０】ＧＮＴ信号出力ラッチブロック５３は、優
先順位決定ブロック５１からのｐｇｎｔＡ信号、ｐｇｎ
ｔＣ信号及びｐｇｎｔＥ信号をラッチする。そして、立
ち下がり検出ブロック５２からのｃｙｃｌｅＡＮＥＧ信
号、ｃｙｃｌｅＣＮＥＧ信号及びｃｙｃｌｅＥＮＥＧ信
号並び外部からのｂｕｓｙ信号の状態に応じて、ｇｎｔ
Ａ信号、ｇｎｔＣ信号及びｇｎｔＥ信号として出力す
る。

【００６１】以上のように構成されるアービタ２０の動
作を図５に示したタイミングチャートを参照しながら説
明する。このタイミングチャートは、以下の動作が行わ
れる場合の例を示している。即ち、マスタＡからｒｅｑ
Ａ信号がアサートされたが、ターゲットＢがｂｕｓｙの
ためにｂｕｓｙ信号を返し、マスタＡはトランザクショ
ンを行わずに共通バス１０を解放する。その後、マスタ
ＣからｒｅｑＣ信号がアサートされることによりｇｎｔ
Ｃ信号もアサートされ、マスタＣはトランザクションを
開始する。しかし、マスタＣのトランザクションの途中
でマスタＡのターゲットＢからのｂｕｓｙ信号が解除さ
れたため、マスタＣのトランザクションは中断され、マ
スタＡのトランザクションが実施される。そして、マス
タＡのトランザクションの完了後に、再度マスタＣのト
ランザクションが再開される。

【００６２】以上の動作を、図５のタイミングチャート
に沿って説明する。先ず、マスタＡが、図５（Ａ）に示
すように、ｒｅｑＡ信号をアサートすると、アービタ２
０内の優先順位決定ブロック５１は、ｒｅｑＡ信号が最
も優先順位が高いことを判定し、図５（Ｅ）に示すよう
に、ｐｇｎｔＡ信号をＨレベルにする。このｐｇｎｔＡ
信号が入力されたｇｎｔ信号出力ラッチブロック５３
は、図５（Ｆ）に示すように、ｇｎｔＡ信号をＨレベル
にする。マスタＡは、このｇｎｔＡ信号がＨレベルにさ
れることにより、ｃｙｃｌｅＡ信号をＨレベルにする。

【００６３】この状態で推移して、図５（Ｃ）に示すよ
うに、ターゲットＢがｂｕｓｙ信号をアサートすると、
図５（Ｂ）に示すように、マスタＡはｃｙｃｌｅＡ信号
をＬレベルにする。これにより、立ち下がりエッジ検出
ブロック５２は、図５（Ｄ）に示すように、ｃｙｃｌｅ
ＡＮＥＧ信号にパルスを発生させて優先順位決定ブロッ
ク５１に供給する。これにより、この優先順位決定ブロ
ック５１は、図５（Ｅ）に示すように、ｐｇｎｔＡ信号
をＬレベルにする。しかし、ＧＮＴ信号出力ラッチブロ
ック５３は、図５（Ｆ）に示すように、ｇｎｔＡ信号を
Ｈレベルに維持する。

【００６４】以上の状態で、マスタＣが、図５（Ｇ）に
示すように、ｒｅｑＣ信号をアサートすると、優先順位
決定ブロック５１は、ｒｅｑＡ信号が既にアサートされ
ているが、ｂｕｓｙ信号がＨレベルであるので優先度の
判定を行う。そして、ｒｅｑＣ信号が最も優先順位が高
いことを判定し、図５（Ｊ）に示すように、ｐｇｎｔＣ
信号をアサートする。このｐｇｎｔＣ信号が入力された
ＧＮＴ信号出力ラッチブロック５３は、図５（Ｋ）に示
すように、ｇｎｔＣ信号をＨレベルにする。マスタＣ
は、このｇｎｔＣ信号がＨレベルにされることにより、
ｃｙｃｌｅＣ信号をＨレベルにする。これにより、マス
タＣはトランザクションを開始する。

【００６５】この状態で推移して、図５（Ｃ）に示すよ
うに、ターゲットＢがｂｕｓｙ信号をディアサートする
と、図５（Ｈ）に示すように、マスタＣはｃｙｃｌｅＣ
信号をＬレベルにする。これにより、マスタＣのデータ
転送は中断される。また、立ち下がりエッジ検出ブロッ
ク５２は、図５（Ｉ）に示すように、ｃｙｃｌｅＣＮＥ
Ｇ信号にパルスを発生させて優先順位決定ブロック５１
に供給する。これにより、優先順位決定ブロック５１
は、図５（Ｊ）に示すように、ｐｇｎｔＣ信号をＬレベ
ルにするので、ＧＮＴ信号出力ラッチブロック５３は、
図５（Ｋ）に示すように、ｇｎｔＣ信号をＬレベルに変
化させる。

【００６６】一方、マスタＡはターゲットＢがｂｕｓｙ
信号をＬレベルにすることにより、図５（Ｂ）に示すよ
うに、ｃｙｃｌｅＡ信号をＨレベルにし、先に中断され
たターゲットＢに対するデータ転送を再開する。そし
て、このデータ転送が終了すると、図５（Ｂ）に示すよ
うに、ｃｙｃｌｅＡ信号をＬレベルにする。これによ
り、立ち下がりエッジ検出ブロック５２は、図５（Ｄ）
に示すように、ｃｙｃｌｅＡＮＥＧ信号にパルスを発生
させて優先順位決定ブロック５１に供給する。これによ
り、ＧＮＴ信号出力ラッチブロック５３は、図５（Ｆ）
に示すように、ｇｎｔＡ信号をＬレベルにし、マスタＡ
のトランザクションが終了する。

【００６７】一方、ｇｎｔＡ信号がＬレベルにされるこ
とにより、ＧＮＴ信号出力ラッチブロック５３は、図５
（Ｋ）に示すように、ｇｎｔＣ信号をＨレベルにする。
一方、マスタＣは、図５（Ｈ）に示すように、ｃｙｃｌ
ｅＣ信号をＨレベルにし、先に中断されたデータ転送を
再開する。そして、このデータ転送が終了すると、図５
（Ｈ）に示すように、ｃｙｃｌｅＣ信号をＬレベルにす
る。これにより、立ち下がりエッジ検出ブロック５２
は、図５（Ｉ）に示すように、ｃｙｃｌｅＣＮＥＧ信号
にパルスを発生させて優先順位決定ブロック５１に供給
する。これにより、ＧＮＴ信号出力ラッチブロック５３
は、図５（Ｋ）に示すように、ｇｎｔＣ信号をＬレベル
にし、マスタＣのトランザクションが終了する。

【００６８】（１−５）情報処理装置の動作の詳細説明次に、上記のように構成されるマスタ、ターゲット及び
アービタ２０を用いて構成された実施の形態１に係る情
報処理装置の詳細な動作をタイミングチャートを参照し
ながら説明する。

【００６９】先ず、この情報処理装置におけるリード動
作を、図６に示したタイミングチャートを参照しながら
説明する。このタイミングチャートは、マスタＡがター
ゲットＢにリードアクセスするが、ターゲットＢはｂｕ
ｓｙ信号によりウエイトをかけるので、その間にマスタ
ＣがターゲットＤにリードアクセスする場合の動作を示
している。

【００７０】先ず、マスタＡ内でリードのデータ転送要
求が発生すると、デバイス制御ブロック３１は、ターゲ
ットＢのアドレスをバス制御ブロック３４₁〜３４_nのア
ドレスレジスタ３５にセットすると共に、データ転送要
求信号をステートマシン３２に供給する。これにより、
ステートマシン３２は、図６（Ａ）に示すように、ｒｅ
ｑＡ信号をアービタ２０に送出する。アービタ２０は、
図４及び図５を参照しながら既に説明したように、この
ｒｅｑＡ信号に応答できる状態であれば、図６（Ｂ）に
示すようなｇｎｔＡ信号を返送する。

【００７１】このｇｎｔＡ信号を受け取ったマスタＡの
ステートマシン３２は、図６（Ｅ）に示すように、ｃｙ
ｃｌｅＡ信号をコントロールバス１１に出力すると共
に、ＳＩＧ１信号を入出力制御ブロック３３に供給す
る。これにより、入出力制御ブロック３３は、マルチプ
レクサ３８にアドレスレジスタ３５を選択させると共
に、バスドライバ３９をイネーブルにする。これによ
り、図６（Ｃ）に示すように、共通バス１０にターゲッ
トＢのアドレスが送出される。

【００７２】ターゲットＢのバス制御ブロック４７₁〜
４７_nは、共通バス１０から送られてくるアドレスを受
信データＦＩＦＯ４９に取り込み、アドレスデコーダ４
６に送る。アドレスデコーダ４６は自己宛てのアドレス
であることを判断し、その旨を表すデコード信号をステ
ートマシン４４に送る。ステートマシン４４は、リード
のデータ転送要求であることを判断すると、送信データ
フェッチ要求をデバイス制御ブロック４１に送ると共
に、図６（Ｆ）に示すように、ｂｕｓｙ信号をアサート
する。このｂｕｓｙ信号を受け取ったマスタＡのステー
トマシン３２は、図６（Ｅ）に示すように、ｃｙｃｌｅ
Ａ信号をディアサートする。また、ステートマシン３２
は、ＳＩＧ１信号を入出力制御ブロック３３に供給する
ことにより、図６（Ｃ）に示すように、バスドライバ３
９をディセイブルにする。これにより、共通バス１０は
他のマスタが使用可能になる。

【００７３】この状態において、マスタＣ内でリードの
データ転送要求が発生すると、上述したマスタＡと同様
の動作が実行される。即ち、マスタＣのステートマシン
３２は、図６（Ｈ）に示すように、ｒｅｑＣ信号をアー
ビタ２０に送出する。アービタ２０は、このｒｅｑＣ信
号に応答できる状態であり、且つｂｕｓｙ信号がＨレベ
ルであることを判断し、既にｇｎｔＡ信号を送出してい
るが、図６（Ｉ）に示すように、ｇｎｔＣ信号を返送す
る。

【００７４】このｇｎｔＣ信号を受け取ったマスタＣの
ステートマシン３２は、図６（Ｉ）に示すように、ｃｙ
ｃｌｅＣ信号をコントロールバス１１に出力すると共
に、ＳＩＧ１信号を入出力制御ブロック３３に供給す
る。これにより、上述したと同様の動作により、図６
（Ｊ）に示すように、共通バス１０にターゲットＤのア
ドレスが送出される。

【００７５】ターゲットＤのアドレスデコーダ４６は、
共通バス１０から送られてくるアドレスが自己宛てのア
ドレスであるので、その旨を表すデコード信号をステー
トマシン４４に送る。ステートマシン４４は、マスタＣ
からのデータ転送要求がリードであって、且つデバイス
制御ブロック４１からの送信データフェッチ完了信号に
より転送すべきデータが既に用意されていることを判断
すると、図６（Ｋ）に示すように、ｒｅａｄｙ信号をア
サートする。この際、送信すべきデータはデバイス制御
ブロック４１によって既に送信データＦＩＦＯ４８に書
き込まれている。更に、ステートマシン４４は、ＳＩＧ
２信号を入出力制御ブロック４５に送ることにより、バ
スドライバ５０をイネーブルにする。これにより、図６
（Ｍ）に示すように、共通バス１０にマスタＣへの送信
データが送出される。マスタＣのステートマシン３２
は、ｒｅａｄｙ信号がＨレベルにされているという条件
の下に、共通バス１０からバス制御ブロック３４₁〜３
４_nの受信データＦＩＦＯ３７に書き込まれたデータを
取り込む。

【００７６】このマスタＣからターゲットＤへのデータ
転送の途中で、ターゲットＢのステートマシン４４がデ
バイス制御ブロック４１から送信データフェッチ完了信
号を受け取ると、図６（Ｆ）に示すように、ｂｕｓｙ信
号をディアサートすると共に、図６（Ｄ）に示すよう
に、ｒｅａｄｙ信号をアサートする。この状態では、送
信すべきデータはデバイス制御ブロック４１によって既
に送信データＦＩＦＯ４８に書き込まれている。更に、
ステートマシン４４は、ＳＩＧ２信号を入出力制御ブロ
ック４５に送ることにより、バスドライバ５０をイネー
ブルにする。これにより、図６（Ｇ）に示すように、共
通バス１０にマスタＡへの送信データが送出される。

【００７７】マスタＡのステートマシン３２は、ｂｕｓ
ｙ信号がディアサートされたことにより、図６（Ｅ）に
示すように、ｃｙｃｌｅＡ信号を再びＨレベルにする。
一方、既に行われているマスタＣとターゲットＤとの間
のデータ転送は一時中断される。即ち、ターゲットＤの
ステートマシン４４は、ｂｕｓｙ信号がディアサートさ
れたことにより、図６（Ｋ）に示すように、ｒｅａｄｙ
信号をＬレベルにする。また、マスタＣのステートマシ
ン３２は、図６（Ｌ）に示すように、ｃｙｃｌｅＣ信号
をＬレベルにする。更に、アービタ２０は、図６（Ｉ）
に示すように、ｇｎｔＣ信号をＬレベルにする。

【００７８】そして、マスタＡは、ｒｅａｄｙ信号がＨ
レベルにされているという条件の下に、共通バス１０か
らバス制御ブロック３４₁〜３４_nの受信データＦＩＦＯ
３７にデータを取り込む。その後、マスタＡのステート
マシン３２は、図６（Ｅ）に示すように、ｃｙｃｌｅＡ
信号をＬレベルにし、ターゲットＢのステートマシン４
４は、ｒｅａｄｙ信号をＬレベルにし、以てマスタＡの
ターゲットＢに対するトランザクションは終了する。

【００７９】一方、上記ｃｙｃｌｅＡ信号がＬレベルに
されたことにより、マスタＣからのｃｙｃｌｅＣ信号
は、図６（Ｌ）に示すように、再度Ｈレベルにされる。
また、ターゲットＤからのｒｅａｄｙ信号も、図６
（Ｋ）に示すように、再度Ｈレベルにされる。更に、ア
ービタ２０は、ｇｎｔＣ信号をＨレベルにする。これに
より、一時中断されたターゲットＤからマスタＣへのデ
ータ転送が再開される。その後、マスタＣのステートマ
シン３２は、図６（Ｌ）に示すように、ｃｙｃｌｅＣ信
号をＬレベルにし、ターゲットＤのステートマシン４４
は、図６（Ｋ）に示すように、ｒｅａｄｙ信号をＬレベ
ルにし、アービタ２０は、図６（Ｉ）に示すように、ｇ
ｎｔＣ信号をＬレベルにし、以てマスタＣのターゲット
Ｄに対するトランザクションは終了する。

【００８０】次に、この情報処理装置におけるライト動
作を、図７に示したタイミングチャートを参照しながら
説明する。このタイミングチャートは、マスタＡがター
ゲットＢにライトアクセスするが、ターゲットＢからの
ｂｕｓｙ信号によりウエイトをかけるので、その間にマ
スタＣがターゲットＤにライトアクセスする場合の動作
を示している。

【００８１】先ず、マスタＡ内でライトのデータ転送要
求が発生すると、デバイス制御ブロック３１は、ターゲ
ットＢのアドレスをバス制御ブロック３４₁〜３４_nのア
ドレスレジスタ３５にセットすると共に、データ転送要
求信号をステートマシン３２に供給する。これにより、
ステートマシン３２は、図７（Ａ）に示すように、ｒｅ
ｑＡ信号をアービタ２０に送出する。アービタ２０は、
図４及び図５を参照しながら既に説明したように、この
ｒｅｑＡ信号に応答できる状態であれば、図７（Ｂ）に
示すようなｇｎｔＡ信号を返送する。

【００８２】このｇｎｔＡ信号を受け取ったマスタＡの
ステートマシン３２は、図７（Ｅ）に示すように、ｃｙ
ｃｌｅＡ信号をコントロールバス１１に出力すると共
に、ＳＩＧ１信号を入出力制御ブロック３３に供給す
る。これにより、入出力制御ブロック３３は、マルチプ
レクサ３８にアドレスレジスタ３５を選択させると共
に、バスドライバ３９をイネーブルにする。これによ
り、図７（Ｃ）に示すように、共通バス１０にターゲッ
トＢのアドレスが送出される。

【００８３】ターゲットＢのバス制御ブロック４７₁〜
４７_nは、共通バス１０から送られてくるアドレスを受
信データＦＩＦＯ４９に取り込み、アドレスデコーダ４
６に送る。アドレスデコーダ４６は自己宛てのアドレス
であることを判断し、その旨を表すデコード信号をステ
ートマシン４４に送る。ステートマシン４４は、ライト
のデータ転送要求であることを判断するがデータを受信
する準備が整っていない場合は、図７（Ｆ）に示すよう
に、ｂｕｓｙ信号をアサートする。このｂｕｓｙ信号を
受け取ったマスタＡのステートマシン３２は、図７
（Ｅ）に示すように、ｃｙｃｌｅＡ信号をディアサート
する。また、ステートマシン３２は、ＳＩＧ１信号を入
出力制御ブロック３３に供給することにより、図７
（Ｃ）に示すように、バスドライバ３９をディセイブル
にする。これにより、共通バス１０は他のマスタが使用
可能になる。

【００８４】この状態において、マスタＣ内でライトの
データ転送要求が発生すると、上述したマスタＡと同様
の動作が実行される。即ち、マスタＣのステートマシン
３２は、図７（Ｇ）に示すように、ｒｅｑＣ信号をアー
ビタ２０に送出する。アービタ２０は、このｒｅｑＣ信
号に応答できる状態であり、且つｂｕｓｙ信号がＨレベ
ルであることを判断し、既にｇｎｔＡ信号を送出してい
るが、図７（Ｈ）に示すように、ｇｎｔＣ信号を返送す
る。

【００８５】このｇｎｔＣ信号を受け取ったマスタＣの
ステートマシン３２は、図７（Ｋ）に示すように、ｃｙ
ｃｌｅＣ信号をコントロールバス１１に出力すると共
に、ＳＩＧ１信号を入出力制御ブロック３３に供給す
る。これにより、上述したと同様の動作により、図７
（Ｉ）に示すように、共通バス１０にターゲットＤのア
ドレスが送出される。この際、送信すべきデータはデバ
イス制御ブロック３１によって既に送信データＦＩＦＯ
３６に書き込まれている。

【００８６】ターゲットＤのアドレスデコーダ４６は、
共通バス１０から送られてくるアドレスが自己宛てのア
ドレスであるので、その旨を表すデコード信号をステー
トマシン４４に送る。ステートマシン４４は、マスタＣ
からのデータ転送要求がライトであることを判断すれ
ば、図７（Ｊ）に示すように、ｒｅａｄｙ信号をアサー
トする。マスタＣのステートマシン３２は、ｒｅａｄｙ
信号がＨレベルにされているという条件の下に、ＳＩＧ
１信号を入出力制御ブロック３３に送ることにより、マ
ルチプレクサ３８に送信データＦＩＦＯ３６を選択させ
ると共に、バスドライバ３９をイネーブルにする。これ
により、図７（Ｉ）に示すように、共通バス１０にター
ゲットＤへの送信データが送出される。ターゲットＤ
は、共通バス１０からバス制御ブロック４７₁〜４７_nの
受信データＦＩＦＯ４９に書き込まれたデータを取り込
む。

【００８７】このマスタＣからターゲットＤへのデータ
転送の途中で、ターゲットＢのステートマシン４４がデ
ータを受信する準備が整ったことを判断すると、図７
（Ｆ）に示すように、ｂｕｓｙ信号をディアサートする
と共に、図７（Ｄ）に示すように、ｒｅａｄｙ信号をア
サートする。

【００８８】マスタＡのステートマシン３２は、ｂｕｓ
ｙ信号がディアサートされたことにより、図７（Ｅ）に
示すように、ｃｙｃｌｅＡ信号を再びＨレベルにする。
一方、既に行われているマスタＣとターゲットＤとの間
のデータ転送は一時中断される。即ち、ターゲットＤの
ステートマシン４４は、ｂｕｓｙ信号がディアサートさ
れたことにより、図７（Ｊ）に示すように、ｒｅａｄｙ
信号をＬレベルにする。また、マスタＣのステートマシ
ン３２は、図７（Ｋ）に示すように、ｃｙｃｌｅＣ信号
をＬレベルにする。更に、アービタ２０は、図７（Ｈ）
に示すように、ｇｎｔＣ信号をＬレベルにする。

【００８９】そして、マスタＡのステートマシン３２
は、ｒｅａｄｙ信号がＨレベルにされた状態で、ＳＩＧ
１信号を入出力制御ブロック３３に送ることにより、マ
ルチプレクサ３８に送信データＦＩＦＯ３６を選択させ
ると共に、バスドライバ３９をイネーブルにする。これ
により、図７（Ｃ）に示すように、共通バス１０にター
ゲットＢへの送信データが送出される。ターゲットＢ
は、共通バス１０からバス制御ブロック４７₁〜４７_nの
受信データＦＩＦＯ４９に書き込まれたデータを取り込
む。その後、マスタＡのステートマシン３２は、図７
（Ｅ）に示すように、ｃｙｃｌｅＡ信号をＬレベルに
し、ターゲットＢのステートマシン４４は、ｒｅａｄｙ
信号をＬレベルにし、以てマスタＡのターゲットＢに対
するトランザクションは終了する。

【００９０】一方、上記ｃｙｃｌｅＡ信号がＬレベルに
されたことにより、マスタＣからのｃｙｃｌｅＣ信号
は、図７（Ｋ）に示すように、再度Ｈレベルにされる。
また、ターゲットＤからのｒｅａｄｙ信号も、図７
（Ｊ）に示すように、再度Ｈレベルにされる。これによ
り、一時中断されたマスタＣからターゲットＤへのデー
タ転送が再開される。その後、マスタＣのステートマシ
ン３２は、図７（Ｋ）に示すように、ｃｙｃｌｅＣ信号
をＬレベルにし、ターゲットＤのステートマシン４４
は、図７（Ｊ）に示すように、ｒｅａｄｙ信号をＬレベ
ルにし、アービタ２０は、図７（Ｈ）に示すように、ｇ
ｎｔＣ信号をＬレベルにし、以てマスタＣのターゲット
Ｄに対するトランザクションは終了する。

【００９１】〔実施の形態２〕（２−１）情報処理装置の概略説明：本発明の実施の形
態２に係るバス制御装置が適用された情報処理装置は、
マスタとターゲットとの間のデータ転送において、マス
タがターゲットからｂｕｓｙ信号を受けることにより動
作を中断して共通バスを解放した場合に、ｂｕｓｙ信号
が解除された後に、その時点で共通バスを使用している
マスタのうち優先順位の高いマスタが動作するように構
成されている。その他の点は、図１に示した実施の形態
１に係るバス制御装置が適用された情報処理装置と同じ
である。

【００９２】（２−２）マスタの詳細説明：この実施の
形態２で使用されるマスタの構成及び動作は実施の形態
１で説明したマスタと同じである。

【００９３】（２−３）ターゲットの詳細説明：この実
施の形態２で使用されるターゲットの構成及び動作は実
施の形態１で説明したターゲットと同じである。

【００９４】（２−４）アービタの詳細説明：この実施
の形態２で使用されるアービタは、上述した実施の形態
１で使用されたアービタ２０とは、優先順位決定ブロッ
ク５１の機能が異なる。即ち、優先判定ブロック５１
は、実施の形態１と同様に複数のマスタからのｒｅｑ信
号に対して優先度を判定して共通バス１０の使用を許可
する他に、ｂｕｓｙ信号がディアサートされた時に、中
断されているｒｅｑ信号同士の優先度を判定し、優先度
の高いマスタに共通バス１０の使用許可を与える機能を
有する。

【００９５】以下、このアービタ２０の動作を、図８に
示したタイミングチャートを参照しながら説明する。こ
のタイミングチャートは、以下の動作が行われる場合の
例を示している。

【００９６】即ち、マスタＡからｒｅｑＡ信号がアサー
トされたが、ターゲットＢがｂｕｓｙのためにｂｕｓｙ
信号を返し、マスタＡはトランザクションを行わずに共
通バス１０を解放する。その後、マスタＣからｒｅｑＣ
信号がアサートされることによりｇｎｔＣ信号もアサー
トされ、マスタＣはトランザクションを開始する。しか
し、マスタＣのトランザクションの途中でマスタＡのタ
ーゲットＢのｂｕｓｙ信号が解除されたため、マスタＣ
のトランザクションは中断され、マスタＡとマスタＣと
で優先度が判定される。そして、マスタＡの優先度が高
いことが判断され、マスタＡのトランザクションが実施
される。そして、マスタＡのトランザクションの完了後
に、再度マスタＣのトランザクションが再開される。

【００９７】以上の動作を、図８のタイミングチャート
に沿って説明する。先ず、マスタＡが、図８（Ａ）に示
すように、ｒｅｑＡ信号をアサートすると、優先順位決
定ブロック５１は、ｒｅｑＡ信号が最も優先順位が高い
ことを判定し、図８（Ｄ）に示すように、ｐｇｎｔＡ信
号をＨレベルにする。この優先順位決定ブロック５１か
らのｐｇｎｔＡ信号は、所定時間後にＬレベルにされ
る。また、ｐｇｎｔＡ信号が入力されたｇｎｔ信号出力
ラッチブロック５３は、図８（Ｆ）に示すように、ｇｎ
ｔＡ信号をＨレベルにする。マスタＡは、このｇｎｔＡ
信号がＨレベルにされることにより、ｃｙｃｌｅＡ信号
をＨレベルにする。

【００９８】この状態で推移して、図８（Ｃ）に示すよ
うに、ターゲットＢがｂｕｓｙ信号をアサートすると、
図８（Ｂ）に示すように、マスタＡはｃｙｃｌｅＡ信号
をＬレベルにする。これにより、立ち下がりエッジ検出
ブロック５２は、図８（Ｅ）に示すように、ｃｙｃｌｅ
ＡＮＥＧ信号にパルスを発生させてＧＮＴ信号出力ラッ
チブロック５３に供給する。これにより、ＧＮＴ信号出
力ラッチブロック５３は、図８（Ｆ）に示すように、ｇ
ｎｔＡ信号をＬレベルにする。

【００９９】以上の状態で、マスタＣが、図８（Ｇ）に
示すように、ｒｅｑＣ信号をアサートすると、優先順位
決定ブロック５１は、ｒｅｑＡ信号が既にアサートされ
ているが、ｂｕｓｙ信号がＨレベルであるので優先度の
判定を行う。そして、ｒｅｑＣ信号が最も優先順位が高
いことを判定し、図８（Ｊ）に示すように、ｐｇｎｔＣ
信号をアサートする。このｐｇｎｔＣ信号が入力された
ＧＮＴ信号出力ラッチブロック５３は、図８（Ｋ）に示
すように、ｇｎｔＣ信号をＨレベルにする。マスタＣ
は、このｇｎｔＣ信号がＨレベルにされることにより、
ｃｙｃｌｅＣ信号をＨレベルにする。これにより、マス
タＣはトランザクションを開始する。

【０１００】この状態で推移して、図８（Ｃ）に示すよ
うに、ターゲットＢがｂｕｓｙ信号をディアサートする
と、優先順位決定ブロック５１は、その時点で優先順位
決定ブロック５１に入力されているｒｅｑＡ信号とｒｅ
ｑＣ信号との優先度判定を行う。その結果、ｒｅｑＡ信
号の優先度が高いと判断すると、図８（Ｄ）に示すよう
に、ｐｇｎｔＡ信号をＨレベルにする。これにより、Ｇ
ＮＴ信号出力ラッチブロック５３は、図８（Ｆ）に示す
ように、ｇｎｔＡ信号をＨレベルにすると共に、図８
（Ｋ）に示すように、ｇｎｔＣ信号をＬレベルにする。

【０１０１】一方、ｂｕｓｙ信号がＬレベルにされたこ
とにより、図８（Ｂ）に示すように、マスタＡはｃｙｃ
ｌｅＡ信号をＨレベルにし、マスタＣは、図８（Ｈ）に
示すように、ｃｙｃｌｅＣ信号をＬレベルにする。

【０１０２】一方、マスタＣが、図８（Ｈ）に示すよう
に、ｃｙｃｌｅＣ信号をＬレベルにすることにより、立
ち下がり検出ブロック５２は、図８（Ｉ）に示すよう
に、ｃｙｃｌｅＣＮＥＧ信号にパルスを発生させてＧＮ
Ｔ信号出力ラッチブロック５３に供給する。これによ
り、ｐｇｎｔＣ信号はＬレベルを維持し、マスタＣのデ
ータ転送は中断される。

【０１０３】マスタＡは、そのサイクルが終了すると、
ｃｙｃｌｅＡ信号をＬレベルにする。これにより、立ち
下がり検出ブロック５２は、図８（Ｅ）に示すように、
ｃｙｃｌｅＡＮＥＧ信号にパルスを発生させて優先順位
決定ブロック５１に供給する。これにより、ＧＮＴ信号
出力ラッチブロック５３は、図８（Ｆ）に示すように、
ｇｎｔＡ信号をＬレベルにする。以上で、アービタ２０
のマスタＡに対する一連の動作が終了する。上述したよ
うにマスタＡのサイクルの終わりで、ｃｙｃｌｅＡＮＥ
Ｇ信号がＨレベルにされることにより、優先順位決定ブ
ロック５１は、図８（Ｊ）に示すように、ｐｇｎｔＣ信
号をＨレベルにする。これにより、ＧＮＴ信号出力ラッ
チブロック５３は、ｇｎｔＣ信号をＨレベルにする。こ
れにより、マスタＣは残りのサイクルを実行する。マス
タＣは、そのサイクルが終了すると、ｃｙｃｌｅＣ信号
をＬレベルにする。これにより、立ち下がり検出ブロッ
ク５２は、図８（Ｉ）に示すように、ｃｙｃｌｅＣＮＥ
Ｇ信号にパルスを発生させてＧＮＴ信号出力ラッチブロ
ック５３に供給する。これにより、ＧＮＴ信号出力ラッ
チブロック５３は、図８（Ｋ）に示すように、ｇｎｔＣ
信号をＬレベルにする。以上で、アービタ２０のマスタ
Ｃに対する一連の動作が終了する。

【０１０４】（２−５）情報処理装置の動作の詳細説明次に、上記のように構成されるマスタ、ターゲット及び
アービタ２０を用いて構成された実施の形態２に係る情
報処理装置の詳細な動作をタイミングチャートを参照し
ながら説明する。なお、マスタ及びターゲットの動作
は、実施の形態１と同様であるので、以下では詳細な説
明は省略する。

【０１０５】先ず、この情報処理装置におけるリード動
作を、図９に示したタイミングチャートを参照しながら
説明する。このタイミングチャートは、マスタＡがター
ゲットＢにリードアクセスするが、ターゲットＢからの
ｂｕｓｙ信号によりウエイトをかけるので、その間にマ
スタＣがターゲットＤにリードアクセスする場合の動作
を示している。

【０１０６】先ず、マスタＡ内でリードのデータ転送要
求が発生すると、マスタＡは、図９（Ａ）に示すよう
に、ｒｅｑＡ信号をアービタ２０に送出する。アービタ
２０は、図８を参照しながら既に説明したように、この
ｒｅｑＡ信号に応答できる状態であれば、図９（Ｂ）に
示すようなｇｎｔＡ信号を返送する。このｇｎｔＡ信号
を受け取ったマスタＡは、図９（Ｅ）に示すように、ｃ
ｙｃｌｅＡ信号をコントロールバス１１に出力すると共
に、図９（Ｃ）に示すように、共通バス１０にターゲッ
トＢのアドレスを送出する。

【０１０７】ターゲットＢは、共通バス１０から送られ
てくるアドレスが自己宛てのアドレスであることを判断
すると、図９（Ｆ）に示すように、ｂｕｓｙ信号をアサ
ートする。このｂｕｓｙ信号を受け取ったマスタＡは、
図９（Ｅ）に示すように、ｃｙｃｌｅＡ信号をディアサ
ートする。図９（Ｂ）に示すように、ｇｎｔＡ信号もＬ
レベルになる。また、図９（Ｃ）に示すように、共通バ
ス１０への出力をディセイブルにする。これにより、共
通バス１０は他のマスタが使用可能になる。

【０１０８】この状態において、マスタＣ内でリードの
データ転送要求が発生すると、上述したマスタＡと同様
の動作が実行される。即ち、マスタＣは、図９（Ｈ）に
示すように、ｒｅｑＣ信号をアービタ２０に送出する。
アービタ２０は、このｒｅｑＣ信号に応答できる状態で
あることを判断し、図９（Ｉ）に示すように、ｇｎｔＣ
信号を返送する。

【０１０９】このｇｎｔＣ信号を受け取ったマスタＣ
は、図９（Ｌ）に示すように、ｃｙｃｌｅＣ信号をコン
トロールバス１１に出力すると共に、図９（Ｊ）に示す
ように、共通バス１０にターゲットＤのアドレスを送出
する。ターゲットＤは、共通バス１０から送られてくる
アドレスが自己宛てのアドレスであるので、図９（Ｋ）
に示すように、ｒｅａｄｙ信号をアサートする。更に、
ターゲットＤは、図９（Ｍ）に示すように、共通バス１
０にマスタＣへの送信データを送出する。マスタＣは、
ｒｅａｄｙ信号がＨレベルにされているという条件の下
に、共通バス１０からデータを取り込む。

【０１１０】ターゲットＢは、データの準備が完了する
と、マスタＣからターゲットＤへのデータ転送の途中で
あっても、図９（Ｆ）に示すように、ｂｕｓｙ信号をデ
ィアサートする。これにより、アービタ２０でｒｅｑＡ
信号の優先度とｒｅｑＣ信号の優先度が判定される。そ
して、ｒｅｑＡ信号の優先度がｒｅｑＣ信号の優先度よ
り高い場合には、図９の実線で示したような動作が、ｒ
ｅｑＣ信号の優先度がｒｅｑＡ信号の優先度より高い場
合には、図９の破線で示したような動作がそれぞれ行わ
れる。

【０１１１】ｒｅｑＡ信号の優先度がｒｅｑＣ信号の優
先度より高い場合の動作は、図６を参照しながら説明し
た実施の形態１の動作と同じである。

【０１１２】一方、ｒｅｑＣ信号の優先度がｒｅｑＡ信
号の優先度より高い場合の動作は以下の通りである。即
ち、ｂｕｓｙ信号がディアサートされても、ターゲット
Ｄは、図９（Ｋ）に示すように、ｒｅａｄｙ信号をＨレ
ベルに維持する。更に、ターゲットＤは、図９（Ｍ）に
示すように、共通バス１０にマスタＣへの次の送信デー
タを送出する。

【０１１３】マスタＣは、図９（Ｌ）に示すように、ｃ
ｙｃｌｅＣ信号をＨレベルに維持する。一方、ターゲッ
トＢは、図９（Ｄ）に示すように、ｒｅａｄｙ信号をＬ
レベルに維持する。また、マスタＡは、図９（Ｅ）に示
すように、ｃｙｃｌｅＡ信号をＬレベルに維持する。従
って、マスタＡとターゲットＢとの間のデータ転送は再
開されない。

【０１１４】そして、マスタＣは、ｒｅａｄｙ信号がＨ
レベルにされているという条件の下に、共通バス１０か
らデータを取り込む。この取り込みが完了してマスタＣ
のサイクルが終了すると、マスタＣは、図９（Ｌ）に示
すように、ｃｙｃｌｅＣ信号をＬレベルにし、ターゲッ
トＤは、ｒｅａｄｙ信号をＬレベルにする。これによ
り、マスタＣのターゲットＤに対するトランザクション
は終了する。

【０１１５】一方、上記ｃｙｃｌｅＣ信号がＬレベルに
されたことにより、マスタＡからのｃｙｃｌｅＡ信号
は、図９（Ｅ）に示すように、再度Ｈレベルにされる。
また、ターゲットＢからのｒｅａｄｙ信号も、図９
（Ｄ）に示すように、Ｈレベルにされる。これにより、
一時中断されたターゲットＢからマスタＡへのデータ転
送が再開される。このデータ転送が終了すると、マスタ
Ａは、図９（Ｅ）に示すように、ｃｙｃｌｅＡ信号をＬ
レベルにし、ターゲットＢは、ｒｅａｄｙ信号をＬレベ
ルにする。これにより、マスタＡのターゲットＢに対す
るトランザクションは終了する。

【０１１６】次に、この情報処理装置におけるライト動
作を、図１０に示したタイミングチャートを参照しなが
ら説明する。このタイミングチャートは、マスタＡがタ
ーゲットＢにライトアクセスするが、ターゲットＢから
のｂｕｓｙ信号によりウエイトをかけるので、その間に
マスタＣがターゲットＤにライトアクセスする場合の動
作を示している。

【０１１７】先ず、マスタＡ内でライトのデータ転送要
求が発生すると、マスタＡは、図１０（Ａ）に示すよう
に、ｒｅｑＡ信号をアービタ２０に送出する。アービタ
２０は、図８を参照しながら既に説明したように、この
ｒｅｑＡ信号に応答できる状態であれば、図１０（Ｂ）
に示すようなｇｎｔＡ信号を返送する。このｇｎｔＡ信
号を受け取ったマスタＡは、図１０（Ｅ）に示すよう
に、ｃｙｃｌｅＡ信号をコントロールバス１１に出力す
ると共に、図１０（Ｃ）に示すように、共通バス１０に
ターゲットＢのアドレスを送出する。

【０１１８】ターゲットＢは、共通バス１０から送られ
てくるアドレスをが自己宛てのアドレスであることを判
断するがデータを受信する準備が整っていない場合は、
図１０（Ｆ）に示すように、ｂｕｓｙ信号をアサートす
る。このｂｕｓｙ信号を受け取ったマスタＡは、図１０
（Ｅ）に示すように、ｃｙｃｌｅＡ信号をディアサート
する。図１０（Ｂ）に示すように、ｇｎｔＡ信号もＬレ
ベルになる。また、マスタＡは共通バス１０への出力を
ディセイブルにする。これにより、共通バス１０は他の
マスタが使用可能になる。

【０１１９】この状態において、マスタＣ内でライトの
データ転送要求が発生すると、上述したマスタＡと同様
の動作が実行される。即ち、マスタＣは、図１０（Ｇ）
に示すように、ｒｅｑＣ信号をアービタ２０に送出す
る。アービタ２０は、このｒｅｑＣ信号に応答できる状
態であることを判断し、図１０（Ｈ）に示すように、ｇ
ｎｔＣ信号を返送する。

【０１２０】このｇｎｔＣ信号を受け取ったマスタＣ
は、図１０（Ｋ）に示すように、ｃｙｃｌｅＣ信号をコ
ントロールバス１１に出力すると共に、図１０（Ｉ）に
示すように、共通バス１０にターゲットＤのアドレスを
送出する。ターゲットＤは、共通バス１０から送られて
くるアドレスが自己宛てのアドレスであるので、図１０
（Ｊ）に示すように、ｒｅａｄｙ信号をアサートする。
マスタＣは、ｒｅａｄｙ信号がＨレベルにされていると
いう条件の下に、図１０（Ｉ）に示すように、共通バス
１０にターゲットＤへの送信データを送出する。これに
より、ターゲットＤは、共通バス１０からデータを取り
込む。

【０１２１】ターゲットＢがデータを受信する準備が整
ったことを判断すると、マスタＣからターゲットＤへの
データ転送の途中であっても、図１０（Ｆ）に示すよう
に、ｂｕｓｙ信号をディアサートする。これにより、ア
ービタ２０でｒｅｑＡ信号の優先度とｒｅｑＣ信号の優
先度が判定される。そして、ｒｅｑＡ信号の優先度がｒ
ｅｑＣ信号の優先度より高い場合には、図１０の実線で
示したような動作が、ｒｅｑＣ信号の優先度がｒｅｑＡ
信号の優先度より高い場合には、図１０の破線で示した
ような動作がそれぞれ行われる。

【０１２２】ｒｅｑＡ信号の優先度がｒｅｑＣ信号の優
先度より高い場合の動作は、図７を参照しながら説明し
た実施の形態１の動作と同じである。

【０１２３】一方、ｒｅｑＣ信号の優先度がｒｅｑＡ信
号の優先度より高い場合の動作は以下の通りである。即
ち、ｂｕｓｙ信号がディアサートされても、ターゲット
Ｄは、図１０（Ｊ）に示すように、ｒｅａｄｙ信号をＨ
レベルに維持する。

【０１２４】マスタＣは、図１０（Ｋ）に示すように、
ｃｙｃｌｅＣ信号をＨレベルに維持する。一方、ターゲ
ットＢは、図１０（Ｄ）に示すように、ｒｅａｄｙ信号
をＬレベルに維持する。また、マスタＡは、図１０
（Ｅ）に示すように、ｃｙｃｌｅＣ信号をＬレベルに維
持する。従って、マスタＡとターゲットＢとの間のデー
タ転送は再開されない。

【０１２５】そして、マスタＣは、ｒｅａｄｙ信号がＨ
レベルに維持された状態で、図１０（Ｉ）に示すよう
に、共通バス１０にターゲットＤへの次の送信データを
送出する。ターゲットＤは、共通バス１０からデータを
取り込む。この取り込みが完了してマスタＣのサイクル
が終了すると、マスタＣは、図１０（Ｋ）に示すよう
に、ｃｙｃｌｅＣ信号をＬレベルにし、ターゲットＤ
は、ｒｅａｄｙ信号をＬレベルにする。これにより、マ
スタＣのターゲットＤに対するトランザクションは終了
する。

【０１２６】一方、上記ｃｙｃｌｅＣ信号がＬレベルに
されたことにより、マスタＡからのｃｙｃｌｅＡ信号
は、図１０（Ｅ）に示すように、再度Ｈレベルにされ
る。また、ターゲットＢからのｒｅａｄｙ信号も、図１
０（Ｄ）に示すように、Ｈレベルにされる。これによ
り、一時中断されたマスタＡからターゲットＢへのデー
タ転送が再開される。このデータ転送が終了すると、マ
スタＡは、図１０（Ｅ）に示すように、ｃｙｃｌｅＣ信
号をＬレベルにし、ターゲットＢは、ｒｅａｄｙ信号を
Ｌレベルにする。これにより、マスタＡのターゲットＢ
に対するトランザクションは終了する。

【０１２７】

【発明の効果】以上詳述したように、本発明によれば、
リトライの処理を短時間で行うと共に、無駄なリトライ
のトランザクション処理が行われるのを防止でき、しか
も安価のバス制御装置及びバス制御方法を提供できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１及び２に係るバス制御装
置が適用された情報処理装置の構成を示すブロック図で
ある。

【図２】図１におけるマスタの詳細な構成を示すブロッ
ク図である。

【図３】図１におけるターゲットの詳細な構成を示すブ
ロック図である。

【図４】本発明の実施の形態１及び実施の形態２に係る
バス制御装置に適用されるアービタの詳細な構成を示す
ブロック図である。

【図５】本発明の実施の形態１に係るバス制御装置に適
用されるアービタの動作を説明するためのタイミングチ
ャートである。

【図６】本発明の実施の形態１に係るバス制御装置が適
用された情報処理装置におけるリード動作を説明するた
めのタイミングチャートである。

【図７】本発明の実施の形態１に係るバス制御装置が適
用された情報処理装置におけるライト動作を説明するた
めのタイミングチャートである。

【図８】本発明の実施の形態２に係るバス制御装置に適
用されるアービタの動作を説明するためのタイミングチ
ャートである。

【図９】本発明の実施の形態２に係るバス制御装置が適
用された情報処理装置におけるリード動作を説明するた
めのタイミングチャートである。

【図１０】本発明の実施の形態２に係るバス制御装置が
適用された情報処理装置におけるライト動作を説明する
ためのタイミングチャートである。

【図１１】従来の非スプリット方式が採用された情報処
理装置の構成を示すブロック図である。

【図１２】図１１に示した情報処理装置の動作を説明す
るためのタイミングチャートである。

【図１３】従来のスプリット方式が採用された情報処理
装置の構成を示すブロック図である。

【図１４】図１３に示した情報処理装置の動作を説明す
るためのタイミングチャートである。

【符号の説明】

１０共通バス２０アービタ３０、４０バスインタフェースブロック３１、４１デバイス制御ブロック３２、４４ステートマシン３３、４５入出力制御ブロック３４₁〜３４_n、４７₁〜４７_n バス制御ブロック３５アドレスレジスタ３６、４８送信データＦＩＦＯ３７、４９受信データＦＩＦＯ３８マルチプレクサ３９、５０バスドライバ４２Ａ〜４２Ｃラッチ４３比較器４６アドレスデコーダ５１優先順位決定ブロック５２立ち下がりエッジ検出ブロックＡ、Ｃ、ＥマスタＢ、Ｄターゲット

Claims

【特許請求の範囲】

【請求項１】マスタ装置とターゲット装置との間でデ
ータ転送を行うための共通バスと、前記マスタ装置と前記ターゲット装置とを接続するビジ
ー信号線、とを備え、前記ターゲット装置は、前記マスタ装置からのデータ転
送の要求に即応できないときは前記ビジー信号線へ送る
ビジー信号をアサートする制御部、を含み、前記マスタ
装置は、前記ビジー信号線からのビジー信号がアサート
されたことに応答して前記ターゲット装置との間のデー
タ転送を中断して前記共通バスを解放し、前記ビジー信
号線からの前記ビジー信号がディアサートされたことに
応答して前記データ転送を中断された時点から再開させ
る制御部、を含むバス制御装置。
【請求項２】前記マスタ装置の制御部は、前記共通バスの使用権が獲得された時に前記ターゲット
装置のアドレスを前記共通バスに送出してデータ転送を
要求し、該要求に対して前記ビジー信号線からのビジー
信号がアサートされたことに応答して前記ターゲット装
置との間のデータ転送を中断して前記共通バスを解放
し、前記ビジー信号線からの前記ビジー信号がディアサ
ートされたことに応答してデータの送信及び受信を開始
させる、請求項１に記載のバス制御装置。
【請求項３】前記ターゲット装置の制御部は、前記マスタ装置とのデータ転送を中断した際の該マスタ
を表す信号をラッチし、データ転送を再開する際に、前
記ラッチされた信号と現在アクセスしているマスタ装置
からの信号とを比較する比較器を含み、該比較器の比較
結果に基づいて前記ビジー信号をディアサートした後に
起こったサイクルが、前回と同一のマスタが起こしたも
のであるかどうかを判断する、請求項１に記載のバス制
御装置。
【請求項４】第１及び第２マスタ装置と第１及び第２
ターゲット装置との間でデータ転送を行うための共通バ
スと、前記第１及び第２マスタ装置と前記第１及び第２ターゲ
ット装置とを接続するビジー信号線、とを備え、前記第１ターゲット装置は、前記第１マスタ装置からの
データ転送の要求に即応できないときは前記ビジー信号
線へ送るビジー信号をアサートする制御部、を含み、前記第１マスタ装置は、前記ビジー信号線からのビジー
信号がアサートされたことに応答して前記第１ターゲッ
ト装置との間の第１データ転送を中断して前記共通バス
を解放し、前記ビジー信号線からの前記ビジー信号がデ
ィアサートされたことに応答して前記第１データ転送を
中断された時点から再開させる制御部、を含み、前記第２マスタ装置は、前記共通バスが解放された場合
に前記第２ターゲット装置との間で第２データ転送を行
い、前記ビジー信号線からのビジー信号がディアサート
されたことに応答して前記第２データ転送を中断させる
制御部、を含むバス制御装置。
【請求項５】前記第１データ転送と前記第２データ転
送との優先度を判定する優先度判定部、を更に備え、前記第１マスタの制御部は、前記ビジー信号線からのビ
ジー信号がディアサートされた時に、前記優先度判定部
の判定結果に基づいて前記第１データ転送及び前記第２
データ転送の何れかを行わせる、請求項４に記載のバス
制御装置。
【請求項６】前記第１マスタ装置の制御部は、前記共通バスの使用権が獲得された時に前記第１ターゲ
ット装置のアドレスを前記共通バスに送出してデータ転
送を要求し、該要求に対して前記ビジー信号線からのビ
ジー信号がアサートされたことに応答して前記第１ター
ゲット装置との間のデータ転送を中断して前記共通バス
を解放し、前記ビジー信号線からの前記ビジー信号がデ
ィアサートされたことに応答してデータの送信及び受信
を開始させる、請求項４又は５に記載のバス制御装置。
【請求項７】マスタ装置とターゲット装置との間で共
通バスを使用してデータ転送を行うバス制御方法であっ
て、（Ａ１）前記ターゲット装置は、前記マスタ装置か
らのデータ転送の要求に即応できないときにはビジー信
号をアサートし、（Ｂ１）前記マスタ装置は、前記ビジ
ー信号がアサートされたことに応答して前記ターゲット
装置との間のデータ転送を中断して前記共通バスを解放
し、（Ｃ１）前記マスタ装置は、前記ビジー信号がディ
アサートされたことに応答して前記データ転送を中断さ
れた時点から再開する、バス制御方法。
【請求項８】前記共通バスの使用権が獲得された時に
前記ターゲット装置のアドレスを前記共通バスに送出し
てデータ転送を要求するステップ（Ｄ１）、を更に備
え、前記ステップ（Ｂ１）では、前記ステップ（Ｄ１）の要
求に対して前記ビジー信号がアサートされたことに応答
して前記マスタ装置と前記ターゲット装置との間のデー
タ転送を中断して前記共通バスを解放し、前記ステップ（Ｃ１）では、前記ビジー信号がディアサ
ートされことに応答してデータの送信及び受信を開始さ
せる、請求項７に記載のバス制御方法。
【請求項９】第１及び第２マスタ装置と第１及び第２
ターゲット装置との間で共通バスを使用してデータ転送
を行うバス制御方法であって、（Ａ２）前記第１ターゲ
ット装置は、前記第１マスタ装置からのデータ転送の要
求に即応できないときはビジー信号をアサートし、（Ｂ
２）前記第１マスタ装置は、前記ビジー信号がアサート
されたことに応答して前記第１ターゲット装置との間の
第１データ転送を中断して前記共通バスを解放し、（Ｃ
２）前記第１マスタ装置は、前記ビジー信号がディアサ
ートされたことに応答して前記第１データ転送を中断さ
れた時点から再開し、（Ｄ２）前記第２マスタ装置は、
前記共通バスが解放された場合に前記第２ターゲット装
置との間の第２データ転送を行い、（Ｅ２）前記第２マ
スタ装置は、前記ビジー信号がディアサートされたこと
に応答して前記第２データ転送を中断する、バス制御方
法。
【請求項１０】前記第１データ転送と前記第２データ
転送との優先度を判定するステップ（Ｆ２）、を更に備
え、前記ステップ（Ｃ２）では、前記ビジー信号がディアサ
ートされた時に、前記ステップ（Ｆ２）での判定結果に
基づいて前記第１データ転送及び前記第２データ転送の
何れかを行う、請求項９に記載のバス制御方法。
【請求項１１】前記共通バスの使用権が獲得された時
に前記第１ターゲット装置のアドレスを前記共通バスに
送出してデータ転送を要求するステップ（Ｇ２）、を更
に備え、前記ステップ（Ｂ２）では、前記ステップ（Ｇ２）の要
求に対して前記ビジー信号がアサートされたことに応答
して前記第１データ転送を中断して前記共通バスを解放
し、前記ステップ（Ｃ２）では、前記ビジー信号がディアサ
ートされたことに応答してデータの送信及び受信を開始
する、請求項９又は１０に記載のバス制御方法。