JP2001187476A

JP2001187476A - プリンタ及びそのイメージデータの転送方法

Info

Publication number: JP2001187476A
Application number: JP37560499A
Authority: JP
Inventors: Kazuhiro Nakamura; 和広中村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-12-28
Filing date: 1999-12-28
Publication date: 2001-07-10
Anticipated expiration: 2019-12-28
Also published as: JP4038639B2

Abstract

(57)【要約】【課題】簡単なプログラムで、且つより短時間でデー
タ転送を行えるプリンタを提供すると共に、トータルと
してのＣＰＵの負担を減少し、もって、スループットを
向上せしめること【解決手段】ＣＰＵ７のタイマ７ｂの出力パルスの立
上がりエッジによる駆動トリガ４２は、印字用ＡＳＩＣ
９内のヘッド駆動回路１６と、ヘッドデータ処理回路１
７と、割り込み要求制御回路１８に入力される。割り込
み要求制御回路１８は、内部のカウンタによって、この
駆動トリガ４２を計数し、所定数（例えば、８回）に達
したら、ＣＰＵ７に外部割り込みとしての割り込み要求
信号１８ａを発する。この割り込み要求信号１８ａを受
けてＣＰＵ７は、１回の割り込み処理を行い、この１回
の割り込み処理の中で、イメージバッファ５Ｃからヘッ
ドデータ処理回路１７に、横８ビット×縦一ノズル列の
ノズル数分のデータをすべて転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータシス
テムのターミナルプリンタやファクシミリ端末等として
用いられるプリンタに関し、特にイメージバッファから
ヘッドデータの処理回路へのイメージデータの転送方法
を改良したプリンタに関する。

【０００２】

【従来の技術】従来、かかるプリンタにおいては、印字
タイミング発生毎に、割り込みを発生させ、或いはＤＭ
Ａを起動することにより、イメージデータを格納してあ
るバッファ（イメージバッファ）から印字制御回路（Ａ
ＳＩＣ）内のヘッドデータ処理回路へ必要な分の印刷デ
ータを転送している。

【０００３】例えば、割り込みを利用する方法では、Ｃ
ＰＵのタイマを使って（タイマ出力パルスの立上がりエ
ッジで）、印字ヘッドの駆動タイミングを発生させ、同
じタイマの割り込み（ＣＰＵ内部で発生する割り込み）
を使用して、印刷データをイメージバッファからヘッド
データの処理回路に転送し格納している。

【０００４】即ち、図６に示すように、プリンタ内のＣ
ＰＵ１１は、タイマ１１ａを有し、このタイマ１１ａの
出力パルスの立上がりエッジにより印字ヘッドの駆動ト
リガ１２を発生させる。この駆動トリガ１２は、ＡＳＩ
Ｃ２１内のヘッド駆動回路２１ａに入力され、このヘッ
ド駆動回路２１ａによりＤ／Ａコンバータ２３を介して
ヘッド２５に駆動波形２４が印加される。従って、この
駆動トリガ１２と駆動波形２４の発生タイミングを示せ
ば、図７（ａ）、（ｂ）のようになる。

【０００５】一方、同じタイマ１１ａの出力パルスによ
る割り込み要求を使用して、割り込み処理を発生させ、
図６に示すように、印刷データをＲＡＭ（ＤＲＡＭ）２
６上のイメージバッファ２６ＢからＡＳＩＣ２１内のヘ
ッドデータ処理回路２１ｂに転送し、このヘッドデータ
処理回路２１ｂに格納している。この割り込み処理と駆
動トリガ１２との関係は、図７（ａ）及び（ｃ）に示す
通りである。尚、ＣＰＵ１１は、以上の処理の制御をＲ
ＯＭ（プログラムＲＯＭ）２７に格納してある制御プロ
グラムに従って行う。

【０００６】以下、図８を参照して具体的に説明する。
例えば、従来、カラープリンタで使用されていたラスタ
フォーマットデータは、図８に示すように、横８ビット
分を１バイトとして扱っていたが、同図に示すように、
ドット形成要素（例えば、インクジェットノズル或いは
インパクトワイヤ）５１ａが縦一列に配置される構造の
ものでは、印刷ヘッド５１に送る時には、その１バイト
中のあるビット列のデータ５３を取り出す必要がある。
近年の印字密度の細密化によりイメージデータのデータ
量は増加の一途をたどり、一方、ＣＰＵ６１内のタイマ
６１ａにより約７０μｓごとに印字タイミング６２を発
生させる等、このような短時間間隔で印字タイミングが
発生する。そこで、時間的に厳しくなってきた近年で
は、横８ビット分（１バイト）×縦一列のドット形成要
素アレイ内のドット形成要素の個数（例えば、図示の例
では３２個とする）分のデータ５７を、ある印字タイミ
ングで割り込みを発生させ、一度にイメージバッファ６
３から印字制御回路（ＡＳＩＣ）６５内のシフトレジス
タ（ヘッドデータ処理回路）６７に転送しておき、個々
の印字タイミングによる割り込みが発生する毎に印字制
御回路（ＡＳＩＣ）６５内でその一部、即ち、あるビッ
ト列のデータ５３（３２ビット）を取り出して印字ヘッ
ド５１に転送するという方法を採っている。

【０００７】

【発明が解決しようとする課題】以上のように、ラスタ
フォーマットデータは走査方向のデータの並びであるた
め、横８ビット、１６ビット、又は３２ビット×縦一列
分のデータをまとめてイメージバッファ６３から印字制
御回路（ＡＳＩＣ）６５に転送する必要があるが、１回
の割り込み処理ではデータ転送の時間が間に合わないた
め、例えば、横８ビット分のデータの場合なら、８回の
割り込みに分割処理して、データ転送を行っていた。し
かしながら、かかる分割処理の結果、割込み処理のプロ
グラムも複雑になり、データ転送処理に多くの時間を要
するため、スループットの低下を招いていた。

【０００８】従って、本発明の目的は、イメージバッフ
ァから上述したヘッドデータ処理回路へ所要の量のデー
タを一度に転送するプリンタにおいて、割り込みを分割
処理する必要をなくすことにより、簡単なプログラム
で、且つより短時間でデータ転送を行えるプリンタを提
供すると共に、トータルとしてのＣＰＵの負担を減少
し、もって、スループットを向上せしめることにある。

【０００９】

【課題を解決するための手段】本発明者は、上述した従
来のプリンタでは、ＣＰＵのタイマ割り込みを利用して
いたので、駆動トリガの周期内に処理を区切って行わな
ければならなかった点に着眼し、例えば、印字制御回路
（ＡＳＩＣ）内にカウンタを持たせ、それによって割り
込み要求を制御する回路を追加し、印字制御回路（ＡＳ
ＩＣ）側から割り込み要求をコントロールするようにし
た。

【００１０】これにより、例えば、８ビット分のデータ
の場合、８回の駆動トリガが発生するのに１回だけ割り
込み要求を発生させることができる。同様に、１６ビッ
ト分なら１６回に１回、３２ビット分なら３２回に１回
になる。

【００１１】即ち、本発明の第１の様相によれば、請求
項１記載のプリンタは、ＣＰＵと、イメージバッファ
と、ヘッドデータ処理回路を含むハードウェア構成の印
字制御回路とを備え、所定のトリガ信号を受けて前記Ｃ
ＰＵが前記イメージバッファから前記ヘッドデータ処理
回路に所要量のイメージデータを転送して該ヘッドデー
タ処理回路が保持し、更に該ヘッドデータ処理回路が保
持するイメージデータを一部づつ印字ヘッドにシリアル
転送して印刷を行うプリンタにおいて、前記印字制御回
路内に計数手段を設け、該計数手段により前記トリガ信
号を所定数計数した場合に、外部割り込み要求を前記印
字制御回路から前記ＣＰＵに発生し、該外部割り込み要
求を受けて前記ＣＰＵが前記所要量のイメージデータを
前記ヘッドデータ処理回路に転送することを特徴とす
る。

【００１２】また、請求項２記載のプリンタのように、
前記外部割り込み要求を受けて前記ＣＰＵは１回の割込
み処理内で前記所要量のイメージデータのすべてを前記
ヘッドデータ処理回路に転送するのが好適である。

【００１３】更に、請求項３記載のプリンタのように、
前記イメージデータは、ラスタグラフィックス形式のデ
ータである場合に有意義である。

【００１４】尚、請求項４記載のインクジェットプリン
タのように、前記所要量のイメージデータは、横ｎ（ｎ
は少なくとも２以上の整数）ビット×縦一ノズル列のノ
ズル数分のデータであれば、前記ｎの数は限定されない
が、通常、請求項５記載のインクジェットプリンタのよ
うに、ｎは、８、１６、又は３２のうちいずれかであっ
ても良い。

【００１５】また、請求項６記載のプリンタにおいて
は、前記ヘッドデータ処理回路は、前記イメージバッフ
ァから転送される所要量のイメージデータを、それぞれ
格納可能な第１及び第２のＲＡＭと、前記所要量のイメ
ージデータを前記第１又は第２のＲＡＭのいずれか一方
に選択的に書き込むための書き込みセレクタと前記第１
又は第２のＲＡＭからｍ番目（ｍは１以上上記ｎ以下）
のビットを選択して該ｍ番目のビット×縦一ノズル列の
ノズル数分のデータを読み出す読み出しセレクタとを有
していることを特徴とする。

【００１６】更に、請求項７記載のプリンタにおいて
は、前記ヘッドデータ処理回路を含む印字制御回路は、
プリンタコントローラを構成するメイン基板上に設けら
れる。一方、本発明の第２の様相によれば、請求項１１
記載のプリンタは、ＣＰＵと、イメージバッファと、ヘ
ッドデータ処理回路とを備え、所定のトリガ信号を受け
て前記ＣＰＵが前記イメージバッファから前記ヘッドデ
ータ処理回路に所要量のイメージデータを転送して該ヘ
ッドデータ処理回路が保持し、該ヘッドデータ処理回路
により保持されたイメージデータに基づいて印刷を行う
プリンタにおいて、前記トリガ信号を計数する計数手段
と、該計数手段により前記トリガ信号が所定数計数され
た場合に、前記ＣＰＵに外部割り込み要求を発生する外
部割り込み発生手段とを有し、該外部割り込み発生手段
により発生された前記外部割り込み要求を受けて前記Ｃ
ＰＵが１回の割り込み処理を行い、該１回の割り込み処
理内に前記所要量のイメージデータを前記ヘッドデータ
処理回路に転送することを特徴とする。

【００１７】この場合、請求項１２記載のプリンタのよ
うに、前記ヘッドデータ処理回路は、プリントエンジン
に含まれる印字ヘッド内のヘッド基板上に設けられる。

【００１８】

【発明の実施の形態】以下、図面を参照して、本発明の
諸実施形態にかかるプリンタについて説明する。図１
は、本発明の第１の実施形態にかかるプリンタの全体構
成を示すブロック図である。

【００１９】図示のプリンタは、プリンタコントローラ
１とプリントエンジン２とから構成されている。プリン
タコントローラ１は、ホストコンピュータ３からの印刷
データ等を受信するインターフェース（以下「Ｉ／Ｆ」
という）４と、各種データの記憶等を行うＲＡＭ５と、
各種データ処理のためのルーチン等を記憶したＲＯＭ６
と、ＣＰＵ７と、後述するプリント（印字）ヘッド１２
側へヘッドデータ等を送り出すための印字制御回路（印
字用ＡＳＩＣ）９と、イメージデータ及び駆動信号等を
プリントエンジン２に送信するためのＩ／Ｆ１０とを備
えている。Ｉ／Ｆ４、ＲＡＭ５、ＲＯＭ６、ＣＰＵ７、
印字制御回路（印字用ＡＳＩＣ）９、Ｉ／Ｆ１０等は、
バス１１により相互に接続されている。

【００２０】Ｉ／Ｆ４は、印刷コマンド・データをホス
トコンピュータ３から受信する。ＲＡＭ５は、受信（デ
ータ）バッファ５Ａ，出力（イメージ）バッファ５Ｃ及
びワークメモリ５Ｂ等として利用されるものである。デ
ータバッファ５Ａには、Ｉ／Ｆ４が受信したホストコン
ピュータ３からの印刷コマンド・データが一時的に記憶
される。イメージバッファ５Ｃには、印刷コマンド・デ
ータを解析した後の、例えば、ラスタグラフィックス形
式のイメージデータが展開される。ＲＯＭ６は、ＣＰＵ
７等によって実行される各種制御プログラム等を記憶し
ている。このプログラムには、図１に示すように、主プ
ログラム６ａと、割り込み処理プログラム６ｂがある。
また、ＲＯＭ６は、図示しないフォントデータ及びグラ
フィック関数、各種手続き等も記憶している。

【００２１】プリントエンジン２は、印字ヘッド１２
と、キャリッジ機構１３と、紙送り機構１４とを備えて
いる。紙送り機構１４は、紙送りモータ及び紙送りロー
ラ等からなり、記録紙等の印刷記憶媒体を順次送りだし
て副走査を行うものである。キャリッジ機構１３は、印
字ヘッド１２を搭載するキャリッジと、該キャリッジを
タイミングベルト等を介して走行させるキャリッジモー
タ等からなり、印字ヘッド１２を主走査させるものであ
る。印字ヘッド１２は、副走査方向に、例えば３２個の
多数のノズルから成るインクジェットノズル列１５を有
し、所定のタイミングで各ノズルからインク滴を吐出さ
せる。

【００２２】図２に、印字制御回路（印字用ＡＳＩＣ）
９の構成を示す。

【００２３】印字用ＡＳＩＣ９は、ヘッドドライバの制
御部等を構成するものであり、図２に示すように、印字
ヘッド１２に所定の駆動波形を印加するためのヘッド駆
動回路１６と、印刷データを印字ヘッド１２側に送り出
すためのヘッドデータ処理回路１７と、印字用ＡＳＩＣ
側から割り込み要求をコントロールするためのカウンタ
を含む割り込み要求制御回路１８とを有している。

【００２４】以下、図２に加え、図３をも参照しつつ、
主として印字用ＡＳＩＣ９の動作・作用等について説明
する。ＣＰＵ７のタイマ７ｂの出力パルスの立上がりエ
ッジにより印字ヘッドの駆動トリガ４２［図２及び図３
（ｂ）を参照］を発生させる。この駆動トリガ４２は、
印字用ＡＳＩＣ９内のヘッド駆動回路１６に入力され
る。このヘッド駆動回路１６により印字ヘッド１２に駆
動波形が印加される。従って、この駆動トリガ４２と駆
動波形２４の発生タイミングを示せば、図３（ａ）、
（ｂ）のようになる。

【００２５】一方、同じタイマ７ｂの出力パルスの立上
がりエッジによる駆動トリガ４２は、印字用ＡＳＩＣ９
内のヘッドデータ処理回路１７と割り込み要求制御回路
１８にも入力される。割り込み要求制御回路１８は、内
部のカウンタによって、この駆動トリガ４２を計数し、
所定数（例えば、８回）に達したら、ＣＰＵ７に外部割
り込みとしての割り込み要求信号１８ａを発する。この
割り込み要求信号１８ａを受けてＣＰＵ７は、１回の割
り込み処理を行い、この１回の割り込み処理の中で、イ
メージバッファ５Ｃからヘッドデータ処理回路１７に横
８ビット×縦一列分のデータをすべて転送する。この１
回の割り込み処理と駆動トリガ４２の発生タイミングを
示せば、図３（ａ）、（ｃ）のようになる。尚、比較例
として、図３（ｄ），（ｅ），（ｆ）に、同様に横８ビ
ット×縦一列分のデータを従来の分割した割り込み処理
により転送する場合の駆動波形、駆動トリガ、（分割）
割り込み処理の発生タイミングを、それぞれ示す。

【００２６】図３からも明らかなように、イメージバッ
ファからヘッドデータ処理回路へ所要の量のデータを一
度に転送する場合でも、割り込みを分割処理する必要が
無くなる。

【００２７】尚、ヘッドデータ処理回路１７から印字ヘ
ッド１２（ヘッド及びヘッド基板）へは、ビットセレク
トされた縦一列分のデータのみがフラットケーブル等を
介してシリアル転送される。以下、このビットセレクト
も含めたヘッドデータ処理回路１７の動作について説明
しておく。

【００２８】図４は、ヘッドデータ処理回路１７の動作
を説明するための図である。即ち、ヘッドデータ処理回
路１７は、書き込みセレクタ１７ａと読み出しセレクタ
１７ｂから成る２つのデータセレクタと、第１のＲＡＭ
１７ｃと第２のＲＡＭ１７ｄから成る２つのＲＡＭを有
している。

【００２９】上述したように、１回の割り込み処理の中
で、イメージバッファ５Ｃからヘッドデータ処理回路１
７に横８ビット×縦一列分のデータがすべて転送される
が、この横８ビット×縦一列分のデータは、書き込みセ
レクタ１７ａにより第１のＲＡＭ１７ｃ又は第２のＲＡ
Ｍ１７ｄのいずれか一方に選択的に書き込まれる。ま
た、読み出しセレクタ１７ｂは、第１のＲＡＭ１７ｃ又
は第２のＲＡＭ１７ｄのいずれか一方から、ビットセレ
クト及びセレクトしたデータの読み出し、即ち、所定の
タイミングで縦一列のデータを選択して読み出し、この
読み出されたデータが、同図に示すように、印字ヘッド
１２に転送される。

【００３０】今、第２のＲＡＭ１７ｄにラッチされてい
るデータを印刷中であるものとする。この第２のＲＡＭ
１７ｄは、横８ビット長であり、８ショット分のデータ
をラッチしているので、８回に分けて印字ヘッド１２に
シリアル転送されるが、この８ショット分の印刷中に、
ＣＰＵ７は、第１のＲＡＭ１７ｃに次の印刷データをイ
メージバッファ５Ｃより読み出して書き込む。そして、
第２のＲＡＭ１７のデータが印刷終了したら、書き込み
セレクタ１７ａ及び読み出しセレクタ１７ｂをそれぞれ
切り替えて、第１のＲＡＭ１７ｃのデータを印刷開始
し、その印刷中に第２のＲＡＭ１７ｄに、その次の印刷
データをイメージバッファ５Ｃより読み出して書き込
む。以上の処理を繰り返すことにより印刷を実行してい
く。

【００３１】以上に述べたように、本実施形態によれ
ば、印字用ＡＳＩＣ９における割り込み要求制御回路１
８内のカウンタによって、駆動トリガ４２を計数し、所
定数（８回）に達したら、ＣＰＵ７に外部割り込みとし
ての割り込み要求信号１８ａを発する。この割り込み要
求信号１８ａを受けてＣＰＵ７は、１回の割り込み処理
を行い、この１回の割り込み処理の中で、イメージバッ
ファ５Ｃからヘッドデータ処理回路１７に横８ビット×
縦一列分のデータをすべて転送する。

【００３２】この改善のポイントは、８回の割り込み処
理で分割処理していたものを、１回の割り込みで８回分
の処理を行えるようにしたことである。

【００３３】従来はＣＰＵのタイマ割り込みでデータ転
送を処理していた為、ヘッドの駆動周期より長い処理は
できなかったのが、外部割り込みになったので、８回分
のデータ転送は１回の割り込みの中で、８回分のヘッド
駆動周期内に処理をすれば良くなる。この割り込み処理
によるデータ転送処理のイメージは、図３（ａ）、
（ｂ）、（ｃ）に既に示した通りである。

【００３４】図５は、本発明の第２の実施形態にかかる
プリンタの全体構成を示すブロック図である。本実施形
態のプリンタの基本的構成は、図１に示した第１の実施
形態のプリンタと略同様であり、同様の部分には同様の
参照符号を付してその説明を省略する。

【００３５】即ち、この第２の実施形態のプリンタは、
図５に示すように、印字制御回路（印字用ＡＳＩＣ）９
´がプリンタコントローラ１内ではなく、プリントエン
ジン２の印字ヘッド１２内に設けられている。具体的に
は、上述した第１の実施形態では、印字用ＡＳＩＣ９が
プリンタコントローラ１を構成するメイン基板（図示せ
ず）上に設けられていたのに対し、この第２の実施形態
では、印字用ＡＳＩＣ９´が印字ヘッド１２内のヘッド
基板（図示せず）上に設けられている。

【００３６】本実施形態では、外部割り込み要求を受け
たＣＰＵ７が１回の割り込み処理の中で、イメージバッ
ファ５Ｃから印字ヘッド１２内のヘッドデータ処理回路
１７´に、例えば横８ビット×縦一列分のデータをすべ
て転送することになる以外は、ヘッドデータ処理回路の
動作等の点で第１の実施形態と大きく異なるものではな
い。

【００３７】しかしながら、本実施形態では、ヘッドデ
ータ処理回路１７´を含む印字用ＡＳＩＣ９´を印字ヘ
ッド１２側に配置したので、ヘッド固有のノズル数、配
列に関係する、かかる制御回路の部分がメイン基板（プ
リンタコントローラ回路）ではなくヘッド基板に存在す
ることになり、ある程度（プリンタコントローラ内のイ
メージバッファから印字ヘッド内のヘッドデータ処理回
路への）データ転送の仕様を標準化しておけば、第１の
実施形態に比べ、メイン基板（プリンタコントローラ回
路）を標準化し易いというメリットがある。例えば、プ
ログラムＲＯＭ（ＲＯＭ６）と印字ヘッド（ヘッド基
板）を交換するだけで、プリンタとしてのアップグレー
ドが可能になる。また、メイン基板（プリンタコントロ
ーラ回路）を共通化し易いので、ヘッド側の多様な仕様
（４色か６色か？、多ノズル化等）にすばやく対応し得
る（開発が可能である）。

【００３８】以上、本発明を特定の実施形態について述
べたが、本発明はこれらに限られるものではなく、特許
請求の範囲に記載された発明の範囲内で、他の実施形態
についても適用される。

【００３９】例えば、上述した実施形態では、ラスタフ
ォーマットのイメージデータを、横８ビット×縦一列
（３２ノズル）分＝３２バイト分まとめて１回の割り込
みでイメージバッファからヘッドデータ処理回路に転送
する処理をしたが、これ以外の所望の量のデータを１回
の割り込み処理で転送しても良い。即ち、横１６ビット
或いは３２ビットのデータを１回の割り込みで転送して
も良いし、縦一列が６４ノズルのものにも同様に適用し
得るのは勿論である。

【００４０】また、本発明は、インクジェットプリン
タ、ドットインパクトプリンタ等のみではなく、他のプ
リンタにも適用され得るのは、言うまでもない。

【００４１】

【発明の効果】以上説明したように、本発明によれば、
ハードウェア構成の印字制御回路（印字用ＡＳＩＣ）内
に計数手段を持たせ、この計数手段により所定の駆動ト
リガ数を計数したら、外部割り込み要求を発生するよう
にしたので、ハードウェアの印字制御回路側から割り込
み要求をコントロールでき、従来の分割した割込みによ
る転送処理に比べて、割込み処理のプログラムも簡単に
なり、ヘッドのデータ転送も高速に処理することが可能
である。その結果、トータルとしてのＣＰＵの負担を減
少し、もって、スループットを向上せしめることが可能
なプリンタを提供し得る。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るプリンタの全体
構成を示す機能ブロック図である。

【図２】図１に示したプリンタの印字制御回路の構成を
示す機能ブロック図である。

【図３】印字タイミングと、駆動波形、割り込みによる
転送処理との実行タイミングを示したタイミングチャー
トであり、（ａ）〜（ｃ）は、本発明の第１の実施形態
によるもの、（ｄ）〜（ｆ）は、従来例によるものを示
す。

【図４】図１に示したプリンタにおけるヘッドデータ処
理回路の動作を説明するための図である。

【図５】本発明の第２の実施形態に係るプリンタの全体
構成を示す機能ブロック図である。

【図６】従来のプリンタの全体構成を簡略化して示す機
能ブロック図である。

【図７】従来のプリンタにおける印字タイミングと、駆
動波形、割り込みによる転送処理との実行タイミングを
示したタイミングチャートである。

【図８】従来のカラープリンタにおけるラスタフォーマ
ットデータの一般的な割込みによるデータ転送（ソフト
ウェア転送）の方法を示す図である。

【符号の説明】

１プリンタコントローラ２プリントエンジン３ホストコンピュータ４Ｉ／Ｆ５ＲＡＭ５Ａ受信バッファ５Ｂワークメモリ５Ｃ出力（イメージ）バッファ６ＲＯＭ６ａ主プログラム６ｂ割込み処理プログラム７ＣＰＵ７ａタイマ９印字制御回路（印字用ＡＳＩＣ）９´ 印字制御回路（印字用ＡＳＩＣ）１０Ｉ／Ｆ１１バス１２印字ヘッド１５インクジェットノズル列１３キャリッジ機構１４紙送り機構１６ヘッド駆動回路１７ヘッドデータ処理回路１７ａ書き込みセレクタ１７ｂ読み出しセレクタ１７ｃ第１のＲＡＭ１７ｄ第２のＲＡＭ１７´ ヘッドデータ処理回路１８割り込み要求制御回路１８ａ割り込み要求信号４２駆動トリガ

Claims

【特許請求の範囲】

【請求項１】ＣＰＵと、イメージバッファと、ヘッド
データ処理回路を含むハードウェア構成の印字制御回路
とを備え、所定のトリガ信号を受けて前記ＣＰＵが前記
イメージバッファから前記ヘッドデータ処理回路に所要
量のイメージデータを転送して該ヘッドデータ処理回路
が保持し、更に該ヘッドデータ処理回路が保持するイメ
ージデータを一部づつ印字ヘッドにシリアル転送して印
刷を行うプリンタにおいて、前記印字制御回路内に計数手段を設け、該計数手段によ
り前記トリガ信号を所定数計数した場合に、外部割り込
み要求を前記印字制御回路から前記ＣＰＵに発生し、該
外部割り込み要求を受けて前記ＣＰＵが前記所要量のイ
メージデータを前記ヘッドデータ処理回路に転送するこ
とを特徴とするプリンタ。
【請求項２】請求項１記載のプリンタにおいて、前記
外部割り込み要求を受けて前記ＣＰＵは１回の割込み処
理内で前記所要量のイメージデータのすべてを前記ヘッ
ドデータ処理回路に転送することを特徴とするプリン
タ。
【請求項３】請求項１及び２記載のプリンタにおい
て、前記イメージデータは、ラスタグラフィックス形式
のデータであることを特徴とするプリンタ。
【請求項４】請求項３記載のプリンタはインクジェッ
トプリンタから成り、前記所要量のイメージデータは、
横ｎ（ｎは少なくとも２以上の整数）ビット×縦一ノズ
ル列のノズル数分のデータであることを特徴とするプリ
ンタ。
【請求項５】請求項４記載のインクジェットプリンタ
において、前記ｎは、８、１６、又は３２のうちいずれ
かであることを特徴とするプリンタ。
【請求項６】請求項４又は５記載のプリンタにおい
て、前記ヘッドデータ処理回路は、前記イメージバッフ
ァから転送される所要量のイメージデータを、それぞれ
格納可能な第１及び第２のＲＡＭと、前記所要量のイメ
ージデータを前記第１又は第２のＲＡＭのいずれか一方
に選択的に書き込むための書き込みセレクタと前記第１
又は第２のＲＡＭからｍ番目（ｍは１以上上記ｎ以下）
のビットを選択して該ｍ番目のビット×縦一ノズル列の
ノズル数分のデータを読み出す読み出しセレクタとを有
していることを特徴とするプリンタ。
【請求項７】請求項１〜６記載のプリンタにおいて、
前記ヘッドデータ処理回路を含む印字制御回路は、プリ
ンタコントローラを構成するメイン基板上に設けられる
ことを特徴とするプリンタ。
【請求項８】ＣＰＵと、イメージバッファと、ヘッド
データ処理回路を含む印字制御回路とを備え、所定のト
リガ信号を受けて前記ＣＰＵが前記イメージバッファか
ら前記ヘッドデータ処理回路に所要量のイメージデータ
を転送して該ヘッドデータ処理回路が保持し、更に該ヘ
ッドデータ処理回路が保持するイメージデータを一部づ
つ印字ヘッドにシリアル転送して印刷を行うプリンタに
おける、前記ヘッドデータ処理回路へのイメージデータ
の転送を制御する装置であって、ＡＳＩＣ（特定用途向
き集積回路）から成り、内部に計数手段を有し、該計数
手段により前記トリガ信号を所定数計数した場合に、前
記所要量のイメージデータを前記ヘッドデータ処理回路
に転送するための外部割り込み要求を前記ＣＰＵに発生
することを特徴とするイメージデータの転送制御装置。
【請求項９】ＣＰＵと、イメージバッファと、ヘッド
データ処理回路を含むハードウェア構成の印字制御回路
とを備え、所定のトリガ信号を受けて前記ＣＰＵが前記
イメージバッファから前記ヘッドデータ処理回路に所要
量のイメージデータを転送して該ヘッドデータ処理回路
が保持し、更に該ヘッドデータ処理回路が保持するイメ
ージデータを一部づつ印字ヘッドにシリアル転送して印
刷を行うプリンタにおける、前記イメージバッファから
前記ヘッドデータ処理回路へのイメージデータの転送方
法において、前記印字制御回路内の計数手段により前記トリガ信号を
所定数カウントするステップと、前記計数手段のカウントアップにより前記ＣＰＵに対し
外部割り込み要求を発生するステップと、該外部割り込み要求を受けて前記ＣＰＵが前記所要量の
イメージデータを前記ヘッドデータ処理回路に転送する
ステップとを有することを特徴とするイメージデータの
転送方法。
【請求項１０】ＣＰＵと、イメージバッファと、ヘッ
ドデータ処理回路を含むハードウェア構成の印字制御回
路とを備え、所定のトリガ信号を受けて前記ＣＰＵが前
記イメージバッファから前記ヘッドデータ処理回路に所
要量のイメージデータを転送して該ヘッドデータ処理回
路が保持し、更に該ヘッドデータ処理回路が保持するイ
メージデータを一部づつ印字ヘッドにシリアル転送して
印刷を行うプリンタにおける、前記ＣＰＵによるイメー
ジデータの転送を制御するプログラムを記録した記録媒
体であって、前記印字制御回路内の計数手段が前記トリ
ガ信号を所定数カウントしたことにより前記ＣＰＵに対
し外部割り込み要求を発生した場合に、該外部割り込み
要求を受けて前記ＣＰＵに前記所要量のイメージデータ
を前記ヘッドデータ処理回路に転送する処理を実行させ
るプログラムを記録したことを特徴とする記録媒体。
【請求項１１】ＣＰＵと、イメージバッファと、ヘッ
ドデータ処理回路とを備え、所定のトリガ信号を受けて
前記ＣＰＵが前記イメージバッファから前記ヘッドデー
タ処理回路に所要量のイメージデータを転送して該ヘッ
ドデータ処理回路が保持し、該ヘッドデータ処理回路に
より保持されたイメージデータに基づいて印刷を行うプ
リンタにおいて、前記トリガ信号を計数する計数手段と、該計数手段により前記トリガ信号が所定数計数された場
合に、前記ＣＰＵに外部割り込み要求を発生する外部割
り込み発生手段とを有し、該外部割り込み発生手段により発生された前記外部割り
込み要求を受けて前記ＣＰＵが１回の割り込み処理を行
い、該１回の割り込み処理内に前記所要量のイメージデ
ータを前記ヘッドデータ処理回路に転送することを特徴
とするプリンタ。
【請求項１２】請求項１１記載のプリンタにおいて、
前記ヘッドデータ処理回路は、プリントエンジンに含ま
れる印字ヘッド内のヘッド基板上に設けられることを特
徴とするプリンタ。