JPH09154010A - 印刷記録装置 - Google Patents

Abstract

(57)【要約】 【課題】 印字時間を増加させることなく解像度の変換
処理を実現し、しかも、高価なＣＰＵを採用する必要も
ない印刷記録装置を提供する。 【解決手段】 ホスト３３からの印字データをイメージ
メモリ２１に書込み、これを読出して印字ヘッド５によ
り印字する記録装置において、印字データをＤＭＡ処理
によって直接イメージメモリ２１に転送するＡＳＩＣ回
路２２を備え、ＡＳＩＣ回路２２には、データの書込み
時に解像度の変換処理を行う変換部３６を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、印刷記録装置に係
り、特に、ホストコンピュータから転送される印字デー
タを、ＤＭＡ処理によって取り込むと共に、そのとき
に、適宜な解像度変換処理を行う印刷記録装置に関する
ものである。

【０００２】

【従来の技術】従来の印刷記録装置では、印字情報のホ
ストコンピュータからの受取りや、印字情報に対応した
イメージデータの記憶手段への書込みなどの処理は、も
っぱら、印刷記録装置のＣＰＵが担当していた。また、
印刷記録装置の解像度、つまりデータ密度がＮdpi （ド
ット・パー・インチ）であるのに対して、ホストからの
印字情報の解像度が２×Ｎdpi やＮ／２dpi であるよう
な場合には、解像度の変換処理が必要となるが、この処
理もまたＣＰＵが担当していた。

【０００３】

【発明が解決しようとする課題】しかしながら、これで
は、印字情報の受取りや記憶手段への書込みの処理、及
び、解像度の変換処理の間は、当然、ＣＰＵが他の処理
を行えないことになるので、結果として、印字時間が大
幅に増加してしまうことになった。特にインクジェット
式の印刷記録装置においては、近年高解像度が要求さ
れ、処理するデータ量が増大し、一層印字時間が増加す
る傾向にある。ここで、処理速度の速いＣＰＵを採用す
ることは可能であるが、これでは、ＣＰＵが高価となる
分だけ製造コストが上がってしまい解決策として妥当で
ない。

【０００４】本発明は、上述した問題点を解決するため
になされたものであり、印字時間を増加させることなく
データ転送処理や解像度変換処理を実現し、しかも、高
価なＣＰＵを採用する必要もない印刷記録装置を提供す
ることを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の印刷記録装置は、ホストから印字
情報を受取り、該印字情報をイメージデータとして記憶
手段に書込み、該記憶手段に書込まれたイメージデータ
を読出して、複数のラスタ分を１ラインとして印字ヘッ
ドにより印字する印刷記録装置において、装置各部の動
作をプログラム制御するＣＰＵと、記憶手段から読出し
たイメージデータに基づいて印字ヘッドを駆動する印字
ヘッドドライバと、ホスト、ＣＰＵ、記憶手段及び印字
ヘッドドライバの間に介在され、ＣＰＵからのダイレク
ト・メモリ・アクセス（ＤＭＡ）指令に基づいてホスト
からの印字情報を記憶手段に直接に転送するハードロジ
ック回路とを備え、ハードロジック回路は、記憶手段へ
のデータの書込み時に解像度変換を行う変換部を有した
ものである。上記構成においては、ＤＭＡ指令に基づい
てホストからの印字情報を記憶手段に直接に転送するハ
ードロジック回路を備えているので、ＣＰＵの負担が軽
減されて、全体として処理が迅速化される。また、前記
のハードロジック回路は、解像度変換を行う変換部を有
しているので、ホスト側からの印字情報に対して、解像
度変換が必要となる場合でも、印字時間が増加してしま
うことがない。つまり、ハードロジック回路により、デ
ータ転送に並行して解像度の変換がされるので、高価な
ＣＰＵを採用することなく、迅速に印字処理を終えるこ
とができる。

【０００６】また、請求項２の発明の印刷記録装置は、
上記請求項１に記載の構成において、変換部は、ハード
ロジック回路内の制御によって、解像度２倍変換又は解
像度１／２倍変換が任意に切替え可能に構成されてい
る。上記構成においては、ハードロジック回路内で、Ｎ
／２dpi データからＮdpiデータへの変換、及び、２×
Ｎdpi データからＮdpi データへの変換を任意に行うこ
とができるので、ホストと印刷記録装置の組合せ自由度
が高い。

【０００７】さらに、請求項３の発明の印刷記録装置
は、請求項１または２に記載の構成において、ハードロ
ジック回路に、前記ホストからインターフェース部を介
して転送されるデータを、前記ＣＰＵおよび変換部に直
接送出するインターフェース制御部を有している。上記
構成においては、さらにホストからインターフェース部
を介して転送されるデータを、ＣＰＵおよび変換部に直
接送出するインターフェース制御部が、ハードロジック
回路で実現されるので、ホストから転送されたデータを
インプットバッファに蓄えることなく、迅速に変換部に
送出し、かつ解像度変換処理を行うことができる。

【０００８】請求項４の発明の印刷記録装置は、請求項
１から３のいずれかに記載の構成において、変換部が、
前記印字情報をラスタ方向に解像度変換して前記記憶手
段に書込み、複数ラスタ分のイメージデータを１ライン
として前記印字ヘッドに送出するヘッドドライバをさら
に有している。上記構成においては、印字情報をラスタ
方向に解像度変換することで、迅速に記憶手段に書込
み、複数ラスタ分のイメージデータを１ラインとして印
字ヘッドで高速に印字することができる。

【０００９】請求項５の発明の印刷記録装置は、請求項
１から４のいずれかに記載の構成において、印字ヘッド
を、インク液滴を吐出してドットパターン状の印字をす
るインクジェット式ヘッドとしている。上記構成におい
て、変換部で解像度変換したドットパターンデータを、
インク液滴を吐出して印字するので、高解像度のパター
ンでも、高価なＣＰＵを使用することなく迅速に変換し
て印字することができる。

【００１０】

【発明の実施の形態】以下、本発明の印刷記録装置をプ
リンタに具体化した実施の形態について図面を参照して
説明する。図１は、本発明の一実施の形態であるプリン
タ１の外観状態を図示したものであり、印字機構２、紙
送り機構３、及びパージ装置４などが示されている。印
字機構２は、インクジェット式の印字ヘッド５を備える
ヘッドユニット６と、印字ヘッド５にインクを供給する
インクカートリッジ７などからなり、ヘッドユニット６
とインクカートリッジ７は、キャリッジ８に搭載されて
いる。ここで、キャリッジ８は、ベルト９を介してキャ
リッジ・モータ１０により駆動されており、キャリッジ
軸１１に沿って水平移動するようになっている。なお、
印字ヘッド５は、複数個、例えば６４個のノズルを縦１
列に有しており、キャリッジ８の移動に対応して、ノズ
ルからインク液滴を噴射する。

【００１１】紙送り機構３は、給紙カセット又は手差し
給紙部から供給された印刷用紙ＰＡを印字ヘッド５に対
面させながら移動させるものであり、プラテンローラ１
２、圧ローラ１３、及びラインフィード（ＬＦ）モータ
３１（図２参照）などで構成されている。給紙カセット
などから供給された印刷用紙ＰＡは、プラテンローラ１
２と圧ローラ１３に圧接されて保持され、ラインフィー
ドモータ３１の回転に合わせて移動される。パージ装置
４は、印字ヘッド５の使用中に内部に気泡が発生した
り、吐出面上にインクの液滴が付着することにより吐出
不良を起こすことを解消し、良好な吐出状態に回復させ
るための装置である。パージ装置４の先端には、キャッ
プ１４が設けられていて、このキャップ１４に印字ヘッ
ド５が覆われている時に、ポンプにより負圧を発生させ
て、印字ヘッド５の内部の不良インクを吸引して印字ヘ
ッド５を回復させている。

【００１２】図２は、プリンタ１の制御系を示す内部ブ
ロック図であり、印字データを一時記憶するイメージメ
モリ（記憶手段）２１と、イメージメモリ２１とのデー
タ・アクセスを実行するＡＳＩＣ（アプリケーション・
スペシフィック・インテグレーテッド・サーキット）回
路２２と、プリンタ各部を制御する１チップマイコンで
あるＣＰＵ２３が示されている。ＣＰＵ２３は、ＡＳＩ
Ｃ回路２２、ＲＯＭ２４、ＲＡＭ２５、操作パネル２
６、モータドライバ２７，２８、ペーパセンサ２９、及
び原点センサ３０と接続されており、各部との間で必要
なデータの授受を行う。なお、モータドライバ２７は、
キャリッジモータ１０を駆動し、モータドライバ２８
は、ラインフィード（ＬＦ）モータ３１を駆動する。ま
た、ペーパセンサ２９は、印刷用紙の有無を検出するセ
ンサであり、原点センサ３０は、印字ヘッド５が原点位
置にあることを検出するセンサである。

【００１３】ＡＳＩＣ回路２２は、例えば、ゲートアレ
ー（Ｇ／Ａ）やスタンダードセル等によるハードロジッ
ク回路であり、インターフェース部例えばセントロＩＦ
部３２を介して、ホストコンピュータ３３と接続されて
いる。なお、セントロＩＦ部３２は、セントロニクス規
格仕様で、８ｂｉｔ印字データをＡＳＩＣ回路２２に送
出する回路であるが、以降の説明では、印字データと
は、印刷パターンそのものを示すイメージデータを意味
する。ＡＳＩＣ回路２２は、印字ヘッド５を駆動するヘ
ッドドライバ３４に接続されており、シリアルデータで
ある印字データ３４ａと、印字データの転送タイミング
をとる転送クロック３４ｂと、印字ヘッド５の印字タイ
ミングをとる印字クロック３４ｃとを出力する。また、
ＡＳＩＣ回路２２は、アドレスバス２３ａ及びデータバ
ス２３ｂを介してＣＰＵ２３に接続されている。そし
て、ＡＳＩＣ回路２２は、ＣＰＵ２３から印字タイミン
グ信号２３ｄを受ける一方、ＣＰＵ２３に対して割り込
み信号２３ｃを供給する。印字タイミング信号２３ｄ
は、キャリッジ８が定速領域となって印字開始点に達し
たことを知らせる信号であり、また、割り込み信号２３
ｃは、ＡＳＩＣ回路２２によるＤＭＡ処理や解像度変換
処理などに関連する信号であるが、詳細は更に後述す
る。

【００１４】図３は、図２に示すＡＳＩＣ回路２２を更
に詳細に示す回路ブロック図である。図示の通り、ＡＳ
ＩＣ回路２２は、回路各部を制御するコントローラ３５
と、ホストコンピュータ３３からの印字データに適宜な
解像度変換処理を施す解像度変換部３６と、ヘッドドラ
イバ３４に印字データ３４ａ等を送出するデータ転送部
３７を中心的に備えている。コントローラ３５は、イメ
ージメモリ２１のデータ書き込み(WR)や読み出し(RD)を
制御するコントロール信号２１ａを出力する他、イメー
ジメモリ２１の読み出しアドレスを定めるリード・アド
レス・レジスタ３８に所定値を設定する。また、ライト
・アドレス・レジスタ３９のアドレス値を、所定のタイ
ミングでインクリメントする。なお、リード・アドレス
・レジスタ３８及びライト・アドレス・レジスタ３９
は、内部アドレスバス２１ｂを介してイメージメモリ２
１に接続されている。

【００１５】コントローラ３５の内部には、１ｂｉｔの
ＤＭＡ指令レジスタが設けられており、このＤＭＡ指令
レジスタの出力に基づいてコントローラ３５のＤＭＡ処
理が実行されたり、ＡＮＤゲート４０に対して割り込み
禁止信号４０ａが出力される。また、コントローラ３５
は、解像度変換部３６にも接続されており、後述する各
種の制御信号ＣＴＲに基づいて解像度変換部３６を動作
させて、解像度の変換処理を実現する。なお、コントロ
ーラ３５は、セントロＩＦ部３２が出力するストローブ
(stb) 信号３２ｂを受けて、データ３２ｃの受信タイミ
ングを検知すると共に、同じストローブ信号３２ｂを受
けるＡＮＤゲート４０に対して割り込み禁止信号４０ａ
を出力する。

【００１６】データ転送部３７は、イメージメモリ２１
からの印字データを受け、これをヘッドドライバ３４に
送出する回路であり、コントローラ３５からの転送指令
３７ａと、データ・ラッチ信号３７ｂに基づいて動作す
る。転送指令３７ａは、コントローラ３５が印字開始の
タイミングを示す印字タイミング信号２３ｄをＣＰＵ２
３から受信したのち、所要のタイミングで出力される指
令である。データ転送部３７は、この転送指令３７ａを
受けて印字データ３４ａを送出した後、キャリッジ８の
エンコーダ信号に基づいて印字クロック３４ｃを出力す
ることにより、キャリッジ８の走行に合わせて印字ヘッ
ド５からインクを噴射させる。また、データ転送部３７
は、内部データバス２１ｃを介してイメージメモリ２１
に接続されており、コントローラ３５によって読み出さ
れた１回の印字に必要な複数ノズル分のデータを、デー
タ・ラッチ信号３７ｂの受信毎に順次にラッチして、こ
の印字データ３４ａを転送指令３７ａに基づきヘッドド
ライバ３４にシリアル転送する。

【００１７】インターフェース制御部４１は、ホスト側
からセントロＩＦ部３２を介して転送されるデータ３２
ｃを受ける部分であり、８ｂｉｔのパラレルデータであ
る受信データ３２ｃをＣＰＵ２３や解像度変換部３６に
送出する。なお、インターフェース制御部４１は、ACK
やBUSY等のコントロール信号３２ａによって制御され、
ストローブ信号３２ｂに同期してセントロＩＦ部３２か
らデータ３２ｃを受信する。なお、アドレス・デコーダ
４２は、ＣＰＵ２３から送出されるアドレス信号２３ａ
をデコードして、該当するレジスタ等を選択する回路で
あり、データバス２３ｂに送出されたデータは、選択さ
れた各レジスタ等に設定される。解像度変換部３６は、
ホストコンピュータ３３からのコマンドに応答したコン
トローラ３５の制御に応じて、動作状態が切り替わるよ
うになっており、ホスト側から転送されてくる印字デー
タの解像度を、このプリンタの解像度に一致させてい
る。すなわち、ホスト側から転送されてくる解像度２×
Ｎdpi 又はＮ／２dpi の印字データを、解像度Ｎdpi の
印字データに変換する。

【００１８】解像度変換部３６の回路構成は、例えば、
図４に示す通りであり、コントローラ３５からの制御信
号ＣＴＲである制御信号Ａ，Ｂ，Ｃ，Ｄに基づいて動作
して、受信した８ｂｉｔ印字データ“ａ…ｈ”を解像度
変換した後、イメージメモリ２１に接続された内部デー
タバス２１ｃに出力する。なお、以降の説明では、制御
信号Ａ，Ｂ，Ｃ，Ｄを、それぞれの機能に基づいて、解
像度変換信号Ａ、変換率指定信号Ｂ、Ｕ／Ｌ（アッパー
／ロウアー）選択信号Ｃ、データラッチ信号Ｄと表現す
る。図４に示す通り、解像度変換部３６は、解像度変換
信号Ａ及び変換率指定信号Ｂによって制御される第１選
択回路４３と、Ｕ／Ｌ選択信号Ｃによって制御される第
２選択回路４４と、データラッチ信号Ｄに基づいて４ｂ
ｉｔデータをラッチするラッチ回路４５とで構成されて
いる。第１選択回路４３は、同一構成の７個の回路から
なり、各回路は、３個のＡＮＤゲート４３ａ，４３ｂ，
４３ｃと、各ＡＮＤゲートに接続されたＯＲゲート４３
ｄとで構成されている。ここで、ＡＮＤゲート４３ａ
は、解像度変換信号Ａが“１”のときに入力データを通
過させ、ＡＮＤゲート４３ｂは、解像度変換信号Ａが
“０”で変換率指定信号Ｂが“１”のときに入力データ
を通過させる。同様に、ＡＮＤゲート４３ｃは、解像度
変換信号Ａが“０”で変換率指定信号Ｂが“０”のとき
に入力データを通過させる。

【００１９】従って、受信した印字データが“ａ…ｈ”
である場合、解像度変換信号Ａが“１”のときには、Ｏ
Ｒゲート列４３ｄ…４３ｄへの入力は、“ｂ００，ｃ０
０，ｄ００，ｅ００，ｆ００，ｇ００，ｈ００”とな
り、ＯＲゲート列４３ｄ…４３ｄから“ｂｃｄｅｆｇ
ｈ”が出力される（無変換モード）。また、解像度変換
信号Ａが“０”、変換率指定信号Ｂが“１”のときに
は、ＯＲゲート列４３ｄ…４３ｄへの入力は、“０ａ
０，０ｂ０，０ｂ０，０ｃ０，０ｃ０，０ｄ０，０ｄ
０”となるので、ＯＲゲート列４３ｄ…４３ｄから“ａ
ｂｂｃｃｄｄ”が出力される（２倍変換モード）。一
方、解像度変換信号Ａが“０”で、変換率指定信号Ｂが
“０”のときには、ＯＲゲート列４３ｄ…４３ｄへの入
力は、“００ｃ，００ｅ，００ｇ，００ａ，００ｃ，０
０ｅ，００ｇ”となるので、ＯＲゲート列４３ｄ…４３
ｄからは、受信データの１ｂｉｔ飛びのデータ“ｃｅｇ
ａｃｅｇ”が出力される（１／２倍変換モード）。

【００２０】第２選択回路４４は、同一構成の８個の回
路からなり、各回路は、２個のＡＮＤゲート４４ａ，４
４ｂと、各ＡＮＤゲートに接続されたＯＲゲート４４ｃ
とで構成されている。ＡＮＤゲート４４ａは、Ｕ／Ｌ選
択信号Ｃが“１”のときに入力データを通過させ、ＡＮ
Ｄゲート４４ｂは、Ｕ／Ｌ選択信号Ｃが“０”のときに
入力データを通過させる。従って、Ｕ／Ｌ選択信号Ｃが
“１”であると、第２選択回路４４からは、ＭＳＢデー
タ“ａ”と、ＯＲゲート列４３ｄ…４３ｄの７ｂｉｔ出
力が出力される（２倍変換モードのアッパー（upper ）
選択時）。逆に、Ｕ／Ｌ選択信号Ｃが“０”のときに
は、第２選択回路４４からは、“ｅｅｆｆｇｇｈｈ”が
出力される（２倍変換モードのロウアー（lower ）選択
時）。ラッチ回路４５は、第２選択回路４４の上位４ｂ
ｉｔ出力に接続されており、コントローラ３５からのデ
ータラッチ信号Ｄが“０”のときには、第２選択回路４
４の上位４ｂｉｔ出力を内部データバス２１ｃに出力す
るが、一方、データラッチ信号Ｄが“１”のときには、
第２選択回路４４の上位４ｂｉｔ出力に係わらず、それ
以前の出力値を保持する。ラッチ回路４５は、１／２倍
変換モードにおいて、連続する２バイトの印字データを
１ｂｉｔ飛びに連結させて１バイトデータに圧縮する回
路であるが、詳細は更に後述する。

【００２１】図６は、図２に示すヘッドドライバ３４の
内部構成を図示したものである。ヘッドドライバ３４
は、データ転送部３７から送出される印字データ３４ａ
に基づいて印字ヘッド５を駆動する回路であり、パラレ
ル変換部４８と、ＡＮＤゲート列４９と、ドライバ５０
とで構成されている。パラレル変換部４８は、転送クロ
ック３４ｂに同期してシリアル転送されてくる印字デー
タ３４ａを取り込むと共に、６４ｂｉｔ（印字ヘッドの
縦１列のノズル分）のシリアルデータをパラレルデータ
に変換する回路である。そして、このパラレルデータ
は、印字クロック３４ｃに同期して、ＡＮＤゲート列４
９を通過してドライバ５０に伝えられ、印字ヘッド５か
らは、対応するドットパターンによりインクが噴射され
る。

【００２２】続いて、以上の構成からなるプリンタにつ
いて、解像度２倍変換処理や解像度１／２倍変換処理の
動作内容を説明する。 〔２倍変換処理〕プリンタは予めパネルスイッチ等で２
倍変換処理をすることが指定され、そして、プリンタ１
には、ホストコンピュータ３３から、「転送コマンド」
に続いて「転送バイト数（ｎ）」が送出され、これに続
いて、ｎバイトからなる印字データ（イメージデータ）
が送出されるが、この例では、プリンタ１の解像度がＮ
dpi であり、ホスト側からの印字データの解像度がＮ／
２dpi であるとする。初期状態においては、ＡＳＩＣ回
路２２の割り込み禁止信号４０ａ（図３参照）はＨレベ
ルであるので、プリンタ１が「転送コマンド」や、それ
に引き続く「転送バイト数」を受信すると、ＣＰＵ２３
には、セントロ・データ受信の割り込みがかかる。ＣＰ
Ｕ２３は、この「転送バイト数」受信の割り込みに対応
して、コントローラ３５内の該当レジスタに転送バイト
数（＝ｎ）を設定し、ライト・アドレス・レジスタ３９
に所定アドレス値を設定すると共に、コントローラ３５
内のＤＭＡ指令レジスタにＤＭＡ実行のための１ｂｉｔ
データ“１”を設定する。

【００２３】ＤＭＡ指令レジスタに“１”が設定される
と、コントローラ３５は、割り込み禁止信号４０ａをＬ
レベルにするので、これ以降、ＣＰＵ２３にはセントロ
ＩＦ部３２からの割り込みがかからないことになりＤＭ
Ａ処理が開始される。つまり、その後、セントロＩＦ部
３２はｎバイトの印字データを順次に送ってくるが、Ｃ
ＰＵ２３には割り込みがかからず、ＡＳＩＣ回路２２で
の処理によって、受信した印字データの解像度変換処理
や、処理後のデータのイメージメモリ２１への書き込み
処理が行われる。具体的には、図４の解像度変換部３６
が動作して、セントロＩＦ部３２からの８ｂｉｔ印字デ
ータが２倍変換され、変換後の印字データがイメージメ
モリ２１に書き込まれる。以下、図５を参照しつつ、解
像度変換部３６の動作内容について説明する。

【００２４】プリンタ１の解像度（Ｎdpi ）と、受信す
る印字データの解像度が一致している状態であれば、コ
ントローラ３５の制御により、ＤＭＡ処理中、解像度変
換信号Ａが“１”、Ｕ／Ｌ選択信号Ｃが“１”、データ
ラッチ信号Ｄが“０”となる（図５（ａ）参照）。その
ため、ＯＲゲート列４３ｄ…４３ｄの出力は“ｂｃｄｅ
ｆｇｈ”、第２選択回路４４の出力は“ａｂｃｄｅｆｇ
ｈ”となり、内部データバス２１ｃには、受信した印字
データ“ａ…ｈ”がそのまま出力される。しかし、今
は、解像度の２倍変換が必要な状態にあるので、ＤＭＡ
処理中、解像度変換信号Ａが“０”、変換率指定信号Ｂ
が“１”、データラッチ信号Ｄが“０”であり、次の２
倍変換処理が行われる。

【００２５】１バイト目の印字データ“ａｂｃｄｅｆｇ
ｈ”の受信時、解像度変換信号Ａは“０”、変換率指定
信号Ｂは“１”であるので、第１選択回路４３の出力は
“ａｂｂｃｃｄｄ”となる。この状態で、コントローラ
３５は、先ず最初に、Ｕ／Ｌ選択信号Ｃを“１”に設定
する（図５（ｂ）参照）。すると、これに応答して、Ａ
ＮＤゲート４４ａ…４４ａが入力データを通過させるこ
とになり、第２選択回路４４の出力データは、“ａａｂ
ｂｃｃｄｄ”となる。このとき、データラッチ信号Ｄは
“０”であるから、内部データバス２１ｃへの出力デー
タも“ａａｂｂｃｃｄｄ”となり、適宜なタイミングに
おいて、この２倍変換データがイメージメモリ２１に書
き込まれる（２倍変換データのupper 書き込み処理）。
なお、印字用紙の左端最上部である第１ラスタ位置に対
応するメモリアドレスに２倍変換データ“ａａｂｂｃｃ
ｄｄ”が書き込まれると共に、第２ラスタ位置に対応し
たメモリアドレスにも同じ２倍変換データ“ａａｂｂｃ
ｃｄｄ”が書き込まれる。データ書き込みの方法は、適
宜に設計可能であるが、例えば、ライト・アドレス・レ
ジスタ３９の出力部に加算器を設け、適宜なタイミング
でオフセット値を加算するようにすれば良い。また、設
定アドレス値がオフセット値だけ異なる２種類のライト
・アドレス・レジスタを設けるようにしても良い。

【００２６】次に、コントローラ３５は、ライト・アド
レス・レジスタ３９の値をインクリメントすると共に、
Ｕ／Ｌ選択信号Ｃを“１”から“０”に変化させる（図
５（ｃ）参照）。すると、今度は、第２選択回路のＡＮ
Ｄゲート４４ｂが入力データを通過させるので、第２選
択回路４４の出力データは、“ｅｅｆｆｇｇｈｈ”とな
る。このとき、データラッチ信号Ｄは“０”であるか
ら、内部データバス２１ｃへの出力データは“ｅｅｆｆ
ｇｇｈｈ”となり、このデータが適宜なタイミングでイ
メージメモリ２１の所定アドレスに書き込まれる（２倍
変換データのlower 書き込み) 。このときにも、第１ラ
スタ位置に対応するメモリアドレスに２倍変換データが
書き込まれると共に、第２ラスタ位置に対応したメモリ
アドレスにも同じ２倍変換データ“ｅｅｆｆｇｇｈｈ”
が書き込まれる。

【００２７】以下、同様であって、セントロＩＦ部３２
から、２バイト目以降の印字データが送出されたときに
も、コントローラ３５は、ライト・アドレス・レジスタ
３９をインクリメントしつつ、図５（ｂ）と図５（ｃ）
の制御を繰り返し、解像度の２倍変換処理を行うと共
に、ＤＭＡ処理によってイメージメモリ２１への書き込
み処理を行う。その後、第１回目の「転送コマンド」に
よる最後（ｎバイト目）の印字データについての処理が
終われば、コントローラ３５は、ＤＭＡ指令レジスタを
“１”から“０”に戻して、割り込み禁止信号４０ａを
ＬレベルからＨレベルに戻す。そのため、第ｎ番目の印
字データを受信した後は、セントロＩＦ部３２からのス
トローブ信号３２ｂに対応して、ＣＰＵ２３にセントロ
受信割り込みがかかることになる。そして、第２回目の
「転送コマンド」受信に基づく割り込み処理が生じた
後、上記したのと同じ手順でＤＭＡ処理が開始されて、
解像度Ｎ／２dpiのｎバイトの印字データについて、印
字データの受信、各印字データに対する解像度２倍変
換、及び変換後のデータの書き込みが行われる。

【００２８】このような処理を繰り返した結果、１行分
（印字ヘッドの１走行分）の印字ドットデータ、つまり
６４ラスタ分の印字データの格納が完了した段階で、Ｃ
ＰＵ２３は、先ず、ＡＳＩＣ回路２２のコントローラ３
５に対し印字のための準備指令を出力し、また、キャリ
ッジ８の走行を開始させる。そして、キャリッジ８が定
速に達した時点（印字開始位置に到達した時点）で、印
字開始のための印字タイミング信号２３ｄを、ＡＳＩＣ
回路２２のコントローラ３５に送る。これに応答して、
ＡＳＩＣ回路２２のコントローラ３５は、イメージメモ
リ２１に格納されている印字データから、印字ヘッド５
の縦一列のノズルに対応する印字ドットデータを順次読
み出す。そして、データ転送部３７を介して、これをヘ
ッドドライバ３４にシリアル転送する。また、キャリッ
ジ８のエンコーダ信号に基づいて作成される印字クロッ
ク３４ｂをヘッドドライバ３４に出力する。ヘッドドラ
イバ３４は、この印字クロック３４ｂに基づいて、その
直前にシリアル転送されている印字データを一気にパラ
レル出力するので、縦１列のノズルに対応した圧電素子
は、選択的に駆動されてインクを噴射させる。図７
（ａ）（ｂ）は、ホストコンピュータ３３から送出され
る解像度Ｎ／２dpi の印字データ（ａ）と、プリンタ１
による解像度Ｎdpi の印字結果（ｂ）とを模式的に図示
したものである。

【００２９】〔１／２倍変換処理〕続いて、プリンタ１
の解像度がＮdpi であり、ホスト側からの印字データの
解像度が２×Ｎdpi であるとして、１／２倍変換処理に
ついて説明する。パネルスイッチ等で１／２倍変換処理
が指定され、「転送コマンド」や「転送バイト数
（ｎ）」がホストコンピュータ３３から送出されてくる
こと、及び、これに続いて、ｎバイトからなる印字デー
タが転送されてくることは、上述した通りであるので、
解像度の１／２倍変換と、変換された印字データの書き
込みについて、図５を参照しつつ説明する。図５（ｄ）
（ｅ）に示すように、解像度の１／２倍変換が必要な場
合には、ＤＭＡ処理中、解像度変換信号Ａが“０”、変
換率指定信号Ｂが“０”である。そのため、ＡＮＤゲー
ト４３ｃ…４３ｃが入力データを通過させることにな
り、第１選択回路４３の７ｂｉｔ出力は“ｃｅｇａｃｅ
ｇ”となる。また、Ｕ／Ｌ選択信号Ｃは“１”であるの
で、ＡＮＤゲート４４ａ…４４ａが入力データを通過さ
せることになり、第２選択回路４４の出力は、８ｂｉｔ
データ“ａｃｅｇａｃｅｇ”となる。なお、セントロＩ
Ｆ部３２から受信する印字データを“ａｂｃｄｅｆｇ
ｈ”と表現している。

【００３０】解像度変換部３６は、コントローラ３５の
制御により、ＤＭＡ処理中、上記の動作をするが、セン
トロＩＦ部３２から１バイト目の印字データを受信した
ときには、コントローラ３５は、データラッチ信号Ｄを
“０”に設定している（図５（ｄ）参照）。そのため、
第２選択回路４４の上位４ｂｉｔのデータは、そのまま
ラッチ回路４５から出力されることになり、内部データ
バス２１ｃへの出力データは“ａｃｅｇａｃｅｇ”とな
る。但し、まだ、データ書き込みのタイミングではない
ので、このデータがイメージメモリ２１に書き込まれる
ことはない。続いて、セントロＩＦ部３２から２バイト
目の印字データを受信すると、コントローラ３５は、デ
ータラッチ信号Ｄを“０”から“１”に変化させる（図
５（ｅ）参照）。この時にも、解像度変換信号Ａが
“０”、変換率指定信号Ｂが“０”、Ｕ／Ｌ選択信号Ｃ
が“１”であるので、第２選択回路４４からは、２バイ
ト目の印字データ“a'c'e'g'a'c'e'g'”が出力される。
但し、データラッチ信号Ｄが“１”であることから、内
部データバス２１ｃへの出力データは、“ａｃｅｇa'c'
e'g'”となる。なお、“ａｃｅｇ”は１バイト目データ
から飛び飛びに抽出した４ｂｉｔデータであり、“a'c'
e'g'”は２バイト目データから飛び飛びに抽出した４ｂ
ｉｔデータである。つまり、第１バイト目と第２バイト
目の合計１６ｂｉｔデータを圧縮して８ｂｉｔデータ
“ａｃｅｇa'c'e'g'”が抽出されたことになり、これが
イメージメモリ２１に書き込まれる。

【００３１】以下、同様であり、奇数バイト目の８ｂｉ
ｔデータと、偶数バイト目の８ｂｉｔデータを連結して
圧縮しつつ、順次、イメージメモリ２１に書き込んでい
く。その後、１回目の「転送コマンド」による最後（ｎ
バイト目）の印字データについての処理が終われば、コ
ントローラ３５は、ＤＭＡ指令レジスタを“１”から
“０”に戻して、割り込み禁止信号４０ａをＬレベルか
らＨレベルに戻す。そして、２回目の「転送コマンド」
受信に基づく割り込み処理が生じた場合には、コントロ
ーラ３５は、割り込み禁止信号４０ａをＬレベルにして
ＣＰＵ２３への割り込みを禁止するが、受信データの個
数をカウントするだけで、解像度変換処理やデータ書き
込み処理を行わない。そして、２回目の「転送コマン
ド」による最後（ｎバイト目）の印字データをカウント
すれば、コントローラ３５は、割り込み禁止信号４０ａ
をＬレベルからＨレベルに戻す。

【００３２】その後、第３回目の「転送コマンド」受信
に基づく割り込み処理が生じた場合には、第１回目の
「転送コマンド」受信の場合と同様の手順を経て、イメ
ージメモリ２１に圧縮された印字データを書き込んでい
く。なお、第４回目の「転送コマンド」受信の場合に
は、第２回目の「転送コマンド」受信の場合と同様、受
信データを無視する。このような処理を繰り返すことに
より、転送されてくる印字データが１／４倍に圧縮さ
れ、解像度は１／２倍に変換されることになる。なお、
図７（ａ）（ｃ）は、ホストコンピュータ３３から送出
された解像度２×Ｎdpi の印字データ（ａ）と、プリン
タ１による解像度Ｎdpi の印字結果（ｃ）とを模式的に
図示したものである。

【００３３】以上、本発明の一実施例について説明した
が、本発明は、これに限定されず種々の変更が可能であ
る。特に、解像度変換部３６の制御方法や具体的回路
は、一例を示したものに過ぎず、図７（ｂ）（ｃ）の印
字結果と同等の印字結果を得るものであれば、他の制御
方法や回路構成を採っても良い。いずれにしても、本発
明では、ＤＭＡ処理によってデータ書き込み／読み出し
処理が行われ、且つ、ハードロジック回路で構成された
変換部によって所定の解像度変換が行われるので、これ
らの処理中、ＣＰＵはアドレスバスやデータバスを自由
に使用できて、処理の円滑化や迅速化が実現される。

【００３４】

【発明の効果】以上のように請求項１の発明に係る印刷
記録装置によれば、ＤＭＡ指令に基づいてホストからの
印字情報を記憶手段に直接に転送するハードロジック回
路を備えているので、ＣＰＵの負担が軽減されて、全体
として処理が迅速化される。また、前記のハードロジッ
ク回路は、解像度の変換処理を行う変換部を有している
ので、ホスト側からの印字情報に解像度変換が必要な場
合であっても、印字時間が増加してしまうことがない。
つまり、ハードロジック回路によって、データ受信処理
に並行して解像度の変換処理が行われるので、高価なＣ
ＰＵを採用することなく、迅速に印字処理を終えること
ができる。また、請求項２の発明に係る印刷記録装置に
よれば、上記の効果に加えて、ハードロジック回路内の
制御で、Ｎ／２dpi データからＮdpi データへの変換、
及び、２×Ｎdpi データからＮdpi データへの変換を、
任意に切り換えることができるので、ホストと印刷記録
装置との組合せ自由度が高い。さらに請求項３の発明に
係る印刷記録装置によれば、上記効果に加え、ホストか
らインターフェース部を介して転送されるデータを、Ｃ
ＰＵおよび変換部に直接送出するインターフェース制御
部も、ハードロジック回路で実現されるので、ホストか
ら転送されたデータを迅速に変換部に送出し、かつ解像
度変換処理を行うことができる。請求項４の発明に係る
印刷記録装置によれば、上記効果に加え、変換部におい
て印字情報をラスタ方向に解像度変換して迅速に記憶手
段に書込み、複数ラスタ分のイメージデータを１ライン
として印字ヘッドで高速に印字することがでいる。請求
項５の発明に係る印刷記録装置によれば、上記効果に加
え、印字ヘッドを、インク液滴を吐出してドットパター
ン状の印字をするインクジェット式ヘッドとしているの
で、高解像度のパターンでも、高価なＣＰＵを使用する
ことなく迅速に解像度変換して印字することができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるインクジェット式プリ
ンタの概略外観図である。

【図２】上記インクジェット式プリンタの制御系のブロ
ック図である。

【図３】上記インクジェット式プリンタのＡＳＩＣ回路
の内部ブロック図である。

【図４】制御系における解像度変換部の具体的な回路構
成図である。

【図５】解像度変換部の動作内容を説明する図面であ
る。

【図６】ヘッドドライバの構成を示すブロック図であ
る。

【図７】解像度変換を説明する模式図である。

【符号の説明】

１ プリンタ（印刷記録装置） ５ 印字ヘッド ２１ イメージメモリ（記憶手段） ２２ ＡＳＩＣ回路（ハードロジック回路） ２３ ＣＰＵ ３３ ホストコンピュータ（ホスト） ３４ ヘッドドライバ ３６ 解像度変換部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/00 １０７ Ｇ０６Ｆ 15/66 Ｊ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ホストから印字情報を受取り、該印字情
   報をイメージデータとして記憶手段に書込み、該記憶手
   段に書込まれたイメージデータを読出して、印字ヘッド
   により印字する印刷記録装置において、 装置各部の動作をプログラム制御するＣＰＵと、 前記記憶手段から読出したイメージデータに基づいて印
   字ヘッドを駆動する印字ヘッドドライバと、 前記ホスト、ＣＰＵ、記憶手段及び印字ヘッドドライバ
   の間に介在され、前記ＣＰＵからのダイレクト・メモリ
   ・アクセス（ＤＭＡ）指令に基づいてホストからの印字
   情報を前記記憶手段に直接に転送するハードロジック回
   路とを備え、 前記ハードロジック回路は、前記記憶手段へのデータの
   書込み時に解像度変換を行う変換部を有したことを特徴
   とする印刷記録装置。
2. 【請求項２】 前記変換部は、前記ハードロジック回路
   内の制御によって、解像度２倍変換又は解像度１／２倍
   変換が任意に切替え可能に構成されていることを特徴と
   する請求項１に記載の印刷記録装置。
3. 【請求項３】 前記ハードロジック回路は、前記ホスト
   からインターフェース部を介して転送されるデータを、
   前記ＣＰＵおよび変換部に直接送出するインターフェー
   ス制御部を有したことを特徴とする請求項１または２に
   記載の印刷記録装置。
4. 【請求項４】 前記変換部は、前記印字情報をラスタ方
   向に解像度変換して前記記憶手段に書込むものであり、 複数ラスタ分のイメージデータを１ラインとして前記印
   字ヘッドに送出するヘッドドライバをさらに有したこと
   を特徴とする請求項１から３のいずれかに記載の印刷記
   録装置。
5. 【請求項５】 前記印字ヘッドは、インク液滴を吐出し
   てドットパターン状の印字をするインクジェット式ヘッ
   ドであることを特徴とする請求項１から４のいずれかに
   記載の印刷記録装置。