JPH09141936A

JPH09141936A - 印刷記録装置

Info

Publication number: JPH09141936A
Application number: JP7328008A
Authority: JP
Inventors: Koji Imai; 浩司今井
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 1995-11-21
Filing date: 1995-11-21
Publication date: 1997-06-03

Abstract

(57)【要約】【課題】印字時間を増加させることなく印字ドットデ
ータのドットパターン編集処理を実現し、しかも、高価
なＣＰＵを採用する必要もない印刷記録装置を提供す
る。【解決手段】ホスト３３からの印字データをイメージ
メモリ２１に書込み、これを読出して印字ヘッド５によ
り印字する記録装置において、印字データをＤＭＡ処理
によって直接イメージメモリ２１に転送するＡＳＩＣ回
路２２を備え、ＡＳＩＣ回路２２には、データの書込み
時にドットパターン編集を行う変換部３６を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、印刷記録装置に係
り、特に、ホストコンピュータから転送される印字デー
タを、ＤＭＡ処理によって取り込むと共に、その時に、
適宜なドットパターン編集を行う印刷記録装置に関する
ものである。

【０００２】

【従来の技術】従来の印刷記録装置では、印字情報のホ
ストコンピュータからの受取りや、印字情報に対応した
イメージデータの記憶手段への書込みなどの処理は、も
っぱら、印刷記録装置のＣＰＵが担当していた。また、
この種の印刷記録装置では、印刷する文字の字体を変更
するべく印字ドットデータのドットパターン編集を行う
ことがあるが、この編集処理もまたＣＰＵが担当してい
た。

【０００３】

【発明が解決しようとする課題】しかしながら、これで
は、印字情報の受取りや記憶手段への書込みの処理、及
び、ドットパターン編集処理の間は、当然、ＣＰＵが他
の処理を行えないことになるので、結果として、印字時
間が大幅に増加してしまうことになった。特にインクジ
ェット式の印刷記録装置においては近年高解像度が要求
され、処理するデータ量が増大し、一層印字時間が増加
する傾向にある。ここで、処理速度の速いＣＰＵを採用
することは可能であるが、これでは、ＣＰＵが高価とな
る分だけ製造コストが上がってしまい解決策として妥当
でない。

【０００４】本発明は、上述した問題点を解決するため
になされたものであり、印字時間を増加させることなく
印字ドットデータのドットパターン編集処理を実現し、
しかも、高価なＣＰＵを採用する必要もない印刷記録装
置を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の印刷記録装置は、ホストから印字
情報を受取り、該印字情報をイメージデータとして記憶
手段に書込み、該記憶手段に書込まれたイメージデータ
を読出して、印字ヘッドにより印字する印刷記録装置に
おいて、装置各部の動作をプログラム制御するＣＰＵ
と、記憶手段から読出したイメージデータに基づいて印
字ヘッドを駆動する印字ヘッドドライバと、ホスト、Ｃ
ＰＵ、記憶手段及び印字ヘッドドライバの間に介在さ
れ、ＣＰＵからのダイレクト・メモリ・アクセス（ＤＭ
Ａ）指令に基づいてホストからの印字情報を記憶手段に
直接に転送するハードロジック回路とを備え、ハードロ
ジック回路は、記憶手段へのデータの書込み時にドット
パターン編集を行う変換部を有したものである。上記構
成においては、ＤＭＡ指令に基づいてホストからの印字
情報を記憶手段に直接に転送するハードロジック回路を
備えているので、ＣＰＵの負担が軽減されて、全体とし
て処理が迅速化される。また、前記のハードロジック回
路は、ドットパターン編集を行う変換部を有しているの
で、ホスト側からドットパターン編集の必要な印字情報
が転送されてきた場合にも、印字時間が増加してしまう
ことがない。なお、ドットパターン編集とは、例えば、
ボールド印字やイタリック印字をするための処理をいう
が、特に、これに限定されるものではない。

【０００６】また、請求項２の発明の印刷記録装置は、
上記請求項１に記載の構成において、ボールド変換処理
又はイタリック変換処理を実現する変換部を有してい
る。上記構成においては、使用頻度の高い、ボールド変
換やイタリック変換がハードロジック回路で実現される
ので、高価なＣＰＵを採用することなく、迅速に編集処
理を行うことができる。なお、ボールド変換処理とは、
印刷文字の縦線を肉太にする処理をいい、イタリック変
換処理とは、文字を右傾斜に印刷するための処理をい
う。さらに請求項３の発明の印刷記録装置は、請求項１
または２に記載の構成において、ハードロジック回路
に、前記ホストからインターフェース部を介して転送さ
れるデータを、前記ＣＰＵおよび変換部に直接送出する
インターフェース制御部を有している。上記構成におい
ては、さらにホストからインターフェース部を介して転
送されるデータを、ＣＰＵおよび変換部に直接送出する
インターフェース制御部が、ハードロジック回路で実現
されるので、ホストから転送されたデータをインプット
バッファに蓄えることなく、迅速に変換部に送出し、か
つ編集処理を行うことができる。請求項４の発明の印刷
記録装置は、請求項１から３のいずれかに記載の構成に
おいて、変換部が、前記印字情報をラスタ方向に編集し
て前記記憶手段に書込み、複数ラスタ分のイメージデー
タを１ラインとして前記印字ヘッドに送出するヘッドド
ライバをさらに有している。上記構成においては、印字
情報をラスタ方向に編集することで、迅速に記憶手段に
書込み、複数ラスタ分のイメージデータを１ラインとし
て印字ヘッドで高速に印字することができる。請求項５
の発明の印刷記録装置は、請求項１から４のいずれかに
記載の構成において、印字ヘッドを、インク液滴を吐出
してドットパターン状の印字をするインクジェット式ヘ
ッドとしている。上記構成においては、変換部で編集し
たドットパターンデータを、インク液滴を吐出して印字
する。

【０００７】

【発明の実施の形態】以下、本発明の液滴噴射装置をプ
リンタに具体化した実施の形態について図面を参照して
説明する。図１は、本発明の一実施の形態であるプリン
タ１の外観状態を図示したものであり、印字機構２、紙
送り機構３、及びパージ装置４などが示されている。印
字機構２は、インクジェット式の印字ヘッド５を備える
ヘッドユニット６と、印字ヘッド５にインクを供給する
インクカートリッジ７などからなり、ヘッドユニット６
とインクカートリッジ７は、キャリッジ８に搭載されて
いる。ここで、キャリッジ８は、ベルト９を介してキャ
リッジ・モータ１０により駆動されており、キャリッジ
軸１１に沿って水平移動するようになっている。なお、
印字ヘッド５は、複数個、例えば６４個のノズルを縦１
列に有しており、キャリッジ８の移動に対応して、ノズ
ルからインク液滴を噴射する。

【０００８】紙送り機構３は、給紙カセット又は手差し
給紙部から供給された印刷用紙ＰＡを印字ヘッド５に対
面させながら移動させるものであり、プラテンローラ１
２、圧ローラ１３、及びラインフィード（ＬＦ）モータ
３１（図２参照）などで構成されている。給紙カセット
などから供給された印刷用紙ＰＡは、プラテンローラ１
２と圧ローラ１３に圧接されて保持され、ラインフィー
ドモータ３１の回転に合わせて移動される。パージ装置
４は、印字ヘッド５の使用中に内部に気泡が発生した
り、吐出面上にインクの液滴が付着することにより吐出
不良を起こすことを解消し、良好な吐出状態に回復させ
るための装置である。パージ装置４の先端には、キャッ
プ１４が設けられていて、このキャップ１４に印字ヘッ
ド５が覆われている時に、ポンプにより負圧を発生させ
て、印字ヘッド５の内部の不良インクを吸引して印字ヘ
ッド５を回復させている。

【０００９】図２は、プリンタ１の制御系を示す内部ブ
ロック図であり、印字データを一時記憶するイメージメ
モリ（記憶手段）２１と、イメージメモリ２１とのデー
タ・アクセスを実行するＡＳＩＣ（アプリケーション・
スペシフィック・インテグレーテッド・サーキット）回
路２２と、プリンタ各部を制御する１チップマイコンで
あるＣＰＵ２３が示されている。ＣＰＵ２３は、ＡＳＩ
Ｃ回路２２、ＲＯＭ２４、ＲＡＭ２５、操作パネル２
６、モータドライバ２７，２８、ペーパセンサ２９、及
び原点センサ３０と接続されており、各部との間で必要
なデータの授受を行う。なお、モータドライバ２７は、
キャリッジモータ１０を駆動し、モータドライバ２８
は、ラインフィード（ＬＦ）モータ３１を駆動する。ま
た、ペーパセンサ２９は、印刷用紙の有無を検出するセ
ンサであり、原点センサ３０は、印字ヘッド５が原点位
置にあることを検出するセンサである。ＡＳＩＣ回路２
２は、例えば、ゲートアレー（Ｇ／Ａ）やスタンダード
セル等によるハードロジック回路であり、インターフェ
ース部例えばセントロＩＦ部３２を介して、ホストコン
ピュータ３３と接続されている。なお、セントロＩＦ部
３２は、セントロニクス規格仕様で、８ｂｉｔ印字デー
タをＡＳＩＣ回路２２に送出する回路であるが、以降の
説明では、印字データとは、印刷パターンそのものを示
すイメージデータを意味する。

【００１０】ＡＳＩＣ回路２２は、印字ヘッド５を駆動
するヘッドドライバ３４に接続されており、シリアルデ
ータである印字データ３４ａと、印字データの転送タイ
ミングをとる転送クロック３４ｂと、印字ヘッド５の印
字タイミングをとる印字クロック３４ｃとを出力する。
ＡＳＩＣ回路２２は、アドレスバス２３ａ及びデータバ
ス２３ｂを介してＣＰＵ２３に接続されている。また、
ＡＳＩＣ回路２２は、ＣＰＵ２３から印字タイミング信
号２３ｄを受ける一方、ＣＰＵ２３に対して割り込み信
号２３ｃを供給する。印字タイミング信号２３ｄは、キ
ャリッジ８が定速領域となって印字開始点に達したこと
を知らせる信号であり、また、割り込み信号２３ｃは、
ＡＳＩＣ回路２２によるＤＭＡ（ダイレクト・メモリ・
アクセス）処理やドットパターン編集処理などに関連す
る信号であるが、詳細は更に後述する。

【００１１】図３は、図２に示すＡＳＩＣ回路２２を更
に詳細に示す回路ブロック図である。図示の通り、ＡＳ
ＩＣ回路２２は、回路各部を制御するコントローラ３５
と、ホストコンピュータ３３からの印字データに適宜な
ドットパターン編集を施す変換部３６と、ヘッドドライ
バ３４に印字データ３４ａ等を送出するデータ転送部３
７を中心的に備えている。コントローラ３５は、イメー
ジメモリ２１のデータ書き込み(WR)や読み出し(RD)を制
御するコントロール信号２１ａを出力する他、イメージ
メモリ２１の読み出しアドレスを定めるリード・アドレ
ス・レジスタ３８に所定値を設定する。また、ライト・
アドレス・レジスタ３９のアドレス値を、所定のタイミ
ングでインクリメントする。なお、リード・アドレス・
レジスタ３８及びライト・アドレス・レジスタ３９は、
内部アドレスバス２１ｂを介してイメージメモリ２１に
接続されている。このコントローラ３５の内部には、１
ｂｉｔのＤＭＡ指令レジスタが設けられており、このＤ
ＭＡ指令レジスタの出力に基づいてコントローラ３５の
ＤＭＡ処理が実行されたり、ＡＮＤゲート４０に対して
割り込み禁止信号４０ａが出力されたりする。また、コ
ントローラ３５は、変換部３６にも接続されており、後
述する各種の制御信号ＣＴＲに基づいて変換部３６を動
作させて、ドットパターン編集を実現する。なお、コン
トローラ３５は、セントロＩＦ部３２が出力するストロ
ーブ(stb) 信号３２ｂを受けて、データ３２ｃの受信タ
イミングを検知すると共に、同じストローブ信号３２ｂ
を受けるＡＮＤゲート４０に対して割り込み禁止信号４
０ａを出力する。

【００１２】データ転送部３７は、イメージメモリ２１
からの印字データを受け、これをヘッドドライバ３４に
送出する回路であり、コントローラ３５からの転送指令
３７ａと、データ・ラッチ信号３７ｂに基づいて動作す
る。転送指令３７ａは、コントローラ３５が印字開始の
タイミングを示す印字タイミング信号２３ｄをＣＰＵ２
３から受信したのちに、所要のタイミングで出力される
指令である。データ転送部３７は、この転送指令３７ａ
を受けて印字データ３４ａを送出した後、キャリッジ８
のエンコーダ信号に基づいて印字クロック３４ｃを出力
することにより、キャリッジ８の走行に合わせて印字ヘ
ッド５からインクを噴射させる。また、データ転送部３
７は、内部データバス２１ｃを介してイメージメモリ２
１に接続されており、コントローラ３５によって読み出
された１回の印字に必要な６４ノズル分のデータを、デ
ータ・ラッチ信号３７ｂの受信毎に順次にラッチして、
この印字データ３４ａを転送指令３７ａに基づきヘッド
ドライバ３４にシリアル転送する。

【００１３】インターフェース制御部４１は、ホスト側
からセントロＩＦ部３２を介して転送されるデータ３２
ｃを受ける部分であり、８ｂｉｔのパラレルデータであ
る受信データ３２ｃをＣＰＵ２３や変換部３６に送出す
る。なお、インターフェース制御部４１は、ACK やBUSY
等のコントロール信号３２ａで制御されて、ストローブ
信号３２ｂに同期してセントロＩＦ部３２からデータ３
２ｃを受信する。アドレス・デコーダ４２は、ＣＰＵ２
３から送出されるアドレス信号２３ａをデコードして、
該当するレジスタ等を選択する回路であり、データバス
２３ｂに送出されたデータは、選択された各レジスタ等
に設定される。

【００１４】変換部３６は、ホストコンピュータ３３か
らのコマンドに応答して内部回路が切り替わるようにな
っており、ボールド変換部３６Ａ（図４）又はイタリッ
ク変換部３６Ｂ（図６）として機能する。ボールド変換
部３６Ａの回路構成は、例えば、図４に示す通りであ
り、コントローラ３５からの制御信号ＣＴＲの一部であ
る制御信号Ａ，Ｂ，Ｃに基づいて動作して、インターフ
ェース制御部４１からの８ｂｉｔ印字データ“ａ…ｈ”
をボールド変換した後、内部データバス２１ｃに出力す
る。ここで、ボールド変換とは、印字ドットデータの各
ｂｉｔのデータ“Ｄi ”を、隣接ｂｉｔ例えば直ぐ上位
ｂｉｔのデータ“Ｄi+1 ”と論理ＯＲして出力する処
理、つまりＤi ＋Ｄi+1→Ｄi の処理をいい、縦線の太
いボールド文字（図１０（ｂ）参照）を印字させるとき
に活用される。なお、ボールド変換部３６Ａの説明で
は、制御信号Ａ，Ｂ，Ｃを、それぞれの機能に基づい
て、ボールド変換信号Ａ、ＬＳＢラッチ信号Ｂ、及びラ
ッチクリア信号Ｃと表現する。

【００１５】図４に示す通り、ボールド変換部３６Ａ
は、インターフェース制御部４１からの８ｂｉｔ印字デ
ータ“ａ…ｈ”のうち最下位ｂｉｔデータ“ｈ”をラッ
チするＤラッチ４３と、Ｄラッチ４３の出力“ｊ”及び
７ｂｉｔドットデータ“ａ…ｇ”を受けるＡＮＤゲート
列４４と、ＡＮＤゲート列４４の出力と８ｂｉｔ印字デ
ータ“ａ…ｈ”とを論理ＯＲするＯＲゲート列４５とで
構成されている。Ｄラッチ４３は、コントローラ３５か
らのＬＳＢラッチ信号Ｂの立ち上がりに同期して、８ｂ
ｉｔ印字データの最下位ｂｉｔデータ“ｈ”をラッチし
て出力するが、一方、コントローラ３５からのラッチク
リア信号Ｃが“０”になると強制的にクリアされてデー
タ“０”を出力する。また、ＡＮＤゲート列４４は、コ
ントローラ３５からのボールド変換信号Ａが“０”であ
ればゲートを開いて、８ｂｉｔデータ“ｊａ…ｇ”を出
力する。なお、図５は、ボールド変換部３６Ａの動作内
容を図示したものであるが詳細は後述する。

【００１６】図６は、イタリック変換部３６Ｂの回路例
を示したものである。イタリック変換部３６Ｂは、コン
トローラ３５からの制御信号ＣＴＲ、具体的には、制御
信号Ａ２−Ａ０，Ｂ７−Ｂ０，Ｃに基づいて動作して、
インターフェース制御部４１からの８ｂｉｔ印字データ
“ａ…ｈ”をイタリック変換した後、これを内部データ
バス２１ｃに出力する回路である。ここで、イタリック
変換とは、印字ドットの各ｂｉｔデータを、下位ｂｉｔ
方向に所定数だけシフトさせる処理をいい、アルファベ
ットなどを右傾斜に印字させるときに必要となる（図１
０（ｃ）参照）。なお、これ以降、イタリック変換部３
６Ｂの説明においては、制御信号Ａ２−Ａ０，Ｂ７−Ｂ
０，Ｃの各機能に基づいて、それぞれを、ビットシフト
信号Ａ２−Ａ０、ラッチ信号Ｂ７−Ｂ０、及びラッチク
リア信号Ｃと表現する。

【００１７】図６に示すように、イタリック変換部３６
Ｂは、８ｂｉｔ印字データ“ａ…ｈ”を所定ｂｉｔ数だ
け回転シフトさせた状態で出力するビットシフト回路４
６と、ラッチ信号Ｂ７−Ｂ０に同期してビットシフト回
路４６の出力をラッチする８ｂｉｔラッチ列４７とで構
成されている。ここで、ビットシフト回路４６の入出力
は、下位ｂｉｔ方向へのｂｉｔローテーションの関係に
あり、コントローラ３５からのビットシフト信号Ａ２−
Ａ０の値がＮの場合には、インターフェース制御部４１
から供給される８ｂｉｔ印字データ“ａ…ｈ”は、Ｎｂ
ｉｔだけ回転シフトした状態で出力される（図７参
照）。また、８ｂｉｔラッチ列４７を構成する各ラッチ
は、コントローラ３５からのラッチ信号Ｂ７−Ｂ０が
“０”のときデータを通過させ、“１”のときビットシ
フト回路４６の出力をラッチして、内部データバス２１
ｃに出力するが、一方、コントローラ３５からのラッチ
クリア信号Ｃが“０”になると全出力を“０”にクリア
する。図８は、このイタリック変換部３６Ｂの動作内容
を図示したものであるが詳細は後述する。

【００１８】図９は、図２に示すヘッドドライバ３４の
内部構成を図示したものである。ヘッドドライバ３４
は、データ転送部３７から送出される印字データ３４ａ
に基づいて印字ヘッド５を駆動する回路であり、パラレ
ル変換部４８と、ＡＮＤゲート列４９と、ドライバ５０
とで構成されている。パラレル変換部４８は、転送クロ
ック３４ｂに同期してシリアル転送されてくる印字デー
タ３４ａを取り込むと共に、６４ｂｉｔ（印字ヘッドの
縦１列のノズル分）のシリアルデータをパラレルデータ
に変換する回路である。そして、このパラレルデータ
は、印字クロック３４ｃに同期して、ＡＮＤゲート列４
９を通過してドライバ５０に伝えられ、印字ヘッド５か
らは、対応するドットパターンによりインクが噴射され
る。

【００１９】続いて、以上の構成からなるプリンタにつ
いて、ボールド変換処理やイタリック変換処理の動作内
容を説明する。〔ボールド変換処理〕コンピュータ使用者がボールド変
換文字の印刷を希望した場合には、ホストコンピュータ
３３からプリンタ１に向けて「ボールド指定コマンド」
が送出される。また、「転送コマンド」や、印字ヘッド
の一走行における横方向印字ドット数に対応した「転送
バイト数（ｎ）」が送出され、これに続いて、ｎバイト
からなる印字データ（イメージデータ）が転送される。
このような初期状態においては、ＡＳＩＣ回路２２の割
り込み禁止信号４０ａ（図３参照）はＨレベルであるの
で、ホストコンピュータ３３から「ボールド指定コマン
ド」が転送されると、その時のストローブ(stb) 信号３
２ｂに対応して、ＣＰＵ２３には、セントロ・データ受
信の割り込み信号２３ｃが加わる。そして、ＣＰＵ２３
は、ＡＳＩＣ回路２２のコントローラ３５を介して、変
換部３６に形成されている図４に示すボールド変換部３
６Ａを選択する。

【００２０】「転送コマンド」や、それに引き続く「転
送バイト数」を受信した時にも、ＣＰＵ２３にセントロ
・データ受信の割り込みがかかるので、ＣＰＵ２３は、
「転送バイト数」受信の割り込みに対応して、コントロ
ーラ３５内の該当レジスタに転送バイト数（＝ｎ）を設
定し、ライト・アドレス・レジスタ３９に所定アドレス
値を設定すると共に、コントローラ３５内のＤＭＡ指令
レジスタにＤＭＡ実行のための１ｂｉｔデータ“１”を
設定する。ＤＭＡ指令レジスタに“１”が設定される
と、コントローラ３５は、割り込み禁止信号４０ａをＬ
レベルにするので、これ以降、ＣＰＵ２３にはセントロ
ＩＦ部３２からの割り込みがかからないことになりＤＭ
Ａ処理が開始される。つまり、その後、セントロＩＦ部
３２はｎバイトの印字データを順次に送ってくるが、Ｃ
ＰＵ２３には割り込みがかからず、ＡＳＩＣ回路２２で
のＤＭＡ処理によって、印字データの編集処理や編集デ
ータのイメージメモリ２１への書き込み処理が行われ
る。

【００２１】具体的には、図４のボールド変換部３６Ａ
が動作して、インターフェース制御部４１を介してセン
トロＩＦ部３２から受信した８ｂｉｔ印字データをボー
ルド変換し、ボールド変換後の印字データがイメージメ
モリ２１に書き込まれる。以下、図５を参照しつつ、ボ
ールド変換部３６Ａの動作内容を説明する。ホストコン
ピュータ３３から「ボールド指定コマンド」を受信して
いない状態であれば、ＤＭＡ処理中、ボールド変換信号
Ａが“１”であり（無変換モード）、ＡＮＤゲート列４
４の全出力が“０”であるので、ＯＲゲート列４５から
は、インターフェース制御部４１からの印字データ“ａ
…ｈ”がそのまま出力される（図５（ａ）参照）。しか
し、今は、ホストコンピュータ３３から「ボールド指定
コマンド」を既に受信した状態にあるので、ＤＭＡ処理
中、ボールド変換信号Ａが“０”であり、それ故に、Ａ
ＮＤゲート列４４の出力は、“ｊａ…ｇ”となり、次の
ボールド変換処理が行われる。

【００２２】ボールド変換処理の開始時、つまり、ｎバ
イトの印字データの第１バイト目（印字用紙の左端のデ
ータ）のボールド変換時には、コントローラ３５は、ラ
ッチクリア信号Ｃを“０”にして、Ｄラッチ４３の出力
“ｊ”を強制的に“０”クリアする。すると、ＯＲゲー
ト列４５の一方の入力が“０ａ1 …ｇ1 ”となり、他方
の入力は“ａ1 b1……ｈ1 ”であるので、ＯＲゲート列
４５の出力は、“ａ1 ，ａ1 ＋ｂ1 ，ｂ1 ＋ｃ1 ，ｃ1
＋ｄ1 ，…，ｇ1 ＋ｈ1 ”となる（図５（ｂ）参照）。
そして、このボールド変換後のデータが適宜なタイミン
グでイメージメモリ２１に書き込まれる。１バイト目の
印字データについて、イメージメモリ２１への書き込み
が完了すると、次に、コントローラ３５は、ラッチクリ
ア信号Ｃを“１”にすると共に、ＬＳＢラッチ信号Ｂを
立ち上げる（図５（ｃ）参照）。すると、この動作に応
答してＤラッチ４３には、第１バイト目の印字データの
最下位ｂｉｔデータ“ｈ1”がラッチされることにな
り、ＯＲゲート列４５の出力は、“ａ1 ＋ｈ1 ，ａ1＋
ｂ1 ，ｂ1 ＋ｃ1 ，ｃ1 ＋ｄ1 ，…，ｇ1 ＋ｈ1 ”とな
る。但し、この時には、イメージメモリ２１への書き込
みタイミングが終了しているので、このデータがイメー
ジメモリ２１に書き込まれることはない。

【００２３】続いて、第２バイト目の印字データ“ａ2
ｂ2 ｃ2 …ｈ2 ”を受信したタイミングでは、Ｄラッチ
４３は、第１バイト目データの最下位ｂｉｔデータ“ｈ
1 ”を出力しているので、ＯＲゲート列４５の出力は、
“ａ2 ＋ｈ1 ，ａ2 ＋ｂ2 ，ｂ2 ＋ｃ2 ，ｃ2 ＋ｄ2 ，
……，ｇ2 ＋ｈ2 ”となる（図５（ｄ）参照）。そし
て、この変換データが適宜なタイミングでイメージメモ
リ２１に書き込まれる。その後、コントローラ３５は、
ＬＳＢラッチ信号Ｂを立ち上げるので、これに応答し
て、Ｄラッチ４３には、第２バイト目の最下位ｂｉｔデ
ータ“ｈ2 ”がラッチされることになり、ＯＲゲート列
４５の出力は、“ａ2 ＋ｈ2 ，ａ2 ＋ｂ2 ，ｂ2 ＋ｃ2
，ｃ2 ＋ｄ2 ，……，ｇ2 ＋ｈ2 ”となる。セントロ
ＩＦ部３２から第３バイト目以降の印字データ“ａi ｂ
i ｃi …ｈi”を受信した場合も同様であって、イメー
ジメモリ２１には、ボールド変換された８ｂｉｔデータ
“ａi ＋ｈi-1 ，ａi ＋ｂi ，ｂi ＋ｃi ，ｃi ＋ｄi
，……，ｇi ＋ｈi ”が書き込まれ、その後、Ｄラッ
チ４３には、その時の最下位ｂｉｔデータ“ｈi ”がラ
ッチされることで、次の印字データに対するボールド変
換処理の準備が行われる。

【００２４】このようにして、印字データ“ａi ｂi ｃ
i …ｈi ”の受信、各印字データに対するボールド変換
“ａi ＋ｈi-1 ，ａi ＋ｂi ，ｂi ＋ｃi ，ｃi ＋ｄi
，……，ｇi ＋ｈi ”、及び、ボールド変換後の印字
データの書き込みがＤＭＡ処理によって実現され、印字
ヘッドの最上位ノズルに対応する１ラスタ目の印字デー
タ（ｎバイト）の書き込み処理が完了する。そこで、コ
ントローラ３５は、この一の「転送コマンド」による最
後の印字データの受信に合わせて、ＤＭＡ指令レジスタ
を“１”から“０”を戻して、割り込み禁止信号４０ａ
をＬレベルからＨレベルに戻す。そのため、第ｎ番目の
印字データを受信した後は、セントロＩＦ部３２からの
ストローブ信号３２ｂに対応して、ＣＰＵ２３にセント
ロ受信割り込みがかかることになる。従って、次回の
「転送コマンド」受信に基づく割り込みが生じた後、上
記したのと同じ手順でＤＭＡ処理が開始されて、２ラス
タ目のｎバイトの印字データについて、印字データの受
信、各印字データに対するボールド変換、及びボールド
変換後の各印字データの書き込みが行われる。

【００２５】このような処理を繰り返した結果、１行分
（印字ヘッドの１走行分）の印字ドットデータ、つまり
６４ラスタ分の印字データの格納が終了した段階で、Ｃ
ＰＵ２３は、ＡＳＩＣ回路２２のコントローラ３５に対
し、印字のための準備指令を出力し、また、キャリッジ
８の走行を開始させる。そして、キャリッジ８が定速に
達した時点（印字開始位置に到達した時点）で、印字開
始のための印字タイミング信号２３ｄを、ＡＳＩＣ回路
２２のコントローラ３５に送る。これに応答して、ＡＳ
ＩＣ回路２２のコントローラ３５は、イメージメモリ２
１に格納されている印字データから、印字ヘッド５の縦
一列のノズルに対応する６４ビットのデータを順次読み
出す。そして、データ転送部３７を介して、これをヘッ
ドドライバ３４にシリアル転送する。また、キャリッジ
８のエンコーダ信号に基づいて作成される印字クロック
３４ｂをヘッドドライバ３４に出力する。ヘッドドライ
バ３４は、この印字クロック３４ｂに基づいて、その直
前にシリアル転送されている印字データを一気にパラレ
ル出力するので、計６４個のノズルに対応した圧電素子
は、選択的に駆動されてインクを噴射させる。図１０
（ｂ）は、ボールド変換された印字データによる印字結
果を図示したものである。印字用紙の左端部を除いて、
各ドットデータは、直ぐ左のドットデータを重ねた関係
（ＯＲ関係）の印字結果となっており、縦線を横太に編
集した印字結果となっている。

【００２６】〔イタリック変換処理〕続いて、イタリッ
ク変換処理について説明する。コンピュータ使用者がイ
タリック変換文字の印刷を希望した場合には、ホストコ
ンピュータ３３から「イタリック指定コマンド」が送出
される。そこで、ＣＰＵ２３は、ＡＳＩＣ回路２２のコ
ントローラ３５を介して、変換部３６に形成されている
イタリック変換部３６Ｂを選択する。「転送コマンド」
や「転送バイト数（ｎ）」がホストコンピュータ３３か
ら送出されてくること、及び、これに続いて、ｎバイト
からなる印字データが転送されてくることは、ボールド
変換処理の場合と同様であるので、ここでは、ＤＭＡ処
理による印字データのイタリック変換と、変換された印
字データの書き込みについてのみ説明する。なお、イタ
リック変換の具体的内容は適宜に設計可能であるが、こ
の実施の形態では、縦１１ドットで形成される文字キャ
ラクターのうち、最初の３ラスタのドットデータを右に
３ｂｉｔシフトさせ、次の３ラスタを右に２ｂｉｔシフ
トさせ、その次の３ラスタを右に１ｂｉｔシフトさせ、
残りの２ラスタはシフトさせないことにする（図１０
（ｃ）参照）。

【００２７】以下、図８を参照しつつ、イタリック変換
部３６Ｂの動作内容を説明する。ホストコンピュータ３
３から「イタリック指定コマンド」を受信していない
か、或いは、縦１１ドットの印字ドットデータの最後の
２ラスタ分の印字データを受信している状態であれば、
ＤＭＡ処理中、ビットシフト信号Ａ２−Ａ０が“００
０”であり（無変換モード）、また、８ｂｉｔのラッチ
信号Ｂ７−Ｂ０がすべて“０”であるので、８ｂｉｔラ
ッチ列４７からは、インターフェース制御部４１からの
印字データ“ａ…ｈ”がそのまま出力される（図８
（ａ）参照）。しかし、今は、ホストコンピュータ３３
から「ボールド指定コマンド」を受信した状態にあり、
且つ、縦１１ドットの文字キャラクターのうち第１ラス
タの第１バイト目の印字データを受信した状態にあるの
で、次のイタリック変換処理が行われる。イタリック変
換処理の開始時、つまり、ｎバイトの印字データの第１
バイト目（印字用紙の左端のデータ）のイタリック変換
時には、コントローラ３５は、先ずラッチクリア信号Ｃ
を“０”にして、８ｂｉｔラッチ列４７の出力を強制的
に“０…０”にクリアする（図８（ｂ）参照）。その
後、コントローラ３５は、ラッチ信号Ｂ７−Ｂ０をすべ
て“１”にしてラッチ状態にした後、ラッチクリア信号
Ｃを“１”に戻すと共に、ビットシフト信号Ａ２−Ａ０
を“０１１”に設定する（図８（ｃ）参照）。この時、
ビットシフト回路４６には、第１バイト目の印字データ
“ａ1 ｂ1 ｃ1 ｄ1 ｅ1 ｆ1 ｇ1 ｈ1 ”が入力されてい
るので、図７の真理値表に従って、変換データ“ｆ1 ｇ
1 ｈ1 ａ1 ｂ1 ｃ1 ｄ1 ｅ1 ”が出力される。但し、こ
のタイミングでは、ラッチ信号Ｂ７−Ｂ０が“１…１”
であるので、８ｂｉｔラッチ列４７の出力は“０…０”
のままである。

【００２８】その後、コントローラ３５は、ラッチ信号
Ｂ７−Ｂ０の下位５ｂｉｔを“０”にするので、これに
合わせて８ｂｉｔラッチ列４７の出力は“０００ａ1 ｂ
1 ｃ1 ｄ1 ｅ1 ”となり、このイタリック変換された印
字データがイメージメモリ２１に書き込まれる（図８
（ｄ）参照）。イメージメモリ２１へのデータ書き込み
が完了した後、コントローラ３５は、ラッチ信号Ｂ７−
Ｂ０の上位３ｂｉｔも“０”にするので、これに合わせ
て８ｂｉｔラッチ列４７の出力は“ｆ1 ｇ1 ｈ1 ａ1 ｂ
1 ｃ1 ｄ1 ｅ1 ”となる（図８（ｅ）参照）。但し、こ
のデータは、イメージメモリ２１に書き込まれることは
ない。その後、第１ラスタの第２バイト目の印字データ
“ａ2 ｂ2 ｃ2 ｄ2 ｅ2 ｆ2ｇ2 ｈ2 ”を受信すると、
ビットシフト回路４６の出力は、変換されて“ｆ2 ｇ2
ｈ2 ａ2 ｂ2 ｃ2 ｄ2 ｅ2 ”となるが、ラッチ信号Ｂ７
−Ｂ０が“１…１”であるので、８ｂｉｔラッチ列４７
の出力は前回入力された印字データ“ｆ1 ｇ1ｈ1 ａ1
ｂ1 ｃ1 ｄ1 ｅ1 ”がラッチされたままである（図８
（ｆ）参照）。

【００２９】そして、コントローラ３５が、ラッチ信号
Ｂ７−Ｂ０の下位５ｂｉｔを“０”にするのに合わせ
て、８ｂｉｔラッチ列４７の出力は“ｆ1 ｇ1 ｈ1 ａ2
ｂ2 ｃ2 ｄ2 ｅ2 ”となり、この印字データが適宜なタ
イミングでイメージメモリ２１に書き込まれる（図８
（ｇ）参照）。次に、コントローラ３５は、ラッチ信号
Ｂ７−Ｂ０の上位３ｂｉｔを“０”にするので、これに
合わせて８ｂｉｔラッチ列４７の出力は“ｆ2 ｇ2 ｈ2
ａ2 ｂ2 ｃ2 ｄ2 ｅ2 ”となるが、前述の通り、このデ
ータがイメージメモリ２１に書き込まれることはない
（図８（ｈ）参照）。以下、同様であって、ラッチ信号
Ｂ７−Ｂ０を“１１１１１１１１”から“１１１０００
００”に変化させることにより、イタリック変換データ
“ｆi-1 ｇi-1 ｈi-1 ａi ｂi ｃi ｄi ｅi ”を８ｂｉ
ｔラッチ列４７に出力してイメージメモリ２１に書き込
み、その後、ラッチ信号Ｂ７−Ｂ０を“０００００００
０”から“１１１１１１１１”に変化させることによっ
て、８ｂｉｔラッチ列４７の上位３ｂｉｔに、そのとき
の印字データの上位３ｂｉｔ“ｆi ｇi ｈi ”を保存す
る。

【００３０】このような処理を繰り返しつつ、第１ラス
タから第３ラスタまでの合計３×ｎバイトの印字データ
について、イタリック変換及びデータ書き込みの処理を
完了させる。その後の第４ラスタから第６ラスタまでの
動作は、ビットシフト信号Ａ２−Ａ０が“０１０”であ
る点、及び、図８（ｄ）のタイミングでラッチ信号Ｂ７
−Ｂ０が“１１００００００”となる点を除けば、第１
ラスタから第３ラスタまでの処理と同様である。同様
に、第７〜９ラスタについては、ビットシフト信号Ａ２
−Ａ０が“００１”であり、図８（ｄ）のタイミングで
ラッチ信号Ｂ７−Ｂ０が“１０００００００”となる。
第１０〜１１ラスタについては、ビットシフト信号Ａ２
−Ａ０が“０００”であり、図８（ｄ）のタイミングで
ラッチ信号Ｂ７−Ｂ０が“００００００００”となる。
第１２〜２２ラスタについても、これと同様であって、
３ラスタ毎にｂｉｔシフト数やラッチ信号Ｂ７−Ｂ０の
状態が推移する。以上の処理を繰り返した結果、１行分
（印字ヘッドの１走行分）の印字ドットデータ、つまり
６４ラスタ分の印字データの格納が終了した段階で、Ｃ
ＰＵ２３は、ＡＳＩＣ回路２２のコントローラ３５に対
し、印字のための準備指令を出力し、ボールド変換処理
において説明したと同様の手順を経て、計６４個のノズ
ルに対応した圧電素子は、選択的に駆動されてインクを
噴射させる。図１０（ｃ）は、イタリック変換された印
字データによる印字結果を図示したものである。各ドッ
トデータは、適当なドット数だけ右にシフトされて、全
体として右傾斜のイタリック変換文字になっている。

【００３１】以上、本発明の一実施の形態について説明
したが、本発明は、これに限定されず種々の変更が可能
である。特に、ボールド変換部３６Ａやイタリック変換
部３６Ｂは、一回路例を示したものに過ぎず、図１０
（ｂ）（ｃ）の印字結果と同等又は類似の印字結果を得
るものであれば、いかなる回路構成を採っても良い。ま
た、コントローラからの制御信号ＣＴＲによる制御内容
も、変換部の回路構成などに合わせて適宜に変更できる
のは勿論である。いずれにしても、本発明では、ＤＭＡ
処理によってデータ書き込み／読み出し処理が行われ、
且つ、ハードロジック回路で構成された変換部によって
所定の編集処理が行われるので、これらの処理中、ＣＰ
Ｕはアドレスバスやデータバスを自由に使用できて、処
理の円滑化や迅速化が実現される。

【００３２】

【発明の効果】以上のように請求項１の発明に係る印刷
記録装置によれば、、ＤＭＡ指令に基づいてホストから
の印字情報を記憶手段に直接に転送するハードロジック
回路を備えているので、ＣＰＵの負担が軽減されて、全
体として処理が迅速化される。また、前記のハードロジ
ック回路は、ドットデータの編集を行う変換部を有して
いるので、ホスト側からドットパターン編集の必要な印
字情報が転送されてきた場合にも、印字時間が増加して
しまうことがない。また、請求項２の発明に係る印刷記
録装置によれば、上記の効果に加えて、使用頻度の高い
ボールド変換やイタリック変換がハードロジック回路で
実現されるので、高価なＣＰＵを採用することなく、迅
速に編集処理を行うことができる。さらに請求項３の発
明に係る印刷記録装置によれば、上記効果に加え、ホス
トからインターフェース部を介して転送されるデータ
を、ＣＰＵおよび変換部に直接送出するインターフェー
ス制御部も、ハードロジック回路で実現されるので、ホ
ストから転送されたデータを迅速に変換部に送出し、か
つ編集処理を行うことができる。請求項４の発明に係る
印刷記録装置によれば、上記効果に加え、変換部におい
て印字情報をラスタ方向に編集して記憶手段に書込み、
ヘッドドライバにより、複数ラスタ分のイメージデータ
を１ラインとして印字ヘッドに送出するので、印字情報
をラスタ方向に編集して迅速に記憶手段に書込み、複数
ラスタ分のイメージデータを１ラインとして印字ヘッド
で高速に印字することができる。請求項５の発明に係る
印刷記録装置によれば、上記効果に加え、印字ヘッド
を、インク液滴を吐出してドットパターン状の印字をす
るインクジェット式ヘッドとしているので、高解像度の
パターンでも、高価なＣＰＵを使用することなく迅速に
編集し、印字することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態によるインクジェット式プ
リンタの概略外観図である。

【図２】上記インクジェット式プリンタの制御系のブロ
ック図である。

【図３】上記インクジェット式プリンタのＡＳＩＣ回路
の内部ブロック図である。

【図４】制御系におけるボールド変換部の具体的な回路
構成図である。

【図５】ボールド変換部の動作内容を説明する図であ
る。

【図６】制御系におけるイタリック変換部の具体的な回
路構成図である。

【図７】イタリック変換部の動作を説明する真理値表を
示す図である。

【図８】イタリック変換部の動作内容を説明する図であ
る。

【図９】ヘッドドライバの構成を示すブロック図であ
る。

【図１０】パターン編集されたドットデータによる印刷
結果を示す図である。

【符号の説明】

１プリンタ（印刷記録装置）５印字ヘッド２１イメージメモリ（記憶手段）２２ＡＳＩＣ回路（ハードロジック回路）２３ＣＰＵ３３ホストコンピュータ（ホスト）３４ヘッドドライバ３６変換部

Claims

【特許請求の範囲】

【請求項１】ホストから印字情報を受取り、該印字情
報をイメージデータとして記憶手段に書込み、該記憶手
段に書込まれたイメージデータを読出して、印字ヘッド
により印字する印刷記録装置において、装置各部の動作をプログラム制御するＣＰＵと、前記記憶手段から読出したイメージデータに基づいて印
字ヘッドを駆動する印字ヘッドドライバと、前記ホスト、ＣＰＵ、記憶手段及び印字ヘッドドライバ
の間に介在され、前記ＣＰＵからのダイレクト・メモリ
・アクセス（ＤＭＡ）指令に基づいてホストからの印字
情報を前記記憶手段に直接に転送するハードロジック回
路とを備え、前記ハードロジック回路は、前記記憶手段へのデータの
書込み時にドットパターン編集を行う変換部を有したこ
とを特徴とする印刷記録装置。
【請求項２】前記変換部は、ボールド変換処理又はイ
タリック変換処理を実現することを特徴とする請求項１
に記載の印刷記録装置。
【請求項３】前記ハードロジック回路は、前記ホスト
からインターフェース部を介して転送されるデータを、
前記ＣＰＵおよび変換部に直接送出するインターフェー
ス制御部を有したことを特徴とする請求項１または２に
記載の印刷記録装置。
【請求項４】前記変換部は、前記印字情報をラスタ方
向に編集して前記記憶手段に書込むものであり、複数ラスタ分のイメージデータを１ラインとして前記印
字ヘッドに送出するヘッドドライバをさらに有したこと
を特徴とする請求項１から３のいずれかに記載の印刷記
録装置。
【請求項５】前記印字ヘッドは、インク液滴を吐出し
てドットパターン状の印字をするインクジェット式ヘッ
ドであることを特徴とする請求項１から４のいずれかに
記載の印刷記録装置。