JP2001186177A - 伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＭセクションＤＣＣ及びＲセクションＤＣＣ
バイトを共にサポートできる伝送装置を提供する。 【解決手段】 複数のインタフェース部とパケットデー
タを処理するパケット処理部とを有する伝送装置におい
て、同期フレームから受信クロックを抽出する複数の受
信クロック生成部と、装置内クロックを生成する装置内
クロック生成部と、受信メモリと、受信クロックに同期
して、同期フレームからオーバヘッド中の所定位置にマ
ッピングされた第１データを分離する複数のデータ分離
部と、受信クロックに同期して、第１データを受信メモ
リに書き込む第１データ受信部と、装置内クロックに同
期して、第１データを受信メモリから読み出してパケッ
ト処理部に送信する第１データ送信部と、装置内クロッ
クに同期して、第１データ送信部より送信された第１デ
ータを受信するパケット受信部とを具備して構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、伝送装置に関し、
特に、同期フレームのオーバヘッドにマッピングされた
パケットの処理に関する。

【０００２】

【従来の技術】マルチメディア時代を迎え、高速・柔軟
・高信頼性・経済性がネットワークに要求されている。
ＳＯＮＥＴ(Synchronous Optical Network)やＳＤＨ(Sy
nchronous Digital Hierarchy)等の同期網においても、
かかる要求を満足させるべく進展している。同期網にお
いて、データ信号は同期フレームに収容されて伝送され
る。同期フレームは、セクション・オーバヘッドとペイ
ロードとにより構成される。セクション・オーバヘッド
は、ネットワークの運用や管理を行うため必要な情報で
あり、フレームの先頭を表す情報、ネットワーク内で伝
送エラーや故障が生じたときに、ユーザやネットワーク
保守者に知らせる情報、試験や復旧のための切替え制御
情報等が挿入される。ペイロードには、ユーザから送ら
れてきた情報等が挿入される。

【０００３】例えば、ＳＤＨでは、セクション・オーバ
ヘッドは、９バイト×９行からなり、上３行が中継セク
ション・オーバヘッド、４行目がポインタ、下５行が多
重セクション・オーバヘッドである。中継セクション・
オーバヘッドは、一般的には、中継伝送装置と中継伝送
装置との間、あるいは、中継伝送装置と端局中継装置と
の間の伝送路の管理に使用される。多重セクション・オ
ーバヘッドは、一般的には、端局中継伝送装置間の伝送
路の管理に使用される。

【０００４】中継セクション・オーバヘッドは、フレー
ム同期（Ａ１，Ａ２）、ＳＴＭ−Ｎ内の各ＳＴＭ−１Ａ
の識別番号（Ｃ）、中継セクションの誤り監視（Ｂ
１）、中継セクションの音声打合（Ｅ１）、中継セクシ
ョンの故障特定（Ｆ１）、中継セクションのデータ通信
（ＲセクションＤＣＣ）（Ｄ１〜Ｄ３）より構成され
る。

【０００５】また、多重化セクション・オーバヘッド
は、セクションの誤り監視（Ｂ２）、切り替え系の制御
（Ｋ１）、多重セクション状態の転送（Ｋ２）、多重セ
クションのデータ通信（ＭセクションＤＣＣ）（Ｄ４〜
Ｄ１２）、多重予備（Ｚ１）、多重誤り状態通知（Ｚ
２）、多重セクションの音声打合せ（Ｂ２）より構成さ
れる。

【０００６】同期網では、運用保守の効率化、迅速な故
障故障解析作業等を可能にするためにオペレーションシ
ステムが構築されている。オペレーションシステムは、
対象伝送装置が検出しているアラーム発生状態、制御状
態及び回線品質情報を収集する監視機能、対象伝送装置
への回線設定及び運用条件に対応した各種設定を行う設
定機能、対象伝送装置の故障切分けのために各種保守制
御を行う制御機能等を有する。

【０００７】かかるオペレーションシステムの機能を迅
速・高効率で実現するために、オペレーションシステム
に直接接続される伝送装置とは、ＬＡＮ等により接続し
て、データ通信を行う。オペレーションシステムは、そ
れ以外の伝送装置とは、ＳＤＨ／ＳＯＮＥＴの上記Ｍセ
クションＤＣＣとＲセクションＤＣＣを使用して、デー
タ通信を行う。

【０００８】ＭセクションＤＣＣ及びＲセクションＤＣ
Ｃは、それぞれ１フレーム（１２８μｓｅｃ）毎に９バ
イトと３バイトであり、５７６ｋｂｐｓと１９２ｋｂｐ
ｓのビット列として扱われる。通信プロトコルとして
は、例えば、ＴＣＰ／ＩＰ等のＬＡＮ方式のＨＤＬＣ等
でパケットデータとして扱われる。

【０００９】従来、ＳＤＨ／ＳＯＮＥＴ伝送装置のＤＣ
Ｃを処理するために、同期フレームを終端するインタフ
ェースパッケージとＤＣＣを処理する監視制御パッケー
ジが別々に設けられ、以下のように処理されていた。イ
ンタフェースパッケージには、光伝送路を終端するため
のインタフェース部が設けられている。光伝送路より入
力された同期フレームのオーバヘッドは、インタフェー
ス部のオーバヘッド分離部でフレームから分離され、受
信ＤＣＣバイト処理部に出力される。受信ＤＣＣバイト
処理部は、オーバヘッドからＤＣＣバイトを取り出し
て、５７６ｋｐｂｓ又は１９２ｋｂｐｓの信号として、
ＤＣＣパケットを、ケーブル等を通して、監視制御パッ
ケージ中に設けられたパケット終端部に受信ＤＣＣとし
て出力する。

【００１０】一方、送信ＤＣＣバイトは、上記パケット
終端部よりケーブル等を通して、インタフェース部内の
送信ＤＣＣバイト処理部に入力される。送信ＤＣＣバイ
ト処理部は、ＤＣＣバイトを受信して、パケットに組み
立ててから、パケットをオーバヘッドに挿入してから、
オーバヘッド挿入部に出力する。オーバヘッド挿入部
は、同期フレーム中にオーバヘッドを挿入して、光伝送
路に出力する。

【００１１】伝送装置内と各光伝送路のクロックが同期
していない可能性があり、ＤＣＣバイトのスリップを防
止するべく、受信の光伝送路側と同期したクロックを受
信クロック、送信の光伝送路側と同期したクロックを送
信クロックとしてケーブルを通して、パケット終端部に
供給している。

【００１２】

【発明が解決しようとする課題】伝送装置の大容量・高
密度化により、伝送装置が収容する光伝送路の数が増加
している。特に、５０／１５０／６００Ｍｂｐｓ等の低
速の光インタフェースを収容して、２．４Ｇｂｐｓ等の
高速基幹ネットワークに接続する場合、数多くの低速光
インタフェースを収容する必要がある。一方、光インタ
フェース部では、光モジュールの小型化、ＬＳＩの大規
模集積化等により、１枚のＰＣＢ(PackageComponent Bl
ock)に複数の光伝送路を接続することが一般的になって
きている。そのため、伝送装置が扱うべきＤＣＣバイト
の数（ＤＣＣ処理部の数）が増加している。

【００１３】更に、光中継装置を含むネットワーク上で
柔軟なＤＣＣ接続を行うには、各伝送路毎に、Ｍセクシ
ョンとＲセクションの２種類の速度の違うＤＣＣバイト
を使用できるようにしておく必要があり、このために
は、Ｍセクション用とＲセクション用で別々にＤＣＣバ
イト処理部を用意しなければならず、ネットワークの構
成が複雑になり、数多くの光伝送路を収容するようにな
ると、各伝送装置が数多くのＤＣＣを処理する必要があ
る。

【００１４】従来の伝送装置では、各ＤＣＣ処理部毎
に、受信ＤＣＣ、受信クロック、送信ＤＣＣ及び送信ク
ロックを４本の信号線を使用して、監視制御パッケージ
のパケット終端部との間で送受信する必要があった。そ
のため、インタフェース部と監視制御部を接続する信号
線数および監視制御部のパケット終端部のピン数の増加
により、回路規模が増加して、監視制御部のハードウェ
アの増大及びコスト増加を招いていた。

【００１５】これを防止するには、Ｍセクション／Ｒセ
クションのどちらか一方のみに対応するように制限した
り、光インタフェース部のＰＣＢ内の複数のＤＣＣの中
で一部にのみ対応するよう制限したりすることに対処す
る以外になく、伝送装置に接続される全てのＤＣＣバイ
トを扱うことができないという制限が発生する。

【００１６】本発明の目的は、小規模なハードウェアで
装置内の全てのＤＣＣバイトを柔軟に扱うことのできる
伝送装置を提供することである。

【００１７】

【課題を解決するための手段】本発明の１側面によれ
ば、オーバヘッドとペイロードとで構成される同期フレ
ームを終端する複数のインタフェース部と、前記オーバ
ヘッドにマッピングされるデータにより構成されるパケ
ットデータを処理するパケット処理部とを有する伝送装
置であって、入力される同期フレームから受信クロック
を抽出する前記各インタフェース部に設けられた複数の
受信クロック生成部と、装置内クロックを生成する装置
内クロック生成部と、少なくとも１個の前記インタフェ
ース部に設けられた受信メモリと、前記受信クロックに
同期して、前記同期フレームから前記オーバヘッド中の
所定位置にマッピングされた第１データを分離する前記
各インタフェース部に設けられた複数のデータ分離部
と、前記受信クロックに同期して、前記第１データを前
記受信メモリに書き込む前記インタフェース部に設けら
れた第１データ受信部と、前記装置内クロックに同期し
て、前記第１データを前記受信メモリから読み出して前
記パケット処理部に送信する前記インタフェース部に設
けられた第１データ送信部と、前記装置内クロックに同
期して、前記第１データ送信部より送信された前記第１
データを受信する前記パケット処理部に設けられたパケ
ット受信部とを具備したことを特徴とする伝送装置が提
供される。

【００１８】本発明の他の側面によれば、オーバヘッド
とペイロードとで構成される同期フレームを終端する複
数のインタフェース部と、前記オーバヘッドにマッピン
グされるデータにより構成されるパケットを処理するパ
ケット処理部とを有する伝送装置であって、入力される
同期フレームから受信クロックを抽出する前記各インタ
インタフェース部に設けられた複数の受信クロック生成
部と、装置内クロックを生成する装置内クロック生成部
と、前記複数のインタフェース部に設けられた複数の受
信メモリと、前記受信クロックに同期して、前記同期フ
レームから前記オーバヘッド中の第１所定位置にマッピ
ングされた第１データを分離する前記各インタフェース
部に設けられた複数のデータ分離部と、前記受信クロッ
クに同期して、前記第１データを前記受信メモリに書き
込む前記各インタフェース部に設けられた複数の第１デ
ータ受信部と、前記第１データを前記複数の受信メモリ
から読み出して、それぞれパケットに組み立て、前記装
置内クロックに同期して、パケット単位で多重化して、
前記パケット処理部に送信する前記インタフェース部に
設けられた第１パケット送信部と、前記装置内クロック
に同期して、前記第１パケット送信部よりパケットを受
信する前記パケット処理部に設けられた第２パケット受
信部とを具備したことを特徴とする伝送装置が提供され
る。

【００１９】

【発明の実施の形態】本発明の実施形態の説明をする前
に本発明の原理を説明する。図１は、本発明の原理図で
ある。図１に示すように、伝送装置は、オーバヘッドと
ペイロードとで構成される同期フレームを終端する複数
のインタフェース部２＃ｉ（ｉ＝１〜ｎ）と、オーバヘ
ッドにマッピングされるデータにより構成されるパケッ
トデータを処理するパケット処理部４とを有する。伝送
装置には、装置内クロック生成部８が設けられている。
各インタフェース部２＃ｉは、受信クロック生成部６＃
ｉ、受信メモリ１０＃ｉ、データ分離部１２＃ｉ、第１
データ受信部１４＃ｉ及び第１データ送信部１６＃ｉを
含む。パケット処理部４は、パケット受信部１８を含
む。

【００２０】以下、図１の動作説明をする。伝送路より
インタフェース部２＃ｉに同期フレームが入力される。
受信クロック生成部６＃ｉは、入力される同期フレーム
の各ビットに同期した受信クロックを抽出する。データ
分離部１４＃ｉは、受信クロックに同期して、同期フレ
ームからオーバヘッド中の所定位置にマッピングされた
第１データ（例えば、ＭセクションＤＣＣ又はＲセクシ
ョンＤＣＣ）を分離する。第１データ受信部１４＃ｉ
は、受信クロックに同期して、第１データを受信して、
メモリ１０＃ｉに書き込む。

【００２１】第１データ送信部１６＃ｉは、装置内クロ
ックに同期して、第１データを受信メモリから読み出し
てパケット処理部４に送信する。これにより、パケット
処理部４には装置内クロックに同期したパケットデータ
が送信されて、受信クロックから装置内クロックに乗り
換えられる。パケット受信部１８は、装置内クロックに
同期して、パケットを受信することができる。このと
き、パケット処理部４には、受信クロックをインタフェ
ース部２＃ｉより分配していないので、信号線数を削減
でき、回路構成が簡単になる。

【００２２】図２は、本発明の伝送ネットワークの実施
形態図である。図２に示すように、伝送ネットワーク
は、オペレーションシステム２０、伝送装置２２＃ｉ
（ｉ＝１〜４）により構成される。オペレーションシス
テム２０と伝送装置２２＃１との間は、ＬＡＮ等のケー
ブル２４により接続されている。伝送装置２２＃ｉと伝
送装置２２＃ｊとの間は光伝送路２６＃ｉｊの基幹伝送
路により接続されている。尚、本実施形態では、基幹伝
送路がリング状の伝送ネットワークを示しているが、同
期フレームのオーバヘッドにマッピングして伝送する伝
送装置を含む構成であれば、勿論他の伝送ネットワーク
構成にも適用可能である。

【００２３】オペレーションシステム２０は、対象伝送
装置２２＃ｉが検出しているアラーム発生状態、制御状
態及び回線品質情報を、ＬＡＮ２４を通して収集する監
視機能、図示しないキーボード等の入力手段より入力さ
れた対象伝送装置２２＃ｉへの回線設定及び運用条件に
対応した各種設定情報をＬＡＮパケットに設定して、伝
送装置２２＃１にＬＡＮ２４を通して送信する設定機
能、対象伝送装置２２＃ｉの故障切分けのために各種保
守制御を行う制御機能等を有する。

【００２４】伝送装置２２＃１は、オペレーションシス
テム２０に接続されるＬＡＮ２４のインタフェースを収
容する他の伝送装置２２＃ｊ（ｊ≠１）と異なる以下の
機能を有する。伝送装置２２＃１は、ＬＡＮ２４よりパ
ケットデータを受信すると、そのパケットヘッダに設定
されている送信先アドレスが自装置アドレスならば、そ
のパケットを取り込み、送信先アドレスが他伝送装置２
２＃ｊ（ｊ≠１）のアドレスならば、ＳＤＨ／ＳＯＮＥ
Ｔ等の同期フレームのオーバヘッドのＭセクションＤＣ
Ｃ又はＲセクションＤＣＣにマッピングして、光送信路
２６＃１２又は２２＃４１に伝送する機能及び伝送装置
２２＃２，２２＃４より同期フレームのオーバヘッドに
マッピングされたオペレーションシステム２０宛てのＤ
ＣＣを受信すると、ＬＡＮ２４よりＤＣＣパケットをオ
ペレーションシステム２０に送信する機能を有する。

【００２５】伝送装置２２＃ｉ（ｉ＝１〜４）は、以下
の共通の機能を有する。同期フレームのオーバヘッドの
ＭセクションＤＣＣやＲセクションＤＣＣにマッピング
されたパケットデータをそのパケットヘッダに設定され
た送信先アドレスが自装置アドレスならばそのパケット
を取り込み処理する機能、送信先アドレスが他伝送装置
２２＃ｊ（ｊ≠ｉ）のアドレスならば、送信先アドレス
に該当する同期フレームのオーバヘッドのＭセクション
ＤＣＣ又はＲセクションＤＣＣにマッピングして、光送
信路２６＃ｉｊ，２６＃ｊｉに伝送する機能、自装置２
２＃ｉや光伝送路２６＃ｉｊ，２６＃ｊｉの障害等を検
出すると、障害情報等を含むオペレーションシステム２
０宛てのＤＣＣを伝送装置２２＃ｉｊ，２２＃ｊｉに送
信する機能、図示しない他の５０／１５０／６００Ｍｂ
ｐｓ等の低速光インタフェース等を収容し、同期フレー
ムのペイロードを終端する機能及びＤＣＣ以外の他のオ
ーバヘッドを終端する機能を有する。光伝送路２６＃ｉ
ｊは、２．４Ｇｂｐｓや１０Ｇｂｐｓ等の基幹光伝送路
である。

【００２６】第１実施形態 図３は本発明の第１実施形態による伝送装置の構成図で
ある。図３に示す伝送装置は、伝送装置２２＃ｉ（ｉ＝
１〜４）におけるＭセクションＤＣＣ及びＲセクション
ＤＣＣの処理に関わる機能及びクロスコネクトに関わる
機能を示す図である。図３に示すように、伝送装置は、
インタフェースＰＣＢ３０、監視制御ＰＣＢ３４、クロ
スコネクト部３８及び装置内クロック生成部３６を具備
する。インタフェースＰＣＢ３０は、１枚又は複数のＰ
ＣＢで構成される。各ＰＣＢには、複数のインタフェー
ス部３２＃ｉ（ｉ＝１〜ｎ）が実装されている。

【００２７】各インタフェース部３２＃ｉは、光伝送路
４０＃ｉから入力される同期フレームより受信クロック
を抽出して、該受信クロックに同期して、ペイロード、
オーバヘッドに含まれるＭセクションＤＣＣ及びＲセク
ションＤＣＣを分離する。そして、ＭセクションＤＣＣ
及びＲセクションＤＣＣのＤＣＣバイト上の物理的なフ
ォーマットをチェックして、装置内クロックに同期し
て、有効なＤＣＣパケットについては、そのＤＣＣパケ
ットを、有効でないＤＣＣパケットについては、アイド
ルパターンを信号線４４＃ｉｊ（ｊ＝１，２）より監視
制御ＰＣＢ３４に送信する。また、ペイロードについて
は、信号線４８＃ｉよりクロスコネクト部３８に送信す
る。

【００２８】また、装置内クロックに同期して、信号線
４６＃ｉｊ（ｊ＝１，２）よりＭセクションＤＣＣ及び
ＲセクションＤＣＣをそれぞれ受信し、ＭセクションＤ
ＣＣ及びＲセクションＤＣＣのＤＣＣバイト上の物理的
なフォーマットをチェックして、送信クロックに同期し
て、有効なＤＣＣパケットについては、そのＤＣＣパケ
ットを、有効でないＤＣＣパケットについては、アイド
ルパターンをそれぞれ、同期フレームのオーバヘッド中
のＭセクションＤＣＣ又はＲセクションＤＣＣの所定バ
イト位置に挿入する。そして、クロスコネネクト部３８
より出力されたペイロードを送信同期フレームに挿入し
て、光伝送路４２＃ｉに出力する。

【００２９】ＭセクションＤＣＣ及びＲセクションＤＣ
Ｃは、パケット形式のデータであり、例えば、ＬＡＮイ
ンタフェースのＨＤＬＣ等のプロトコルにより規定され
るフォーマットに従うものととする。このＨＤＬＣパケ
ットの物理的なフォーマットは、オープンフラグ、送信
元アドレス、送信先アドレス、データ、フレーム・チェ
ック・シーケンス及クローズフラグから成る。

【００３０】監視制御ＰＣＢ３４は、インタフェース部
３２＃ｉ（ｉ＝１〜ｎ）よりＭセクションＤＣＣパケッ
ト及びＲセクションＤＣＣパケットをそれぞれ装置内ク
ロックに同期して受信して、ＤＣＣバイト上の物理的な
フォーマットをチェックする。そして、有効なＤＣＣパ
ケットのヘッダに設定される送信先アドレスが自装置ア
ドレスならば、そのパケットの処理を行い、送信アドレ
スが自装置アドレスでなければ、該当するインタフェー
ス部３２＃ｉのＭセクションＤＣＣ又はＲセクションＤ
ＣＣが接続される信号線４６＃ｉｊ（ｊ＝１又は２）に
出力する。また、自伝送装置で発生したオペレーション
システム２０等宛ての障害情報等を含むＤＣＣパケット
を該当するＭセクションＤＣＣ又はＲセクションＤＣＣ
が接続される信号線４６＃ｉｊ（ｊ＝１又は２）に送信
する。

【００３１】装置内クロック生成部３６は、伝送装置内
の基準クロックとなる装置内クロックを生成する。装置
内クロック周波数は、例えば、収容する全ての光伝送路
の公倍数とする。クロスコネクト部３８は、信号線４８
＃ｉ（ｉ＝１〜ｎ）よりペイロードを受信して、ペイロ
ードデータを回線設定情報に従って、クロスコネクトし
て、該当する信号線５０＃ｉに送信する。光伝送路４０
＃ｉ，４２＃ｉは、５０／１５０／６００Ｍｂｐｓ等の
低速光伝送路や２．４／１０Ｇｂｐｓ等の高速基幹光伝
送路である。

【００３２】図４は、図３中のインタフェース部３２＃
ｉの構成図である。図４に示すように、インタフェース
部３２＃ｉは、Ｏ／Ｅ変換部６０＃ｉ、受信クロック生
成部６２＃ｉ、オーバヘッド分離部６４＃ｉ、ペイロー
ド分離部６６＃ｉ、ＤＣＣバイト受信部６８＃ｉｊ（ｊ
＝１，２）、Ｅ／Ｏ変換部７２＃ｉ、送信クロック生成
部７４＃ｉ、ペイロード挿入部７６＃ｉ、オーバヘッド
挿入部７８＃ｉ及びＤＣＣバイト送信部８０＃ｉｊ（ｊ
＝１，２）を有する。

【００３３】Ｏ／Ｅ変換部６０＃ｉは、光伝送路４０＃
ｉより入力される光信号を電気信号に光／電気変換をす
る。受信クロック生成部６２＃ｉは、ＳＤＨ／ＳＯＮＥ
Ｔの同期フレームから該同期フレームに収容される各ビ
ットに同期した受信クロックを抽出する。オーバヘッド
分離部６４＃ｉは、受信クロックに同期して、同期フレ
ームからオーバヘッドを分離する。ペイロード分離部６
６＃ｉは、受信クロックに同期して、同期フレームのペ
イロードを分離する。

【００３４】ＤＣＣバイト受信部６８＃ｉｊ（ｊ＝１又
は２）は、受信クロックに同期して、ＭセクションＤＣ
Ｃバイト又はＲセクションＤＣＣを受信して、ＤＣＣバ
イト上の物理的なフォーマットをチェックし、装置内ク
ロックに同期して、有効なＤＣＣパケットについては、
その有効なＤＣＣパケットを、有効でないパケットにつ
いては、アイドルパターンをそれぞれ信号線４４＃ｉｊ
（ｊ＝１，２）を通して、図３中の監視制御ＰＣＢ３４
に送信する。

【００３５】ＤＣＣバイト受信部６８＃ｉｊ（ｊ＝１又
は２）が監視制御ＰＣＢ３４に送信するビットレート
は、ＤＣＣバイトの受信ビット５７６ｋｂｐｓ（ｊ＝１
のとき）又は１９２ｋｂｐｓ（ｊ＝２のとき）以上であ
れば、受信ＤＣＣバイトを蓄積する後述する受信ＦＩＦ
Ｏがオーバフローしないので、問題ないが、例えば、そ
れぞれ受信ビットレート（５７６ｋｂｐｓ又は１９２ｋ
ｂｐｓ）に等しくする又は高速な受信ビットレート（５
７６ｋｂｐｓ）に等しくする。

【００３６】ＤＣＣバイト送信部８０＃ｉｊ（ｊ＝１又
は２）は、装置内クロックに同期して、ＭセクションＤ
ＣＣパケット又はＲセクションＤＣＣパケットを受信し
て、ＤＣＣバイト上の物理的のフォーマットをチェック
して、送信クロックに同期して、有効なパケットについ
ては、ＤＣＣバイトを、有効でないパケットについて
は、アイドルパターンをそれぞれオーバヘッド中のＭセ
クションＤＣＣ又はＲセクションＤＣＣバイト位置に挿
入して、オーバヘッド挿入部７８＃ｉに送信する。

【００３７】ＤＣＣバイト送信部８０＃ｉｊ（ｊ＝１又
は２）が監視制御ＰＣＢ３４より受信する受信ビットレ
ートは、例えば、ＤＣＣバイト受信部６８＃ｉｊ（ｊ＝
１又は２）の送信ビットレートに等しくする。

【００３８】ペイロード挿入部７６＃ｉは、ペイロード
をクロスコネクト部３８より受信して、送信クロックに
同期して、ペイロードを同期フレームに挿入する。オー
バヘッド挿入部７８＃ｉは、送信クロックに同期して、
ＭセクションＤＣＣバイト、ＲセクションＤＣＣバイト
等のオーバヘッドを受信して、同期フレームのオーバヘ
ッド中にマッピングして、同期フレームをＥ／Ｏ変換部
７２＃ｉに出力する。送信クロック生成部７４＃ｉは、
装置内クロックに従って、送信同期フレームの先頭を指
示するフレームパルス及び送信同期フレームに収容され
る各ビットに同期したクロックからなる送信クロックを
生成する。Ｅ／Ｏ変換部７２＃ｉは、電気信号から光信
号に変換して、光伝送路４２＃ｉに送信する。

【００３９】図５は、図４中のＤＣＣバイト受信部６８
＃ｉｊ（ｊ＝１，２）及びＤＣＣバイト送信部８０＃ｉ
ｊ（ｊ＝１，２）の構成図である。図５に示すように、
ＤＣＣバイト受信部６８＃ｉｊは、ＤＣＣバイト受信処
理部９０＃ｉｊ、伝送路側パケット受信部９６＃ｉｊ、
受信ＦＩＦＯ９８＃ｉｊ及び装置内側パケット受信部１
００＃ｉｊを有する。ＤＣＣバイト送信部８０＃ｉｊ
は、ＤＣＣバイト送信処理部９２＃ｉｊ、装置内側パケ
ット受信部１０２＃ｉｊ、送信ＦＩＦＯ１０４＃ｉｊ、
伝送路側パケット送信部１０６＃ｉｊ及びＤＣＣバイト
送信処理部９２＃ｉｊを有する。

【００４０】ＤＣＣバイト受信処理部９０＃ｉｊ（ｊ＝
１又は２）は、受信クロックに同期して、オーバヘッド
分離部６４＃ｉより出力されるオーバヘッドを受信し
て、ＭセクションＤＣＣバイト又はＲセクションＤＣＣ
バイトを分離して、例えば、受信フレームの次のフレー
ムにおいて、これらのＤＣＣバイトの受信ビットレート
に等しいビットレートで分離したＤＣＣバイトを受信Ｄ
ＣＣとして、伝送路側パケット受信部９６＃ｉｊに受信
クロックと共に出力する。

【００４１】伝送路側パケット受信部９６＃ｉｊ（ｊ＝
１又は２）は、受信クロックに同期して、Ｍセクション
ＤＣＣバイト又はＲセクションＤＣＣバイトを受信し
て、ＤＣＣバイト上の通信パケットの物理的なフォーマ
ットを認識し、有効なパケットを受信した場合のみパケ
ット内のデータを受信クロックに同期した受信ＤＣＣバ
イトのビットレートに等しい速度で、受信ＦＩＦＯ９８
＃ｉｊに書き込む。パケットの書き込みが終了すると、
装置内側パケット送信部１００＃ｉｊに書き込み終了通
知を行う。

【００４２】受信ＦＩＦＯは、少なくとも最大パケット
長のデータを記憶する領域を有するＦＩＦＯメモリであ
る。装置中側パケット送信部１００＃ｉｊは、書き込み
終了通知を受けるまでは、パケットが無効であることを
示すアイドルパターンを信号線４４＃ｉｊに出力してお
り、書き込み終了通知を受けると、装置内クロックに同
期した、例えば、受信ビットレートに等しい速度（５７
６ｂｐｓ又は１９２ｂｐｓ）で受信ＦＩＦＯ９８＃ｉｊ
よりＤＣＣバイトを読み出して、パケットに組み立て、
装置内受信ＤＣＣとして、信号線４４＃ｉｊに送出す
る。

【００４３】装置内側パケット受信部１０２＃ｉｊ（ｊ
＝１又は２）は、装置内クロックに同期した、例えば、
受信ビットレートに等しい速度で信号線４６＃ｉｊより
装置内送信ＤＣＣを受信して、ＤＣＣバイト上の通信パ
ケットの物理的なフォーマットを認識し、有効なパケッ
トを受信した場合に、装置内クロックに同期して、パケ
ットを送信ＦＩＦＯ１０４＃ｉｊに書き込む。パケット
の書き込みが終了すると、書き込み終了通知を伝送路側
パケット送信部１０６＃ｉｊに行う。

【００４４】送信ＦＩＦＯ１０４＃ｉｊは、少なくとも
送信ＤＣＣパケットの最大長のメモリ領域を有するＦＩ
ＦＯメモリである。伝送路側パケット送信部１０６＃ｉ
ｊは、書き込み終了通知を受けるまでは、アイドルパタ
ーンを、書き込み終了通知を受けると、送信ＦＩＦＯ１
０４＃ｉｊよりＤＣＣバイトを読み出して、ＤＣＣバイ
トをそれぞれ、送信クロックに同期したＤＣＣバイトの
伝送速度でＤＣＣバイト処理部９２＃ｉｊに出力する。

【００４５】受信ＦＩＦＯ９８＃ｉｊ及び送信ＦＩＦＯ
１０４＃ｉｊは、書き込みと読み出しを同時に行うこと
のできるデュアルポートメモリで構成しても良いし、書
き込みと読み出しをパケット毎に切替える２面構成のメ
モリであっても良い。

【００４６】図６は、図５中の伝送路側パケット受信部
９６＃ｉｊの構成図である。図６に示すように、伝送路
側パケット受信部９６＃ｉｊは、パケット受信部１１０
＃ｉｊ及び書き込み制御部１１２＃ｉｊを有する。パケ
ット受信部１１０＃ｉｊは、受信クロックに同期した受
信ＤＣＣのビットレートで、ＭセクションＤＣＣバイト
又はＲセクションＤＣＣバイトを受信する。

【００４７】書き込み制御部１１２＃ｉｊは、パケット
受信部１１０＃ｉｊが受信したＤＣＣバイト上の通信パ
ケットの物理的なフォーマットを認識し、有効なパケッ
トを受信した場合、パケット内のデータを受信クロック
に同期した受信ＤＣＣバイトのビットレートに等しい速
度で、受信ＦＩＦＯ９８＃ｉｊに書き込む。そして、パ
ケットの書き込みが終了すると、装置内側パケット送信
部１００＃ｉｊに書き込み終了通知を行う。

【００４８】図７は、図５中の送信内側パケット送信部
１００＃ｉｊの構成図である。図７に示すように、送信
内側パケット送信部１００＃ｉｊは、読み出し制御部１
２０＃ｉｊ及びパケット送信部１２２＃ｉｊを有する。
読み出し制御部１２０＃ｉｊは、書き込み終了通知を受
けると、図５中の受信ＦＩＦＯ９８＃ｉｊより装置内ク
ロックに同期した例えば受信ＤＣＣバイトのビットレー
トで、受信ＤＣＣパケットを順次読み出す。パケット送
信部１２２＃ｉｊは、書き込み終了通知を受けるまで
は、装置内クロックに同期した受信ＤＣＣバイトのビッ
トレートに等しいレートでアイドルパターンを出力して
おり、書き込み終了通知を受けると、受信ＦＩＦＯ９８
＃ｉｊより出力される受信ＤＣＣパケットを組み立て
て、装置内クロックに同期した例えば受信ＤＣＣバイト
に等しいビットレートで信号線４４＃ｉｊに送信する。

【００４９】図８は、図５中の装置内側パケット受信部
１０２＃ｉｊの構成図である。図８に示すように、装置
内側パケット受信部１０２＃ｉｊは、パケット受信部１
３０＃ｉｊ及び書き込み制御部１３２＃ｉｊを有する。
パケット受信部１３０＃ｉｊ（ｊ＝１又は２）は、装置
内クロックに同期した装置内送信ＤＣＣのビットレート
で、ＭセクションＤＣＣバイト又はＲセクションＤＣＣ
バイトの装置内送信ＤＣＣを受信する。書き込み制御部
１３２＃ｉｊは、受信した装置内送信ＤＣＣバイト上の
通信パケットの物理的なフォーマットを認識し、有効な
パケットを受信した場合、パケット内のデータを装置内
クロックに同期した装置内送信ＤＣＣバイトのビットレ
ートに等しい速度で、送信ＦＩＦＯ１０４＃ｉｊに書き
込み、パケットの書き込みが終了すると、伝送路側パケ
ット送信部１０６＃ｉｊに書き込み終了通知を行う。

【００５０】図９は、図５中の伝送路側パケット送信部
１０６＃ｉｊの構成図である。図９に示すように、伝送
路側パケット送信部１０６＃ｉｊは、読み出し制御部１
４０＃ｉｊ及びパケット送信部１４２＃ｉｊを有する。
読み出し制御部１４０＃ｉｊは、書き込み終了通知を受
けると、図５中の送信ＦＩＦＯ１０４＃ｉｊより送信ク
ロックに同期した書き込み速度に等しい速度で送信ＤＣ
Ｃを順次読み出す。パケット送信部１４２＃ｉｊは、書
き込み終了通知を受けるまでは、アイドルパターンを、
書き込み終了通知を受けると、送信ＦＩＦＯ１０４＃ｉ
ｊより読み出される送信ＤＣＣバイトを、それぞれ送信
クロックに同期した受信ＤＣＣの伝送速度に等しいビッ
トレートで送信する。

【００５１】図５中のＤＣＣバイト送信処理部９２＃ｉ
ｊ（ｊ＝１又は２）は、送信クロックに同期して、伝送
路側パケット送信部１０６＃ｉｊより送信される送信Ｄ
ＣＣバイトを受信して、送信クロックに同期して、オー
バヘッドにＭセクションＤＣＣバイト又はＲセクション
ＤＣＣバイトをマッピングして出力する。

【００５２】図１０は、図３中の監視制御ＰＣＢ３４の
構成図である。図１０に示すように、監視制御ＰＣＢ３
４は、図４中のＤＣＣバイト受信部６８＃ｉｊ（ｉ＝１
〜ｎ，ｊ＝１，２）毎に設けられた受信パケット終端部
１５０＃ｉｊ（ｉ＝１〜ｎ，ｊ＝１，２）、ＤＣＣバイ
ト送信部８０＃ｉｊ（ｉ＝１〜ｎ，ｊ＝１，２）毎に設
けられた送信パケット終端部１５２＃ｉｊ、ルーチング
テーブル１５４、通信処理部１５６及び監視制御処理部
１５８を有する。

【００５３】受信パケット終端部１５０＃ｉｊは、装置
内クロックに同期した装置内受信ＤＣＣのビットレート
に等しいビットレートで装置内受信ＤＣＣを受信して、
ＤＣＣバイト上の通信パケットの物理的なフォーマット
を認識し、有効なパケットを受信した場合、装置内クロ
ックに同期した一定ビットレートでＤＣＣパケットを通
信処理部１５６の入力ポートに出力する。

【００５４】図１１は、図１０中のルーチングテーブル
１５４を示す図である。図１１に示すように、ルーチン
グテーブル１５４は、送信先アドレスをインデックスと
して、当該送信先アドレスが設定されたパケットを出力
する通信処理部１５６の出力ポート番号が登録されてい
る。通信処理部１５６は、受信パケット終端部１５０＃
ｉｊや監視制御処理部１５８より入力されるＤＣＣパケ
ットのヘッダに設定されている送信先アドレスを取り出
し、該送信先アドレスをインデックスとして、ルーチン
グテーブル１５４を検索して出力ポート番号を求め、こ
の出力ポート番号に該当するＤＣＣパケットを監視制御
処理部１５８又は送信パケット終端部１５２＃ｉｊに出
力する。

【００５５】監視制御処理部１５８は、入力されるＤＣ
Ｃパケットの処理及び障害情報や送信先アドレス等を含
むパケットを生成して、通信処理部１５６に出力する。
送信パケット終端部１５２＃ｉｊは、装置内クロックに
同期した一定のクロック周波数で通信処理部１５６より
入力されるＤＣＣパケットを受信して、装置内クロック
に同期した装置内送信ＤＣＣのビットレートに等しい周
波数で装置内送信ＤＣＣを出力する。

【００５６】図１２は、図３中のＤＣＣバイト受信部６
８＃ｉｊのタイムチャートである。図１３は、図３中の
ＤＣＣバイト送信部６８＃ｉｊのタイムチャートであ
る。以下、これらの図面を参照して、図３の伝送装置の
動作説明をする。

【００５７】（１） 同期フレームの受信動作 インタフェース部３２＃ｉには、光伝送路４０＃ｉより
ＳＤＨ／ＳＯＮＥＴ等の同期フレームが入力される。図
４中のＯ／Ｅ変換部６０＃ｉは、光信号の同期フレーム
を電気信号に変換する。受信クロック生成部６２＃ｉ
は、同期フレームから同期フレームに収容される各ビッ
トに同期した受信クロックを抽出する。オーバヘッド分
離部６４＃ｉは、受信クロックに同期して、同期フレー
ムに収容されるオーバヘッドを分離して、受信クロック
に同期したオーバヘッドの伝送レートで図１２に示すよ
うに出力する。

【００５８】図５中のＤＣＣバイト受信処理部９０＃ｉ
ｊ（ｊ＝１又は２）は、受信クロックに同期して、オー
バヘッド分離部６４＃ｉより出力されるオーバヘッドを
受信して、ＭセクションＤＣＣバイト又はＲセクション
ＤＣＣバイトを分離する。そして、図１２に示すよう
に、受信クロックに同期したＤＣＣバイトのビットレー
トに等しいビットレートで分離したＤＣＣバイトを受信
ＤＣＣバイトとして、受信クロックと共に伝送路側パケ
ット受信部９６＃ｉｊに送信する。

【００５９】図６中のパケット受信部１１０＃ｉｊは、
受信クロックに同期した受信ＤＣＣのビットレートで、
ＭセクションＤＣＣバイト／ＲセクションＤＣＣバイト
を受信する。書き込み制御部１１２＃ｉｊは、受信した
ＤＣＣバイト上の通信パケットの物理的なフォーマット
を認識し、有効なパケットを受信した場合、パケット内
のデータを受信クロックに同期して、受信ＤＣＣバイト
のビットレートに等しい速度で受信ＦＩＦＯ９８＃ｉｊ
に書き込み、パケットの書き込みが終了すると、装置内
側パケット送信部１００＃ｉｊに書き込み終了通知を行
う。

【００６０】図７中の読み出し制御部１２０＃ｉｊは、
書き込み終了通知を受けると、図５中の受信ＦＩＦＯ９
８＃ｉｊより装置内クロックに同期した速度で受信ＤＣ
Ｃパケットを順次読み出す。パケット送信部１２２＃ｉ
ｊは、書き込み終了通知を受けるまでは、アイドルパタ
ーンを、書き込み終了通知を受けると、アイドルパター
ンを出力しており、書き込み終了通知を受けると、受信
ＦＩＦＯ９８＃ｉｊより読み出されるＤＣＣバイトをパ
ケットに組み立て、ＤＣＣバイトを、それぞれ装置内受
信ＤＣＣとして、装置内クロックに同期した、例えば受
信ＤＣＣに等しいビットレートで図１２に示すように信
号線４４＃ｉｊに送信する。

【００６１】図１０中の受信パケット終端部１５０＃ｉ
ｊは、装置内クロックに同期した装置内受信ＤＣＣに等
しいビットレートで装置内受信ＤＣＣを受信して、ＤＣ
Ｃバイト上の通信パケットの物理的なフォーマットを認
識し、有効なパケットを受信した場合、装置内クロック
に同期した一定ビットレートでＤＣＣパケットを通信処
理部１５６に出力する。

【００６２】通信処理部１５６は、受信パケット終端部
１５０＃ｉｊより入力されるＤＣＣパケットのヘッダに
設定されている送信先アドレスを取り出して、該送信先
アドレスをインデックスとして、ルーチングテーブル１
５４を検索して出力ポート番号を求める。そして、出力
ポート番号に該当するＤＣＣパケットを監視制御処理部
１５８又は送信パケット終端部１５２＃ｋｌに出力す
る。監視制御処理部１５８は、入力される自装置宛ての
ＤＣＣパケットの処理をする。

【００６３】（２） 同期フレームの送信時の動作 監視制御処理部１５８は、障害情報や送信先アドレス等
を含むパケットを生成して、通信処理部１５６に出力す
る。通信処理部１５６は、監視制御処理部１５８や上述
した受信パケット終端部１５２＃ｋｌより入力されるパ
ケットの送信先アドレスに従ってルーチング処理をし
て、該当する出力ポートを通して、送信ＤＣＣパケット
を送信パケット終端部１５２＃ｉｊに出力する。送信パ
ケット終端部１５２＃ｊｊは、装置内クロックに同期し
た一定のクロック周波数で通信処理部１５６より入力さ
れる送信ＤＣＣパケットを受信して、装置内クロックに
同期した、例えば受信ＤＣＣに等しいビットレートで装
置内送信ＤＣＣを出力する。

【００６４】図８中のパケット受信部１３０＃ｉｊ（ｊ
＝１又は２）は、装置内クロックに同期した装置内送信
ＤＣＣのビットレートで、装置内送信ＤＣＣを受信す
る。書き込み制御部１３２＃ｉｊは、受信されたＤＣＣ
バイトのＤＣＣバイト上の通信パケットの物理的なフォ
ーマットを認識し、有効なパケットを受信した場合、パ
ケット内のデータを装置内クロックに同期した装置内送
信ＤＣＣバイトのビットレートで送信ＦＩＦＯ１０４＃
ｉｊに書き込み、パケットの書き込みが終了すると、伝
送路側パケット送信部１０６＃ｉｊに書き込み終了通知
を行う。

【００６５】図９中の読み出し制御部１４０＃ｉｊは、
書き込み終了通知を受けると、図５中の送信ＦＩＦＯ１
０４＃ｉｊより送信クロックに同期した書き込みクロッ
クに等しい周波数で送信ＤＣＣパケットを順次読み出
す。パケット送信部１４２＃ｉｊは、書き込み終了通知
を受けるまでは、アイドルパターンを、書き込み終了通
知を受けると、送信ＦＩＦＯ１０４＃ｉｊより読み出さ
れる送信ＤＣＣパケットを組み立て、送信クロックに同
期した受信ＤＣＣに等しいビットレートで送信ＤＣＣと
して出力する。

【００６６】図５中のＤＣＣバイト送信処理部９２＃ｉ
ｊ（ｊ＝１又は２）は、送信クロックに同期した受信Ｄ
ＣＣに等しいビットレートで伝送路側パケット送信部１
０６＃ｉｊより送信される送信ＤＣＣバイトを受信し
て、送信クロックに同期して、オーバヘッドにＭセクシ
ョンＤＣＣバイト又はＲセクションＤＣＣバイトをマッ
ピングして、図１３に示すように出力する。

【００６７】図４中のオーバヘッド挿入部７８＃ｉは、
送信クロックに同期して、ＤＣＣバイト送信処理部９２
＃ｉｊ（ｊ＝１，２）より出力されるオーバヘッドから
送信ＤＣＣバイトを取り出して、図１３に示すように、
ペイロード挿入部７６＃ｉより出力される送信同期フレ
ームに挿入する。Ｅ／Ｏ変換部７２＃ｉは、送信同期フ
レームを光信号に変換して、光伝送路４２＃ｉに出力す
る。

【００６８】以上説明した第１実施形態によれば、イン
タフェースＰＣＢと監視制御ＰＣＢとの間には受信ＤＣ
Ｃ及び送信ＤＣＣを送受信するのみで受信クロックや送
信クロックは監視制御ＰＣＢに供給しないので、装置構
成が簡単になり、ＭセクションＤＣＣ及びＲセクション
ＤＣＣをサポートすることができる。

【００６９】第２実施形態 図１４は、本発明の第２実施形態による伝送装置の構成
図であり、図３中の構成要素と実質的に同一の構成要素
には同一の符号を付している。インタフェースＰＣＢ１
７０に実装されたインタフェース部１７２＃ｉは、Ｍセ
クションＤＣＣ及びＲセクションＤＣＣにそれぞれチャ
ネル番号を挿入して、パケット単位に多重化して装置内
受信ＤＣＣを監視制御ＰＣＢ１７４に送信すること、監
視制御ＰＣＢ１７４よりＭセクションＤＣＣ及びＲセク
ションＤＣＣが多重化された装置内送信ＤＣＣに挿入さ
れているチャネル番号からＭセクションＤＣＣ及びＲセ
クションＤＣＣを処理するようにしたことが図３中のイ
ンタフェース部３２＃ｉと異なる。

【００７０】チャネル番号は、ＭセクションＤＣＣとＲ
セクションＤＣＣを区別するための番号であり、例え
ば、ＭセクションＤＣＣがチャネル番号＝１、Ｒセクシ
ョンＤＣＣがチャネル番号＝２とし、ＤＣＣパケットの
所定バイト位置（空き領域又は追加領域）に挿入され
る。監視制御ＰＣＢ１７４は、多重化された装置内受信
ＤＣＣからチャネル番号を分離して、装置内受信ＤＣＣ
を処理すること、各インタフェース部１７２＃ｉ毎にＭ
セクションＤＣＣ及びＲセクションＤＣＣにチャネル番
号を挿入して、パケット単位で多重化して装置内送信Ｄ
ＣＣをインタフェース部１７２＃ｉに送信することが図
３中の監視制御ＰＣＢ１７４と異なる。

【００７１】図１５は、図１４中のインタフェース部１
７２＃ｉに図４と同様に設けられるＤＣＣバイト受信部
及びＤＣＣバイト送信部の構成図であり、図５中の構成
要素と実質的に同一の構成要素には同一の符号を付して
いる。装置内側パケット送信部２００＃ｉは、伝送路側
パケット受信部９６＃ｉｊ（ｊ＝１，２）より書き込み
終了通知を受けるまでは、アイドルパターンを、書き込
み終了通知を受けると、受信ＦＩＦＯ９８＃ｉｊよりＤ
ＣＣバイトを読み出して、パケットに組み立て、チャネ
ル番号を挿入してからこのＤＣＣパケットを、それぞれ
第１クロックに同期して、装置内受信ＤＣＣとして、信
号線１７６＃ｉに送信する。

【００７２】第１クロックは、装置内クロックに同期し
た、ＭセクションＤＣＣ及びＲセクションＤＣＣのビッ
トレートの和以上のビットレート、例えば、その和に等
しいビットレートである。装置内側パケット受信部２０
２＃ｉは、装置内クロックに同期した、監視制御ＰＣＢ
より送信される装置内送信ＤＣＣのビットレートに等し
い第２クロックに同期して、装置内送信ＤＣＣを受信し
て、装置内送信ＤＣＣに挿入されたチャネル番号に該当
する送信ＦＩＦＯ１０４＃ｉｊに書き込む。第２クロッ
クは、第１クロックと同様の制限があり、本例では、第
１クロックと第２クロックは装置構成を簡単にする観点
より同じものとする。

【００７３】図１６は、図１５中の装置内側パケット送
信部２００＃ｉの構成図である。図１６に示すように、
装置内側パケット送信部２００＃ｉは、読み出し制御部
２１０＃ｉ、チャネル番号挿入部２１２＃ｉおよびパケ
ット送信部２１４＃ｉを有する。読み出し制御部２１０
＃ｉは、伝送路側パケット受信部９６＃ｉｊより書き込
み終了通知を受けると、図１５中の受信ＦＩＦＯ９８＃
ｉｊより第１クロックに同期して受信ＤＣＣを順次読み
出す。

【００７４】チャネル番号挿入部２１２＃ｉは、書き込
み終了通知を受けると、第１クロックに同期して、受信
ＦＩＦＯ９８＃ｉｊより出力される受信ＤＣＣパケット
の所定の位置にチャネル番号を挿入する。パケット送信
部２１４＃ｉは、書き込み終了通知を受けるまでは、ア
イドルパターンを、書き込み終了通知を受けると、受信
ＦＩＦＯ９８＃ｉｊより出力される受信ＤＣＣバイトを
パケットに組み立て、パケットを、それぞれ装置内受信
ＤＣＣとして、第１クロックに同期して信号線１７６＃
ｉに送信する。

【００７５】図１７は、図１５中の装置内側パケット受
信部２０２＃ｉの構成図である。図１７に示すように、
装置内側パケット受信部２０２＃ｉは、パケット受信部
２１８＃ｉ、チャネル番号分離部２２０＃ｉ及び書き込
み制御部２２２＃ｉを有する。パケット受信部２０２＃
ｉは、第２クロックに同期して、装置内送信ＤＣＣを受
信する。チャネル番号分離部２２０＃ｉは、第２クロッ
クに同期して、受信された装置内送信ＤＣＣからチャネ
ル番号を分離する。

【００７６】書き込み制御部２２２＃ｉは、ＤＣＣバイ
ト上の通信パケットの物理的なフォーマットを認識し、
有効なパケットを受信した場合、パケット内のデータを
第２クロックに同期して、チャネル番号に該当する送信
ＦＩＦＯ１０４＃ｉｊ（例えば、チャネル番号＝１なら
ば、送信ＦＩＦＯ１０４＃ｉ１）に書き込み、パケット
の書き込みが終了すると、伝送路側パケット送信部１０
６＃ｉｊに書き込み終了通知を行う。

【００７７】図１８は、図１４中の監視制御ＰＣＢ１７
４の構成図であり、図１０中の構成要素と実質的に同一
の構成要素には同一の符号を付している。受信パケット
終端部２３０＃ｉは、インタフェース部１７２＃ｉ毎に
設けられていること、装置内クロックに同期した、第１
クロックと同一の周波数の第３クロックに同期して、装
置内受信ＤＣＣを受信すること、装置内受信ＤＣＣから
チャネル番号を分離してチャネル番号に該当するポート
に出力することが図１０中の受信パケット終端部１５０
＃ｉｊと異なる。

【００７８】送信パケット終端部２３２＃ｉは、インタ
フェース部１７２＃ｉ毎に設けられていること、通信処
理部２３６より２つの入力ポートに入力される送信ＤＣ
Ｃパケットを受信して、装置内クロックに同期した、第
２クロックと同一の周波数の第４クロックに同期して、
送信ＤＣＣパケットをパケット単位に多重化して、信号
線１７８＃ｉを通して、図１５中の装置内側パケット受
信部２０２＃ｉに出力することが図１０中の送信パケッ
ト終端部１５２＃ｉｊと異なる。

【００７９】図１９は、図１８中のルーチングテーブル
２３４の構成図である。図１９に示すように、ルーチン
グテーブル２３４は、送信先アドレスをインデックスと
して、該送信先アドレスを含むパケットを出力する出力
ポート番号及該パケットがＭセクションＤＣＣ又はＲセ
クションＤＣＣのいずれであるかを示すチャネル番号が
登録されている。

【００８０】図２０は、図１８中の通信処理部２３６の
構成図である。図２０に示すように、通信処理部２３６
は、ルーチング部２４０及びチャネル番号挿入部２４２
を有する。ルーチング部２４０は、入力ポートよりパケ
ットを入力して、パケットヘッダに設定されている送信
先アドレスをインデックスとして、ルーチングテーブル
２３４を検索して出力ポート番号及びチャネル番号を取
得する。そして、出力ポート番号に該当する出力ポート
に送信ＤＣＣパケットを出力する。チャネル番号挿入部
２４２は、ルーチング部２４０より出力される出力ポー
ト番号に該当する出力ポートより出力される送信ＤＣＣ
パケットにチャネル番号を挿入する。

【００８１】図２１は、図１５の動作説明図である。以
下、この図面を参照して、図１５の動作説明をする。

【００８２】（１） 同期フレームの受信動作 第１実施形態の（１）と同様にして、ＤＣＣバイト受信
処理部９０＃ｉｊ（ｊ＝１又は２）は、受信ＤＣＣバイ
トを、伝送路側パケット受信部９６＃ｉｊに受信ＤＣＣ
バイトに同期した受信クロックと共に出力する。

【００８３】伝送路側パケット受信部９６＃ｉｊは、受
信クロックに同期した受信ＤＣＣのビットレートで、Ｍ
セクションＤＣＣバイト又はＲセクションＤＣＣバイト
を受信して、ＤＣＣバイト上の通信パケットの物理的な
フォーマットを認識し、有効なパケットを受信した場
合、パケット内のデータを受信クロックに同期して、受
信ＦＩＦＯ９８＃ｉｊに書き込み、パケットの書き込み
が終了すると、装置内側パケット送信部２００＃ｉに書
き込み終了通知を行う。

【００８４】図１６中の読み出し制御部２１０＃ｉは、
伝送路路側パケット受信部９６＃ｉｊより書き込み終了
通知を受けると、図１５中の受信ＦＩＦＯ９８＃ｉｊよ
り第１クロックに同期して受信ＤＣＣパケットを順次読
み出す。チャネル番号挿入部２１２＃ｉｊは、書き込み
終了通知を受けると、図２１に示すように、第１クロッ
クに同期して受信ＦＩＦＯ９８＃ｉｊより出力される受
信ＤＣＣパケットにチャネル番号＝ｊを挿入する。

【００８５】パケット送信部２１４＃ｉは、書き込み終
了通知を受けるまでは、第１クロックに同期してアイド
ルパターンを信号線１７６＃ｉに送信しており、書き込
み終了通知を受けると、受信ＦＩＦＯ９８＃ｉｊより出
力される受信ＤＣＣパケットを組み立て、第１クロック
に同期して、装置内受信ＤＣＣとして、信号線１７６＃
ｉに送信する。これにより、ＭセクションＤＣＣとＲセ
クションＤＣＣが多重化される。

【００８６】図１８中の受信パケット終端部２３０＃ｉ
は、装置内クロックに同期した第３クロック同期して、
装置内受信ＤＣＣを受信して、チャネル番号を分離す
る。そして、チャネル番号に該当する出力ポートに出力
する。図２０中のルーチング部２４０は、各入力ポート
よりパケットを入力して、パケットヘッダに設定されて
いる送信先アドレスをインデックスとして、ルーチング
テーブル２３４を検索して出力ポート番号及びチャネル
番号を取得する。そして、出力ポート番号に該当する出
力ポートに送信ＤＣＣパケットを出力する。チャネル番
号挿入部２４２は、ルーチング部２４０より出力される
出力ポート番号に該当する出力ポートより出力される送
信ＤＣＣパケットにチャネル番号を挿入する。

【００８７】（２） 同期フレームの送信時の動作 監視制御処理部１５８は、障害情報や送信先アドレス等
を含むパケットを生成して、通信処理部２３６に出力す
る。通信処理部２３６は、監視制御処理部１５８や受信
パケット終端部２３０＃ｋより入力されるパケットの送
信先アドレスに従って上述したように、チャネル番号の
付加及びルーチング処理をして、該当する送信パケット
終端部２３２＃ｉに出力している。送信パケット終端部
２３２＃ｉは、通信処理部２３６より２つの入力ポート
に入力されるチャネル番号を含む送信ＤＣＣパケットを
受信して、第４クロックに同期して、送信ＤＣＣパケッ
トを多重化して、信号線１７８＃ｉを通して、装置内送
信ＤＣＣとして、図１５中の装置内側パケット受信部２
０２＃ｉに出力する。

【００８８】図１７中のパケット受信部２１８＃ｉは、
第２クロックに同期して、多重化された装置内送信ＤＣ
Ｃを受信する。チャネル番号分離部２２０＃ｉは、装置
内送信ＤＣＣからチャネル番号を分離する。書き込み制
御部２２２＃ｉは、ＤＣＣバイト上の通信パケットの物
理的なフォーマットを認識し、有効なパケットを受信し
た場合、パケット内のデータを第２クロックに同期し
て、チャネル番号に該当する送信ＦＩＦＯ１０４＃ｉｊ
に書き込む。パケットの書き込みが終了すると、チャネ
ル番号に該当する伝送路側パケット送信部１０６＃ｉｊ
に書き込み終了通知を行う。

【００８９】伝送路側パケット送信部１０６＃ｉｊ及び
ＤＣＣバイト送信処理部９２＃ｉｊは、第１実施形態と
同様の動作をして、送信ＤＣＣをオーバヘッドにマッピ
ングする。オーバヘッド及びペイロードは、同期フレー
ムにマッピングされて、光伝路４２＃ｉに伝送される。

【００９０】以上説明した第２実施形態によれば、各イ
ンタフェース部と監視制御ＰＣＢとの間で、Ｍセクショ
ンＤＣＣ及びＲセクションＤＣＣを多重化して送受信す
るようにしたので、第１実施形態よりも信号線数を減ら
すことができ、監視制御ＰＣＢの回路構成が簡単にな
る。

【００９１】第３実施形態 図２２は、本発明の第３実施形態による伝送装置の構成
図であり、図１４中の構成要素と実質的に同一の構成要
素には同一の符号を付している。

【００９２】図２３は、図２２中のインタフェース部２
５２＃ｉのＤＣＣバイト処理に係わる部分、装置内側パ
ケット送信部２５４及び装置内側パケット受信部２５６
の構成図であり、図１５中の構成要素と実質的に同一の
構成要素には同一の符号を付している。

【００９３】装置内側パケット送信部２５４は、インタ
フェース部２５２＃ｉ毎ではなく、複数のインタフェー
ス部２５２＃１〜２５２＃ｎについて１個設けられてい
ること、複数の受信ＦＩＦＯ９８＃ｉｊ（ｉ＝１〜ｎ，
ｊ＝１，２）に書き込まれた受信ＤＣＣを、装置内クロ
ックに同期した、受信ＤＣＣのビットレートの総和以上
の周波数の第５クロックに同期して読み出して、１本に
多重化するようにしたこと、図２３中の受信ＦＩＦＯ９
８＃ｉｊ（ｉ＝１〜ｎ，ｊ＝１，２）より出力された受
信ＤＣＣにチャネル番号を挿入するが、このチャネル番
号はインタフェース部２５２＃ｉ及びその受信ＤＣＣが
Ｍセクション又はＲセクションのいずれであるかを特定
するための番号であることが図１５中の装置内側パケッ
ト送信部２００＃ｉと異なる。

【００９４】装置内側パケット受信部２５６は、インタ
フェース部２５２＃ｉ毎ではなく、複数のインタフェー
ス部２５２＃１〜２５２＃ｎについて１個設けられたこ
と、装置内クロックに同期した第６クロックに同期し
て、監視制御ＰＣＢ２５８より１本に多重化されて送信
される送信ＤＣＣを受信すること、それに挿入されてい
るチャネル番号に該当する送信ＦＩＦＯ１０４＃ｉｊに
書き込むようにしたことが、図１５中の装置内側パケッ
ト受信部２０２＃ｉと異なる。

【００９５】尚、本実施形態では、装置内側パケット送
信部２５４及び装置内側パケット受信部２５６をそれぞ
れ１個設けているが、インタフェース部２５２＃ｉ（ｉ
＝１〜ｎ）を複数のグループに分けて、各グループでそ
れぞれ１個設けても良い。

【００９６】監視制御ＰＣＢ２５８は、図１８と同様
に、受信パケット終端部、送信パケット終端部、ルーチ
ングテーブル、通信処理部及び監視制御処理部より構成
される。受信パケット終端部は、装置内クロックに同期
した第５クロックに等しい周波数の第７クロックに同期
して、多重化された受信ＤＣＣを受信する。そして、そ
こに挿入されているチャネル番号を分離して、チャネル
番号に該当する通信処理部の入力ポートに出力する。

【００９７】通信処理部は、受信ＤＣＣのヘッダに設定
されている送信先アドレスに該当するチャネル番号を、
ルーチングテーブルを参照して求めて、それを受信ＤＣ
Ｃに挿入して、送信ＤＣＣとして出力する。送信パケッ
ト終端部は、複数の入力ポートに入力される送信ＤＣＣ
を受信して、第６クロックに等しい周波数の第８クロッ
クに同期して、パケット単位に多重化して、装置内側パ
ケット受信部２５６に出力する。

【００９８】図２４は、図２３の動作説明図である。以
下、この図面を参照して、図２２の動作説明をする。

【００９９】（１） 同期フレームの受信動作 第１実施形態の（１）と同様にして、ＤＣＣバイト受信
処理部９０＃ｉｊ（ｊ＝１又は２）は、受信ＤＣＣバイ
トを、伝送路側パケット受信部９６＃ｉｊに受信ＤＣＣ
バイトに同期した受信クロックと共に出力する。

【０１００】伝送路側パケット受信部９６＃ｉｊは、受
信クロックに同期した受信ＤＣＣのビットレートで、Ｍ
セクションＤＣＣバイト又はＲセクションＤＣＣバイト
を受信受信して、ＤＣＣバイト上の通信パケットの物理
的なフォーマットを認識し、有効なパケットを受信した
場合、パケット内のデータを受信クロックに同期して、
受信ＦＩＦＯ９８＃ｉｊに書き込み、パケットの書き込
みが終了すると、装置内側パケット送信部２５４に書き
込み終了通知を行う。

【０１０１】装置内側パケット送信部２５４は、書き込
み終了通知を受けると、受信ＦＩＦＯ９８＃ｉｊより第
５クロックに同期して、受信ＤＣＣパケットを順次読み
出し、図２４に示すように、受信ＦＩＦＯ９８＃ｉｊよ
り出力される受信ＤＣＣパケットにチャネル番号（例え
ば、受信ＦＩＦＯ９８＃ｉｊから受信ＤＣＣが読み出さ
れた場合、チャネル番号＝２×ｉ−１）を挿入して、受
信ＤＣＣを、信号線２５７を通して、監視制御ＰＣＢ２
５８に出力する。

【０１０２】監視制御部２５８中の受信パケット終端部
は、第７クロックに同期して、多重化された受信ＤＣＣ
を受信する。そして、そこに挿入されているチャネル番
号を分離して、チャネル番号に該当する通信処理部の入
力ポートに出力する。通信処理部は、受信ＤＣＣのヘッ
ダに設定されている送信先アドレスに該当する出力ポー
ト番号及びチャネル番号を、ルーチングテーブルを参照
して求める。そして、それを受信ＤＣＣに挿入して、送
信ＤＣＣとして該当する出力ポートより出力する。送信
パケット終端部は、複数の入力ポートに入力される送信
ＤＣＣを受信して、第８クロックに従って、多重化し
て、装置内側パケット受信部２５６に出力する。

【０１０３】（２） 同期フレームの送信時の動作 監視制御処理部は、障害情報や送信先アドレス等を含む
パケットを生成して、通信処理部に出力する。通信処理
部は、監視制御処理部や受信パケット終端部より入力さ
れる受信ＤＣＣパケットの送信先アドレスに従って、上
述したように、チャネル番号の付加及びルーチング処理
をして、該当する送信パケット終端部に出力している。
送信パケット終端部は、通信処理部より２つの入力ポー
トに入力されるチャネル番号を含む送信ＤＣＣパケット
を受信して、第８クロックに同期して、送信ＤＣＣパケ
ットを多重化して、信号線２５９を通して、装置内送信
ＤＣＣとして、図２３中の装置内側パケット受信部２５
６に出力する。

【０１０４】装置内側パケット受信部２５６は、第６ク
ロックに同期して、多重化された装置内送信ＤＣＣバイ
トを受信して、そこに挿入されているチャネル番号を分
離する。そして、ＤＣＣバイト上の通信パケットの物理
的なフォーマットを認識し、有効なパケットを受信した
場合、パケット内のデータを第６クロックに同期して、
チャネル番号に該当する送信ＦＩＦＯ１０４＃ｉｊに書
き込む。パケットの書き込みが終了すると、チャネル番
号に該当する伝送路側パケット送信部１０６＃ｉｊに書
き込み終了通知を行う。

【０１０５】伝送路側パケット送信部１０６＃ｉｊ及び
ＤＣＣバイト送信処理部９２＃ｉｊは、第１実施形態と
同様の動作をして、送信ＤＣＣをオーバヘッドにマッピ
ングする。オーバヘッド及びペイロードは、同期フレー
ムにマッピングされて、光伝路４２＃ｉに伝送される。

【０１０６】以上説明した第３実施形態によると、監視
制御ＰＣＢとインタフェースＰＣＢとの間は、多重化さ
れたパケットを送受信するのみなので、監視制御ＰＣＢ
の回路構成が第２実施形態よりも更に簡単になる。

【０１０７】

【発明の効果】本発明によれば、パケット処理部に受信
クロック及び送信クロックを信号線により供給しないの
で、パケット処理部の構成が簡単になる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の実施形態による伝送ネットワーク構成
図である。

【図３】本発明の第１実施形態による伝送装置の構成図
である。

【図４】図３中のインタフェース部の構成図である。

【図５】図４中のＤＣＣバイト受信部及びＤＣＣバイト
送信部の構成図である。

【図６】図５中の伝送路側パケット受信部の構成図であ
る。

【図７】図５中の装置内側パケット送信部の構成図であ
る。

【図８】図５中の装置内側パケット受信部の構成図であ
る。

【図９】図５中の伝送路側パケット送信部の構成図であ
る。

【図１０】図３中の監視制御ＰＣＢ構成図である。

【図１１】図１０中のルーチングテーブル構成図であ
る。

【図１２】図４中のＤＣＣバイト受信部のタイムチャー
トである。

【図１３】図４中のＤＣＣバイト送信部のタイムチャー
トである。

【図１４】本発明の第２実施形態による伝送装置の構成
図である。

【図１５】図１４中のＤＣＣバイト受信部及びＤＣＣバ
イト送信部の構成図である。

【図１６】図１５中の装置内側パケット送信部の構成図
である。

【図１７】図１５中の装置内側パケット受信部の構成図
である。

【図１８】図１４中の監視制御ＰＣＢの構成図である。

【図１９】図１８中のルーチングテーブル構成図であ
る。

【図２０】図１８中の通信処理部の構成図である。

【図２１】図１５の動作説明図である。

【図２2】本発明の第３実施形態による伝送装置の構成
図である。

【図２３】図２２中のインタフェース部の主要部の構成
図である。

【図２４】図２３の動作説明図である。

【符号の説明】

２＃ｉ（ｉ＝１〜ｎ） インタフェース部 ４ パケット処理部 ６＃ｉ（ｉ＝１〜ｎ） 受信クロック生成部 ８ 装置内クロック生成部 １０＃ｉ（ｉ＝１〜ｎ） 受信メモリ １２＃ｉ（ｉ＝１〜ｎ） データ分離部 １４＃ｉ（ｉ＝１〜ｎ） 第１データ受信部 １６＃ｉ（ｉ＝１〜ｎ） 第１データ送信部 １８ パケット受信部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K028 AA06 CC06 KK03 NN01 NN32 SS01 SS11 5K030 GA04 HA08 HB21 HC14 JA01 JA06 JL10 LE06 9A001 CC07 CC08 DD10 JZ19 KZ56

Claims (9)

【特許請求の範囲】
1. 【請求項１】 オーバヘッドとペイロードとで構成され
   る同期フレームを終端する複数のインタフェース部と、
   前記オーバヘッドにマッピングされるデータにより構成
   されるパケットデータを処理するパケット処理部とを有
   する伝送装置であって、 入力される同期フレームから受信クロックを抽出する前
   記各インタフェース部にそれぞれ設けられた複数の受信
   クロック生成部と、 装置内クロックを生成する装置内クロック生成部と、 少なくとも１個の前記インタフェース部にそれぞれ設け
   られた受信メモリと、 前記受信クロックに同期して、前記同期フレームから前
   記オーバヘッド中の所定位置にマッピングされた第１デ
   ータを分離する前記各インタフェース部に設けられた複
   数のデータ分離部と、 前記受信クロックに同期して、前記第１データを前記受
   信メモリに書き込む前記インタフェース部に設けられた
   第１データ受信部と、 前記装置内クロックに同期して、前記第１データを前記
   受信メモリから読み出して前記パケット処理部に送信す
   る前記インタフェース部に設けられた第１データ送信部
   と、 前記装置内クロックに同期して、前記第１データ送信部
   より送信された前記第１データを受信する前記パケット
   処理部に設けられたパケット受信部と、 を具備したことを特徴とする伝送装置。
2. 【請求項２】 前記第１データ受信部は、前記第１デー
   タにより構成されるパケットデータの最後のデータを前
   記受信メモリに書き込むと、書き込み終了通知を前記第
   １データ送信部に行い、前記第１データ送信部は、前記
   書き込み終了通知に基いて前記受信メモリから前記第１
   データを読み出すことを特徴とする請求項１記載の伝送
   装置。
3. 【請求項３】 送信クロックを生成する送信クロック生
   成部と、 少なくとも１つの前記インタフェースに設けられた送信
   メモリと、 前記装置内クロックに同期して、パケットデータを送信
   する前記パケット処理部に設けられたパケット送信部
   と、 前記装置内クロックに同期して、前記パケットデータを
   受信して、前記送信メモリに書き込む前記インタフェー
   ス部に設けられた第２データ受信部と、 前記送信クロックに同期して、前記送信メモリから第２
   データを読み出して、送信する前記インタフェース部に
   設けられた第２データ送信部と、 前記送信クロックに同期して、前記第２データを受信し
   て、前記オーバヘッドの前記所定位置に挿入する前記イ
   ンタフェース部に設けられたデータ挿入部とを更に具備
   したことを特徴とする請求項１記載の伝送装置。
4. 【請求項４】 オーバヘッドとペイロードとで構成され
   る同期フレームを終端する複数のインタフェース部と、
   前記オーバヘッドにマッピングされる第１及び第２デー
   タによりそれぞれ構成される第１及び第２パケットデー
   タを処理するパケット処理部とを有する伝送装置であっ
   て、 入力される同期フレームから受信クロックを抽出する前
   記各インタフェース部にそれぞれ設けられた複数の受信
   クロック生成部と、 装置内クロックを生成する装置内クロック生成部と、 少なくとも１個の前記インタフェース部に設けられた第
   １及び第２受信メモリと、 前記受信クロックに同期して、前記同期フレームから前
   記オーバヘッド中の第１及び第２所定位置にそれぞれマ
   ッピングされた第１及び第２データをそれぞれ分離する
   前記各インタフェース部にそれぞれ設けられた複数のデ
   ータ分離部と、 前記受信クロックに同期して、前記第１及び第２データ
   を前記第１及び第２受信メモリにそれぞれ書き込む前記
   インタフェース部に設けられた第１データ受信部と、 前記第１及び第２データを前記第１及び第２受信メモリ
   から読み出して前記第１及び第２パケットデータに組み
   立て、前記装置内クロックに同期して、パケット単位に
   前記第１及び第２パケットデータを多重化して、前記パ
   ケット処理部に送信する前記インタフェース部に設けら
   れた第１パケット送信部と、 前記装置内クロックに同期して、前記第１パケット送信
   部よりパケットを受信する前記パケット処理部に設けら
   れた第１パケット受信部と、 を具備したことを特徴とする伝送装置。
5. 【請求項５】 送信クロックを生成する送信クロック生
   成部と、 少なくとも１つの前記インタフェースに設けられた第１
   及び第２送信メモリと、 各パケットの第３所定位置に前記第１及び第２送信メモ
   リのいずれのへのデータであるかを識別する第１識別番
   号を挿入する前記パケット処理部に設けられた識別番号
   挿入部と、 前記装置内クロックに同期して、前記第１識別番号が挿
   入されたパケットを多重化して、前記インタフェース部
   に送信する前記パケット処理部に設けられた第２パケッ
   ト送信部と、 前記装置内クロックに同期して、前記第２パケット送信
   部より送信されたパケットを受信し、該パケットから前
   記第１識別番号を取り出して、該第１識別番号に該当す
   る前記第１及び第２送信メモリのいずれかに前記パケッ
   トを書き込む前記インタフェース部に設けられた第２パ
   ケット受信部と、 前記送信クロックに同期して、前記第１及び第２送信メ
   モリからデータを読み出して、送信する前記インタフェ
   ース部に設けられたデータ送信部と、 前記送信クロックに同期して、前記データ送信部が送信
   した前記データを受信して、前記オーバヘッドの前記第
   １所定位置に挿入する前記インタフェース部に設けられ
   たデータ挿入部と、 を更に具備したことを特徴とする請求項４記載の伝送装
   置。
6. 【請求項６】 オーバヘッドとペイロードとで構成され
   る同期フレームを終端する複数のインタフェース部と、
   前記オーバヘッドにマッピングされるデータにより構成
   されるパケットを処理するパケット処理部とを有する伝
   送装置であって、 入力される同期フレームから受信クロックを抽出する前
   記各インタインタフェース部にそれぞれ設けられた複数
   の受信クロック生成部と、 装置内クロックを生成する装置内クロック生成部と、 前記複数のインタフェース部にそれぞれ設けられた複数
   の受信メモリと、 前記受信クロックに同期して、前記同期フレームから前
   記オーバヘッド中の第１所定位置にマッピングされた第
   １データを分離する前記各インタフェース部にそれぞれ
   設けられた複数のデータ分離部と、 前記受信クロックに同期して、前記第１データを前記受
   信メモリに書き込む前記各インタフェース部にそれぞれ
   設けられた複数の第１データ受信部と、 前記第１データを前記複数の受信メモリから読み出し
   て、それぞれパケットに組み立て、前記装置内クロック
   に同期して、パケット単位に多重化して、前記パケット
   処理部に送信する前記インタフェース部に設けられた第
   １パケット送信部と、 前記装置内クロックに同期して、前記第１パケット送信
   部よりパケットを受信する前記パケット処理部に設けら
   れた第１パケット受信部と、 を具備したことを特徴とする伝送装置。
7. 【請求項７】 送信クロックを生成する送信クロック生
   成部と、 前記複数のインタフェースにそれぞれ設けられた複数の
   送信メモリと、 各パケットの第２所定位置に前記複数の送信メモリのい
   ずれへのデータであるかを示す第１識別番号を挿入する
   前記パケット処理部に設けられた識別番号挿入部と、 前記装置内クロックに同期して、前記第１識別番号が挿
   入された前記パケットをパケット単位で多重化して、送
   信する前記パケット処理部に設けられた第２パケット送
   信部と、 前記装置内クロックに同期して、前記第１パケット送信
   部より送信されたパケットを受信し、該パケットから前
   記第１識別番号を取り出して、該第１識別番号に該当す
   る前記複数の送信メモリのいずれかに前記パケットを書
   き込む前記インタフェース部に設けられた第２パケット
   受信部と、 前記送信クロックに同期して、前記送信メモリからデー
   タを読み出して送信する前記インタフェース部に設けら
   れた第２データ送信部と、 前記送信クロックに同期して、前記データ送信部が送信
   した前記データを受信して、前記オーバヘッドの前記第
   １所定位置に挿入する前記インタフェース部に設けられ
   たデータ挿入部と、 を更に具備したことを特徴とする請求項６記載の伝送装
   置。
8. 【請求項８】 前記パケット処理部は、 送信先アドレスと出力ポート番号と前記第１識別番号と
   の関係を記憶するルーチングテーブルと、複数の入力ポ
   ート及び複数の出力ポートを有し、前記各入力ポートよ
   り入力されるパケットのヘッダに設定されている送信先
   アドレスに基いて、前記ルーチングテーブルより対応す
   る出力ポート番号を求め、該出力ポート番号に該当する
   前記出力ポートより出力するルーチング部とを具備し、 前記識別番号挿入部は、前記送信先アドレスに対応する
   前記第１識別番号を前記パケットの前記第２所定位置に
   挿入することを特徴とする請求項７記載の伝送装置。
9. 【請求項９】 前記第１パケット送信部は、前記パケッ
   トデータの各第３所定位置に前記複数の受信メモリのい
   ずれからのデータであるかを識別する第２識別番号を挿
   入してから、前記装置内クロックに同期して、パケット
   単位に前記パケットを多重化し、前記第１パケット受信
   部は、前記パケットに含まれる前記第２識別番号を取り
   出して、該第２識別番号に該当する前記入力ポートに出
   力することを特徴とする請求項８記載の伝送装置。