JP2001185761A - 面実装用光半導体装置及びその製造方法 - Google Patents

面実装用光半導体装置及びその製造方法

Info

Publication number
JP2001185761A
JP2001185761A JP36380299A JP36380299A JP2001185761A JP 2001185761 A JP2001185761 A JP 2001185761A JP 36380299 A JP36380299 A JP 36380299A JP 36380299 A JP36380299 A JP 36380299A JP 2001185761 A JP2001185761 A JP 2001185761A
Authority
JP
Japan
Prior art keywords
semiconductor device
optical semiconductor
hole
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36380299A
Other languages
English (en)
Other versions
JP3644861B2 (ja
Inventor
Toshiyuki Ichinose
敏之 一ノ瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP36380299A priority Critical patent/JP3644861B2/ja
Publication of JP2001185761A publication Critical patent/JP2001185761A/ja
Application granted granted Critical
Publication of JP3644861B2 publication Critical patent/JP3644861B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 製造時におけるトランスファーモールド成型
の型締めによる裏面端子部へのメッキ配線のダメージが
なく、且つ、該裏面端子部への樹脂漏れ付着もない面実
装用光半導体装置を提供する。 【解決手段】 表面に1対の電極配線2a,2bが配置
されると共に1対の電極配線2a,2bのそれぞれがス
ルーホール6a,6bを介して裏面配線に接続される絶
縁基板1と、1対の電極配線2a,2bのそれぞれに接
続されて絶縁基板1に搭載される光学素子3と、絶縁基
板1表面にて光学素子3及びスルーホール6a,6bを
覆う透光性樹脂4と、スルーホール2a,2bを塞ぐ閉
塞部8とを備えて面実装用光半導体装置を構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、小型の面実装用光
半導体装置及びその製造方法に関するものであり、特
に、トランスファーモールド成型等により一度に多数個
生産される面実装用光半導体装置及びその製造方法に関
するものである。
【0002】
【従来の技術】従来より、トランスファーモールド成型
により一度に多数個生産される面実装用光半導体装置と
しては、例えば、図13にその構成を示すと、ガラスエ
ポキシ等の基板31上に、一対のパターン状電極配線
(メッキ配線)32a,32bが形成され、前記各メッ
キ配線32a,32bは基板31の表面から側面を経て
裏面に達し、該面実装用光半導体装置の端子電極ともな
っている。基板31の凹所33に形成された一方のメッ
キ配線32a上には、発光素子または受光素子である光
学素子34が搭載され、この光学素子34は、他方のメ
ッキ配線32bに金配線37にて接続されている。そし
て、光学素子34の周囲には、透光性樹脂によりモール
ドされた透光性モールド体35が形成され、この上部に
は、光学素子34の集光性を高めるためのレンズ35a
が形成されている。
【0003】前記面実装用光半導体装置の製造方法を図
14、図15を参照して簡単に説明すると、まず、一度
に多数個生産するための多連構成である基板31上に、
この光半導体装置を単品化したときの側面となるカッテ
ィング分離用孔部36を複数形成する。次いで、金メッ
キ等による各一対のメッキ配線32a,32bを、基板
31の表面から孔部36を介して基板31の裏面に達す
るように形成する。そして、基板31の凹所33に形成
された一方のメッキ配線32a上に、光学素子34を導
電性樹脂にてダイボンディングして搭載し、金配線37
にてワイヤボンディングして他方のメッキ配線32bと
接続する。その後図15に示すように、エポキシ樹脂等
の透光性樹脂を用いてトランスファーモールド成型にて
透光性モールド体35を形成する。同図に示すように、
基板31は前後左右に多連構成となっているので、分割
ラインLに沿ってダイシングすると、図13に示すよう
な単独の面実装用光半導体装置が多数個できる。
【0004】ところで、前記トランスファーモールド成
型する際には、図16に示すように、基板31は金型3
8の下型38bの上にセットされ、上方から金型38の
上型38aによって押さえ込まれ、そして、金型38の
キャビティ39内に透光性樹脂が注入されて透光性モー
ルド体35が形成されるが、この型締めの際に、図16
(b)に示すように、金型38の上型38aのキャビテ
ィ39のエッジがメッキ配線32a,32bに当接し、
型締め時の圧力及び金型38の温度等によって基板31
の表面及びメッキ配線32a,32bに段差を生じさせ
る(図16(b)のC部参照)場合があり、これによ
り、メッキ配線32a,32bは断線等の大きなダメー
ジを受ける。
【0005】そこで、このようなメッキ配線32a,3
2bのダメージを軽減するために、本件特許出願人は、
特開平11−26647号公報に示されるように、次の
ような手段を提案している。
【0006】すなわち、図7、図8、図9に示すよう
に、ガラスエポキシ等の基板1上に、一対のパターン状
電極配線(メッキ配線)2a,2bが形成され、前記各
メッキ配線2a,2bは基板1の表面から側面を経て裏
面に達し、該面実装用光半導体装置の端子電極ともな
る。基板1の凹所1aに形成された一方のメッキ配線2
a上には、発光素子または受光素子である光学素子3が
搭載され、この光学素子3は、他方のメッキ配線2bに
金配線5にて接続される。そして、光学素子3の周囲に
は、透光性樹脂によりモールドされた透光性モールド体
4が形成され、この上部には、光学素子3の集光性を高
めるためのレンズ4aが形成されている。
【0007】以上は前述のものと同様であるが、この構
成では、さらに、基板1上の透光性モールド体4に覆わ
れた内側の位置に、基板1の表面から裏面に達する一対
のスルーホール6a,6bが設けられている。そして、
一方のメッキ配線2aは、基板1の凹所1aの内面から
表面のスルーホール6aに達する内部配線と、スルーホ
ール6a内を表面から裏面に達する中間配線と、裏面か
らカッティング分離用孔部7を介して透光性モールド体
4の外部に位置する表面に至る外部配線とからなり、内
部配線は透光性モールド体4に覆われ、外部配線は透光
性モールド体4の外部に露出することにより、メッキ配
線2aは透光性モールド体4の周縁部分(境界)を回避
して形成される。他方のメッキ配線2bも同様である。
【0008】このように、メッキ配線2a,2bが一対
のスルーホール6a,6bを介して基板1の表面から裏
面に導かれるような配線(中間配線)により、メッキ配
線2a,2bは基板1上の透光性モールド体4の周縁部
分(境界)に接しなくともよいパターンにもできる(図
7のA部参照)ので、透光性モールド体4がトランスフ
ァーモールド成型される際に、該メッキ配線2a,2b
は、モールド用金型のキャビティのエッジによる断線等
の大きなダメージを受けることがなくなる。また、図1
0、図11、図12に示すように、メッキ配線2a,2
bのパターンが基板1上の透光性モールド体4の周縁部
分(境界)を回避しないで接しており、該パターン部分
がダメージを受ける構造であっても、前記一対の内側ス
ルーホール6a,6bを介して基板1の表面から裏面に
導かれる中間配線があることにより、基板裏面で端子電
極を形成する前記外部配線との接続状況に何ら影響がな
い。
【0009】
【発明が解決しようとする課題】ところで、前述したよ
うに、この種面実装用光半導体装置としては、トランス
ファーモールド成型により一度に多数個生産される(前
述の参照図では多連として4個しか描いていないが、4
個に限定されず。)ため、当製造のために用意されるガ
ラスエポキシ等の基板1は、トランスファーモールド用
金型の大きさで規定される許される限りの相当な大面積
基板である。そして、その表面に光学素子3搭載部とな
る凹所1aが多数設けられるとともに、前述の中間配線
形成部となる一対の内側スルーホール6a,6b及びカ
ッティング分離用スルーホール7も多数設けられる。
【0010】このため、基板1は、その大面積であるが
故の部分的な厚さのバラツキとともに、反り、歪み等が
どうしても生じており、トランスファーモールド成型時
に、金型38(図16参照)の上下金型で完全に密着し
て押さえきることが困難で、僅かな隙間が生じることが
多い。特に、前記一対の内側スルーホール6a,6bの
ある場所は、基板の表面側が透光性樹脂注入用空間(キ
ャビティ39)となっており、基板の裏面側でしか金型
に当接しない。
【0011】従って、この部分で隙間が生じやすく、ト
ランスファーモールド成型時に注入された透光性樹脂
は、該スルーホール6a,6bを通じて基板裏面側の前
記隙間に漏れ出し、基板裏面の該部分にあるメッキ配線
2a,2bのパターン上に膜状に付着する。膜状に付着
した透光性樹脂は電気絶縁物であり、ハンダつけ時のフ
ラックスにもならないため、当方法で生産された面実装
用光半導体装置の裏面端子電極の大部分に不備が生じ
て、生産歩留まりが大変に悪いという結果になった。
そこで、本発明の目的は、上述した課題を解決し、一度
に多数個生産される面実装用光半導体装置を、裏面端子
電極の不備もなく、生産歩留まりが格段に良くなる構造
及びその製造方法を提供することにある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に本発明の面実装用光半導体装置は、表面に1対の電極
配線が配置されると共に該1対の電極配線のそれぞれが
スルーホールを介して裏面配線に接続される絶縁基板
と、前記1対の電極配線のそれぞれに接続されて前記絶
縁基板に搭載される光学素子と、前記絶縁基板表面にて
前記光学素子及び前記スルーホールを覆う透光性樹脂
と、前記スルーホールを塞ぐ閉塞部とを備えたことを特
徴とする。
【0013】本発明によれば、スルーホールを塞ぐ閉塞
部を設けているので、トランスファーモールド成型等の
成型時に注入された透光性樹脂が、スルーホールを通じ
て基板裏面側に漏れ出さず、基板裏面の配線上に絶縁物
が付着することを防止することができる。
【0014】さらに、本発明は、上記の面実装用光半導
体装置において、前記閉塞部が、前記スルーホールの内
部に配置されたことを特徴とする。
【0015】本発明によれば、閉塞部がスルーホールの
内部に配置されるので、樹脂漏れを確実に防止できる。
【0016】また、本発明は、上記の面実装用光半導体
装置において、前記閉塞部が、前記スルーホールの前記
絶縁基板の表面側又は裏面側に配置されたことを特徴と
する。
【0017】本発明によれば、閉塞部がスルーホールの
絶縁基板の表面側又は裏面側に配置されるので、閉塞部
の形成が容易に行える。
【0018】また、本発明の面実装用光半導体装置の製
造方法は、表面に1対の電極配線が配置されると共に該
1対の電極配線のそれぞれがスルーホールを介して裏面
配線に接続される絶縁基板上に、光学素子を前記1対の
電極配線のそれぞれに接続して搭載し、前記光学素子を
透光性樹脂により覆う面実装用光半導体装置の製造方法
において、前記スルーホールを閉塞してから、前記絶縁
基板表面にて前記光学素子及び前記スルーホールを透光
性樹脂により覆うことを特徴とする。
【0019】本発明によれば、スルーホールを閉塞して
から、絶縁基板表面にて光学素子及びスルーホールを透
光性樹脂により覆うので、トランスファーモールド成型
等で光学素子を透光性樹脂により覆うときに、透光性樹
脂がスルーホールを通じて基板裏面側に漏れ出さず、基
板裏面の配線上に絶縁物が付着することを防止すること
ができる。
【0020】また、本発明の面実装用光半導体装置の製
造方法は、表面に複数対の電極配線が配置されると共に
該複数対の電極配線のそれぞれがスルーホールを介して
裏面配線に接続される絶縁基板上に、複数の光学素子を
前記複数対の電極配線のそれぞれに接続して搭載し、前
記複数の光学素子のそれぞれを透光性樹脂により覆い、
前記絶縁基板を切断して単品に分離する面実装用光半導
体装置の製造方法において、前記スルーホールを閉塞し
てから、前記絶縁基板表面にて前記光学素子及び前記ス
ルーホールを透光性樹脂により覆うことを特徴とする。
【0021】本発明によれば、量産性に優れた製造方法
においても、スルーホールを閉塞してから、絶縁基板表
面にて光学素子及びスルーホールを透光性樹脂により覆
うので、トランスファーモールド成型等で光学素子を透
光性樹脂により覆うときに、透光性樹脂がスルーホール
を通じて基板裏面側に漏れ出さず、基板裏面の配線上に
絶縁物が付着することを防止することができる。
【0022】さらに、本発明は、上記の面実装用光半導
体装置の製造方法において、前記スルーホールを閉塞す
るのに、スルーホール内部をメッキすることにより閉塞
することを特徴とする。
【0023】本発明によれば、スルーホール内部をメッ
キすることにより、スルーホールを閉塞するので、樹脂
漏れを確実に防止できる。
【0024】また、本発明は、上記の面実装用光半導体
装置の製造方法において、前記スルーホールを閉塞する
のに、スルーホール内部への樹脂注入により閉塞するこ
とを特徴とする。
【0025】本発明によれば、スルーホール内部への樹
脂注入により行うことにより、スルーホールを閉塞する
ので、樹脂漏れを確実に防止できる。
【0026】また、本発明は、上記の面実装用光半導体
装置の製造方法において、前記スルーホールを閉塞する
のに、前記絶縁基板表面又は裏面にてスルーホールを閉
塞する閉塞部の形成により閉塞することを特徴とする。
【0027】本発明によれば、絶縁基板表面又は裏面に
てスルーホールを閉塞する閉塞部の形成により、スルー
ホールを閉塞するので、容易にスルーホールの閉塞を行
える。
【0028】さらに、本発明は、上記の面実装用光半導
体装置の製造方法において、前記閉塞部を印刷法により
形成することを特徴とする。
【0029】本発明によれば、レジスト等の絶縁性材料
やその他の導電性材料などの樹脂成分を含む材料を、ス
クリーン印刷等の印刷法により形成するので、容易に閉
塞部を形成することができる。
【0030】また、本発明は、上記の面実装用光半導体
装置において、前記閉塞部をシート状材料の貼付により
形成することを特徴とする。
【0031】本発明によれば、シート状材料を貼付する
ことにより閉塞部を形成するので、例えば耐熱テープな
ど、片面に粘着層を有するシート状材料を、スルーホー
ルがある部分に貼付するだけで、容易に閉塞部を形成す
ることができる。なお、絶縁基板の裏面にシート状材料
を貼付する場合には、その裏面全面に耐熱テープなどを
貼付しても良く、そうすれば、各スルーホールに貼付し
なくてよいので、貼付工程が簡略化される。
【0032】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しながら説明する。
【0033】図1は、本発明による、一度に多数個生産
される小型の面実装用光半導体装置の第1または第2実
施形態の概要図であり、図2及び図3は、その製造方法
を示す概略図である。
【0034】図1に示すように、本実施形態の面実装用
光半導体装置は、表面に1対の電極配線2a,2bが配
置されると共に、1対の電極配線2a,2bのそれぞれ
がスルーホール6a,6bを介して裏面配線に接続され
る絶縁基板1と、1対の電極配線2a,2bのそれぞれ
に接続されて絶縁基板1に搭載される光学素子3と、絶
縁基板1表面にて光学素子3及びスルーホール6a,6
bを覆う透光性樹脂である透光性モールド体4と、スル
ーホール6a,6bを塞ぐ閉塞部8とを備えた構成のも
のである。そして、本実施形態の閉塞部8は、スルーホ
ール6a,6bの内部に配置されたものである。
【0035】続いて、図2及び図3を参照して、本発明
による小型面実装用光半導体装置の第1または第2実施
形態の製造方法を説明する。本実施形態においては、基
板1としてガラスエポキシ基板を用いるものとするが、
該基板1は、液晶ポリマー等の耐熱性樹脂材料を射出成
型することによって形成された基板であってもかまわな
い。
【0036】まず、小型面実装用光半導体装置を一度に
多数個生産するための多連構成であるガラスエポキシ基
板1を掘削加工及び打抜加工することによって、光学素
子3搭載用の凹所1aと、この光半導体装置を単品化し
たときの側面となるカッティング分離用孔部7と、後に
透光性樹脂である透光性モールド体4がトランスファー
モールド成型される時に、その内側となる部分に、各一
対のスルーホール6a,6bを形成する。なお、液晶ポ
リマー等の耐熱性樹脂材料を射出成型することによって
形成された基板を用いる場合には、前記の凹所1aと、
孔部7と、一対のスルーホール6a,6bは、該基板を
射出成型する際に、同時に形成することもできる。
【0037】次に、金メッキ等により、各一対の電極配
線であるメッキ配線2a,2b(総称して2)を、基板
1の表面から孔部7及び一対のスルーホール6a,6b
を介して基板1の裏面に達するように形成する。
【0038】次に、本発明の第1実施形態となるが、前
記一対のスルーホール6a,6b以外の他の部分をマス
クし、該スルーホール6a,6bを再メッキしてその内
部に閉塞部8を形成することによって、スルーホール6
a,6bを閉塞する。または、本発明の第2実施形態と
なるが、前記一対のスルーホール6a,6bに樹脂注入
してその内部に閉塞部8を形成することによって、スル
ーホール6a,6bを閉塞する。
【0039】なお、ここで、樹脂注入により閉塞部8を
形成する場合、その樹脂材料は、絶縁性でも導電性でも
良い。また、絶縁性樹脂材料用いるときには、透光性樹
脂である透光性モールド体4と同一もののでも異なるも
のでも良い。また、同一の材料を用いても、例えば、粘
度の高い状態で基板1の表面側から裏面への回り込みを
防ぐように注入して、一旦硬化させれば、後述の透光性
樹脂のトランスファーモールド成型時に閉塞部8の樹脂
が溶けて基板1裏面に漏れ出すこともなく、基板1の裏
面に絶縁膜が形成されるようなことはない。
【0040】そして、前記一対のスルーホール6a,6
bの閉塞後、基板1の凹所1aに形成された一方のメッ
キ配線2a上に、光学素子3を導電性樹脂にてダイボン
ディングして搭載し、金配線5にてワイヤボンディング
して他方のメッキ配線2bと接続する。その後図3に示
すように、エポキシ樹脂等の透光性樹脂を用いてトラン
スファーモールド成型にて、光学素子3及びスルーホー
ル6a,6bを透光性樹脂で覆って透光性モールド体4
を形成する。該トランスファーモールド成型時において
は、前記一対のスルーホール6a,6bが既に閉塞部8
により閉塞されているので、金型38のキャビティ39
(図16参照)に注入された透光性樹脂が該スルーホー
ル6a,6bを通じて基板1の裏側に漏れ出すことがな
く、基板1裏面の該部分にあるメッキ配線2a,2bの
パターン上に付着しないので、メッキ配線2a,2bは
基板1裏面において良好な裏面端子電極となる。そし
て、図3に示すように、基板1は前後左右に多連構成と
なっているので、分割ラインLに沿ってダイシングして
単品に分離すると、図1に示すような単独の面実装用光
半導体装置が多数個できる。
【0041】このようにして生産される本発明における
製造方法によれば、前記トランスファーモールド成型の
際には金型の型締め圧力等に左右されないので、広い条
件下のもとでモールド成型でき、ひいては、面実装する
際のハンダつけ不良をなくすことができるこの種の小型
面実装用光半導体装置の生産における歩留まりを格段に
高めることができる。
【0042】図4及び図5は、本発明の第3実施形態で
あり、光学素子3を基板1に搭載し、金配線5にて接続
した後トランスファーモールド成型する工程の前に、前
記一対のスルーホール6a,6bを閉塞する方法とし
て、前述のようなスルーホール6a,6b内部を閉塞部
8により閉塞する代わりに、基板1の表面側または裏面
側にてスルーホール6a,6bに蓋状閉塞部9,10を
形成して蓋をするように閉塞する方法である。
【0043】すなわち、基板1における前記一対のスル
ーホール6a,6bがある部分に、レジスト等の樹脂成
分を含む材料をスクリーン印刷等の印刷法により、蓋状
閉塞部9を形成することで、図4及び図5に示すよう
に、スルーホール6a,6bに簡単に蓋をするように閉
塞することができる。なお、図4は基板1の表面側に蓋
状閉塞部9を形成したもの、図5は基板1の裏面側に蓋
状閉塞部10をしたものであり、このように蓋状閉塞部
9,10を形成した後に、トランスファーモールド成型
にて光学素子3及びスルーホール6a,6bを透光性樹
脂で覆って透光性モールド体4を形成しても、金型38
のキャビティ39(図16参照)に注入された透光性樹
脂が該スルーホール6a,6bを通じて基板1の裏側に
漏れ出すことがなく、基板1裏面の該部分にあるメッキ
配線2a,2bのパターン上に付着しないので、メッキ
配線2a,2bは基板1裏面において良好な裏面端子電
極となる。
【0044】なお、蓋状閉塞部9,蓋状閉塞部10の材
料としては、レジスト等の絶縁性材料に限定させるもの
ではなく、樹脂成分を含むようなスクリーン印刷等の印
刷法により容易に蓋状閉塞部9,蓋状閉塞部10を形成
できるものであれば、導電性材料でも良い。
【0045】そして、前述の第1,2実施形態と同様に
単品に分離することにより、図示しないが、表面に1対
の電極配線2a,2bが配置されると共に、1対の電極
配線2a,2bのそれぞれがスルーホール6a,6bを
介して裏面配線に接続される絶縁基板1と、1対の電極
配線2a,2bのそれぞれに接続されて絶縁基板1に搭
載される光学素子3と、絶縁基板1表面にて光学素子3
及びスルーホール6a,6bを覆う透光性樹脂4と、絶
縁基板1の表面側にてスルーホール6a,6bを塞ぐ蓋
状閉塞部9、又は絶縁基板1の裏面側にてスルーホール
6a,6bを塞ぐ蓋状閉塞部10とを備えた構成の面実
装用光半導体装置が得られる。
【0046】なお、上記実施形態において、樹脂注入に
より閉塞部8を形成したもの又は絶縁基板1の裏面側に
蓋状閉塞部10を形成したものにおいて、絶縁基板1の
裏面側に閉塞部8又は蓋状閉塞部10が多少突き出たよ
うになっても、透光性樹脂のトランスファーモールド成
型時に、金型の押圧力により押し潰されるようにして平
坦化されるので、問題はない。
【0047】さらに、図6は本発明の第4実施形態で、
前記一対のスルーホール6a,6bに蓋をするようにし
て閉塞する方法として、基板1の裏面側全面にカプトン
等の高耐熱性テープ11を閉塞部として貼り付けている
ものである。このようにしても、金型38のキャビティ
39(図16参照)に注入された透光性樹脂が該スルー
ホール6a,6bを通じて基板1の裏側に漏れ出すこと
がなく、透光性モールド体4が形成された後に該高耐熱
性テープ11を除去すれば、メッキ配線2a,2bは基
板1裏面において良好な裏面端子電極となる。
【0048】そして、前述の第1,2実施形態と同様に
分離することにより、単品の面実装用光半導体装置が得
られる。
【0049】なお、詳述はしていないが、本発明を図1
0,図11,図12に示すものに応用しても、まったく
同様の効果を奏することは、言うまでもない。
【0050】なお、以上の説明において、各図中、同一
符号は同一または相当部分を示す。
【0051】
【発明の効果】以上説明したように、本発明における面
実装用光半導体装置及びその製造方法によれば、特に、
トランスファーモールド成型の際には金型の型締め圧力
等に左右されずに広い条件下のもとでモールド成型で
き、さらに、良好な裏面端子電極を持つ面実装用光半導
体装置を製造できる。ひいては、面実装する際のハンダ
つけ不良をなくすことができるこの種の小型面実装用光
半導体装置の生産における歩留まりを格段に高め、大幅
なコストアップなしに、該小型面実装用光半導体装置を
大量生産することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態よりなる面実装用光半導
体装置の概略図を示し、(a)は底面図、(b)は平面
図、(c)は側面図、(d)は断面図である。
【図2】本発明の一実施の形態よりなる図1における面
実装用光半導体装置の製造工程途中の概略図であり、
(a)は平面図、(b)は(a)のA−A断面図であ
る。
【図3】本発明の一実施の形態よりなる図1における面
実装用光半導体装置の製造工程途中の、図2より後工程
における概略図であり、(a)は平面図、(b)は
(a)のB−B断面図である。
【図4】本発明の別の実施の形態よりなる面実装用光半
導体装置の製造工程途中の断面概略図であり、(b)は
(a)より後工程における断面概略図である。
【図5】本発明の、さらに別の実施の形態よりなる面実
装用光半導体装置の製造工程途中の断面概略図であり、
(b)は(a)より後工程における断面概略図である。
【図6】本発明の、さらに別の実施の形態よりなる面実
装用光半導体装置の製造工程途中の断面概略図であり、
(b)は(a)より後工程における断面概略図である。
【図7】特開平11−26647号公報における、面実
装用光半導体装置の概略図であり、(a)は底面図、
(b)は平面図、(c)は側面図、(d)は断面図であ
る。
【図8】図7における面実装用光半導体装置の製造工程
途中の概略図であり、(a)は平面図、(b)は(a)
のA−A断面図である。
【図9】図7における面実装用光半導体装置の製造工程
途中の、図8より後工程における概略図であり、(a)
は平面図、(b)は(a)のB−B断面図である。
【図10】特開平11−26647号公報における、面
実装用光半導体装置の概略図であり、(a)は底面図、
(b)は平面図、(c)は側面図、(d)は断面図であ
る。
【図11】図10における面実装用光半導体装置の製造
工程途中の概略図であり、(a)は平面図、(b)は
(a)のA−A断面図である。
【図12】図10における面実装用光半導体装置の製造
工程途中の、図11より後工程における概略図であり、
(a)は平面図、(b)は(a)のB−B断面図であ
る。
【図13】従来の面実装用光半導体装置の概略図を示
し、(a)は底面図、(b)は平面図、(c)は側面
図、(d)は断面図である。
【図14】図13(従来)における面実装用光半導体装
置の製造工程途中の概略図であり、(a)は平面図、
(b)は(a)のA−A断面図である。
【図15】図13(従来)における面実装用光半導体装
置の製造工程途中の、図14より後工程における概略図
であり、(a)は平面図、(b)は(a)のB−B断面
図である。
【図16】図13(従来)における面実装用光半導体装
置の製造工程途中の、トランスファーモールド成型の際
の基板と金型との関係を示す図である。
【符号の説明】
1 基板 2,2a,2b メッキ配線 3 光学素子 4 透光性モールド体(透光性樹脂) 6a,6b スルーホール 8 閉塞部 9、10 蓋状閉塞部 11 高耐熱性テープ 38 金型 39 キャビティ
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4F206 AH73 JA02 JB17 JQ81 4M109 AA01 BA04 CA12 CA21 DA07 DB16 EA01 EC11 5F041 AA31 AA41 DA20 DA39 DA43 DA59 5F061 AA01 BA03 CA12 CA21 CB13 DE03 FA01

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 表面に1対の電極配線が配置されると共
    に該1対の電極配線のそれぞれがスルーホールを介して
    裏面配線に接続される絶縁基板と、 前記1対の電極配線のそれぞれに接続されて前記絶縁基
    板に搭載される光学素子と、 前記絶縁基板表面にて前記光学素子及び前記スルーホー
    ルを覆う透光性樹脂と、 前記スルーホールを塞ぐ閉塞部とを備えたことを特徴と
    する面実装用光半導体装置。
  2. 【請求項2】 請求項1に記載の面実装用光半導体装置
    において、前記閉塞部が、前記スルーホールの内部に配
    置されたことを特徴とする面実装用光半導体装置。
  3. 【請求項3】 請求項1に記載の面実装用光半導体装置
    において、前記閉塞部が、前記スルーホールの前記絶縁
    基板の表面側又は裏面側に配置されたことを特徴とする
    面実装用光半導体装置。
  4. 【請求項4】 表面に1対の電極配線が配置されると共
    に該1対の電極配線のそれぞれがスルーホールを介して
    裏面配線に接続される絶縁基板上に、光学素子を前記1
    対の電極配線のそれぞれに接続して搭載し、前記光学素
    子を透光性樹脂により覆う面実装用光半導体装置の製造
    方法において、 前記スルーホールを閉塞してから、前記絶縁基板表面に
    て前記光学素子及び前記スルーホールを透光性樹脂によ
    り覆うことを特徴とする面実装用光半導体装置の製造方
    法。
  5. 【請求項5】 表面に複数対の電極配線が配置されると
    共に該複数対の電極配線のそれぞれがスルーホールを介
    して裏面配線に接続される絶縁基板上に、複数の光学素
    子を前記複数対の電極配線のそれぞれに接続して搭載
    し、前記複数の光学素子のそれぞれを透光性樹脂により
    覆い、前記絶縁基板を切断して単品に分離する面実装用
    光半導体装置の製造方法において、 前記スルーホールを閉塞してから、前記絶縁基板表面に
    て前記光学素子及び前記スルーホールを透光性樹脂によ
    り覆うことを特徴とする面実装用光半導体装置の製造方
    法。
  6. 【請求項6】 請求項4又は5に記載の面実装用光半導
    体装置の製造方法において、 前記スルーホールを閉塞するのに、スルーホール内部を
    メッキすることにより閉塞することを特徴とする面実装
    用光半導体装置の製造方法。
  7. 【請求項7】 請求項4又は5に記載の面実装用光半導
    体装置の製造方法において、 前記スルーホールを閉塞するのに、スルーホール内部へ
    の樹脂注入により閉塞することを特徴とする面実装用光
    半導体装置の製造方法。
  8. 【請求項8】 請求項4又は5に記載の面実装用光半導
    体装置の製造方法において、 前記スルーホールを閉塞するのに、前記絶縁基板表面又
    は裏面にてスルーホールを閉塞する閉塞部の形成により
    閉塞することを特徴とする面実装用光半導体装置の製造
    方法。
  9. 【請求項9】 請求項8に記載の面実装用光半導体装置
    の製造方法において、 前記閉塞部を印刷法により形成することを特徴とする面
    実装用光半導体装置の製造方法。
  10. 【請求項10】 請求項8に記載の面実装用光半導体装
    置の製造方法において、 前記閉塞部をシート状材料の貼付により形成することを
    特徴とする面実装用光半導体装置の製造方法。
JP36380299A 1999-12-22 1999-12-22 面実装用光半導体装置及びその製造方法 Expired - Lifetime JP3644861B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36380299A JP3644861B2 (ja) 1999-12-22 1999-12-22 面実装用光半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36380299A JP3644861B2 (ja) 1999-12-22 1999-12-22 面実装用光半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001185761A true JP2001185761A (ja) 2001-07-06
JP3644861B2 JP3644861B2 (ja) 2005-05-11

Family

ID=18480236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36380299A Expired - Lifetime JP3644861B2 (ja) 1999-12-22 1999-12-22 面実装用光半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3644861B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005720A (ja) * 2003-06-11 2005-01-06 Samsung Electronics Co Ltd 透明高分子素材を適用したcmos型イメージセンサーモジュール及びその製造方法
JP2006173536A (ja) * 2004-12-20 2006-06-29 Nec Lighting Ltd 表面実装型led及びその製造方法
JP2008016797A (ja) * 2006-07-07 2008-01-24 Lg Electronics Inc 発光素子実装用サブマウント及び発光素子パッケージ
KR100857790B1 (ko) * 2003-12-16 2008-09-09 엘지전자 주식회사 발광 다이오드 조명장치와 패키지 및 그 제조 방법
JP2009130205A (ja) * 2007-11-26 2009-06-11 Toyoda Gosei Co Ltd 発光装置、基板装置及び発光装置の製造方法
JP2010182770A (ja) * 2009-02-04 2010-08-19 Apic Yamada Corp Ledパッケージ、ledパッケージの製造方法、及び金型
US8860296B2 (en) 2006-09-11 2014-10-14 3M Innovative Properties Company Illumination devices and methods for making the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104143602B (zh) * 2014-04-28 2017-03-29 绍兴宝之能照明电器有限公司 陶瓷基led的mcob封装结构及工艺

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005720A (ja) * 2003-06-11 2005-01-06 Samsung Electronics Co Ltd 透明高分子素材を適用したcmos型イメージセンサーモジュール及びその製造方法
KR100857790B1 (ko) * 2003-12-16 2008-09-09 엘지전자 주식회사 발광 다이오드 조명장치와 패키지 및 그 제조 방법
JP2006173536A (ja) * 2004-12-20 2006-06-29 Nec Lighting Ltd 表面実装型led及びその製造方法
JP2008016797A (ja) * 2006-07-07 2008-01-24 Lg Electronics Inc 発光素子実装用サブマウント及び発光素子パッケージ
US8860296B2 (en) 2006-09-11 2014-10-14 3M Innovative Properties Company Illumination devices and methods for making the same
US9303829B2 (en) 2006-09-11 2016-04-05 3M Innovative Properties Company Illumination devices and methods for making the same
US9303827B2 (en) 2006-09-11 2016-04-05 3M Innovative Properties Company Illumination devices and methods for making the same
JP2009130205A (ja) * 2007-11-26 2009-06-11 Toyoda Gosei Co Ltd 発光装置、基板装置及び発光装置の製造方法
JP2010182770A (ja) * 2009-02-04 2010-08-19 Apic Yamada Corp Ledパッケージ、ledパッケージの製造方法、及び金型

Also Published As

Publication number Publication date
JP3644861B2 (ja) 2005-05-11

Similar Documents

Publication Publication Date Title
US4355463A (en) Process for hermetically encapsulating semiconductor devices
JP3432113B2 (ja) 光半導体装置
KR980006193A (ko) 열적 개량된 플립 칩 패키지 및 그 제조 방법
TW200407790A (en) Electronic apparatus and its manufacturing method
KR20050024263A (ko) 고체 촬상 장치 및 그 제조 방법
US8384202B2 (en) Semiconductor device, and communication apparatus and electronic apparatus having the same
JP2001185761A (ja) 面実装用光半導体装置及びその製造方法
JP3900613B2 (ja) 表面実装型チップ部品及びその製造方法
JP3193194B2 (ja) 基板に実装されたledチップにレンズ被覆層をモールドする方法およびそのモールド用基板構造
KR100369205B1 (ko) 반도체 장치의 제조 방법
JP3426574B2 (ja) 表面実装部品及びその製造方法
JPH01161724A (ja) 表面実装用半導体装置の製造方法
JP3198243B2 (ja) 半導体装置及びその製造方法
JPH0936155A (ja) 半導体装置の製造方法
JP4257807B2 (ja) 電子部品の製造方法
JP3851541B2 (ja) チップ部品およびその製造方法
JP3061177B2 (ja) 樹脂封止型半導体装置およびその製造方法
JPH05218508A (ja) 光半導体装置の製造方法
CN217903108U (zh) 一种高气密性高可靠性的芯片封装基板
JP4086347B2 (ja) 表面実装型フォトカプラの製造方法
TWI646707B (zh) 一種去除半導體塑封製程中所產生毛邊的方法
KR0125781B1 (ko) 반도체 패키지 및 그 제조공정
JP2000174171A (ja) パッケージ部設置用回路基板
JP2021013043A (ja) 半導体装置および半導体装置の製造方法
KR20050091566A (ko) 반도체 패키지 제조용 양면 몰드

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040324

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040324

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050201

R150 Certificate of patent or registration of utility model

Ref document number: 3644861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

EXPY Cancellation because of completion of term