JP2001185018A - 電子放出素子およびその製造方法 - Google Patents
電子放出素子およびその製造方法Info
- Publication number
- JP2001185018A JP2001185018A JP36707399A JP36707399A JP2001185018A JP 2001185018 A JP2001185018 A JP 2001185018A JP 36707399 A JP36707399 A JP 36707399A JP 36707399 A JP36707399 A JP 36707399A JP 2001185018 A JP2001185018 A JP 2001185018A
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- electron
- emitter
- layer
- electron emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 電位降下が小さく、低しきい値の電子放出素
子とその製造方法を提供する。 【解決手段】 先端部が尖鋭な凸形１９状のダイアモン
ド１６等の炭素系電子放出物質よりなるエミッタの周囲
に、前記エミッタ先端部が露出するように設けられた薄
い導電層１５を設ける。
子とその製造方法を提供する。 【解決手段】 先端部が尖鋭な凸形１９状のダイアモン
ド１６等の炭素系電子放出物質よりなるエミッタの周囲
に、前記エミッタ先端部が露出するように設けられた薄
い導電層１５を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は電子放出素子および
その製造方法に係わり、特に仕事関数が低い炭素系電子
放出物質を用いたものに関する。
その製造方法に係わり、特に仕事関数が低い炭素系電子
放出物質を用いたものに関する。
【０００２】
【従来の技術】近年、発達したＳｉ半導体微細加工技術
を用いて、半導体デバイスと同程度の微細な電界放出型
の電子放出素子の開発が行なわれている。その電子放出
物質としては、最近、仕事関数が低いダイアモンド等の
炭素系物質が電子放出のしきい値電圧を大幅に下げられ
ることから注目されている。電界放出型の電子放出素子
には、一般に電子放出物質よりなる凸部を形成して電界
を集中させる手法が用いられている。炭素系物質により
凸部を形成する方法の一つとして鋳型となる凹部を形成
した後、炭素系物質を埋め込み、これを構造基板に転写
する方法が報告されている（Ｋ．Ｏｋａｎｏ ｅｔ ａ
ｌ．， Ｕｌｔｒａｍｉｃｒｏｓｃｏｐｙ７３（１９９
８）４３．）。
を用いて、半導体デバイスと同程度の微細な電界放出型
の電子放出素子の開発が行なわれている。その電子放出
物質としては、最近、仕事関数が低いダイアモンド等の
炭素系物質が電子放出のしきい値電圧を大幅に下げられ
ることから注目されている。電界放出型の電子放出素子
には、一般に電子放出物質よりなる凸部を形成して電界
を集中させる手法が用いられている。炭素系物質により
凸部を形成する方法の一つとして鋳型となる凹部を形成
した後、炭素系物質を埋め込み、これを構造基板に転写
する方法が報告されている（Ｋ．Ｏｋａｎｏ ｅｔ ａ
ｌ．， Ｕｌｔｒａｍｉｃｒｏｓｃｏｐｙ７３（１９９
８）４３．）。
【０００３】図３にダイアモンドを用いた電子放出素子
の一例を示す。これに記載されている素子はまず図３
（ａ）に示すようにＳｉ（１００）基板１００上に３０
００Åの熱酸化膜１０１を形成し、フォトリソグラフィ
ー技術を用い一辺７０μｍ、間隔７μｍの正方形をパタ
ーンニングする。次にフッ酸（ＨＦ）水溶液により正方
形部分の酸化膜を除去する。
の一例を示す。これに記載されている素子はまず図３
（ａ）に示すようにＳｉ（１００）基板１００上に３０
００Åの熱酸化膜１０１を形成し、フォトリソグラフィ
ー技術を用い一辺７０μｍ、間隔７μｍの正方形をパタ
ーンニングする。次にフッ酸（ＨＦ）水溶液により正方
形部分の酸化膜を除去する。
【０００４】次に図３（ｂ）に示すようにテトラメチル
アンモニウムヒドロキシド（（ＣＨ ３）４ＮＯＨ）水溶
液によりＳｉ基板１００を異方性エッチングし、逆ピラ
ミッド状にエッチングされた凹部１０２を作製する。
アンモニウムヒドロキシド（（ＣＨ ３）４ＮＯＨ）水溶
液によりＳｉ基板１００を異方性エッチングし、逆ピラ
ミッド状にエッチングされた凹部１０２を作製する。
【０００５】次に図３（ｃ）に示すように尿素（（ＮＨ
２）２ＣＯ）をドーパントとして、ホットフィラメント
ＣＶＤ法（ＨＦＣＶＤ）により半導体ダイアモンド膜１
０３を堆積させ、次に導電性エポキシ接着剤１０４によ
り、プラチナ（Ｐｔ）基板１０５に接合する。
２）２ＣＯ）をドーパントとして、ホットフィラメント
ＣＶＤ法（ＨＦＣＶＤ）により半導体ダイアモンド膜１
０３を堆積させ、次に導電性エポキシ接着剤１０４によ
り、プラチナ（Ｐｔ）基板１０５に接合する。
【０００６】次に図３（ｄ）に示すようにフッ酸（Ｈ
Ｆ）と硝酸（ＨＮＯ３）の混合液により不用となったＳ
ｉ基板１００を除去してピラミッド形の素子が完成す
る。
Ｆ）と硝酸（ＨＮＯ３）の混合液により不用となったＳ
ｉ基板１００を除去してピラミッド形の素子が完成す
る。
【０００７】
【発明が解決しようとする課題】前述の窒素（Ｎ）ドー
プしたダイアモンドエミッタでは０．５Ｖ／μｍ程度の
極めて小さな電界で電子放出が始まることが報告されて
おり、低しきい値電圧動作が可能となっている。しかし
ながら前述の構造は以下に述べるような大きな問題を有
している。
プしたダイアモンドエミッタでは０．５Ｖ／μｍ程度の
極めて小さな電界で電子放出が始まることが報告されて
おり、低しきい値電圧動作が可能となっている。しかし
ながら前述の構造は以下に述べるような大きな問題を有
している。
【０００８】窒素ドープしたダイアモンド膜は極めて大
きな抵抗を有しており、ダイモンド膜中での電位降下が
大きな問題となる。このことは膜厚を変えたサンプルで
電子放出特性が異なるという実験結果から明らかであ
る。この問題を回避するためには膜厚をできるだけ減ら
せばよいが、ダイアモンドは成膜の初期過程においては
島状に孤立して成長し、ある程度の成長が進んでから連
続膜になるという性質を有している。このため、薄いダ
イアモンド膜を作製するのは困難である。またダイアモ
ンド膜を薄くしすぎるとエミッタの強度が低下してしま
うという問題もある。
きな抵抗を有しており、ダイモンド膜中での電位降下が
大きな問題となる。このことは膜厚を変えたサンプルで
電子放出特性が異なるという実験結果から明らかであ
る。この問題を回避するためには膜厚をできるだけ減ら
せばよいが、ダイアモンドは成膜の初期過程においては
島状に孤立して成長し、ある程度の成長が進んでから連
続膜になるという性質を有している。このため、薄いダ
イアモンド膜を作製するのは困難である。またダイアモ
ンド膜を薄くしすぎるとエミッタの強度が低下してしま
うという問題もある。
【０００９】本発明はかかる観点に基づいてなされたも
のであり、大きな抵抗による電位降下を無視できるほど
小さくできるダイアモンド電子放出素子とその製造方法
を提供することを目的とする。
のであり、大きな抵抗による電位降下を無視できるほど
小さくできるダイアモンド電子放出素子とその製造方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の第一の視点は、
電子放出素子において、先端部が尖鋭な凸形状のダイア
モンド等の炭素系電子放出物質よりなるエミッタと、前
記エミッタの周囲に前記エミッタ先端部が露出するよう
に設けられた薄い導電層を有することを特徴とする。
電子放出素子において、先端部が尖鋭な凸形状のダイア
モンド等の炭素系電子放出物質よりなるエミッタと、前
記エミッタの周囲に前記エミッタ先端部が露出するよう
に設けられた薄い導電層を有することを特徴とする。
【００１１】本発明の第二の視点は、電子放出素子の製
造方法において、第１の構造基板に凹部を設ける工程
と、前記凹部の側壁のみに薄い導電層を形成する工程
と、ダイアモンド等の炭素系電子放出物質により前記凹
部内を埋めつつエミッタ層を形成する工程とを有するこ
とを特徴とする。
造方法において、第１の構造基板に凹部を設ける工程
と、前記凹部の側壁のみに薄い導電層を形成する工程
と、ダイアモンド等の炭素系電子放出物質により前記凹
部内を埋めつつエミッタ層を形成する工程とを有するこ
とを特徴とする。
【００１２】本発明に係わるダイアモンド電子放出素子
においては、電子注入のための薄い導電層と電子放出点
であるエミッタ先端の距離を膜厚に無関係に設定できる
ため、ダイアモンド膜の大きな抵抗による電位降下を小
さくできる。従って十分厚いダイモンド膜を使用できる
ため、機械強度は問題とならない。このようにダイアモ
ンド膜本来の低しきい値という特長を十分に引き出すこ
とができる。
においては、電子注入のための薄い導電層と電子放出点
であるエミッタ先端の距離を膜厚に無関係に設定できる
ため、ダイアモンド膜の大きな抵抗による電位降下を小
さくできる。従って十分厚いダイモンド膜を使用できる
ため、機械強度は問題とならない。このようにダイアモ
ンド膜本来の低しきい値という特長を十分に引き出すこ
とができる。
【００１３】
【発明の実施の形態】以下、図面に示す実施の形態を参
照して本発明を説明する。
照して本発明を説明する。
【００１４】図１は本発明の実施の形態に係わる電子放
出素子の製造方法を示す図である。まず図１（ａ）に示
すように、ｐ型の（１００）方位のＳｉ基板１１に、薄
いｎ層１１１を熱拡散またはイオン注入により形成し、
ついでドライ酸化により熱酸化ＳｉＯ２層１２を形成、
パターンニングを行い、正方形開口を形成する。
出素子の製造方法を示す図である。まず図１（ａ）に示
すように、ｐ型の（１００）方位のＳｉ基板１１に、薄
いｎ層１１１を熱拡散またはイオン注入により形成し、
ついでドライ酸化により熱酸化ＳｉＯ２層１２を形成、
パターンニングを行い、正方形開口を形成する。
【００１５】次に図１（ｂ）に示すように、例えばＫＯ
Ｈ水溶液を用いて、異方性エッチングを行い、底部を尖
らせた凹部１３を形成する。この際、凹部１３の底部は
薄いｎ層１１１よりも深くなるように設定する。
Ｈ水溶液を用いて、異方性エッチングを行い、底部を尖
らせた凹部１３を形成する。この際、凹部１３の底部は
薄いｎ層１１１よりも深くなるように設定する。
【００１６】次に図１（ｃ）に示すように、Ｓｉ基板１
１の表面に凹部１３内も含めて、ウエット酸化により熱
酸化層１４を形成する。次にＳｉ基板１１を回転させな
がら斜め方向より例えばＣｕを真空蒸着し、薄い導電層
１５を形成する。図示のように回転斜め蒸着では、遮蔽
効果により凹部１３の底部には導電層が形成されない。
１の表面に凹部１３内も含めて、ウエット酸化により熱
酸化層１４を形成する。次にＳｉ基板１１を回転させな
がら斜め方向より例えばＣｕを真空蒸着し、薄い導電層
１５を形成する。図示のように回転斜め蒸着では、遮蔽
効果により凹部１３の底部には導電層が形成されない。
【００１７】次に図１（ｄ）に示すように、Ｓｉ基板１
１上に凹部１３内を含めて、尿素（（ＮＨ２）２ＣＯ）
をドーパントとして、プラズマＣＶＤ法により半導体ダ
イアモンド膜１６を堆積させ、次に導電性エポキシ接着
剤１７により、ガラス基板１８に接合する。
１上に凹部１３内を含めて、尿素（（ＮＨ２）２ＣＯ）
をドーパントとして、プラズマＣＶＤ法により半導体ダ
イアモンド膜１６を堆積させ、次に導電性エポキシ接着
剤１７により、ガラス基板１８に接合する。
【００１８】次に図１（ｅ）に示すように、電気化学エ
ッチングを用いてＳｉ基板１１のｐ型部分を除去する。
これは、例えばＫＯＨ水溶液中で、Ｓｉ基板中に形成さ
れたｐｎ接合が逆バイアスとなるように、すなわち溶液
に対し、ｎ層１１１に正電圧を印加しつつ、エッチング
を行なうことで、ｐ型の部分のみを選択的に除去するこ
とにより行なう。
ッチングを用いてＳｉ基板１１のｐ型部分を除去する。
これは、例えばＫＯＨ水溶液中で、Ｓｉ基板中に形成さ
れたｐｎ接合が逆バイアスとなるように、すなわち溶液
に対し、ｎ層１１１に正電圧を印加しつつ、エッチング
を行なうことで、ｐ型の部分のみを選択的に除去するこ
とにより行なう。
【００１９】次に図１（ｆ）に示すようにダイアモンド
の凸部１９の先端部を覆う熱酸化ＳｉＯ２層１４をＮＨ
４Ｆ／ＨＦエッチング除去し、素子が完成する。
の凸部１９の先端部を覆う熱酸化ＳｉＯ２層１４をＮＨ
４Ｆ／ＨＦエッチング除去し、素子が完成する。
【００２０】この電子放出素子においては、ｎ層１１１
をゲートとして使用し、ダイモンド層１６に対し、正の
電圧を印加して使用する。この際、ダイモンド層１６上
に設けられた薄い導電層１５を電子をダイアモンドに供
給する電極として用いる。本実施例においては、回転斜
め蒸着時の角度を変えることにより、電子注入のための
薄い導電層と電子放出点であるエミッタ先端の距離を設
定できるため、ダイアモンド膜の大きな抵抗による電位
降下を小さくできる。また十分厚いダイモンド膜を使用
できるため、機械強度は問題とならない。そのためダイ
アモンド膜本来の低しきい値という特長を十分に引き出
すことができる。
をゲートとして使用し、ダイモンド層１６に対し、正の
電圧を印加して使用する。この際、ダイモンド層１６上
に設けられた薄い導電層１５を電子をダイアモンドに供
給する電極として用いる。本実施例においては、回転斜
め蒸着時の角度を変えることにより、電子注入のための
薄い導電層と電子放出点であるエミッタ先端の距離を設
定できるため、ダイアモンド膜の大きな抵抗による電位
降下を小さくできる。また十分厚いダイモンド膜を使用
できるため、機械強度は問題とならない。そのためダイ
アモンド膜本来の低しきい値という特長を十分に引き出
すことができる。
【００２１】図２は本発明の別の実施の形態に係わる電
子放出素子の製造方法を示す図であり、図１と対応する
部分には同一の符号を付して詳細な説明を省略する。
子放出素子の製造方法を示す図であり、図１と対応する
部分には同一の符号を付して詳細な説明を省略する。
【００２２】この本実施例は図３に示した従来例と同様
に凸部を有するダイアモンドエミッタを作製した後、図
２（ｅ）に示すように、ダイアモンド膜１６上に薄い導
電層１５を成膜し、次にスピンコート法によりレジスト
２１を塗布する。
に凸部を有するダイアモンドエミッタを作製した後、図
２（ｅ）に示すように、ダイアモンド膜１６上に薄い導
電層１５を成膜し、次にスピンコート法によりレジスト
２１を塗布する。
【００２３】次に図２（ｆ）に示すように、レジスト２
１をプラズマエッチング法等により、導電層１５の先端
部が露出するまで、エッチング除去し、次に導電層１５
の露出した部分をエッチング除去する。
１をプラズマエッチング法等により、導電層１５の先端
部が露出するまで、エッチング除去し、次に導電層１５
の露出した部分をエッチング除去する。
【００２４】次に図２（ｇ）に示す示すように、レジス
ト２１を除去した後、例えばスパッタリング法によりＳ
ｉＯ２を絶縁層２２として、Ｃｒをゲートとなる金属層
２３として成膜する。さらにレジスト２４をスピンコー
ト法により塗布、プラズマエッチング法等により、ゲー
トとなる金属層２３の先端部が露出するまで、エッチン
グする。
ト２１を除去した後、例えばスパッタリング法によりＳ
ｉＯ２を絶縁層２２として、Ｃｒをゲートとなる金属層
２３として成膜する。さらにレジスト２４をスピンコー
ト法により塗布、プラズマエッチング法等により、ゲー
トとなる金属層２３の先端部が露出するまで、エッチン
グする。
【００２５】次に図２（ｈ）に示すように、金属層２３
の露出した部分をエッチング除去し、ダイアモンドの凸
部１９の先端部を覆う絶縁層２２をエッチング除去して
素子が完成する。
の露出した部分をエッチング除去し、ダイアモンドの凸
部１９の先端部を覆う絶縁層２２をエッチング除去して
素子が完成する。
【００２６】本実施例においても、レジストのプラズマ
エッチング量を制御することにより、薄い導電層と電子
放出点であるエミッタ先端の距離を設定できるため、ダ
イアモンド膜の大きな抵抗による電位降下を小さくでき
る。
エッチング量を制御することにより、薄い導電層と電子
放出点であるエミッタ先端の距離を設定できるため、ダ
イアモンド膜の大きな抵抗による電位降下を小さくでき
る。
【００２７】以上の説明は一例に過ぎず、その他、本発
明の趣旨を逸脱しない範囲で変形して実施可能である。
明の趣旨を逸脱しない範囲で変形して実施可能である。
【００２８】
【発明の効果】本発明の電子放出素子およびその製造方
法によれば、電子注入のための薄い導電層と電子放出点
であるエミッタ先端の距離を膜厚に無関係に設定できる
ため、ダイアモンド膜の大きな抵抗による電位降下を小
さくできため、ダイアモンド膜本来の低しきい値という
特長を十分に引き出すことができる。
法によれば、電子注入のための薄い導電層と電子放出点
であるエミッタ先端の距離を膜厚に無関係に設定できる
ため、ダイアモンド膜の大きな抵抗による電位降下を小
さくできため、ダイアモンド膜本来の低しきい値という
特長を十分に引き出すことができる。
【図１】本発明の実施の形態に係わる電子放出素子の製
造方法を示す図。
造方法を示す図。
【図２】本発明の別の実施の形態に係わる電子放出素子
の製造方法を示す図。
の製造方法を示す図。
【図３】従来の電子放出素子の製造方法を示す図。
１１…ｐ型Ｓｉ基板 １１１…ｎ型層 １２…熱酸化層 １３…凹部 １４…熱酸化層 １５…薄い導電層 １６…ダイアモンド層 １７…接着層 １８…ガラス基板 １９…凸部 ２１…レジスト ２２…絶縁層 ２３…金属層 ２４…レジスト １００…Ｓｉ基板 １…熱酸化層 ２…凹部 ３…ダイアモンド層 ４…接着層
フロントページの続き (72)発明者 佐久間 尚志 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 張 利 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (2)
- 【請求項１】 先端部が尖鋭な凸形状のダイアモンド等
の炭素系電子放出物質よりなるエミッタと、前記エミッ
タの周囲に前記エミッタ先端部が露出するように設けら
れた薄い導電層を有することを特徴とする電子放出素
子。 - 【請求項２】 第１の構造基板に凹部を設ける工程と、
前記凹部の側壁のみに薄い導電層を形成する工程と、ダ
イアモンド等の炭素系電子放出物質により前記凹部内を
埋めつつエミッタ層を形成する工程とを有することを特
徴とした電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36707399A JP2001185018A (ja) | 1999-12-24 | 1999-12-24 | 電子放出素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36707399A JP2001185018A (ja) | 1999-12-24 | 1999-12-24 | 電子放出素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001185018A true JP2001185018A (ja) | 2001-07-06 |
Family
ID=18488389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36707399A Pending JP2001185018A (ja) | 1999-12-24 | 1999-12-24 | 電子放出素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001185018A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183388A (ja) * | 2003-12-22 | 2005-07-07 | Samsung Sdi Co Ltd | 電界放出素子、それを適用した表示素子及びその製造方法 |
| JP2008027781A (ja) * | 2006-07-24 | 2008-02-07 | Sumitomo Electric Ind Ltd | ダイヤモンド電子放出素子およびその製造方法 |
-
1999
- 1999-12-24 JP JP36707399A patent/JP2001185018A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183388A (ja) * | 2003-12-22 | 2005-07-07 | Samsung Sdi Co Ltd | 電界放出素子、それを適用した表示素子及びその製造方法 |
| JP2008027781A (ja) * | 2006-07-24 | 2008-02-07 | Sumitomo Electric Ind Ltd | ダイヤモンド電子放出素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4307507A (en) | Method of manufacturing a field-emission cathode structure | |
| JP3226238B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| JP3249288B2 (ja) | 微小真空管およびその製造方法 | |
| Lee et al. | Nanometer-scale gap control for low voltage and high current operation of field emission array | |
| US6069018A (en) | Method for manufacturing a cathode tip of electric field emission device | |
| JP3388870B2 (ja) | 微小３極真空管およびその製造方法 | |
| US6570305B1 (en) | Field emission electron source and fabrication process thereof | |
| JP3231528B2 (ja) | 電界放出型冷陰極およびその製造方法 | |
| JP2001185018A (ja) | 電子放出素子およびその製造方法 | |
| JP2735009B2 (ja) | 電界放出型電子銃の製造方法 | |
| JPH0536345A (ja) | 電界放射型冷陰極の作製方法 | |
| CN100533768C (zh) | 一种硅基侧栅单电子晶体管的制作方法 | |
| JPH0765706A (ja) | 陰極装置及びその製造方法 | |
| CN109449213A (zh) | 一种带场板的肖特基结金刚石二极管器件的制备方法 | |
| JP2987372B2 (ja) | 電子放出素子 | |
| JP3431414B2 (ja) | 微小冷陰極の製造方法 | |
| JP2001185714A (ja) | 電子放出素子 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| JP3585739B2 (ja) | ダイアモンド電子放出素子及びその製造方法 | |
| JP3556263B2 (ja) | 微小多極真空管およびその製造方法 | |
| JP2000277000A (ja) | 電子放出素子 | |
| JPH0766154A (ja) | ドープされたシリコンからなる導電性尖端電極の製造方法 | |
| JP3625297B2 (ja) | 微小真空管およびその製造方法 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| JP2003346640A (ja) | 微小冷陰極電子エミッタ及びその製造方法 |