JP2001168762A

JP2001168762A - 符号発生器および初期同期装置

Info

Publication number: JP2001168762A
Application number: JP34590399A
Authority: JP
Inventors: Naoyuki Kurihara; 直之栗原
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-12-06
Filing date: 1999-12-06
Publication date: 2001-06-22

Abstract

(57)【要約】【課題】回路の複雑化を防止しつつ、移動体通
信における初期同期の獲得を高速に行なうこと。【解決手段】コード発生器１０において、スクラン
ブリング・コードとスプレッディング・コードを、それ
ぞれ並列に発生させる。スクランブリング・コードは、
ベクトル演算を工夫することで、パラレル生成を可能と
する。スプレッディング・コードについては、ワイヤー
ドＲＯＭを使用した簡単な回路でもって、アダマール符
号や階層化直交符号をパラレルに生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトラル拡散
通信方式で同期獲得に用いられる、符号発生器および初
期同期装置に関する。

【０００２】

【従来の技術】スペクトラム通信では、通信チャンネル
毎に異なる拡散符号を用いて拡散変調を行い送信する。
受信側では、送信側で用いた拡散符号と同じ符号で逆拡
散を行なう必要がある。その為、拡散符号の検出及びタ
イミングを初期同期において確立しなければならない。

【０００３】この初期同期方法として、３段階初期同期
方法があり、１段階でチップ同期の確立を行い、２段階
でスプレッディング符号グループの同定及びフレームタ
イミングの確立を行い、３段階でスプレッディング符号
を同定する。

【０００４】この２段階及び３段階においては、複数の
種類の拡散符号の中から１種類をいかに早く同定するか
が、システム高性能化への課題である。マッチドフィル
タを用いる場合は、受信ベースバンド信号を蓄積し、同
じ受信ベースバンド信号に対し、複数の拡散符号列との
相関検出を行い、拡散符号の検出及びタイミングの確立
を行う。

【０００５】従来のマッチドフィルタを用いた初期同期
装置の回路構成について図１１を用いて説明する。図１
１の初期同期装置は、マッチドフィルタ１００１と、拡
散符号発生器１００２と、演算用の拡散符号を蓄積する
演算用レジスタ１００３とで構成されている。

【０００６】同図に示すマッチドフィルタ１００１は、
ＦＩＲデジタルフィルタを用いた４倍拡散のマッチドフ
ィルタの例である。このマッチドフィルタ１００１
は、シフトレジスタ１００８と、シフトレジスタ１００
８に蓄えられた受信ベースバンド信号と拡散符号列との
逆拡散演算を実行する乗算器群１００９〜１０１２と、
乗算結果を加算する加算器１０１３とを備える。

【０００７】図示されるように、シフトレジスタ１００
８は、直列接続された４段のフリップフロップ１００４
〜１００７で構成される。一段目のフリップフロップ１
００４には、受信ベースバンド信号が入力される。ま
た、フリップフロップ１００４〜１００７の各々には、
動作クロックがパラレルに与えられ、この動作クロック
に同期して、記憶データが１段ずつシフトされる。

【０００８】拡散符号発生器１００２は、拡散符号列
を１符号ずつシリアルに発生し、４クロック（拡散率分
のクロック数）で拡散符号列分の拡散符号を発生させ
る。

【０００９】演算用レジスタ１００３は、直列接続され
た複数のフリップフロップ１０１４〜１０１７と、直列
接続された複数のフリップフロップ１０１８〜１０２１
とを具備する。

【００１０】フリップフロップ１０１４には、拡散符号
発生器１００２から出力される拡散符号がシリアルに入
力される。フリップフロップ１０１４〜１０１７には、
動作クロックがパラレルに入力されており、クロックに
同期してデータが右側に一段ずつシフトされる。フリッ
プフロップ１０１４〜１０１７に拡散符号列が格納され
たあと、フリップフロップ１０１４〜１０１７の値（記
憶されている値）を、フリップフロップ１０１８〜１０
２１にパラレルにロードする。なお、フリップフロップ
１０１８〜１０２１にも、動作クロックが、パラレルに
与えられる。

【００１１】次に、初期同期装置の動作について説明す
る。

【００１２】受信ベースバンド信号は、クロックに同期
した６ビットの信号である。デジタル信号は、フリップ
フロップ１００４に入力されたのち、フリップフロップ
１００７に向けてクロックに同期してシフトされる。４
クロック後には、フリップフロップ群１００４〜１００
７にデータが蓄積され、フリップフロップ１００４〜１
００７にパラレルに与えられていたクロックは停止され
る。これにより、フリップフロップ１００４〜１００７
に蓄積された受信ベースバンド信号の値は保持される。

【００１３】次に、拡散符号発生器よりシリアルに出力
された拡散符号列は、フリップフロップ１０１４に入力
されたのち、フリップフロップ１０１７に向けてクロッ
クに同期してシフトされる。４クロック後には、フリッ
プフロップ１０１４〜１０１７に、拡散符号列は格納さ
れる。次のクロックでは、フリップフロップ１０１４〜
１０１７に格納された拡散符号列がフリップフロップ１
０１８〜１０２１にパラレルにロードされる。以上によ
り、受信ベースバンド信号との相関検出を行なう拡散符
号列がセットされる。

【００１４】乗算器１００９〜１０１２は、６ビット×
１ビットの乗算器であり、７ビットの信号を出力する。
また、加算器１０１３は、７ビット+７ビット+７ビット
＋７ビットの加算器であり、９ビットの信号を出力す
る。

【００１５】乗算器１００９では、フリップフロップ１
００４（６ビット）の出力信号とフリップフロップ１０
１８の出力信号との乗算が行われる。乗算器１０１０〜
１０１２では、フリップフロップ１００５〜１００７と
フリップフロップ１０１９〜１０２１との乗算がそれぞ
れ行われる。加算器１０１３では、乗算器１００９〜１
０１２の出力の加算が行われる。すなわち、乗算器１０
０９〜１０１２および加算器１０１３を用いて、受信ベ
ースバンド信号と拡散符号発生器１００２で発生する拡
散符号列との相関を検出する。

【００１６】次に、拡散符号列の切り換えの動作につい
て説明する。

【００１７】次の相関演算を行なう、拡散符号列が拡散
符号発生器１００２よりシリアルに出力されると、クロ
ックに同期してフリップフロップ１０１８〜１０２１に
５クロックで格納されるため、これに対応して、拡散符
号列の切り換えも、５クロック毎に行なわれる。拡散符
号の切り換えが完了後、シフトレジスタ１００８に蓄え
られている受信ベースバンド信号と切り換え後の拡散符
号列との相関検出が行なわれる。

【００１８】同様に、複数の種類の拡散符号列の切り換
えを連続して行うとすると、相関検出を行なおうとして
いる拡散符号列の種類が１０種類であれば、１０種類の
拡散符号列に対し５０クロックで相関検出が行なわれ
る。本動作は、受信ベースバンド信号の拡散率がかわっ
ても同様な動作で行なうことが可能である。

【００１９】

【発明が解決しようとする課題】上述の従来の初期同期
装置の構成では、演算用レジスタへの拡散符号の格納を
シリアルに行なっているため、格納に時間がかかり、拡
散符号を高速に切換えることが困難である。このため、
拡散符号の検出及びタイミングの確立をする時間の高速
化が容易でなく、さらには初期同期の確立に時間がかか
りすぎるとマスタークロックの位相のずれなどにより、
初期同期を行なっている間に送受信のタイミングがずれ
てしまい、初期同期のやり直しが発生するなどして、さ
らに時間がかかってしまうような事態も起こり得る。

【００２０】本発明は、このような従来の問題を解決す
るためになされたものであり、複数の拡散符号との演算
を高速に処理し、高速に初期同期を確立することを目的
とする。

【００２１】

【課題を解決するための手段】本発明では、初期同期を
行なう際に必要な拡散符号であるアダマール符号、階層
化直交符号、ゴールド符号の符号列をパラレルで出力す
る発生器を実現することにより、演算用レジスタへの格
納をパラレルかつ連続サイクルで切り換えを実現する。

【００２２】パラレルかつ連続サイクルで切り換えを行
えるので、シリアルに行なっていた場合に比べて、拡散
符号列の発生及び格納スピードが格段に向上する。よっ
て、従来構成に比べ、複数の種類の拡散符号との相関検
出の高速化が図られ、初期同期の獲得を早期に行なうこ
とができる。

【００２３】

【発明の実施の形態】本発明の符号発生器の一態様で
は、所定ビット数の参照用データ列が複数登録されてい
るテーブルと、このテーブル内に登録されている、前記
参照用データ列の各々に対応して設けられ、各参照用デ
ータ列を構成する各ビットのデータと、発生させたいア
ダマール符号もしくは階層化直交符号を指定するデータ
とのアンドをとって、その結果をパラレルに出力する、
複数のアンド演算回路と、これらの複数のアンド演算回
路の各々からパラレルに出力される前記所定ビット数の
データの各ビットについて排他的論理和演算を行い、前
記所定ビット数のアダマール符号もしくは階層化直交符
号をパラレルに出力する。

【００２４】テーブルと簡単な構成の演算回路とを用い
て、アダマール符号もしくは階層化直交符号をパラレル
に発生させるものであり、これにより、符号の発生速度
が格段に向上する。

【００２５】また、他の態様では、前記テーブルおよび
複数のアンド演算回路を、ハードワイヤードロジックに
より、予めプログラムされたＲＯＭで構成する。

【００２６】また、他の態様では、ベクトル行列演算と
シフトレジスタを用いて生成され、パラレルに出力され
る符号と、パラレル出力のアダマール符号等との排他的
論理和演算により、ＣＤＭＡ通信方式の初期同期獲得に
必要な拡散符号をパラレルに生成する。

【００２７】また、初期同期装置の一態様は、受信ベー
スバンド信号を蓄積する蓄積手段と、演算用符号をパラ
レルに発生する符号発生手段と、この符号発生手段から
パラレルに発生する前記演算用符号を一時的に格納する
格納手段と、前記蓄積手段に蓄積された前記受信ベース
バンド信号と前記格納手段に格納された演算用拡散符号
との相関を検出する相関検出手段と、を有する。この構
成によれば、パラレルに拡散符号を格納手段に格納で
き、相関検出の高速化が実現される。

【００２８】また、他の態様では、前記格納手段は、格
納する演算用拡散符号をパラレルに連続サイクルで切り
換え、これにより、前記相関検出手段において、前記蓄
積手段に蓄積された受信ベースバンド信号との相関検出
が連続的に行なわれる。連続サイクルで複数の種類の拡
散符号との相関検出を行なえるため、拡散符号の検出の
さらなる高速化が実現される。

【００２９】また、他の態様では、前記符号発生手段
は、０１、００１１といった０と１の繰り返しの参照用
データとアダマール符号列を指定する番号とを各々論理
積をとる論理積演算回路と、前記論理積演算回路の演算
結果の排他的論理和をとる排他的論理和演算回路と、を
有し、パラレルに連続サイクルでアダマール符号列を発
生させる。この構成によれば、初期同期の２段階処理に
必要なアダマール符号列をパラレルにかつ連続サイクル
で発生することを実現できるため、複数の種類の相関検
出を高速に実現でき、２段階処理のスプレッディング符
号グループの同定及びフレームタイミングの検出を高速
に行なえる。

【００３０】また、他の態様では、前記符号発生手段
は、０１、００１１といった０と１の繰り返しの参照用
データと階層化直交符号列を指定する番号との論理積を
とる論理積演算回路と、前記論理演算回路の演算結果の
排他的論理和をとる排他的論理和演算回路と、を有し、
パラレルに連続サイクルで階層化直交符号列を発生させ
る。

【００３１】また、他の態様では、前記符号発生手段
は、パラレルにゴールド符号を発生させるゴールド符号
発生回路と階層化直交符号列をパラレルに発生する階層
化直交符号発生回路とを有し、ゴールド符号列と階層化
直交符号列との排他的論理和をとることにより、パラレ
ルにＷＣＤＭＡシステムにおける第３段階の初期同期を
とるための拡散符号列を発生させる。この構成によれ
ば、初期同期の３段階処理に必要な第３段階用符号列を
パラレルに発生する事を実現できるため、複数の種類の
相関検出を高速に実現でき、３段階処理のスプレッディ
ング符号の同定を高速に行なえる。

【００３２】また、本発明の符号発生器および初期同期
装置を用いて、ＣＤＭＡ受信装置，移動体通信端末装
置，基地局装置を構成すると、きわめて高速に同期を獲
得することができる。

【００３３】（実施の形態１）図１(ａ)は、本発明の実
施の形態１に係る初期同期装置の構成を示すブロック図
である。

【００３４】ＷＣＤＭＡシステムにおける同期獲得方法
において、第２段階処理および第３段階処理では、同じ
タイミングで受信した信号に対して、任意のスクランブ
リング・コードとスプレッディング・コードとの任意の
組み合わせで生成する複数の種類のコードとの相関検出
を行なうことが必要である。本実施の形態の装置は、回
路規模を増やすことなく、初期同期の獲得を格段に高速
化するものである。

【００３５】図示されるように、初期同期装置は、コー
ド発生器１０と、演算用シフトレジスタ１４と、マッチ
ドフィルタ１５とで構成される。コード発生器１０から
パラレルに発生する拡散コードは、演算用レジスタ１４
にパラレルにラッチされた後、パラレルに出力される。
そして、マッチドフィルタ１５にラッチされている受信
ベースバンド信号と乗算され、相関結果がマッチドフィ
ルタ１５から出力される。

【００３６】本実施の形態の特徴は、コード発生器１０
において、スプレッディング・コード（spreading cod
e）および、スクランブリング・コード（scrambling co
de）を、共にパラレルに発生させ、加算器１３ａ〜１３
ｎで同時に演算していることである。これにより、１シ
ンボル長の拡散コードを、演算用シフトレジスタ１４に
１サイクルで格納することができる。

【００３７】すなわち、複数種類のコードの発生を、
（必要なコード数×１）サイクルで行なうことが可能と
なる。シリアルにコードを発生させていた従来に比べ、
相関検出に要する時間を、１／拡散率に短縮することが
できる。このため、複数のコード発生器を個別に用意す
ることなく、一つのコード発生器を用いて、高速に初期
同期を獲得することができる。このことは、回路規模の
増大を抑制すると共に、消費電力の増大を抑えて携帯電
話の長時間使用にも資するものである。よって、回路規
模を増大させることなく、初期同期装置の高性能化を達
成することができる。

【００３８】スクランブリング・コード（scrambling c
ode）としては、Ｍ系列符号あるいはＭ系列符号を基本
とした符号（例えば、Gold符号）を用いる。一方、スプ
レッディング・コード（spreading code）には、アダマ
ール符号や階層化直交符号を用いる。

【００３９】スクランブリング・コード発生器１２は、
例えば、図１（ｂ）に示すような構成となっており、シ
フトレジスタ２３の各段（図１（ｂ）では、３段）から
パラレルに符号を出力させる。

【００４０】一方、パラレルに出力された符号に、乗算
器２４にて、ベクトル演算係数保持回路２５から出力さ
れるベクトル演算係数を乗算して、シフトレジスタ２３
において３ビット分だけ一挙にシフトした状態のデータ
をパラレルに発生させる。このデータは、セレクタ２２
を介してシフトレジスタ２３の各段にパラレルに格納さ
れる。このような動作を繰り返して、１サイクルで複数
のスクランブリング・コードを連続的に生成する。な
お、参照符号２１は、初期値発生器である。このような
行列演算を利用した１サイクルで、１シンボル分のコー
ドを発生させる技術については、本願出願人が先に提案
している特願平１１−４８５０４号に詳細に記載されて
いる。

【００４１】また、スプレッディング・コード発生器１
１については、簡単な構成で、パラレルにコードを発生
することを可能とするために特殊な構成を採用する。す
なわち、スプレッディング・コードを構成する行列のう
ちの一部をテーブル化し、そのテーブルの値に簡単な論
理演算を行なうことで、１サイクルで１シンボル長のコ
ードをパラレルに発生させる。スプレッディング・コー
ド発生器の詳細については、図４〜図９を用いて、後に
詳細に説明する。

【００４２】（実施の形態２）図２は、本発明の実施の
形態２にかかる、マッチドフィルタを用いた初期同期装
置の回路構成を示したものである。本実施の形態の特徴
は、拡散符号発生器１０２からパラレルにコードを生成
することである。これにより、シリアルにコードを発生
させていた図１１の従来例に比べ、処理時間を１／拡散
率に短縮することができる。

【００４３】なお、前掲の実施の形態（図１）では、ス
プレッディング・コードとスクランブリング・コードの
各発生器を示していたが、スクランブリング・コード発
生器については、図１（ｂ）を用いて説明したため、説
明の簡略化のため、本実施の形態（次の実施の形態（図
３）でも同じ）では、スプレッディング・コード発生器
のみを記載している。すなわち、図２中の拡散符号発生
器１０２（および図３中の拡散符号発生器１０２）は、
スプレッディング・コード発生器である。

【００４４】本実施の形態の初期同期装置は、図示され
るように、マッチドフィルタ１０１と拡散符号発生器１
０２と演算用の拡散符号を蓄積する演算用レジスタ１０
３で構成されている。

【００４５】同図に示すマッチドフィルタ１０１はＦＩ
Ｒデジタルフィルタを用いた４倍拡散のマッチドフィル
タの例である。このマッチドフィルタ１０１は、直列接
続された複数のフリップフロップ１０４〜１０７で構成
され、一段目のフリップフロップ１０４に受信ベースバ
ンド信号が与えられ、フリップフロップ群１０４〜１０
７にクロックがパラレルに与えられるようにしているシ
フトレジスタ１０８と、シフトレジスタ１０８に蓄えら
れた受信ベースバンド信号と拡散符号列との逆拡散演算
を実行する乗算器１０９〜１１２、乗算結果を加算する
加算器１１３と、を備えている。

【００４６】拡散符号発生器１０２は、拡散符号列を２
符号ずつパラレルに発生し、２クロック（拡散率／２の
クロック数）で拡散符号列分の拡散符号を発生させる。

【００４７】演算用レジスタ１０３は、直列接続された
複数のフリップフロップ群１１４〜１１７と直列接続さ
れた複数のフリップフロップ１１８〜１２１の２段で構
成され、１サイクル目には、フリップフロップ１１６、
フリップフロップ１１７に拡散符号発生器１０２より与
えられる拡散符号がパラレルに入力され、２サイクル目
には、フリップフロップ１１４、フリップフロップ１１
５に拡散符号発生器１０２より与えられる拡散符号がパ
ラレルに入力され、フリップフロップ１１４〜１１７に
クロックがパラレルに与えられる。

【００４８】フリップフロップ１１４〜１１７に拡散符
号列が格納されたあと、フリップフロップ１１４〜１
１７の値をフリップフロップ１１８〜１２１にパラレル
にロードする。また、フリップフロップ群１１８〜１２
１にクロックがパラレルに与えられるようにしている。

【００４９】次に、図２の初期同期装置の動作について
説明する。

【００５０】受信ベースバンド信号は、クロックに同期
した６ビットの信号である。デジタル信号は、フリップ
フロップ１０４に入力されたのち、フリップフロップ１
０７に向けてクロックに同期してシフトされる。４クロ
ック後には、フリップフロップ１０４〜１０７にデータ
が蓄積され、フリップフロップ１０４〜１０７にパラレ
ルに与えられていたクロックは停止される。これによ
り、フリップフロップ１０４〜１０７に蓄積された受信
ベースバンド信号の値は保持される。

【００５１】次に、拡散符号発生器１０２が２符号（拡
散率の１／２）ずつパラレルに発生すると、まずパラレ
ルに２符号出力された拡散符号列は、フリップフロップ
群１１７〜１１６にクロックに同期してパラレルに格納
される。つぎに残りの２符号が拡散符号発生器よりパラ
レルに出力された拡散符号列は、フリップフロップ群１
１５〜１１４にパラレルに格納される。つまり、２クロ
ック後には、フリップフロップ群１１４〜１１７に拡散
符号列は格納される。次のクロックで、フリップフロッ
プ群１１４〜１１７の値をフリップフロップ群１１８〜
１２１にロードする。以上により、受信ベースバンド信
号との相関検出を行なう拡散符号列がセットされる。

【００５２】乗算器１０９〜１１２は、６ビット×１ビ
ットの乗算器であり、７ビットの出力信号の出力を行
い、加算器１１３は、７ビット+７ビット+７ビット＋７
ビットの加算器であり、９ビットの出力信号を出力す
る。乗算器１０９では、フリップフロップ１０４（６ビ
ット）の出力信号とフリップフロップ１１８の出力信号
との乗算が行われる。乗算器１１０〜１１２では、フリ
ップフロップ群１０５〜１０７とフリップフロップ群１
１９〜１２１との乗算がそれぞれ行われる。加算器１１
３では乗算器１０９〜１１２の出力の加算が行われ、乗
算器１０９〜１１２、加算器１１３を用いて受信ベース
バンド信号と拡散符号発生器１０２で発生する拡散符号
列との相関結果を出力する。

【００５３】次に、拡散符号列の切り換えの動作につい
て説明する。

【００５４】次の相関演算を行なう拡散符号列が、拡散
符号発生器１０２より２符号ずつパラレルに出力される
と、クロックに同期してフリップフロップ群１１８〜１
２１に３クロックで格納されるため、拡散符号列の切り
換えが３クロックで行なわれる。拡散符号の切り換えが
完了後、シフトレジスタ１０８に蓄えられている受信ベ
ースバンド信号と切り換え後の拡散符号列との相関検出
が行なわれる。このような方式を採用すれば、複数の種
類の拡散符号列の切り換えを連続して行う場合、相関検
出を行なおうとしている拡散符号列の種類が１０種類で
あれば、１０種類の拡散符号列に対し３０クロックで相
関検出が行なわれる。本動作は、受信ベースバンド信号
の拡散率がかわっても同様な動作で行なう事が可能であ
る。

【００５５】したがって、本実施の形態によれば、拡散
符号列の切り換えの高速化が可能であり、初期同期で行
なう拡散符号の検出及びタイミングの確立の高速化を図
ることが出きる。

【００５６】（実施の形態３）図３は、本発明の実施の
形態３にかかる初期同期装置の構成を示すブロック図で
ある。

【００５７】本実施の形態の初期同期装置の特徴は、拡
散符号発生器２０２が、４符号（４ビットの符号）をパ
ラレルに出力することである。すなわち、１サイクル
で、必要な拡散符号列が、拡散符号発生器２０２から出
力される、これにより、演算用レジスタ２０３の値の切
り換えが連続したサイクルで行なえる。その他の構成
は、実施の形態１とほぼ同じである。

【００５８】なお、図２に示す実施の形態２にかかる初
期同期装置と同一の機能を有する部分には同一符号を付
し説明の重複を避ける。

【００５９】本実施の形態の初期同期装置には、拡散符
号列を４符号パラレルに発生し、１クロック（拡散率／
４のクロック数）で拡散符号列分の拡散符号を発生させ
る拡散符号発生器２０２が備えられている。

【００６０】演算用レジスタ２０３は、直列接続された
複数のフリップフロップ群２１４〜２１７で構成され、
１サイクルで、一段目フリップフロップ２１４、二段目
のフリップフロップ２１５、三段目フリップフロップ２
１６、四段目のフリップフロップ２１７に拡散符号発生
器２０２より与えられる拡散符号がパラレルに入力され
る。また、フリップフロップ２１４〜２１７にクロック
がパラレルに与えられるようにしている。以上により、
受信ベースバンド信号との相関検出を行なう拡散符号列
がセットされる。

【００６１】以上のように構成された、本実施の形態の
拡散符号の切り換えの動作について説明する。

【００６２】つぎの相関演算を行なう、拡散符号列が同
様に拡散符号発生器２０２より４符号パラレルに出力さ
れると、クロックに同期して演算用レジスタ２０３に１
クロックで格納されるため、拡散符号列の切り換えが１
クロックで行えられる。拡散符号の切り換えが完了後、
シフトレジスタ１０８に蓄えられている受信ベースバン
ド信号と切り換え後の拡散符号列との相関検出が行なわ
れる。同様に、複数の種類の拡散符号列の切り換えを連
続して行うとすると、相関検出を行なおうとしている拡
散符号列の種類が１０種類であれば、１０種類の拡散符
号列に対し１０クロックで相関検出が行なわれる。

【００６３】本動作は、受信ベースバンド信号の拡散率
がかわっても同様な動作で行なう事が可能である。

【００６４】したがって、本実施の形態によれば、拡散
符号列の切り換えのさらなる高速化が可能であり、初期
同期で行なう拡散符号の検出及びタイミングの確立の高
速化を図ることが出来る。また、演算用レジスタを２段
構成にせずに、相関検出の動作を止めることなく、拡散
符号列の切り換えを行なうことができるため、装置の小
型化も達成される。

【００６５】（実施の形態４）本実施の形態では、主
に、上述の実施の形態１〜３で使用されるスプレッディ
ング・コード（spreading code）の発生器の具体的な構
成と動作について説明する。

【００６６】図４は、拡散符号発生器の構成を示すブロ
ック図である。図示される拡散符号発生器３００は、ア
ダマール符号（Hadamard Code）発生器である。アダマ
ール変換は、画像処理などに用いられる直交変換法の一
種である。変換核は、＋１と−１を要素とする正方形の
マトリクス（これをアダマール行列という）であり、ア
ダマール符号は、＋1，-1の代わりに、０，１を用いた
アダマール行列と、補行列により作られる線形の２進符
号である。

【００６７】図４のアダマール符号発生器３００では、
簡単な構成で拡散符号をパラレルに生成させることを可
能とするために、３種類の参照用データＡ，Ｂ，Ｃが登
録されているテーブル３０７と、ＲＯＭ化されたワイヤ
ードロジック３０１，３０２，３０３と、を設ける。三
種類の参照用データＡ，Ｂ，Ｃは”１”と”０”の組み
合わせであり、具体的には、例えば、”１”を電源電位
とし，”０”をグランドとして、配線により予めプログ
ラムされている。

【００６８】そして、Ａ〜Ｃのうちのどの参照用データ
を用いるかを、端子３１０，３１１，３１２の各々に与
える、アダマール番号を２進表記した場合の各ビットの
データ（”０”又は”１”）の組み合わせで制御する。

【００６９】各端子３１０，３１１，３１２に与えるア
ダマール番号（２進表記）の組み合わせに応じて、アダ
マール符号発生器３００からは、１シンボル長（ここで
は８ビット）の、異なるアダマール符号がパラレルに出
力される。なお、参照符号３０４は、８ビットの各々の
ビット毎に、排他的論理和をとる排他的論理和ゲートで
ある。

【００７０】そして、排他的論理和ゲート３０６によ
り、並列に出力される８ビットのアダマール符号（スプ
レッディング・コード）と、Golay符号発生器３０５か
ら発生する８ビットのパラレル符号（スクリンブリング
・コード）との排他的論理和をとる（対応する各ビット
について同時に排他的論理和をとる）ことにより、第２
段階用の符号がパラレルに生成されることになる。

【００７１】以下、具体的に説明する。

【００７２】図示されるように、拡散コード発生器３０
０が具備する参照用データＡは、”０１０１０１０１”
であり、参照用データＢは、”００１１００１１”であ
り、参照用データＣは、”００００１１１１”である。
これらは、拡散コードを構成する行列のうちの数種類の
一部をテーブル化したものである。

【００７３】また、ワイヤードロジック３０１〜３０３
の各々は、アダマール番号と参照用データの論理積をと
る複数のアンドゲートからなる。

【００７４】次に、アダマール行列生成法について、具
体的に説明する。図５は、アダマール行列の生成を行な
う行列式である。

【００７５】図５中、ｋの値は０以上の整数を用いる。
図６には、図５で示した、生成法にもとずきｋ＝３のと
きに生成したそれぞれのアダマール番号に対する拡散符
号列を示す。図６からわかるように、ｋ＝３の時は、ア
ダマール番号０〜７の８種類の拡散符号列が生成され
る。

【００７６】つまり、アダマール番号１〔二進表示：０
０１〕の時は、参照用データＡで示す”０１０１０１０
１”（すなわち、１符号ずつ０と１を交互にした８符号
で構成された符号列）となる。

【００７７】また、アダマール番号２〔２進表示：０１
０〕の時は、参照用データＢで示す”００１１００１
１”（すなわち、２符号ずつ０と１を交互にした８符号
で構成された符号列）となる。

【００７８】また、アダマール番号３〔２進表示：０１
１〕の時は、”０１１００１１０”となる。この拡散符
号列は、アダマール番号１の拡散符号列と、アダマール
番号２の拡散符号列との和をとったものと等価である。
すなわち、拡散符号列７番目は、参照用データＡおよび
Ｂで示される”０１０１０１０１”、”００１１００１
１”の各々の拡散符号列７番目の０と０の排他的論理和
をとり０に、拡散符号列６番目は、”０１０１０１０
１”、”００１１００１１”の各々の拡散符号列６番目
の１と０の排他的論理和をとり１に、拡散符号列５番目
は、”０１０１０１０１”、”００１１００１１”の各
々の拡散符号列５番目の０と１の排他的論理和をとり１
になり、以下同様に繰り返し、アダマール番号３の符号
列となる。

【００７９】アダマール番号４〔２進表示：１００〕の
時は、参照用データＣで示す”００００１１１１”（す
なわち、４符号ずつ０と１を交互にした８符号で構成さ
れた符号列）となる。

【００８０】アダマール番号５〔２進表示：１０１〕の
時は、”０１０１１０１０”となり、この拡散符号列
は、アダマール番号４の拡散符号列と、アダマール番号
１の拡散符号列との和をとったものと等価である。すな
わち、拡散符号列７番目は、参照用データＡおよびＣで
示される”０１０１０１０１”、”００００１１１１”
の各々の拡散符号列７番目の０と０の排他的論理和をと
り０に、拡散符号列６番目は、”０１０１０１０
１”、”００００１１１１”の各々の拡散符号列６番目
の１と０の排他的論理和をとり１に、拡散符号列５番目
は、”０１０１０１０１”、”００００１１１１”の各
々の拡散符号列５番目の０と０の排他的論理和をとり０
になり、以下、同様に繰り返して、アダマール番号５の
符号列となる。

【００８１】アダマール番号６〔２進表示：１１０〕の
時は、”００１１１１００”となり、この拡散符号列
は、アダマール番号４の拡散符号列と、アダマール番号
２の拡散符号列との和をとったものと等価である。すな
わち、参照用データＢとＣで示される”００１１００１
１”、”００００１１１１”の各々の拡散符号の排他的
論理和をとったものである。

【００８２】また、アダマール番号７〔２進表示：１１
１〕の時は、”０１１０１００１”となる。この拡散符
号列は、アダマール番号４の拡散符号列と、アダマール
番号１の拡散符号列と、アダマール符号列２の拡散符号
列の和をとったものと等価である。すなわち、参照用デ
ータＡ，Ｂ，Ｃで示される”０１０１０１０１”、”０
０１１００１１”、”００００１１１１”の各々の拡散
符号の排他的論理和をとったものが、それぞれの拡散符
号列となる。

【００８３】以上のことからわかるように、アダマール
番号（十進表示）を２進表示して、０ビット目と参照用
データＡで示される”０１０１０１０１”で論理和をと
ったものと、１ビット目と参照用データＢで示される”
００１１００１１”で論理和をとったものと、２ビット
目と参照用データＣで示される”００００１１１１”で
論理和をとり、各々論理和をとった結果について排他的
論理和をとった結果が、アダマール符号列となる。

【００８４】次に、図４のアダマール符号発生器３００
の動作について説明する。

【００８５】ワイヤードロジック３０１〜３０３は、８
ビット幅の２入力信号の論理積をとり、８ビットの出力
を行う。排他的論理和３０４は、８ビット幅の３入力信
号の排他的論理和演算を行なうものであり、８ビットの
パラレル出力を行なう。

【００８６】ワイヤードロジック３０１では、アダマー
ル番号を２進表示したものの０ビット目のデータと参照
用データＡとの論理積演算が行なわれる。ワイヤードロ
ジック３０２では、２進表示のアダマール番号の１ビッ
ト目のデータと参照用データＢの論理積演算が行なわれ
る。ワイヤードロジック３０３では、２進表示のアダマ
ール番号の２ビット目のデータと参照用データＣの論理
積演算が行なわれる。排他的論理和ゲート３０４では、
ワイヤードロジック３０１〜３０３から出力される８ビ
ットの信号について、各ビット毎に排他的論理和をとる
ものであり、これにより、８符号で構成されたアダマー
ル符号列がパラレルに発生する。

【００８７】以上の動作により、１サイクルで８符号で
構成されたアダマール符号列をパラレルの生成すること
が可能である。本動作は、ｋの値がかわっても同様の動
作を行なう事が可能である。

【００８８】したがって、本実施の形態によれば、少数
の参照用データとわずかな論理回路で、アダマール番号
を端子３１０，３１１，３１２に入力するだけで、アダ
マール符号を用いた複数の種類の拡散符号列のパラレル
生成を可能とする。よって、拡散符号列の生成の高速化
が図られ、さらに、拡散符号の切り換えの高速化が可能
である。これにより、２段階処理で行なうスプレッディ
ング符号グループの同定およびフレームタイミングの確
立の高速化を図ることができる。

【００８９】（実施の形態５）本実施の形態では、主
に、上述の実施の形態１〜３で使用されるスプレッディ
ング・コード（spreading code）の発生器の、他の例に
ついて説明する。本実施の形態では、アダマール符号の
代わりに、階層化直交符号を使用する。

【００９０】図７は、第３段階用拡散符号を発生する拡
散符号発生器の構成を示すブロック図である。図示され
るように、拡散符号発生器は、階層化直交符号発生器６
００、ゴールド符号（GOLD符号）発生器６０１、階層化
直交符号とゴールド符号の排他的論理和をとる排他的論
理和回路６０２から構成されている。

【００９１】排他的論理和回路６０２からは、８ビット
の第３段階用拡散符号がパラレルに出力される。なお、
ゴールド符号は、基本的には、周期が等しい２種類のＭ
系列を用意して、それらを加算して得られる符号系列で
ある。

【００９２】階層化符号発生器６００は、前掲の実施の
形態のアダマール符号発生器と同様の構成をしている。
すなわち、３種類の参照データＤ，Ｅ，Ｆをテーブルと
して用意すると共に、ワイヤードロジック（ワイヤード
ＲＯＭ）６０３，６０４，６０５と、エクスクルーシブ
ノア回路６０６をもつ構成とし、２進表記の階層化直交
番号の各ビットを端子６１０，６１１，６１２に入力
し、入力される”１”，”０”の組み合わせによって、
どの参照用データを使用するかを切り替えていくことに
より、異なる種類の、８ビットの階層化直交符号をパラ
レルに連続して生成していくものである。

【００９３】以下、具体的に説明する。

【００９４】テーブルに用意される参照用データＤ
は、”１０１０１０１０”であり、参照用データＥ
は、”１１００１１００”であり、参照用データＦ
は、”１１１１００００”である。ワイヤードロジック
６０３〜６０５は、端子６１０〜６１２から入力される
階層化直交番号の各ビットのデータと参照用データの各
ビットとの論理積をとる８個のアンドゲートを有する。
また、エクスクルーシブノア回路６０６は、各ワイヤー
ドロジック６０３，６０４，６０５からパラレルに出力
される８ビットのデータについて、各ビット毎に一致判
定を行なう。

【００９５】まず、階層化直交行列生成法について説明
する。図８は、階層化直交行列の生成を行なう行列式で
ある。ｎの値は０以上の整数を用いる。図９には、図８
で示した、生成法に基づきｎ＝３のときに生成したそれ
ぞれの階層化直交番号に対する拡散符号列を示す。図９
より、ｎ＝３の時は、階層化直交番号０〜７（十進表
記）の８種類の拡散符号列が生成されることがわかる。

【００９６】図７の回路を用いた階層化符号の発生方法
の概略は、以下のとおりである。すなわち、まず、十進
表記の階層化直交番号を２進表記に直し、その２進表記
のデータのＭＳＢとＬＳＢとを入れ替え（交換）する。
このようにして得られたデータの最上位ビットを図７の
端子６１２に入力し、中間ビットを図７の端子６１１に
入力し、最下位ビットを図７の端子６１０に入力する。
これにより、図９に示すような８ビットの直交化階層符
号がパラレルに生成される。

【００９７】以下、具体的に説明する。

【００９８】つまり、図９に示すように、階層化直交番
号１〔２進表記：００１〕の時は、参照用データＦで示
す”１１１１００００”（すなわち、４符号ずつ０と１
を交互にした８符号で構成された符号列）となる。

【００９９】階層化直交番号２〔２進表記：０１０〕の
時は、参照用データＥで示す”１１００１１００”（２
符号ずつ０と１を交互にした８符号で構成された符号
列）となる。

【０１００】階層化直交番号３〔２進表記：０１１〕の
時は、”１１００００１１”となりこれは、階層化符号
番号２と４の拡散符号列を加算したものと等価である。
すなわち、拡散符号列の７番目は、参照用データＦとＥ
で示される”１１１１００００”、”１１００１１０
０”の各々の拡散符号列７番目の１と１が一致している
かの演算を行い、この結果として”１”となる。同様
に、拡散符号列６番目は、参照用データＦとＥ示され
る”１１１１００００”、”１１００１１００”の各々
の拡散符号列６番目の１と１が一致しているかの演算を
行って”１”になり、拡散符号列５番目は、”１１１１
００００”、”１１００１１００”の各々の拡散符号列
５番目の１と０が一致しているかの演算を行って”０”
になり、以下、同様に繰り返し、階層化直交番号３の符
号列が得られる。

【０１０１】階層化直交番号４〔２進表記：１００〕の
時は、参照用データＤで示す”１０１０１０１０”（１
符号ずつ０と１を交互にした８符号で構成された符号
列）となる。

【０１０２】階層化直交番号５〔２進表記１０１〕の時
は、階層化直交番号４と１の符号列の和”１０１００１
０１”となる。すなわち、拡散符号列７番目は、参照用
データＦとＤで示される”１１１１００００”、”１０
１０１０１０”の各々の拡散符号列７番目の１と１が一
致しているかの演算を行い”１”になり、拡散符号列６
番目は、”１１１１００００”、”１０１０１０１０”
の各々の拡散符号列６番目の１と０が一致しているかの
演算を行い”０”になり、拡散符号列５番目は、”１１
１１００００”、”１０１０１０１０”の各々の拡散符
号列５番目の１と１が一致しているかの演算を行い”
１”になり、以下、同様に繰り返して、階層化直交番号
５の符号列が得られる。

【０１０３】階層化直交番号６〔２進表記：１１０〕に
ついては、階層化直交番号１および２の符号列の和とな
る。すなわち、参照用データＦとＥで示される”１１０
０１１００”、”１０１０１０１０”の各々の拡散符号
が一致しているかの演算を行ったものが、拡散符号列と
なる。

【０１０４】同様に、階層化番号７〔２進表記：１１
１〕については、参照用データＦ，Ｅ,Ｄで示される”
１１１１００００”、”１１００１１００”、”１０１
０１０１０”の各々の拡散符号が一致しているかの演算
を行い、その結果として、それぞれの拡散符号列が得ら
れる。

【０１０５】つまり、階層化直交番号を２進表示してＬ
ＳＢとＭＳＢの位置を入れ替えて逆順にし（例えば、MS
Bが５で、以下順に４，３，２，１なら、MSBを１とし、
以下順に２，３，４，５にする）、そのデータの２ビッ
ト目（最上位ビット）と参照用データＦで示される”１
１１１００００”で論理積をとったものと、１ビット目
と参照用データＥで示される”１１００１１００”とで
論理積をとったものと、０ビット目（最下位ビット）と
参照用データＤで示される”１０１０１０１０”で論理
積をとり、各々論理和をとった結果が一致しているか演
算した結果が、階層化直交符号列となる。

【０１０６】つぎに、図７の階層化符号発生器６００の
動作について説明する。

【０１０７】ワイヤードロジック６０３〜６０５は、８
ビット幅の２入力信号の論理積ゲートであり、８ビット
の出力を行い、一致回路６０６は、８ビット幅の３入力
信号の一致しているかの演算回路であり、８ビットの出
力を行なう。ワイヤードロジック６０３では、階層化直
交番号の２ビット目と参照用データＤの論理積演算が行
なわれる。ワイヤードロジック６０４では、階層化直交
番号の１ビット目と参照用データＥとの論理積演算が行
なわれる。ワイヤードロジック６０５では、階層化直交
番号の０ビット目と参照用データＦとの論理積演算が行
なわれる。

【０１０８】一致回路６０６では、各ワイヤードロジッ
ク６０３，６０４，６０５から出力される８ビットのデ
ータの対応するビットの値が一致しているか否かの演算
が行なわれ、その結果として、８符号で構成された階層
化直交拡散符号列がパラレルに発生する。

【０１０９】以上の動作により、１サイクルで８符号で
構成された階層化直交符号列をパラレルの生成すること
が可能である。つぎに、ゴールド符号発生器６０１より
並列に出力される８ビットのゴールド符号列（スクラン
ブリング・コード）と、階層化直交符号列（スプレッデ
ィング・コード）との排他的論理和をとる（排他的論理
和回路６０２）ことにより、３段階用符号をパラレルに
発生させることができる。

【０１１０】本動作は、ｎの値がかわっても同様の動作
を行なう事が可能である。したがって、本実施の形態に
よれば、少数の参照用データとわずかな論理回路を用い
たＲＯＭに、階層化直交番号を入力するだけで、階層化
直交符号を用いた複数の種類の拡散符号列のパラレル生
成を実現できる。よって、拡散符号列の生成の高速化、
さらに、切り換えの高速化が可能であり、３段階処理で
行なうスプレッディング符号の同定の高速化が図ること
ができる。

【０１１１】（実施の形態６）図１０は、本発明の初期
同期装置を適用したＣＤＭＡ受信装置（ＣＤＭＡ通信装
置）の構成を示すブロック図である。

【０１１２】図示されるように、ＣＤＭＡ受信装置は、
受信アンテナ９０１と、所定の周波数でフィルタリング
及び増幅する高周波信号処理部９０２と、アナログ信号
をデジタル信号に変換するＡＤ変換器９０３と、受信信
号を復調するデータ復調部９０４と、復号を行なうデー
タ復号部９０５と、復号された信号を音声に換えるＣＯ
ＤＥＣ部９０６と、通信を行うものと同期の獲得を行な
う初期同期装置９０７と、クロック信号部９０８と、タ
イミングコントロール部９０９と、を備えている。

【０１１３】初期同期装置９０７には、ＡＤ変換部９０
３から拡散変調されたデジタル信号からなる受信ベース
バンド信号が与えられ、クロック発生部９０８から与え
られるクロックが印加される。タイミングコントロール
部９０９では、逆拡散を行なうタイミング等の制御を行
なう。初期同期装置９０７では、ＡＤ変換部９０３から
与えられる受信ベースバンド信号との逆拡散演算が行な
われ、同期獲得をした結果として逆拡散演算結果がデー
タ復調部９０４に出力される。データ復調部９０４で
は、初期同期装置９０７より得られた逆拡散演算結果を
もとにデータ復調し、データ復号部９０５にデータを与
える。

【０１１４】なお、初期同期装置９０７は、前掲の実施
の形態で説明したものと同じ構成を有しており、拡散符
号列をパラレルに連続サイクルで生成することが可能で
あるため、初期同期獲得の高速化を図ることができる。
このように、本発明のＣＤＭＡ受信装置、初期同期獲得
の高速化を図ることができる。

【０１１５】また、前掲の実施の形態で説明した初期同
期装置のいずれかを、ＣＤＭＡ方式の移動体無線通信を
行う基地局装置または移動体装置の無線受信部に備えて
もよいし、その他の通信端末の無線受信部として使用し
てもよい。この場合も、初期同期の早期獲得に有効であ
る。

【０１１６】

【発明の効果】以上説明したように、本発明は、拡散符
号列をパラレルに連続サイクルで生成を行なうことによ
り、複数の種類の拡散符号列との相関検出の高速化を実
現できる。これにより、初期同期の早期確立を行うこと
ができ、システムの高性能化を図ることができる。

【図面の簡単な説明】

【図１】（ａ）本発明の実施の形態１にかかる初期同期
装置の構成を示すブロック図（ｂ）スクランブリング・コード発生器がパラレルデー
タを生成する原理を説明するための図

【図２】本発明の実施の形態２における初期同期装置の
構成を示すブロック図

【図３】本発明の実施の形態３における初期同期装置の
構成を示すブロック図

【図４】本発明の実施の形態４にかかる拡散符号発生器
の構成を示すブロック図

【図５】実施の形態４における、拡散符号列（アダマー
ル符号）の生成方法を説明するための図

【図６】図４の回路における、アダマール番号と発生す
る拡散符号列との関係を示す図

【図７】本発明の実施の形態５にかかる拡散符号発生器
の構成を示すブロック図

【図８】本発明の実施の形態５における拡散符号列（階
層化直交符号）の生成方法を説明するための図

【図９】本発明の実施の形態５における、階層化直交番
号と発生する拡散符号列との関係を示す図

【図１０】本発明の実施の形態６にかかるＣＤＭＡ受信
装置の構成を示すブロック図

【図１１】従来の初期同期装置の一例の構成を示すブロ
ック図

【符号の説明】

１０コード発生器１１スプレッディング・コード発生器１２スクランブリング・コード発生器１３ａ〜１３ｎ加算器１４演算用シフトレジスタ１５マッチドフィルタ２１初期値発生器２２セレクタ２３並列入出力のシフトレジスタ２４乗算器２５ベクトル演算係数

Claims

【特許請求の範囲】

【請求項１】所定ビット数のアダマール符号もしくは
階層化直交符号をパラレルに発生させる符号発生器であ
って、前記所定ビット数の参照用データ列が複数登録されてい
るテーブルと、このテーブル内に登録されている、前記参照用データ列
の各々に対応して設けられ、各参照用データ列を構成す
る各ビットのデータと、発生させたいアダマール符号も
しくは階層化直交符号を指定するデータとのアンドをと
って、その結果をパラレルに出力する、複数のアンド演
算回路と、これらの複数のアンド演算回路の各々からパラレルに出
力される前記所定ビット数のデータの各ビットについて
排他的論理和演算を行い、前記所定ビット数のアダマー
ル符号もしくは階層化直交符号をパラレルに出力する排
他的論理和演算回路と、を有する符号発生器。
【請求項２】前記テーブルおよび複数のアンド演算回
路は、ハードワイヤードロジックにより、予めプログラ
ムされたＲＯＭであることを特徴とする請求項１記載の
符号発生器。
【請求項３】請求項１または請求項２記載の符号発生
器からパラレルに出力される符号と、ベクトル行列演算
とシフトレジスタを用いて生成され、パラレルに出力さ
れる符号との排他的論理和演算により、ＣＤＭＡ通信方
式の初期同期獲得に必要な拡散符号をパラレルに生成す
ることを特徴とする符号発生器。
【請求項４】受信ベースバンド信号を蓄積する蓄積手
段と、演算用符号をパラレルに発生する符号発生手段
と、この符号発生手段からパラレルに発生する前記演算
用符号を一時的に格納する格納手段と、前記蓄積手段に
蓄積された前記受信ベースバンド信号と前記格納手段に
格納された演算用拡散符号との相関を検出する相関検出
手段と、を有することを特徴とする初期同期装置。
【請求項５】前記格納手段は、格納する演算用拡散符
号をパラレルに連続サイクルで切り換え、これにより、
前記相関検出手段において、前記蓄積手段に蓄積された
受信ベースバンド信号との相関検出が連続的に行なわれ
ることを特徴とする請求項４記載の初期同期装置。
【請求項６】前記符号発生手段は、０１、００１１と
いった０と１の繰り返しの参照用データとアダマール符
号列を指定する番号とを各々論理積をとる論理積演算回
路と、前記論理積演算回路の演算結果の排他的論理和を
とる排他的論理和演算回路と、を有し、パラレルに連続
サイクルでアダマール符号列を発生させることを特徴と
する請求項４または請求項５記載の初期同期装置。
【請求項７】前記符号発生手段は、０１、００１１と
いった０と１の繰り返しの参照用データと階層化直交符
号列を指定する番号との論理積をとる論理積演算回路
と、前記論理演算回路の演算結果の排他的論理和をとる
排他的論理和演算回路と、を有し、パラレルに連続サイ
クルで階層化直交符号列を発生させることを特徴とする
請求項４または請求項５記載の初期同期装置。
【請求項８】前記符号発生手段は、パラレルにゴール
ド符号を発生させるゴールド符号発生回路と階層化直交
符号列をパラレルに発生する階層化直交符号発生回路と
を有し、ゴールド符号列と階層化直交符号列との排他的
論理和をとることにより、パラレルにＷＣＤＭＡシステ
ムにおける第３段階の初期同期をとるための拡散符号列
を発生させることを特徴とする請求項４または請求項５
記載の初期同期装置。
【請求項９】受信ベースバンド信号を受信し、請求項
４〜請求項８のいずれかに記載の初期同期装置に入力し
て拡散符号列との相関検出を行い、相関検出結果に基づ
いて初期同期獲得を行うことを特徴とするＣＤＭＡ受信
装置。
【請求項１０】請求項９記載のＣＤＭＡ受信装置を備
え、前記ＣＤＭＡ受信装置にＣＤＭＡ無線通信で受信し
た受信ベースバンド信号を入力して初期同期獲得し、獲
得した同期タイミングに基づいて通信制御を行うことを
特徴とする移動体通信端末装置。
【請求項１１】請求項９記載のＣＤＭＡ受信装置を備
え、前記ＣＤＭＡ受信装置にＣＤＭＡ無線通信で受信し
た受信ベースバンド信号を入力して同期を獲得し、獲得
した同期タイミングに基づいて通信制御を行うことを特
徴とする移動体通信基地局装置。