JP2001167076A - マルチプロセッサシステム及び共通タイマ制御方法 - Google Patents
マルチプロセッサシステム及び共通タイマ制御方法Info
- Publication number
- JP2001167076A JP2001167076A JP35102399A JP35102399A JP2001167076A JP 2001167076 A JP2001167076 A JP 2001167076A JP 35102399 A JP35102399 A JP 35102399A JP 35102399 A JP35102399 A JP 35102399A JP 2001167076 A JP2001167076 A JP 2001167076A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- processor
- timeout
- request
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 共通タイマを有するマルチプロセッサシステ
ム及び共通タイマ制御方法に関し、タイマ要求元にタイ
ムアウト信号を通知可能とする。 【解決手段】 複数のプロセッサ１−０〜１−Ｎを共通
バス５を介して接続した共有メモリ２と共通タイマ３と
マルチプロセッサ制御部４とを有するマルチプロセッサ
システムに於いて、プロセッサ１−０〜１−Ｎは、共通
タイマ３に対するタイマ要求に、プロセッサ又はジョブ
を識別できるＩＤを付加して送出し、共通タイマ３は、
タイマ制御部６とタイムアウト宛先スイッチ７とを含
み、タイマ制御部６は、タイマ要求に対応したタイマを
識別するタイマＩＤを付与し、タイマ要求元のＩＤとタ
イマＩＤとを対応付け、タイムアウト信号にタイマＩＤ
を付加し、このタイマＩＤからタイマ要求元のＩＤを識
別し、タイムアウト宛先スイッチ７は、タイマ要求元に
タイムアウト信号を送出する構成を有する。
ム及び共通タイマ制御方法に関し、タイマ要求元にタイ
ムアウト信号を通知可能とする。 【解決手段】 複数のプロセッサ１−０〜１−Ｎを共通
バス５を介して接続した共有メモリ２と共通タイマ３と
マルチプロセッサ制御部４とを有するマルチプロセッサ
システムに於いて、プロセッサ１−０〜１−Ｎは、共通
タイマ３に対するタイマ要求に、プロセッサ又はジョブ
を識別できるＩＤを付加して送出し、共通タイマ３は、
タイマ制御部６とタイムアウト宛先スイッチ７とを含
み、タイマ制御部６は、タイマ要求に対応したタイマを
識別するタイマＩＤを付与し、タイマ要求元のＩＤとタ
イマＩＤとを対応付け、タイムアウト信号にタイマＩＤ
を付加し、このタイマＩＤからタイマ要求元のＩＤを識
別し、タイムアウト宛先スイッチ７は、タイマ要求元に
タイムアウト信号を送出する構成を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のプロセッサ
を共通バスを介して共有メモリ及び共通タイマに接続し
たマルチプロセッサシステム及びその共通タイマを制御
する共通タイマ制御方法に関する。
を共通バスを介して共有メモリ及び共通タイマに接続し
たマルチプロセッサシステム及びその共通タイマを制御
する共通タイマ制御方法に関する。
【０００２】
【従来の技術】図２１はＷ−ＣＤＭＡ（Ｗideband −Ｃ
ode Ｄivision Ｍultiple Ａccess ）システムの概要説
明図であり、１００は移動機、１０１−１〜１０１−３
は基地局、１０２は無線ネットワーク制御装置、１０３
はマルチメディアプロセッシング装置、１０４は交換機
を示す。この交換機１０４に対しては、図示を省略して
いるが、複数の無線ネットワーク制御装置が接続され、
又無線ネットワーク制御装置には更に複数の基地局が接
続される構成が一般的である。
ode Ｄivision Ｍultiple Ａccess ）システムの概要説
明図であり、１００は移動機、１０１−１〜１０１−３
は基地局、１０２は無線ネットワーク制御装置、１０３
はマルチメディアプロセッシング装置、１０４は交換機
を示す。この交換機１０４に対しては、図示を省略して
いるが、複数の無線ネットワーク制御装置が接続され、
又無線ネットワーク制御装置には更に複数の基地局が接
続される構成が一般的である。
【０００３】前述の移動機１００と複数の基地局１０１
−１〜１０１−３との間で無線送受信が可能であり、従
って、ソフトハンドオーバーも容易なシステムてある。
又基地局１０１−１〜１０１−３は、移動機１００から
のデータを受信し、ＡＴＭ（Ａsynchronous Ｔransfer
Ｍode ）セルに変換して有線回線を介して無線ネットワ
ーク制御装置１０２に転送する。無線ネットワーク制御
装置１０２とマルチメディアプロセッシング装置１０３
とは、プロトコル終端装置とこれを制御する制御装置と
の構成を含み、無線ネットワーク制御装置１０２は、基
地局からのＡＴＭセルの分解，組立てと共に、マルチメ
ディアプロセッシング装置１０３と共同して、音声デー
タや画像データ等に対応した処理を行い、再びＡＴＭセ
ルに変換して交換機１０４に有線回線を介して送出す
る。
−１〜１０１−３との間で無線送受信が可能であり、従
って、ソフトハンドオーバーも容易なシステムてある。
又基地局１０１−１〜１０１−３は、移動機１００から
のデータを受信し、ＡＴＭ（Ａsynchronous Ｔransfer
Ｍode ）セルに変換して有線回線を介して無線ネットワ
ーク制御装置１０２に転送する。無線ネットワーク制御
装置１０２とマルチメディアプロセッシング装置１０３
とは、プロトコル終端装置とこれを制御する制御装置と
の構成を含み、無線ネットワーク制御装置１０２は、基
地局からのＡＴＭセルの分解，組立てと共に、マルチメ
ディアプロセッシング装置１０３と共同して、音声デー
タや画像データ等に対応した処理を行い、再びＡＴＭセ
ルに変換して交換機１０４に有線回線を介して送出す
る。
【０００４】このようなシステムに於いては、大量のデ
ータを高速で処理する能力が要求される。その為に、負
荷分散型や機能分散型等のマルチプロセッサシステム構
成が適用されている。又マルチプロセッサシステムに於
いては、メモリの共有化やタイム監視の為のタイマの共
通化等によるシステムの経済化が図られている。
ータを高速で処理する能力が要求される。その為に、負
荷分散型や機能分散型等のマルチプロセッサシステム構
成が適用されている。又マルチプロセッサシステムに於
いては、メモリの共有化やタイム監視の為のタイマの共
通化等によるシステムの経済化が図られている。
【０００５】図２２は従来例の説明図であり、共通タイ
マを設けたマルチプロセッサシステムの概要を示し、１
１１−１〜１１１−Ｎはプロセッサ（ＣＰＵ）、１１２
は共有メモリ、１１３は共通タイマ、１１４はマルチプ
ロセッサ制御部、１１５は共通バスを示す。又太線矢印
は、共通タイマ１１３に対するタイマ要求と、タイムア
ウト信号との経路を示す。
マを設けたマルチプロセッサシステムの概要を示し、１
１１−１〜１１１−Ｎはプロセッサ（ＣＰＵ）、１１２
は共有メモリ、１１３は共通タイマ、１１４はマルチプ
ロセッサ制御部、１１５は共通バスを示す。又太線矢印
は、共通タイマ１１３に対するタイマ要求と、タイムア
ウト信号との経路を示す。
【０００６】マルチプロセッサ制御部１１４は、各プロ
セッサ１１１−１〜１１１−Ｎの状態を監視し、負荷分
散型の場合は、各プロセッサ１１１−１〜１１１−Ｎの
負荷状態に対応して、処理を実行するプロセッサを指定
するものである。又各プロセッサ１１１−１〜１１１−
Ｎは、共通バス１１５を介して共有メモリ１１２に対し
て、リード／ライトのアクセスが可能の構成であり、又
共通タイマ１１３に対してタイマ要求を行うことが可能
の構成を有するものである。この共通タイマ１１３は、
各プロセッサ１１１−１〜１１１−Ｎからのタイマ要求
対応のタイマ設定を行い、設定された時間内のタイマ終
了要求により正常終了とし、又設定された時間を経過す
ると、タイムアウト信号を送出する。又共通タイマ１１
３は、タイマ要求を行ったプロセッサを認識しない構成
を有するものである。
セッサ１１１−１〜１１１−Ｎの状態を監視し、負荷分
散型の場合は、各プロセッサ１１１−１〜１１１−Ｎの
負荷状態に対応して、処理を実行するプロセッサを指定
するものである。又各プロセッサ１１１−１〜１１１−
Ｎは、共通バス１１５を介して共有メモリ１１２に対し
て、リード／ライトのアクセスが可能の構成であり、又
共通タイマ１１３に対してタイマ要求を行うことが可能
の構成を有するものである。この共通タイマ１１３は、
各プロセッサ１１１−１〜１１１−Ｎからのタイマ要求
対応のタイマ設定を行い、設定された時間内のタイマ終
了要求により正常終了とし、又設定された時間を経過す
ると、タイムアウト信号を送出する。又共通タイマ１１
３は、タイマ要求を行ったプロセッサを認識しない構成
を有するものである。
【０００７】従って、共通タイマ１１３に対して、例え
ば、プロセッサ１１１−１がメッセージ応答待ち等の為
の待ち時間の情報を含むタイマ要求があり、それに対す
るタイムアウトが発生すると、そのタイムアウト信号
を、例えば、プロセッサ１１１−２に送出する。このよ
うなシステムに於いては、タイマ要求を行わなかったプ
ロセッサ１１１−２は、共有メモリ１１２の例えば特定
領域にタイムアウト信号を書込み、又タイマ要求を行っ
たプロセッサ１１１−１は、共有メモリ１１２からタイ
ムアウト信号を読出して、例えば、メッセージ応答無し
として、再送処理等のタイムアウト処理を行うことにな
る。即ち、タイマ要求に従ったタイムアウト信号は、太
線矢印で示すように、共有メモリ１１２を介して転送さ
れる。
ば、プロセッサ１１１−１がメッセージ応答待ち等の為
の待ち時間の情報を含むタイマ要求があり、それに対す
るタイムアウトが発生すると、そのタイムアウト信号
を、例えば、プロセッサ１１１−２に送出する。このよ
うなシステムに於いては、タイマ要求を行わなかったプ
ロセッサ１１１−２は、共有メモリ１１２の例えば特定
領域にタイムアウト信号を書込み、又タイマ要求を行っ
たプロセッサ１１１−１は、共有メモリ１１２からタイ
ムアウト信号を読出して、例えば、メッセージ応答無し
として、再送処理等のタイムアウト処理を行うことにな
る。即ち、タイマ要求に従ったタイムアウト信号は、太
線矢印で示すように、共有メモリ１１２を介して転送さ
れる。
【０００８】図２３は従来例の共通タイマの動作シーケ
ンス説明図であり、図２２に於けるマルチプロセッサ制
御部１１４と、プロセッサ１１１−１〜１１１−Ｎに相
当するＣＰＵ１〜ＣＰＵＮと、共有メモリ１１２と、共
通タイマ１１３とを示し、プロセッサＣＰＵ１から共通
タイマ１１３に対して、タイマ要求を送出した場合、前
述のように、共通タイマ１１３は、プロセッサＣＰＵ１
を認識していないので、このタイマ要求に従った設定時
間経過後のタイムアウト信号は、例えば、プロセッサＣ
ＰＵ２に送出することになる。
ンス説明図であり、図２２に於けるマルチプロセッサ制
御部１１４と、プロセッサ１１１−１〜１１１−Ｎに相
当するＣＰＵ１〜ＣＰＵＮと、共有メモリ１１２と、共
通タイマ１１３とを示し、プロセッサＣＰＵ１から共通
タイマ１１３に対して、タイマ要求を送出した場合、前
述のように、共通タイマ１１３は、プロセッサＣＰＵ１
を認識していないので、このタイマ要求に従った設定時
間経過後のタイムアウト信号は、例えば、プロセッサＣ
ＰＵ２に送出することになる。
【０００９】この場合、プロセッサＣＰＵ２はタイマ要
求を送出していないので、このタイムアウト信号を共有
メモリ１１２を介してプロセッサＣＰＵ１に転送する。
従って、プロセッサＣＰＵ２は不必要な割り込み処理を
行うことになる。又プロセッサＣＰＵ１は、図２２の太
線矢印の経路でタイムアウト信号を受信することにな
り、時間遅れが生じることになる。
求を送出していないので、このタイムアウト信号を共有
メモリ１１２を介してプロセッサＣＰＵ１に転送する。
従って、プロセッサＣＰＵ２は不必要な割り込み処理を
行うことになる。又プロセッサＣＰＵ１は、図２２の太
線矢印の経路でタイムアウト信号を受信することにな
り、時間遅れが生じることになる。
【００１０】又プロセッサＣＰＵ２が共通タイマ１１３
に対してタイマ要求を送出した後、障害が発生すると、
マルチプロセッサ制御部１１４にアラームＡＬＭが送出
される。それにより、マルチプロセッサ制御部１１４
は、障害発生プロセッサＣＰＵ２の処理を正常な例えば
プロセッサＣＰＵ１に引き継がせる為の切替えを行う。
この代替えプロセッサＣＰＵ１は、タイマ要求を送出し
ていないので、先のプロセッサＣＰＵ２のタイマ要求に
対するタイムアウト信号を受信した時に、不必要な割り
込み処理として、タイムアウト信号を、共有メモリ１１
２を介してプロセッサＣＰＵ２に転送することになる。
この場合、プロセッサＣＰＵ２は、障害が発生している
ので、タイムアウト信号に対しても処理しないことにな
る。従って、タイマ要求を行った処理は、タイムアウト
処理もできないことになる。
に対してタイマ要求を送出した後、障害が発生すると、
マルチプロセッサ制御部１１４にアラームＡＬＭが送出
される。それにより、マルチプロセッサ制御部１１４
は、障害発生プロセッサＣＰＵ２の処理を正常な例えば
プロセッサＣＰＵ１に引き継がせる為の切替えを行う。
この代替えプロセッサＣＰＵ１は、タイマ要求を送出し
ていないので、先のプロセッサＣＰＵ２のタイマ要求に
対するタイムアウト信号を受信した時に、不必要な割り
込み処理として、タイムアウト信号を、共有メモリ１１
２を介してプロセッサＣＰＵ２に転送することになる。
この場合、プロセッサＣＰＵ２は、障害が発生している
ので、タイムアウト信号に対しても処理しないことにな
る。従って、タイマ要求を行った処理は、タイムアウト
処理もできないことになる。
【００１１】図２４は従来例の説明図であり、１２１−
１〜１２１−Ｎはプロセッサ（ＣＰＵ）、１２２は共有
メモリ、１２３は共通タイマ、１２４はマルチプロセッ
サ制御部、１２５は共通バスを示す。この従来例は、共
通タイマ１２３が各プロセッサ１２１−１〜１２１−Ｎ
からのタイマ要求に従ってタイマ設定を行い、タイムア
ウトの場合のタイムアウト信号を、全プロセッサ１２１
−１〜１２１−Ｎに送出する。
１〜１２１−Ｎはプロセッサ（ＣＰＵ）、１２２は共有
メモリ、１２３は共通タイマ、１２４はマルチプロセッ
サ制御部、１２５は共通バスを示す。この従来例は、共
通タイマ１２３が各プロセッサ１２１−１〜１２１−Ｎ
からのタイマ要求に従ってタイマ設定を行い、タイムア
ウトの場合のタイムアウト信号を、全プロセッサ１２１
−１〜１２１−Ｎに送出する。
【００１２】図２５は図２４の場合のシーケンスを示
し、ＣＰＵ１〜ＣＰＵＮは図２４のプロセッサ１２１−
１〜１２１−Ｎを示し、例えば、プロセッサＣＰＵ１か
ら共通タイマ１２３にタイマ要求を送出し、このタイマ
要求に対応するタイマ設定を行い、一点鎖線で示すタイ
ミングでタイムアウトとなると、ＣＰＵ１〜ＣＰＵＮに
それぞれタイムアウト信号を送出する。それにより、タ
イマ要求を行ったプロセッサＣＰＵ１は、タイムアウト
信号の転送遅延が発生することなく、タイムアウト処理
が可能となる。
し、ＣＰＵ１〜ＣＰＵＮは図２４のプロセッサ１２１−
１〜１２１−Ｎを示し、例えば、プロセッサＣＰＵ１か
ら共通タイマ１２３にタイマ要求を送出し、このタイマ
要求に対応するタイマ設定を行い、一点鎖線で示すタイ
ミングでタイムアウトとなると、ＣＰＵ１〜ＣＰＵＮに
それぞれタイムアウト信号を送出する。それにより、タ
イマ要求を行ったプロセッサＣＰＵ１は、タイムアウト
信号の転送遅延が発生することなく、タイムアウト処理
が可能となる。
【００１３】
【発明が解決しようとする課題】前述の図２２及び図２
３について説明した従来例に於いては、タイマ要求を行
ったプロセッサに対して、共有メモリ１１２を介してタ
イムアウト信号が転送されることにより、タイムアウト
の遅延があり、又共通タイマ１１３からタイムアウト信
号を、タイマ要求を行わないプロセッサが受信した時
に、不必要な割り込み処理を実行することにより、正常
な処理に対して影響を与える問題がある。又タイマ要求
を行ったプロセッサが、タイムアウト信号受信前に、障
害，閉塞，リセットの状態となると、このプロセッサを
処理を引き継いだプロセッサは、タイマ要求まで引き継
がない場合が一般的であり、従って、タイムアウト信号
を受信した時に、他のプロセッサに対するタイムアウト
信号と誤認識して、このタイムアウト信号の転送処理を
行う問題がある。
３について説明した従来例に於いては、タイマ要求を行
ったプロセッサに対して、共有メモリ１１２を介してタ
イムアウト信号が転送されることにより、タイムアウト
の遅延があり、又共通タイマ１１３からタイムアウト信
号を、タイマ要求を行わないプロセッサが受信した時
に、不必要な割り込み処理を実行することにより、正常
な処理に対して影響を与える問題がある。又タイマ要求
を行ったプロセッサが、タイムアウト信号受信前に、障
害，閉塞，リセットの状態となると、このプロセッサを
処理を引き継いだプロセッサは、タイマ要求まで引き継
がない場合が一般的であり、従って、タイムアウト信号
を受信した時に、他のプロセッサに対するタイムアウト
信号と誤認識して、このタイムアウト信号の転送処理を
行う問題がある。
【００１４】そこで、前述の図２４及び図２５について
説明した従来例に於いて、総てのプロセッサがタイムア
ウト信号を受信するから、タイムアウト信号の転送によ
る遅延がない反面、タイマ要求を行わない他のプロセッ
サは、図２５の一点鎖線で示すように、不必要な割り込
み処理を行うことになり、各プロセッサによる処理遅延
が問題となる。
説明した従来例に於いて、総てのプロセッサがタイムア
ウト信号を受信するから、タイムアウト信号の転送によ
る遅延がない反面、タイマ要求を行わない他のプロセッ
サは、図２５の一点鎖線で示すように、不必要な割り込
み処理を行うことになり、各プロセッサによる処理遅延
が問題となる。
【００１５】又プロセッサＣＰＵ１〜ＣＰＵＮ対応にタ
イマを設けることが考えられる。即ち、共通タイマでは
なく個別タイマの構成とする。この場合、タイムアウト
信号の転送遅延や、他のプロセッサに対する不必要な割
り込み処理の発生はないが、図２３について説明したよ
うに、プロセッサの障害，閉塞，リセット等により、マ
ルチプロセッサ制御部の制御により、代替えプロセッサ
に切替えた時に、この代替えプロセッサは、その処理に
ついてタイマ要求の有無を認識できないので、未終了の
処理が蓄積される問題がある。
イマを設けることが考えられる。即ち、共通タイマでは
なく個別タイマの構成とする。この場合、タイムアウト
信号の転送遅延や、他のプロセッサに対する不必要な割
り込み処理の発生はないが、図２３について説明したよ
うに、プロセッサの障害，閉塞，リセット等により、マ
ルチプロセッサ制御部の制御により、代替えプロセッサ
に切替えた時に、この代替えプロセッサは、その処理に
ついてタイマ要求の有無を認識できないので、未終了の
処理が蓄積される問題がある。
【００１６】本発明は、タイマ要求を行ったプロセッサ
又はジョブを識別可能とし、タイマ要求を行ったプロセ
ッサ又はジョブに対してタイムアウト信号の送出を可能
とし、且つプロセッサの切替えの場合、切替えられたプ
ロセッサに対して、タイマ要求によるタイムアウト信号
であることを通知可能とすることも目的とする。
又はジョブを識別可能とし、タイマ要求を行ったプロセ
ッサ又はジョブに対してタイムアウト信号の送出を可能
とし、且つプロセッサの切替えの場合、切替えられたプ
ロセッサに対して、タイマ要求によるタイムアウト信号
であることを通知可能とすることも目的とする。
【００１７】
【課題を解決するための手段】本発明のマルチプロセッ
サシステムは、（１）複数のプロセッサ１−０〜１−Ｎ
に対して共通的に設けた共通タイマ３と、プロセッサ１
−０〜１−Ｎの状態監視を行うマルチプロセッサ制御部
４とを有するマルチプロセッサシステムであって、プロ
セッサ１−０〜１−Ｎは、共通タイマ３に対するタイマ
要求に、タイマ要求元を識別できる識別子（ＩＤ）を付
加して送出する構成を有し、共通タイマは、識別子（Ｉ
Ｄ）と、タイム時間を設定したタイマを識別するタイマ
識別子とを対応させて保持し、タイムアウト信号を記識
別子（ＩＤ）を基にタイマ要求元に送出する構成を有す
るものである。
サシステムは、（１）複数のプロセッサ１−０〜１−Ｎ
に対して共通的に設けた共通タイマ３と、プロセッサ１
−０〜１−Ｎの状態監視を行うマルチプロセッサ制御部
４とを有するマルチプロセッサシステムであって、プロ
セッサ１−０〜１−Ｎは、共通タイマ３に対するタイマ
要求に、タイマ要求元を識別できる識別子（ＩＤ）を付
加して送出する構成を有し、共通タイマは、識別子（Ｉ
Ｄ）と、タイム時間を設定したタイマを識別するタイマ
識別子とを対応させて保持し、タイムアウト信号を記識
別子（ＩＤ）を基にタイマ要求元に送出する構成を有す
るものである。
【００１８】又（２）共通タイマ３は、タイマ制御部６
と、このタイマ制御部６からのタイムアウト信号を送出
するタイムアウト宛先スイッチ７とを有し、タイマ制御
部６は、タイマ要求に付加されたタイマ要求元の識別子
と、タイマ要求に従って設定したタイマを識別するタイ
マ識別子とを対応させたテーブルと、タイマ要求に従っ
たタイマを設定するタイマカウント制御部と、設定され
たタイマのタイムアウト信号を前記テーブルを参照して
タイマ要求元の識別子を付加して、タイムアウト宛先ス
イッチ７に送出するタイムアウト処理部とを有するもの
である。
と、このタイマ制御部６からのタイムアウト信号を送出
するタイムアウト宛先スイッチ７とを有し、タイマ制御
部６は、タイマ要求に付加されたタイマ要求元の識別子
と、タイマ要求に従って設定したタイマを識別するタイ
マ識別子とを対応させたテーブルと、タイマ要求に従っ
たタイマを設定するタイマカウント制御部と、設定され
たタイマのタイムアウト信号を前記テーブルを参照して
タイマ要求元の識別子を付加して、タイムアウト宛先ス
イッチ７に送出するタイムアウト処理部とを有するもの
である。
【００１９】又（３）タイムアウト宛先スイッチ７は、
プロセッサ対応に、プロセッサの識別子を設定する制御
レジスタと、タイムアウト処理部からのタイムアウト信
号を加えるタイムアウトバッファと、タイムアウト信号
の宛先の変更先を設定する割り込み制御レジスタと、制
御レジスタ及び割り込み制御レジスタの設定内容に従っ
て、タイムアウトバッファに保持されたタイムアウト信
号をプロセッサに送出する選択制御部とを有するもので
ある。
プロセッサ対応に、プロセッサの識別子を設定する制御
レジスタと、タイムアウト処理部からのタイムアウト信
号を加えるタイムアウトバッファと、タイムアウト信号
の宛先の変更先を設定する割り込み制御レジスタと、制
御レジスタ及び割り込み制御レジスタの設定内容に従っ
て、タイムアウトバッファに保持されたタイムアウト信
号をプロセッサに送出する選択制御部とを有するもので
ある。
【００２０】又（４）プロセッサ１−０〜１−Ｎは、そ
れぞれのプロセッサを識別する物理識別子（ＣＰＵ物理
ＩＤ）又は論理識別子（ＣＰＵ論理ＩＤ）又はジョブ識
別子（ジョブＩＤ）を、タイマ要求に付加して共通タイ
マ３に送出する構成を有し、共通タイマ３は、タイマ要
求に対するタイムアウト信号を、ＣＰＵ物理ＩＤ，ＣＰ
Ｕ論理ＩＤ，ジョブＩＤに対応したプロセッサに送出す
る構成を有するものである。
れぞれのプロセッサを識別する物理識別子（ＣＰＵ物理
ＩＤ）又は論理識別子（ＣＰＵ論理ＩＤ）又はジョブ識
別子（ジョブＩＤ）を、タイマ要求に付加して共通タイ
マ３に送出する構成を有し、共通タイマ３は、タイマ要
求に対するタイムアウト信号を、ＣＰＵ物理ＩＤ，ＣＰ
Ｕ論理ＩＤ，ジョブＩＤに対応したプロセッサに送出す
る構成を有するものである。
【００２１】又（５）マルチプロセッサ制御部４は、プ
ロセッサの障害，閉塞，リセットの状態により、代替え
プロセッサに切替える制御構成及び代替えプロセッサを
共通タイマ３に通知する構成を有し、共通タイマは、代
替えプロセッサの通知に従って、タイムアウト信号を要
求元のプロセッサと共に代替えプロセッサにも送出する
構成を有するものである。
ロセッサの障害，閉塞，リセットの状態により、代替え
プロセッサに切替える制御構成及び代替えプロセッサを
共通タイマ３に通知する構成を有し、共通タイマは、代
替えプロセッサの通知に従って、タイムアウト信号を要
求元のプロセッサと共に代替えプロセッサにも送出する
構成を有するものである。
【００２２】又本発明の共通タイマ制御方法は、（６）
プロセッサ１−１〜１−Ｎから共通タイマ３にタイマ要
求を行う時に、タイマ要求元を識別できる識別子（ＣＰ
Ｕ物理ＩＤ，ＣＰＵ論理ＩＤ，ジョブＩＤ）を付加して
送出し、この識別子を付加したタイマ要求を受信した共
通タイマ３は、タイマ要求対応のタイマにタイマ識別子
を付与し、タイマのタイムアウト信号のタイマ識別子を
基にタイマ要求元の識別子を認識して、タイマ要求元に
タイムアウト信号を送出する過程を含み、又タイマのタ
イムアウト前のプロセッサの障害，閉塞，リセット時に
代替えプロセッサに切替え、このタイマのタイムアウト
時に、タイマ要求に付加された識別子対応のタイマ要求
元と、代替えプロセッサとに、タイムアウト信号を送出
する過程を含むものである。
プロセッサ１−１〜１−Ｎから共通タイマ３にタイマ要
求を行う時に、タイマ要求元を識別できる識別子（ＣＰ
Ｕ物理ＩＤ，ＣＰＵ論理ＩＤ，ジョブＩＤ）を付加して
送出し、この識別子を付加したタイマ要求を受信した共
通タイマ３は、タイマ要求対応のタイマにタイマ識別子
を付与し、タイマのタイムアウト信号のタイマ識別子を
基にタイマ要求元の識別子を認識して、タイマ要求元に
タイムアウト信号を送出する過程を含み、又タイマのタ
イムアウト前のプロセッサの障害，閉塞，リセット時に
代替えプロセッサに切替え、このタイマのタイムアウト
時に、タイマ要求に付加された識別子対応のタイマ要求
元と、代替えプロセッサとに、タイムアウト信号を送出
する過程を含むものである。
【００２３】
【発明の実施の形態】図１は本発明の実施の形態の説明
図であり、１−０〜１−Ｎはプロセッサ（ＣＰＵ）、２
は共有メモリ、３は共通タイマ、４はマルチプロセッサ
制御部、５は共通バス、６はタイマ制御部、７はタイム
アウト宛先スイッチを示し、マルチプロセッサシステム
の要部を示す。
図であり、１−０〜１−Ｎはプロセッサ（ＣＰＵ）、２
は共有メモリ、３は共通タイマ、４はマルチプロセッサ
制御部、５は共通バス、６はタイマ制御部、７はタイム
アウト宛先スイッチを示し、マルチプロセッサシステム
の要部を示す。
【００２４】共通タイマ３のタイマ制御部６は、例え
ば、タイマ要求に対応したタイマ設定値をクロック信号
に従ってカウントダウンし、タイマ終了要求に対してリ
セットし、又タイマ設定値のダウンカウントにより零と
なった時にタイムアウト信号を送出する構成とすること
ができる。又タイムアウト宛先スイッチ７は、タイムア
ウト信号をタイマ要求元に送出する制御を行うものであ
る。
ば、タイマ要求に対応したタイマ設定値をクロック信号
に従ってカウントダウンし、タイマ終了要求に対してリ
セットし、又タイマ設定値のダウンカウントにより零と
なった時にタイムアウト信号を送出する構成とすること
ができる。又タイムアウト宛先スイッチ７は、タイムア
ウト信号をタイマ要求元に送出する制御を行うものであ
る。
【００２５】その場合、プロセッサ１−０〜１−Ｎから
のタイマ要求に、その要求元を識別できるプロセッサ又
は実行中のジョブの識別子（ＩＤ；Ｉdentifier ）を付
加し、その識別子（以下ＩＤと略称する）とタイマ設定
したタイマを識別する為のタイマ識別子（以下タイマＩ
Ｄと略称する）とを対応させたテーブルを形成し、タイ
ムアウトとなったタイマＩＤからプロセッサのＩＤを求
めて、そのプロセッサにタイムアウト信号を送出する。
例えば、プロセッサ１−０からのタイマ要求に対するタ
イムアウト信号を、プロセッサ１−０のＩＤに基づい
て、タイムアウト宛先スイッチ７を介して、プロセッサ
１−０に送出することができる。従って、タイムアウト
信号の転送遅延を低減し、且つ他のプロセッサに対する
不必要な割り込み処理の発生を回避することができる。
のタイマ要求に、その要求元を識別できるプロセッサ又
は実行中のジョブの識別子（ＩＤ；Ｉdentifier ）を付
加し、その識別子（以下ＩＤと略称する）とタイマ設定
したタイマを識別する為のタイマ識別子（以下タイマＩ
Ｄと略称する）とを対応させたテーブルを形成し、タイ
ムアウトとなったタイマＩＤからプロセッサのＩＤを求
めて、そのプロセッサにタイムアウト信号を送出する。
例えば、プロセッサ１−０からのタイマ要求に対するタ
イムアウト信号を、プロセッサ１−０のＩＤに基づい
て、タイムアウト宛先スイッチ７を介して、プロセッサ
１−０に送出することができる。従って、タイムアウト
信号の転送遅延を低減し、且つ他のプロセッサに対する
不必要な割り込み処理の発生を回避することができる。
【００２６】図２は本発明の実施の形態の動作シーケン
ス説明図であり、マルチプロセッサ制御部４と、プロセ
ッサ１−０〜１−Ｎに相当するＣＰＵ０〜ＣＰＵＮと、
共有メモリ２と、共通タイマ３とについて示し、例え
ば、プロセッサＣＰＵ０から共通タイマ３に、プロセッ
サＣＰＵ０のＩＤを付加してタイマ要求を行う。共通タ
イマ３は、このプロセッサＣＰＵ０のＩＤと、タイマ設
定を行うタイマを識別するタイマＩＤとを対応させたテ
ーブルを形成する。そして、タイマ設定時間経過後のタ
イムアウトにより、共通タイマ３は、テーブルを参照し
て、タイマＩＤからＩＤを読出し、このＩＤによりタイ
マ要求元のプロセッサＣＰＵ０を識別して、このプロセ
ッサＣＰＵ０にタイムアウト信号を送出する。
ス説明図であり、マルチプロセッサ制御部４と、プロセ
ッサ１−０〜１−Ｎに相当するＣＰＵ０〜ＣＰＵＮと、
共有メモリ２と、共通タイマ３とについて示し、例え
ば、プロセッサＣＰＵ０から共通タイマ３に、プロセッ
サＣＰＵ０のＩＤを付加してタイマ要求を行う。共通タ
イマ３は、このプロセッサＣＰＵ０のＩＤと、タイマ設
定を行うタイマを識別するタイマＩＤとを対応させたテ
ーブルを形成する。そして、タイマ設定時間経過後のタ
イムアウトにより、共通タイマ３は、テーブルを参照し
て、タイマＩＤからＩＤを読出し、このＩＤによりタイ
マ要求元のプロセッサＣＰＵ０を識別して、このプロセ
ッサＣＰＵ０にタイムアウト信号を送出する。
【００２７】従って、タイマ要求を行ったプロセッサに
のみ、タイムアウト信号を送出することができ、タイム
アウトの遅延もなく、且つタイマ要求を行わなかった他
のプロセッサに対する不必要な割り込み処理が生じない
ようにすることができる。
のみ、タイムアウト信号を送出することができ、タイム
アウトの遅延もなく、且つタイマ要求を行わなかった他
のプロセッサに対する不必要な割り込み処理が生じない
ようにすることができる。
【００２８】又プロセッサＣＰＵ１がタイマ要求を行
い、タイムアウト前にプロセッサＣＰＵ１に障害が発生
し、マルチプロセッサ制御部４にアラームＡＬＭを送出
すると、マルチプロセッサ制御部４は、障害発生のプロ
セッサＣＰＵ１の代替えプロセッサとして例えばＣＰＵ
０を指定して、処理を継続させると共に、共通タイマ３
に切替ＣＰＵ通知として示すように、プロセッサＣＰＵ
１からプロセッサＣＰＵ０に切替えたことを通知する。
それにより、共通タイマ３は、プロセッサＣＰＵ１から
のタイマ要求に対するタイムアウト信号を、代替えプロ
セッサＣＰＵ０にも送出する。従って、プロセッサＣＰ
Ｕ１の代替えプロセッサＣＰＵ０は、プロセッサＣＰＵ
１から引き継いだ処理を継続して実行することができ
る。
い、タイムアウト前にプロセッサＣＰＵ１に障害が発生
し、マルチプロセッサ制御部４にアラームＡＬＭを送出
すると、マルチプロセッサ制御部４は、障害発生のプロ
セッサＣＰＵ１の代替えプロセッサとして例えばＣＰＵ
０を指定して、処理を継続させると共に、共通タイマ３
に切替ＣＰＵ通知として示すように、プロセッサＣＰＵ
１からプロセッサＣＰＵ０に切替えたことを通知する。
それにより、共通タイマ３は、プロセッサＣＰＵ１から
のタイマ要求に対するタイムアウト信号を、代替えプロ
セッサＣＰＵ０にも送出する。従って、プロセッサＣＰ
Ｕ１の代替えプロセッサＣＰＵ０は、プロセッサＣＰＵ
１から引き継いだ処理を継続して実行することができ
る。
【００２９】図３は本発明の実施の形態のタイマ制御部
の説明図であり、図１に於ける共通タイマ３のタイマ制
御部６と、これに関連するマルチプロセッサ制御部４と
の構成を示し、１１はタイマ受付バッファ、１２は入力
データ処理部、１３はタイマカウント制御部、１４はタ
イムアウト処理部、１５はタイムアウト宛先選択制御
部、１６はＣＰＵ物理ＩＤ−タイマＩＤテーブル、１７
は負荷監視部、１８はＣＰＵジョブ分配制御部、１９は
状態監視制御部を示す。
の説明図であり、図１に於ける共通タイマ３のタイマ制
御部６と、これに関連するマルチプロセッサ制御部４と
の構成を示し、１１はタイマ受付バッファ、１２は入力
データ処理部、１３はタイマカウント制御部、１４はタ
イムアウト処理部、１５はタイムアウト宛先選択制御
部、１６はＣＰＵ物理ＩＤ−タイマＩＤテーブル、１７
は負荷監視部、１８はＣＰＵジョブ分配制御部、１９は
状態監視制御部を示す。
【００３０】この実施の形態は、機能分散型マルチプロ
セッサシステムに於いて、タイマ要求に、要求元を識別
するプロセッサの物理ＩＤを付加する場合を示す。タイ
マカウント制御部１３は、タイマ要求に対応するタイマ
と、このタイマを識別できるタイマＩＤとを定め、タイ
マ要求に従ったタイマの設定値をクロック信号に従って
ダウンカウントし、カウント値が零となると、タイマＩ
Ｄを付加したタイムアウト信号をタイムアウト処理部１
４に出力する。又タイムアウト前にタイマ終了要求があ
れば、正常終了とする。
セッサシステムに於いて、タイマ要求に、要求元を識別
するプロセッサの物理ＩＤを付加する場合を示す。タイ
マカウント制御部１３は、タイマ要求に対応するタイマ
と、このタイマを識別できるタイマＩＤとを定め、タイ
マ要求に従ったタイマの設定値をクロック信号に従って
ダウンカウントし、カウント値が零となると、タイマＩ
Ｄを付加したタイムアウト信号をタイムアウト処理部１
４に出力する。又タイムアウト前にタイマ終了要求があ
れば、正常終了とする。
【００３１】又タイマ受付バッファ１１は、各プロセッ
サ（ＣＰＵ）からの物理ＩＤが付加されたタイマ開始，
終了要求を受付けて、順次入力データ処理部１２に転送
する。入力データ処理部１２は、タイマ開始要求に従っ
てタイマカウント制御部１３のタイマ設定を行うタイマ
ＩＤと、タイマ開始要求に付加されたプロセッサの物理
ＩＤとを基にＣＰＵ物理ＩＤ−タイマＩＤテーブル１６
を形成する。このテーブル１６は、例えば、プロセッサ
の物理ＩＤ（プロセッサ搭載のプリント基板の実装位置
番号等による物理的な識別情報）のＣＰＵ−ＩＤ１に対
して、タイマＩＤのＴＩＭ−ＩＤ１、又ＣＰＵ−ＩＤ５
に対してＴＩＭ−ＩＤ２のように、タイマ要求元とタイ
マＩＤとを対応させたテーブル１６を形成する。
サ（ＣＰＵ）からの物理ＩＤが付加されたタイマ開始，
終了要求を受付けて、順次入力データ処理部１２に転送
する。入力データ処理部１２は、タイマ開始要求に従っ
てタイマカウント制御部１３のタイマ設定を行うタイマ
ＩＤと、タイマ開始要求に付加されたプロセッサの物理
ＩＤとを基にＣＰＵ物理ＩＤ−タイマＩＤテーブル１６
を形成する。このテーブル１６は、例えば、プロセッサ
の物理ＩＤ（プロセッサ搭載のプリント基板の実装位置
番号等による物理的な識別情報）のＣＰＵ−ＩＤ１に対
して、タイマＩＤのＴＩＭ−ＩＤ１、又ＣＰＵ−ＩＤ５
に対してＴＩＭ−ＩＤ２のように、タイマ要求元とタイ
マＩＤとを対応させたテーブル１６を形成する。
【００３２】タイマカウント制御部１３からのタイマＩ
Ｄが付加されたタイムアウト信号に対して、タイムアウ
ト処理部１４は、テーブル１６を参照して、プロセッサ
の物理ＩＤを求め、この物理ＩＤを付加したタイムアウ
ト信号を、タイムアウト宛先スイッチ７（図１参照）の
タイムアウトバッファに送出する。
Ｄが付加されたタイムアウト信号に対して、タイムアウ
ト処理部１４は、テーブル１６を参照して、プロセッサ
の物理ＩＤを求め、この物理ＩＤを付加したタイムアウ
ト信号を、タイムアウト宛先スイッチ７（図１参照）の
タイムアウトバッファに送出する。
【００３３】又マルチプロセッサ制御部４の状態監視制
御部１９は、制御バスを介して各プロセッサ１−０〜１
−Ｎ（図１参照）の状態情報を収集し、又負荷監視部１
７は、各プロセッサ１−０〜１−Ｎの負荷状態を監視す
る。機能分散型の場合、プロセッサの障害発生により、
そのプロセッサが実行するジョブを、ＣＰＵジョブ分派
制御部１８により選択してプロセッサを指定し、その切
替元と切替先のプロセッサの情報をタイムアウト宛先選
択制御部１５に送出する。この切替先のプロセッサの情
報を、タイムアウト宛先選択制御部１５からタイムアウ
ト宛先スイッチ７の割り込み制御レジスタへ転送する。
御部１９は、制御バスを介して各プロセッサ１−０〜１
−Ｎ（図１参照）の状態情報を収集し、又負荷監視部１
７は、各プロセッサ１−０〜１−Ｎの負荷状態を監視す
る。機能分散型の場合、プロセッサの障害発生により、
そのプロセッサが実行するジョブを、ＣＰＵジョブ分派
制御部１８により選択してプロセッサを指定し、その切
替元と切替先のプロセッサの情報をタイムアウト宛先選
択制御部１５に送出する。この切替先のプロセッサの情
報を、タイムアウト宛先選択制御部１５からタイムアウ
ト宛先スイッチ７の割り込み制御レジスタへ転送する。
【００３４】図４は本発明の実施の形態のタイムアウト
宛先スイッチの説明図であり、図１に於ける共通タイマ
３のタイムアウト宛先スイッチ７の構成を示す。同図に
於いて、６はタイマ制御部、１４はタイムアウト処理
部、１５はタイムアウト宛先選択制御部、７はタイムア
ウト宛先スイッチ、２０−０〜２０−Ｎはプロセッサ対
応部、２１は制御レジスタ、２２はタイムアウトバッフ
ァ、２３は割り込み制御レジスタ、２４は選択制御部
（ＤＥＣ）、２５−０〜２５−Ｎはオア回路（ＯＲ）を
示す。
宛先スイッチの説明図であり、図１に於ける共通タイマ
３のタイムアウト宛先スイッチ７の構成を示す。同図に
於いて、６はタイマ制御部、１４はタイムアウト処理
部、１５はタイムアウト宛先選択制御部、７はタイムア
ウト宛先スイッチ、２０−０〜２０−Ｎはプロセッサ対
応部、２１は制御レジスタ、２２はタイムアウトバッフ
ァ、２３は割り込み制御レジスタ、２４は選択制御部
（ＤＥＣ）、２５−０〜２５−Ｎはオア回路（ＯＲ）を
示す。
【００３５】プロセッサ対応部２０−０〜２０−Ｎは、
プロセッサ１−０〜１−Ｎ（図１参照）対応に設けたも
ので、それぞれ制御レジスタ２１と、タイムアウトバッ
ファ２２と、割り込み制御レジスタ２３とを有し、制御
レジスタ２１は、プロセッサ対応の物理ＩＤを保持して
いる。又タイムアウトバッファ２２は、タイマ制御部６
のタイムアウト処理部１４から例えばプロセッサの物理
ＩＤが付加されたタイムアウト信号を保持する。
プロセッサ１−０〜１−Ｎ（図１参照）対応に設けたも
ので、それぞれ制御レジスタ２１と、タイムアウトバッ
ファ２２と、割り込み制御レジスタ２３とを有し、制御
レジスタ２１は、プロセッサ対応の物理ＩＤを保持して
いる。又タイムアウトバッファ２２は、タイマ制御部６
のタイムアウト処理部１４から例えばプロセッサの物理
ＩＤが付加されたタイムアウト信号を保持する。
【００３６】又割り込み制御レジスタ２３は、プロセッ
サの障害等によりプロセッサ切替えが発生した時、タイ
マ制御部６のタイムアウト宛先選択制御部１５からのタ
イムアウト信号の変更宛先を保持する。例えば、プロセ
ッサ１−０の代替えプロセッサ１−２にもタイムアウト
信号を送出する場合、プロセッサ対応部２０−２の割り
込み制御レジスタ２３に、プロセッサ１−０の物理ＩＤ
を設定する。選択制御部２４は、制御レジスタ２１と割
り込み制御レジスタ２３との内容に従って、タイムアウ
トバッファ２２にバッファリングしたタイムアウト信号
を送出するか否かを選択制御するものである。又オア回
路２５−０〜２５−Ｎは、プロセッサ対応部２０−０〜
２０−Ｎの選択制御部２４からのタイムアウト信号ｉｎ
ｔ−０〜ｉｎｔ−Ｎを、プロセッサ１−０〜１−Ｎに対
して送出するものである。例えば、プロセッサ対応部２
０−２の割り込み制御レジスタ２３に、プロセッサ１−
０の物理ＩＤが設定された場合、選択制御部２４からプ
ロセッサ１−０宛のタイムアウト信号ｉｎｔ０がオア回
路２５−２に送出され、又制御レジスタ２１にプロセッ
サ１−２の物理ＩＤが設定されることにより、選択制御
部２４からプロセッサ１−２宛のタイムアウト信号ｉｎ
ｔ２もオア回路２５−２に送出される。
サの障害等によりプロセッサ切替えが発生した時、タイ
マ制御部６のタイムアウト宛先選択制御部１５からのタ
イムアウト信号の変更宛先を保持する。例えば、プロセ
ッサ１−０の代替えプロセッサ１−２にもタイムアウト
信号を送出する場合、プロセッサ対応部２０−２の割り
込み制御レジスタ２３に、プロセッサ１−０の物理ＩＤ
を設定する。選択制御部２４は、制御レジスタ２１と割
り込み制御レジスタ２３との内容に従って、タイムアウ
トバッファ２２にバッファリングしたタイムアウト信号
を送出するか否かを選択制御するものである。又オア回
路２５−０〜２５−Ｎは、プロセッサ対応部２０−０〜
２０−Ｎの選択制御部２４からのタイムアウト信号ｉｎ
ｔ−０〜ｉｎｔ−Ｎを、プロセッサ１−０〜１−Ｎに対
して送出するものである。例えば、プロセッサ対応部２
０−２の割り込み制御レジスタ２３に、プロセッサ１−
０の物理ＩＤが設定された場合、選択制御部２４からプ
ロセッサ１−０宛のタイムアウト信号ｉｎｔ０がオア回
路２５−２に送出され、又制御レジスタ２１にプロセッ
サ１−２の物理ＩＤが設定されることにより、選択制御
部２４からプロセッサ１−２宛のタイムアウト信号ｉｎ
ｔ２もオア回路２５−２に送出される。
【００３７】図５は本発明の実施の形態の物理ＩＤを用
いたタイムアウト処理のフローチャートを示し、以下図
１，図３及び図４を参照して説明する。プロセッサから
のタイマ開始要求（Ａ１）を、タイマ制御部６のタイマ
受付バッファ１１により受付け、入力データ処理部１２
に転送し、タイマ開始要求に付加されたＣＰＵ物理ＩＤ
（プロセッサを識別する物理識別子）とタイマ時間とを
抽出し（Ａ２）、タイマＩＤを付与する（Ａ３）。そし
て、ＣＰＵ物理ＩＤ−タイマＩＤテーブル１６に格納す
る（Ａ４）。それにより、タイマカウント制御部１３の
タイマＩＤ対応にタイマ時間を設定し、タイマのカウン
トを開始する（Ａ５）。即ち、前述のように、タイマ設
定値をクロック信号に従ってダウンカウントし、設定値
が零となると、タイムアウトとし、又タイマ終了要求に
よりタイマをリセットし、タイマＩＤもクリアして正常
終了とする。
いたタイムアウト処理のフローチャートを示し、以下図
１，図３及び図４を参照して説明する。プロセッサから
のタイマ開始要求（Ａ１）を、タイマ制御部６のタイマ
受付バッファ１１により受付け、入力データ処理部１２
に転送し、タイマ開始要求に付加されたＣＰＵ物理ＩＤ
（プロセッサを識別する物理識別子）とタイマ時間とを
抽出し（Ａ２）、タイマＩＤを付与する（Ａ３）。そし
て、ＣＰＵ物理ＩＤ−タイマＩＤテーブル１６に格納す
る（Ａ４）。それにより、タイマカウント制御部１３の
タイマＩＤ対応にタイマ時間を設定し、タイマのカウン
トを開始する（Ａ５）。即ち、前述のように、タイマ設
定値をクロック信号に従ってダウンカウントし、設定値
が零となると、タイムアウトとし、又タイマ終了要求に
よりタイマをリセットし、タイマＩＤもクリアして正常
終了とする。
【００３８】タイマのカウント開始後、タイムアウトと
なると、そのタイマＩＤを付加したタイムアウト信号を
タイムアウト処理部１４に送出し、タイムアウト処理部
１４は、タイマＩＤを基にＣＰＵ物理ＩＤ−タイマＩＤ
テーブル１６を参照して、ＣＰＵ物理ＩＤを読出し（Ａ
６）、このＣＰＵ物理ＩＤを付加したタイムアウト信号
をタイムアウト処理部１４から、全プロセッサ対応部２
０−０〜２０−Ｎのタイムアウトバッファ２２に送出す
る（Ａ７）。
なると、そのタイマＩＤを付加したタイムアウト信号を
タイムアウト処理部１４に送出し、タイムアウト処理部
１４は、タイマＩＤを基にＣＰＵ物理ＩＤ−タイマＩＤ
テーブル１６を参照して、ＣＰＵ物理ＩＤを読出し（Ａ
６）、このＣＰＵ物理ＩＤを付加したタイムアウト信号
をタイムアウト処理部１４から、全プロセッサ対応部２
０−０〜２０−Ｎのタイムアウトバッファ２２に送出す
る（Ａ７）。
【００３９】プロセッサ対応部２０−０〜２０−Ｎの選
択制御部（ＤＥＣ）２４は、制御レジスタ２１，割り込
み制御レジスタ２３にある物理ＩＤと異なるＩＤを付与
されたタイムアウト信号を破棄し（Ａ８）、又制御レジ
スタ２１にＣＰＵ物理ＩＤが設定され、且つタイムアウ
ト信号に付加されたＣＰＵ物理ＩＤとが一致した時に、
そのタイムアウト信号をオア回路ＯＲに送出する。即
ち、タイムアウト信号をタイマ要求したＣＰＵに対して
のみ送出する（Ａ９）。この場合、各プロセッサが、障
害，閉塞，リセット状態でなければ、割り込み制御レジ
スタ２３には何も設定されないので、選択制御部２４
は、ＣＰＵ物理ＩＤに対応したプロセッサに、オア回路
ＯＲを介してタイムアウト信号を送出することになる。
択制御部（ＤＥＣ）２４は、制御レジスタ２１，割り込
み制御レジスタ２３にある物理ＩＤと異なるＩＤを付与
されたタイムアウト信号を破棄し（Ａ８）、又制御レジ
スタ２１にＣＰＵ物理ＩＤが設定され、且つタイムアウ
ト信号に付加されたＣＰＵ物理ＩＤとが一致した時に、
そのタイムアウト信号をオア回路ＯＲに送出する。即
ち、タイムアウト信号をタイマ要求したＣＰＵに対して
のみ送出する（Ａ９）。この場合、各プロセッサが、障
害，閉塞，リセット状態でなければ、割り込み制御レジ
スタ２３には何も設定されないので、選択制御部２４
は、ＣＰＵ物理ＩＤに対応したプロセッサに、オア回路
ＯＲを介してタイムアウト信号を送出することになる。
【００４０】図６は本発明の実施の形態の論理ＩＤを用
いたタイマ制御部の説明図であり、４はマルチプロセッ
サ制御部、６はタイマ制御部、３０はＣＰＵ物理ＩＤ−
ＣＰＵ論理ＩＤテーブル、３１はタイマ受付バッファ、
３２は入力データ処理部、３３はタイマカウント制御
部、３４はタイムアウト処理部、３５はタイムアウト宛
先選択制御部、３６はＣＰＵ論理ＩＤ−タイマＩＤテー
ブル、３７は負荷監視部、３８はＣＰＵジョブ分配制御
部、３９は状態監視制御部を示す。
いたタイマ制御部の説明図であり、４はマルチプロセッ
サ制御部、６はタイマ制御部、３０はＣＰＵ物理ＩＤ−
ＣＰＵ論理ＩＤテーブル、３１はタイマ受付バッファ、
３２は入力データ処理部、３３はタイマカウント制御
部、３４はタイムアウト処理部、３５はタイムアウト宛
先選択制御部、３６はＣＰＵ論理ＩＤ−タイマＩＤテー
ブル、３７は負荷監視部、３８はＣＰＵジョブ分配制御
部、３９は状態監視制御部を示す。
【００４１】この実施の形態は、機能分散型マルチプロ
セッサシステムに於いて、タイマ要求にプロセッサの論
理ＩＤ（プロセッサを搭載したプリント基板等の実装位
置を論理的な位置情報としたプロセッサの識別情報）を
付加する場合を示し、タイマ制御部６は、ＣＰＵ物理Ｉ
Ｄ−ＣＰＵ論理ＩＤテーブル３０と、タイマ受付バッフ
ァ３１と、入力データ処理部３２と、タイマカウント制
御部３３と、タイムアウト処理部３４と、タイムアウト
宛先選択制御部３５と、ＣＰＵ論理ＩＤ−タイマＩＤテ
ーブル３６とを備えており、図３に示すタイマ制御部の
構成に比較して、ＣＰＵ物理ＩＤ−ＣＰＵ論理ＩＤテー
ブル３０を設けると共に、ＣＰＵ論理ＩＤとタイマＩＤ
との対応を示すＣＰＵ論理ＩＤ−タイマＩＤテーブル３
６を備えている。又マルチプロセッサ制御部４は、図３
に示す構成と同様に、負荷監視部３７と、ＣＰＵジョブ
分配制御部３８と、状態監視制御部３９とを含む構成を
有するものである。
セッサシステムに於いて、タイマ要求にプロセッサの論
理ＩＤ（プロセッサを搭載したプリント基板等の実装位
置を論理的な位置情報としたプロセッサの識別情報）を
付加する場合を示し、タイマ制御部６は、ＣＰＵ物理Ｉ
Ｄ−ＣＰＵ論理ＩＤテーブル３０と、タイマ受付バッフ
ァ３１と、入力データ処理部３２と、タイマカウント制
御部３３と、タイムアウト処理部３４と、タイムアウト
宛先選択制御部３５と、ＣＰＵ論理ＩＤ−タイマＩＤテ
ーブル３６とを備えており、図３に示すタイマ制御部の
構成に比較して、ＣＰＵ物理ＩＤ−ＣＰＵ論理ＩＤテー
ブル３０を設けると共に、ＣＰＵ論理ＩＤとタイマＩＤ
との対応を示すＣＰＵ論理ＩＤ−タイマＩＤテーブル３
６を備えている。又マルチプロセッサ制御部４は、図３
に示す構成と同様に、負荷監視部３７と、ＣＰＵジョブ
分配制御部３８と、状態監視制御部３９とを含む構成を
有するものである。
【００４２】図７は本発明の実施の形態の論理ＩＤを用
いたタイムアウト処理のフローチャートであり、以下図
１，図４及び図６を参照して説明する。プロセッサの論
理ＩＤを付加したタイマ開始要求（Ｂ１）を、タイマ制
御部６のタイマ受付バッファ３１により受付け、入力デ
ータ処理部３２に転送し、タイマ開始要求に付加された
ＣＰＵ論理ＩＤとタイマ時間とを抽出し（Ｂ２）、タイ
マＩＤを付与する（Ｂ３）。そして、ＣＰＵ論理ＩＤ−
タイマＩＤテーブル３６に格納する（Ｂ４）。それによ
り、タイマカウント制御部３３のタイマＩＤ対応にタイ
マ時間を設定し、タイマのカウントを開始する（Ｂ
５）。即ち、前述のように、タイマ設定値をクロック信
号に従ってダウンカウントし、設定値が零となると、タ
イムアウトとし、又タイマ終了要求により正常終了とす
る。
いたタイムアウト処理のフローチャートであり、以下図
１，図４及び図６を参照して説明する。プロセッサの論
理ＩＤを付加したタイマ開始要求（Ｂ１）を、タイマ制
御部６のタイマ受付バッファ３１により受付け、入力デ
ータ処理部３２に転送し、タイマ開始要求に付加された
ＣＰＵ論理ＩＤとタイマ時間とを抽出し（Ｂ２）、タイ
マＩＤを付与する（Ｂ３）。そして、ＣＰＵ論理ＩＤ−
タイマＩＤテーブル３６に格納する（Ｂ４）。それによ
り、タイマカウント制御部３３のタイマＩＤ対応にタイ
マ時間を設定し、タイマのカウントを開始する（Ｂ
５）。即ち、前述のように、タイマ設定値をクロック信
号に従ってダウンカウントし、設定値が零となると、タ
イムアウトとし、又タイマ終了要求により正常終了とす
る。
【００４３】タイマカウント制御部３３は、タイマのカ
ウント開始後、タイムアウトとなると、そのタイマＩＤ
を付加したタイムアウト信号をタイムアウト処理部３４
に送出し、タイムアウト処理部３４は、タイマＩＤを基
にＣＰＵ論理ＩＤ−タイマＩＤテーブル３６を参照し
て、ＣＰＵ論理ＩＤを読出し（Ｂ６）、このＣＰＵ論理
ＩＤを基に、ＣＰＵ物理ＩＤ−ＣＰＵ論理ＩＤテーブル
３０を参照し、タイマＩＤに対応するＣＰＵ論理ＩＤか
らＣＰＵ物理ＩＤを読出し（Ｂ７）、このＣＰＵ物理Ｉ
Ｄをタイムアウト信号に付加して、全プロセッサ対応部
２０−０〜２０−Ｎのタイムアウトバッファ２２に送出
する（Ｂ８）。即ち、タイムアウトとなったタイマのタ
イマＩＤからＣＰＵ論理ＩＤに変換し、このＣＰＵ論理
ＩＤからタイマ要求元を示すＣＰＵ物理ＩＤに変換する
ことになる。
ウント開始後、タイムアウトとなると、そのタイマＩＤ
を付加したタイムアウト信号をタイムアウト処理部３４
に送出し、タイムアウト処理部３４は、タイマＩＤを基
にＣＰＵ論理ＩＤ−タイマＩＤテーブル３６を参照し
て、ＣＰＵ論理ＩＤを読出し（Ｂ６）、このＣＰＵ論理
ＩＤを基に、ＣＰＵ物理ＩＤ−ＣＰＵ論理ＩＤテーブル
３０を参照し、タイマＩＤに対応するＣＰＵ論理ＩＤか
らＣＰＵ物理ＩＤを読出し（Ｂ７）、このＣＰＵ物理Ｉ
Ｄをタイムアウト信号に付加して、全プロセッサ対応部
２０−０〜２０−Ｎのタイムアウトバッファ２２に送出
する（Ｂ８）。即ち、タイムアウトとなったタイマのタ
イマＩＤからＣＰＵ論理ＩＤに変換し、このＣＰＵ論理
ＩＤからタイマ要求元を示すＣＰＵ物理ＩＤに変換する
ことになる。
【００４４】各プロセッサ対応部２０−０〜２０−Ｎの
選択制御部（ＤＥＣ）２４は、それぞれの制御レジスタ
２１，割り込み制御レジスタ２３にある物理ＩＤと異な
るＩＤを付与されたタイムアウト信号を破棄する（Ｂ
９）。又各プロセッサが、障害，閉塞，リセットの状態
でなく、割り込み制御レジスタ２３に何も設定されてお
らず、制御レジスタ２１にＣＰＵ物理ＩＤが設定されて
いると、このＣＰＵ物理ＩＤとタイムアウト信号に付加
されたＣＰＵ物理ＩＤとが一致した場合のみ、オア回路
ＯＲを介してプロセッサにタイムアウト信号を送出する
（Ｂ１０）。
選択制御部（ＤＥＣ）２４は、それぞれの制御レジスタ
２１，割り込み制御レジスタ２３にある物理ＩＤと異な
るＩＤを付与されたタイムアウト信号を破棄する（Ｂ
９）。又各プロセッサが、障害，閉塞，リセットの状態
でなく、割り込み制御レジスタ２３に何も設定されてお
らず、制御レジスタ２１にＣＰＵ物理ＩＤが設定されて
いると、このＣＰＵ物理ＩＤとタイムアウト信号に付加
されたＣＰＵ物理ＩＤとが一致した場合のみ、オア回路
ＯＲを介してプロセッサにタイムアウト信号を送出する
（Ｂ１０）。
【００４５】従って、論理ＩＤを付加したタイマ要求に
対して、タイマＩＤを付与してタイマのカウントを開始
させ、且つ論理ＩＤと物理ＩＤとを変換するテーブル３
０を設け、タイマカウント制御部３３からのタイマＩＤ
が付加されたタイムアウト信号を、タイムアウト処理部
３４に於いて、テーブル３６を参照してＣＰＵ論理ＩＤ
に変換し、次にテーブル３０を参照してＣＰＵ論理ＩＤ
からＣＰＵ物理ＩＤに変換して、タイムアウト信号を物
理ＩＤに従ったプロセッサにのみ送出することができ
る。
対して、タイマＩＤを付与してタイマのカウントを開始
させ、且つ論理ＩＤと物理ＩＤとを変換するテーブル３
０を設け、タイマカウント制御部３３からのタイマＩＤ
が付加されたタイムアウト信号を、タイムアウト処理部
３４に於いて、テーブル３６を参照してＣＰＵ論理ＩＤ
に変換し、次にテーブル３０を参照してＣＰＵ論理ＩＤ
からＣＰＵ物理ＩＤに変換して、タイムアウト信号を物
理ＩＤに従ったプロセッサにのみ送出することができ
る。
【００４６】図８は本発明の実施の形態のジョブＩＤを
用いたタイマ制御部の説明図であり、負荷分散型マルチ
プロセッサシステムの共通タイマのタイマ制御部の要部
を示す。同図に於いて、４はマルチプロセッサ制御部、
６はタイマ制御部、４１はタイマ受付バッファ、４２は
入力データ処理部、４３はタイマカウント制御部、４４
はタイムアウト処理部、４５はタイムアウト宛先選択制
御部、４６はジョブＩＤ−タイマＩＤテーブル、４７は
負荷監視部、４８はＣＰＵジョブ分配制御部、４９は状
態監視制御部、５０はジョブＩＤ−ＣＰＵ物理ＩＤテー
ブルを示す。
用いたタイマ制御部の説明図であり、負荷分散型マルチ
プロセッサシステムの共通タイマのタイマ制御部の要部
を示す。同図に於いて、４はマルチプロセッサ制御部、
６はタイマ制御部、４１はタイマ受付バッファ、４２は
入力データ処理部、４３はタイマカウント制御部、４４
はタイムアウト処理部、４５はタイムアウト宛先選択制
御部、４６はジョブＩＤ−タイマＩＤテーブル、４７は
負荷監視部、４８はＣＰＵジョブ分配制御部、４９は状
態監視制御部、５０はジョブＩＤ−ＣＰＵ物理ＩＤテー
ブルを示す。
【００４７】各プロセッサからのタイマ開始要求，タイ
マ終了要求には、実行するジョブの識別子、即ち、ジョ
ブＩＤを付加する。このジョブＩＤと、タイマカウント
制御部４３に形成するタイマのＩＤとを対応させたジョ
ブＩＤ−タイマＩＤテーブル４６を設ける。タイムアウ
ト処理部４４は、タイマカウント制御部４３からのタイ
ムアウト信号に付加されたタイマＩＤを基に、ジョブＩ
Ｄ−タイマＩＤテーブル４６を参照してジョブＩＤを読
出し、このジョブＩＤを基に、マルチプロセッサ制御部
４に設けたジョブＩＤ−ＣＰＵ物理ＩＤテーブル５０を
参照して、ＣＰＵ物理ＩＤを読出し、このＣＰＵ物理Ｉ
Ｄを付加したタイムアウト信号を、タイムアウトバッフ
ァ２２に送出する（図４参照）。
マ終了要求には、実行するジョブの識別子、即ち、ジョ
ブＩＤを付加する。このジョブＩＤと、タイマカウント
制御部４３に形成するタイマのＩＤとを対応させたジョ
ブＩＤ−タイマＩＤテーブル４６を設ける。タイムアウ
ト処理部４４は、タイマカウント制御部４３からのタイ
ムアウト信号に付加されたタイマＩＤを基に、ジョブＩ
Ｄ−タイマＩＤテーブル４６を参照してジョブＩＤを読
出し、このジョブＩＤを基に、マルチプロセッサ制御部
４に設けたジョブＩＤ−ＣＰＵ物理ＩＤテーブル５０を
参照して、ＣＰＵ物理ＩＤを読出し、このＣＰＵ物理Ｉ
Ｄを付加したタイムアウト信号を、タイムアウトバッフ
ァ２２に送出する（図４参照）。
【００４８】図９は本発明の実施の形態のジョブＩＤを
用いたタイムアウト処理のフローチャートであり、以下
図１，図４及び図８を参照して説明する。プロセッサ１
−０〜１−Ｎは、実行しているジョブを識別できるジョ
ブＩＤを付加してタイマ開始要求を送出する（Ｃ１）。
タイマ制御部６のタイマ受付バッファ４１により受付
け、入力データ処理部４２に転送し、タイマ開始要求に
付加されたジョブＩＤとタイマ時間とを抽出し（Ｃ
２）、タイマカウント制御部４３に形成するタイマにタ
イマＩＤを付与する（Ｃ３）。そして、ジョブＩＤ−タ
イマＩＤテーブル４６に格納する（Ｃ４）。
用いたタイムアウト処理のフローチャートであり、以下
図１，図４及び図８を参照して説明する。プロセッサ１
−０〜１−Ｎは、実行しているジョブを識別できるジョ
ブＩＤを付加してタイマ開始要求を送出する（Ｃ１）。
タイマ制御部６のタイマ受付バッファ４１により受付
け、入力データ処理部４２に転送し、タイマ開始要求に
付加されたジョブＩＤとタイマ時間とを抽出し（Ｃ
２）、タイマカウント制御部４３に形成するタイマにタ
イマＩＤを付与する（Ｃ３）。そして、ジョブＩＤ−タ
イマＩＤテーブル４６に格納する（Ｃ４）。
【００４９】又マルチプロセッサ制御部４は、ＣＰＵジ
ョブ分配制御部４８からジョブをプロセッサに分担させ
る制御を行うと共に、そのジョブを識別できるジョブＩ
Ｄと、処理を分担させたプロセッサを識別できる物理Ｉ
Ｄとを対応させて管理するジョブＩＤ−ＣＰＵ物理ＩＤ
テーブル５０を形成する（Ｃ５）。そして、タイマのカ
ウントを開始させる（Ｃ６）。即ち、タイマ開始要求に
付加されたタイマ時間を設定値とし、クロック信号に従
ってダウンカウントし、その設定値が零となると、タイ
ムアウトとし、又その前にタイマ終了要求が入力される
と、正常終了とする。
ョブ分配制御部４８からジョブをプロセッサに分担させ
る制御を行うと共に、そのジョブを識別できるジョブＩ
Ｄと、処理を分担させたプロセッサを識別できる物理Ｉ
Ｄとを対応させて管理するジョブＩＤ−ＣＰＵ物理ＩＤ
テーブル５０を形成する（Ｃ５）。そして、タイマのカ
ウントを開始させる（Ｃ６）。即ち、タイマ開始要求に
付加されたタイマ時間を設定値とし、クロック信号に従
ってダウンカウントし、その設定値が零となると、タイ
ムアウトとし、又その前にタイマ終了要求が入力される
と、正常終了とする。
【００５０】タイマのカウント開始後、タイムアウトと
なると、そのタイマＩＤを付加したタイムアウト信号を
タイムアウト処理部４４に送出する。このタイムアウト
処理部３４は、タイマＩＤを基に、ジョブＩＤ−タイマ
ＩＤテーブル４６を参照してジョブＩＤを読出し（Ｃ
７）、又タイムアウト処理部３４は、直接的に、又はタ
イムアウト宛先選択制御部４５を介して、マルチプロセ
ッサ制御部４のジョブＩＤ−ＣＰＵ物理ＩＤテーブル５
０をアクセスし、タイムアウト信号のジョブＩＤを基
に、ＣＰＵ物理ＩＤを読出し（Ｃ８）、このＣＰＵ物理
ＩＤをタイムアウト信号に付加して、全プロセッサ対応
部２０−０〜２０−Ｎのタイムアウトバッファ２２に送
出する（Ｃ９）。
なると、そのタイマＩＤを付加したタイムアウト信号を
タイムアウト処理部４４に送出する。このタイムアウト
処理部３４は、タイマＩＤを基に、ジョブＩＤ−タイマ
ＩＤテーブル４６を参照してジョブＩＤを読出し（Ｃ
７）、又タイムアウト処理部３４は、直接的に、又はタ
イムアウト宛先選択制御部４５を介して、マルチプロセ
ッサ制御部４のジョブＩＤ−ＣＰＵ物理ＩＤテーブル５
０をアクセスし、タイムアウト信号のジョブＩＤを基
に、ＣＰＵ物理ＩＤを読出し（Ｃ８）、このＣＰＵ物理
ＩＤをタイムアウト信号に付加して、全プロセッサ対応
部２０−０〜２０−Ｎのタイムアウトバッファ２２に送
出する（Ｃ９）。
【００５１】各プロセッサ対応部２０−０〜２０−Ｎの
選択制御部（ＤＥＣ）２４は、それぞれの制御レジスタ
２１，割り込み制御レジスタ２３にある物理ＩＤと異な
るＩＤが付与されたタイムアウト信号を破棄し、制御レ
ジスタ２１にＣＰＵ物理ＩＤが設定されていると、この
ＣＰＵ物理ＩＤとタイムアウト信号に付加されたＣＰＵ
物理ＩＤとが一致した場合のみ、オア回路ＯＲを介して
プロセッサにタイムアウト信号を送出する（Ｃ１０）。
従って、タイムアウト信号が所定のプロセッサにのみ送
出される（Ｃ１１）。
選択制御部（ＤＥＣ）２４は、それぞれの制御レジスタ
２１，割り込み制御レジスタ２３にある物理ＩＤと異な
るＩＤが付与されたタイムアウト信号を破棄し、制御レ
ジスタ２１にＣＰＵ物理ＩＤが設定されていると、この
ＣＰＵ物理ＩＤとタイムアウト信号に付加されたＣＰＵ
物理ＩＤとが一致した場合のみ、オア回路ＯＲを介して
プロセッサにタイムアウト信号を送出する（Ｃ１０）。
従って、タイムアウト信号が所定のプロセッサにのみ送
出される（Ｃ１１）。
【００５２】図１０は本発明の実施の形態の障害時のタ
イムアウト処理のフローチャートを示し、機能分散型マ
ルチプロセッサシステムに於いてタイマ要求に物理ＩＤ
を用い、タイマ要求を行ったプロセッサに障害が発生し
た場合について、図１，図３及び図４を参照して説明す
る。プロセッサからの物理ＩＤを付加したタイマ開始要
求（Ｄ１）により、ＣＰＵ物理ＩＤとタイマ時間とを抽
出し（Ｄ２）、タイマカウント制御部１３に形成するタ
イマに対してＩＤを付与し（Ｄ３）、ＣＰＵ物理ＩＤ−
タイマＩＤテーブル１６に格納し（Ｄ４）、タイマのカ
ウントを開始する（Ｄ５）。以上の動作は、図５に於け
るステップ（Ａ１）〜（Ａ５）と同様である。
イムアウト処理のフローチャートを示し、機能分散型マ
ルチプロセッサシステムに於いてタイマ要求に物理ＩＤ
を用い、タイマ要求を行ったプロセッサに障害が発生し
た場合について、図１，図３及び図４を参照して説明す
る。プロセッサからの物理ＩＤを付加したタイマ開始要
求（Ｄ１）により、ＣＰＵ物理ＩＤとタイマ時間とを抽
出し（Ｄ２）、タイマカウント制御部１３に形成するタ
イマに対してＩＤを付与し（Ｄ３）、ＣＰＵ物理ＩＤ−
タイマＩＤテーブル１６に格納し（Ｄ４）、タイマのカ
ウントを開始する（Ｄ５）。以上の動作は、図５に於け
るステップ（Ａ１）〜（Ａ５）と同様である。
【００５３】そして、タイムアウトになる前に、このタ
イマ要求したプロセッサに障害が発生すると、マルチプ
ロセッサ制御部４の状態監視制御部１９に制御バスを介
してアラームＡＬＭが送出され、マルチプロセッサ制御
部４は、障害ＣＰＵよりＡＬＭ検出（Ｄ１０）となる。
ＣＰＵジョブ分配制御部１８は、障害ＣＰＵに対して代
替えＣＰＵを選択し、処理を移行させ、各ＣＰＵとタイ
ムアウト宛先選択制御部１５とに通知する（Ｄ１１）。
このタイムアウト宛先選択制御部１５は、代替えＣＰＵ
の上位に位置する割り込み制御レジスタ２３に代替えＣ
ＰＵにタイムアウト信号を送出するように指示する（Ｄ
１２）。
イマ要求したプロセッサに障害が発生すると、マルチプ
ロセッサ制御部４の状態監視制御部１９に制御バスを介
してアラームＡＬＭが送出され、マルチプロセッサ制御
部４は、障害ＣＰＵよりＡＬＭ検出（Ｄ１０）となる。
ＣＰＵジョブ分配制御部１８は、障害ＣＰＵに対して代
替えＣＰＵを選択し、処理を移行させ、各ＣＰＵとタイ
ムアウト宛先選択制御部１５とに通知する（Ｄ１１）。
このタイムアウト宛先選択制御部１５は、代替えＣＰＵ
の上位に位置する割り込み制御レジスタ２３に代替えＣ
ＰＵにタイムアウト信号を送出するように指示する（Ｄ
１２）。
【００５４】それにより、タイムアウトとなると、タイ
ムアウト処理部１４は、タイマカウント制御部１３から
のタイムアウト信号に付加されたタイマＩＤを基に、テ
ーブル１６からＣＰＵ物理ＩＤをフェッチし（Ｄ６）、
タイムアウト信号にこのＣＰＵ物理ＩＤを付加して、全
プロセッサ対応部２０−０〜２０−Ｎのタイムアウトバ
ッファ２２に送出する（Ｄ７）。
ムアウト処理部１４は、タイマカウント制御部１３から
のタイムアウト信号に付加されたタイマＩＤを基に、テ
ーブル１６からＣＰＵ物理ＩＤをフェッチし（Ｄ６）、
タイムアウト信号にこのＣＰＵ物理ＩＤを付加して、全
プロセッサ対応部２０−０〜２０−Ｎのタイムアウトバ
ッファ２２に送出する（Ｄ７）。
【００５５】各プロセッサ対応部２０−０〜２０−Ｎの
選択制御部（ＤＥＣ）２４は、それぞれの制御レジスタ
２１と割り込み制御レジスタ２３とに何も設定されてい
ない場合は、タイムアウトバッファ２２の内容を破棄し
（Ｄ８）、制御レジスタ２１にＣＰＵ物理ＩＤが設定さ
れていると、このＣＰＵ物理ＩＤとタイムアウト信号に
付加されたＣＰＵ物理ＩＤとが一致した場合のみ、オア
回路ＯＲを介してプロセッサにタイムアウト信号を送出
し、又障害発生により、割り込み制御レジスタ２３に代
替えＣＰＵが前述のように設定されるから、この代替え
ＣＰＵとタイマ要求のＣＰＵとに対して、オア回路ＯＲ
を介してタイムアウト信号が送出される（Ｄ９）。この
場合、タイムアウト信号が送出される障害発生のプロセ
ッサは、障害状態であるから、タイムアウト信号による
処理は行わない。
選択制御部（ＤＥＣ）２４は、それぞれの制御レジスタ
２１と割り込み制御レジスタ２３とに何も設定されてい
ない場合は、タイムアウトバッファ２２の内容を破棄し
（Ｄ８）、制御レジスタ２１にＣＰＵ物理ＩＤが設定さ
れていると、このＣＰＵ物理ＩＤとタイムアウト信号に
付加されたＣＰＵ物理ＩＤとが一致した場合のみ、オア
回路ＯＲを介してプロセッサにタイムアウト信号を送出
し、又障害発生により、割り込み制御レジスタ２３に代
替えＣＰＵが前述のように設定されるから、この代替え
ＣＰＵとタイマ要求のＣＰＵとに対して、オア回路ＯＲ
を介してタイムアウト信号が送出される（Ｄ９）。この
場合、タイムアウト信号が送出される障害発生のプロセ
ッサは、障害状態であるから、タイムアウト信号による
処理は行わない。
【００５６】又ステップ（Ｄ１２）後に、図示を省略し
ているが、障害発生プロセッサが復旧した場合、マルチ
プロセッサ制御部４のＣＰＵジョブ分配制御部１８から
タイムアウト宛先選択制御部１５及び各プロセッサに復
旧したことを通知する。それにより、タイムアウト宛先
選択制御部１５から割り込み制御レジスタ２３に設定さ
れたタイムアウト信号の送出宛先がクリアされる。従っ
て、その後のタイムアウト信号は、最初にタイマ要求を
行ったプロセッサにのみ送出される。
ているが、障害発生プロセッサが復旧した場合、マルチ
プロセッサ制御部４のＣＰＵジョブ分配制御部１８から
タイムアウト宛先選択制御部１５及び各プロセッサに復
旧したことを通知する。それにより、タイムアウト宛先
選択制御部１５から割り込み制御レジスタ２３に設定さ
れたタイムアウト信号の送出宛先がクリアされる。従っ
て、その後のタイムアウト信号は、最初にタイマ要求を
行ったプロセッサにのみ送出される。
【００５７】例えば、プロセッサ１−０がタイマ要求を
行った後に障害が発生した場合に、代替えプロセッサ１
−１がマルチプロセッサ制御部４により指定された場
合、タイマ要求を行ったプロセッサ１−０のプロセッサ
対応部２０−０の制御レジスタ２１には、プロセッサ１
−０のＣＰＵ物理ＩＤが設定され、又代替えプロセッサ
１−１のプロセッサ対応部２０−１の制御レジスタ２１
には、プロセッサ１−１のＣＰＵ物理ＩＤが設定され、
且つ割り込み制御レジスタ２３に、プロセッサ１−０の
ＣＰＵ物理ＩＤが設定される。
行った後に障害が発生した場合に、代替えプロセッサ１
−１がマルチプロセッサ制御部４により指定された場
合、タイマ要求を行ったプロセッサ１−０のプロセッサ
対応部２０−０の制御レジスタ２１には、プロセッサ１
−０のＣＰＵ物理ＩＤが設定され、又代替えプロセッサ
１−１のプロセッサ対応部２０−１の制御レジスタ２１
には、プロセッサ１−１のＣＰＵ物理ＩＤが設定され、
且つ割り込み制御レジスタ２３に、プロセッサ１−０の
ＣＰＵ物理ＩＤが設定される。
【００５８】従って、タイムアウト信号にプロセッサ１
−０のＣＰＵ物理ＩＤが付加されてタイムアウトバッフ
ァ２２に入力されると、プロセッサ対応部２０−０の選
択制御部２４は、制御レジスタ２１の設定ＣＰＵ物理Ｉ
Ｄと同一となるから、オア回路２５−０にタイムアウト
信号を送出し、又プロセッサ対応部２０−１の選択制御
部２４は、制御レジスタ２１の設定ＣＰＵ物理ＩＤと異
なるが、割り込み制御レジスタ２３に設定されたＣＰＵ
物理ＩＤと同一となるから、このタイムアウト信号をオ
ア回路２５−１に送出する。従って、アラーム要求元の
プロセッサ１−０と、代替えプロセッサ１−１とにタイ
ムアウト信号が送出される。又タイムアウト前に障害発
生のプロセッサ１−０の機能が復旧すると、マルチプロ
セッサ制御部４からタイムアウト宛先選択制御部１５を
介して、プロセッサ対応部２０−１の割り込み制御レジ
スタ２３をクリアすることにより、タイムアウト信号が
出力された時は、タイマ要求元のプロセッサ１−０にの
み送出され、前の代替えプロセッサ１−１には送出され
ないことになる。
−０のＣＰＵ物理ＩＤが付加されてタイムアウトバッフ
ァ２２に入力されると、プロセッサ対応部２０−０の選
択制御部２４は、制御レジスタ２１の設定ＣＰＵ物理Ｉ
Ｄと同一となるから、オア回路２５−０にタイムアウト
信号を送出し、又プロセッサ対応部２０−１の選択制御
部２４は、制御レジスタ２１の設定ＣＰＵ物理ＩＤと異
なるが、割り込み制御レジスタ２３に設定されたＣＰＵ
物理ＩＤと同一となるから、このタイムアウト信号をオ
ア回路２５−１に送出する。従って、アラーム要求元の
プロセッサ１−０と、代替えプロセッサ１−１とにタイ
ムアウト信号が送出される。又タイムアウト前に障害発
生のプロセッサ１−０の機能が復旧すると、マルチプロ
セッサ制御部４からタイムアウト宛先選択制御部１５を
介して、プロセッサ対応部２０−１の割り込み制御レジ
スタ２３をクリアすることにより、タイムアウト信号が
出力された時は、タイマ要求元のプロセッサ１−０にの
み送出され、前の代替えプロセッサ１−１には送出され
ないことになる。
【００５９】図１１，図１２は本発明の実施の形態の障
害時のタイムアウト処理のフローチャートを示し、機能
分散型マルチプロセッサシステムに於いてタイマ要求に
論理ＩＤを用い、タイマ要求を行ったプロセッサに障害
が発生した場合について、図１，図４及び図６を参照し
て説明する。プロセッサからの論理ＩＤを付加したタイ
マ開始要求（Ｅ１）により、ＣＰＵ論理ＩＤとタイマ時
間とを抽出し（Ｅ２）、タイマカウント制御部３３に形
成するタイマに対してＩＤを付与し（Ｅ３）、ＣＰＵ論
理ＩＤ−タイマＩＤテーブル３６に格納し（Ｅ４）、タ
イマのカウントを開始する（Ｅ５）。以上の動作は、図
７に於けるステップ（Ｂ１）〜（Ｂ５）と同様である。
害時のタイムアウト処理のフローチャートを示し、機能
分散型マルチプロセッサシステムに於いてタイマ要求に
論理ＩＤを用い、タイマ要求を行ったプロセッサに障害
が発生した場合について、図１，図４及び図６を参照し
て説明する。プロセッサからの論理ＩＤを付加したタイ
マ開始要求（Ｅ１）により、ＣＰＵ論理ＩＤとタイマ時
間とを抽出し（Ｅ２）、タイマカウント制御部３３に形
成するタイマに対してＩＤを付与し（Ｅ３）、ＣＰＵ論
理ＩＤ−タイマＩＤテーブル３６に格納し（Ｅ４）、タ
イマのカウントを開始する（Ｅ５）。以上の動作は、図
７に於けるステップ（Ｂ１）〜（Ｂ５）と同様である。
【００６０】そして、タイムアウトになる前に、このタ
イマ要求したプロセッサに障害が発生すると、マルチプ
ロセッサ制御部４の状態監視制御部３９に制御バスを介
してアラームＡＬＭが送出され、マルチプロセッサ制御
部４は、障害ＣＰＵよりＡＬＭ検出（Ｅ１１）となる。
ＣＰＵジョブ分配制御部３８は、障害ＣＰＵに対して代
替えＣＰＵを選択し、処理を移行させ、各ＣＰＵとタイ
ムアウト宛先選択制御部３５とに通知する（Ｅ１２）。
このタイムアウト宛先選択制御部３５は、代替えＣＰＵ
の上位に位置する割り込み制御レジスタ２３に代替えＣ
ＰＵにタイムアウト信号を送出するように指示する（Ｅ
１３）。
イマ要求したプロセッサに障害が発生すると、マルチプ
ロセッサ制御部４の状態監視制御部３９に制御バスを介
してアラームＡＬＭが送出され、マルチプロセッサ制御
部４は、障害ＣＰＵよりＡＬＭ検出（Ｅ１１）となる。
ＣＰＵジョブ分配制御部３８は、障害ＣＰＵに対して代
替えＣＰＵを選択し、処理を移行させ、各ＣＰＵとタイ
ムアウト宛先選択制御部３５とに通知する（Ｅ１２）。
このタイムアウト宛先選択制御部３５は、代替えＣＰＵ
の上位に位置する割り込み制御レジスタ２３に代替えＣ
ＰＵにタイムアウト信号を送出するように指示する（Ｅ
１３）。
【００６１】そして、設定されたタイマがタイムアウト
となると、タイムアウト処理部３４は、タイマカウント
制御部３３からのタイムアウト信号に付加されたタイマ
ＩＤを基に、テーブル３６からＣＰＵ論理ＩＤを読出し
（Ｅ６）、このＣＰＵ論理ＩＤを基にテーブル３０から
ＣＰＵ物理ＩＤを読出して（Ｅ７）、タイムアウト信号
に、このＣＰＵ物理ＩＤを付加して、全プロセッサ対応
部２０−０〜２０−Ｎのタイムアウトバッファ２２に送
出する（Ｅ８）。
となると、タイムアウト処理部３４は、タイマカウント
制御部３３からのタイムアウト信号に付加されたタイマ
ＩＤを基に、テーブル３６からＣＰＵ論理ＩＤを読出し
（Ｅ６）、このＣＰＵ論理ＩＤを基にテーブル３０から
ＣＰＵ物理ＩＤを読出して（Ｅ７）、タイムアウト信号
に、このＣＰＵ物理ＩＤを付加して、全プロセッサ対応
部２０−０〜２０−Ｎのタイムアウトバッファ２２に送
出する（Ｅ８）。
【００６２】各プロセッサ対応部２０−０〜２０−Ｎの
選択制御部（ＤＥＣ）２４は、それぞれの制御レジスタ
２１と割り込み制御レジスタ２３とに何も設定されてい
ない場合は、タイムアウトバッファ２２の内容を破棄し
（Ｅ９）、制御レジスタ２１にＣＰＵ物理ＩＤが設定さ
れていると、このＣＰＵ物理ＩＤとタイムアウト信号に
付加されたＣＰＵ物理ＩＤとが一致した場合のみ、オア
回路ＯＲを介してプロセッサにタイムアウト信号を送出
し、又障害発生により、割り込み制御レジスタ２３に代
替えＣＰＵが前述のように設定されるから、この代替え
ＣＰＵとタイマ要求のＣＰＵとに対して、それぞれオア
回路ＯＲを介してタイムアウト信号が送出される（Ｅ１
０）。この場合、タイムアウト信号が送出される障害発
生のプロセッサは、障害状態であるから、タイムアウト
信号による処理は行わない。
選択制御部（ＤＥＣ）２４は、それぞれの制御レジスタ
２１と割り込み制御レジスタ２３とに何も設定されてい
ない場合は、タイムアウトバッファ２２の内容を破棄し
（Ｅ９）、制御レジスタ２１にＣＰＵ物理ＩＤが設定さ
れていると、このＣＰＵ物理ＩＤとタイムアウト信号に
付加されたＣＰＵ物理ＩＤとが一致した場合のみ、オア
回路ＯＲを介してプロセッサにタイムアウト信号を送出
し、又障害発生により、割り込み制御レジスタ２３に代
替えＣＰＵが前述のように設定されるから、この代替え
ＣＰＵとタイマ要求のＣＰＵとに対して、それぞれオア
回路ＯＲを介してタイムアウト信号が送出される（Ｅ１
０）。この場合、タイムアウト信号が送出される障害発
生のプロセッサは、障害状態であるから、タイムアウト
信号による処理は行わない。
【００６３】又ステップ（Ｅ１１）後に、図示を省略し
ているが、障害発生プロセッサが復旧した場合、マルチ
プロセッサ制御部４のＣＰＵジョブ分配制御部３８から
タイムアウト宛先選択制御部３５及び各プロセッサに復
旧したことを通知する。それにより、タイムアウト宛先
選択制御部３５から割り込み制御レジスタ２３に設定さ
れたタイムアウト信号の送出宛先がクリアされる。従っ
て、その後のタイムアウト信号は、最初にタイマ要求を
行ったプロセッサにのみ送出される。
ているが、障害発生プロセッサが復旧した場合、マルチ
プロセッサ制御部４のＣＰＵジョブ分配制御部３８から
タイムアウト宛先選択制御部３５及び各プロセッサに復
旧したことを通知する。それにより、タイムアウト宛先
選択制御部３５から割り込み制御レジスタ２３に設定さ
れたタイムアウト信号の送出宛先がクリアされる。従っ
て、その後のタイムアウト信号は、最初にタイマ要求を
行ったプロセッサにのみ送出される。
【００６４】図１３及び図１４は本発明の実施の形態の
閉塞時のタイムアウト処理のフローチャートを示し、機
能分散型マルチプロセッサシステムに於けるタイマ要求
にプロセッサの物理ＩＤを付加する場合について、図
１，図３及び図４を参照して説明する。この実施の形態
に於けるステップ（Ｆ１）〜（Ｆ５）は、図５のステッ
プ（Ａ１）〜（Ａ５）及び図１０のステップ（Ｄ１）〜
（Ｄ５）と同様であり、重複した説明は省略する。
閉塞時のタイムアウト処理のフローチャートを示し、機
能分散型マルチプロセッサシステムに於けるタイマ要求
にプロセッサの物理ＩＤを付加する場合について、図
１，図３及び図４を参照して説明する。この実施の形態
に於けるステップ（Ｆ１）〜（Ｆ５）は、図５のステッ
プ（Ａ１）〜（Ａ５）及び図１０のステップ（Ｄ１）〜
（Ｄ５）と同様であり、重複した説明は省略する。
【００６５】タイマのカウント開始（Ｆ５）後に、ＣＰ
Ｕ閉塞が発生し、制御バスを介してマルチプロセッサ制
御部４に閉塞通知（Ｆ１０）があると、ＣＰＵジョブ分
配制御部１８は、閉塞ＣＰＵに対する代替えＣＰＵを選
択し、処理を移行し、各ＣＰＵとタイムアウト宛先選択
制御部１５へ通知する（Ｆ１１）。タイムアウト宛先選
択制御部１５は、代替えＣＰＵの上位の位置にある割り
込み制御レジスタ２３に通知し、閉塞ＣＰＵのタイムア
ウト処理を代替えＣＰＵに送信するように指示する（Ｆ
１２）。
Ｕ閉塞が発生し、制御バスを介してマルチプロセッサ制
御部４に閉塞通知（Ｆ１０）があると、ＣＰＵジョブ分
配制御部１８は、閉塞ＣＰＵに対する代替えＣＰＵを選
択し、処理を移行し、各ＣＰＵとタイムアウト宛先選択
制御部１５へ通知する（Ｆ１１）。タイムアウト宛先選
択制御部１５は、代替えＣＰＵの上位の位置にある割り
込み制御レジスタ２３に通知し、閉塞ＣＰＵのタイムア
ウト処理を代替えＣＰＵに送信するように指示する（Ｆ
１２）。
【００６６】そして、タイムアウトが発生すると、図１
０のステップ（Ｄ６）〜（Ｄ９）と同様に、ステップ
（Ｆ６）〜（Ｆ９）の処理が実行されて、代替えＣＰＵ
と閉塞ＣＰＵとにタイムアウト信号が送出され、閉塞Ｃ
ＰＵはタイムアウト信号による処理は行わない。
０のステップ（Ｄ６）〜（Ｄ９）と同様に、ステップ
（Ｆ６）〜（Ｆ９）の処理が実行されて、代替えＣＰＵ
と閉塞ＣＰＵとにタイムアウト信号が送出され、閉塞Ｃ
ＰＵはタイムアウト信号による処理は行わない。
【００６７】図１５及び図１６は本発明の実施の形態の
閉塞時のタイムアウト処理のフローチャートを示し、機
能分散型マルチプロセッサシステムに於けるタイマ要求
にプロセッサの論理ＩＤを付加する場合について、図
１，図３及び図６を参照して説明する。この実施の形態
に於けるステップ（Ｇ１）〜（Ｇ５）は、図７のステッ
プ（Ｂ１）〜（Ｂ５）及び図１１のステップ（Ｅ１）〜
（Ｅ５）と同様であり、重複した説明は省略する。
閉塞時のタイムアウト処理のフローチャートを示し、機
能分散型マルチプロセッサシステムに於けるタイマ要求
にプロセッサの論理ＩＤを付加する場合について、図
１，図３及び図６を参照して説明する。この実施の形態
に於けるステップ（Ｇ１）〜（Ｇ５）は、図７のステッ
プ（Ｂ１）〜（Ｂ５）及び図１１のステップ（Ｅ１）〜
（Ｅ５）と同様であり、重複した説明は省略する。
【００６８】タイマのカウント開始（Ｇ５）後に、ＣＰ
Ｕ閉塞が発生し、制御バスを介してマルチプロセッサ制
御部４に閉塞通知（Ｇ１１）があると、ＣＰＵジョブ分
配制御部３８は、閉塞ＣＰＵに対する代替えＣＰＵを選
択し、処理を移行し、各ＣＰＵとタイムアウト宛先選択
制御部３５へ通知する（Ｇ１２）。タイムアウト宛先選
択制御部３５は、代替えＣＰＵの上位の位置にある割り
込み制御レジスタ２３に通知し、閉塞ＣＰＵのタイムア
ウト処理を代替えＣＰＵに送信するように指示する（Ｇ
１３）。
Ｕ閉塞が発生し、制御バスを介してマルチプロセッサ制
御部４に閉塞通知（Ｇ１１）があると、ＣＰＵジョブ分
配制御部３８は、閉塞ＣＰＵに対する代替えＣＰＵを選
択し、処理を移行し、各ＣＰＵとタイムアウト宛先選択
制御部３５へ通知する（Ｇ１２）。タイムアウト宛先選
択制御部３５は、代替えＣＰＵの上位の位置にある割り
込み制御レジスタ２３に通知し、閉塞ＣＰＵのタイムア
ウト処理を代替えＣＰＵに送信するように指示する（Ｇ
１３）。
【００６９】そして、タイムアウトが発生すると、図１
２のステップ（Ｅ６）〜（Ｅ１０）と同様に、ステップ
（Ｇ６）〜（Ｇ１０）の処理が実行されて、代替えＣＰ
Ｕと閉塞ＣＰＵとにタイムアウト信号が送出され、閉塞
ＣＰＵはタイムアウト信号による処理は行わない。
２のステップ（Ｅ６）〜（Ｅ１０）と同様に、ステップ
（Ｇ６）〜（Ｇ１０）の処理が実行されて、代替えＣＰ
Ｕと閉塞ＣＰＵとにタイムアウト信号が送出され、閉塞
ＣＰＵはタイムアウト信号による処理は行わない。
【００７０】図１７及び図１８は本発明の実施の形態の
リセット時のタイムアウト処理のフローチャートを示
し、機能分散型マルチプロセッサシステムに於けるタイ
マ要求にプロセッサの物理ＩＤを付加する場合につい
て、図１，図３及び図４を参照して説明する。この実施
の形態に於けるステップ（Ｈ１）〜（Ｈ５）は、図５の
ステップ（Ａ１）〜（Ａ５）と図１０のステップ（Ｄ
１）〜（Ｄ５）と図１３のステップ（Ｆ１）〜（Ｆ５）
と同様であり、重複した説明は省略する。
リセット時のタイムアウト処理のフローチャートを示
し、機能分散型マルチプロセッサシステムに於けるタイ
マ要求にプロセッサの物理ＩＤを付加する場合につい
て、図１，図３及び図４を参照して説明する。この実施
の形態に於けるステップ（Ｈ１）〜（Ｈ５）は、図５の
ステップ（Ａ１）〜（Ａ５）と図１０のステップ（Ｄ
１）〜（Ｄ５）と図１３のステップ（Ｆ１）〜（Ｆ５）
と同様であり、重複した説明は省略する。
【００７１】タイマのカウント開始（Ｈ５）後に、ＣＰ
Ｕリセットが発生し、制御バスを介してマルチプロセッ
サ制御部４にリセット通知（Ｈ１０）があると、ＣＰＵ
ジョブ分配制御部１８は、リセットＣＰＵに対する代替
えＣＰＵを選択し、処理を移行し、各ＣＰＵとタイムア
ウト宛先選択制御部１５へ通知する（Ｈ１１）。タイム
アウト宛先選択制御部１５は、代替えＣＰＵの上位の位
置にある割り込み制御レジスタ２３に通知し、リセット
ＣＰＵのタイムアウト処理を代替えＣＰＵに送信するよ
うに指示する（Ｈ１２）。
Ｕリセットが発生し、制御バスを介してマルチプロセッ
サ制御部４にリセット通知（Ｈ１０）があると、ＣＰＵ
ジョブ分配制御部１８は、リセットＣＰＵに対する代替
えＣＰＵを選択し、処理を移行し、各ＣＰＵとタイムア
ウト宛先選択制御部１５へ通知する（Ｈ１１）。タイム
アウト宛先選択制御部１５は、代替えＣＰＵの上位の位
置にある割り込み制御レジスタ２３に通知し、リセット
ＣＰＵのタイムアウト処理を代替えＣＰＵに送信するよ
うに指示する（Ｈ１２）。
【００７２】そして、タイムアウトが発生すると、図１
０のステップ（Ｄ６）〜（Ｄ９）と同様に、ステップ
（Ｈ６）〜（Ｈ９）の処理が実行されて、代替えＣＰＵ
とリセットＣＰＵとにタイムアウト信号が送出され、リ
セットＣＰＵはタイムアウト信号による処理は行わな
い。
０のステップ（Ｄ６）〜（Ｄ９）と同様に、ステップ
（Ｈ６）〜（Ｈ９）の処理が実行されて、代替えＣＰＵ
とリセットＣＰＵとにタイムアウト信号が送出され、リ
セットＣＰＵはタイムアウト信号による処理は行わな
い。
【００７３】図１９及び図２０は本発明の実施の形態の
リセット時のタイムアウト処理のフローチャートを示
し、機能分散型マルチプロセッサシステムに於けるタイ
マ要求にプロセッサの論理ＩＤを付加する場合につい
て、図１，図３及び図６を参照して説明する。この実施
の形態に於けるステップ（Ｊ１）〜（Ｊ５）は、図７の
ステップ（Ｂ１）〜（Ｂ５）と図１１のステップ（Ｅ
１）〜（Ｅ５）と図１５のステップ（Ｇ１）〜（Ｇ５）
と同様であり、重複した説明は省略する。
リセット時のタイムアウト処理のフローチャートを示
し、機能分散型マルチプロセッサシステムに於けるタイ
マ要求にプロセッサの論理ＩＤを付加する場合につい
て、図１，図３及び図６を参照して説明する。この実施
の形態に於けるステップ（Ｊ１）〜（Ｊ５）は、図７の
ステップ（Ｂ１）〜（Ｂ５）と図１１のステップ（Ｅ
１）〜（Ｅ５）と図１５のステップ（Ｇ１）〜（Ｇ５）
と同様であり、重複した説明は省略する。
【００７４】タイマのカウント開始（Ｊ５）後に、ＣＰ
Ｕリセットが発生し、制御バスを介してマルチプロセッ
サ制御部４にリセット通知（Ｊ１１）があると、ＣＰＵ
ジョブ分配制御部３８は、リセットＣＰＵに対する代替
えＣＰＵを選択し、処理を移行し、各ＣＰＵとタイムア
ウト宛先選択制御部３５へ通知する（Ｊ１２）。タイム
アウト宛先選択制御部３５は、代替えＣＰＵの上位の位
置にある割り込み制御レジスタ２３に通知し、リセット
ＣＰＵのタイムアウト処理を代替えＣＰＵに送信するよ
うに指示する（Ｊ１３）。
Ｕリセットが発生し、制御バスを介してマルチプロセッ
サ制御部４にリセット通知（Ｊ１１）があると、ＣＰＵ
ジョブ分配制御部３８は、リセットＣＰＵに対する代替
えＣＰＵを選択し、処理を移行し、各ＣＰＵとタイムア
ウト宛先選択制御部３５へ通知する（Ｊ１２）。タイム
アウト宛先選択制御部３５は、代替えＣＰＵの上位の位
置にある割り込み制御レジスタ２３に通知し、リセット
ＣＰＵのタイムアウト処理を代替えＣＰＵに送信するよ
うに指示する（Ｊ１３）。
【００７５】そして、タイムアウトが発生すると、図１
２のステップ（Ｅ６）〜（Ｅ１０）及び図１６のステッ
プ（Ｇ６）〜（Ｇ１０）と同様に、図２０に示すステッ
プ（Ｊ６）〜（Ｊ１０）が実行されて、代替えＣＰＵと
リセットＣＰＵとにタイムアウト信号が送出され、タイ
マ要求を行ったプロセッサは、リセット状態であるか
ら、タイムアウト信号による処理は行わない。
２のステップ（Ｅ６）〜（Ｅ１０）及び図１６のステッ
プ（Ｇ６）〜（Ｇ１０）と同様に、図２０に示すステッ
プ（Ｊ６）〜（Ｊ１０）が実行されて、代替えＣＰＵと
リセットＣＰＵとにタイムアウト信号が送出され、タイ
マ要求を行ったプロセッサは、リセット状態であるか
ら、タイムアウト信号による処理は行わない。
【００７６】又リセットが発生するプリント基板の挿抜
時にも適用できるものであり、マルチプロセッサ制御部
４の状態監視に従って、プロセッサのリセット時と同様
に代替えプロセッサを指定して、タイムアウト信号の転
送が可能となり、このタイムアウト信号を必要としない
プロセッサには送出されないように制御することができ
る。
時にも適用できるものであり、マルチプロセッサ制御部
４の状態監視に従って、プロセッサのリセット時と同様
に代替えプロセッサを指定して、タイムアウト信号の転
送が可能となり、このタイムアウト信号を必要としない
プロセッサには送出されないように制御することができ
る。
【００７７】又図１３のステップ（Ｆ１０）、図１５の
ステップ（Ｇ１１）、図１７のステップ（Ｈ１０）及び
図１９のステップ（Ｊ１１）の後に、閉塞又はリセット
の状態のプロセッサが復旧した場合、障害が復旧した場
合と同様に、プロセッサ対応部２０−０〜２０−Ｎ（図
４参照）の割り込み制御レジスタ２３に設定した代替え
プロセッサのＩＤをクリアすることにより、タイマ要求
後に閉塞，リセットし、タイムアウト前に機能が復旧し
たプロセッサに対してのみ、タイムアウト信号を送出す
ることができる。
ステップ（Ｇ１１）、図１７のステップ（Ｈ１０）及び
図１９のステップ（Ｊ１１）の後に、閉塞又はリセット
の状態のプロセッサが復旧した場合、障害が復旧した場
合と同様に、プロセッサ対応部２０−０〜２０−Ｎ（図
４参照）の割り込み制御レジスタ２３に設定した代替え
プロセッサのＩＤをクリアすることにより、タイマ要求
後に閉塞，リセットし、タイムアウト前に機能が復旧し
たプロセッサに対してのみ、タイムアウト信号を送出す
ることができる。
【００７８】
【発明の効果】以上説明したように、本発明は、共通タ
イマ３に対するタイマ要求時に、ＣＰＵ物理ＩＤ，ＣＰ
Ｕ論理ＩＤ，ジョブＩＤ等のタイマ要求元を識別する識
別子（ＩＤ）を付加して送出し、共通タイマ３は、タイ
マ制御部６とタイムアウト宛先スイッチ７とを含み、タ
イマ要求に対応して設定するタイマにタイマＩＤを付与
し、そのタイマのタイムアウト信号にタイマＩＤを付加
するものであり、従って、タイマ要求元のＩＤと、タイ
マＩＤとを対応付けておくことにより、タイムアウト信
号をタイマ要求元にのみ送出することができる。それに
より、タイマ要求を行わないプロセッサに対する不必要
な割り込みや、タイムアウト信号の転送処理等が不要と
なり、マルチプロセッサシステムの効率化を図ることが
できる利点がある。
イマ３に対するタイマ要求時に、ＣＰＵ物理ＩＤ，ＣＰ
Ｕ論理ＩＤ，ジョブＩＤ等のタイマ要求元を識別する識
別子（ＩＤ）を付加して送出し、共通タイマ３は、タイ
マ制御部６とタイムアウト宛先スイッチ７とを含み、タ
イマ要求に対応して設定するタイマにタイマＩＤを付与
し、そのタイマのタイムアウト信号にタイマＩＤを付加
するものであり、従って、タイマ要求元のＩＤと、タイ
マＩＤとを対応付けておくことにより、タイムアウト信
号をタイマ要求元にのみ送出することができる。それに
より、タイマ要求を行わないプロセッサに対する不必要
な割り込みや、タイムアウト信号の転送処理等が不要と
なり、マルチプロセッサシステムの効率化を図ることが
できる利点がある。
【００７９】又タイマ要求を行ったプロセッサの障害，
閉塞，リセットの状態に対して、マルチプロセッサ制御
部４の制御により、代替えプロセッサに切替えて処理を
実行させるものであるが、その時に、代替えプロセッサ
について共通タイマ３に通知することにより、タイムア
ウト信号を、タイマ要求を行ったプロセッサと、代替え
プロセッサとに送出することができるから、タイムアウ
ト信号に従った次の処理を継続することができる。その
場合、タイムアウト前に障害，閉塞，リセットの状態が
復旧すると、マルチプロセッサ制御部４から共通タイマ
３に復旧したプロセッサを通知することにより、タイム
アウト信号を、タイマ要求し、且つ障害，閉塞，リセッ
ト状態から復旧したプロセッサのみにタイムアウト信号
を送出することが可能となり、他のプロセッサに於ける
不必要な割り込み処理を回避することができる利点があ
る。
閉塞，リセットの状態に対して、マルチプロセッサ制御
部４の制御により、代替えプロセッサに切替えて処理を
実行させるものであるが、その時に、代替えプロセッサ
について共通タイマ３に通知することにより、タイムア
ウト信号を、タイマ要求を行ったプロセッサと、代替え
プロセッサとに送出することができるから、タイムアウ
ト信号に従った次の処理を継続することができる。その
場合、タイムアウト前に障害，閉塞，リセットの状態が
復旧すると、マルチプロセッサ制御部４から共通タイマ
３に復旧したプロセッサを通知することにより、タイム
アウト信号を、タイマ要求し、且つ障害，閉塞，リセッ
ト状態から復旧したプロセッサのみにタイムアウト信号
を送出することが可能となり、他のプロセッサに於ける
不必要な割り込み処理を回避することができる利点があ
る。
【図１】本発明の実施の形態の説明図である。
【図２】本発明の実施の形態の動作シーケンス説明図で
ある。
ある。
【図３】本発明の実施の形態のタイマ制御部の説明図で
ある。
ある。
【図４】本発明の実施の形態のタイムアウト宛先スイッ
チの説明図である。
チの説明図である。
【図５】本発明の実施の形態の物理ＩＤを用いたタイム
アウト処理のフローチャートである。
アウト処理のフローチャートである。
【図６】本発明の実施の形態の論理ＩＤを用いたタイマ
制御部の説明図である。
制御部の説明図である。
【図７】本発明の実施の形態の論理ＩＤを用いたタイム
アウト処理のフローチャートである。
アウト処理のフローチャートである。
【図８】本発明の実施の形態のジョブＩＤを用いたタイ
マ制御部の説明図である。
マ制御部の説明図である。
【図９】本発明の実施の形態のジョブＩＤを用いたタイ
ムアウト処理のフローチャートである。
ムアウト処理のフローチャートである。
【図１０】本発明の実施の形態の障害時のタイムアウト
処理のフローチャートである。
処理のフローチャートである。
【図１１】本発明の実施の形態の障害時のタイムアウト
処理のフローチャートである。
処理のフローチャートである。
【図１２】本発明の実施の形態の障害時のタイムアウト
処理のフローチャートである。
処理のフローチャートである。
【図１３】本発明の実施の形態の閉塞時のタイムアウト
処理のフローチャートである。
処理のフローチャートである。
【図１４】本発明の実施の形態の閉塞時のタイムアウト
処理のフローチャートである。
処理のフローチャートである。
【図１５】本発明の実施の形態の閉塞時のタイムアウト
処理のフローチャートである。
処理のフローチャートである。
【図１６】本発明の実施の形態の閉塞時のタイムアウト
処理のフローチャートである。
処理のフローチャートである。
【図１７】本発明の実施の形態のリセット時のタイムア
ウト処理のフローチャートである。
ウト処理のフローチャートである。
【図１８】本発明の実施の形態のリセット時のタイムア
ウト処理のフローチャートである。
ウト処理のフローチャートである。
【図１９】本発明の実施の形態のリセット時のタイムア
ウト処理のフローチャートである。
ウト処理のフローチャートである。
【図２０】本発明の実施の形態のリセット時のタイムア
ウト処理のフローチャートである。
ウト処理のフローチャートである。
【図２１】Ｗ−ＣＤＭＡシステムの概要説明図である。
【図２２】従来例の説明図である。
【図２３】従来例の共通タイマの動作シーケンス説明図
である。
である。
【図２４】従来例の説明図である。
【図２５】従来例の共通タイマの動作シーケンス説明図
である。
である。
１−０〜１−Ｎ プロセッサ（ＣＰＵ） ２ 共有メモリ ３ 共通タイマ ４ マルチプロセッサ制御部 ５ 共通バス ６ タイマ制御部 ７ タイムアウト宛先スイッチ
Claims (10)
- 【請求項１】 複数のプロセッサに対して共通的に設け
た共通タイマと、前記プロセッサの状態監視を行うマル
チプロセッサ制御部とを有するマルチプロセッサシステ
ムに於いて、 前記プロセッサは、前記共通タイマに対するタイマ要求
に、該タイマ要求元を識別できる識別子を付加して送出
する構成を有し、 前記共通タイマは、前記識別子と、タイム時間を設定し
たタイマを識別するタイマ識別子とを対応させて保持
し、タイムアウト信号を前記識別子を基にタイマ要求元
に送出する構成を有することを特徴とするマルチプロセ
ッサシステム。 - 【請求項２】 前記共通タイマは、タイマ制御部と、該
タイマ制御部からのタイムアウト信号を送出するタイム
アウト宛先スイッチとを有し、前記タイマ制御部は、前
記タイマ要求に付加されたタイマ要求元の識別子と、タ
イマ要求に従って設定したタイマを識別するタイマ識別
子とを対応させたテーブルと、タイマ要求に従ったタイ
マを設定するタイマカウント制御部と、設定されたタイ
マのタイムアウト信号を前記テーブルを参照してタイマ
要求元の識別子を付加して前記タイムアウト宛先スイッ
チに送出するタイムアウト処理部とを有することを特徴
とする請求項１記載のマルチプロセッサシステム。 - 【請求項３】 前記タイムアウト宛先スイッチは、プロ
セッサ対応に、プロセッサの識別子を設定する制御レジ
スタと、前記タイムアウト処理部からのタイムアウト信
号を加えるタイムアウトバッファと、前記タイムアウト
信号の宛先の変更先を設定する割り込み制御レジスタ
と、前記制御レジスタ及び前記割り込み制御レジスタの
設定内容に従って前記タイムアウトバッファに保持され
たタイムアウト信号を前記プロセッサに送出する選択制
御部とを有することを特徴とする請求項２記載のマルチ
プロセッサシステム。 - 【請求項４】 前記プロセッサは、該プロセッサを識別
する物理識別子を前記タイマ要求に付加して前記共通タ
イマに送出する構成を有し、前記共通タイマは、該タイ
マ要求に対する前記タイムアウト信号を前記物理識別子
に対応するプロセッサに送出する構成を有することを特
徴とする請求項１又は２記載のマルチプロセッサシステ
ム。 - 【請求項５】 前記プロセッサは、該プロセッサを識別
する論理識別子を前記タイマ要求に付加して前記共通タ
イマに送出する構成を有し、前記共通タイマは、前記論
理識別子を物理識別子に変換し、該物理識別子に対応す
るプロセッサに、前記タイマ要求に対する前記タイムア
ウト信号を送出する構成を有することを特徴とする請求
項１又は２記載のマルチプロセッサシステム。 - 【請求項６】 前記プロセッサは、ジョブを識別する論
理識別子を前記タイマ要求に付加して前記共通タイマに
送出する構成を有し、前記共通タイマは、前記ジョブを
識別する論理識別子を、プロセッサ対応の物理識別子に
変換し、該物理識別子に対応するプロセッサに、前記タ
イマ要求に対する前記タイムアウト信号を送出する構成
を有することを特徴とする請求項１又は２記載のマルチ
プロセッサシステム。 - 【請求項７】 前記マルチプロセッサ制御部は、プロセ
ッサを代替えプロセッサに切替える制御構成及び該代替
えプロセッサを前記共通タイマに通知する構成を有し、
前記共通タイマは、前記代替えプロセッサの通知に従っ
て、前記タイムアウト信号を該代替えプロセッサにも送
出する構成を有することを特徴とする請求項１乃至６の
何れか１項記載のマルチプロセッサシステム。 - 【請求項８】 前記マルチプロセッサ制御部は、プロセ
ッサの障害発生，閉塞，リセットの状態に対応して該プ
ロセッサを代替えプロセッサに切替える制御構成及び該
代替えプロセッサを前記共通タイマに通知する構成を有
し、前記共通タイマは、前記代替えプロセッサを前記タ
イムアウト宛先スイッチの前記割り込み制御レジスタに
設定して、タイムアウト信号を前記代替えプロセッサに
も送出する構成を有することを特徴とする請求項１乃至
７の何れか１項記載のマルチプロセッサシステム。 - 【請求項９】 複数のプロセッサに対して共通的に設け
た共通タイマを制御する共通タイマ制御方法に於いて、 前記プロセッサから前記共通タイマにタイマ要求を行う
時に、該タイマ要求元を識別できる識別子を付加して送
出し、 該識別子を付加したタイマ要求を受信した前記共通タイ
マは、タイマ要求対応のタイマにタイマ識別子を付与
し、該タイマのタイムアウト信号のタイマ識別子を基に
タイマ要求元の識別子を認識して、該タイマ要求元に該
タイムアウト信号を送出する過程を含むことを特徴とす
る共通タイマ制御方法。 - 【請求項１０】 前記共通タイマに対するタイマ要求
に、該タイマ要求元を示すプロセッサ又はジョブの識別
子を付加し、前記共通タイマは、該タイマ要求によるタ
イマにタイマ識別子を付与し、該タイマのタイムアウト
前の前記プロセッサの障害，閉塞，リセット時に代替え
プロセッサに切替え、該タイマのタイムアウト時に、前
記タイマ要求に付加された識別子対応のタイマ要求元
と、前記代替えプロセッサとに、タイムアウト信号を送
出する過程を含むことを特徴とする請求項９記載の共通
タイマ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35102399A JP2001167076A (ja) | 1999-12-10 | 1999-12-10 | マルチプロセッサシステム及び共通タイマ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35102399A JP2001167076A (ja) | 1999-12-10 | 1999-12-10 | マルチプロセッサシステム及び共通タイマ制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001167076A true JP2001167076A (ja) | 2001-06-22 |
Family
ID=18414526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35102399A Withdrawn JP2001167076A (ja) | 1999-12-10 | 1999-12-10 | マルチプロセッサシステム及び共通タイマ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001167076A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020012822A1 (ja) * | 2018-07-11 | 2020-01-16 | 日立オートモティブシステムズ株式会社 | 演算システム、演算装置 |
-
1999
- 1999-12-10 JP JP35102399A patent/JP2001167076A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020012822A1 (ja) * | 2018-07-11 | 2020-01-16 | 日立オートモティブシステムズ株式会社 | 演算システム、演算装置 |
| JP2020009288A (ja) * | 2018-07-11 | 2020-01-16 | 日立オートモティブシステムズ株式会社 | 演算システム、演算装置 |
| JP7011983B2 (ja) | 2018-07-11 | 2022-01-27 | 日立Astemo株式会社 | 演算システム、演算装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5834182B2 (ja) | データ転送制御装置及びデータ転送制御方法 | |
| KR20000006576A (ko) | 디지탈데이터처리시스템내의다수의호스트컴퓨터사이에서자원의공유를용이하게하기위한시스템 | |
| JP2006195821A (ja) | 情報処理システムの制御方法、情報処理システム、ダイレクトメモリアクセス制御装置、プログラム | |
| EP1675006A2 (en) | Fault tolerant computer system and interrupt control method for the same | |
| JPH10326261A (ja) | 分散コンピュータ・システムのハードウェア要素によりエラーを報告するシステム | |
| US7564860B2 (en) | Apparatus and method for workflow-based routing in a distributed architecture router | |
| JP3545642B2 (ja) | 監視システム及び方法 | |
| CN114528234B (zh) | 用于多路服务器系统的带外管理方法及装置 | |
| JP2001167076A (ja) | マルチプロセッサシステム及び共通タイマ制御方法 | |
| JPS58111454A (ja) | 分散制御型リング・ネツトワ−クにおけるト−クン制御方式 | |
| JPH07168790A (ja) | 情報処理装置 | |
| JPH06236299A (ja) | システム監視方法及び監視装置 | |
| JP4131263B2 (ja) | マルチノードシステム、ノード装置、ノード間クロスバスイッチ及び障害処理方法 | |
| JPH07152697A (ja) | 疎結合計算機システム | |
| JP2004112721A (ja) | 冗長構成通信装置及び系切替方法 | |
| JP4567586B2 (ja) | 処理装置 | |
| JP2633351B2 (ja) | 制御装置の故障検出機構 | |
| JP3496822B2 (ja) | コンピュータシステムにおける障害対処方式 | |
| JP2727672B2 (ja) | ポーリング方式 | |
| JP2004013723A (ja) | 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法 | |
| KR20000041926A (ko) | 아이피씨 시스템에서 특정 프로세서에 대한 재시동장치 및방법 | |
| JPH05224964A (ja) | バス異常通知方式 | |
| KR101615577B1 (ko) | 클러스터 시스템에서 클러스터를 처리하기 위한 방법과 장치 및 시스템 | |
| JPH11136309A (ja) | データ処理装置 | |
| JP3375039B2 (ja) | 自動交換方法および自動交換機構成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |