JP2001160747A - Semiconductor switching device - Google Patents

Semiconductor switching device

Info

Publication number
JP2001160747A
JP2001160747A JP34231399A JP34231399A JP2001160747A JP 2001160747 A JP2001160747 A JP 2001160747A JP 34231399 A JP34231399 A JP 34231399A JP 34231399 A JP34231399 A JP 34231399A JP 2001160747 A JP2001160747 A JP 2001160747A
Authority
JP
Japan
Prior art keywords
overcurrent
current
circuit
reference value
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34231399A
Other languages
Japanese (ja)
Other versions
JP3625165B2 (en
Inventor
Akira Baba
晃 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP34231399A priority Critical patent/JP3625165B2/en
Publication of JP2001160747A publication Critical patent/JP2001160747A/en
Application granted granted Critical
Publication of JP3625165B2 publication Critical patent/JP3625165B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To conduct current limiting control corresponding to the state of overcurrent even in the case that incomplete short-circuit or the like is generated on a load side and to prevent useless power consumption. SOLUTION: A load short-circuit abnormality detection processing circuit 200 switches resistance elements R11 and R12 for overcurrent reference value generation corresponding to the current of a load 102 and performs overcurrent detection by a first overcurrent reference value corresponding to R11 and R12 or a second overcurrent reference value corresponding to only R11. In the case that a large current larger than the second overcurrent reference value flows in first prescribed time by a 1 msec timer circuit, an FET QA with a built-in temperature sensor is immediately OFF-controlled by overcurrent interruption control. After the lapse of the first prescribed time, in the case that a middle current larger than the first overcurrent reference value and smaller than the second overcurrent reference value flows, the FET QA with the built-in temperature sensor is repeatedly ON/OFF-controlled by the current limiting control and the FET QA with the built-in temperature sensor is controlled to an OFF state after the lapse of second prescribed time by an integration circuit 201.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パワー半導体をス
イッチング素子として用いて車両用ライトなどに対する
比較的大電流の通電をオン・オフする半導体スイッチン
グ装置に関し、特に、負荷の不完全短絡などでスイッチ
ング動作時の定格負荷電流より多少大きな電流が流れた
場合に電流制限によって過電流保護制御を行う半導体ス
イッチング装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor switching device which uses a power semiconductor as a switching element to turn on and off a relatively large current to a vehicle light or the like. The present invention relates to a semiconductor switching device that performs overcurrent protection control by current limitation when a current slightly larger than a rated load current during operation flows.

【0002】[0002]

【従来の技術】従来、リレースイッチに代えてパワーM
OS・FETやIGBT(Insulatedgate bipolar tran
sistor )をスイッチング素子として用いて比較的大電
流をオン・オフする半導体スイッチング装置が周知であ
る。このような半導体スイッチング装置として、過熱遮
断保護制御回路、過電流保護制御回路を集積化して備え
る絶縁ゲート型の半導体スイッチング装置が知られてい
る(例えば、特開平5−95633号「電源制御装置」
公報例、特開平6−244414号「半導体素子の保護
回路並びにこれを有する半導体装置」公報例、特開平9
−331625号「インテリジェントパワースイッチ及
びスイッチング装置」公報例、特開平11−11331
号「電動パワーステアリング制御装置」公報例)。
2. Description of the Related Art Conventionally, power M
OS / FET and IGBT (Insulatedgate bipolar tran
2. Description of the Related Art A semiconductor switching device which turns on and off a relatively large current by using a switching device as a switching element is well known. As such a semiconductor switching device, an insulated gate type semiconductor switching device including an overheat protection control circuit and an overcurrent protection control circuit integrated is known (for example, Japanese Patent Application Laid-Open No. 5-95633, "Power Control Device").
JP-A-6-244414, "Protection circuit for semiconductor element and semiconductor device having the same" JP-A-6-244414, JP-A-9-244414
-331625, "Intelligent power switch and switching device", Japanese Patent Application Laid-Open No. 11-11331
No. “Electric power steering control device” publication example).

【0003】このような半導体スイッチング装置におい
て、過電流保護制御回路は、負荷への電流を検出した電
圧と基準電圧の閾値とを比較して、負荷側での短絡が起
こった場合の過電流を判定し、この判定に基づいてスイ
ッチング素子を強制的にオフするようなスイッチング制
御を行っている。
[0003] In such a semiconductor switching device, the overcurrent protection control circuit compares the voltage at which the current to the load is detected with a threshold value of the reference voltage, and determines the overcurrent when a short circuit occurs on the load side. Judgment is performed, and switching control is performed to forcibly turn off the switching element based on the judgment.

【0004】このような過電流保護制御においては、負
荷が完全短絡した状態では大電流が流れるため、回路保
護や安全のためにスイッチング素子に対して負荷への通
電を即時に遮断するオフ制御を行うようにしている。し
かし、不完全短絡の状態では、スイッチング素子に対す
るオフ制御が動作せずに、スイッチング動作時の定格負
荷電流より多少大きな電流が流れ続けることがある。こ
のような場合、比較的大電流が無駄に流れ、電力消費が
多大になってしまったり、回路の劣化や破損を促進して
しまう不具合が生じる。
In such overcurrent protection control, since a large current flows when the load is completely short-circuited, an off control in which the switching element is immediately cut off from energizing the load for circuit protection and safety is performed. I'm trying to do it. However, in the state of the incomplete short circuit, the off control for the switching element does not operate, and a current slightly larger than the rated load current at the time of the switching operation may continue to flow. In such a case, a relatively large current flows wastefully, resulting in a large power consumption and a problem of promoting the deterioration and breakage of the circuit.

【0005】具体例として、自動車においてキースイッ
チの非オン状態(オルタネータの非動作状態)で、比較
的大電流が流れるヘッドランプなどが点灯している状態
において負荷側で不完全短絡などが発生すると、比較的
大きな電流が連続して流れ、直ちにバッテリ容量不足と
なってしまう。
[0005] As a specific example, if an incomplete short circuit or the like occurs on the load side in a car in a state where a key switch is in a non-on state (alternator is in a non-operating state) and a relatively large current flows through a headlamp or the like. However, a relatively large current flows continuously, and the battery capacity becomes short immediately.

【0006】[0006]

【発明が解決しようとする課題】前述したように、従来
の半導体スイッチング装置では、負荷側で不完全短絡な
どが発生しても、スイッチング素子に対する過電流保護
制御のオフ制御が動作しないことがあるため、スイッチ
ング動作時の定格負荷電流より大きな電流が無駄に流れ
続けてしまい、電力消費が多大になるという問題点があ
った。
As described above, in the conventional semiconductor switching device, even when an incomplete short circuit or the like occurs on the load side, the off control of the overcurrent protection control for the switching element may not operate. Therefore, there is a problem that a current larger than the rated load current during the switching operation continues to flow unnecessarily, resulting in a large power consumption.

【0007】本発明は、上記事情に鑑みてなされたもの
で、負荷側で不完全短絡などが発生し、スイッチング動
作時の電流である定格負荷電流値より多少大きな中程度
の過電流が生じた場合にも、過電流の状態に応じて電流
制限制御を実行することができ、無駄な電力消費を防止
することが可能な半導体スイッチング装置を提供するこ
とを目的とする。
The present invention has been made in view of the above circumstances, and an incomplete short circuit or the like has occurred on the load side, and a moderate overcurrent slightly larger than a rated load current value which is a current at the time of a switching operation has occurred. Also in this case, it is an object of the present invention to provide a semiconductor switching device capable of executing current limiting control according to an overcurrent state and preventing unnecessary power consumption.

【0008】[0008]

【課題を解決するための手段】本発明による半導体スイ
ッチング装置は、負荷への電力供給をオン・オフする半
導体スイッチング素子と、前記負荷に対する電流検出値
と、過電流状態を判定する第1過電流基準値又は大電流
の過電流を判定する前記第1過電流基準値より大きい第
2過電流基準値とを比較して過電流を検出する過電流検
出手段と、前記電流検出値が前記第2過電流基準値より
大きい大電流時に前記半導体スイッチング素子をオフ状
態にする過電流遮断制御を行い、前記電流検出値が前記
第1過電流基準値より大きく前記第2過電流基準値より
小さい中電流時に前記半導体スイッチの繰り返しオン・
オフ制御によって負荷電流を制限する電流制限制御を行
う負荷電流制御手段と、を備えたことを特徴とする。
A semiconductor switching device according to the present invention comprises a semiconductor switching element for turning on / off a power supply to a load, a current detection value for the load, and a first overcurrent for judging an overcurrent state. An overcurrent detection means for detecting an overcurrent by comparing a reference value or a second overcurrent reference value larger than the first overcurrent reference value for determining an overcurrent of a large current; Performing an overcurrent cutoff control for turning off the semiconductor switching element when a large current is greater than an overcurrent reference value, wherein the detected current value is greater than the first overcurrent reference value and less than the second overcurrent reference value; Sometimes the semiconductor switch is repeatedly turned on.
Load current control means for performing current limit control for limiting the load current by off control.

【0009】また、好ましくは、前記過電流検出手段
は、電流検出値が前記第1過電流基準値を超えて過電流
状態となったときに前記第2過電流基準値によって第1
所定時間大電流の過電流検出を行い、その後前記第1過
電流基準値によって中電流の過電流検出を行うこととす
る。
Preferably, the overcurrent detecting means includes a first overcurrent detecting means for detecting the first overcurrent when the detected current value exceeds the first overcurrent reference value and the overcurrent state occurs.
Overcurrent detection of a large current is performed for a predetermined time, and then overcurrent detection of a medium current is performed based on the first overcurrent reference value.

【0010】また、好ましくは、前記負荷電流制御手段
は、第2所定時間前記繰り返しオン・オフ制御を行った
後、前記半導体スイッチング素子をオフ状態に制御する
こととする。
[0010] Preferably, the load current control means controls the semiconductor switching element to an off state after performing the on / off control repeatedly for a second predetermined time.

【0011】また、好ましくは、前記半導体スイッチン
グ素子、過電流検出手段、負荷電流制御手段は、ワンチ
ップデバイスとして実装されることとする。
Preferably, the semiconductor switching element, the overcurrent detection means, and the load current control means are mounted as a one-chip device.

【0012】上記構成において、負荷側の短絡などによ
る過電流状態となった場合に、過電流検出手段は、第1
過電流基準値より大きく第2過電流基準値より小さい中
電流(中程度の過電流)又は第2過電流基準値より大き
い大電流(大きな過電流)を検出する。例えば、電流検
出値が第1過電流基準値を超えて過電流状態となったと
きに第1過電流基準値から第2過電流基準値に切り換え
て第1所定時間大電流の過電流検出を行い、その後第2
過電流基準値から第1過電流基準値に切り換えて中電流
の過電流検出を行う。負荷電流制御手段は、大電流時に
半導体スイッチング素子をオフ状態にする過電流遮断制
御を行い、中電流時に半導体スイッチの繰り返しオン・
オフ制御によって負荷電流を制限する電流制限制御を行
う。また、電流制限制御を行って第2所定時間経過後
は、半導体スイッチング素子をオフ状態にする。
In the above configuration, when an overcurrent state occurs due to a short circuit on the load side, the overcurrent detecting means is provided with the first
A medium current (medium overcurrent) greater than the overcurrent reference value and smaller than the second overcurrent reference value or a large current (large overcurrent) greater than the second overcurrent reference value is detected. For example, when the current detection value exceeds the first overcurrent reference value and becomes an overcurrent state, the first overcurrent reference value is switched to the second overcurrent reference value to perform the overcurrent detection of the large current for the first predetermined time. And then the second
The overcurrent detection is performed by switching from the overcurrent reference value to the first overcurrent reference value. The load current control means performs overcurrent cutoff control for turning off the semiconductor switching element at a large current, and repeatedly turns on and off the semiconductor switch at a medium current.
Current limit control for limiting the load current is performed by the off control. After the second predetermined time elapses after the current limit control is performed, the semiconductor switching element is turned off.

【0013】これにより、負荷側での完全短絡などによ
り大電流が流れたときは即時にスイッチング素子がオフ
になって負荷へ流れる電流が遮断され、不完全短絡など
によりスイッチング動作時の定格負荷電流値より大きく
この定格負荷電流値に近い中程度の過電流が流れたとき
は繰り返しオン・オフ制御による電流制限が行われる。
このように、過電流の状態に応じて適切な負荷電流制御
が実行されるため、スイッチング素子を経て負荷に比較
的大きな無駄な電流が流れることが防止され、無駄な電
力消費を抑えて消費電力の低減化が図れる。
Thus, when a large current flows due to a complete short circuit or the like on the load side, the switching element is immediately turned off and the current flowing to the load is interrupted. When a moderate overcurrent that is larger than the value and close to the rated load current value flows, current limitation is repeatedly performed by on / off control.
As described above, appropriate load current control is performed according to the overcurrent state, so that a relatively large useless current is prevented from flowing to the load via the switching element, and unnecessary power consumption is suppressed. Can be reduced.

【0014】また、半導体スイッチング装置をワンチッ
プデバイスとして構成することによって、装置構成を小
型化でき、実装スペースを縮小できるとともに、装置コ
スト削減が可能になる。
By configuring the semiconductor switching device as a one-chip device, the device configuration can be reduced in size, the mounting space can be reduced, and the device cost can be reduced.

【0015】[0015]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図1は本発明の半導体スイッチン
グ装置の一実施形態に係る基本構成を示すブロック及び
回路図であり、図2は本実施形態に係る半導体スイッチ
ング装置の主要部である負荷短絡異常検出処理回路の構
成を示すブロック及び回路図である。なお、図2におい
て、図1に対応する構成部分は、その要部のみを図示し
た。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram and a circuit diagram showing a basic configuration according to an embodiment of the semiconductor switching device of the present invention. FIG. 2 is a configuration of a load short-circuit abnormality detection processing circuit which is a main part of the semiconductor switching device according to the present embodiment. 3 is a block diagram and a circuit diagram showing In FIG. 2, only the essential parts of the components corresponding to FIG. 1 are shown.

【0016】まず、図1を照して基本構成の半導体スイ
ッチング装置について説明する。本実施形態の半導体ス
イッチング装置は、ワンチップのスイッチングデバイス
110として構成されており、この基本構成を本出願人
が特願平11−140421号をもって提案している。
First, a semiconductor switching device having a basic configuration will be described with reference to FIG. The semiconductor switching device of the present embodiment is configured as a one-chip switching device 110, and the present applicant has proposed this basic configuration in Japanese Patent Application No. 11-140421.

【0017】スイッチングデバイス110には、電源1
01からの供給電圧VBラインが接続されるとともに、
外付け素子としてのランプやモータなどの負荷102が
接続されている。また、この負荷102に対するオン・
オフ指示を行うためのスイッチSW1及び抵抗素子R1
0が設けられ、供給電圧VBラインとスイッチングデバ
イス110とに接続されている。
The switching device 110 has a power supply 1
01 is connected to the supply voltage VB line,
A load 102 such as a lamp or a motor is connected as an external element. Also, the on-
Switch SW1 and resistance element R1 for giving an OFF instruction
0 is provided and connected to the supply voltage VB line and the switching device 110.

【0018】スイッチングデバイス110は、半導体ス
イッチング素子としてのスイッチング機能と自己の温度
保護機能とを有する温度センサ内蔵FET・QAを備え
ており、電源101からの供給電圧VBを負荷102に
供給する経路に、温度センサ内蔵FET・QAのドレイ
ンD−ソースSが直列接続されている。スイッチングデ
バイス110は、温度センサ内蔵FET・QAのスイッ
チング制御により電力供給を制御するもので、温度セン
サ内蔵FET・QAに駆動制御手段、過熱保護手段及び
負荷電流検出手段等を合わせて、一つのチップに集積化
して実装した集積回路である。
The switching device 110 includes a temperature sensor FET / QA having a switching function as a semiconductor switching element and its own temperature protection function, and is provided on a path for supplying the supply voltage VB from the power supply 101 to the load 102. , The drain D-source S of the FET QA with a built-in temperature sensor is connected in series. The switching device 110 controls power supply by switching control of the temperature sensor built-in FET / QA, and includes a drive control unit, an overheat protection unit, a load current detection unit, etc. This is an integrated circuit that is integrated and mounted on a PC.

【0019】スイッチングデバイス110は、温度セン
サ内蔵FET・QAをオン・オフ制御する駆動制御手段
としてチャージポンプ回路305及び駆動回路111を
備えている。駆動回路111は、コレクタ側がチャージ
ポンプ回路305の出力に接続されたソーストランジス
タと、エミッタ側が接地電位に接続されたシンクトラン
ジスタとを直列接続して備え、スイッチSW1のオン・
オフ切換えによる切換え信号に基づき、これらソースト
ランジスタ及びシンクトランジスタをオン・オフ制御し
て、温度センサ内蔵FET・QAを駆動制御する信号を
出力する。なお、供給電圧VBが例えば12[V]のと
き、チャージポンプの出力電圧は例えばVB+10
[V]に設定される。
The switching device 110 includes a charge pump circuit 305 and a drive circuit 111 as drive control means for controlling ON / OFF of the FET QA with a built-in temperature sensor. The drive circuit 111 includes a source transistor having a collector connected to the output of the charge pump circuit 305 and a sink transistor having an emitter connected to the ground potential connected in series.
Based on the switching signal by switching off, the source transistor and the sink transistor are turned on / off to output a signal for driving and controlling the temperature sensor built-in FET QA. When the supply voltage VB is, for example, 12 [V], the output voltage of the charge pump is, for example, VB + 10
[V] is set.

【0020】また、温度センサ内蔵FET・QAの過熱
保護手段として、遮断ラッチ回路306を備えている。
遮断ラッチ回路306は、サーマルFETにも付加され
ている過熱遮断機能を実現するものであり、温度センサ
内蔵FET・QAが規定以上の温度まで上昇したことを
内蔵の温度センサ(図示せず)によって検出した場合に
は、その旨の検出情報がラッチ回路に保持され、温度セ
ンサ内蔵FET・QAのゲート−ソース間に接続されて
いる過熱遮断用FET(図示せず)をオン状態に遷移さ
せることによって、温度センサ内蔵FET・QAを強制
的にオフ制御する。なお、ラッチ回路の保持情報は端子
T14を介して出力され、ダイアグ(診断)情報信号と
して例えば図示しないマイクロコンピュータ等で利用可
能である。
Further, a shutoff latch circuit 306 is provided as a means for protecting the temperature sensor built-in FET QA from overheating.
The cutoff latch circuit 306 realizes an overheat cutoff function which is also added to the thermal FET, and uses a built-in temperature sensor (not shown) to notify that the temperature of the temperature sensor built-in FET QA has risen to a temperature higher than a specified value. If detected, the detection information to that effect is held in the latch circuit, and the overheating cutoff FET (not shown) connected between the gate and the source of the temperature sensor built-in FET QA is turned on. Thus, the temperature sensor built-in FET QA is forcibly turned off. The information held by the latch circuit is output via the terminal T14 and can be used as a diagnosis (diagnosis) information signal by, for example, a microcomputer (not shown).

【0021】また、温度センサ内蔵FET・QAの負荷
電流検出手段として、過電流検出制御部301と過小電
流検出部とを備えている。過電流検出制御部301は、
具体的には、第2半導体スイッチング素子としてのFE
T・QB、抵抗素子R1,R2,R5,Rr1、ダイオ
ードD1及びコンパレータCMP1によって実現されて
いる。すなわち、温度センサ内蔵FET・QA及び負荷
102に対し並列接続されたFET・QB及び抵抗素子
Rr1は、過電流検出における第1基準電圧を発生する
手段であり、FET・QBのソースSB電位がコンパレ
ータCMP1の反転入力端子(−)に供給されている。
また、コンパレータCMP1の非反転入力端子(+)に
は、温度センサ内蔵FET・QAのドレインD−ソース
S間電圧VDSA を抵抗素子R1とR2とで分圧した電圧
が抵抗素子R5を介して供給されている。
Further, an overcurrent detection control section 301 and an undercurrent detection section are provided as load current detecting means for the FET QA with a built-in temperature sensor. The overcurrent detection control unit 301 includes:
Specifically, FE as the second semiconductor switching element
It is realized by T · QB, resistance elements R1, R2, R5, Rr1, diode D1, and comparator CMP1. That is, the FET QA with built-in temperature sensor, the FET QB connected in parallel to the load 102, and the resistance element Rr1 are means for generating a first reference voltage in overcurrent detection, and the source SB potential of the FET QB is determined by the comparator. It is supplied to the inverting input terminal (-) of CMP1.
The non-inverting input terminal (+) of the comparator CMP1 is supplied with a voltage obtained by dividing the voltage VDSA between the drain D and source S of the FET QA with a built-in temperature sensor by the resistance elements R1 and R2 via the resistance element R5. Have been.

【0022】つまり、基準電圧生成手段として、温度セ
ンサ内蔵FET・QAのソースSにつながる負荷の電圧
とほぼ等価な電圧特性を持つ第1基準電圧を同一チップ
上のFET・QBと外付け回路の抵抗素子Rr1とによ
って生成する。そして、コンパレータCMP1におい
て、第1基準電圧と温度センサ内蔵FET・QAのソー
スSとグランド間の電圧とを比較してこれらの差を検出
することによって、過電流検出を行っている。
That is, as the reference voltage generating means, a first reference voltage having a voltage characteristic substantially equivalent to the voltage of the load connected to the source S of the FET QA with a built-in temperature sensor is connected to the FET QB on the same chip and the external circuit. Generated by the resistance element Rr1. The comparator CMP1 compares the first reference voltage with the voltage between the source S of the FET QA with built-in temperature sensor and the ground to detect a difference therebetween, thereby detecting an overcurrent.

【0023】この過電流検出制御部301によって、負
荷102側で完全短絡(デッドショート)が発生したと
きには、コンパレータCMP1の出力が有効(ハイレベ
ル:以下、Hレベルと記載する)となって、駆動回路1
11により温度センサ内蔵FET・QAをオフ制御す
る。また、ある程度の短絡抵抗を持つ不完全短絡(レア
ショート)が発生している場合には、温度センサ内蔵F
ET・QAのオン・オフ動作を繰り返すオン・オフ制御
(いわゆる、電流制限制御)を行うようになっている。
一般に負荷側でショートが発生した場合はデッドショー
トであっても配線の抵抗などがあるため、温度センサ内
蔵FET・QAはオン・オフ動作を繰り返すことが多
い。温度センサ内蔵FET・QAがオフ状態からオン状
態に遷移してドレインD−ソースS間電圧VDSA が飽和
するまでの期間は、いわゆるFETのピンチオフ領域で
の動作となる。すなわち、上記のような過大電流が流れ
た場合は、温度センサ内蔵FET・QAはピンチオフ領
域で動作し、オン・オフ制御が繰り返される。このよう
なオン・オフ制御によって、電源101の供給電圧VB
ラインから負荷に至る電源供給経路において、温度セン
サ内蔵FET・QAを含めた回路の過大電流に対する保
護が可能となる。
When a complete short circuit (dead short circuit) occurs on the load 102 side by the overcurrent detection control unit 301, the output of the comparator CMP1 becomes valid (high level: hereinafter, referred to as H level) and the drive is started. Circuit 1
11 turns off the FET QA with a built-in temperature sensor. When an incomplete short circuit (rare short) having a certain short-circuit resistance occurs, the temperature sensor built-in F
On / off control (so-called current limit control) for repeating on / off operations of the ET / QA is performed.
In general, when a short circuit occurs on the load side, even if it is a dead short circuit, the temperature sensor FET QA often repeats the ON / OFF operation because of the resistance of the wiring and the like. The period from when the FET QA with a built-in temperature sensor changes from the OFF state to the ON state until the voltage VDSA between the drain D and the source S is saturated is a so-called pinch-off operation of the FET. That is, when an excessive current as described above flows, the FET QA with a built-in temperature sensor operates in the pinch-off region, and the on / off control is repeated. With such ON / OFF control, the supply voltage VB
In the power supply path from the line to the load, it is possible to protect the circuit including the temperature sensor built-in FET / QA against excessive current.

【0024】ここで、第1基準電圧の設定、即ち抵抗素
子Rr1の抵抗値の設定は次のようにして行われる。す
なわち、通常、温度センサ内蔵FET・QAはn個のF
ET(FET・QBと同等の特性を持つ)を並列接続し
て構成されるので、過電流検出のためには抵抗素子Rr
1を[負荷102の抵抗値×n]、すなわち温度センサ
内蔵FET・QAとFET・QBそれぞれから見て負荷
抵抗成分がほぼ等価となるように設定すれば良い。この
場合、設定基準とする負荷の抵抗値として不完全短絡
(レアショート)時の短絡抵抗程度の値(すなわち抵抗
素子Rr1が負荷102の抵抗値より若干大きくなる
値)を採用するのが適切である。また、図1では、コン
パレータCMP1の出力を駆動回路111にのみ供給す
る構成としているが、端子を介して外部に出力するよう
にして、他の制御等に利用することも可能である。
Here, the setting of the first reference voltage, that is, the setting of the resistance value of the resistance element Rr1 is performed as follows. That is, normally, the FET QA with a built-in temperature sensor has n F
Since ET (having the same characteristics as FET and QB) is connected in parallel, the resistance element Rr
1 may be set to [resistance value of load 102 × n], that is, the load resistance components are substantially equivalent when viewed from each of the temperature sensor built-in FET QA and the FET QB. In this case, it is appropriate to use a value of the short-circuit resistance at the time of incomplete short-circuit (rare short) (that is, a value in which the resistance element Rr1 is slightly larger than the resistance value of the load 102) as the resistance value of the load as a setting reference. is there. In FIG. 1, the output of the comparator CMP1 is supplied only to the drive circuit 111. However, the output can be output to the outside via a terminal and used for other control or the like.

【0025】次に、過小電流検出部は、具体的には、F
ET・QC、抵抗素子Rr2及びコンパレータCMP2
によって実現されている。すなわち、FET・QC及び
抵抗素子Rr2は、過小電流検出における第2基準電圧
を発生する手段であり、FET・QCのソースSC電位
がコンパレータCMP2の反転入力端子(−)に供給さ
れている。また、コンパレータCMP2の非反転入力端
子(+)には、温度センサ内蔵FET・QAのソースS
A電位が供給されている。
Next, the undercurrent detecting section specifically includes F
ET / QC, resistance element Rr2 and comparator CMP2
Has been realized. That is, the FET QC and the resistance element Rr2 are means for generating a second reference voltage in detecting an undercurrent, and the source SC potential of the FET QC is supplied to the inverting input terminal (-) of the comparator CMP2. The non-inverting input terminal (+) of the comparator CMP2 is connected to the source S of the temperature sensor built-in FET QA.
A potential is supplied.

【0026】つまり、温度センサ内蔵FET・QAのソ
ース電圧とほぼ等価な電圧特性を持つ第2基準電圧を同
一チップ上のFET・QCと外付け回路の抵抗素子Rr
2とによって生成する。そして、コンパレータCMP2
において、第2基準電圧と温度センサ内蔵FET・QA
のソース電圧とを比較してこれらの差を検出することに
よって、過小電流検出を行っている。
That is, a second reference voltage having a voltage characteristic substantially equivalent to the source voltage of the temperature sensor built-in FET QA is connected to the FET QC on the same chip and the resistance element Rr of the external circuit.
2 is generated. And the comparator CMP2
, The second reference voltage and the temperature sensor built-in FET QA
Undercurrent detection is performed by comparing these source voltages with each other and detecting these differences.

【0027】この過小電流検出部によって、負荷102
側で断線故障等が発生したときには、コンパレータCM
P2の出力が有効(ローレベル:以下、Lレベルと記載
する)となって、負荷のオープン(例えば、ランプの断
線情報)を示す信号として過小電流検出信号が端子T1
5を介して外部に出力される。ここで、第2基準電圧の
設定、すなわち抵抗素子Rr2の抵抗値の設定は次のよ
うにして行われる。第1基準電圧(抵抗素子Rr1)と
同様に、抵抗素子Rr2の抵抗値を[負荷102の抵抗
値×n]に設定すれば良いが、設定基準とする負荷の抵
抗値として断線故障時の負荷抵抗程度の値を採用するの
が適切である。
The undercurrent detector detects the load 102
When a disconnection failure or the like occurs on the
The output of P2 becomes valid (low level: hereinafter, referred to as L level), and an undercurrent detection signal is sent to the terminal T1 as a signal indicating that the load is open (for example, lamp disconnection information).
5 to the outside. Here, the setting of the second reference voltage, that is, the setting of the resistance value of the resistance element Rr2 is performed as follows. Similarly to the first reference voltage (the resistance element Rr1), the resistance value of the resistance element Rr2 may be set to [the resistance value of the load 102 × n]. It is appropriate to use a value on the order of resistance.

【0028】以上説明した駆動制御手段、過熱保護手段
及び負荷電流検出手段の他に、スイッチングデバイス1
10には、電源Enable302、突入電流の過電流
判定を回避するマスキング(突入電流マスク回路)30
3、オン・オフ回数の積算による遮断制御を行うON/
OFF計数積算回路304も設けられている。これらの
構成要素は本発明の過熱遮断制御及び過電流保護制御と
直接的には関係しないので説明を省略する。
In addition to the drive control means, overheat protection means and load current detection means described above, the switching device 1
10 includes a power supply Enable 302 and masking (rush current mask circuit) 30 for avoiding overcurrent determination of the rush current.
3. ON / OFF to perform cutoff control by integrating the number of ON / OFF times
An OFF counting integration circuit 304 is also provided. Since these components are not directly related to the overheat cutoff control and the overcurrent protection control of the present invention, the description is omitted.

【0029】最後に、スイッチングデバイス110の特
徴をまとめれば、第1に、温度センサ内蔵FET・QA
に流れる電流検出用のシャント抵抗を不要として電源供
給経路の電力消費を抑制できることから大電流回路に有
利である点、第2に、電流感度が高く電流検出精度が高
い点、第3に、シンプルな駆動制御で温度センサ内蔵F
ET・QAをオン・オフ制御することができ、過熱遮断
機能やON/OFF計数積算回路304によりマイクロ
コンピュータ等のプログラム処理に比べて高速処理が可
能である点、第4に、ワンチップ化により回路構成を小
型化でき、実装スペースを縮小できるとともに、装置コ
ストを削減できる点、第5に、電流検出が温度センサ内
蔵FET・QAのドレイン−ソース間電圧VDSA と第1
基準電圧及び第2基準電圧との差の検出によって行われ
ることから、同一チップ上にFET・QB,QC及び温
度センサ内蔵FET・QAを形成することにより、電流
検出における同相的誤差要因、すなわち電源電圧変動、
温度ドリフト、ロット間のバラツキなどによる影響を排
除することができる点、等々を挙げることができる。
Finally, the characteristics of the switching device 110 can be summarized as follows.
This is advantageous for large current circuits because it eliminates the need for a shunt resistor for detecting the current flowing in the power supply path, and is advantageous for large current circuits. Second, it has high current sensitivity and high current detection accuracy. Third, it is simple. Drive control with built-in temperature sensor F
The ET / QA can be controlled on / off, and the overheating cutoff function and the ON / OFF counting and integrating circuit 304 enable high-speed processing as compared with the program processing of a microcomputer or the like. The circuit configuration can be reduced in size, the mounting space can be reduced, and the device cost can be reduced. Fifth, the current detection is based on the drain-source voltage VDSA of the FET / QA with a built-in temperature sensor.
Since the detection is performed by detecting a difference between the reference voltage and the second reference voltage, forming the FETs QB and QC and the FET QA with a built-in temperature sensor on the same chip allows a common-mode error factor in current detection, that is, a power supply Voltage fluctuations,
It is possible to eliminate the effects of temperature drift, lot-to-lot variation, and the like.

【0030】ここで、温度センサ内蔵FET・QAのオ
ン・オフ動作をより詳しく説明する。温度センサ内蔵F
ET・QAがオン状態に遷移すると、ドレイン電流ID
QAは回路抵抗で決まる最終負荷電流値を目指して立ち上
がって行く。また、温度センサ内蔵FET・QAのゲー
ト−ソース間電圧VTGSAは、ドレイン電流IDQAで決ま
る値を取り、ドレイン−ソース間電圧VDSA の低下によ
るコンデンサ容量CGDのミラー効果でブレーキをかけら
れながら、これも立ち上がっていく。さらに、FET・
QBのゲート−ソース間電圧VTGSBは、FET・QBが
Rr1を負荷とするソースフォロアとして動作すること
により決まる。
Here, the ON / OFF operation of the temperature sensor built-in FET QA will be described in more detail. Built-in temperature sensor F
When the ET / QA transitions to the ON state, the drain current ID
QA rises toward the final load current value determined by the circuit resistance. Further, the gate-source voltage VTGSA of the FET QA with a built-in temperature sensor takes a value determined by the drain current IDQA, and the brake is applied by the Miller effect of the capacitor CGD due to the decrease in the drain-source voltage VDSA. Stand up. In addition, FET
The gate-source voltage VTGSB of QB is determined by the fact that the FET QB operates as a source follower with Rr1 as a load.

【0031】また、温度センサ内蔵FET・QAのゲー
ト−ソース間電圧VTGSAは、ドレイン電流IDQAの増加
に応じて大きくなって行くので、ゲート−ソース間電圧
はVTGSB<VTGSAとなる。また、VDSA =VTGSA+VTG
D 、VDSB =VTGSB+VTGDの関係があるから、VDSA
−VDSB =VTGSA−VTGSBとなる。ここで、ゲート−ソ
ース間電圧の差VTGSA−VTGSBは、ドレイン電流IDQA
−IDQBを表わすから、VTGSA−VTGSBを検出すること
により、温度センサ内蔵FET・QAを流れる電流ID
QAとFET・QBを流れる電流IDQBとの差を得ること
ができる。IDQBはVDSB が小さくなるにつれて(この
ときはVDSA も小さくなっている)IDQAに相当する電
流(IDQA/n)に近づく。
Since the gate-source voltage VTGSA of the FET QA with a built-in temperature sensor increases as the drain current IDQA increases, the gate-source voltage becomes VTGSB <VTGSA. VDSA = VTGSA + VTG
D, VDSB = VTGSB + VTGD, so that VDSA
-VDSB = VTGSA-VTGSB. Here, the gate-source voltage difference VTGSA-VTGSB is equal to the drain current IDQA.
-IDQB, the current ID flowing through the temperature sensor built-in FET QA by detecting VTGSA-VTGSB.
The difference between QA and the current IDQB flowing through the FET QB can be obtained. IDQB approaches a current (IDQA / n) corresponding to IDQA as VDSB decreases (in this case, VDSA also decreases).

【0032】FET・QBのドレイン−ソース間電圧V
DSB はコンパレータCMP1に直接入力され、温度セン
サ内蔵FET・QAのドレイン−ソース間電圧VDSA は
抵抗素子R1とR2で分圧した値VINがコンパレータC
MP1に入力される。即ち、 VIN=VDSA ×R1/(R1+R2) …(1) がコンパレータCMP1に入力されることになる。
The drain-source voltage V of the FET QB
DSB is directly input to the comparator CMP1, and the voltage VDSA between the drain and source of the FET QA with a built-in temperature sensor is obtained by dividing the voltage VIN divided by the resistance elements R1 and R2 into the comparator C1.
Input to MP1. That is, VIN = VDSA × R1 / (R1 + R2) (1) is input to the comparator CMP1.

【0033】温度センサ内蔵FET・QAがオン状態に
遷移した直後は、コンパレータCMP1の入力電圧VIN
はFET・QBのドレイン−ソース間電圧VDSB に対し
てVDSB >VINであるが、温度センサ内蔵FET・QA
のドレイン電流IDQAが増加するに連れてVINは増加
し、ついにはVDSB より大きくなる。このとき、コンパ
レータCMP1の出力はHレベルからLレベルに変化し
て、温度センサ内蔵FET・QAをオフ状態に遷移させ
る。
Immediately after the temperature sensor built-in FET QA transitions to the ON state, the input voltage VIN of the comparator CMP1 is changed.
Is VDSB> VIN with respect to the drain-source voltage VDSB of the FET QB, but the temperature sensor built-in FET QA
As the drain current IDQA increases, VIN increases and finally exceeds VDSB. At this time, the output of the comparator CMP1 changes from H level to L level, and the temperature sensor built-in FET QA is turned off.

【0034】温度センサ内蔵FET・QAがオフ状態に
遷移するときのドレイン−ソース間電圧VDSA をしきい
値VDSAth とすると、次式が成立する。 VDSAth −VDSB =R2/R1×VDSB …(2) したがって、過電流判定値は(2)式に基づいて決まる
ことになる。
Assuming that the drain-source voltage VDSA when the temperature sensor built-in FET QA transitions to the off state is a threshold value VDSAth, the following equation is established. VDSAth−VDSB = R2 / R1 × VDSB (2) Therefore, the overcurrent determination value is determined based on the equation (2).

【0035】つまり、温度センサ内蔵FET・QAがオ
ン状態に遷移してから時間が経つにつれてドレイン電流
IDQAが増加していき、過電流判定値を超えてドレイン
−ソース間電圧VDSA がVDSAth より大きくなると、温
度センサ内蔵FET・QAはオフ状態に遷移する。
That is, the drain current IDQA increases as time elapses after the temperature sensor built-in FET QA transitions to the ON state, and when the overcurrent determination value is exceeded and the drain-source voltage VDSA becomes larger than VDSAth. , The temperature sensor built-in FET QA transitions to the off state.

【0036】温度センサ内蔵FET・QAがオフ状態に
遷移した後は、ドレイン電流IDQAが減少していって再
びコンパレータCMP1の入力電圧VINがFET・QB
のドレイン−ソース間電圧VDSB に対してVDSB >VIN
となる。このとき、コンパレータCMP1の出力はLレ
ベルからHレベルに変化して、温度センサ内蔵FET・
QAをオン状態に遷移させる。以上のようにして、温度
センサ内蔵FET・QAはピンチオフ領域においてオン
状態及びオフ状態への遷移を繰り返す。
After the FET QA with a built-in temperature sensor transits to the OFF state, the drain current IDQA decreases and the input voltage VIN of the comparator CMP1 again changes to the FET QB.
VDSB> VIN for the drain-source voltage VDSB of
Becomes At this time, the output of the comparator CMP1 changes from the L level to the H level, and the temperature sensor FET
The QA is turned on. As described above, the FET QA with a built-in temperature sensor repeats the transition to the ON state and the OFF state in the pinch-off region.

【0037】次に、図2に示す負荷短絡異常検出処理回
路200の構成について説明する。本実施形態の半導体
スイッチング装置は、図1の基本構成に加えて、図2の
負荷短絡異常検出処理手段に該当する負荷短絡異常検出
処理回路200が同一のパッケージ内に集積化して実装
されたものとなっている。
Next, the configuration of the load short-circuit abnormality detection processing circuit 200 shown in FIG. 2 will be described. The semiconductor switching device of the present embodiment has a load short-circuit abnormality detection processing circuit 200 corresponding to the load short-circuit abnormality detection processing means of FIG. 2 integrated and mounted in the same package in addition to the basic configuration of FIG. It has become.

【0038】この負荷短絡異常検出処理回路200は、
リファレンス用のFET・QBのソースに直列接続され
た第1及び第2過電流基準値を生成するための抵抗素子
R11,R12と、温度センサ内蔵FET・QAの電流
検出値が第1過電流基準値より大きい場合にHレベルを
出力するコンパレータCMP1とを有している。また、
コンパレータCMP1からのHレベル出力を所定の積分
期間だけ積分する抵抗素子及びコンデンサ(RC)から
なる積分回路201が設けられている。
This load short-circuit abnormality detection processing circuit 200
The resistance elements R11 and R12 for generating first and second overcurrent reference values connected in series to the source of the reference FET QB and the current detection value of the temperature sensor built-in FET QA correspond to the first overcurrent reference. And a comparator CMP1 that outputs an H level when the value is larger than the value. Also,
An integration circuit 201 including a resistance element and a capacitor (RC) for integrating the H level output from the comparator CMP1 for a predetermined integration period is provided.

【0039】また、コンパレータCMP1からのHレベ
ル信号に対して1msecをカウントし、このカウント
中にHレベル信号を出力する1msecタイマ回路20
2が設けられ、さらに、1msecタイマ回路202の
出力信号をゲートに入力し、このゲートに入力されるH
レベル(又はLレベル)信号によって導通(非導通)し
て抵抗素子R12を短絡(開放)するスイッチングFE
T・QSが設けられている。また、カレントミラー用の
FET・QCのソースと温度センサ内蔵FET・QAの
ソースとに各入力端が接続されこれらの入力電流の差動
増幅を行う増幅素子203と、基準電圧Vref1に基づく
第2過電流基準値と増幅素子203の出力とを比較する
コンパレータCMP2とが設けられている。さらに、積
分回路201の積分出力と基準電圧Vref2に基づく過電
流積分基準値とを比較するコンパレータCMP3が設け
られている。
The 1 msec timer circuit 20 counts 1 msec with respect to the H level signal from the comparator CMP1 and outputs an H level signal during the counting.
2 is further provided, and an output signal of the 1 msec timer circuit 202 is input to a gate, and H
Switching FE that conducts (non-conducts) by a level (or L level) signal and short-circuits (opens) resistive element R12
T · QS is provided. Further, each input terminal is connected to the source of the current mirror FET / QC and the source of the temperature sensor built-in FET / QA, and an amplifying element 203 for differentially amplifying these input currents, and a second element based on the reference voltage Vref1. A comparator CMP2 for comparing the overcurrent reference value with the output of the amplification element 203 is provided. Further, a comparator CMP3 for comparing the integrated output of the integrating circuit 201 with an overcurrent integration reference value based on the reference voltage Vref2 is provided.

【0040】さらに、コンパレータCMP1及びCMP
2の比較結果の論理積出力を得るANDゲート回路20
4と、ANDゲート回路204の出力とコンパレータC
MP3の比較結果との論理和出力を得るORゲート回路
205と、この論理和出力をラッチして駆動回路111
に出力するラッチ回路206とが設けられている。
Further, the comparators CMP1 and CMP
AND gate circuit 20 for obtaining a logical product output of the comparison result of 2
4, the output of the AND gate circuit 204 and the comparator C
An OR gate circuit 205 for obtaining a logical sum output with the comparison result of MP3;
Is provided.

【0041】すなわち、FET・QB、スイッチングF
ET・QS、抵抗素子R11,R12、コンパレータC
MP1により過電流検出手段が構成され、駆動回路11
1、積分回路201、1msecタイマ回路202、増
幅素子203、ANDゲート回路204、ORゲート回
路205、ラッチ回路206、コンパレータCMP2,
CMP3により負荷電流制御手段が構成される。
That is, FET QB, switching F
ET / QS, resistance elements R11, R12, comparator C
The overcurrent detection means is constituted by MP1 and the driving circuit 11
1, integration circuit 201, 1 msec timer circuit 202, amplification element 203, AND gate circuit 204, OR gate circuit 205, latch circuit 206, comparator CMP2
The load current control means is constituted by the CMP3.

【0042】なお、図2に示す負荷短絡異常検出処理回
路200は、図1に示す過電流検出制御部301などの
構成と併設し、その一方(図1の構成又は図2の構成)
が動作するようダイオードスイッチングなどを用いて切
り換える構成にすることができる。また、図1に示す過
電流検出制御部301などの構成に代えて、図2に示す
負荷短絡異常検出処理回路200のみを設けた構成とし
ても良く、このいずれの構成も本発明に含まれる。
The load short-circuit abnormality detection processing circuit 200 shown in FIG. 2 is provided together with the configuration of the overcurrent detection control unit 301 shown in FIG. 1 and one of them (the configuration shown in FIG. 1 or the configuration shown in FIG. 2).
Can be switched by using diode switching or the like to operate. Further, instead of the configuration of the overcurrent detection control unit 301 and the like shown in FIG. 1, only the load short-circuit abnormality detection processing circuit 200 shown in FIG. 2 may be provided, and any of these configurations is included in the present invention.

【0043】次に、本発明に対応する実施形態の動作に
ついて説明する。図1及び図2に示したように、電源1
01の供給電圧VBを負荷102に供給する通電経路
に、半導体スイッチング素子としての温度センサ内蔵F
ET・QAのドレインD−ソースSが直列接続されてお
り、スイッチSW1のオン・オフに基づいて温度センサ
内蔵FET・QAのスイッチング制御を行うことによっ
て、供給電圧VBを負荷102に対して通電・非通電
(オン・オフ)とする半導体スイッチング装置の基本動
作が実行される。
Next, the operation of the embodiment corresponding to the present invention will be described. As shown in FIG. 1 and FIG.
01 is connected to an energizing path for supplying the supply voltage VB to the load 102 with a temperature sensor built-in F as a semiconductor switching element.
The drain D-source S of the ET / QA is connected in series, and the switching control of the FET / QA with a built-in temperature sensor is performed based on the on / off of the switch SW1, thereby supplying the supply voltage VB to the load 102. The basic operation of the semiconductor switching device that is turned off (on / off) is executed.

【0044】ここで、負荷側で短絡が発生して過大な電
流が流れた場合の動作を詳しく説明する。図2に示す負
荷短絡異常検出処理回路200は、負荷102側で短絡
が発生した場合に、電流検出値の大きさに応じて、即時
に温度センサ内蔵FET・QAを遮断する過電流遮断制
御か、所定期間温度センサ内蔵FET・QAの繰り返し
オン・オフ制御を行う電流制限制御のいずれかを実行す
る。具体的には、スイッチング動作の定格負荷電流値よ
り多少大きい中程度の過電流(中電流、例えば5アンペ
ア[A]以上30[A]以下)の場合は、第2所定時間
のあいだ電流制限制御を行った後に温度センサ内蔵FE
T・QAをオフ状態にし、それよりも大きい過電流(大
電流、例えば30[A]以上)の場合は即時に温度セン
サ内蔵FET・QAをオフ状態に制御する。これによっ
て、不完全短絡などが生じて中程度の過電流が流れた場
合であっても、比較的大電流が継続して流れることが防
止され、無駄な電力消費を削減することができる。
Here, the operation when a short circuit occurs on the load side and an excessive current flows will be described in detail. The load short-circuit abnormality detection processing circuit 200 shown in FIG. 2 performs overcurrent cutoff control that immediately shuts off the temperature sensor built-in FET / QA according to the magnitude of the current detection value when a short circuit occurs on the load 102 side. , A current limit control for repeatedly turning on / off the temperature sensor built-in FET QA for a predetermined period. Specifically, in the case of a moderate overcurrent (medium current, for example, 5 amps [A] or more and 30 [A] or less) slightly larger than the rated load current value of the switching operation, the current limiting control is performed for the second predetermined time. FE with built-in temperature sensor
T.QA is turned off, and in the case of an overcurrent larger than that (large current, for example, 30 [A] or more), the temperature sensor FET QA is immediately turned off. This prevents a relatively large current from continuing to flow even when an intermediate short current flows due to an incomplete short circuit or the like, and wasteful power consumption can be reduced.

【0045】図3は負荷短絡異常検出処理回路200の
動作を示すタイミングチャートである。本実施形態で
は、負荷の短絡などによる過電流状態が生じたか否かを
第1過電流基準値(ここでは5[A]とする)により判
定し、不完全短絡による中程度の過電流であるか完全短
絡による大きな過電流であるかを第2過電流基準値(こ
こでは30[A]とする)により判定する。
FIG. 3 is a timing chart showing the operation of the load short-circuit abnormality detection processing circuit 200. In the present embodiment, it is determined whether or not an overcurrent state has occurred due to a load short circuit or the like based on a first overcurrent reference value (here, 5 [A]), and it is a medium overcurrent due to an incomplete short circuit. Whether the current is a large overcurrent due to a complete short circuit or not is determined by a second overcurrent reference value (here, 30 [A]).

【0046】図3(a)に示すように、負荷102で短
絡などが発生し、電源供給経路に流れる電流(電流検出
値)が抵抗素子R11,R12の合成抵抗値に基づいて
設定される第1過電流基準値(5[A]:スイッチング
動作の定格負荷電流値より大きく、かつ、この定格負荷
電流値に近い電流検出値に対応)より大きい値となる
と、コンパレータCMP1の出力がLレベルからHレベ
ルに反転する。このとき、コンパレータCMP1のHレ
ベル出力が積分回路201に入力され、積分回路201
のコンデンサに所定値まで積分される。また、コンパレ
ータCMP1のHレベル出力が1msecタイマ回路2
02にも入力され、1msecタイマ回路202が起動
する。
As shown in FIG. 3A, when a short circuit or the like occurs in the load 102, the current (current detection value) flowing through the power supply path is set based on the combined resistance value of the resistance elements R11 and R12. When the value exceeds 1 overcurrent reference value (5 [A]: larger than the rated load current value of the switching operation and corresponding to a current detection value close to the rated load current value), the output of the comparator CMP1 changes from the L level. Invert to H level. At this time, the H level output of the comparator CMP1 is input to the integration circuit 201, and the integration circuit 201
To a predetermined value. The H level output of the comparator CMP1 is set to 1 msec by the timer circuit 2
02, and the 1 msec timer circuit 202 is activated.

【0047】1msecタイマ回路202は、図3
(b)に示すように、1msecのカウント期間のあい
だHレベル信号を出力し、このHレベル信号がスイッチ
ングFET・QSのゲートに入力されてスイッチングF
ET・QSがオン(導通)する。このスイッチングFE
T・QSのオンによって、抵抗素子R12の両端が短絡
され、過電流基準値が前記第1過電流基準値から抵抗素
子R11の抵抗値のみに基づく第2過電流基準値(30
[A]:完全短絡による大電流の過電流判定に対応)に
切り換わる。このとき、コンパレータCMP1の出力は
一旦Lレベルに反転する。
The 1 msec timer circuit 202 is provided as shown in FIG.
As shown in (b), an H-level signal is output for a 1 msec count period, and this H-level signal is input to the gate of the switching FET QS and the switching F
ET / QS is turned on (conducting). This switching FE
When T.QS is turned on, both ends of the resistance element R12 are short-circuited, and the overcurrent reference value is changed from the first overcurrent reference value to the second overcurrent reference value (30) based only on the resistance value of the resistance element R11.
[A]: corresponds to overcurrent determination of large current due to complete short circuit). At this time, the output of the comparator CMP1 is once inverted to L level.

【0048】増幅素子203では、温度センサ内蔵FE
T・QAのソース出力とカレントミラー用のFET・Q
Cのソース出力とが差動増幅され、この増幅素子203
の出力がコンパレータCMP2で基準電圧Vref1(電流
検出値15[A]に相当する)と比較される。ここで図
3(a)の実線に示すように、電流検出値が15[A]
より大きくなると、コンパレータCMP2の出力がHレ
ベルに反転する。また、さらに電流検出値が30[A]
より大きくなると、前記第2過電流基準値に基づく判定
によってコンパレータCMP1の出力がHレベルに反転
する。
In the amplifying element 203, a temperature sensor built-in FE
Source output of T / QA and FET / Q for current mirror
C is differentially amplified with the source output of C.
Is compared with the reference voltage Vref1 (corresponding to the current detection value of 15 [A]) by the comparator CMP2. Here, as shown by the solid line in FIG.
When it becomes larger, the output of the comparator CMP2 is inverted to the H level. Further, the detected current value is 30 [A].
When it becomes larger, the output of the comparator CMP1 is inverted to the H level by the determination based on the second overcurrent reference value.

【0049】コンパレータCMP1及びコンパレータC
MP2の出力は、ANDゲート回路204に入力され、
ANDゲート回路204の出力がORゲート回路205
を通じてラッチ回路206に入力される。そして、ラッ
チ回路206から駆動回路111にオフ制御用の制御信
号が入力され、温度センサ内蔵FET・QAが強制的か
つ即時的にオフ制御される。すなわち、完全短絡により
大電流が流れた場合はこれに対応して1msec以内に
温度センサ内蔵FET・QAは強制的に遮断される。
Comparator CMP1 and Comparator C
The output of MP2 is input to the AND gate circuit 204,
The output of the AND gate circuit 204 is the OR gate circuit 205
Through the latch circuit 206. Then, a control signal for off control is input from the latch circuit 206 to the drive circuit 111, and the FET / QA with a built-in temperature sensor is forcibly and immediately turned off. That is, when a large current flows due to a complete short circuit, the temperature sensor built-in FET QA is forcibly shut off within 1 msec.

【0050】電流検出値が5[A]以上30[A]以下
の場合に、1msecタイマ回路202が図3(b)に
示すようにタイムアウトすると、1msecタイマ回路
202からLレベル信号がスイッチングFET・QSの
ゲートに入力され、オフ(非導通)となる。このスイッ
チングFET・QSのオフによって、過電流基準値が前
記第2過電流基準値から抵抗素子R11及びR12の合
成抵抗値に基づく第1過電流基準値(5[A]相当)に
切り換わる。これにより、前述したような温度センサ内
蔵FET・QAの繰り返しオン・オフ制御(電流制限制
御)が行われる。このとき、積分回路201では、図3
(c)に示すように繰り返しオン・オフ制御を実行する
第2所定時間に対応する積分期間のあいだコンパレータ
CMP1の出力が積分される。
When the 1 msec timer circuit 202 times out as shown in FIG. 3B when the current detection value is 5 [A] or more and 30 [A] or less, an L level signal is output from the 1 msec timer circuit 202 to the switching FET. The signal is input to the gate of QS and turned off (non-conducting). When the switching FET QS is turned off, the overcurrent reference value is switched from the second overcurrent reference value to a first overcurrent reference value (equivalent to 5 [A]) based on a combined resistance value of the resistance elements R11 and R12. Thus, the above-described repetitive ON / OFF control (current limit control) of the temperature sensor built-in FET QA is performed. At this time, in the integrating circuit 201, FIG.
As shown in (c), the output of the comparator CMP1 is integrated during an integration period corresponding to a second predetermined time during which the on / off control is repeatedly performed.

【0051】積分回路201のコンデンサにおいて蓄積
された電荷による電圧値(過電流積分値)は、コンパレ
ータCMP3で基準電圧Vref2(過電流積分基準値:任
意の電流と時間の積(例えば、電荷Q=10[A]×1
0[msec])で得られる電圧値に相当する)と比較
される。ここで、積分回路201での過電流積分値が過
電流積分基準値より大きくなる(積分期間が終了する)
と、コンパレータCMP3の出力がLレベルからHレベ
ルに反転する。コンパレータCMP3の出力は、ORゲ
ート回路205を通じてラッチ回路206に入力され
る。そして、ラッチ回路206から駆動回路111にオ
フ制御用の制御信号が入力され、温度センサ内蔵FET
・QAが強制的にオフ制御される。すなわち、不完全短
絡により中程度の過電流が流れた場合は、第2所定時間
(積分期間)経過するまで電流制限制御を行った後、温
度センサ内蔵FET・QAが強制的に遮断される。
The voltage value (overcurrent integral value) due to the electric charge accumulated in the capacitor of the integrating circuit 201 is calculated by a comparator CMP3 at a reference voltage Vref2 (overcurrent integral reference value: product of arbitrary current and time (for example, electric charge Q = 10 [A] x 1
0 [msec]). Here, the overcurrent integration value in the integration circuit 201 becomes larger than the overcurrent integration reference value (the integration period ends).
Then, the output of the comparator CMP3 is inverted from L level to H level. The output of the comparator CMP3 is input to the latch circuit 206 through the OR gate circuit 205. Then, a control signal for off control is input from the latch circuit 206 to the drive circuit 111, and the FET with a built-in temperature sensor is input.
QA is forcibly turned off. That is, when a moderate overcurrent flows due to an incomplete short circuit, the current limit control is performed until the second predetermined time (integration period) elapses, and then the temperature sensor built-in FET QA is forcibly shut off.

【0052】前記した10A×10msecによる積分
期間は、例えば、繰り返しオン・オフ制御の通電による
温度センサ内蔵FET・QAの内部温度上昇で素子破壊
が生じない時間とする。この時間は、温度センサ内蔵F
ET・QA内部に設けられる遮断ラッチ回路の構造など
によって適宜変更すれば良い。
The above-described integration period of 10 A × 10 msec is a time during which no element destruction occurs due to an increase in the internal temperature of the FET / QA with a built-in temperature sensor due to repeated ON / OFF control. This time is the temperature sensor built-in F
What is necessary is just to change suitably according to the structure of the interruption | blocking latch circuit provided in ET / QA.

【0053】なお、前記積分期間が終了するまでに、温
度センサ内蔵FET・QAに流れる電流検出値が5
[A]以下(定格負荷電流値又はそれ以下)に戻ると、
コンパレータCMP1の出力が反転してLレベルとな
る。このとき、積分回路201のコンデンサ電圧が図示
しない放電用の抵抗素子を通じて放電し、初期状態に戻
る。またこの場合に、図1に示したスイッチSW1のオ
フによるLレベルのスイッチ切換信号がラッチ回路20
6に入力されてリセットされると、駆動回路111がオ
ンして初期状態に再設定される。
By the end of the integration period, the detected value of the current flowing through the temperature sensor FET QA is 5
Returning to [A] or less (rated load current value or less),
The output of the comparator CMP1 is inverted to L level. At this time, the capacitor voltage of the integration circuit 201 discharges through a discharge resistance element (not shown), and returns to the initial state. In this case, the L-level switch switching signal due to the turning off of the switch SW1 shown in FIG.
When it is reset by being input to 6, the drive circuit 111 is turned on and reset to the initial state.

【0054】なお、図3(b)に示す1msecの間で
は、30[A]以下の電流に対しては、コンパレータC
MP1の出力がHレベルに反転しないため駆動回路11
1がオフとならない。30[A]以上の大電流となった
場合に駆動回路111がオフとなって温度センサ内蔵F
ET・QAがオフ状態に制御される。このとき、30
[A]に近い過大電流値に対して、温度センサ内蔵FE
T・QAの過熱遮断温度のバラツキが原因で、過熱遮断
が実行されてオフ状態となる場合がある。
During the 1 msec shown in FIG. 3 (b), for a current of 30 [A] or less, the comparator C
Since the output of MP1 is not inverted to the H level, the driving circuit 11
1 does not turn off. When a large current of 30 [A] or more occurs, the drive circuit 111 is turned off and the temperature sensor built-in F
ET / QA is controlled to be off. At this time, 30
FE with built-in temperature sensor for excessive current value close to [A]
Due to the variation of the overheat cutoff temperature of the T / QA, the overheat cutoff may be executed to be turned off.

【0055】図4は負荷短絡異常検出処理回路200に
おける過電流基準値生成用の抵抗素子R11,R12の
具体的な抵抗値の設定を説明するための図である。
FIG. 4 is a diagram for explaining a specific setting of the resistance values of the resistance elements R11 and R12 for generating the overcurrent reference value in the load short-circuit abnormality detection processing circuit 200.

【0056】ここで、温度センサ内蔵FET・QAとリ
ファレンス用のFET・QBとのFETの個数比(すな
わち過電流検出のセンス比)nを1000とし、VB=
12[V]とする。なお、Vb=Vrである。抵抗素子
R11のみ又は抵抗素子R11とR12の合成抵抗の抵
抗値Rrは、図3(a)に示すように負荷102に5
[A](中程度以下の過電流検出用の第1過電流基準値
に対応)以上又は30[A](大きな過電流検出用の第
2過電流基準値に対応)以上過電流が流れた場合を検出
するためのものであり、次式(3)で求められる。
Here, the number ratio of the FETs QA with a built-in temperature sensor and the FETs QB for reference (that is, the overcurrent detection sense ratio) is set to 1000, and VB =
12 [V]. Note that Vb = Vr. The resistance value Rr of only the resistance element R11 or the combined resistance of the resistance elements R11 and R12 is, as shown in FIG.
Overcurrent [A] (corresponding to the first overcurrent reference value for medium or less overcurrent detection) or more or 30 [A] (corresponding to the second overcurrent reference value for large overcurrent detection) or more This is for detecting a case, and is obtained by the following equation (3).

【0057】Rr=12[V]/(5[A]/100
0)=2.4[kΩ] (5[A]以上の過電流検出の場合) Rr=12[V]/(30[A]/1000)=400[Ω] …(3) (30[A]以上の過電流検出の場合)
Rr = 12 [V] / (5 [A] / 100
0) = 2.4 [kΩ] (in case of overcurrent detection of 5 [A] or more) Rr = 12 [V] / (30 [A] / 1000) = 400 [Ω] (3) (30 [A] ] In the case of overcurrent detection above

【0058】上記過電流基準値生成用の抵抗値Rrの切
り換えは、前述したように、コンパレータCMP1、積
分回路201及び1msecタイマ回路202を通じた
スイッチングFET・QSのオン・オフ(導通・非導
通)によって実行される。この結果、過電流状態となっ
てから1msecのあいだは30[A]での大きな過電
流検出による過電流遮断制御が実行され、1msec経
過後は5[A]での小さな過電流検出による電流制限制
御(繰り返しオン・オフ制御)が実行される。
As described above, the switching of the resistance value Rr for generating the overcurrent reference value is performed by turning on / off (conducting / non-conducting) the switching FET / QS through the comparator CMP1, the integrating circuit 201 and the 1-msec timer circuit 202. Performed by As a result, the overcurrent cutoff control by the large overcurrent detection at 30 [A] is executed for 1 msec after the overcurrent state is reached, and the current limit by the small overcurrent detection at 5 [A] after 1 msec has elapsed. Control (repeated on / off control) is executed.

【0059】このように、本実施形態では、負荷側が短
絡して過電流状態が検出された場合、完全短絡を判定す
る第1所定時間のあいだ(1msecの期間)は過電流
基準値を第2過電流基準値(30[A]相当)に切り換
えて30[A]以上の過電流検出を行い、完全短絡など
により大きな過電流が流れた場合は温度センサ内蔵FE
T・QAを強制的に即時オフ状態に制御する。そして、
第1所定時間(1msec)経過後は、過電流基準値を
第1過電流基準値(5[A]相当)に切り換えて5
[A]以上の過電流検出を行い、不完全短絡などにより
定格負荷電流値に近い中程度の過電流が流れた場合に温
度センサ内蔵FET・QAの繰り返しオン・オフ制御を
行って負荷102側に流れる電流を制限する。さらに、
第2所定時間(積分期間である10A×10msec相
当)のあいだ電流制限制御を行った後、温度センサ内蔵
FET・QAをオフ状態に制御する。
As described above, according to the present embodiment, when the load side is short-circuited and an overcurrent state is detected, the overcurrent reference value is set to the second value during the first predetermined time (1 msec) for judging complete short-circuit. It switches to the overcurrent reference value (corresponding to 30 [A]) and detects overcurrent of 30 [A] or more. If a large overcurrent flows due to complete short circuit, etc., the FE with built-in temperature sensor
T · QA is forcibly controlled to be immediately turned off. And
After the lapse of the first predetermined time (1 msec), the overcurrent reference value is switched to the first overcurrent reference value (corresponding to 5 [A]), and 5
[A] The above overcurrent detection is performed, and when a moderate overcurrent close to the rated load current value flows due to an incomplete short circuit or the like, the on / off control of the temperature sensor built-in FET / QA is performed and the load 102 side is performed. Limit the current flowing through. further,
After the current limit control is performed for the second predetermined time (corresponding to 10A × 10 msec, which is the integration period), the temperature sensor built-in FET / QA is controlled to the off state.

【0060】これによって、負荷側で完全短絡などが発
生して大きな過電流が流れた場合は即時に過電流遮断制
御が実行されて電流が遮断され、また、不完全短絡など
が発生してスイッチング動作時の電流である定格負荷電
流値より多少大きな中程度の過電流が生じた場合にも電
流制限制御が実行され、過電流の状態に応じて適切な負
荷電流制御が行われる。この結果、温度センサ内蔵FE
T・QAを経て負荷に比較的大きな無駄な電流が流れる
ことが防止されるため、消費電力の低減化が可能にな
る。
As a result, when a large short-circuit or the like occurs on the load side and a large overcurrent flows, the overcurrent cutoff control is immediately executed to cut off the current. Even when a moderate overcurrent that is slightly larger than the rated load current value, which is the current during operation, occurs, the current limiting control is performed, and appropriate load current control is performed according to the state of the overcurrent. As a result, the temperature sensor built-in FE
Since a relatively large useless current is prevented from flowing to the load via T · QA, power consumption can be reduced.

【0061】また、半導体スイッチング装置をワンチッ
プのスイッチングデバイス110として構成することに
よって、装置構成を小型化でき、実装スペースを縮小で
きるとともに、装置コスト削減が可能になる。さらに、
同一のスイッチングデバイス110上にFET・QB,
QC及び温度センサ内蔵FET・QAを実装しているた
め、電源電圧変動や温度ドリフト等が同一的に発生し、
半導体素子間の特性差が生じることもなく、また、生産
ロット間のバラツキも発生しないので、動作誤差が生じ
難く、高精度で安定した動作が得られる。
By configuring the semiconductor switching device as a one-chip switching device 110, the device configuration can be reduced in size, the mounting space can be reduced, and the device cost can be reduced. further,
FET • QB, on the same switching device 110
Since the QC and the FET / QA with a built-in temperature sensor are mounted, power supply voltage fluctuations and temperature drifts occur at the same time,
Since there is no characteristic difference between the semiconductor elements and no variation between production lots occurs, an operation error hardly occurs and a highly accurate and stable operation can be obtained.

【0062】なお、上述した実施形態では、図2に示す
負荷短絡異常検出処理回路200を、半導体スイッチン
グ装置本体と同一パッケージ内に実装するものとして説
明したが、本発明はこれに限定されるものではなく、図
1に示す半導体スイッチング装置に負荷短絡異常検出処
理回路を外付回路として併設して構成することも本発明
に含まれる。
In the above-described embodiment, the load short-circuit abnormality detection processing circuit 200 shown in FIG. 2 has been described as being mounted in the same package as the semiconductor switching device body. However, the present invention is not limited to this. Instead, the present invention also includes a configuration in which a load short-circuit abnormality detection processing circuit is provided as an external circuit in the semiconductor switching device shown in FIG.

【0063】また、実施形態の動作における1msec
及び10A×10msecなどの時間は、特に限定され
るものではなく、設計的事項として変更されるものであ
る。また、Lレベル及びHレベルの設定も設計的事項で
あり、使用する素子の極性などによって反転するもので
ある。
Further, 1 msec in the operation of the embodiment
And the time such as 10 A × 10 msec are not particularly limited and are changed as a design matter. The setting of the L level and the H level is also a matter of design, and is inverted depending on the polarity of the element used.

【0064】[0064]

【発明の効果】以上説明したように本発明によれば、負
荷側で不完全短絡などが発生し、スイッチング動作時の
電流である定格負荷電流値より多少大きな中程度の過電
流が生じた場合などにも、過電流の状態に応じて電流制
限制御を実行することができ、無駄な電力消費を防止す
ることが可能となる効果が得られる。
As described above, according to the present invention, when an incomplete short circuit or the like occurs on the load side and a moderate overcurrent slightly larger than the rated load current value, which is the current during the switching operation, occurs. In such a case as well, the current limiting control can be executed according to the state of the overcurrent, and the effect that unnecessary power consumption can be prevented can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体スイッチング装置の一実施形態
に係る基本構成を示すブロック及び回路図である。
FIG. 1 is a block diagram and a circuit diagram showing a basic configuration according to an embodiment of a semiconductor switching device of the present invention.

【図2】本実施形態に係る半導体スイッチング装置の主
要部である負荷短絡異常検出処理回路の構成を示すブロ
ック及び回路図である。
FIG. 2 is a block diagram and a circuit diagram showing a configuration of a load short-circuit abnormality detection processing circuit which is a main part of the semiconductor switching device according to the embodiment.

【図3】図2の負荷短絡異常検出処理回路の動作を示す
タイミングチャートである。
FIG. 3 is a timing chart showing an operation of the load short-circuit abnormality detection processing circuit of FIG. 2;

【図4】負荷短絡異常検出処理回路における過電流基準
値生成用の抵抗素子の具体的な抵抗値の設定を説明する
ための図である。
FIG. 4 is a diagram for explaining specific setting of a resistance value of a resistance element for generating an overcurrent reference value in a load short-circuit abnormality detection processing circuit.

【符号の説明】[Explanation of symbols]

101 電源 102 負荷 110 スイッチングデバイス 111 駆動回路 200 負荷短絡異常検出処理回路 201 積分回路 202 1msecタイマ回路 203 増幅素子 204 ANDゲート回路 205 ORゲート回路 206 ラッチ回路 CMP1〜CMP3 コンパレータ QA 温度センサ内蔵FET QB,QC FET QS スイッチングFET R11,R12 抵抗素子 SW1 スイッチ Reference Signs List 101 power supply 102 load 110 switching device 111 drive circuit 200 load short-circuit abnormality detection processing circuit 201 integration circuit 202 1 msec timer circuit 203 amplifying element 204 AND gate circuit 205 OR gate circuit 206 latch circuit CMP1 to CMP3 comparator QA Temperature sensor built-in FETs QB, QC FET QS Switching FET R11, R12 Resistance element SW1 Switch

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5G004 AA04 AB02 BA03 BA04 CA05 DA04 DC04 DC07 DC12 EA01 5G053 AA01 AA02 BA01 BA04 CA02 EA03 EA09 EB02 EC03 FA05 5J055 AX12 AX15 AX32 AX56 AX64 BX16 CX20 CX22 CX28 DX13 DX22 DX53 DX54 DX73 EX01 EX02 EX04 EX06 EX11 EX24 EY01 EY02 EY03 EY10 EY12 EY13 EY17 EY21 EZ01 EZ07 EZ08 EZ10 EZ25 EZ31 EZ43 EZ55 FX04 FX32 FX33 FX38 GX01 GX02 GX04 GX05  ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 5G004 AA04 AB02 BA03 BA04 CA05 DA04 DC04 DC07 DC12 EA01 5G053 AA01 AA02 BA01 BA04 CA02 EA03 EA09 EB02 EC03 FA05 5J055 AX12 AX15 AX32 AX56 AX64 BX16 CX22 DX53 DX53 EX02 EX04 EX06 EX11 EX24 EY01 EY02 EY03 EY10 EY12 EY13 EY17 EY21 EZ01 EZ07 EZ08 EZ10 EZ25 EZ31 EZ43 EZ55 FX04 FX32 FX33 FX38 GX01 GX02 GX04 GX05

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 負荷への電力供給をオン・オフする半導
体スイッチング素子と、 前記負荷に対する電流検出値と、過電流状態を判定する
第1過電流基準値又は大電流の過電流を判定する前記第
1過電流基準値より大きい第2過電流基準値とを比較し
て過電流を検出する過電流検出手段と、 前記電流検出値が前記第2過電流基準値より大きい大電
流時に前記半導体スイッチング素子をオフ状態にする過
電流遮断制御を行い、前記電流検出値が前記第1過電流
基準値より大きく前記第2過電流基準値より小さい中電
流時に前記半導体スイッチの繰り返しオン・オフ制御に
よって負荷電流を制限する電流制限制御を行う負荷電流
制御手段と、 を備えたことを特徴とする半導体スイッチング装置。
A semiconductor switching element for turning on / off a power supply to a load; a current detection value for the load; and a first overcurrent reference value for determining an overcurrent state or determining a large overcurrent. Overcurrent detection means for detecting an overcurrent by comparing a second overcurrent reference value larger than the first overcurrent reference value, and the semiconductor switching when the current detection value is a large current larger than the second overcurrent reference value Overcurrent cutoff control for turning off the element is performed, and when the current detection value is higher than the first overcurrent reference value and lower than the second overcurrent reference value, the semiconductor switch is repeatedly turned on and off at a middle current to control the load. A semiconductor switching device, comprising: load current control means for performing current limit control for limiting current.
【請求項2】 前記過電流検出手段は、電流検出値が前
記第1過電流基準値を超えて過電流状態となったときに
前記第2過電流基準値によって第1所定時間大電流の過
電流検出を行い、その後前記第1過電流基準値によって
中電流の過電流検出を行うことを特徴とする請求項1記
載の半導体スイッチング装置。
2. The overcurrent detection means according to claim 2, wherein when the detected current value exceeds the first overcurrent reference value and becomes an overcurrent state, the second overcurrent reference value causes an overcurrent of the large current for a first predetermined time. 2. The semiconductor switching device according to claim 1, wherein current detection is performed, and thereafter, overcurrent detection of a medium current is performed based on the first overcurrent reference value.
【請求項3】 前記負荷電流制御手段は、第2所定時間
前記繰り返しオン・オフ制御を行った後、前記半導体ス
イッチング素子をオフ状態に制御することを特徴とする
請求項1記載の半導体スイッチング装置。
3. The semiconductor switching device according to claim 1, wherein said load current control means controls said semiconductor switching element to an off state after performing said on / off control repeatedly for a second predetermined time. .
【請求項4】 前記半導体スイッチング素子、過電流検
出手段、負荷電流制御手段は、ワンチップデバイスとし
て実装されることを特徴とする請求項1記載の半導体ス
イッチング装置。
4. The semiconductor switching device according to claim 1, wherein said semiconductor switching element, overcurrent detection means, and load current control means are implemented as a one-chip device.
JP34231399A 1999-12-01 1999-12-01 Semiconductor switching device Expired - Fee Related JP3625165B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34231399A JP3625165B2 (en) 1999-12-01 1999-12-01 Semiconductor switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34231399A JP3625165B2 (en) 1999-12-01 1999-12-01 Semiconductor switching device

Publications (2)

Publication Number Publication Date
JP2001160747A true JP2001160747A (en) 2001-06-12
JP3625165B2 JP3625165B2 (en) 2005-03-02

Family

ID=18352768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34231399A Expired - Fee Related JP3625165B2 (en) 1999-12-01 1999-12-01 Semiconductor switching device

Country Status (1)

Country Link
JP (1) JP3625165B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079368B2 (en) 2001-09-28 2006-07-18 Anden Co., LTD Electrical resource device and load driving device
JP2007043841A (en) * 2005-08-04 2007-02-15 Yamasa Kk Protection device of power ic
US7372684B2 (en) 2004-05-31 2008-05-13 Sony Corporation Power supply device
JP2010062675A (en) * 2008-09-01 2010-03-18 Hitachi Ltd Failure diagnosis device for electromagnetic load circuit
JP2011217497A (en) * 2010-03-31 2011-10-27 Ntt Facilities Inc Semiconductor breaker and dc power supply system
US8078331B2 (en) 2007-09-26 2011-12-13 Denso Corporation Power supply control system and method of controlling power supply
JP2012125072A (en) * 2010-12-09 2012-06-28 Yazaki Corp Vehicle power distribution apparatus
US8315027B2 (en) 2009-11-12 2012-11-20 Anden Co., Ltd. Switch circuit having overcurrent detection function
JP2013077976A (en) * 2011-09-30 2013-04-25 Mitsubishi Electric Corp Semiconductor device
JP2013255117A (en) * 2012-06-07 2013-12-19 Renesas Electronics Corp Semiconductor device
JP5736493B1 (en) * 2014-06-18 2015-06-17 山佐株式会社 Game machine
JP2019140627A (en) * 2018-02-14 2019-08-22 富士電機株式会社 Semiconductor device
CN113676170A (en) * 2020-05-15 2021-11-19 佛山市顺德区顺达电脑厂有限公司 Electronic device with over-current protection

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7079368B2 (en) 2001-09-28 2006-07-18 Anden Co., LTD Electrical resource device and load driving device
US7372684B2 (en) 2004-05-31 2008-05-13 Sony Corporation Power supply device
JP2007043841A (en) * 2005-08-04 2007-02-15 Yamasa Kk Protection device of power ic
JP4594186B2 (en) * 2005-08-04 2010-12-08 山佐株式会社 Power IC protection device
US8078331B2 (en) 2007-09-26 2011-12-13 Denso Corporation Power supply control system and method of controlling power supply
JP2010062675A (en) * 2008-09-01 2010-03-18 Hitachi Ltd Failure diagnosis device for electromagnetic load circuit
US8315027B2 (en) 2009-11-12 2012-11-20 Anden Co., Ltd. Switch circuit having overcurrent detection function
JP2011217497A (en) * 2010-03-31 2011-10-27 Ntt Facilities Inc Semiconductor breaker and dc power supply system
JP2012125072A (en) * 2010-12-09 2012-06-28 Yazaki Corp Vehicle power distribution apparatus
US9377831B2 (en) 2010-12-09 2016-06-28 Yazaki Corporation Vehicle electric power distribution device
JP2013077976A (en) * 2011-09-30 2013-04-25 Mitsubishi Electric Corp Semiconductor device
JP2013255117A (en) * 2012-06-07 2013-12-19 Renesas Electronics Corp Semiconductor device
JP5736493B1 (en) * 2014-06-18 2015-06-17 山佐株式会社 Game machine
JP2019140627A (en) * 2018-02-14 2019-08-22 富士電機株式会社 Semiconductor device
JP7077649B2 (en) 2018-02-14 2022-05-31 富士電機株式会社 Semiconductor device
CN113676170A (en) * 2020-05-15 2021-11-19 佛山市顺德区顺达电脑厂有限公司 Electronic device with over-current protection

Also Published As

Publication number Publication date
JP3625165B2 (en) 2005-03-02

Similar Documents

Publication Publication Date Title
JP3706515B2 (en) Power supply control device and power supply control method
JP2000299924A (en) Power supply control device and method
JP2000253570A (en) Control system for motor electromotive force in electric vehicles
JP3625165B2 (en) Semiconductor switching device
JP2000299922A (en) Device and method for power supply control
JP2001216033A (en) Power source supply controller and power source supply control method
JP2000299631A (en) Device and method for controlling power supply
JP2000299931A (en) Power supply control apparatus and method therefor
JP7364429B2 (en) switch device
JP2000308253A (en) Controller and method for power supply
JP3589392B2 (en) Overcurrent detection circuit and overcurrent detection / protection circuit
JP2000308250A (en) Controller and method for power supplying
JP2001273983A (en) Light control device
JP2001160746A (en) Semiconductor switching device
JP2000236621A (en) Power supply control circuit
JP2000235424A (en) Current mirror circuit and current sensor and switching circuit and switching device equipped with them
JP3676168B2 (en) Power supply control device
JP2000298522A (en) Power supply controller and power supply control method
JP2001092465A (en) Buzzer ringing device
JP2000245055A (en) Control system of power source mounted on vehicle
JP2000312142A (en) Intelligent power switch
JP2000236245A (en) Unit and method for power supply control
JP2001071812A (en) Dome lamp unit
JP2000299926A (en) Power supply control device and method therefor
JP2000193692A (en) Over-current detection circuit and over-current detection/protection circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees