JP2001156340A - 発光素子アレイユニット - Google Patents

発光素子アレイユニット

Info

Publication number
JP2001156340A
JP2001156340A JP33526899A JP33526899A JP2001156340A JP 2001156340 A JP2001156340 A JP 2001156340A JP 33526899 A JP33526899 A JP 33526899A JP 33526899 A JP33526899 A JP 33526899A JP 2001156340 A JP2001156340 A JP 2001156340A
Authority
JP
Japan
Prior art keywords
led array
circuit board
array chip
light emitting
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33526899A
Other languages
English (en)
Inventor
Hisashi Kobayashi
悠 小林
Norio Nakajima
則夫 中島
Takaatsu Shimizu
孝篤 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Data Corp filed Critical Oki Data Corp
Priority to JP33526899A priority Critical patent/JP2001156340A/ja
Publication of JP2001156340A publication Critical patent/JP2001156340A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49433Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】 【課題】 LEDアレイチップの収縮を抑えることによ
り隣接チップ間での発光素子間の間隔の広がりを抑え、
印字品質を向上させる。 【解決手段】 複数の発光素子を備えたLEDアレイチ
ップ3の裏面には共通電極17が設けられており、共通
電極17の中央部に導電性接着剤19を施し、この導電
性接着剤19によりLEDアレイチップ3を回路基板1
に導通可能に接着する。導電性接着剤19を硬化させた
後、回路基板1は収縮するが、LEDアレイチップ3は
回路基板1の収縮応力をそれほど受けず、収縮が小さく
なる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子写真記録装置
に書き込み手段として使用されるLED(発光ダイオー
ド)アレイユニットに関する。
【0002】
【従来の技術】従来、電子写真プリンタにおいては、帯
電した感光ドラムを露光する手段としてLEDアレイユ
ニットを使用している。電子写真プリンタでは、LED
アレイユニットにより感光ドラムを露光することにより
静電潜像を形成し、静電潜像をトナーにより現像し、ト
ナー像を印刷媒体へ転写し、さらに転写したトナー像を
定着することにより印刷を行うのである。
【0003】LEDアレイユニットは、回路基板にLE
DアレイチップとドライバICをそれぞれ複数配設する
ことにより形成される。LEDアレイチップには複数の
発光素子(LED)および発光素子と同数のワイヤボン
ディングパッドが形成され、各発光素子と各ワイヤボン
ディングパッドが個別に電極により接続されている。L
EDアレイチップとドライバICはワイヤにより接続さ
れている。ワイヤはLEDアレイチップ上のワイヤボン
ディングパッドとドライバIC上のワイヤボンディング
パッドの間で接続され、発光素子と同数の本数である。
【0004】LEDアレイチップの裏面には共通電極が
設けられ、共通電極は回路基板上の配線パターンに導電
性接着剤により電気的に接続される。一般に導電性接着
剤は銀等の導電性フィラーが充填されたエポキシ樹脂で
構成されており、接着剤が加熱硬化した後にはエポキシ
樹脂が収縮し、導電性フィラー同士が接続することによ
り電気的な導通がなされる。またドライバICは絶縁性
接着剤により回路基板に固定される。ドライバICと回
路基板上の配線パターンはワイヤによりボンディングさ
れており、ドライバICは印加された電気信号にしたが
ってLEDチップアレイを駆動し、発光素子を選択的に
発光させる。
【0005】LEDアレイチップ上の発光素子の間隔
は、例えばA4サイズで600dpiの印字を行う場
合、42.3μmであり、発光素子数はチップ1個につ
き192個であるので、両端の発光素子間の間隔は8.
08mmとなっている。LEDアレイユニットを製造す
る際、同一LEDアレイチップ上の発光素子の間隔と、
隣接するLEDアレイチップの各両端の発光素子間の間
隔が等しくなるようにLEDアレイチップを並べる必要
がある。
【0006】LEDアレイユニットの実装プロセスは、
まず回路基板上においてLEDアレイチップがダイボン
ドされる配線パターン上に導電性接着剤を塗布し、ダイ
ボンド装置によりLEDアレイチップを配線パターン上
にダイボンドする。そしてダイボンド装置は、回路基板
およびLEDアレイチップ上に設けられた位置検出用認
識パターンを基準にして、同一LEDアレイチップ上の
発光素子の間隔と、隣接するLEDアレイチップの各両
端の発光素子間の間隔が等しくなるように、アライメン
トを行う。次にドライバICの配置箇所に絶縁性接着剤
を塗布し、ドライバICを回路基板上にダイボンドす
る。
【0007】導電性接着剤および絶縁性接着剤は加熱に
より硬化し、LEDアレイチップおよびドライバICを
回路基板に接着するので、回路基板を恒温槽内で加熱
し、接着剤が硬化した後、回路基板を恒温槽から取り出
して自然冷却する。その後、LEDアレイチップとドラ
イバICのワイヤボンディングおよびドライバICと回
路基板の配線パターンのワイヤボンディングを行う。
【0008】
【発明が解決しようとする課題】しかしながら上記従来
のLEDアレイユニットにおいては、LEDアレイチッ
プと回路基板を接続する導電性接着剤を加熱により硬化
させ、自然冷却したときに、LEDアレイチップと回路
基板の熱膨張率が異なることから、接着剤が硬化する前
に比べてLEDアレイチップが収縮してしまうという問
題があった。これを図面により説明する。
【0009】図13はLEDアレイチップの収縮を示す
説明図である。図13において、回路基板1には導電性
接着剤2によりLEDアレイチップ3が接着されてい
る。K1、K2、K3はLEDアレイチップ3上の両端
の発光素子間の間隔を示し、A、Bは接着剤硬化前のL
EDアレイチップの両端の位置を示し、M1、M2、M
3はA−B間の間隔を示す。LEDアレイユニットを加
熱すると、回路基板1およびLEDアレイチップ3は熱
膨張する。即ち、M1はM2になり(M1<M2)、K
1はK2になり(K1<K2)になる。このとき回路基
板1はLEDアレイチップ3より熱膨張率が大きいの
で、図13(b)に示すようにLEDアレイチップ3よ
り大きく膨脹する(M2−M1>K2−K1)。熱膨脹
した回路基板1上にLEDアレイチップ3が接着され
る。
【0010】その後自然冷却されると、図13(c)に
示すように回路基板1はほぼ加熱前の長さにまで収縮す
る。このときLEDアレイチップ3は自然冷却により収
縮するとともに、回路基板1の収縮に伴って回路基板1
からの収縮応力を受けて収縮する。収縮後のLEDアレ
イチップ3の両端の発光素子間の間隔K3は、接着剤硬
化前の間隔K1よりも短くなる。各LEDアレイチップ
3で両端の発光素子間の間隔が短くなると、図14に示
すように、隣接するLEDアレイチップ3間の発光素子
間の間隔が広がる。図14において、L1は同一チップ
内の発光素子間の間隔を示し、L2は隣接するLEDア
レイチップ3間の発光素子間の間隔を示し、L2は接着
剤硬化前の発光素子間の間隔よりLEDアレイチップ3
が収縮した分だけ長くなる。
【0011】出願人の調査では両端の発光素子間の間隔
はチップ1個について約4μm収縮する。したがって6
00dpiのLEDアレイユニットでは、隣接するチッ
プ間の発光素子間の間隔は42.3μmから約4μm広
がって、46.3μmになる。LEDアレイチップ3の
収縮により同一チップ内の発光素子間の間隔は約0.0
2μm収縮し、42.28μmとなる。同一チップ内の
発光素子間の間隔に対して隣接チップ間での発光素子間
の間隔が約9.5%以上広がると、印字結果に白筋が出
て印字品質を損なう。
【0012】LEDアレイチップの収縮を抑える方法と
して、LEDアレイチップの熱膨張率に近い熱膨張率を
持った素材の回路基板を使用することが考えられる。L
EDアレイチップに使用されるガリウムひ素(GaA
s)と同程度の熱膨張率を持つものとしてセラミック基
板があるが、セラミック基板は高価であり、低コスト化
の点で問題である。
【0013】またLEDアレイチップと回路基板を従来
のものよりも接着剤硬化後の弾性率が小さい導電性接着
剤で接着することによりLEDアレイチップの収縮を抑
えることができるが、接着剤の弾性率が小さいと、導電
性フィラー同士の接続が不安定になり、安定して導電性
が得られないという問題がある。以上のように従来のL
EDアレイユニットにおいては、LEDアレイチップの
収縮により隣接チップ間での発光素子間の間隔が広が
り、印字品質を損なうという問題があった。
【0014】
【課題を解決するための手段】上記課題を解決するため
に本発明は、複数の発光素子を備えるとともに共通電極
を備えた発光素子アレイチップを、前記共通電極と回路
基板を導電性接着剤により接着することにより該回路基
板に配設した発光素子アレイユニットにおいて、導電性
接着剤により共通電極の一部を回路基板に接着したこと
を特徴とする。共通電極の接着位置としては中央部が最
適である。
【0015】また共通電極の両側部を絶縁接着剤により
回路基板に接着し、さらに導電性接着剤の弾性率は絶縁
性接着剤の弾性率より大きくするようにする。また共通
電極の中央部に溝部を形成し、該溝部に導電性接着剤を
塗布することにより前記共通電極と回路基板を接着する
ようにしてもよい。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を図面
にしたがって説明する。図1は本発明の第1の実施の形
態のLEDアレイユニットを示す断面図、図2は第1の
実施の形態のLEDアレイユニットを示す平面図、図3
は第1の実施の形態のLEDアレイチップを示す斜視図
である。第1の実施の形態は、回路基板とLEDアレイ
チップとの接続を、LEDアレイチップの裏面中央部の
みで行うようにしたものである。
【0017】図において、第1の実施の形態のLEDア
レイユニット10は回路基板1にLEDアレイチップ3
とドライバIC11を実装したものから構成される。L
EDアレイチップ3には複数の発光素子(LED)12
およびワイヤボンディングパッド13が形成され、発光
素子12とワイヤボンディングパッド13はそれぞれ個
別電極14により接続されている。またドライバIC1
1には複数のワイヤボンディングパッド15が形成さ
れ、このワイヤボンディングパッド15はワイヤ16に
より発光素子3のワイヤボンディングパッド13と接続
されている。
【0018】LEDアレイチップ3の裏面には共通電極
17が形成されている。回路基板1上には配線パターン
18(図2では斜線部分)が形成されており、共通電極
17は導電性接着剤19で配線パターン18に対して接
着および電気的接続がなされる。導電性接着剤19は図
1に示すように共通電極17の中央部のみに施されてい
る。ドライバIC11は回路基板1上の配線パターン1
8と図示しないワイヤにより接続されている。またドラ
イバIC11は回路基板1に対して絶縁性接着剤により
固定されている。
【0019】回路基板1として本実施の形態ではガラス
エポキシ基板に銅等で配線された多層基板が使用され
る。またドライバIC11はシリコンで構成され、ボン
ディング用ワイヤ16は金で構成される。LEDアレイ
チップ3はガリウムひ素(GaAs)基板上にガリウム
ひ素リン(GaAsP)をエピタキシャル成長させたも
のが使用される。また共通電極17は金系の合金で形成
されている。
【0020】LEDアレイユニット1の実装プロセスは
次の工程で行われる。LEDアレイチップ3がダイボン
ドされる回路基板1の配線パターン18上において、L
EDアレイチップ3の中央部分が配置される箇所に導電
性接着剤19を塗布する。そしてダイボンド装置により
LEDアレイチップ3を回路基板1の配線パターン18
上のダイボンドする。ダイボンド装置は、回路基板1お
よびLEDアレイチップ3上に設けられた図示しない位
置検出用認識パターンを基準にして、発光素子12の間
隔が、同一チップ内の発光素子間の間隔と隣接するLE
Dアレイチップ3間の発光素子間の間隔とが等しくなる
ようにアライメントを行う。またドライバIC11が配
置される箇所に絶縁性接着剤を塗布し、ドライバIC1
1を回路基板1上にダイボンドする。
【0021】次に回路基板1とLEDアレイチップ3お
よびドライバIC11を接着するために、回路基板1を
恒温槽に入れて加熱する。加熱により接着剤が硬化した
後、回路基板1を恒温槽から取り出して自然冷却する。
その後、超音波振動と加圧によってLEDアレイチップ
3とドライバIC11のワイヤボンディングおよびドラ
イバIC11と回路基板1上の配線パターンとの間のワ
イヤボンディングを行う。
【0022】図4にLEDアレイユニットの回路構成を
示す。図4において、印字データはクロック信号に同期
してシフトレジスタ11aに格納される。192個の発
光素子を持ったLEDアレイチップ3が26個配設され
ている場合、192×26=4992個の印字データが
シフトレジスタ11aに格納されると、ロード信号によ
ってラッチ回路11bにラッチされ、ストローブ信号に
よりハイレベルがセットされた発光素子が点灯する。
【0023】本実施の形態では、回路基板1とLEDア
レイチップ3はLEDアレイチップ3の中央部のみで導
電性接着剤19により接着されている。したがって回路
基板1を加熱して接着剤19を硬化させ、冷却させた
時、回路基板1の収縮に伴うLEDアレイチップ3の収
縮はチップ3の中央部のみで起こるので、LEDチップ
3の収縮量は小さい。LEDチップ3の収縮量だけを考
えれば、例えばチップの端部のみを接着しても収縮量を
小さくすることができるが、LEDアレイチップ3の中
央部のみで接着することにより、導電性接着剤19とL
EDチップ3の両端部の発光素子12までの距離が等し
くなるので、チップ中央部から長手方向に偏った位置で
接着したときに比較して、チップ両端部の発光素子12
を電気的に安定させることができる。例えば、チップ両
端部の発光素子12に対して電流値を略同一にすること
ができ、チップ両端部の発光素子12の発光量をほぼ同
一にできる。
【0024】図5は接着面積に対するLEDアレイチッ
プの収縮率との関係を示す。図5において、接着面積は
LEDアレイチップ3の裏面全体で回路基板1と接着さ
れた場合を1とする。LEDアレイチップ3の裏面全体
で回路基板1と接着された場合は収縮率は9.5%であ
ったのに対して、接着面積を約44%に縮小すると(本
実施の形態では約44%に縮小している。)、収縮率は
約4.2%に改善される。
【0025】例えば、A4サイズで600dpiのLE
Dアレイユニットに用いられる、発光素子間の間隔が4
2.3μmのLEDアレイチップでは、チップの収縮量
は約1.8μmとなる。したがって隣接チップの両端の
発光素子間隔は、44.1μm以上に広がることはな
く、印字結果に白筋は生じない。回路基板1とLEDア
レイチップ3との接着面積は、回路基板1とLEDアレ
イチップ3の間の接着強度および導電性が不安定になら
ないことが望ましく、接着強度および安定した導電性が
保たれる範囲内で接着面積を小さくする。
【0026】以上のように第1の実施の形態によれば、
LEDアレイチップ3の中央部のみで回路基板1に接着
したので、LEDアレイチップ3の収縮量を小さくで
き、良好な印字結果を得ることが可能になる。また使用
部材の変更がないので、コストが高くなることもない。
【0027】次に第2の実施の形態を説明する。図6は
第2の実施の形態のLEDアレイユニットを示す断面
図、図7は第2の実施の形態のLEDアレイユニットを
示す平面図である。第2の実施の形態は、回路基板とL
EDアレイチップとの接続を、LEDアレイチップの裏
面中央部のみで行うようにするとともに、LEDアレイ
チップの両端部は絶縁性接着剤により回路基板と接着し
たものである。
【0028】図において、第2の実施の形態のLEDア
レイユニット20では、LEDアレイチップ3裏面の共
通電極17の中央部が導電性接着剤19により回路基板
1の配線パターン18に接着され、共通電極17の両端
部は絶縁性接着剤21により回路基板1に接着される。
導電性接着剤19の弾性率は470kg/mm2 程度で
あり、導電性接着剤19には銀等の導電性フィラーが充
填されている。また絶縁性接着剤21の弾性率は130
kg/mm2 程度になっている。
【0029】LEDアレイユニット20の実装プロセス
は次の工程で行われる。LEDアレイチップ3がダイボ
ンドされる回路基板1の配線パターン18上において、
LEDアレイチップ3の中央部分が配置される箇所に導
電性接着剤19を塗布する。そしてダイボンド装置によ
りLEDアレイチップ3を回路基板1の配線パターン1
8上のダイボンドする。ダイボンド装置は、回路基板1
およびLEDアレイチップ3上に設けられた図示しない
位置検出用認識パターンを基準にして、発光素子12の
間隔が、同一チップ内の発光素子間の間隔と隣接するL
EDアレイチップ3間の発光素子間の間隔とが等しくな
るようにアライメントを行う。またドライバIC11が
配置される箇所に絶縁性接着剤を塗布し、ドライバIC
11を回路基板1上にダイボンドする。
【0030】次に回路基板1とLEDアレイチップ3お
よびドライバIC11を接着するために、回路基板1を
恒温槽に入れて加熱する。加熱により接着剤が硬化した
後、回路基板1を恒温槽から取り出して自然冷却する。
その後、回路基板1とLEDアレイチップ3の両端部の
隙間に絶縁性接着剤21を流し込む。絶縁性接着剤21
を流し込む方法としては、例えば次のような方法が採ら
れる。即ち、ドライバIC11が配置される箇所に、従
来よりも多く絶縁性接着剤21を塗布し、ドライバIC
11を回路基板1上にダイボンドする。この時、ドライ
バIC11が傷つかないように適度に上方から押圧する
ことにより、多く塗布された絶縁性接着剤21をドライ
バIC11と回路基板1の対向面からはみ出させ、これ
により絶縁性接着剤21をLEDアレイチップ3の両端
部と回路基板1の間に流れ込むようにさせるのである。
【0031】次に回路基板1を恒温槽に入れて加熱す
る。これにより回路基板1とLEDアレイチップ3の両
端部およびドライバIC11が接着する。絶縁性接着剤
21が硬化した後、回路基板1を恒温槽から取り出し
て、自然冷却する。その後、超音波振動と加圧によって
LEDアレイチップ3とドライバIC11のワイヤボン
ディングおよびドライバIC11と回路基板1上の配線
パターンとの間のワイヤボンディングを行う。
【0032】本実施の形態では、回路基板1とLEDア
レイチップ3の中央部との接着に弾性率が470kg/
mm2 程度の導電性接着剤19を使用し、さらに回路基
板1とLEDアレイチップ3の両端部との接着に弾性率
が130kg/mm2 程度の絶縁性接着剤21を使用し
ているので、接着剤を硬化させ冷却した時のLEDアレ
イチップ3の収縮量は、第1の実施の形態で述べたよう
にLEDアレイチップ3の裏面全体を接着したときと比
較して小さくなる。またLEDアレイチップ3の中央部
のみで接着することにより、チップ中央部から長手方向
に偏った位置で接着したときに比較して、チップ両端部
の発光素子12を電気的に安定させることができる。さ
らに、回路基板1とLEDアレイチップ3との接着をチ
ップの裏面全体で行っているので、ワイヤボンディング
時の超音波および圧力伝達性を悪化させることがなく、
LEDアレイチップのワイヤボンディングの信頼性が向
上する。
【0033】図8は接着剤の弾性率によるLEDアレイ
チップの収縮率を示す。図8では4通りの例が示されて
いる。No.1は従来の場合で、接着剤の弾性率が47
0kg/mm2 でLEDアレイチップ全体を接着した場
合で、No.2は接着剤の弾性率が130kg/mm2
でLEDアレイチップ全体を接着した場合で、No.3
は接着剤の弾性率が470kg/mm2 でLEDアレイ
チップの接着面積が44%の場合で、No.4は本実施
の形態の場合で、弾性率が470kg/mm2の接着剤
でLEDアレイチップの中央部44%の接着面積を接着
するとともに、弾性率が130kg/mm2 接着剤でL
EDアレイチップの両端部56%の接着面積を接着した
場合を示す。
【0034】図8からわかるように、従来の方法でLE
Dアレイユニットを構成した場合(No.1)は、隣接
発光素子間隔に対するLEDアレイチップ3の収縮率は
約9.5%であったのに対して、本実施の形態では(N
o.4)、収縮率が約7.1%にまで改善される。
【0035】例えば、A4サイズで600dpiのLE
Dアレイユニットに用いられる、発光素子間の間隔が4
2.3μmのLEDアレイチップでは、チップの収縮量
は約3μmに抑えられる。したがって隣接チップの両端
の発光素子間隔は、42.3μmから3μm以上広がる
ことはなく、印字結果に白筋は生じない。
【0036】なお図8に示すように、接着剤の弾性率が
小さければLEDアレイチップの収縮を小さくすること
ができるので、導電性接着剤の弾性率E1と絶縁性接着
剤の弾性率E2が、E2<E1≦470kg/mm2
条件を満たすことで従来よりもLEDアレイチップの収
縮を小さくできる。また導電性接着剤19による回路基
板1とLEDアレイチップ3との接着面積は、回路基板
1とLEDアレイチップ3の間の接着強度および導電性
が不安定にならないことが望ましく、接着強度および安
定した導電性が保たれる範囲内で接着面積を小さくす
る。
【0037】以上のように第2の実施の形態によれば、
上記第1の実施の形態の有する効果に加えて、回路基板
1とLEDアレイチップ3との接着をチップの裏面全体
で行っているので、ワイヤボンディング時の超音波およ
び圧力伝達性を悪化させることがなく、LEDアレイチ
ップのワイヤボンディングの信頼性が向上する効果を奏
する。
【0038】次に第3の実施の形態を説明する。図9は
第3の実施の形態のLEDアレイユニットを示す断面
図、図10は第3の実施の形態のLEDアレイユニット
を示す平面図、図11は第3の実施の形態のLEDアレ
イチップを示す斜視図である。第3の実施の形態は、L
EDアレイチップの裏面の共通電極の中央部に溝部を形
成し、この溝部に導電性接着剤を施すことにより回路基
板とLEDアレイチップとの接続を行うようにしたもの
である。
【0039】図において、第3の実施の形態のLEDア
レイユニット30では、LEDアレイチップ3の共通電
極17の中央部に溝部31が形成されている。溝部31
に導電性接着剤19が施され、この導電性接着剤19に
よりLEDアレイチップ3が回路基板1の配線パターン
18上に導通可能に接着される。その他の構成は前記第
1の実施の形態と同様である。
【0040】LEDアレイユニット1の実装プロセスは
次の工程で行われる。LEDアレイチップ3がダイボン
ドされる回路基板1の配線パターン18上において、L
EDアレイチップ3の裏面の共通電極17の中央部分に
形成された溝部31が配置される箇所に導電性接着剤1
9を塗布する。そしてダイボンド装置によりLEDアレ
イチップ3を回路基板1の配線パターン18上のダイボ
ンドする。ダイボンド装置は、回路基板1およびLED
アレイチップ3上に設けられた図示しない位置検出用認
識パターンを基準にして、発光素子12の間隔が、同一
チップ内の発光素子間の間隔と隣接するLEDアレイチ
ップ3間の発光素子間の間隔とが等しくなるようにアラ
イメントを行う。またドライバIC11が配置される箇
所に絶縁性接着剤を塗布し、ドライバIC11を回路基
板1上にダイボンドする。
【0041】次に回路基板1とLEDアレイチップ3お
よびドライバIC11を接着するために、回路基板1を
恒温槽に入れて加熱する。加熱により接着剤が硬化した
後、回路基板1を恒温槽から取り出して自然冷却する。
その後、超音波振動と加圧によってLEDアレイチップ
3とドライバIC11のワイヤボンディングおよびドラ
イバIC11と回路基板1上の配線パターンとの間のワ
イヤボンディングを行う。
【0042】第3の実施の形態では、回路基板1とLE
Dアレイチップ3はLEDアレイチップ3の中央部の溝
部31に施された導電性接着剤19により接着されてい
る。接着剤19を硬化させた後のLEDアレイチップ3
の収縮率は前記第1の実施の形態と同様であるが、LE
Dアレイチップ3の中央部に溝部31を形成したことか
ら、溝部31に入れた導電性接着剤19の厚さを一定に
できるので、電気的導通状態が安定する。また導電性接
着剤19を溝部31に入れたことにより、回路基板1と
LEDアレイチップ3が密着し、ワイヤボンディング時
の超音波および圧力伝達性を悪化させることがなく、L
EDアレイチップのワイヤボンディングの信頼性が向上
する。なお溝部31の形状やサイズは種々変形が可能で
ある。
【0043】上記各実施の形態では、ドライバIC11
がLEDアレイチップ3の片側に配置されるもので、と
くにA4サイズ、600dpiのLEDアレイユニット
を例にして説明したが、A3サイズ、600dpiのL
EDアレイユニットや図12に示すようなLEDアレイ
チップ33の両側にドライバIC11が配置されたLE
Dアレイユニットにも適用可能である。さらに1200
dpi等の解像度の異なるLEDアレイユニットにも適
用可能である。またLEDアレイチップと回路基板を接
着する接着剤の弾性率等の物性値や接着面積は上記実施
の形態で述べたものに限らず、本発明の趣旨の逸脱しな
い範囲で種々変更は可能である。
【0044】
【発明の効果】以上詳細に説明したように本発明によれ
ば、LEDアレイチップの中央部のみで回路基板に接着
したので、LEDアレイチップの収縮量を小さくでき、
良好な印字結果を得ることが可能になる。
【図面の簡単な説明】
【図1】第1の実施の形態のLEDアレイユニットを示
す断面図である。
【図2】第1の実施の形態のLEDアレイユニットを示
す平面図である。
【図3】第1の実施の形態のLEDアレイチップを示す
斜視図である。
【図4】LEDアレイユニットの回路構成を示すブロッ
ク図である。
【図5】接着面積に対するLEDアレイチップの収縮率
との関係を示すグラフである。
【図6】第2の実施の形態のLEDアレイユニットを示
す断面図である。
【図7】は第2の実施の形態のLEDアレイユニットを
示す平面図である。
【図8】接着剤の弾性率によるLEDアレイチップの収
縮率を示すグラフである。
【図9】第3の実施の形態のLEDアレイユニットを示
す断面図である。
【図10】第3の実施の形態のLEDアレイユニットを
示す平面図である。
【図11】第3の実施の形態のLEDアレイチップを示
す斜視図である。
【図12】他のLEDアレイユニットを示す斜視図であ
る。
【図13】従来の接着剤を硬化する方法を示す説明図で
ある。
【図14】従来のLEDアレイユニットの問題点を示す
平面図である。
【符号の説明】
1 回路基板 3 LEDアレイチップ 17 共通電極 19 導電性接着剤 21 絶縁性接着剤 31 溝部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 清水 孝篤 東京都港区芝浦4丁目11番地22号 株式会 社沖データ内 Fターム(参考) 2C162 AH22 FA17 FA23 5C051 AA02 CA08 DB02 DB04 DB06 DC07 DD02 EA00 5F041 AA37 CA91 CB22 DA02 DA13 DA20 DA82 DA83 FF13

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 複数の発光素子を備えるとともに共通電
    極を備えた発光素子アレイチップを、前記共通電極と回
    路基板を導電性接着剤により接着することにより該回路
    基板に配設した発光素子アレイユニットにおいて、 前記導電性接着剤により前記共通電極の一部を回路基板
    に接着したことを特徴とする発光素子アレイユニット。
  2. 【請求項2】 前記導電性接着剤は前記共通電極の中央
    部を回路基板に接着する請求項1記載の発光素子アレイ
    ユニット。
  3. 【請求項3】 前記共通電極の両側部を絶縁接着剤によ
    り回路基板に接着した請求項2記載の発光素子アレイユ
    ニット。
  4. 【請求項4】 前記導電性接着剤の弾性率は前記絶縁性
    接着剤の弾性率より大きい請求項3記載の発光素子アレ
    イユニット。
  5. 【請求項5】 前記共通電極の中央部に溝部を形成し、
    該溝部に前記導電性接着剤を塗布することにより前記共
    通電極と回路基板を接着した請求項2記載の発光素子ア
    レイユニット。
JP33526899A 1999-11-26 1999-11-26 発光素子アレイユニット Withdrawn JP2001156340A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33526899A JP2001156340A (ja) 1999-11-26 1999-11-26 発光素子アレイユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33526899A JP2001156340A (ja) 1999-11-26 1999-11-26 発光素子アレイユニット

Publications (1)

Publication Number Publication Date
JP2001156340A true JP2001156340A (ja) 2001-06-08

Family

ID=18286627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33526899A Withdrawn JP2001156340A (ja) 1999-11-26 1999-11-26 発光素子アレイユニット

Country Status (1)

Country Link
JP (1) JP2001156340A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494021B1 (ko) * 2001-11-30 2005-06-10 다이닛뽕스크린 세이조오 가부시키가이샤 광원장치 및 화상기록장치
JP2007268875A (ja) * 2006-03-31 2007-10-18 Kyocera Corp Ledプリントヘッド

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494021B1 (ko) * 2001-11-30 2005-06-10 다이닛뽕스크린 세이조오 가부시키가이샤 광원장치 및 화상기록장치
JP2007268875A (ja) * 2006-03-31 2007-10-18 Kyocera Corp Ledプリントヘッド

Similar Documents

Publication Publication Date Title
JP3982932B2 (ja) Ledアレイヘッド
JP6018288B2 (ja) サーマルヘッドおよびサーマルプリンタ
US20070176998A1 (en) Thermal printhead
US4841120A (en) Thermal head
JP2001156340A (ja) 発光素子アレイユニット
CN113924213B (zh) 热敏打印头
US6606109B1 (en) Thermal head and thermal head unit
JP2731690B2 (ja) プリント基板アッセンブリ及び該プリント基板アッセンブリを有する電子機器
WO2023223806A1 (ja) サーマルプリントヘッド
JPH05254164A (ja) 高密度実装機能デバイス
JPH08183194A (ja) サーマルヘッド
JP4128286B2 (ja) Ledプリントヘッドの製造方法及び電子写真プリンタ
JP2002036615A (ja) サーマルヘッド
JPH0557956A (ja) プリントヘツドおよびこれを利用したプリンタ
JP4295411B2 (ja) 光プリンタヘッド
JPH05201063A (ja) Led露光ヘッド
JP2594407B2 (ja) サーマルヘッド
JPH10138542A (ja) サーマルヘッド
JP2014188683A (ja) サーマルプリントヘッドおよびその製造方法
JP2963250B2 (ja) サーマルヘッド及び、それを備えた電子機器
JP2753466B2 (ja) サーマルヘッド
JP2023167335A (ja) サーマルプリントヘッド
JPH0632932B2 (ja) サーマルヘッドの製造方法
JPH11301021A (ja) プリントヘッド及びその製造方法
JPH0638685Y2 (ja) 印字ヘッド

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206