JP2001154171A - アクティブマトリクス型液晶表示装置 - Google Patents

アクティブマトリクス型液晶表示装置

Info

Publication number
JP2001154171A
JP2001154171A JP34139399A JP34139399A JP2001154171A JP 2001154171 A JP2001154171 A JP 2001154171A JP 34139399 A JP34139399 A JP 34139399A JP 34139399 A JP34139399 A JP 34139399A JP 2001154171 A JP2001154171 A JP 2001154171A
Authority
JP
Japan
Prior art keywords
pixel
driver circuit
potential
liquid crystal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34139399A
Other languages
English (en)
Other versions
JP3367492B2 (ja
Inventor
Noriaki Sugawara
則秋 菅原
Koichi Matsumoto
公一 松本
Kunimasa Itakura
州優 板倉
Tatsuya Shiki
辰也 式
Toshikazu Shimizu
寿和 清水
Shoichi Kuroba
昇一 黒羽
Shinichi Nishida
真一 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34139399A priority Critical patent/JP3367492B2/ja
Priority to US09/723,492 priority patent/US6504523B1/en
Priority to TW089125419A priority patent/TW581909B/zh
Priority to KR10-2000-0071737A priority patent/KR100386991B1/ko
Publication of JP2001154171A publication Critical patent/JP2001154171A/ja
Application granted granted Critical
Publication of JP3367492B2 publication Critical patent/JP3367492B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 表示モード切替時、または入力信号切替時に
おいて、表示画面にフリッカが発生するのを防止するこ
と。 【解決手段】 画素マトリクス１０と、データ線を駆動
するデータドライバ回路１２−１〜１２−Ｎと、ゲート
線を駆動するゲートドライバ回路１４−１〜１４−Ｎ
と、前記データドライバ回路及びゲートドライバ回路を
制御する制御手段２０とを有し、画素マトリクスを前記
データドライバ回路及びゲートドライバ回路により反転
駆動するアクティブマトリクス型液晶表示装置におい
て、制御手段は、画素マトリクスへの給電を停止する直
前に、画素マトリクスの全ての画素において、画素電極
電位と共通電極電位との電位差の極性が同一となるよう
にゲートドライバ回路を制御する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に係り、特にアクティブマトリクス
型液晶表示装置の駆動方式に関する。
【０００２】
【従来の技術】液晶に印加する電界の方向を基板界面に
ほぼ平行な方向にする表示方式（以下、横電界方式）の
アクティブマトリクス型液晶表示装置では、直前に表示
していた画像が長時間、残像するのを防止するために液
晶の比抵抗を下げる必要があることが知られている（特
開平７−１５９７８６）。また、横電界方式であると、
液晶に印加する電界の方向を基板界面に垂直とする表示
方式（以下、縦電界方式）であるとに関わらず、最近の
アクティブマトリクス型液晶表示装置では、表示の途中
で表示モード（分解能）を切り替える機能や、液晶表示
装置への入力信号系を２系統有し、これらの２入力のい
ずれかをスイッチ一つで選択する機能を有するものが多
い。表示モードの切替としては、例えば、液晶表示装置
の使用中に表示モードを、超高精細モード（ＳＸＧＡ＝
１２８０×１０２４画素）と低解像度モード（ＶＧＡ＝
６４０×４８０画素）とを、ユーザが見たい画面によっ
て切り替えるような使い方をする場合がある。
【０００３】
【発明が解決しようとする課題】上述したアクティブマ
トリクス型液晶表示装置では、表示モード切替時、また
は入力信号切替時に、切り替えている過程の何秒かは、
画像信号が印加されない状態となるために、液晶表示装
置の表示動作を継続していると、画面に雑音（ちらつ
き）が表示され、見苦しい。そこで、表示モード切替
時、または入力信号切替時における切替過程において
は、一時的に液晶表示装置の表示動作を停止させてい
る。
【０００４】ところが、再度、液晶表示装置を駆動し、
表示動作を再開させた際に、切替直後から表示画面が２
〜２０秒間ちらつく現象が発見された。その原因を追求
したところ、次のようなメカニズムにより発生するもの
と考えられる。すなわち、液晶表示装置では、液晶の劣
化防止のために液晶には交流信号が印加されるように駆
動する。つまり、画像信号（画素電位に等しい）は、電
圧の絶対値が等しく共通電極電位に対して極性が反転す
る信号である。液晶表示装置で表示画面の表示を一時的
に消すためには、画素電極電位と共通電極電位とを同時
に同電位（例えば、グランド電位）にしたいのである
が、両電極間で直流の電位差が生じてしまう。
【０００５】これは、画素電極電位と共通電極電位とを
同時にグランド電位にする場合に、回路構成上、共通電
極には直接、グランド電位が供給されるために、共通電
極電位は直ちにグランド電位になるのに対して、画素電
極にはデータ線より薄膜トランジスタを介して グラン
ド電位が供給されるために放電時間が長くなり、切替期
間中にはグランド電位にはならないことに起因してい
る。上記直流電位差は、画素毎に交互に画像信号の極性
を反転させる画素反転駆動の場合には、画素毎に異なる
ことになるが、この直流電位差を打ち消すように、逆極
性の電荷が前記直流電圧に応じた量だけ共通電極あるい
は各画素電極に付着してしまい、再度液晶表示装置を駆
動し、表示動作を開始させる時点でもその電荷が各画素
電極に残留している。この結果、残留電荷分の電圧が画
像信号に重畳し、表示画面において、各フレーム毎に画
面が明るくなったり、暗くなったりするために、フリッ
カが発生し、このフリッカは残留電荷が消滅するまで続
く。この電荷付着による表示画面のフリッカは、液晶の
比抵抗を小さくしたために顕著となった。
【０００６】上記フリッカが発生するメカニズムについ
て更に、図１７乃至図２０を参照して具体的に説明す
る。図１７は、液晶表示装置の画素マトリクスにおける
１画素の回路構成について示しており、図１８はその断
面構造の概略構成を示している。図１７において、液晶
の等価回路としての液晶容量ＣＬと液晶抵抗ＲＬとの並
列回路が、容量Ｃ１を介して画素電極２１０に接続さ
れ、また容量Ｃ２を介して共通電極２１２に接続されて
いる。画素電極２１０は、薄膜トランジスタ（ＴＦＴ）
２０６のソースと接続され、薄膜トランジスタ２０６の
ドレインはデータ線２００に接続されている。薄膜トラ
ンジスタ２０６のゲートはゲート線２０２に接続され、
共通電極２１２は共通電極配線２０４に接続されてい
る。Ｃ１、Ｃ２は、図１８に示すように透明絶縁性基板
２１４上に形成された画素電極２１０と共通電極２１２
とが、パッシベーション膜２１３を介して画素を構成す
る液晶と接するように構成されているために形成される
容量である。
【０００７】上記構成において、液晶表示装置の表示モ
ード切替時、または入力信号切替時における切替過程に
おいて画素電極２１０と共通電極２１２との間には直流
電圧が印加され、例えば、画素電極２１０が共通電極２
１２に対して正の直流電圧が印加された状態にあると、
図１８（Ａ）に示すように液晶中の正電荷は共通電極２
１２付近に移動し、図１８（Ｂ）に示すように共通電極
２１２付近に付着した残留電荷による電界は共通電極２
１２から画素電極２１０に向かう方向に発生する。
【０００８】図２０に画素マトリクスにおけるデータ線
への入力信号Ａを入力信号Ｂに切り替える場合におけ
る、ゲート線電位ＶG、データ線電位ＶD、画素電極電位
ＶPI及び共通電極電位ＶCOMの変化状態を示している。
図１７に示す画素を例に取り説明すると、入力信号Ａを
書き込む際に、時刻ｔ１でゲート線２０２の電位ＶGが
Ｖgoff（−１０ボルト（以下、Ｖと記す。））からＶgo
n（１９Ｖ）に変化し、薄膜トランジスタ２０６がオン
状態となり、データ線２００に印加されている入力信号
Ａの電位が液晶容量ＣＬ、容量Ｃ１、Ｃ２の合成容量に
充電されることにより画素電極電位が所定の電位に保持
され、液晶表示装置への電源供給が断たれる時刻ｔ６に
至るまで継続する。尚、図２０では、データ線２００の
電位ＶDとしてバイアス電圧のレベルのみが示されてお
り、信号電圧は省略されている。
【０００９】またゲート線２０２の電位ＶGは時刻ｔ２
でＶgonからＶgoffに変化し、その後時刻ｔ６までこの
電位に保持される。共通電極配線２０４に接続される共
通電極２１２の電位ＶCOMは、時刻ｔ６に至るまで常に
一定電位（例えば、４．５Ｖ）に保持される。またデー
タ線の電位ＶDは、時刻ｔ３でデータドライバ回路より
出力された値が入力無しの判定信号が出力される時刻ｔ
４までそのまま保持される。
【００１０】データ線２００に入力信号Ａが入力されな
くなった時刻ｔ３から上記判定信号の出力タイミングで
あるｔ４に至る期間Ｔ１は映像信号が入力される信号処
理回路が入力が無くなったことを判定するに要する時間
（例えば、４０ｍsec）であり、時刻ｔ４から液晶表示
装置への給電が停止される時刻ｔ６までの期間Ｔ２は、
入力信号が無いことを認識してから液晶表示装置の電源
をオフするまでに要する時間（例えば、５ｍsec）であ
る。さらに時刻ｔ６から入力信号Ｂに切り替えられる時
刻ｔ７までの期間Ｔ３は、新たな信号が入力されるまで
の待機時間（例えば、３００msec）である。入力信号が
無いことを示す判定信号が出力された時刻ｔ４でデータ
ドライバ回路への電源供給が停止されるので、データ線
電位ＶDは、下降し、時刻ｔ５でグランド電位となる。
【００１１】次いで、時刻ｔ６で液晶表示装置の電源が
オフ状態となり、ゲート線２０２、共通電極配線２０４
には直接、グランド電位が供給されるので、ゲート線電
位Ｖ G及び共通電極電位ＶCOMは直ちにグランド電位とな
るが、画素電極２１０には薄膜トランジスタ２０６を介
してグランド電位が供給されるので、放電時間が長くな
り、画素電極２１０と共通電極２１２との間には正の直
流電位差ΔＶが印加された状態となる。これは、入力電
圧Ａが正電位である場合について説明したが、負電位の
場合における画素電極電位ＶPI'についても同様に画素
電極２１０と共通電極２１２との間には負の直流電位差
−ΔＶが印加されることとなる。これらの直流電位差の
逆極性の電荷が画素電極周辺に付着し、フリッカの原因
となる。
【００１２】ここで、例えば、液晶表示装置を画素反転
駆動の場合について考える。入力信号Ａから入力信号Ｂ
に信号を切り替える際に、まず入力信号Ａをオフした時
に表示画面の各画素に保持されている電荷の極性が図１
９（Ａ）に示すパターンであったとする。尚、説明の便
宜上、表示画素は３×３としている。この場合に残留電
荷は、図１９（Ａ）に示した表示画面の各画素に保持さ
れていた正負のパターンと逆のパターンになり、次に信
号系を入力信号Ｂに切り替えた場合において、奇数フレ
ームでは、表示画面の残留電荷のパターンに対して逆極
性の、図１９（Ａ）に示す正負のパターンで各画素に信
号が書き込まれる（図１９（Ｂ））。
【００１３】また偶数フレームでは、表示画面の正負の
残留電荷のパターンに対して、これと同じ正負の極性で
各画素に信号が書き込まれる（図１９（Ｃ））。この結
果、奇数フレームでは表示画面の全画素において、上記
残留電荷による残留電界が書込電圧による書込電界を弱
める方向に作用し、表示画面全体の輝度が低くなる。ま
た、偶数フレームでは、上記残留電荷による残留電界が
書込電圧による書込電界を強める方向に作用し、表示画
面全体の輝度が高くなる。したがって、表示画面では奇
数フレームと偶数フレームとで輝度の高低が繰り返され
ることにより、フリッカが発生する。このフリッカは、
横電界方式の場合に発生しやすく、しかも液晶の比抵抗
を１×１０13Ω・cm以下に下げたときに、より顕著に観
測される。これは、液晶の比抵抗が小さければ小さい
程、液晶中を電荷が移動しやすくなり、残留電界が強く
なるからである。
【００１４】上記例では、液晶表示装置を画素毎に反転
駆動する場合について説明したが、フレーム反転駆動、
走査線反転駆動、信号線反転駆動を行う場合にも同様に
フリッカが発生する。尚、本明細書で単に反転駆動と言
うときは、画素反転駆動、走査線反転駆動及び信号線反
転駆動のいずれかを指すものとする。本発明はこのよう
な事情に鑑みてなされたものであり、表示モード切替
時、または入力信号切替時において、表示画面にフリッ
カが発生するのを防止することができるアクティブマト
リクス型液晶表示装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、縦横に配置されたデータ線
とゲート線との各交点に、画素トランジスタと、該画素
トランジスタ及び画素電極を介して前記データ線に一端
が接続され、他端が共通電極に接続される液晶表示素子
を有する画素が配置されてなる画素マトリクスと、デー
タ線を駆動するデータドライバ回路と、ゲート線を駆動
するゲートドライバ回路と、前記データドライバ回路及
びゲートドライバ回路を制御する制御手段とを有し、前
記画素マトリクスを前記データドライバ回路及びゲート
ドライバ回路により反転駆動するアクティブマトリクス
型液晶表示装置において、前記制御手段は、画像データ
が前記データ線に供給されなくなってから、前記画素マ
トリクスへの給電を再開するまでに、前記画素マトリク
スの全ての画素において、画素電極電位と共通電極電位
との電位差の極性が同一となるようにすることを特徴と
する。
【００１６】また請求項２に記載の発明は、請求項１に
記載のアクティブマトリクス型液晶表示装置において、
前記制御手段は、画像データが前記データ線に供給され
なくなってから、前記画素マトリクスへの給電を再開す
るまでに、通常駆動時において保持される画素電極電位
の最大値をＶPMAXとするとき、前記画素マトリクスへの
給電を停止する直前に、画素電極電位、共通電極電位及
びゲート電極電位について、 ＶPMAX −（ＶCOM0−ＶCOM）＜ＶG＋４（Ｖ） （但し、ＶCOMは共通電極電位、ＶGはゲート電極電位、
ＶCOM0は通常駆動時における共通電極電位である。）の
電位条件を満たすタイミングを有するようにすることを
特徴とする。
【００１７】また請求項３に記載の発明は、請求項２に
記載のアクティブマトリクス型液晶表示装置において、
前記タイミングは、前記電位条件においてＶG＝０
（Ｖ）、ＶCOM≦−４（Ｖ）となる時間が５ｍ sec以上
に設定されることを特徴とする。
【００１８】請求項１乃至３に記載の発明によれば、縦
横に配置されたデータ線とゲート線との各交点に、画素
トランジスタと、該画素トランジスタ及び画素電極を介
して前記データ線に一端が接続され、他端が共通電極に
接続される液晶表示素子を有する画素が配置されてなる
画素マトリクスと、データ線を駆動するデータドライバ
回路と、ゲート線を駆動するゲートドライバ回路と、前
記データドライバ回路及びゲートドライバ回路を制御す
る制御手段とを有し、前記画素マトリクスを前記データ
ドライバ回路及びゲートドライバ回路により反転駆動す
るアクティブマトリクス型液晶表示装置において、前記
制御手段は、画像データが前記データ線に供給されなく
なってから、前記画素マトリクスへの給電を再開するま
でに、前記画素マトリクスの全ての画素において、画素
電極電位と共通電極電位との電位差の極性が同一となる
ようにしたので、表示モード切替時、または入力信号切
替時において、表示画面にフリッカが発生するのを防止
することができる。
【００１９】また請求項４に記載の発明は、縦横に配置
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタ及び画素電極を介して前記
データ線に一端が接続され、他端が共通電極に接続され
る液晶表示素子を有する画素が配置されてなる画素マト
リクスと、データ線を駆動するデータドライバ回路と、
ゲート線を駆動するゲートドライバ回路と、前記データ
ドライバ回路及びゲートドライバ回路を制御する制御手
段とを有し、前記画素マトリクスを前記データドライバ
回路及びゲートドライバ回路により反転駆動するアクテ
ィブマトリクス型液晶表示装置において、前記制御手段
は、画像データが前記データ線に供給されなくなってか
ら、前記画素マトリクスへの給電を再開するまでに、一
旦画素電位を最低レベルとする表示信号を前記画素マト
リクスの少なくとも一部の画素に書き込んだ後、切替動
作に移行するようにすることを特徴とする。
【００２０】請求項４に記載の発明によれば、画像デー
タが前記データ線に供給されなくなってから、前記画素
マトリクスへの給電を再開するまでに、制御手段により
一旦画素電位を最低レベルとする表示信号を前記画素マ
トリクスの少なくとも一部の画素に書き込んだ後、切替
動作に移行するようにしたので、より効果的にフリッカ
の発生を防止することができる。
【００２１】また請求項５に記載の発明は、縦横に配置
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタ及び画素電極を介して前記
データ線に一端が接続され、他端が共通電極に接続され
る液晶表示素子を有する画素が配置されてなる画素マト
リクスと、データ線を駆動するデータドライバ回路と、
ゲート線を駆動するゲートドライバ回路と、前記データ
ドライバ回路及びゲートドライバ回路を制御する制御手
段とを有し、前記画素マトリクスを前記データドライバ
回路及びゲートドライバ回路により反転駆動するアクテ
ィブマトリクス型液晶表示装置において、前記制御手段
は、画像データが前記データ線に供給されなくなってか
ら、前記画素マトリクスへの給電を再開するまでに、一
旦画素電位を最低レベルとする表示信号を前記画素マト
リクスの少なくとも一部の画素に書き込んだ後、前記画
素マトリクスへの給電を停止する直前に、前記画素マト
リクスの全ての画素において、画素電極電位と共通電極
電位との電位差の極性が同一となるようにすることを特
徴とする。
【００２２】また請求項６に記載の発明は、縦横に配置
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタ及び画素電極を介して前記
データ線に一端が接続され、他端が共通電極に接続され
る液晶表示素を有する画素が配置されてなる画素マトリ
クスと、データ線を駆動するデータドライバ回路と、ゲ
ート線を駆動するゲートドライバ回路と、前記データド
ライバ回路及びゲートドライバ回路を制御する制御手段
とを有し、前記画素マトリクスを前記データドライバ回
路及びゲートドライバ回路により反転駆動するアクティ
ブマトリクス型液晶表示装置において、前記制御手段
は、画像データが前記データ線に供給されなくなってか
ら、前記画素マトリクスへの給電を再開するまでに、一
旦画素電位を最低レベルとする表示信号を前記画素マト
リクスの少なくとも一部の画素に書き込んだ後、通常駆
動時において保持される画素電極電位の最大値をＶPMAX
とするとき、前記画素マトリクスへの給電を停止する直
前に、画素電極電位、共通電極電位及びゲート電極電位
について、 ＶPMAX −（ＶCOM0−ＶCOM）＜ＶG＋４（Ｖ） （但し、ＶCOMは共通電極電位、ＶGはゲート電極電位、
ＶCOM0は通常駆動時における共通電極電位である。）の
電位条件を満たすタイミングを有するようにすることを
特徴とする。
【００２３】また請求項７に記載の発明は、請求項６に
記載のアクティブマトリクス型液晶表示装置において、
前記タイミングは、前記電位条件においてＶG＝０
（Ｖ）、ＶCOM≦−４（Ｖ）となる時間が５ｍ sec以上
に設定されることを特徴とする。
【００２４】請求項５乃至７に記載の発明によれば、縦
横に配置されたデータ線とゲート線との各交点に、画素
トランジスタと、該画素トランジスタ及び画素電極を介
して前記データ線に一端が接続され、他端が共通電極に
接続される液晶表示素子を有する画素が配置されてなる
画素マトリクスと、データ線を駆動するデータドライバ
回路と、ゲート線を駆動するゲートドライバ回路と、前
記データドライバ回路及びゲートドライバ回路を制御す
る制御手段とを有し、前記画素マトリクスを前記データ
ドライバ回路及びゲートドライバ回路により反転駆動す
るアクティブマトリクス型液晶表示装置において、前記
制御手段は、画像データが前記データ線に供給されなく
なってから、前記画素マトリクスへの給電を再開するま
でに、一旦画素電位を最低レベルとする表示信号を前記
画素マトリクスの少なくとも一部の画素に書き込んだ
後、前記画素マトリクスへの給電を停止する直前に、前
記画素マトリクスの全ての画素において、画素電極電位
と共通電極電位との電位差の極性が同一となるようにし
たので、より効果的にフリッカの発生を防止することが
できる。
【００２５】また請求項８に記載の発明は、縦横に配置
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタ及び画素電極を介して前記
データ線に一端が接続され、他端が共通電極に接続され
る液晶表示素子を有する画素が配置されてなる画素マト
リクスと、データ線を駆動するデータドライバ回路と、
ゲート線を駆動するゲートドライバ回路と、前記データ
ドライバ回路及びゲートドライバ回路を制御する制御手
段とを有し、前記画素マトリクスを前記データドライバ
回路及びゲートドライバ回路により反転駆動するアクテ
ィブマトリクス型液晶表示装置において、前記制御手段
は、表示モードの切替動作もしくはデータ線への入力信
号の切替動作が行われ前記画素マトリクスの反転駆動を
再開した直後に、前記表示モードの切替もしくはデータ
線への入力信号の切替直前に前記画素電極及び共通電極
間に印加された直流電圧と絶対値が等しく、かつ逆極性
の直流電圧を重畳した信号を前記データ線に入力するよ
うにデータドライバ回路を制御することを特徴とする。
【００２６】請求項８に記載の発明によれば、前記画素
マトリクスを前記データドライバ回路及びゲートドライ
バ回路により反転駆動するアクティブマトリクス型液晶
表示装置において、表示モードの切替動作もしくはデー
タ線への入力信号の切替動作が行われ前記画素マトリク
スの反転駆動を再開した直後に、制御手段により、前記
表示モードの切替もしくはデータ線への入力信号の切替
直前に前記画素電極及び共通電極間に印加された直流電
圧と絶対値が等しく、かつ逆極性の直流電圧を重畳した
信号を前記データ線に入力するようにデータドライバ回
路を制御するようにしたので、画素マトリクスの全画素
に蓄積された電荷が素早く拡散され、表示モードの切替
もしくはデータ線への入力信号の切替時におけるフリッ
カの発生を防止することができる。
【００２７】また請求項９に記載の発明は、縦横に配置
されたデータ線とゲート線との各交点に、画素トランジ
スタと、該画素トランジスタ及び画素電極を介して前記
データ線に一端が接続され、他端が共通電極に接続され
る液晶表示素子を有する画素が配置されてなる画素マト
リクスと、データ線を駆動するデータドライバ回路と、
ゲート線を駆動するゲートドライバ回路と、前記データ
ドライバ回路及びゲートドライバ回路を制御する制御手
段とを有し、前記画素マトリクスを前記データドライバ
回路及びゲートドライバ回路により反転駆動するアクテ
ィブマトリクス型液晶表示装置において、前記制御手段
は、表示モードの切替動作もしくはデータ線への入力信
号の切替動作が行われ前記画素マトリクスの反転駆動を
再開した直後に、前記表示モードの切替もしくはデータ
線への入力信号の切替直前に前記画素電極及び共通電極
間に印加された直流電圧と絶対値が等しく、かつ逆極性
の直流電圧のみを前記データ線に入力するようにデータ
ドライバ回路を制御することを特徴とする。
【００２８】請求項９に記載の発明によれば、前記画素
マトリクスを前記データドライバ回路及びゲートドライ
バ回路により反転駆動するアクティブマトリクス型液晶
表示装置において、表示モードの切替動作もしくはデー
タ線への入力信号の切替動作が行われ前記画素マトリク
スの反転駆動を再開した直後に、制御手段により、前記
表示モードの切替もしくはデータ線への入力信号の切替
直前に前記画素電極及び共通電極間に印加された直流電
圧と絶対値が等しく、かつ逆極性の直流電圧のみを前記
データ線に入力するようにデータドライバ回路を制御す
るようにしたので、画素マトリクスの全画素に蓄積され
た電荷が素早く拡散され、表示モードの切替もしくはデ
ータ線への入力信号の切替時におけるフリッカの発生を
防止することができる。
【００２９】請求項１０に記載の発明は、請求項１乃至
８のいずれかに記載のアクティブマトリクス型液晶表示
装置において、前記アクティブマトリクス型液晶表示装
置は、前記画素マトリクスに光を照射する光源であるバ
ックライトを有し、前記制御手段は、表示モードの切替
動作もしくはデータ線への入力信号の切替動作が行われ
る期間中、前記画素マトリクスに光を照射する光源であ
るバックライトを消灯させることを特徴とする。
【００３０】請求項１０に記載の発明によれば、前記画
素マトリクスを前記データドライバ回路及びゲートドラ
イバ回路により反転駆動するアクティブマトリクス型液
晶表示装置において、制御手段により、表示モードの切
替動作もしくはデータ線への入力信号の切替動作が行わ
れる期間中、前記画素マトリクスに光を照射する光源で
あるバックライトを消灯させるようにしたので、表示モ
ードの切替もしくはデータ線への入力信号の切替時にお
けるフリッカの発生をより効果的に防止することができ
る。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。本発明の第１の実施
の形態に係るアクティブマトリクス型液晶表示装置の構
成を図１に示す。本発明の第１の実施の形態に係るアク
ティブマトリクス型液晶表示装置は、縦横に配置された
データ線とゲート線との各交点に、画素トランジスタ
と、該画素トランジスタ及び画素電極を介して前記デー
タ線に一端が接続され、他端が共通電極に接続される液
晶容量を有する画素が配置されてなる画素マトリクス
と、データ線を駆動するデータドライバ回路と、ゲート
線を駆動するゲートドライバ回路と、前記データドライ
バ回路及びゲートドライバ回路を制御する制御手段とを
有し、前記画素マトリクスを前記データドライバ回路及
びゲートドライバ回路により反転駆動するアクティブマ
トリクス型液晶表示装置において、前記制御手段は、前
記画素マトリクスへの給電を停止する直前に、前記画素
マトリクスの全ての画素において、画素電極電位と共通
電極電位との電位差の極性が同一となるようにゲートド
ライバ回路を制御することを特徴とするものである。
【００３２】図１において、本実施の形態に係るアクテ
ィブマトリクス型液晶表示装置は、縦横に配置されたデ
ータ線とゲート線との各交点に、画素トランジスタと、
該画素トランジスタとしての薄膜トランジスタ及び画素
電極を介して前記データ線に一端が接続され、他端が共
通電極に接続される液晶容量を有する画素が配置されて
なる画素マトリクス１０と、各データ線を駆動するデー
タドライバ回路１２−１〜１２−Ｎと、各ゲート線を駆
動するゲートドライバ回路１４−１から１４−Ｎと、デ
ータドライバ回路１２−１〜１２−ＮにＲ、Ｇ、Ｂの映
像入力信号を供給する水平側信号処理回路１６と、ゲー
トドライバ回路１４−１から１４−Ｎにゲート信号を供
給する垂直側信号処理回路１８と、映像信号処理回路２
０と、入力信号の切替を行う切替スイッチ２２と、画素
マトリクス１０に背面から光を照射するバックライト２
４と、バックライト２４の点灯を制御するバックライト
駆動回路２６とを有している。
【００３３】映像信号処理回路２０は入力された映像信
号や同期信号から画素マトリクスに画像を表示するのに
必要な信号を生成するための回路であり、水平側信号処
理回路にはＲ、Ｇ、Ｂの映像信号及びクロック信号を供
給し、垂直側信号処理回路１８には共通電極配線に供給
する共通電極電圧、ゲート線に供給するためのゲート電
圧及びクロック信号を供給する回路であり、本発明の制
御手段に相当する。また映像処理回路２０は、バックラ
イト２４を駆動するバックライト駆動回路２６にバック
ライト２４の電源のオン、オフを制御するタイミング信
号を供給する機能を有している。さらに、切替スイッチ
２２は、映像信号入力Ａと映像信号入力Ｂとを外部入力
信号により切り替えるためのスイッチである。
【００３４】次に、図１における画素マトリクス１０の
構造を図２及び図３に示す。図２は画素マトリクス１０
の平面図であり、図３は図２におけるＡ−Ａ線による断
面図である。これらの図において、図上、下側に配置さ
れた第１の透明絶縁性基板３０の内側には共通電極３１
及び共通電極３１に接続される共通電極配線３２とがパ
ターニングされ、形成されている。共通電極３１及び共
通電極配線３２上にはゲート絶縁膜３４が堆積され、こ
のゲート絶縁膜３４上には、画素電極３５及び画素電極
３５に薄膜トランジスタを介して接続されるデータ線３
６がパターニングされて形成されている。画素電極３５
及びデータ線３６上には保護絶縁膜３７が堆積され、該
保護絶縁膜３７上には配向膜４２が形成されている。ま
た第１の透明絶縁性基板３０の外側には偏光板４４が貼
着されている。
【００３５】一方、図上、上側に配置された第２の透明
絶縁性基板３８の内側には、第２の透明絶縁性基板３８
側からの入射光が直接、薄膜トランジスタに照射される
ことを防止し、さらに、ゲート線およびデータ線と表示
部との間の表示に寄与しない部分からの漏れ光を防止す
るための遮光層として機能するブラックマトリクス３９
が形成され、ブラックマトリクス３９の間にカラーフィ
ルタを構成する色層４０が形成されている。ブラックマ
トリクス３９及び色層４０の内側にはオーバコート層４
１が形成されており、このオーバコート層４１の内側に
はさらに、配向膜４２が形成されている。また第２の透
明絶縁性基板３８の外側には透明導電膜４３が形成さ
れ、さらに透明導電膜４３の外側には偏光板４４が貼着
されている。
【００３６】このように各種の電極層、絶縁層等が形成
された第１の透明絶縁性基板３０と第２の透明絶縁性基
板３８とが図示してないスペーサ部材を介して一定間隔
に保持され、配向膜４２、４２間には封入された液晶層
５０が形成されている。液晶としては、固定パターンの
長時間表示に伴う残像を避けるために、比抵抗が１０ 12
Ω・cm程度の比較的抵抗の低い材料を用いた。図２にお
いて、５４はゲート線であり、５２は薄膜トランジスタ
が形成されている島状非晶質シリコン領域であり、この
島状非晶質シリコン領域５２は、図３の断面図で第１の
透明絶縁性基板３０側に形成されたゲート絶縁層３４上
に形成され、プラズマＣＶＤ法等によりリン等の不純物
をドープしてソース領域及びドレイン領域が形成され、
ドレイン領域にデータ線３６が、ソース領域に画素電極
３５が接続されている。
【００３７】次に、図１における映像信号処理回路２０
のうち本発明に関連する回路部分を図４に示す。同図に
おいて、映像信号処理回路２０は、無信号状態であるこ
とを判定する無入力判定信号発生部６０と、無入力判定
信号発生部６０の出力信号に基づいて共通電極電位及び
ゲート線電位を切り替えるための制御信号を生成する制
御信号発生部６２と、電圧切替部６４とを有している。
無入力判定信号発生部６０はデータ線に信号が入力され
無くなった状態を認識し、信号が無入力状態であること
を示す判定信号ＰＯＷＣを出力する。
【００３８】制御信号発生部６２は、電圧切替部６４に
おける共通電極電位ＶCOM、ゲート線電位ＶGを切り替え
るための制御信号を出力する。電圧切替部６４では、共
通電極電位ＶCOMは、切替スイッチ６６により通常動作
時における電位であるＶCOM 0（＝＋５Ｖ）、−５Ｖ（＝
ＶCOM）のいずれかに切り替えられるようになってお
り、電源がオフしたとき０Ｖとなる。またゲート線電位
ＶGのうちＶgoffが切替スイッチ６８により−１０Ｖと
０Ｖのいずれかに切り替えられるようになっている。電
圧切替部６４から出力される信号に基づいてゲートドラ
イバ回路１４−１〜１４−Ｎが制御され、各部に所定の
電圧が供給される。図１に示す画素マトリクス１０にお
ける１画素の回路構成を図７に示す。図７の構成は符号
が異なるのみで図１７に示す構成と同一であるので、重
複する説明を省略する。
【００３９】上記構成からなる本実施の形態に係るアク
ティブマトリクス型液晶表示装置の動作を図５及び図６
を参照して説明する。図６は、映像信号入力が入力信号
Ａから入力信号Ｂに切り替える場合における、画素マト
リクス１０における各画素におけるデータ線電位ＶD、
画素電極電位ＶPI及び共通電極電位の変化状態を示して
おり、図５は制御信号発生部６２により制御されるゲー
ト線電位ＶGのうち薄膜トランジスタをオフ状態にする
ゲート線電位Ｖgoff、共通電極電位ＶCOM及び判定信号
ＰＯＷＣの変化状態を示すタイミングチャートである。
図６において、図７に示す画素を例にとり、説明する。
【００４０】これらの図において、入力信号Ａを書き込
む際に、時刻ｔ１０でゲート線８２の電位ＶGがＶgoff
（−１０Ｖ）からＶgon（１９Ｖ）に変化し、薄膜トラ
ンジスタ７２がオン状態となり、データ線８０に印加さ
れている入力信号Ａの電位が液晶容量ＣＬ、容量Ｃ１、
Ｃ２の合成容量に充電されることにより画素電極電位Ｖ
PIが所定の電位に保持される。尚、図６では、データ線
８０の電位ＶDとしてバイアス電圧のレベルのみが示さ
れており、信号電圧は省略されている。
【００４１】また、ゲート線８２の電位ＶGは時刻ｔ１
１でＶgon（１９Ｖ）からＶgoff（−１０Ｖ）に変化
し、その後、入力信号が無くなったと判定され、判定信
号ＰＯＷＣが５Ｖから０Ｖに変化する時刻ｔ１３までこ
の電位に保持される。さらに、共通電極配線７０に接続
される共通電極７６の電位ＶCOMは、時刻ｔ１３に至る
まで常に一定電位（例えば、５Ｖ）に保持される。ま
た、データ線８０の電位ＶDは、時刻ｔ１３でデータド
ライバ回路より出力された値が、入力無しの判定信号が
出力されるタイミングｔ１４までそのまま保持される。
【００４２】入力信号Ａが入力されなくなった時刻ｔ１
２から上記判定信号ＰＯＷＣの出力タイミングであるｔ
１３に至る期間Ｔ１０は映像信号が入力される信号処理
回路が入力が無くなったことを判定するに要する時間
（例えば、４０ｍsec）であり、時刻ｔ１３から液晶表
示装置への給電が停止される時刻ｔ１４までの期間Ｔ１
１は、入力信号がないことを認識してから液晶表示装置
の電源をオフするまでに要する時間（例えば、５ｍse
c）である。さらに時刻ｔ１４から入力信号Ｂに切り替
えられる時刻ｔ１５までの期間Ｔ１２は、新たな信号が
入力されるまでの待機時間（例えば、３００msec）であ
る。
【００４３】判定信号ＰＯＷＣが出力された時刻ｔ１３
で制御信号発生部６２は、制御信号を電圧切替部６４に
出力する。この結果、共通電極７６の電位ＶCOMは、５
Ｖから−５Ｖに切り替えられ、かつゲート線８２の電位
ＶGがＶgoff（−１０Ｖ）から０Ｖに切り替えられる。
これと同時に時刻ｔ１３でデータドライバ回路への電源
供給が停止されるので、データ線電位ＶDは徐々に下降
し、グランド電位となる。
【００４４】時刻ｔ１３で共通電極７６の電位Ｖ
COMは、５Ｖから−５Ｖに変化したことにより、画素電
極７４における電位ＶPIは、共通電極７６の電位ＶCOM
の変化に伴い、略、共通電極７６の電位変化分に相当す
る電位だけ、降下し、グランド電位より低い電位とな
る。他方、ゲート線８２の電位ＶGが、すなわち薄膜ト
ランジスタ７２のゲート電位がＶgoff（−１０Ｖ）から
０Ｖになるので、薄膜トランジスタ７２はオン状態とな
り、データ線８０には既にグランド電位が供給されてい
るので、液晶容量ＣＬ、Ｃ１、Ｃ２の合成容量に蓄積さ
れた電荷はデータ線８０を介して放電し、画素電極７４
における電位ＶPIは、グランド電位になるまで上昇す
る。
【００４５】次いで、時刻ｔ１４で液晶表示装置の電源
がオフ状態となり、共通電極電位Ｖ COMは、−５Ｖから
グランド電位に変化する。このとき、共通電極電位Ｖ
COMの変化に伴い、画素電極７４における電位ＶPIはグ
ランド電位から上昇し、共通電極電位ＶCOMがグランド
電位になった時点ｔ１６から放電によりグランド電位に
なるまで下降する。このようにして画素電極電位ＶPIと
共通電極電位ＶCOMとの間の電位差は液晶表示装置への
給電停止後で、かつ入力信号Ｂに切り替える時刻ｔ１５
以前の時点で零になる。
【００４６】上述した例では、入力信号Ａとして画素に
正電位が書き込まれる場合について説明したが、負電位
が書き込まれる場合についても、画素電極電位ＶPI'と
共通電極電位ＶCOMとの間の電位差は、給電停止される
直前ｔ１４の時点で、正電位が書き込まれた場合とほぼ
等しくなり、その後、入力信号Ｂに切り替える時刻ｔ１
５以前の時間で、正電位を書き込んだ場合と等しい電位
の時間変化となり、ある時点でほぼ零になる。画素に負
電位が書き込まれる場合の画素電極電位は図６におい
て、ＶPI'として示されている。したがって、画素マト
リクス１０における全画素について画素電極電位と共通
電極電位との間の電位差は同極性となる。
【００４７】上述した例では、画素電極電位と共通電極
電位との間の電位差が零になる場合について説明した
が、画素電極電位と共通電極電位との間の電位差は、こ
れに限らず、全画素について信号切替前、具体的には画
素マトリクスへの給電を停止する直前に、同極性となれ
ばよい。画素電極電位と共通電極電位との間の電位差を
全画素において同極性とするには、通常駆動時において
保持される画素電極電位の最大値をＶPMAXとするとき、
前記画素電極電位、共通電極電位及びゲート電極電位に
ついて、ＶPMAX −（ＶCOM0−ＶCOM）＜ＶG＋４（Ｖ）
（但し、ＶCOMは共通電極電位、ＶGはゲート電極電位、
ＶCOM0は通常駆動時における共通電極電位である。）の
電位条件を満たすタイミングを有するように制御手段と
しての映像信号処理回路２０によりゲートドライバ回路
１４−１〜１４−Ｎを制御することにより実現できる。
【００４８】また、前記タイミングは、前記電位条件に
おいてＶG＝０（Ｖ）、ＶCOM≦−４（Ｖ）となる時間が
５ｍ sec以上に設定されることが望ましい。
【００４９】次に、画素マトリクス１０への給電を停止
する直前に画素マトリクス１０の全画素において画素電
極電位と共通電極電位との間の電位差が同極性になるよ
うに書き込むことによる効果について図８を参照して説
明する。例えば、図８（Ａ）に示すように、時刻ｔ１６
の時点で画素マトリクス１０の全画素に正の電位が書き
込まれることになる。よって、残留電界はすべて正とな
る。図８（Ｂ）、（Ｃ）で○で囲まれた正負の符号は、
時刻ｔ１５で入力信号Ｂをオンした時の画素反転駆動に
より書き込まれた信号電圧の極性を示している。図８
（Ｂ）、（Ｃ）は、すべての画素が同極性である正電位
で書き込まれた後に、画素反転駆動により再度、信号電
圧を書き込んだ状態を示しており、図８（Ｂ）は奇数フ
レームの状態を、図８（Ｃ）は、偶数フレームの状態
を、それぞれ示している。
【００５０】図８（Ｂ）、（Ｃ）に示すように、ある画
素に着目するとフリッカは生じているのだが、各画素で
画素電極と共通電極との間に発生する電界の強弱状態が
画面全体では奇数フレーム及び偶数フレームで同じ割合
に平均化されて現れるため、人間には奇数フレームと偶
数フレームとの輝度が変わらないように見え、フリッカ
として観測されない。したがって、入力信号切替時、ま
たは表示モード切替時において、画素マトリクス１０へ
の給電を停止する直前に画素マトリクス１０の全画素に
おいて画素電極電位と共通電極電位との間の電位差が同
極性になるように書き込むことにより、いずれのタイプ
の反転駆動方式においてもフリッカの発生を防止するこ
とができる。
【００５１】尚、映像信号処理回路２０は、表示モード
の切替動作もしくは入力信号の切替動作の際、一旦黒レ
ベルの表示信号を画素マトリクス１０の全ての画素に書
き込んだ後、切替動作に移行するようにデータドライバ
回路１２−１〜１２−Ｎ及びゲートドライバ回路１４−
１〜１４−Ｎを制御することにより、より効果的にフリ
ッカの発生を防止することができる。これは、黒レベル
の表示信号が書き込まれることにより、共通電位に対し
て正の電圧を書き込まれる画素と負の電圧を書き込まれ
る画素との間の電位差の絶対値が少なくなるため、これ
らの画素に発生する残留電荷量の差異が少なくなるため
である。これによりフリッカは弱められる。このフリッ
カ発生の抑制効果は、上述したように画素マトリクスの
全画素に黒レベルの信号を書き込む場合に最大の効果が
発揮できるが、画素マトリクスの一部の画素に書き込む
場合においても効果がある。尚、ここでいう「黒レベ
ル」とは、ノーマリブラックの横電界方式での液晶駆動
でいう黒レベルであり、通常のノーマリホワイトのツイ
ステッドネマチック表示方式に代表される縦電界方式で
は白レベルに相当する。
【００５２】更に、映像信号処理回路２０は、表示モー
ドの切替動作もしくは入力信号の切替動作の際、一旦黒
レベルの表示信号を画素マトリクス１０の全ての画素に
書き込んだ後、画素マトリクスへの給電を停止する直前
に、画素マトリクス１０の全ての画素において、画素電
極電位と共通電極電位との電位差の極性が同一となるよ
うにゲートドライバ回路１４−１〜１４−Ｎを制御する
ようにしてもよい。
【００５３】また、映像信号処理回路２０は、表示モー
ドの切替動作もしくは入力信号の切替動作の際、一旦黒
レベルの表示信号を画素マトリクス１０の全ての画素に
書き込んだ後、通常駆動時において保持される画素電極
電位の最大値をＶPMAXとするとき、前記画素マトリクス
への給電を停止する直前に、画素電極電位、共通電極電
位及びゲート電極電位について、 ＶPMAX −（ＶCOM0−ＶCOM）＜ＶG＋４（Ｖ） （但し、ＶCOMは共通電極電位、ＶGはゲート電極電位、
ＶCOM0は通常駆動時における共通電極電位である。）の
電位条件を満たすタイミングを有するようにゲートドラ
イバ回路１４−１〜１４−Ｎを制御するようにしてもよ
い。
【００５４】前記タイミングは、前記電位条件において
ＶG＝０（Ｖ）、ＶCOM≦−４（Ｖ）となる時間が５ｍ s
ec以上に設定されることが望ましい。上述したように、
表示モードの切替動作もしくは入力信号の切替動作の
際、一旦黒レベルの表示信号を画素マトリクス１０の全
ての画素に書き込んだ後、画素マトリクス１０への給電
を停止する直前に画素マトリクス１０の全画素において
画素電極電位と共通電極電位との間の電位差が同極性に
なるようにするための切替制御シーケンスを行うことに
より、より効果的にフリッカの発生を防止することがで
きる。
【００５５】さらに、映像信号処理回路２０は、表示モ
ードの切替動作もしくは入力信号の切替動作が行われる
期間中、バックライトを消灯しておけば、液晶表示パネ
ルに乱れた画像が表示されない。逆に、この期間中前記
画素マトリクスに光を照射する光源であるバックライト
を点灯させるように制御することにより、乱れた画像が
表示されるものの、切り替え後のフリッカをより早く消
すことができる。これは、切替動作期間中に、バックラ
イトを点灯させておくと、バックライトの照射光が薄膜
トランジスタに入射され、薄膜トランジスタを流れる電
流が増大するため、全画素において、画素電極電位と共
通電極電位との間の電位差が同極性になるようにするた
めの切替制御シーケンスに伴う各電極電位の変化がより
速やかに進行するためである。
【００５６】次に本発明の第２の実施の形態に係るアク
ティブマトリクス型液晶表示装置について説明する。本
実施の形態に係るアクティブマトリクス型液晶表示装置
の構成は図１乃至図４に示した第１の実施の形態に係る
アクティブマトリクス型液晶表示装置と基本的には同一
であるので、図１乃至図４を用いて説明する。異なるの
は信号処理回路２０における制御内容である。本実施の
形態に係るアクティブマトリクス型液晶表示装置では、
制御手段としての映像信号処理回路２０は、表示モード
の切替動作もしくは入力信号の切替動作が行われ画素マ
トリクス１０の反転駆動を再開した直後に、前記表示モ
ードの切替もしくは入力信号の切替時に画素マトリクス
における前記画素電極及び共通電極間に印加された直流
電圧と絶対値が等しく、かつ逆極性の直流電圧を重畳し
た信号をデータ線に入力するようにデータドライバ回路
１２−１〜１２−Ｎを制御するようしたものである。
【００５７】上述した本実施の形態に係るアクティブマ
トリクス型液晶表示装置の制御内容を図９に概念的に示
す。同図に示すように、本実施の形態に係るアクティブ
マトリクス型液晶表示装置において、液晶表示装置が画
素反転駆動により画像表示中に表示モードを例えば、超
高精細モード（ＳＸＧＡ＝１２８０×１０２４画素）か
ら低解像度モード（ＶＧＡ＝６４０×４８０画素）に切
り替えるとする。この場合に超高精細モードによる表示
動作を時点ｔｉで停止した際に、「発明が解決しようと
する課題」で既述したように、正電位の入力信号を書き
込んだ画素については共通電極電位ＶCOMは共通電極配
線を介して直接、グランド電位が供給されるので直ちに
グランド電位となるが、画素電極電位ＶPIは、薄膜トラ
ンジスタを介してグランド電位が供給されるので放電時
間が長くなり、時刻ｔｉから低解像度モードに切り替え
る時刻ｔｉ＋１に至る期間Ｔ２１において正の直流電圧
Ｖ０が画素電極と共通電極との間に印加されることな
る。
【００５８】この時刻ｔｉから時刻ｔｉ＋１に至る期間
Ｔ２１における直流電圧Ｖ０の時間積分値Ｑ１を打ち消
す逆極性の直流電圧Ｖａ−Ｖｂを時刻ｔｉ＋１から時刻
ｔｉ＋２に至る期間Ｔ２２だけ印加し、この期間Ｔ２２
における直流電圧Ｖａ−Ｖｂの時間積分値をＱ２とした
場合にＱ１＝Ｑ２（Ｑ１，Ｑ２は絶対値）となるように
直流電圧Ｖａ−Ｖｂの値及び期間Ｔ２２の値を設定する
ことにより、表示モード切替時において各画素における
蓄積された残留電荷を液晶層内に素早く拡散することが
でき、上記残留電荷に起因する表示画面のフリッカの発
生を防止することができる。
【００５９】これは、表示モードの切替のみならず、入
力信号の切替時についても同様である。また図９では、
表示モード切替前に正電位の入力信号が画素に書き込ま
れた場合について示したが、負電位の入力信号が書き込
まれた場合についても極性が逆になるだけで同じである
ので、説明を省略する。
【００６０】次に、本発明の第２の実施の形態に係るア
クティブマトリクス型液晶表示装置の各実施例について
説明する。第１実施例を図１０に示す。第１実施例は、
表示モード切替時、または入力信号切替時に各画素に蓄
積される電荷を液晶層内で素早く拡散されるように表示
画面の１フレーム目のみに切替前に各画素に書き込まれ
た直流電圧と逆極性の直流電圧を印加した信号をデータ
線に入力することにより、フリッカの発生の防止を図っ
ている。このとき、直流電圧を印加する時間Ｔ２２と印
加する逆極性の直流電圧Ｖａ−Ｖｂとの積（時間積分
値）Ｑ２が、既述したように表示モード切替時（入力信
号切替時）における直流電圧の印加される期間Ｔ２１内
における印加される直流電圧Ｖ０の時間積分値Ｑ１より
も少ない範囲（Ｑ１≧Ｑ２）で逆極性の直流電圧Ｖａ−
Ｖｂを印加する。ここでＱ１＝Ｑ２である場合にはフリ
ッカの発生が防止され、Ｑ１＞Ｑ２となる場合はフリッ
カの発生を軽減できる効果がある。
【００６１】図１０において、同図（Ａ）は、画素マト
リクスを画素反転駆動により画像を表示中に正電圧の信
号を書き込んだ状態で液晶駆動装置への給電を停止した
画素についてのデータ線への入力信号波形を、同図
（Ｂ）は、負電圧の信号を書き込んだ状態で液晶駆動装
置への給電を停止した画素についての入力信号波形を、
同図（Ｃ）は、図４における無入力判定信号発生部６０
により出力される入力信号が無いことを示す判定信号Ｐ
ＯＷＣの出力タイミングを、それぞれ示している。図１
０から明らかなように、正電圧の信号を書き込んだ状態
で液晶駆動装置への給電を停止した画素においては、表
示モード切替に伴う電源供給停止期間Ｔ２１後に駆動が
再開された１フレーム目で逆極性の、すなわち負の直流
電圧Ｖａ−Ｖｂが重畳された入力信号が書き込まれ、２
フレーム目以降は、通常の入力信号が入力される（図１
０（Ａ））。
【００６２】また、負電圧の信号を書き込んだ状態で液
晶駆動装置への給電を停止した画素においては、液晶表
示装置の駆動が再開された１フレーム目で逆極性の、す
なわち正の直流電圧Ｖａ−Ｖｂが重畳された入力信号が
書き込まれ、２フレーム目以降は、通常の入力信号が入
力される（図１０（Ｂ））。
【００６３】次に、本発明の第２の実施の形態に係るア
クティブマトリクス型液晶表示装置の第２実施例につい
て説明する。第２実施例を図１１に示す。第２実施例
は、表示モード切替時、または入力信号切替時に各画素
に蓄積される電荷を液晶層内で素早く拡散されるように
切替前に各画素に書き込まれた直流電圧と逆極性の直流
電圧を重畳した信号を、表示画像のＮフレームの間、デ
ータ線に入力することにより、フリッカの発生の防止を
図っている。このとき、直流電圧を印加する時間Ｔ２２
と印加する逆極性の直流電圧（Ｖａ−Ｖｂ）／Ｎとの積
（時間積分値）Ｑ２が、表示モード切替時（入力信号切
替時）における直流電圧の印加される期間Ｔ２１内にお
ける印加される直流電圧Ｖ０の時間積分値Ｑ１よりも少
ない範囲（Ｑ１≧Ｑ２）で逆極性の直流電圧Ｖａ−Ｖｂ
を印加する。ここでＱ１＝Ｑ２である場合にはフリッカ
の発生が防止され、Ｑ１＞Ｑ２となる場合はフリッカの
発生を軽減できる効果があるのは第１実施例と同様であ
る。
【００６４】図１１において、同図（Ａ）は、画素マト
リクスを画素反転駆動により画像を表示中に正電圧の信
号を書き込んだ状態で液晶駆動装置への給電を停止した
画素についてのデータ線への入力信号波形を、同図
（Ｂ）は、負電圧の信号を書き込んだ状態で液晶駆動装
置への給電を停止した画素についての入力信号波形を、
同図（Ｃ）は、図４における無入力判定信号発生部６０
により出力される入力信号が無いことを示す判定信号Ｐ
ＯＷＣの出力タイミングを、それぞれ示している。
【００６５】図１１から明らかなように、正電圧の信号
を書き込んだ状態で液晶駆動装置への給電を停止した画
素においては、表示モード切替に伴う電源供給停止期間
Ｔ２１後に駆動が再開された１フレーム目からＮフレー
ム目までの間、逆極性の、すなわち負の直流電圧（Ｖａ
−Ｖｂ）／Ｎが重畳された入力信号が書き込まれ、（Ｎ
＋１）フレーム目以降は、通常の入力信号が入力される
（図１１（Ａ））。
【００６６】また、負電圧の信号を書き込んだ状態で液
晶駆動装置への給電を停止した画素においては、液晶表
示装置の駆動が再開された１フレーム目からＮフレーム
目までの間、逆極性の、すなわち正の直流電圧（Ｖａ−
Ｖｂ）／Ｎが重畳された入力信号が書き込まれ、（Ｎ＋
１）フレーム目以降は、通常の入力信号が入力される
（図１（Ｂ））。
【００６７】図１２は、図１１（Ａ）に示した表示モー
ド切替前において画素に書き込まれた正の直流電圧を打
ち消すための逆極性の直流電圧をＮフレームにわたって
印加する場合における、判定信号ＰＯＷＣ（図１２
（Ａ））、共通電極電圧ＶCOM（図１２（Ｂ））、ゲー
ト電極電位Ｖｇ（図１２（Ｃ））及びデータ線電位ＶD
（図１２（Ｄ））の変化状態のタイミングを、それぞれ
示している。判定信号ＰＯＷＣとデータ線電位ＶDとの
関係は図１１と同一である。時刻ｔkで判定信号ＰＯＷ
Ｃが出力され、その電位が５Ｖからグランド電位（ＧＮ
Ｄ）に変化すると、共通電極電位ＶCOMが５Ｖからグラ
ンド電位に変化し、これと同時にゲート電極電位Ｖｇが
−１０Ｖからグランド電位まで上昇する。
【００６８】この時点でデータドライバ回路への電源供
給が断たれるが、既述した理由で正の直流電圧が印加さ
れた状態が表示モードの切替時点ｔk＋２まで継続す
る。時刻ｔk＋１で判定信号が元の５Ｖの電位に復帰
し、次いで表示モードの切替時点ｔk＋２で共通電極電
位ＶCOMがグランド電位から５Ｖに変化し、かつゲート
電極電位Ｖｇがグランド電位から−１０Ｖまで変化す
る。これと同時にデータ線にはＮフレームにわたって負
の直流電圧（Ｖａ−Ｖｂ）／Ｎが重畳された入力信号Ｖ
Dが書き込まれた後、通常の入力信号（映像信号）が入
力される。尚、図１２（Ｄ）において、電位Ｖd０と
は、通常の入力信号の振幅の中点となる電位である。
【００６９】図１２に示した各部の電位の制御は、図１
３に示す映像信号処理回路２０の電圧切替部６４Ａによ
り実現される。尚、本実施例に係る映像信号処理回路２
０は図４において電圧切替部のみ構成が異なる。電圧切
替部６４Ａは、切替スイッチ１００、１０２、１０４、
１０６を有しており、判定信号ＰＯＷＣ、共通電極電位
ＶCOMは、それぞれ切替スイッチ１００、１０２により
５Ｖ、グランド電位（ＧＮＤ）のいずれかに切り替えら
れるようになっている。また、ゲート電極電位Ｖｇは切
替スイッチ１０４により、−１０Ｖ、グランド電位のい
ずれかに切り替えられるようになっている。さらに、デ
ータ線電位ＶDは、切替スイッチ１０６により逆極性の
直流電圧（バイアス電圧）が重畳された入力信号である
ＶCOM±５Ｖ、グランド電位、Ｖd０±５Ｖ（通常の入力
信号）のいずれかに電位に切り替えられるようになって
いる。これらの切替スイッチ１００〜１０６を図４にお
ける制御信号発生部６２からの制御信号により切り替え
ることにより図１２に示す制御シーケンスを実現するこ
とができる。
【００７０】次に、本発明の第２の実施の形態に係るア
クティブマトリクス型液晶表示装置の第３実施例につい
て説明する。第３実施例を図１４に示す。第３実施例
は、表示モード切替時、または入力信号切替時に各画素
に蓄積される電荷を液晶層内で素早く拡散されるように
切替前に各画素に書き込まれた直流電圧と逆極性の直流
電圧を、切替後の表示を行う直前にデータ線に入力する
ことにより、フリッカの発生の防止を図っている。
【００７１】このとき、直流電圧を印加する時間Ｔ２２
と印加する逆極性の直流電圧Ｖａ−Ｖｂとの積（時間積
分値）Ｑ２が、表示モード切替時（入力信号切替時）に
おける直流電圧の印加される期間Ｔ２１内における印加
される直流電圧Ｖ０の時間積分値Ｑ１よりも少ない範囲
（Ｑ１≧Ｑ２）で逆極性の直流電圧Ｖａ−Ｖｂを切替後
の表示を行う直前の時間Ｔ２２だけ印加する。ここでＱ
１＝Ｑ２である場合にはフリッカの発生が防止され、Ｑ
１＞Ｑ２となる場合はフリッカの発生を軽減できる効果
があるのは第１実施例と同様である。
【００７２】図１４において、同図（Ａ）は、画素マト
リクスを画素反転駆動により画像を表示中に正電圧の信
号を書き込んだ状態で液晶駆動装置への給電を停止した
画素についてのデータ線への入力信号波形を、同図
（Ｂ）は、負電圧の信号を書き込んだ状態で液晶駆動装
置への給電を停止した画素についての入力信号波形を、
同図（Ｃ）は、図４における無入力判定信号発生部６０
により出力される入力信号が無いことを示す判定信号Ｐ
ＯＷＣの出力タイミングを、それぞれ示している。
【００７３】図１４から明らかなように、正電圧の信号
を書き込んだ状態で液晶駆動装置への給電を停止した画
素においては、表示モード切替に伴う電源供給停止期間
Ｔ２１後に駆動が再開される直前の時間Ｔ２２だけ逆極
性の、すなわち負の直流電圧Ｖａ−Ｖｂが重畳された入
力信号が書き込まれる（図１４（Ａ））。
【００７４】また、負電圧の信号を書き込んだ状態で液
晶駆動装置への給電を停止した画素においては、表示モ
ード切替に伴う電源供給停止期間Ｔ１後に駆動が再開さ
れる直前の時間Ｔ２だけ逆極性の、すなわち正の直流電
圧Ｖａ−Ｖｂがが書き込まれる（図１４（Ｂ））。
【００７５】図１５は、図１４（Ｂ）に示した表示モー
ド切替前において画素に書き込まれた負の直流電圧を打
ち消すための逆極性の直流電圧を切替後の表示を行う直
前の期間Ｔ２２において印加する場合の判定信号ＰＯＷ
Ｃ（図１５（Ａ））、共通電極電位ＶCOM（図１５
（Ｂ））、ゲート電極電位Ｖｇ（図１５（Ｃ））及びデ
ータ線電位ＶD（図１５（Ｄ））の状態及びバックライ
ト２４の点灯状態の各タイミングを、それぞれ示してい
る。判定信号ＰＯＷＣとデータ線電位ＶDとの関係は図
１４（Ｂ）と同一である。時刻ｔｍで判定信号ＰＯＷＣ
が出力され、その電位が５Ｖからグランド電位（ＧＮ
Ｄ）に変化すると、共通電極電位ＶCOMが５Ｖからグラ
ンド電位に変化し、これと同時にゲート電極電位Ｖｇが
−１０Ｖからグランド電位まで上昇する。
【００７６】この時点でデータドライバ回路への電源供
給が断たれるが、既述した理由で負の直流電圧が印加さ
れた状態がその後、継続する。時刻ｔｍ＋１で判定信号
が元の５Ｖの電位に復帰し、これと同時にデータ線電位
ＶＤに前記負の直流電圧を打ち消すための逆極性の直流
電圧である、正の直流電圧Ｖａ−Ｖｂが表示モードの切
替時点ｔｍ＋２に至る期間Ｔ２２だけ印加され、それ以
降は通常の入力信号（映像信号）が入力される。
【００７７】また表示モードの切替時点ｔｍ＋２におい
て、共通電極電位ＶCOMはグランド電位から５Ｖに変化
し、かつゲート電極電位Ｖｇがグランド電位から−１０
Ｖまで変化する。尚、図１５（Ｄ）において、電位Ｖd
０とは、通常の入力信号の振幅の中点となる電位であ
る。一方、バックライト２４はデータドライバ回路への
電源供給が断たれる時刻ｔｍから表示モードの切替時点
ｔｍ＋２に至る期間Ｔ２１において、液晶表示パネルが
乱れた表示を行わないようにするため、消灯するように
制御される。
【００７８】なお、第１実施例と同様、切替期間中にバ
ックライトを点灯させるように制御することにより、よ
り効果的にフリッカの発生を防止してもよい。図１５に
示した各部の電位の制御は、図１６に示す映像信号処理
回路２０の電圧切替部６４Ｂにより実現される。尚、本
実施例に係る映像信号処理回路は図２０は図４において
電圧切替部のみ構成が異なる。
【００７９】電圧切替部６４Ｂは、切替スイッチ２０
０、２０２、２０４、２０６、２０８を有しており、判
定信号ＰＯＷＣ、共通電極電位ＶCOMは、それぞれ切替
スイッチ２００、２０２により５Ｖ、グランド電位（Ｇ
ＮＤ）のいずれかに切り替えられるようになっている。
また、ゲート電極電位Ｖｇは切替スイッチ２０４によ
り、−１０Ｖ、グランド電位のいずれかに切り替えられ
るようになっている。また、データ線電位ＶDは、切替
スイッチ１０６により逆極性の直流電圧（バイアス電
圧）であるＶａ−Ｖｂ、グランド電位、Ｖd０±５Ｖ
（通常の入力信号）のいずれかの電位に切り替えられる
ようになっている。
【００８０】さらに、バックライト２４は、切替スイッ
チ２０８によりオン状態またはオフ状態に切り替えられ
るようになっている。これらの切替スイッチ２００〜２
０８を図４における制御信号発生部６２からの制御信号
により切り替えることにより図１５に示す制御シーケン
スを実現することができる。
【００８１】
【発明の効果】以上に説明したように、請求項１乃至３
に記載の発明によれば、縦横に配置されたデータ線とゲ
ート線との各交点に、画素トランジスタと、該画素トラ
ンジスタ及び画素電極を介して前記データ線に一端が接
続され、他端が共通電極に接続される液晶表示素子を有
する画素が配置されてなる画素マトリクスと、データ線
を駆動するデータドライバ回路と、ゲート線を駆動する
ゲートドライバ回路と、前記データドライバ回路及びゲ
ートドライバ回路を制御する制御手段とを有し、前記画
素マトリクスを前記データドライバ回路及びゲートドラ
イバ回路により反転駆動するアクティブマトリクス型液
晶表示装置において、前記制御手段は、画像データが前
記データ線に供給されなくなってから、前記画素マトリ
クスへの給電を再開するまでに、前記画素マトリクスの
全ての画素において、画素電極電位と共通電極電位との
電位差の極性が同一となるようにしたので、表示モード
切替時、または入力信号切替時において、表示画面にフ
リッカが発生するのを防止することができる。
【００８２】また、請求項４に記載の発明によれば、画
像データが前記データ線に供給されなくなってから、前
記画素マトリクスへの給電を再開するまでに、制御手段
により一旦画素電位を最低レベルとする表示信号を前記
画素マトリクスの少なくとも一部の画素に書き込んだ
後、切替動作に移行するようにしたので、より効果的に
フリッカの発生を防止することができる。
【００８３】また、請求項５乃至７に記載の発明によれ
ば、縦横に配置されたデータ線とゲート線との各交点
に、画素トランジスタと、該画素トランジスタ及び画素
電極を介して前記データ線に一端が接続され、他端が共
通電極に接続される液晶表示素子を有する画素が配置さ
れてなる画素マトリクスと、データ線を駆動するデータ
ドライバ回路と、ゲート線を駆動するゲートドライバ回
路と、前記データドライバ回路及びゲートドライバ回路
を制御する制御手段とを有し、前記画素マトリクスを前
記データドライバ回路及びゲートドライバ回路により反
転駆動するアクティブマトリクス型液晶表示装置におい
て、前記制御手段は、画像データが前記データ線に供給
されなくなってから、前記画素マトリクスへの給電を再
開するまでに、一旦画素電位を最低レベルとする表示信
号を前記画素マトリクスの少なくとも一部の画素に書き
込んだ後、前記画素マトリクスへの給電を停止する直前
に、前記画素マトリクスの全ての画素において、画素電
極電位と共通電極電位との電位差の極性が同一となるよ
うにしたので、より効果的にフリッカの発生を防止する
ことができる。
【００８４】また、請求項８に記載の発明によれば、前
記画素マトリクスを前記データドライバ回路及びゲート
ドライバ回路により反転駆動するアクティブマトリクス
型液晶表示装置において、表示モードの切替動作もしく
はデータ線への入力信号の切替動作が行われ前記画素マ
トリクスの反転駆動を再開した直後に、制御手段によ
り、前記表示モードの切替もしくはデータ線への入力信
号の切替直前に前記画素電極及び共通電極間に印加され
た直流電圧と絶対値が等しく、かつ逆極性の直流電圧を
重畳した信号を前記データ線に入力するようにデータド
ライバ回路を制御するようにしたので、画素マトリクス
の全画素に蓄積された電荷が素早く拡散され、表示モー
ドの切替もしくはデータ線への入力信号の切替時におけ
るフリッカの発生を防止することができる。
【００８５】また、請求項９に記載の発明によれば、前
記画素マトリクスを前記データドライバ回路及びゲート
ドライバ回路により反転駆動するアクティブマトリクス
型液晶表示装置において、表示モードの切替動作もしく
はデータ線への入力信号の切替動作が行われ前記画素マ
トリクスの反転駆動を再開した直後に、制御手段によ
り、前記表示モードの切替もしくはデータ線への入力信
号の切替直前に前記画素電極及び共通電極間に印加され
た直流電圧と絶対値が等しく、かつ逆極性の直流電圧の
みを前記データ線に入力するようにデータドライバ回路
を制御するようにしたので、画素マトリクスの全画素に
蓄積された電荷が素早く拡散され、表示モードの切替も
しくはデータ線への入力信号の切替時におけるフリッカ
の発生を防止することができる。
【００８６】請求項１０に記載の発明によれば、前記画
素マトリクスを前記データドライバ回路及びゲートドラ
イバ回路により反転駆動するアクティブマトリクス型液
晶表示装置において、制御手段により、表示モードの切
替動作もしくはデータ線への入力信号の切替動作が行わ
れる期間中、前記画素マトリクスに光を照射する光源で
あるバックライトを消灯させるようにしたので、表示モ
ードの切替もしくはデータ線への入力信号の切替時にお
けるフリッカの発生をより効果的に防止することができ
る。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態に係るアクティブ
マトリクス型液晶表示装置の構成を示すブロック図。
【図２】 図１における画素マトリクスの構造を示す平
面図。
【図３】 図１におけるＡ−Ａ線による画素マトリク
スの構造を示す断面図。
【図４】 図１における映像信号処理回路の要部の構成
を示す回路図。
【図５】 図４の回路動作を説明するためのタイミング
チャート。
【図６】 本発明の第１の実施の形態に係るアクティブ
マトリクス型液晶表示装置の動作状態を示すタイミング
チャート。
【図７】 図１に示す画素マトリクスにおける１画素の
回路構成を示す回路図。
【図８】 本発明の第１の実施の形態に係るアクティブ
マトリクス型液晶表示装置による効果を説明するための
図。
【図９】 本発明の第２の実施の形態に係るアクティブ
マトリクス型液晶表示装置の制御内容を概念的に示す説
明図。
【図１０】 本発明の第２の実施の形態に係るアクティ
ブマトリクス型液晶表示装置の第１実施例におけるデー
タ線への入力信号の出力タイミングを示すタイミングチ
ャート。
【図１１】 本発明の第２の実施の形態に係るアクティ
ブマトリクス型液晶表示装置の第２実施例におけるデー
タ線への入力信号の出力タイミングを示すタイミングチ
ャート。
【図１２】 図１１（Ａ）に示した表示モード切替前に
おいて画素に書き込まれた正の直流電圧を打ち消すため
の逆極性の直流電圧を印加する場合における、各部の電
位の変化状態のタイミングを示すタイミングチャート。
【図１３】 図１２における制御シーケンスを実現する
映像信号処理回路２０における電圧切替部６４Ａの構成
を示す回路図。
【図１４】 本発明の第２の実施の形態に係るアクティ
ブマトリクス型液晶表示装置の第３実施例におけるデー
タ線への入力信号の出力タイミングを示すタイミングチ
ャート。
【図１５】 図１４（Ｂ）に示した表示モード切替前
において画素に書き込まれた負の直流電圧を打ち消すた
めの逆極性の直流電圧を印加する場合における、各部の
電位の変化状態のタイミングを示すタイミングチャー
ト。
【図１６】 図１５における制御シーケンスを実現する
映像信号処理回路２０における電圧切替部６４Ｂの構成
を示す回路図。
【図１７】 液晶表示装置の画素マトリクスにおける１
画素の回路構成を示す回路図。
【図１８】 液晶表示装置の１画素の断面構造の概略構
成を示す図。
【図１９】 従来のアクティブマトリクス型液晶表示装
置を画素反転駆動した場合にフリッカが発生する状態を
示す説明図。
【図２０】 従来のアクティブマトリクス型液晶表示装
置において画素マトリクスにおける各部における電位の
変化状態を示す説明図。
【符号の説明】
１０ 画素マトリクス １２−１〜１２−Ｎ データドライバ回路 １４−１〜１４−Ｎ ゲートドライバ回路 １６ 水平側信号処理回路 １８ 垂直側信号処理回路 ２０ 映像信号処理回路（制御手段） ２２ 切替スイッチ ２４ バックライト ２６ バックライト駆動回路 ３０ 第１の透明絶縁性基板 ３１ 共通電極 ３２ 共通電極配線 ３４ ゲート絶縁膜 ３５ 画素電極 ３６ データ線 ３７ 保護絶縁膜 ３８ 第２の透明絶縁性基板 ３９ ブラックマトリクス ４０ 色層 ４２ 配向膜 ４３ 透明導電膜 ４４ 偏光板 ５０ 液晶層 ５２ 島状非晶質シリコン領域 ５４ ゲート線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 板倉 州優 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 式 辰也 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 清水 寿和 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 黒羽 昇一 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 西田 真一 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 2H093 NA31 NB01 NC42 ND10 ND33 5C006 AA01 AC26 AF67 BB16 EA01 FA23 GA02 GA03 5C080 AA10 BB05 DD06 FF11 JJ02 JJ04 JJ05 JJ06

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 縦横に配置されたデータ線とゲート線と
    の各交点に、画素トランジスタと、該画素トランジスタ
    及び画素電極を介して前記データ線に一端が接続され、
    他端が共通電極に接続される液晶表示素子を有する画素
    が配置されてなる画素マトリクスと、データ線を駆動す
    るデータドライバ回路と、ゲート線を駆動するゲートド
    ライバ回路と、前記データドライバ回路及びゲートドラ
    イバ回路を制御する制御手段とを有し、前記画素マトリ
    クスを前記データドライバ回路及びゲートドライバ回路
    により反転駆動するアクティブマトリクス型液晶表示装
    置において、 前記制御手段は、画像データが前記データ線に供給され
    なくなってから、前記画素マトリクスへの給電を再開す
    るまでに、前記画素マトリクスの全ての画素において、
    画素電極電位と共通電極電位との電位差の極性が同一と
    なるようにすることを特徴とするアクティブマトリクス
    型液晶表示装置。
  2. 【請求項２】 前記制御手段は、画像データが前記デ
    ータ線に供給されなくなってから、前記画素マトリクス
    への給電を再開するまでに、通常駆動時において保持さ
    れる画素電極電位の最大値をＶPMAXとするとき、前記画
    素マトリクスへの給電を停止する直前に、画素電極電
    位、共通電極電位及びゲート電極電位について、 ＶPMAX −（ＶCOM0−ＶCOM）＜ＶG＋４（Ｖ） （但し、ＶCOMは共通電極電位、ＶGはゲート電極電位、
    ＶCOM0は通常駆動時における共通電極電位である。）の
    電位条件を満たすタイミングを有するようにすることを
    特徴とする請求項１に記載のアクティブマトリクス型液
    晶表示装置。
  3. 【請求項３】 前記タイミングは、前記電位条件におい
    てＶG＝０（Ｖ）、ＶCOM≦−４（Ｖ）となる時間が５ｍ
    sec以上に設定されることを特徴とする請求項２に記載
    のアクティブマトリクス型液晶表示装置。
  4. 【請求項４】 縦横に配置されたデータ線とゲート線と
    の各交点に、画素トランジスタと、該画素トランジスタ
    及び画素電極を介して前記データ線に一端が接続され、
    他端が共通電極に接続される液晶表示素子を有する画素
    が配置されてなる画素マトリクスと、データ線を駆動す
    るデータドライバ回路と、ゲート線を駆動するゲートド
    ライバ回路と、前記データドライバ回路及びゲートドラ
    イバ回路を制御する制御手段とを有し、前記画素マトリ
    クスを前記データドライバ回路及びゲートドライバ回路
    により反転駆動するアクティブマトリクス型液晶表示装
    置において、 前記制御手段は、画像データが前記データ線に供給され
    なくなってから、前記画素マトリクスへの給電を再開す
    るまでに、一旦画素電位を最低レベルとする表示信号を
    前記画素マトリクスの少なくとも一部の画素に書き込ん
    だ後、切替動作に移行するようにすることを特徴とする
    アクティブマトリクス型液晶表示装置。
  5. 【請求項５】 縦横に配置されたデータ線とゲート線と
    の各交点に、画素トランジスタと、該画素トランジスタ
    及び画素電極を介して前記データ線に一端が接続され、
    他端が共通電極に接続される液晶表示素子を有する画素
    が配置されてなる画素マトリクスと、データ線を駆動す
    るデータドライバ回路と、ゲート線を駆動するゲートド
    ライバ回路と、前記データドライバ回路及びゲートドラ
    イバ回路を制御する制御手段とを有し、前記画素マトリ
    クスを前記データドライバ回路及びゲートドライバ回路
    により反転駆動するアクティブマトリクス型液晶表示装
    置において、前記制御手段は、画像データが前記データ
    線に供給されなくなってから、前記画素マトリクスへの
    給電を再開するまでに、一旦画素電位を最低レベルとす
    る表示信号を前記画素マトリクスの少なくとも一部の画
    素に書き込んだ後、前記画素マトリクスへの給電を停止
    する直前に、前記画素マトリクスの全ての画素におい
    て、画素電極電位と共通電極電位との電位差の極性が同
    一となるようにすることを特徴とするアクティブマトリ
    クス型液晶表示装置。
  6. 【請求項６】 縦横に配置されたデータ線とゲート線と
    の各交点に、画素トランジスタと、該画素トランジスタ
    及び画素電極を介して前記データ線に一端が接続され、
    他端が共通電極に接続される液晶表示素子を有する画素
    が配置されてなる画素マトリクスと、データ線を駆動す
    るデータドライバ回路と、ゲート線を駆動するゲートド
    ライバ回路と、前記データドライバ回路及びゲートドラ
    イバ回路を制御する制御手段とを有し、前記画素マトリ
    クスを前記データドライバ回路及びゲートドライバ回路
    により反転駆動するアクティブマトリクス型液晶表示装
    置において、 前記制御手段は、画像データが前記データ線に供給され
    なくなってから、前記画素マトリクスへの給電を再開す
    るまでに、一旦画素電位を最低レベルとする表示信号を
    前記画素マトリクスの少なくとも一部の画素に書き込ん
    だ後、 通常駆動時において保持される画素電極電位の最大値を
    ＶPMAXとするとき、前記画素マトリクスへの給電を停止
    する直前に、画素電極電位、共通電極電位及びゲート電
    極電位について、 ＶPMAX −（ＶCOM0−ＶCOM）＜ＶG＋４（Ｖ） （但し、ＶCOMは共通電極電位、ＶGはゲート電極電位、
    ＶCOM0は通常駆動時における共通電極電位である。）の
    電位条件を満たすタイミングを有するようにすることを
    特徴とするアクティブマトリクス型液晶表示装置。
  7. 【請求項７】 前記タイミングは、前記電位条件におい
    てＶG＝０（Ｖ）、ＶCOM≦−４（Ｖ）となる時間が５ｍ
    sec以上に設定されることを特徴とする請求項６に記載
    のアクティブマトリクス型液晶表示装置。
  8. 【請求項８】 縦横に配置されたデータ線とゲート線と
    の各交点に、画素トランジスタと、該画素トランジスタ
    及び画素電極を介して前記データ線に一端が接続され、
    他端が共通電極に接続される液晶容量を有する画素が配
    置されてなる画素マトリクスと、データ線を駆動するデ
    ータドライバ回路と、ゲート線を駆動するゲートドライ
    バ回路と、前記データドライバ回路及びゲートドライバ
    回路を制御する制御手段とを有し、前記画素マトリクス
    を前記データドライバ回路及びゲートドライバ回路によ
    り反転駆動するアクティブマトリクス型液晶表示装置に
    おいて、 前記制御手段は、表示モードの切替動作もしくはデータ
    線への入力信号の切替動作が行われ前記画素マトリクス
    の反転駆動を再開した直後に、前記表示モードの切替も
    しくはデータ線への入力信号の切替直前に前記画素電極
    及び共通電極間に印加された直流電圧と絶対値が等し
    く、かつ逆極性の直流電圧を重畳した信号を前記データ
    線に入力するようにデータドライバ回路を制御すること
    を特徴とするアクティブマトリクス型液晶表示装置。
  9. 【請求項９】 縦横に配置されたデータ線とゲート線と
    の各交点に、画素トランジスタと、該画素トランジスタ
    及び画素電極を介して前記データ線に一端が接続され、
    他端が共通電極に接続される液晶容量を有する画素が配
    置されてなる画素マトリクスと、データ線を駆動するデ
    ータドライバ回路と、ゲート線を駆動するゲートドライ
    バ回路と、前記データドライバ回路及びゲートドライバ
    回路を制御する制御手段とを有し、前記画素マトリクス
    を前記データドライバ回路及びゲートドライバ回路によ
    り反転駆動するアクティブマトリクス型液晶表示装置に
    おいて、 前記制御手段は、表示モードの切替動作もしくはデータ
    線への入力信号の切替動作が行われ前記画素マトリクス
    の反転駆動を再開した直後に、前記表示モードの切替も
    しくはデータ線への入力信号の切替直前に前記画素電極
    及び共通電極間に印加された直流電圧と絶対値が等し
    く、かつ逆極性の直流電圧のみを前記データ線に入力す
    るようにデータドライバ回路を制御することを特徴とす
    るアクティブマトリクス型液晶表示装置。
  10. 【請求項１０】 前記アクティブマトリクス型液晶表示
    装置は、前記画素マトリクスに光を照射する光源である
    バックライトを有し、 前記制御手段は、表示モードの切替動作もしくはデータ
    線への入力信号の切替動作が行われる期間中、前記画素
    マトリクスに光を照射する光源であるバックライトを消
    灯させることを特徴とする請求項１乃至８のいずれかに
    記載のアクティブマトリクス型液晶表示装置。
JP34139399A 1999-11-30 1999-11-30 アクティブマトリクス型液晶表示装置 Expired - Lifetime JP3367492B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP34139399A JP3367492B2 (ja) 1999-11-30 1999-11-30 アクティブマトリクス型液晶表示装置
US09/723,492 US6504523B1 (en) 1999-11-30 2000-11-28 Active matrix LCD device
TW089125419A TW581909B (en) 1999-11-30 2000-11-29 Active matrix LCD device
KR10-2000-0071737A KR100386991B1 (ko) 1999-11-30 2000-11-29 액티브 매트릭스 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34139399A JP3367492B2 (ja) 1999-11-30 1999-11-30 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JP2001154171A true JP2001154171A (ja) 2001-06-08
JP3367492B2 JP3367492B2 (ja) 2003-01-14

Family

ID=18345726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34139399A Expired - Lifetime JP3367492B2 (ja) 1999-11-30 1999-11-30 アクティブマトリクス型液晶表示装置

Country Status (4)

Country Link
US (1) US6504523B1 (ja)
JP (1) JP3367492B2 (ja)
KR (1) KR100386991B1 (ja)
TW (1) TW581909B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002149120A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 液晶表示装置、情報処理装置、液晶表示装置の電圧供給停止方法、媒体、および情報集合体
JP2002323879A (ja) * 2001-02-21 2002-11-08 Semiconductor Energy Lab Co Ltd 液晶表示装置
WO2013129239A1 (ja) * 2012-02-29 2013-09-06 シャープ株式会社 駆動装置および表示装置
JP2013250523A (ja) * 2012-06-04 2013-12-12 Mitsubishi Electric Corp 液晶表示装置
CN104170002B (zh) * 2012-02-29 2016-11-30 夏普株式会社 驱动装置和显示装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365501B1 (ko) * 2000-12-22 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법
JP2002323876A (ja) * 2001-04-24 2002-11-08 Nec Corp 液晶表示装置における画像表示方法及び液晶表示装置
KR100577993B1 (ko) * 2001-08-20 2006-05-11 엘지전자 주식회사 일렉트로 루미네센스 표시소자의 구동장치
US6807430B2 (en) * 2001-10-24 2004-10-19 Qualcomm Inc. Portable communication device having back-lighting and high key press noise margin
EP1367558A3 (en) * 2002-05-29 2008-08-27 Matsushita Electric Industrial Co., Ltd. Image display method and apparatus comprising luminance adjustment of a light source
KR100479770B1 (ko) 2002-08-29 2005-04-06 엘지.필립스 엘시디 주식회사 오프스트레스에 의한 전계효과트랜지스터의 오프전류 감소방법 및 시스템
JP4381027B2 (ja) * 2003-05-02 2009-12-09 パナソニック株式会社 半導体装置
KR101032947B1 (ko) * 2004-03-18 2011-05-09 삼성전자주식회사 표시 장치 및 그 구동 장치
US7986296B2 (en) * 2004-05-24 2011-07-26 Au Optronics Corporation Liquid crystal display and its driving method
TWI251200B (en) * 2004-07-16 2006-03-11 Au Optronics Corp A liquid crystal display with an image flicker elimination function applied when power-on and an operation method of the same
TWI253037B (en) * 2004-07-16 2006-04-11 Au Optronics Corp A liquid crystal display with image flicker and shadow elimination functions applied when power-off and an operation method of the same
JP4281020B2 (ja) * 2007-02-22 2009-06-17 エプソンイメージングデバイス株式会社 表示装置及び液晶表示装置
CN101315950A (zh) * 2007-05-30 2008-12-03 北京京东方光电科技有限公司 一种薄膜晶体管充电沟道结构
US8169398B2 (en) * 2007-09-11 2012-05-01 Ricoh Company, Limited Liquid crystal display control circuit, operation panel, and image forming apparatus
TWI406249B (zh) * 2009-06-02 2013-08-21 Sitronix Technology Corp 液晶點反轉驅動電路
US8310421B2 (en) * 2010-01-06 2012-11-13 Qualcomm Mems Technologies, Inc. Display drive switch configuration
CN105489182B (zh) * 2016-01-05 2018-01-16 京东方科技集团股份有限公司 显示基板和显示装置
KR102610428B1 (ko) * 2018-11-05 2023-12-07 삼성디스플레이 주식회사 Dc-dc 컨버터, 이를 포함하는 표시 장치 및 그 구동 방법
CN109509456B (zh) 2018-12-26 2020-09-11 惠科股份有限公司 显示器及其显示面板的驱动装置、方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3001317B2 (ja) * 1992-02-05 2000-01-24 日本電気株式会社 アクティブマトリクス型液晶表示装置の駆動方法
JPH05313607A (ja) * 1992-05-12 1993-11-26 Oki Electric Ind Co Ltd アクティブマトリクス型液晶表示装置
JP3162190B2 (ja) * 1992-07-06 2001-04-25 株式会社日立製作所 アクティブマトリクス型液晶表示装置及びその駆動方法
JPH0634941A (ja) * 1992-07-17 1994-02-10 Hitachi Ltd アクティブマトリクス型液晶表示装置の駆動方法
KR100367869B1 (ko) 1993-09-20 2003-06-09 가부시끼가이샤 히다치 세이사꾸쇼 액정표시장치
JP3451717B2 (ja) * 1994-04-22 2003-09-29 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
JP3424387B2 (ja) * 1995-04-11 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002149120A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 液晶表示装置、情報処理装置、液晶表示装置の電圧供給停止方法、媒体、および情報集合体
JP4709371B2 (ja) * 2000-11-08 2011-06-22 東芝モバイルディスプレイ株式会社 液晶表示装置、および液晶表示装置の電圧供給停止方法
JP2002323879A (ja) * 2001-02-21 2002-11-08 Semiconductor Energy Lab Co Ltd 液晶表示装置
WO2013129239A1 (ja) * 2012-02-29 2013-09-06 シャープ株式会社 駆動装置および表示装置
CN104170002A (zh) * 2012-02-29 2014-11-26 夏普株式会社 驱动装置和显示装置
JPWO2013129239A1 (ja) * 2012-02-29 2015-07-30 シャープ株式会社 駆動装置および表示装置
US9412324B2 (en) 2012-02-29 2016-08-09 Sharp Kabushiki Kaisha Drive device and display device
CN104170002B (zh) * 2012-02-29 2016-11-30 夏普株式会社 驱动装置和显示装置
JP2013250523A (ja) * 2012-06-04 2013-12-12 Mitsubishi Electric Corp 液晶表示装置

Also Published As

Publication number Publication date
KR100386991B1 (ko) 2003-06-12
US6504523B1 (en) 2003-01-07
TW581909B (en) 2004-04-01
JP3367492B2 (ja) 2003-01-14
KR20010052033A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
JP3367492B2 (ja) アクティブマトリクス型液晶表示装置
JP4937271B2 (ja) アクティブマトリクス基板を備えた表示装置
US8390552B2 (en) Display device, and circuit and method for driving the same
US20090009459A1 (en) Display Device and Method for Driving Same
US20010009411A1 (en) Liquid crystal display device for preventing an afterimage
US20020118154A1 (en) LCD and driving method thereof
US8144089B2 (en) Liquid crystal display device and driving method thereof
US8441424B2 (en) Liquid crystal display device and method of driving the same
US20030179172A1 (en) Driving method for liquid crystal display apparatus and liquid crystal display apparatus
US20090027321A1 (en) Method of driving liquid crystal display device, liquid crystal display device, and portable electronic apparatus
US7583348B2 (en) Pixel structure for liquid crystal display
JP2003315766A (ja) 液晶表示装置
US20020109652A1 (en) Liquid crystal display panel and driving method thereof
US7034790B2 (en) Liquid crystal display drive method and liquid crystal display
US20080224992A1 (en) Electrophoretic display and method of driving the same
JPH05216443A (ja) 液晶表示装置
US20040150781A1 (en) Liquid crystal display for mobile phone
US6738107B2 (en) Liquid crystal display device
JP2002149117A (ja) 液晶表示装置
JP2002014321A (ja) 表示装置およびそれを備えた電子機器
JP2008276116A (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP2003035895A (ja) 液晶表示装置
US8436954B2 (en) Method of driving liquid crystal display device, and liquid crystal display device
JP2002202494A (ja) 液晶表示装置の駆動方法および液晶表示装置
JP2002169522A (ja) 液晶表示装置、及び液晶表示装置を用いた画像表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021008

R150 Certificate of patent or registration of utility model

Ref document number: 3367492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071108

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081108

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091108

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101108

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111108

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111108

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111108

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121108

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131108

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term