JP2002169522A - 液晶表示装置、及び液晶表示装置を用いた画像表示装置 - Google Patents
液晶表示装置、及び液晶表示装置を用いた画像表示装置Info
- Publication number
- JP2002169522A JP2002169522A JP2000372923A JP2000372923A JP2002169522A JP 2002169522 A JP2002169522 A JP 2002169522A JP 2000372923 A JP2000372923 A JP 2000372923A JP 2000372923 A JP2000372923 A JP 2000372923A JP 2002169522 A JP2002169522 A JP 2002169522A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- potential
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】電源供給停止後に電源を再投入した際のフリッ
カの発生を防止した液晶表示装置及び画像表示装置を実
現する。 【解決手段】互いに対向配置される第1と第2の基板を有
し、第1と第2の基板の間に液晶層を有し、一方の基板上
にアクティブ素子、該アクティブ素子を動作させるため
の走査信号線、及び該アクティブ素子の動作により映像
信号が供給される画素電極を有し、該画素電極と液晶層
の間に配向膜を有し、前記一方もしくは他方の基板上に
基準電極を有し、該画素電極と基準電極の間に電位差を
生じせしめることにより表示を行う液晶表示装置におい
て、外部から液晶表示装置への電源供給を停止した際
に、前記画素電極の電位を急速に開放する。
カの発生を防止した液晶表示装置及び画像表示装置を実
現する。 【解決手段】互いに対向配置される第1と第2の基板を有
し、第1と第2の基板の間に液晶層を有し、一方の基板上
にアクティブ素子、該アクティブ素子を動作させるため
の走査信号線、及び該アクティブ素子の動作により映像
信号が供給される画素電極を有し、該画素電極と液晶層
の間に配向膜を有し、前記一方もしくは他方の基板上に
基準電極を有し、該画素電極と基準電極の間に電位差を
生じせしめることにより表示を行う液晶表示装置におい
て、外部から液晶表示装置への電源供給を停止した際
に、前記画素電極の電位を急速に開放する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置及び液
晶表示装置を用いた画像表示装置に関わる。
晶表示装置を用いた画像表示装置に関わる。
【０００２】
【従来の技術】液晶表示装置は、その薄型、低消費電力
の特性により広く使われている。
の特性により広く使われている。
【０００３】特に、アクティブ素子を有する液晶表示装
置は、それぞれの画素電極に、選択的に電位を与え、保
持させる機能を有するため、アクティブ素子を持たない
タイプより画質が優れる点から、液晶表示装置には同方
式が広く用いられている。
置は、それぞれの画素電極に、選択的に電位を与え、保
持させる機能を有するため、アクティブ素子を持たない
タイプより画質が優れる点から、液晶表示装置には同方
式が広く用いられている。
【０００４】特に、アクティブ素子を有する液晶表示装
置は、それぞれの画素電極に、選択的に電位を与え、保
持させる機能を有するため、アクティブ素子を持たない
タイプより画質が優れる点から、液晶表示装置には同方
式が広く用いられている。
置は、それぞれの画素電極に、選択的に電位を与え、保
持させる機能を有するため、アクティブ素子を持たない
タイプより画質が優れる点から、液晶表示装置には同方
式が広く用いられている。
【０００５】また画像表示装置としてはいわゆるブラウ
ン管を用いた物が知られているが、同様に液晶表示装置
を用いた画像表示装置が知られており、ブラウン管を用
いた場合よりフリッカと総称される画面のちらつきが少
なく、体感的に目に優しい特性が知られている。この液
晶表示装置を用いた画像表示装置としては、液晶モニ
タ、ノートＰＣ，液晶ＴＶ，液晶一体型ＰＣ，ＰＤＡ
等、幅広い画像表示装置が実用化されている。
ン管を用いた物が知られているが、同様に液晶表示装置
を用いた画像表示装置が知られており、ブラウン管を用
いた場合よりフリッカと総称される画面のちらつきが少
なく、体感的に目に優しい特性が知られている。この液
晶表示装置を用いた画像表示装置としては、液晶モニ
タ、ノートＰＣ，液晶ＴＶ，液晶一体型ＰＣ，ＰＤＡ
等、幅広い画像表示装置が実用化されている。
【０００６】
【発明が解決しようとする課題】しかしながら、発明者
らが研究を進めた結果、アクティブ素子を有する液晶表
示装置には、その動作停止時、すなわち外部からの電源
の供給が停止した後に、再び該液晶表示装置を動作状態
に移行せしめた場合に、いわゆるフリッカ、すなわち画
面のちらつきが現れる場合があるという新たな課題を見
出した。
らが研究を進めた結果、アクティブ素子を有する液晶表
示装置には、その動作停止時、すなわち外部からの電源
の供給が停止した後に、再び該液晶表示装置を動作状態
に移行せしめた場合に、いわゆるフリッカ、すなわち画
面のちらつきが現れる場合があるという新たな課題を見
出した。
【０００７】特に、この現象が、電源供給停止から再投
入までの時間が比較的短時間である場合に著しいことを
見出した。
入までの時間が比較的短時間である場合に著しいことを
見出した。
【０００８】そして、画素電極と配向膜の間に絶縁層を
有する構成、あるいは同一基板上に画素電極と基準電極
を有し、かつこれらの形成層の間に絶縁層がある場合、
さらに著しいことを見出した。
有する構成、あるいは同一基板上に画素電極と基準電極
を有し、かつこれらの形成層の間に絶縁層がある場合、
さらに著しいことを見出した。
【０００９】画像表示装置に、ブラウン管の代わりに液
晶表示装置を用いることの利点の代表例は、前述のよう
に薄型、低消費電力に加え、フリッカが少ないことであ
る。しかし画像表示装置での液晶表示装置への電源供給
の遮断及び再投入の時間が短い場合には、液晶表示装置
を用いた画像表示装置においても、その再投入直後から
数秒〜数十秒に渡り、このフリッカが生じる場合がある
ことを見出した。これは、液晶表示装置の利点の１つを
失いかねない深刻な課題であり、発明者らはこの課題の
現象解明と対策に取り組んだ。
晶表示装置を用いることの利点の代表例は、前述のよう
に薄型、低消費電力に加え、フリッカが少ないことであ
る。しかし画像表示装置での液晶表示装置への電源供給
の遮断及び再投入の時間が短い場合には、液晶表示装置
を用いた画像表示装置においても、その再投入直後から
数秒〜数十秒に渡り、このフリッカが生じる場合がある
ことを見出した。これは、液晶表示装置の利点の１つを
失いかねない深刻な課題であり、発明者らはこの課題の
現象解明と対策に取り組んだ。
【００１０】その結果、以下に詳述するような現象が、
その主たる原因であると解明するに至った。
その主たる原因であると解明するに至った。
【００１１】アクティブ素子を有する液晶表示装置で
は、画素電極には走査信号線にアクティブ素子をＯＮ状
態とするための選択電位が加わった場合に、選択的に電
位が書き込まれ、時間的に大部分の間は、走査信号線に
アクティブ素子をＯＦＦ状態とするための非選択電位が
加わることにより、ＯＮ状態で印加された電圧が保持さ
れる。時間的に大部分がＯＦＦ状態である理由は、液晶
表示装置は複数本の走査信号線を順次選択する駆動を行
うのが通例であるため、例えば最低７６８本の走査信号
線を持つＸＧＡ対応の液晶表示装置においては、ＯＦＦ
状態を選択されている時間は、ＯＮ状態を選択されてい
る時間の（７６８−１）倍以上であることが、一般的な
駆動方法だからである。
は、画素電極には走査信号線にアクティブ素子をＯＮ状
態とするための選択電位が加わった場合に、選択的に電
位が書き込まれ、時間的に大部分の間は、走査信号線に
アクティブ素子をＯＦＦ状態とするための非選択電位が
加わることにより、ＯＮ状態で印加された電圧が保持さ
れる。時間的に大部分がＯＦＦ状態である理由は、液晶
表示装置は複数本の走査信号線を順次選択する駆動を行
うのが通例であるため、例えば最低７６８本の走査信号
線を持つＸＧＡ対応の液晶表示装置においては、ＯＦＦ
状態を選択されている時間は、ＯＮ状態を選択されてい
る時間の（７６８−１）倍以上であることが、一般的な
駆動方法だからである。
【００１２】また液晶表示装置は、通常液晶材料の劣化
を防止するため、画素電極と基準電極の間に加わる電位
を交流化し、直流電圧が長時間に亘り連続して印加する
のを防止している。しかしこの効果は、あくまで１つも
しくは複数のフレーム単位で画素電極と基準電極の間に
加わる電位の極性を反転させることにより、長時間平均
としては直流電圧の印加を防止しているのみであり、各
フレーム単位で見た場合、画素電極にはほぼ一定の電位
が加わっていることは変わっていない。そして、この１
つもしくは複数のフレーム単位で画素電極と基準電極の
間に加わる電位の極性を反転する駆動は、あくまで液晶
表示装置に電源が供給されている場合のみ為しうること
であり、すなわち電源供給が停止した後は、画素電極に
はほぼ一定の電位が加わったままとなるのである。そし
て、アクティブ素子によりＯＦＦ状態に保たれた時点
で、液晶表示装置への電源の供給が遮断された画素電極
は、そのままＯＦＦ状態に比較的長時間維持されること
になり、画素電極には長時間一定電位が加わり続けるこ
とになる。
を防止するため、画素電極と基準電極の間に加わる電位
を交流化し、直流電圧が長時間に亘り連続して印加する
のを防止している。しかしこの効果は、あくまで１つも
しくは複数のフレーム単位で画素電極と基準電極の間に
加わる電位の極性を反転させることにより、長時間平均
としては直流電圧の印加を防止しているのみであり、各
フレーム単位で見た場合、画素電極にはほぼ一定の電位
が加わっていることは変わっていない。そして、この１
つもしくは複数のフレーム単位で画素電極と基準電極の
間に加わる電位の極性を反転する駆動は、あくまで液晶
表示装置に電源が供給されている場合のみ為しうること
であり、すなわち電源供給が停止した後は、画素電極に
はほぼ一定の電位が加わったままとなるのである。そし
て、アクティブ素子によりＯＦＦ状態に保たれた時点
で、液晶表示装置への電源の供給が遮断された画素電極
は、そのままＯＦＦ状態に比較的長時間維持されること
になり、画素電極には長時間一定電位が加わり続けるこ
とになる。
【００１３】一方、基準電極には、通常画素単位でのア
クティブ素子を介さずに、直接電位が供給されるため、
逆に液晶表示装置への電源供給が停止した後は、すばや
くＧＮＤ電位に至ることになる。
クティブ素子を介さずに、直接電位が供給されるため、
逆に液晶表示装置への電源供給が停止した後は、すばや
くＧＮＤ電位に至ることになる。
【００１４】この結果、アクティブ素子を有する液晶表
示装置において、液晶表示装置への電源供給が停止した
場合には、長時間に亘り画素電極−基準電極間に直流電
位差が与えられることになり、画素が直流に帯電するこ
とになる。このため、再び液晶表示装置に電源が供給さ
れても、その際の画素電極―基準電極間の電位は、残留
した直流電位の上に、交流信号を載せる形の駆動となる
ため、極性間で液晶駆動電圧にアンバランスが生じ、フ
リッカが発生するに至ったことが判明した。
示装置において、液晶表示装置への電源供給が停止した
場合には、長時間に亘り画素電極−基準電極間に直流電
位差が与えられることになり、画素が直流に帯電するこ
とになる。このため、再び液晶表示装置に電源が供給さ
れても、その際の画素電極―基準電極間の電位は、残留
した直流電位の上に、交流信号を載せる形の駆動となる
ため、極性間で液晶駆動電圧にアンバランスが生じ、フ
リッカが発生するに至ったことが判明した。
【００１５】さらに、フリッカの発生が、電源供給停止
から再投入までの時間が比較的短時間である場合に著し
いことの原因として、液晶表示装置への電源供給の停止
後、長時間経過した後には、走査信号線の電位がＧＮＤ
状態に収束するため、微量ながらアクティブ素子から画
素電極に蓄積した電荷のリークが生じ、やがて画素電極
に蓄積した電荷が全てリークした後に再投入すれば、上
述の画素電極―基準電極間への直流電位残留は解消され
ているため、フリッカが発生せず、したがって見た目上
は電源供給停止から再投入までの時間が比較的短時間で
ある場合にフリッカが著しいものとして認識されること
が判明した。
から再投入までの時間が比較的短時間である場合に著し
いことの原因として、液晶表示装置への電源供給の停止
後、長時間経過した後には、走査信号線の電位がＧＮＤ
状態に収束するため、微量ながらアクティブ素子から画
素電極に蓄積した電荷のリークが生じ、やがて画素電極
に蓄積した電荷が全てリークした後に再投入すれば、上
述の画素電極―基準電極間への直流電位残留は解消され
ているため、フリッカが発生せず、したがって見た目上
は電源供給停止から再投入までの時間が比較的短時間で
ある場合にフリッカが著しいものとして認識されること
が判明した。
【００１６】これらは、画素電極上に配向膜がある場
合、該配向膜がこれが電荷をトラップする作用を示すた
め、さらに悪化することも合わせて判明した。
合、該配向膜がこれが電荷をトラップする作用を示すた
め、さらに悪化することも合わせて判明した。
【００１７】そしてさらに、画素電極と配向膜の間に絶
縁層を有する構成、あるいは同一基板上に画素電極と基
準電極を有し、かつこれらの形成層の間に絶縁層がある
場合、これらが電荷をトラップする作用を示すため、さ
らにフリッカ現象が悪化することが判明した。
縁層を有する構成、あるいは同一基板上に画素電極と基
準電極を有し、かつこれらの形成層の間に絶縁層がある
場合、これらが電荷をトラップする作用を示すため、さ
らにフリッカ現象が悪化することが判明した。
【００１８】特にこの画素電極と配向膜の間に絶縁層を
有する構成、あるいは同一基板上に画素電極と基準電極
を有し、かつこれらの形成層の間に絶縁層がある場合の
液晶表示装置は、広視野角を実現しうる構成として知ら
れるため、液晶モニタ、液晶ＴＶ向けにブラウン管代替
として今後の展開が期待されている方式であるため、こ
のような構成の液晶表示装置においてさらにフリッカ特
性の悪化があるということは、非常に大きな問題であ
る。
有する構成、あるいは同一基板上に画素電極と基準電極
を有し、かつこれらの形成層の間に絶縁層がある場合の
液晶表示装置は、広視野角を実現しうる構成として知ら
れるため、液晶モニタ、液晶ＴＶ向けにブラウン管代替
として今後の展開が期待されている方式であるため、こ
のような構成の液晶表示装置においてさらにフリッカ特
性の悪化があるということは、非常に大きな問題であ
る。
【００１９】本発明はこのような事情に基づいてなされ
たものであり、その目的は液晶表示装置への電源供給の
遮断後、再投入した場合に、フリッカの発生を抑制でき
る液晶表示装置を提供し、さらにこの液晶表示装置を用
いることによりフリッカの発生を抑制した画像表示装置
を提供することにある。
たものであり、その目的は液晶表示装置への電源供給の
遮断後、再投入した場合に、フリッカの発生を抑制でき
る液晶表示装置を提供し、さらにこの液晶表示装置を用
いることによりフリッカの発生を抑制した画像表示装置
を提供することにある。
【００２０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの該要を簡単に説明すれば、
以下の通りである。
発明のうち、代表的なものの該要を簡単に説明すれば、
以下の通りである。
【００２１】手段１． 互いに対向配置される第1と第2
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行う液晶表示
装置において、外部から液晶表示装置への電源供給停止
後の走査信号線の電位が、GNDレベル以上となる状態を
有することを特徴とするものである。
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行う液晶表示
装置において、外部から液晶表示装置への電源供給停止
後の走査信号線の電位が、GNDレベル以上となる状態を
有することを特徴とするものである。
【００２２】手段２． 互いに対向配置される第1と第2
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行う液晶表示
装置において、外部から液晶表示装置への電源供給停止
後の走査信号線の電位が、該電源供給停止後一旦上昇
し、やがてGNDレベルに収束する山なりの特性を有する
ことを特徴とするものである。
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行う液晶表示
装置において、外部から液晶表示装置への電源供給停止
後の走査信号線の電位が、該電源供給停止後一旦上昇
し、やがてGNDレベルに収束する山なりの特性を有する
ことを特徴とするものである。
【００２３】手段３． 互いに対向配置される第1と第2
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行う液晶表示
装置において、外部から液晶表示装置への電源供給停止
後の走査信号線の電位を、電源供給中の通常駆動状態と
切り替える回路を有することを特徴とするものである。
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行う液晶表示
装置において、外部から液晶表示装置への電源供給停止
後の走査信号線の電位を、電源供給中の通常駆動状態と
切り替える回路を有することを特徴とするものである。
【００２４】手段４． 互いに対向配置される第1と第2
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行い、前記走
査信号線の電位は走査信号線駆動回路より印加され、該
走査信号線駆動回路は走査信号線の非選択電位用電源が
供給される入力端子を有する液晶表示装置において、外
部から液晶表示装置への電源供給停止後の、前記非選択
電位用電源が供給される入力端子への入力電圧を、通常
の駆動状態と切り替える回路を有することを特徴とする
ものである。
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行い、前記走
査信号線の電位は走査信号線駆動回路より印加され、該
走査信号線駆動回路は走査信号線の非選択電位用電源が
供給される入力端子を有する液晶表示装置において、外
部から液晶表示装置への電源供給停止後の、前記非選択
電位用電源が供給される入力端子への入力電圧を、通常
の駆動状態と切り替える回路を有することを特徴とする
ものである。
【００２５】手段５． 互いに対向配置される第1と第2
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行い、前記走
査信号線の電位は走査信号線駆動回路より印加され、該
走査信号線駆動回路は走査信号線の非選択電位用電源が
供給される入力端子を有する液晶表示装置において、外
部から液晶表示装置への電源供給停止後の、前記非選択
電位用電源が供給される入力端子への入力電圧を、通常
の駆動状態と異なる値とするための回路を有し、該回路
はツェナーダイオードを有することを特徴とするもので
ある。
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行い、前記走
査信号線の電位は走査信号線駆動回路より印加され、該
走査信号線駆動回路は走査信号線の非選択電位用電源が
供給される入力端子を有する液晶表示装置において、外
部から液晶表示装置への電源供給停止後の、前記非選択
電位用電源が供給される入力端子への入力電圧を、通常
の駆動状態と異なる値とするための回路を有し、該回路
はツェナーダイオードを有することを特徴とするもので
ある。
【００２６】手段６． 互いに対向配置される第1と第2
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行い、前記走
査信号線の電位は走査信号線駆動回路より印加され、該
走査信号線駆動回路は走査信号線の非選択電位用電源が
供給される入力端子を有する液晶表示装置において、前
記走査信号線の非選択電位用電源が供給される入力端子
の電位は、外部から液晶表示装置への電源供給停止後
に、GNDレベル以上となる状態を有することを特徴とす
るものである。
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行い、前記走
査信号線の電位は走査信号線駆動回路より印加され、該
走査信号線駆動回路は走査信号線の非選択電位用電源が
供給される入力端子を有する液晶表示装置において、前
記走査信号線の非選択電位用電源が供給される入力端子
の電位は、外部から液晶表示装置への電源供給停止後
に、GNDレベル以上となる状態を有することを特徴とす
るものである。
【００２７】手段７． 互いに対向配置される第1と第2
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行い、前記走
査信号線の電位は走査信号線駆動回路より印加され、該
走査信号線駆動回路は走査信号線の非選択電位用電源が
供給される入力端子を有する液晶表示装置において、前
記走査信号線の非選択電位用電源が供給される入力端子
の電位は、外部から液晶表示装置への電源供給停止後に
一旦上昇し、やがて収束する山なりの特性を有すること
を特徴とするものである。
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行い、前記走
査信号線の電位は走査信号線駆動回路より印加され、該
走査信号線駆動回路は走査信号線の非選択電位用電源が
供給される入力端子を有する液晶表示装置において、前
記走査信号線の非選択電位用電源が供給される入力端子
の電位は、外部から液晶表示装置への電源供給停止後に
一旦上昇し、やがて収束する山なりの特性を有すること
を特徴とするものである。
【００２８】手段８． 互いに対向配置される第1と第2
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行う液晶表示
装置において、外部から液晶表示装置への電源供給を停
止した際に、前記画素電極の電位を急速に開放すること
を特徴とするものである。
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行う液晶表示
装置において、外部から液晶表示装置への電源供給を停
止した際に、前記画素電極の電位を急速に開放すること
を特徴とするものである。
【００２９】手段９． 互いに対向配置される第1と第2
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行う液晶表示
装置において、外部から液晶表示装置への電源供給を停
止した際に、画素への電荷の残留を抑制し、再度電源が
供給された際にフリッカの発生を防止することを特徴と
するものである。
の基板を有し、第1と第2の基板の間に液晶層を有し、一
方の基板上にアクティブ素子、該アクティブ素子を動作
させるための走査信号線、及び該アクティブ素子の動作
により映像信号が供給される画素電極を有し、該画素電
極と液晶層の間に配向膜を有し、前記一方もしくは他方
の基板上に基準電極を有し、該画素電極と基準電極の間
に電位差を生じせしめることにより表示を行う液晶表示
装置において、外部から液晶表示装置への電源供給を停
止した際に、画素への電荷の残留を抑制し、再度電源が
供給された際にフリッカの発生を防止することを特徴と
するものである。
【００３０】手段１０． 互いに対向配置される第1と
第2の基板を有し、第1と第2の基板の間に液晶層を有
し、一方の基板上にアクティブ素子、該アクティブ素子
を動作させるための走査信号線、及び該アクティブ素子
の動作により映像信号が供給される画素電極を有し、該
画素電極と液晶層の間に配向膜を有し、前記一方もしく
は他方の基板上に基準電極を有し、該画素電極と基準電
極の間に電位差を生じせしめることにより表示を行う液
晶表示装置において、外部から液晶表示装置への電源供
給を停止した際に、画素電極の電位をリセットすること
を特徴とするものである。
第2の基板を有し、第1と第2の基板の間に液晶層を有
し、一方の基板上にアクティブ素子、該アクティブ素子
を動作させるための走査信号線、及び該アクティブ素子
の動作により映像信号が供給される画素電極を有し、該
画素電極と液晶層の間に配向膜を有し、前記一方もしく
は他方の基板上に基準電極を有し、該画素電極と基準電
極の間に電位差を生じせしめることにより表示を行う液
晶表示装置において、外部から液晶表示装置への電源供
給を停止した際に、画素電極の電位をリセットすること
を特徴とするものである。
【００３１】以上の手段の少なくとも１つを採用するこ
とにより、画素電極への電荷の残留を抑制することが実
現できるため、本願の課題を解決した液晶表示装置及び
本願の課題を解決した画像表示装置を実現することがで
きる。
とにより、画素電極への電荷の残留を抑制することが実
現できるため、本願の課題を解決した液晶表示装置及び
本願の課題を解決した画像表示装置を実現することがで
きる。
【００３２】また更なる手段、効果に関しては請求項を
含む本明細書の中において明らかとなるであろう。
含む本明細書の中において明らかとなるであろう。
【００３３】
【発明の実施の形態】以下、本発明による液晶表示装置
及び画像表示装置の実施例を説明する。
及び画像表示装置の実施例を説明する。
【００３４】〔実施例１〕アクティブ素子を有する液晶
表示装置においては、その動作停止時、すなわち外部か
らの電源の供給が停止した後に、再び該液晶表示装置を
動作状態に移行せしめた場合に、いわゆるフリッカ、す
なわち画面のちらつきが現れる場合があるという新たな
課題を見出した。特に、この現象が、電源供給停止から
再投入までの時間が比較的短時間である場合に著しいこ
とを見出した。
表示装置においては、その動作停止時、すなわち外部か
らの電源の供給が停止した後に、再び該液晶表示装置を
動作状態に移行せしめた場合に、いわゆるフリッカ、す
なわち画面のちらつきが現れる場合があるという新たな
課題を見出した。特に、この現象が、電源供給停止から
再投入までの時間が比較的短時間である場合に著しいこ
とを見出した。
【００３５】図４１に、本現象の発生する例を示す。通
常表示Ａとして示す通常表示状態では、フリッカは発生
しない。しかし、一度液晶表示装置への電源の供給を停
止し、すなわち電源切断状態としたのち、再び通常表示
Ｂと示す通常の画像表示状態に復帰した際に、強い画面
のちらつき、いわゆるフリッカが発生する場合があるこ
とを見出した。特に、この現象が、電源供給停止から再
投入までの時間が比較的短時間である場合に著しいこと
を見出した。
常表示Ａとして示す通常表示状態では、フリッカは発生
しない。しかし、一度液晶表示装置への電源の供給を停
止し、すなわち電源切断状態としたのち、再び通常表示
Ｂと示す通常の画像表示状態に復帰した際に、強い画面
のちらつき、いわゆるフリッカが発生する場合があるこ
とを見出した。特に、この現象が、電源供給停止から再
投入までの時間が比較的短時間である場合に著しいこと
を見出した。
【００３６】図４２は、図４１の電源切断状態に相当す
る、電源遮断時間が短時間である場合の、再投入後のフ
リッカの発生時間を示す評価結果の一例である。バック
ライトＢＬがＯＮの状態で電源遮断を行った場合、電源
遮断時間が長いほど、電源再投入後、すなわち図４１に
通常表示Ｂと示す通常表示状態を再開した際のフリッカ
発生時間は増大していく。図示していないが、この場合
の再投入後のフリッカ発生時間は、電源遮断時間が５分
程度で最高値を示し、それ以降では減少に転じ、遮断時
間が１時間を超えると発生しないことを見出した。ま
た、バックライトＢＬをＯＮの状態で電源遮断を行った
場合、電源遮断時間が１秒を超える範囲では、遮断時間
延長と共に再投入後のフリッカ発生時間が低減すること
も見出した。
る、電源遮断時間が短時間である場合の、再投入後のフ
リッカの発生時間を示す評価結果の一例である。バック
ライトＢＬがＯＮの状態で電源遮断を行った場合、電源
遮断時間が長いほど、電源再投入後、すなわち図４１に
通常表示Ｂと示す通常表示状態を再開した際のフリッカ
発生時間は増大していく。図示していないが、この場合
の再投入後のフリッカ発生時間は、電源遮断時間が５分
程度で最高値を示し、それ以降では減少に転じ、遮断時
間が１時間を超えると発生しないことを見出した。ま
た、バックライトＢＬをＯＮの状態で電源遮断を行った
場合、電源遮断時間が１秒を超える範囲では、遮断時間
延長と共に再投入後のフリッカ発生時間が低減すること
も見出した。
【００３７】発明者らは、本現象の原因を以下のように
解明するに至った。すなわち、アクティブ素子を有する
液晶表示装置では、画素電極には走査信号線にアクティ
ブ素子をＯＮ状態とするための選択電位が加わった場合
に、選択的に電位が書き込まれ、時間的に大部分の間
は、走査信号線にアクティブ素子をＯＦＦ状態とするた
めの非選択電位が加わることにより、ＯＮ状態で印加さ
れた電圧が保持される。時間的に大部分がＯＦＦ状態で
ある理由は、液晶表示装置は複数本の走査信号線を順次
選択する駆動を行うのが通例であるため、例えば最低７
６８本の走査信号線を持つＸＧＡ対応の液晶表示装置に
おいては、ＯＦＦ状態を選択されている時間は、ＯＮ状
態を選択されている時間の（７６８−１）倍以上である
ことが、一般的な駆動方法だからである。また液晶表示
装置は、通常液晶材料の劣化を防止するため、画素電極
と基準電極の間に加わる電位を交流化し、直流電圧が長
時間に亘り連続して印加するのを防止している。しかし
この効果は、あくまで１つもしくは複数のフレーム単位
で画素電極と基準電極の間に加わる電位の極性を反転さ
せることにより、長時間平均としては直流電圧の印加を
防止しているのみであり、各フレーム単位で見た場合、
画素電極にはほぼ一定の電位が加わっていることは変わ
っていない。そして、この１つもしくは複数のフレーム
単位で画素電極と基準電極の間に加わる電位の極性を反
転する駆動は、あくまで液晶表示装置に電源が供給され
ている場合のみ為しうることであり、すなわち電源供給
が停止した後は、画素電極にはほぼ一定の電位が加わっ
たままとなるのである。そして、アクティブ素子により
ＯＦＦ状態に保たれた時点で、液晶表示装置への電源の
供給が遮断された画素電極は、そのままＯＦＦ状態に比
較的長時間維持されることになり、画素電極には長時間
一定電位が加わり続けることになる。
解明するに至った。すなわち、アクティブ素子を有する
液晶表示装置では、画素電極には走査信号線にアクティ
ブ素子をＯＮ状態とするための選択電位が加わった場合
に、選択的に電位が書き込まれ、時間的に大部分の間
は、走査信号線にアクティブ素子をＯＦＦ状態とするた
めの非選択電位が加わることにより、ＯＮ状態で印加さ
れた電圧が保持される。時間的に大部分がＯＦＦ状態で
ある理由は、液晶表示装置は複数本の走査信号線を順次
選択する駆動を行うのが通例であるため、例えば最低７
６８本の走査信号線を持つＸＧＡ対応の液晶表示装置に
おいては、ＯＦＦ状態を選択されている時間は、ＯＮ状
態を選択されている時間の（７６８−１）倍以上である
ことが、一般的な駆動方法だからである。また液晶表示
装置は、通常液晶材料の劣化を防止するため、画素電極
と基準電極の間に加わる電位を交流化し、直流電圧が長
時間に亘り連続して印加するのを防止している。しかし
この効果は、あくまで１つもしくは複数のフレーム単位
で画素電極と基準電極の間に加わる電位の極性を反転さ
せることにより、長時間平均としては直流電圧の印加を
防止しているのみであり、各フレーム単位で見た場合、
画素電極にはほぼ一定の電位が加わっていることは変わ
っていない。そして、この１つもしくは複数のフレーム
単位で画素電極と基準電極の間に加わる電位の極性を反
転する駆動は、あくまで液晶表示装置に電源が供給され
ている場合のみ為しうることであり、すなわち電源供給
が停止した後は、画素電極にはほぼ一定の電位が加わっ
たままとなるのである。そして、アクティブ素子により
ＯＦＦ状態に保たれた時点で、液晶表示装置への電源の
供給が遮断された画素電極は、そのままＯＦＦ状態に比
較的長時間維持されることになり、画素電極には長時間
一定電位が加わり続けることになる。
【００３８】一方、基準電極には、通常画素単位でのア
クティブ素子を介さずに、直接電位が供給されるため、
逆に液晶表示装置への電源供給が停止した後は、すばや
くＧＮＤ電位に至ることになる。
クティブ素子を介さずに、直接電位が供給されるため、
逆に液晶表示装置への電源供給が停止した後は、すばや
くＧＮＤ電位に至ることになる。
【００３９】この結果、アクティブ素子を有する液晶表
示装置において、液晶表示装置への電源供給が停止した
場合には、長時間に亘り画素電極−基準電極間に直流電
位差が与えられることになり、画素が直流に帯電するこ
とになる。このため、再び液晶表示装置に電源が供給さ
れても、その際の画素電極―基準電極間の電位は、残留
した直流電位の上に、交流信号を載せる形の駆動となる
ため、極性間で液晶駆動電圧にアンバランスが生じ、フ
リッカが発生するに至ったことが判明した。
示装置において、液晶表示装置への電源供給が停止した
場合には、長時間に亘り画素電極−基準電極間に直流電
位差が与えられることになり、画素が直流に帯電するこ
とになる。このため、再び液晶表示装置に電源が供給さ
れても、その際の画素電極―基準電極間の電位は、残留
した直流電位の上に、交流信号を載せる形の駆動となる
ため、極性間で液晶駆動電圧にアンバランスが生じ、フ
リッカが発生するに至ったことが判明した。
【００４０】そしてアクティブ素子を有する液晶表示装
置では、通常の表示状態での保持特性を改善するため、
前段の走査信号線と共通電極の間に絶縁層を介して重畳
領域を設けて形成する付加容量Ｃａｄｄ、もしくは基準
電位と共通電極の間に絶縁層を介して同一基板上で重畳
する領域を設け形成する保持容量Ｃｓｔｇの一方もしく
は双方を用いるため、さらに画素電極に長時間一定電位
が加わり続けることになっているものと判明した。
置では、通常の表示状態での保持特性を改善するため、
前段の走査信号線と共通電極の間に絶縁層を介して重畳
領域を設けて形成する付加容量Ｃａｄｄ、もしくは基準
電位と共通電極の間に絶縁層を介して同一基板上で重畳
する領域を設け形成する保持容量Ｃｓｔｇの一方もしく
は双方を用いるため、さらに画素電極に長時間一定電位
が加わり続けることになっているものと判明した。
【００４１】さらに、図４２より、以下の知見を導き出
すに至った。すなわち実験的に、ＢＬがＯＮ及びＯＦＦ
で、電源再投入後のフリッカ発生時間に差があり、特に
ＢＬがＯＮの場合は、電源遮断時間が長いほどフリッカ
は発生し難くなる。まずこの理由を説明する。本調査で
用いた液晶表示装置は、アクティブ素子としてＴＦＴを
用いているため、半導体層を有する。それゆえ、程度の
差はあれホトコンダクション、すなわち光が半導体層に
照射した際に画素電極に保持された電荷がリークする現
象が生じる。図４２では、この現象によるリークは０．
５〜１．０秒位から顕著になっていると考えられる。実
使用での保持期間は、一例としてフレーム周波数６０Ｈ
ｚの場合には高々１６．６ｍｓでしかないため、実使用
状態ではリークは僅かなレベルに抑えられている。この
目的で、半導体層に直接光が当たらないように遮光層Ｂ
Ｍが形成されているためである。しかし図４２の２．５
秒に至るような時間では、ＴＦＴのリークが生じるた
め、逆にこれにより画素電極の電荷が開放されるため、
電源再投入後のフリッカの発生時間がＢＬ ＯＦＦの場
合より短いものと判明した。
すに至った。すなわち実験的に、ＢＬがＯＮ及びＯＦＦ
で、電源再投入後のフリッカ発生時間に差があり、特に
ＢＬがＯＮの場合は、電源遮断時間が長いほどフリッカ
は発生し難くなる。まずこの理由を説明する。本調査で
用いた液晶表示装置は、アクティブ素子としてＴＦＴを
用いているため、半導体層を有する。それゆえ、程度の
差はあれホトコンダクション、すなわち光が半導体層に
照射した際に画素電極に保持された電荷がリークする現
象が生じる。図４２では、この現象によるリークは０．
５〜１．０秒位から顕著になっていると考えられる。実
使用での保持期間は、一例としてフレーム周波数６０Ｈ
ｚの場合には高々１６．６ｍｓでしかないため、実使用
状態ではリークは僅かなレベルに抑えられている。この
目的で、半導体層に直接光が当たらないように遮光層Ｂ
Ｍが形成されているためである。しかし図４２の２．５
秒に至るような時間では、ＴＦＴのリークが生じるた
め、逆にこれにより画素電極の電荷が開放されるため、
電源再投入後のフリッカの発生時間がＢＬ ＯＦＦの場
合より短いものと判明した。
【００４２】さらに図４２の示唆する別の特徴は、ＢＬ
がＯＦＦの場合、電源遮断時間増大と共に、再投入後の
フリッカ発生時間が増大していることである。この現象
を解明した結果、次の知見を得るに至った。本発明の液
晶表示装置１に用いる液晶表示パネル２の画素の構造か
ら説明する。図１６にいわゆるＴＮ方式の液晶表示パネ
ルの画素部の平面構造例を示す。また図１６のＡ−Ａ′
線での断面構造例を図１７，１８，１９に示す。走査信
号線３０にＯＮ状態の電位が与えられた際に、映像信号
線３１からの電位がＴＦＴにより画素電極６２に書き込
まれる。そして走査信号線３０にＯＦＦ状態の電位が与
えることにより、ＴＦＴのリークを防止し、画素電極に
電荷が保持される。図１７は断面構造の一例である。基
板７０上に絶縁層（ＰＡＳ１と記載）７１、その上に映
像信号線３１、さらに絶縁層（ＰＡＳ２と記載）７２が
形成され、その上に画素電極６２が形成されている。他
方の基板には、遮光層（以下ＢＭと記載）８２、カラー
フィルター（以下ＣＦと記載）８３、基準電極６１、配
向膜８５が形成され、配向膜７５と配向膜８５の間に液
晶層７６が構成されている。図１８は絶縁層ＰＡＳ２と
画素電極６２の間に絶縁層（ＰＡＳ３）を構成した例で
ある。この場合、ＰＡＳ３を低誘電率の有機絶縁膜とす
ることが望ましい。また図１９ではＰＡＳ２と画素電極
の間にＣＦを構成した例である。いずれの場合において
も、画素電極と液晶層の間には配向膜７５が介在する。
画素電極に直流電圧が長時間印加された場合、この電荷
は絶縁層に徐々にトラップされる。それは画素電極下の
絶縁膜、及び画素電極上の配向膜の双方に対して起きる
現象である。この際、配向膜７５は、画素電極よりも液
晶層側にある。したがって、配向膜７５に蓄積した電荷
は、画像表示目的に画素電極と基準電極間に与えられる
電位差に直接重畳する。これは、配向膜に電荷が残留し
た状態で通常の画像表示を図る際に、上述のように画素
電極―基準電極間の電位は残留した直流電位の上に、交
流信号を載せる形の駆動となるため、極性間で液晶駆動
電圧にアンバランスが生じ、フリッカが発生することに
なる。図４２では、ＢＬがＯＦＦの場合、電源遮断時間
が長いほど再投入後のフリッカ発生時間が長い。これ
は、電源遮断状態、すなわち画素電極に電荷が保持され
た状態では配向膜にも電荷が徐々にトラップされていく
ため、時間経過と共に配向膜に蓄積する電荷の量が増加
し、この電荷の量の増加に起因し、電源再投入後のフリ
ッカの発生時間が長くなったものと判明した。
がＯＦＦの場合、電源遮断時間増大と共に、再投入後の
フリッカ発生時間が増大していることである。この現象
を解明した結果、次の知見を得るに至った。本発明の液
晶表示装置１に用いる液晶表示パネル２の画素の構造か
ら説明する。図１６にいわゆるＴＮ方式の液晶表示パネ
ルの画素部の平面構造例を示す。また図１６のＡ−Ａ′
線での断面構造例を図１７，１８，１９に示す。走査信
号線３０にＯＮ状態の電位が与えられた際に、映像信号
線３１からの電位がＴＦＴにより画素電極６２に書き込
まれる。そして走査信号線３０にＯＦＦ状態の電位が与
えることにより、ＴＦＴのリークを防止し、画素電極に
電荷が保持される。図１７は断面構造の一例である。基
板７０上に絶縁層（ＰＡＳ１と記載）７１、その上に映
像信号線３１、さらに絶縁層（ＰＡＳ２と記載）７２が
形成され、その上に画素電極６２が形成されている。他
方の基板には、遮光層（以下ＢＭと記載）８２、カラー
フィルター（以下ＣＦと記載）８３、基準電極６１、配
向膜８５が形成され、配向膜７５と配向膜８５の間に液
晶層７６が構成されている。図１８は絶縁層ＰＡＳ２と
画素電極６２の間に絶縁層（ＰＡＳ３）を構成した例で
ある。この場合、ＰＡＳ３を低誘電率の有機絶縁膜とす
ることが望ましい。また図１９ではＰＡＳ２と画素電極
の間にＣＦを構成した例である。いずれの場合において
も、画素電極と液晶層の間には配向膜７５が介在する。
画素電極に直流電圧が長時間印加された場合、この電荷
は絶縁層に徐々にトラップされる。それは画素電極下の
絶縁膜、及び画素電極上の配向膜の双方に対して起きる
現象である。この際、配向膜７５は、画素電極よりも液
晶層側にある。したがって、配向膜７５に蓄積した電荷
は、画像表示目的に画素電極と基準電極間に与えられる
電位差に直接重畳する。これは、配向膜に電荷が残留し
た状態で通常の画像表示を図る際に、上述のように画素
電極―基準電極間の電位は残留した直流電位の上に、交
流信号を載せる形の駆動となるため、極性間で液晶駆動
電圧にアンバランスが生じ、フリッカが発生することに
なる。図４２では、ＢＬがＯＦＦの場合、電源遮断時間
が長いほど再投入後のフリッカ発生時間が長い。これ
は、電源遮断状態、すなわち画素電極に電荷が保持され
た状態では配向膜にも電荷が徐々にトラップされていく
ため、時間経過と共に配向膜に蓄積する電荷の量が増加
し、この電荷の量の増加に起因し、電源再投入後のフリ
ッカの発生時間が長くなったものと判明した。
【００４３】この解決には、配向膜を除去すれば良い。
しかし、配向膜を画素電極上に構成することは、液晶を
配向させる上でほぼ必須の構成である。したがって、配
向膜への電荷の蓄積を防止することが必要となる。
しかし、配向膜を画素電極上に構成することは、液晶を
配向させる上でほぼ必須の構成である。したがって、配
向膜への電荷の蓄積を防止することが必要となる。
【００４４】そこで本実施例では、電源切断時に画素電
極の電位を急速に開放することにより、電源切断後の配
向膜への電荷の蓄積を抑制し、電源再投入時のフリッカ
の発生を防止した。
極の電位を急速に開放することにより、電源切断後の配
向膜への電荷の蓄積を抑制し、電源再投入時のフリッカ
の発生を防止した。
【００４５】〔実施例２〕発明者らは、画素電極と基準
電極が同一基板上にある液晶表示パネルを用いた場合、
実施例１で説明の現象がさらに悪化することを見出し
た。
電極が同一基板上にある液晶表示パネルを用いた場合、
実施例１で説明の現象がさらに悪化することを見出し
た。
【００４６】図２０にいわゆる横電界方式の液晶表示パ
ネルの画素部の平面構造例を示す。また図２０のＡ−Ａ
´線での断面構造例を図２１に示す。走査信号線３０に
ＯＮ状態の電位が与えられた際に、映像信号線３１から
の電位がＴＦＴにより画素電極６２に書き込まれる。そ
して走査信号線３０にＯＦＦ状態の電位が与えることに
より、ＴＦＴのリークを防止し、画素電極に電荷が保持
される。容量を増大させる目的で保持容量（Cｓｔｇ）
６６が形成されている。図２１は断面構造の一例であ
る。基板７０上に基準電極６１、絶縁層（ＰＡＳ１と記
載）７１、その上に映像信号線３１及び画素電極６２、
さらに絶縁層（ＰＡＳ２と記載）７２が形成され、その
上に配向膜７５が形成されている。ＰＡＳ２の上層には
有機ＰＡＳが形成されている場合もある。他方の基板に
は、遮光層（以下ＢＭと記載）８２が形成され、カラー
フィルター（以下ＣＦと記載）８３、保護膜８６、配向
膜８５が形成され、配向膜７５と配向膜８５の間に液晶
層７６が構成されている。
ネルの画素部の平面構造例を示す。また図２０のＡ−Ａ
´線での断面構造例を図２１に示す。走査信号線３０に
ＯＮ状態の電位が与えられた際に、映像信号線３１から
の電位がＴＦＴにより画素電極６２に書き込まれる。そ
して走査信号線３０にＯＦＦ状態の電位が与えることに
より、ＴＦＴのリークを防止し、画素電極に電荷が保持
される。容量を増大させる目的で保持容量（Cｓｔｇ）
６６が形成されている。図２１は断面構造の一例であ
る。基板７０上に基準電極６１、絶縁層（ＰＡＳ１と記
載）７１、その上に映像信号線３１及び画素電極６２、
さらに絶縁層（ＰＡＳ２と記載）７２が形成され、その
上に配向膜７５が形成されている。ＰＡＳ２の上層には
有機ＰＡＳが形成されている場合もある。他方の基板に
は、遮光層（以下ＢＭと記載）８２が形成され、カラー
フィルター（以下ＣＦと記載）８３、保護膜８６、配向
膜８５が形成され、配向膜７５と配向膜８５の間に液晶
層７６が構成されている。
【００４７】実施例１の場合と同様に、画素電極６２と
液晶層７６の間に配向膜７５が形成されている点は同じ
であり、それゆえ実施例１の場合と同様に電源切断、再
投入時にフリッカが発生する。
液晶層７６の間に配向膜７５が形成されている点は同じ
であり、それゆえ実施例１の場合と同様に電源切断、再
投入時にフリッカが発生する。
【００４８】さらに本実施例の横電界方式の液晶表示パ
ネルでは、実施例１のいわゆる縦電界方式のパネルより
該フリッカが悪化することが判明した。
ネルでは、実施例１のいわゆる縦電界方式のパネルより
該フリッカが悪化することが判明した。
【００４９】図２１に示すように、いわゆる横電界方式
の液晶表示パネルでは画素電極と基準電極は同一基板上
に絶縁膜を介して離間配置されている。そしてこの画素
電極と基準電極間に電位差を与え、これにより形成され
る電界により液晶層の光学的性質を変調する。したがっ
て、画素電極と基準電極間の絶縁膜にも電位差が加わっ
ている。液晶表示装置への電源供給を停止した際、大部
分のＴＦＴはＯＦＦ状態であるため、該画素においては
画素電極に電荷が保持される。一方基準電極の電位は急
速にＧＮＤレベルへと至る。この結果、画素電極に保持
された電荷は、配向膜に徐々にトラップされると同時
に、画素電極と基準電極間の直流電位差により画素電極
と基準電極間の絶縁膜にも徐々にトラップされる。この
とき、画素電極と基準電極間の距離は画素電極と配向膜
間の距離より長い為、同一基板上で画素電極と基準電極
間を離間する絶縁膜にトラップされた電荷は配向膜にト
ラップされた電荷よりも開放され難く、この結果、電源
再投入後のフリッカ発生時間が長くなると判明した。
の液晶表示パネルでは画素電極と基準電極は同一基板上
に絶縁膜を介して離間配置されている。そしてこの画素
電極と基準電極間に電位差を与え、これにより形成され
る電界により液晶層の光学的性質を変調する。したがっ
て、画素電極と基準電極間の絶縁膜にも電位差が加わっ
ている。液晶表示装置への電源供給を停止した際、大部
分のＴＦＴはＯＦＦ状態であるため、該画素においては
画素電極に電荷が保持される。一方基準電極の電位は急
速にＧＮＤレベルへと至る。この結果、画素電極に保持
された電荷は、配向膜に徐々にトラップされると同時
に、画素電極と基準電極間の直流電位差により画素電極
と基準電極間の絶縁膜にも徐々にトラップされる。この
とき、画素電極と基準電極間の距離は画素電極と配向膜
間の距離より長い為、同一基板上で画素電極と基準電極
間を離間する絶縁膜にトラップされた電荷は配向膜にト
ラップされた電荷よりも開放され難く、この結果、電源
再投入後のフリッカ発生時間が長くなると判明した。
【００５０】それゆえ、いわゆる横電界方式の液晶表示
装置では、該フリッカへの対策が一層必要である為、本
実施例では電源切断時に画素電極の電位を急速に開放す
ることにより、電源切断後の配向膜及び同一基板上に形
成された画素電極と基準電極間の絶縁膜への電荷の蓄積
を抑制し、電源再投入時のフリッカの発生を防止した。
装置では、該フリッカへの対策が一層必要である為、本
実施例では電源切断時に画素電極の電位を急速に開放す
ることにより、電源切断後の配向膜及び同一基板上に形
成された画素電極と基準電極間の絶縁膜への電荷の蓄積
を抑制し、電源再投入時のフリッカの発生を防止した。
【００５１】〔実施例３〕本実施例では、実施例２の横
電界方式での同一基板上に形成された画素電極と基準電
極間の絶縁膜への電荷の蓄積を、画素構造的に低減した
例である。
電界方式での同一基板上に形成された画素電極と基準電
極間の絶縁膜への電荷の蓄積を、画素構造的に低減した
例である。
【００５２】図２２は実施例２の図２０に、図２３及び
図２４は実施例２の図２１に相当する図である。
図２４は実施例２の図２１に相当する図である。
【００５３】実施例３と実施例２の主要な差異を図２
３，図２４で説明する。同一基板上に画素電極と基準電
極が形成されている点は共通である。しかし本実施例で
は、画素電極６２よりも上層に、絶縁膜を介して基準電
極６１を形成した。発明者らが調査した結果、画素電極
と基準電極間の直流電位差により画素電極と基準電極間
の絶縁膜に電荷がトラップされた場合、そのフリッカへ
の影響は画素電極が液晶層に近いほど大きくなることが
判明した。なぜなら、液晶層はあくまで液晶中に形成さ
れる電界により駆動されるのであり、液晶層と画素電極
が遠いほど同一の電荷が液晶層に発生する電界の強度は
低下する為である。このため、同一基板上に画素電極と
基準電極が形成されている液晶表示装置において、画素
電極６２よりも上層に、絶縁膜を介して基準電極６１を
形成することにより、電源切断後再投入時のフリッカを
抑制することが出来る。
３，図２４で説明する。同一基板上に画素電極と基準電
極が形成されている点は共通である。しかし本実施例で
は、画素電極６２よりも上層に、絶縁膜を介して基準電
極６１を形成した。発明者らが調査した結果、画素電極
と基準電極間の直流電位差により画素電極と基準電極間
の絶縁膜に電荷がトラップされた場合、そのフリッカへ
の影響は画素電極が液晶層に近いほど大きくなることが
判明した。なぜなら、液晶層はあくまで液晶中に形成さ
れる電界により駆動されるのであり、液晶層と画素電極
が遠いほど同一の電荷が液晶層に発生する電界の強度は
低下する為である。このため、同一基板上に画素電極と
基準電極が形成されている液晶表示装置において、画素
電極６２よりも上層に、絶縁膜を介して基準電極６１を
形成することにより、電源切断後再投入時のフリッカを
抑制することが出来る。
【００５４】またさらにこの場合、画素電極と液晶層の
間に低誘電率の絶縁膜、特に有機ＰＡＳを設けることが
望ましい。電気的にも距離的にも、画素電極と液晶層の
間をさらに離間できる為である。同様に、図２４の７４
として示すように、第４の絶縁膜（ＰＡＳ４）を形成す
ることでさらに効果を拡大できる。
間に低誘電率の絶縁膜、特に有機ＰＡＳを設けることが
望ましい。電気的にも距離的にも、画素電極と液晶層の
間をさらに離間できる為である。同様に、図２４の７４
として示すように、第４の絶縁膜（ＰＡＳ４）を形成す
ることでさらに効果を拡大できる。
【００５５】さらに同様に、対抗基板上の代わりに、基
準電極形成層と画素電極形成層の間にＣＦ８３を形成す
ることで効果を増大できる。また同様に、対抗基板上の
代わりに、基準電極形成層と画素電極形成層の間に保護
膜８６を形成することで効果を増大できる。いずれの場
合も、基準電極形成層が画素電極形成層の上層にあるこ
とが望ましい。また組み合わせてもよい。
準電極形成層と画素電極形成層の間にＣＦ８３を形成す
ることで効果を増大できる。また同様に、対抗基板上の
代わりに、基準電極形成層と画素電極形成層の間に保護
膜８６を形成することで効果を増大できる。いずれの場
合も、基準電極形成層が画素電極形成層の上層にあるこ
とが望ましい。また組み合わせてもよい。
【００５６】また本実施例では画素電極は画素内で複数
本が接続されているが、１本でもよく、また面状でもよ
い。
本が接続されているが、１本でもよく、また面状でもよ
い。
【００５７】〔実施例４〕本実施例は、実施例２の同一
基板上に形成された画素電極と基準電極間の絶縁膜への
電荷の蓄積を低減した別の例であり、図２５は実施例２
の図２０に、図２６及び図２７は実施例２の図２１に相
当する図である。本実施例では図２６及び図２７に示す
ように、同一基板上に画素電極６２と基準電極６１を構
成し、かつ画素電極の下層に絶縁膜を介して基準電極を
重畳して形成した。画素電極６２は複数本から成り、基
準電極６１は面状として構成した。
基板上に形成された画素電極と基準電極間の絶縁膜への
電荷の蓄積を低減した別の例であり、図２５は実施例２
の図２０に、図２６及び図２７は実施例２の図２１に相
当する図である。本実施例では図２６及び図２７に示す
ように、同一基板上に画素電極６２と基準電極６１を構
成し、かつ画素電極の下層に絶縁膜を介して基準電極を
重畳して形成した。画素電極６２は複数本から成り、基
準電極６１は面状として構成した。
【００５８】液晶表示装置への電源供給を停止した際、
大部分のＴＦＴはＯＦＦ状態であるため、該画素におい
ては画素電極に電荷が保持される。一方基準電極の電位
は急速にＧＮＤレベルへと至る。この結果、画素電極と
基準電極の電位差が拡大する為、画素電極に蓄積した電
荷は、この拡大した電位差により、画素電極と基準電極
間の絶縁膜に急速にトラップされる。このとき、電源遮
断時に画素電極に蓄積されている電荷の量は限りがある
ため、相対的に画素電極より液晶層側の絶縁膜、特に配
向膜にトラップされる電荷の量を低減することが出来
る。
大部分のＴＦＴはＯＦＦ状態であるため、該画素におい
ては画素電極に電荷が保持される。一方基準電極の電位
は急速にＧＮＤレベルへと至る。この結果、画素電極と
基準電極の電位差が拡大する為、画素電極に蓄積した電
荷は、この拡大した電位差により、画素電極と基準電極
間の絶縁膜に急速にトラップされる。このとき、電源遮
断時に画素電極に蓄積されている電荷の量は限りがある
ため、相対的に画素電極より液晶層側の絶縁膜、特に配
向膜にトラップされる電荷の量を低減することが出来
る。
【００５９】これにより、本実施例では電源切断、再投
入時のフリッカを低減することができる。
入時のフリッカを低減することができる。
【００６０】〔実施例５〕ＴＦＴ素子の平面模式図例を
図２８に示す。走査信号線３０にＯＮ電位が加わった場
合、いわゆるＯＮ状態において、半導体層６３がＯＮ状
態となることで映像信号線３１の電位は映像信号線と一
体に形成されたドレイン電極６７、半導体層６３、ソー
ス電極６８を経由し、画素電極に電荷が電気的に書き込
まれる。ソース電極と画素電極は一体の場合もある。そ
して走査信号線３０にＯＦＦ電位が加わった場合、いわ
ゆるＯＦＦ状態において、半導体層のチャネルは非形成
状態となるため、ソース電極とドレイン電極間は電気的
に非導通に順ずる状態になり、長時間画素電極に電荷を
保持することを可能とする。実施例１で説明のように、
図４２では電源遮断期間中のＢＬのＯＮとＯＦＦでフリ
ッカ発生時間が異なっている。これは、アクティブ素子
のリーク特性を適切に設定することにより、フリッカの
発生を抑制できることを意味している。しかし実仕様状
態では十分な保持特性が必要である。この両立は、ＯＮ
状態での画素の表示輝度Ｂ１に対するＯＦＦ状態の経過
時間Ｔ毎の表示輝度Ｂ２を用い、光学的に示すことがで
きることを見出した。
図２８に示す。走査信号線３０にＯＮ電位が加わった場
合、いわゆるＯＮ状態において、半導体層６３がＯＮ状
態となることで映像信号線３１の電位は映像信号線と一
体に形成されたドレイン電極６７、半導体層６３、ソー
ス電極６８を経由し、画素電極に電荷が電気的に書き込
まれる。ソース電極と画素電極は一体の場合もある。そ
して走査信号線３０にＯＦＦ電位が加わった場合、いわ
ゆるＯＦＦ状態において、半導体層のチャネルは非形成
状態となるため、ソース電極とドレイン電極間は電気的
に非導通に順ずる状態になり、長時間画素電極に電荷を
保持することを可能とする。実施例１で説明のように、
図４２では電源遮断期間中のＢＬのＯＮとＯＦＦでフリ
ッカ発生時間が異なっている。これは、アクティブ素子
のリーク特性を適切に設定することにより、フリッカの
発生を抑制できることを意味している。しかし実仕様状
態では十分な保持特性が必要である。この両立は、ＯＮ
状態での画素の表示輝度Ｂ１に対するＯＦＦ状態の経過
時間Ｔ毎の表示輝度Ｂ２を用い、光学的に示すことがで
きることを見出した。
【００６１】すなわち中間調領域の少なくとも１つの表
示階調で、ノーマリーブラックモードの場合にＯＦＦ状
態の時間Ｔに対し、Ｔ＝１６.６ｍｓでＢ２／Ｂ１＞９
０％、Ｔ＝１ｓでＢ２／Ｂ１＜７０％とした。またノー
マリーホワイトモードの場合に、少なくとも１つの表示
階調で、ＯＦＦ状態の時間Ｔに対し、Ｔ＝１６.６ｍｓ
でＢ２／Ｂ１＜１１０％、Ｔ＝１ｓでＢ２／Ｂ１＞１３
０％とした。
示階調で、ノーマリーブラックモードの場合にＯＦＦ状
態の時間Ｔに対し、Ｔ＝１６.６ｍｓでＢ２／Ｂ１＞９
０％、Ｔ＝１ｓでＢ２／Ｂ１＜７０％とした。またノー
マリーホワイトモードの場合に、少なくとも１つの表示
階調で、ＯＦＦ状態の時間Ｔに対し、Ｔ＝１６.６ｍｓ
でＢ２／Ｂ１＜１１０％、Ｔ＝１ｓでＢ２／Ｂ１＞１３
０％とした。
【００６２】また実施例１〜４の構成と組み合わせるこ
とで、さらに効果が増大する。
とで、さらに効果が増大する。
【００６３】〔実施例６〕実施例５で説明のように、ア
クティブ素子のリーク特性を適切に設定することで電源
切断、再投入時のフリッカを抑制できる。ＴＦＴ素子の
構造としてリーク特性を適切に設定する構造を図２９、
図３０に示す。半導体層６３が図２９はソース電極下で
走査信号線から露出している。また図３０では一部領域
が完全に走査信号線から露出している。これにより、露
出した領域でバックライトの光によるホトコンコンダク
ションによりリークしやすい構成とすることが出来、フ
リッカを抑制できる。
クティブ素子のリーク特性を適切に設定することで電源
切断、再投入時のフリッカを抑制できる。ＴＦＴ素子の
構造としてリーク特性を適切に設定する構造を図２９、
図３０に示す。半導体層６３が図２９はソース電極下で
走査信号線から露出している。また図３０では一部領域
が完全に走査信号線から露出している。これにより、露
出した領域でバックライトの光によるホトコンコンダク
ションによりリークしやすい構成とすることが出来、フ
リッカを抑制できる。
【００６４】また実施例１〜5の構成と組み合わせるこ
とで、さらに効果が増大する。
とで、さらに効果が増大する。
【００６５】〔実施例７〕実施例６で説明のホトコンダ
クションを利用する別の例が、図３１である。図２０と
の違いは、ＴＦＴ素子の一部と重畳して乱反射媒体８７
を設定したことであり、これにより、バックライトから
の斜め方向の光が、乱反射により半導体層に一部が導入
される。これにより、リークしやすい構成とすることが
出来、フリッカを抑制できる。乱反射媒体としては、ギ
ャップ支持部材を流用することが望ましい。すなわち樹
脂性の透明ビーズである。さらに一方の基板上に透明の
柱状スペーサを設けるとさらに効果が増大する。これ
は、ビーズに比べ、その配置位置、大きさが自由に制御
できる為である。特にビーズでは通常球状であるのに対
し、スペーサ−ではギャップ支持に用いる高さ方向と乱
反射に用いる幅方向を独立に設定できる為、極めて望ま
しい。またビーズでは、通常分散法により成されるの
で、ＴＦＴ上に位置する確率は低い。透明の柱状スペー
サでは、予め定めた位置に形成できる為、１０画素に１
個以上の配置であればビーズ分散法より効果を高めるこ
とが出来る。
クションを利用する別の例が、図３１である。図２０と
の違いは、ＴＦＴ素子の一部と重畳して乱反射媒体８７
を設定したことであり、これにより、バックライトから
の斜め方向の光が、乱反射により半導体層に一部が導入
される。これにより、リークしやすい構成とすることが
出来、フリッカを抑制できる。乱反射媒体としては、ギ
ャップ支持部材を流用することが望ましい。すなわち樹
脂性の透明ビーズである。さらに一方の基板上に透明の
柱状スペーサを設けるとさらに効果が増大する。これ
は、ビーズに比べ、その配置位置、大きさが自由に制御
できる為である。特にビーズでは通常球状であるのに対
し、スペーサ−ではギャップ支持に用いる高さ方向と乱
反射に用いる幅方向を独立に設定できる為、極めて望ま
しい。またビーズでは、通常分散法により成されるの
で、ＴＦＴ上に位置する確率は低い。透明の柱状スペー
サでは、予め定めた位置に形成できる為、１０画素に１
個以上の配置であればビーズ分散法より効果を高めるこ
とが出来る。
【００６６】本実施例ではＩＰＳ方式の図面にて説明し
たが、その他の方式でも同様である。
たが、その他の方式でも同様である。
【００６７】また実施例１〜６の構成と組み合わせるこ
とで、さらに効果が増大する。
とで、さらに効果が増大する。
【００６８】〔実施例８〕実施例６で説明のホトコンダ
クションを利用する別の例が、図３１である。図２０と
の違いは、遮光層８２が、有効表示領域内に開口領域を
持つことは当然として、走査信号線３０上にも開口領域
８８を設けたことである。この開口領域８８は、映像信
号線上に設けてもよい。これにより、表示面側からの光
によりＴＦＴ素子にホトコンを誘起することが出来る。
これは、表示装置内臓のバックライトが消灯状態であっ
ても、部屋の光もしくは外光によりリーク効果が実現で
きるという利点を持つ。この開口部８８は予め所定の位
置に設けるのが手法の１つである。さらに本方式では、
開口領域８８のサイズによりホトコンが容易に制御でき
る為、例えば製造上の問題によりリーク特性が所望と異
なるＴＦＴ素子が出来てしまった場合、完成後の液晶表
示パネルにレーザー照射によりＢＭに穴を空けることで
所望の特性に回復できるという歩留まり上の効果も有す
る。この穴は数ミクロン程度の微小なものであり、使用
者からの認識は困難である。但し、レーザーにより加工
する際は、ＴＦＴとは重畳しないことが望ましい。レー
ザーの強度によっては、ＴＦＴ自体が破壊される恐れが
あるためである。
クションを利用する別の例が、図３１である。図２０と
の違いは、遮光層８２が、有効表示領域内に開口領域を
持つことは当然として、走査信号線３０上にも開口領域
８８を設けたことである。この開口領域８８は、映像信
号線上に設けてもよい。これにより、表示面側からの光
によりＴＦＴ素子にホトコンを誘起することが出来る。
これは、表示装置内臓のバックライトが消灯状態であっ
ても、部屋の光もしくは外光によりリーク効果が実現で
きるという利点を持つ。この開口部８８は予め所定の位
置に設けるのが手法の１つである。さらに本方式では、
開口領域８８のサイズによりホトコンが容易に制御でき
る為、例えば製造上の問題によりリーク特性が所望と異
なるＴＦＴ素子が出来てしまった場合、完成後の液晶表
示パネルにレーザー照射によりＢＭに穴を空けることで
所望の特性に回復できるという歩留まり上の効果も有す
る。この穴は数ミクロン程度の微小なものであり、使用
者からの認識は困難である。但し、レーザーにより加工
する際は、ＴＦＴとは重畳しないことが望ましい。レー
ザーの強度によっては、ＴＦＴ自体が破壊される恐れが
あるためである。
【００６９】本実施例ではＩＰＳ方式の図面にて説明し
たが、その他の方式でも同様である。
たが、その他の方式でも同様である。
【００７０】また実施例１〜７の構成と組み合わせるこ
とで、さらに効果が増大する。
とで、さらに効果が増大する。
【００７１】〔実施例９〕図1は、本発明による液晶表
示装置の一実施例の構成を示す図である。液晶表示装置
１に対し、システム回路２０からインターフェース信号
（以下Ｉ／Ｆ信号と記載）４１、及びディスプレイ電源
４０が入力される。４１と４０は同一のケーブル群によ
り接続されても良い。あるいは、特にＢＬ（バックライ
ト）用電源供給ケーブルとは別でも良い。Ｉ／Ｆ信号４
１は制御回路１２に入力される。またディスプレイ電源
４０は、走査電源回路１１、共通電圧発生回路１７、映
像電源回路１４、階調電源回路１５に供給される。１
１，１７，１４，１５は一体として構成されていても良
い。
示装置の一実施例の構成を示す図である。液晶表示装置
１に対し、システム回路２０からインターフェース信号
（以下Ｉ／Ｆ信号と記載）４１、及びディスプレイ電源
４０が入力される。４１と４０は同一のケーブル群によ
り接続されても良い。あるいは、特にＢＬ（バックライ
ト）用電源供給ケーブルとは別でも良い。Ｉ／Ｆ信号４
１は制御回路１２に入力される。またディスプレイ電源
４０は、走査電源回路１１、共通電圧発生回路１７、映
像電源回路１４、階調電源回路１５に供給される。１
１，１７，１４，１５は一体として構成されていても良
い。
【００７２】映像電源回路１４から映像信号駆動回路１
６には映像信号駆動回路動作用のロジック電圧VDDと、
ＧＮＤ電圧ＶＧＮＤが供給される。さらに、階調電源回
路１５から、階調電圧が供給される。映像信号駆動回路
１６は、制御回路１２からの信号に基づき、映像信号線
３１に映像信号を入力する。共通電圧発生回路１７から
は基準電圧Ｖｃｏｍが基準電極に供給される。図中で基
準電極を線状に記載しているが、これは便宜上であり、
線状の場合、面状の場合、また基準電極と同一基板上の
場合、別基板上の場合を含む。
６には映像信号駆動回路動作用のロジック電圧VDDと、
ＧＮＤ電圧ＶＧＮＤが供給される。さらに、階調電源回
路１５から、階調電圧が供給される。映像信号駆動回路
１６は、制御回路１２からの信号に基づき、映像信号線
３１に映像信号を入力する。共通電圧発生回路１７から
は基準電圧Ｖｃｏｍが基準電極に供給される。図中で基
準電極を線状に記載しているが、これは便宜上であり、
線状の場合、面状の場合、また基準電極と同一基板上の
場合、別基板上の場合を含む。
【００７３】また走査電源回路１１から走査信号駆動回
路１３に走査信号駆動回路の動作用ロジック電圧ＶＧ
Ｇ、走査信号線のＯＮ電位用電圧ＶＧＯＮ、ＧＮＤ電圧
ＶＧＮＤ、走査信号駆動回路を駆動用するためのマイナ
ス側の電圧ＶＥＥがそれぞれ供給される。走査信号駆動
回路からは、制御回路１２からの信号に基づき、走査信
号線３０の各ラインにＯＮ電位、もしくはＯＦＦ電位の
いずれかを共有する。
路１３に走査信号駆動回路の動作用ロジック電圧ＶＧ
Ｇ、走査信号線のＯＮ電位用電圧ＶＧＯＮ、ＧＮＤ電圧
ＶＧＮＤ、走査信号駆動回路を駆動用するためのマイナ
ス側の電圧ＶＥＥがそれぞれ供給される。走査信号駆動
回路からは、制御回路１２からの信号に基づき、走査信
号線３０の各ラインにＯＮ電位、もしくはＯＦＦ電位の
いずれかを共有する。
【００７４】液晶表示パネル２においては、映像信号線
３１と走査信号線３０の交差部に、各画素毎にアクティ
ブ素子が構成されている。代表例はＴＦＴである。ＭＩ
Ｍの場合でも、映像信号線が基準電極を兼ねかつ走査信
号線とは別基板に形成されている点を中心に若干の差異
はあるが、類似の構成を取ることが出来る。ＴＦＴを採
用した場合には、走査信号線３０にＯＮ電位が加わった
際に、映像信号線３１からの映像信号をＴＦＴを通じて
画素電極に書き込み、その後走査信号線３０の電位をＯ
ＦＦ電位とすることにより、書き込まれた映像信号線の
電位をアクティブ素子を持たない場合と比べ長く保持で
きる。この電位は、走査信号線と基準電極間の液晶容量
により保持される。さらに、この保持特性を改善するた
め、前段の走査信号線と画素電極を絶縁膜を介して重畳
した領域を設け、いわゆる付加容量Ｃａｄｄを構成する
手法、また基準信号線もしくは基準電極を同一基板上に
設け、画素電極と重畳した領域を設けることにより保持
容量Ｃｓｔｇを構成する手法が知られており、その一方
もしくは双方を用い、保持特性を改善する。
３１と走査信号線３０の交差部に、各画素毎にアクティ
ブ素子が構成されている。代表例はＴＦＴである。ＭＩ
Ｍの場合でも、映像信号線が基準電極を兼ねかつ走査信
号線とは別基板に形成されている点を中心に若干の差異
はあるが、類似の構成を取ることが出来る。ＴＦＴを採
用した場合には、走査信号線３０にＯＮ電位が加わった
際に、映像信号線３１からの映像信号をＴＦＴを通じて
画素電極に書き込み、その後走査信号線３０の電位をＯ
ＦＦ電位とすることにより、書き込まれた映像信号線の
電位をアクティブ素子を持たない場合と比べ長く保持で
きる。この電位は、走査信号線と基準電極間の液晶容量
により保持される。さらに、この保持特性を改善するた
め、前段の走査信号線と画素電極を絶縁膜を介して重畳
した領域を設け、いわゆる付加容量Ｃａｄｄを構成する
手法、また基準信号線もしくは基準電極を同一基板上に
設け、画素電極と重畳した領域を設けることにより保持
容量Ｃｓｔｇを構成する手法が知られており、その一方
もしくは双方を用い、保持特性を改善する。
【００７５】そして画素電極に書き込まれた電位と基準
電極の間の電位差により、液晶の光学的性質を変調する
ことにより、画像表示を実現する。
電極の間の電位差により、液晶の光学的性質を変調する
ことにより、画像表示を実現する。
【００７６】前記走査信号線のＯＦＦ電位形成用の電位
ＶＧＯＦＦは、ＶＥＥと共用、もしくは別個に、従来は
走査電源回路より直接供給される。このため、従来の液
晶表示装置においては、ディスプレイ電源４０の供給が
停止するとＶＧＯＦＦの供給も停止し、マイナス電位よ
り徐々にＧＮＤ電位へと収束していくものであった。こ
のとき、走査信号駆動回路１３は映像信号駆動回路１６
と異なり、ＯＮ電位が選択されないラインには常にＯＦ
Ｆ電位を供給する、いわばスイッチ的な構成となってい
るのが通例である。このため、走査信号線には、ディス
プレイ電源４０の供給停止後、走査信号駆動回路からＶ
ＧＯＦＦより形成される本来のＯＦＦ電位から徐々にＧ
ＮＤへと近づく電位が供給されるため、液晶表示パネル
２の内部に形成されたアクティブ素子もＯＦＦに準ずる
状態が当面維持される。この結果、画素電極に書き込ま
れた電荷がアクティブ素子経由で短時間にリークするこ
とができず、課題として説明のフリッカ現象に至ってい
た。
ＶＧＯＦＦは、ＶＥＥと共用、もしくは別個に、従来は
走査電源回路より直接供給される。このため、従来の液
晶表示装置においては、ディスプレイ電源４０の供給が
停止するとＶＧＯＦＦの供給も停止し、マイナス電位よ
り徐々にＧＮＤ電位へと収束していくものであった。こ
のとき、走査信号駆動回路１３は映像信号駆動回路１６
と異なり、ＯＮ電位が選択されないラインには常にＯＦ
Ｆ電位を供給する、いわばスイッチ的な構成となってい
るのが通例である。このため、走査信号線には、ディス
プレイ電源４０の供給停止後、走査信号駆動回路からＶ
ＧＯＦＦより形成される本来のＯＦＦ電位から徐々にＧ
ＮＤへと近づく電位が供給されるため、液晶表示パネル
２の内部に形成されたアクティブ素子もＯＦＦに準ずる
状態が当面維持される。この結果、画素電極に書き込ま
れた電荷がアクティブ素子経由で短時間にリークするこ
とができず、課題として説明のフリッカ現象に至ってい
た。
【００７７】そこで本実施例では、走査信号電源回路１
１と走査信号駆動回路１３の間にゲートオフ電圧制御回
路１０を設け、この回路からＶＧＯＦＦ電位を形成し
た。そして、ディスプレイ電源４０が供給されている通
常動作時の電圧に対し、ディスプレイ電源４０の供給が
停止した直後にＶＧＯＦＦを切り替え、走査信号線にリ
ーク用電位を入力する構成とした。
１と走査信号駆動回路１３の間にゲートオフ電圧制御回
路１０を設け、この回路からＶＧＯＦＦ電位を形成し
た。そして、ディスプレイ電源４０が供給されている通
常動作時の電圧に対し、ディスプレイ電源４０の供給が
停止した直後にＶＧＯＦＦを切り替え、走査信号線にリ
ーク用電位を入力する構成とした。
【００７８】図５に、ゲートオフ電圧切り替え回路５０
の動作をスイッチの概念として示す。これは図１のゲー
トオフ電圧制御回路１０の概念の一例である。図１の通
常動作時は、スイッチはｂに接続されている為、ＶＧＯ
ＦＦにはＶＥＥが供給される。ディスプレイ電源４０か
らの電源の供給の停止を感知すると、スイッチはａに切
り替わる。ａには、ＶＥＥより高いＶＣＯＭ電圧が入力
されている。これにより、ＶＧＯＦＦにはＶＥＥより高
い電圧が供給されるようになるため、走査信号線にリー
ク用電位が供給できるようになる。図６は、図５のＶＥ
Ｅがバイアス回路５１を経由してゲートオフ電圧切り替
え回路に入力されている例である。この場合、通常動作
状態において、最適なＶＧＯＦＦをＶＥＥより形成でき
る為、通常動作時の保持特性を改善することができる。
また図１のゲートオフ電圧制御回路１０の概念には、図
５及び図６のスイッチ的な概念ではなく、図７に示すよ
うに、ＶＥＥステップアップ回路５２を設け、ＶＥＥ及
びＶＣＯＭから中間電位を形成した後、これら、あるい
はそれ以外の電位を加算回路５３で合成し、ＶＧＯＦＦ
を作り出す概念もある。この場合、ＶＥＥステップアッ
プ回路５２、もしくは加算回路５３にて、ディスプレイ
電源４０の供給停止により通常動作時と動作が異なるよ
う構成することで、走査信号線にリーク用電位が供給で
きるようになる。いずれの例においても、ディスプレイ
電源４０の供給停止により、ＶＧＯＦＦへリーク用電位
を供給する概念であり、この概念は全て図１のゲートオ
フ電圧市魚回路１０に含む。
の動作をスイッチの概念として示す。これは図１のゲー
トオフ電圧制御回路１０の概念の一例である。図１の通
常動作時は、スイッチはｂに接続されている為、ＶＧＯ
ＦＦにはＶＥＥが供給される。ディスプレイ電源４０か
らの電源の供給の停止を感知すると、スイッチはａに切
り替わる。ａには、ＶＥＥより高いＶＣＯＭ電圧が入力
されている。これにより、ＶＧＯＦＦにはＶＥＥより高
い電圧が供給されるようになるため、走査信号線にリー
ク用電位が供給できるようになる。図６は、図５のＶＥ
Ｅがバイアス回路５１を経由してゲートオフ電圧切り替
え回路に入力されている例である。この場合、通常動作
状態において、最適なＶＧＯＦＦをＶＥＥより形成でき
る為、通常動作時の保持特性を改善することができる。
また図１のゲートオフ電圧制御回路１０の概念には、図
５及び図６のスイッチ的な概念ではなく、図７に示すよ
うに、ＶＥＥステップアップ回路５２を設け、ＶＥＥ及
びＶＣＯＭから中間電位を形成した後、これら、あるい
はそれ以外の電位を加算回路５３で合成し、ＶＧＯＦＦ
を作り出す概念もある。この場合、ＶＥＥステップアッ
プ回路５２、もしくは加算回路５３にて、ディスプレイ
電源４０の供給停止により通常動作時と動作が異なるよ
う構成することで、走査信号線にリーク用電位が供給で
きるようになる。いずれの例においても、ディスプレイ
電源４０の供給停止により、ＶＧＯＦＦへリーク用電位
を供給する概念であり、この概念は全て図１のゲートオ
フ電圧市魚回路１０に含む。
【００７９】これらの切り替えは電源遮断後５秒以内に
成されることが望ましい。これは、前述の実施例で説明
のとおり、配向膜への電荷の蓄積は時間と共に進む為、
電源再投入後のフリッカの低減の為には、急速に画素内
のアクティブ素子をリーク状態に切り替え、画素電極に
蓄積した電荷をリークさせ、画素電極から除去する必要
があるためである。
成されることが望ましい。これは、前述の実施例で説明
のとおり、配向膜への電荷の蓄積は時間と共に進む為、
電源再投入後のフリッカの低減の為には、急速に画素内
のアクティブ素子をリーク状態に切り替え、画素電極に
蓄積した電荷をリークさせ、画素電極から除去する必要
があるためである。
【００８０】なお図１には、ゲートオフ電圧制御回路１
０には共通電圧発生回路１７から電位が供給されない場
合を図示したが、図２に示すように供給して動作する構
成としてもよく、実際の回路構成は図２の場合の方が容
易である。また電圧蓄積回路１８を別途設け、ディスプ
レイ電源４０の供給停止直後にここからゲートオフ電圧
制御回路１０にリーク電位を生成する為の電位、あるい
はゲートオフ電圧制御回路１０自体を動作させるための
電位を供給してもよく、この場合回路規模は増大する
が、リーク電位の制御が容易になる、あるいはゲートオ
フ電圧制御回路の動作が安定化するとの利点がある。図
１及び図２に適用した図が、それぞれ図３及び図４とな
る。
０には共通電圧発生回路１７から電位が供給されない場
合を図示したが、図２に示すように供給して動作する構
成としてもよく、実際の回路構成は図２の場合の方が容
易である。また電圧蓄積回路１８を別途設け、ディスプ
レイ電源４０の供給停止直後にここからゲートオフ電圧
制御回路１０にリーク電位を生成する為の電位、あるい
はゲートオフ電圧制御回路１０自体を動作させるための
電位を供給してもよく、この場合回路規模は増大する
が、リーク電位の制御が容易になる、あるいはゲートオ
フ電圧制御回路の動作が安定化するとの利点がある。図
１及び図２に適用した図が、それぞれ図３及び図４とな
る。
【００８１】また上記構成を実施例１乃至８の１つもし
くは複数に組み合わせることにより、実施例１乃至８の
１つもしくは複数においてさらに効果の向上を図ること
が出来る。
くは複数に組み合わせることにより、実施例１乃至８の
１つもしくは複数においてさらに効果の向上を図ること
が出来る。
【００８２】〔実施例１０〕実施例９のゲートオフ電圧
制御回路のさらなる例を図８に示す。ただし本実施例は
図中の電源、電圧値、回路乗数、構成、部品に限定され
るものではなく、動作の概念を説明する上の一例として
図８を示すものであり、同様の動作結果を得るものは全
て本実施例の範疇に入るものとする。
制御回路のさらなる例を図８に示す。ただし本実施例は
図中の電源、電圧値、回路乗数、構成、部品に限定され
るものではなく、動作の概念を説明する上の一例として
図８を示すものであり、同様の動作結果を得るものは全
て本実施例の範疇に入るものとする。
【００８３】図８では電圧としては通常状態において図
１のＶＧＯＮに相当するＶＨ（同一でもよい）、ＶＣＯ
Ｍ、ＶＥＥの3電位により、ディスプレイ電源の供給が
停止し電圧絶対値が低下し始めた際にＶＬを通常電位か
らリーク用電位に切り替えるものである。図8の回路の
動作を、図9のグラフにより説明する。
１のＶＧＯＮに相当するＶＨ（同一でもよい）、ＶＣＯ
Ｍ、ＶＥＥの3電位により、ディスプレイ電源の供給が
停止し電圧絶対値が低下し始めた際にＶＬを通常電位か
らリーク用電位に切り替えるものである。図8の回路の
動作を、図9のグラフにより説明する。
【００８４】まず通常動作時、Ｔ１以前の時間では、Ｖ
ＬはＶＥＥとＶＬ端子の間に設けられたツェナーダイオ
ードＴＤ１により、ＶＥＥに対し一定電圧上回る電位と
して供給される。図8では９Ｖ品を用いている為、ＶＥ
Ｅより９Ｖ高い電圧がＶＬに供給される。この状態で
は、ＶＣＯＭとＶＥＥの間に介在するトランジスタ素子
ＴＲ１はオフ状態である。
ＬはＶＥＥとＶＬ端子の間に設けられたツェナーダイオ
ードＴＤ１により、ＶＥＥに対し一定電圧上回る電位と
して供給される。図8では９Ｖ品を用いている為、ＶＥ
Ｅより９Ｖ高い電圧がＶＬに供給される。この状態で
は、ＶＣＯＭとＶＥＥの間に介在するトランジスタ素子
ＴＲ１はオフ状態である。
【００８５】次にＴ１において電源供給が遮断すると、
ＶＨはＧＮＤ電位に向かい低下し始める。このとき、Ｃ
１のＰ１側電位も引きずれて低下する為、Ｐ１の電位が
Ｐ２より閾値分以上に低くなる。これによりＴＲ１は導
通状態となり、Ｐ２とＰ３が短絡する。この結果、Ｐ３
でのＶＥＥ電圧とＰ２でのＶＣＯＭ電圧は互いにキャン
セルされ急速にＧＮＤ電位へと向かう。これは同時に、
Ｐ５（＝Ｐ３電位）の電圧値がマイナス電位からＧＮＤ
電位に向かって急上昇することを意味する。このため、
Ｐ４（＝Ｐ６）のＶＬ電位は、ＴＤ１の存在により、図
9に示すように急上昇することになる。
ＶＨはＧＮＤ電位に向かい低下し始める。このとき、Ｃ
１のＰ１側電位も引きずれて低下する為、Ｐ１の電位が
Ｐ２より閾値分以上に低くなる。これによりＴＲ１は導
通状態となり、Ｐ２とＰ３が短絡する。この結果、Ｐ３
でのＶＥＥ電圧とＰ２でのＶＣＯＭ電圧は互いにキャン
セルされ急速にＧＮＤ電位へと向かう。これは同時に、
Ｐ５（＝Ｐ３電位）の電圧値がマイナス電位からＧＮＤ
電位に向かって急上昇することを意味する。このため、
Ｐ４（＝Ｐ６）のＶＬ電位は、ＴＤ１の存在により、図
9に示すように急上昇することになる。
【００８６】最後に、Ｔ２にてＰ５点の電位がＧＮＤに
達すると、Ｐ４点の電位も最高値を取る。これ以降は、
Ｐ４点の電位すなわちＶＬの電位はＧＮＤに向かって徐
々に低下する。このとき、Ｐ５点とＰ６点の間にコンデ
ンサＣ２を構成することが望ましい。これはＶＬがＴ２
で最高値に至った以降、ＧＮＤに落ちるまでの時間を延
ばすことが出来る為である。ＴＤ１自体も容量成分を持
つ為、兼用することも可能ではあるが、容量の安定化及
び時間延長効果を制御する上で別の容量素子を持つこと
がより望ましい。
達すると、Ｐ４点の電位も最高値を取る。これ以降は、
Ｐ４点の電位すなわちＶＬの電位はＧＮＤに向かって徐
々に低下する。このとき、Ｐ５点とＰ６点の間にコンデ
ンサＣ２を構成することが望ましい。これはＶＬがＴ２
で最高値に至った以降、ＧＮＤに落ちるまでの時間を延
ばすことが出来る為である。ＴＤ１自体も容量成分を持
つ為、兼用することも可能ではあるが、容量の安定化及
び時間延長効果を制御する上で別の容量素子を持つこと
がより望ましい。
【００８７】図9を改めて見ると、ＶＬの電位はＴ１以
降動作時のＶＬとＶＨの間にまで一旦上昇し、やがてＧ
ＮＤに至る山なりの特性を示す。この特性こそが重要で
ある。したがってゲートオフ電圧制御回路のＶＬ出力が
この特性を示す、あるいは走査信号駆動回路のゲートオ
フ電圧入力端子にこの電圧が現れる、あるいは走査信号
線の電位にこの特性があらわれることにより、ディスプ
レイ電源供給停止後にリーク用電位を走査信号線に供給
し、それにより画素電極の電荷をリークする構成を実現
することが出来る。
降動作時のＶＬとＶＨの間にまで一旦上昇し、やがてＧ
ＮＤに至る山なりの特性を示す。この特性こそが重要で
ある。したがってゲートオフ電圧制御回路のＶＬ出力が
この特性を示す、あるいは走査信号駆動回路のゲートオ
フ電圧入力端子にこの電圧が現れる、あるいは走査信号
線の電位にこの特性があらわれることにより、ディスプ
レイ電源供給停止後にリーク用電位を走査信号線に供給
し、それにより画素電極の電荷をリークする構成を実現
することが出来る。
【００８８】また上述のように、本発明のゲートオフ電
圧制御回路１０の特徴は、電源供給停止後の電圧降下を
元に動作し、通常動作状態と異なるリーク用電位を形成
していることである。そしてこの電位は、電源遮断時点
で液晶表示装置１の回路内に残留した、あるいは回路に
蓄積した電荷を元に作り出される。このため、液晶表示
装置１内で構成を完了することが出来るので既存の液晶
表示装置と容易に置き換えられるという大きな利点を持
つ。
圧制御回路１０の特徴は、電源供給停止後の電圧降下を
元に動作し、通常動作状態と異なるリーク用電位を形成
していることである。そしてこの電位は、電源遮断時点
で液晶表示装置１の回路内に残留した、あるいは回路に
蓄積した電荷を元に作り出される。このため、液晶表示
装置１内で構成を完了することが出来るので既存の液晶
表示装置と容易に置き換えられるという大きな利点を持
つ。
【００８９】また上記構成を実施例１乃至９の１つもし
くは複数に組み合わせることにより、実施例１乃至８の
１つもしくは複数においてさらに効果の向上を図ること
が出来る。
くは複数に組み合わせることにより、実施例１乃至８の
１つもしくは複数においてさらに効果の向上を図ること
が出来る。
【００９０】〔実施例１１〕実施例９のゲートオフ電圧
制御回路のさらなる例を図１０に示す。ただし本実施例
は図中の電源、電圧値、回路乗数、構成、部品に限定さ
れるものではなく、動作の概念を説明する上の一例とし
て図１０を示すものであり、同様の動作結果を得るもの
は全て本実施例の範疇に入るものとする。
制御回路のさらなる例を図１０に示す。ただし本実施例
は図中の電源、電圧値、回路乗数、構成、部品に限定さ
れるものではなく、動作の概念を説明する上の一例とし
て図１０を示すものであり、同様の動作結果を得るもの
は全て本実施例の範疇に入るものとする。
【００９１】図１０では電圧としてはＶＣＯＭ、ＶＥＥ
の２電位により、ディスプレイ電源の供給が停止した際
の電圧絶対値の低下によりリーク用電位を作り出すもの
で、パッシブ素子のみの簡易な構成となっている。
の２電位により、ディスプレイ電源の供給が停止した際
の電圧絶対値の低下によりリーク用電位を作り出すもの
で、パッシブ素子のみの簡易な構成となっている。
【００９２】図１０においてＶＣＯＭとＶＬ電位Ｐ２の
間に抵抗Ｒ１，ＶＥＥとＰ２の間にツェナーダイオード
Ｐ２ＴＤ１，そしてＴＤ１と並列にＣ１が設けられてい
る。Ｒ１は通常動作時のＶＬ電位の安定化用である。図
１０の回路の動作を、図１１のグラフにより説明する。
間に抵抗Ｒ１，ＶＥＥとＰ２の間にツェナーダイオード
Ｐ２ＴＤ１，そしてＴＤ１と並列にＣ１が設けられてい
る。Ｒ１は通常動作時のＶＬ電位の安定化用である。図
１０の回路の動作を、図１１のグラフにより説明する。
【００９３】まず通常動作時、Ｔ１以前の時間では、Ｖ
ＬはＶＥＥとＶＬ端子の間に設けられたツェナーダイオ
ードＴＤ１により、ＶＥＥに対し一定電圧上回る電位と
して供給される。図１０では９Ｖ品を用いている為、Ｖ
ＥＥより９Ｖ高い電圧がＶＬに供給される。
ＬはＶＥＥとＶＬ端子の間に設けられたツェナーダイオ
ードＴＤ１により、ＶＥＥに対し一定電圧上回る電位と
して供給される。図１０では９Ｖ品を用いている為、Ｖ
ＥＥより９Ｖ高い電圧がＶＬに供給される。
【００９４】次にＴ１において電源供給が遮断すると、
ＶＥＥはＧＮＤ電位に向かい上昇し始める。ツェナーダ
イオードＴＤ１の存在によりＶＬ電位はＶＥＥよりＴＤ
１の特性値分高くなるため、同時にＶＬも上昇する。
ＶＥＥはＧＮＤ電位に向かい上昇し始める。ツェナーダ
イオードＴＤ１の存在によりＶＬ電位はＶＥＥよりＴＤ
１の特性値分高くなるため、同時にＶＬも上昇する。
【００９５】最後に、Ｔ２にてＰ１点の電位がＧＮＤに
達すると、Ｐ２点の電位も最高値を取る。これ以降は、
Ｐ２点の電位すなわちＶＬの電位はＧＮＤに向かって徐
々に低下する。このとき、実施例１０と同様に、ツェナ
ーダイオードと並列にコンデンサを構成することが望ま
しい。
達すると、Ｐ２点の電位も最高値を取る。これ以降は、
Ｐ２点の電位すなわちＶＬの電位はＧＮＤに向かって徐
々に低下する。このとき、実施例１０と同様に、ツェナ
ーダイオードと並列にコンデンサを構成することが望ま
しい。
【００９６】実施例１０の図9と同様に、図１１もＶＬ
の電位はＴ１以降一旦上昇し、やがてＧＮＤに至る山な
りの特性を示す。この特性こそが重要である。したがっ
てゲートオフ電圧制御回路のＶＬ出力がこの特性を示
す、あるいは走査信号駆動回路のゲートオフ電圧入力端
子にこの電圧が現れる、あるいは走査信号線の電位にこ
の特性があらわれることにより、ディスプレイ電源供給
停止後にリーク用電位を走査信号線に供給し、それによ
り画素電極の電荷をリークする構成を実現することが出
来る。
の電位はＴ１以降一旦上昇し、やがてＧＮＤに至る山な
りの特性を示す。この特性こそが重要である。したがっ
てゲートオフ電圧制御回路のＶＬ出力がこの特性を示
す、あるいは走査信号駆動回路のゲートオフ電圧入力端
子にこの電圧が現れる、あるいは走査信号線の電位にこ
の特性があらわれることにより、ディスプレイ電源供給
停止後にリーク用電位を走査信号線に供給し、それによ
り画素電極の電荷をリークする構成を実現することが出
来る。
【００９７】また上述のように、本発明のゲートオフ電
圧制御回路１０の特徴は、電源供給停止後の電圧降下を
元に動作し、通常動作状態と異なるリーク用電位を形成
していることである。そしてこの電位は、電源遮断時点
で液晶表示装置１の回路内に残留した、あるいは回路に
蓄積した電荷を元に作り出される。このため、液晶表示
装置１内で構成を完了することが出来るので既存の液晶
表示装置と容易に置き換えられるという大きな利点を持
つ。
圧制御回路１０の特徴は、電源供給停止後の電圧降下を
元に動作し、通常動作状態と異なるリーク用電位を形成
していることである。そしてこの電位は、電源遮断時点
で液晶表示装置１の回路内に残留した、あるいは回路に
蓄積した電荷を元に作り出される。このため、液晶表示
装置１内で構成を完了することが出来るので既存の液晶
表示装置と容易に置き換えられるという大きな利点を持
つ。
【００９８】さらに本実施例では、アクティブ素子を持
たないため極めて低コストに構成できるという大きな利
点を持つ。
たないため極めて低コストに構成できるという大きな利
点を持つ。
【００９９】また上記構成を実施例１乃至９の１つもし
くは複数に組み合わせることにより、実施例１乃至８の
１つもしくは複数においてさらに効果の向上を図ること
が出来る。
くは複数に組み合わせることにより、実施例１乃至８の
１つもしくは複数においてさらに効果の向上を図ること
が出来る。
【０１００】〔実施例１２〕実施例９のゲートオフ電圧
制御回路のさらなる例を図１２に示す。ただし本実施例
は図中の電源、電圧値、回路乗数、構成、部品に限定さ
れるものではなく、動作の概念を説明する上の一例とし
て図１２を示すものであり、同様の動作結果を得るもの
は全て本実施例の範疇に入るものとする。
制御回路のさらなる例を図１２に示す。ただし本実施例
は図中の電源、電圧値、回路乗数、構成、部品に限定さ
れるものではなく、動作の概念を説明する上の一例とし
て図１２を示すものであり、同様の動作結果を得るもの
は全て本実施例の範疇に入るものとする。
【０１０１】図１２では電圧としては図１のＶＧＯＮに
相当するＶＨ、ＶＣＯＭ、ＶＥＥの3電位により、ディ
スプレイ電源の供給が停止し電圧絶対値が低下し始めた
際にＶＬを通常電位からリーク用電位に切り替えるもの
である。図１２の回路の動作を、図１３のグラフにより
説明する。
相当するＶＨ、ＶＣＯＭ、ＶＥＥの3電位により、ディ
スプレイ電源の供給が停止し電圧絶対値が低下し始めた
際にＶＬを通常電位からリーク用電位に切り替えるもの
である。図１２の回路の動作を、図１３のグラフにより
説明する。
【０１０２】まず通常動作時、Ｔ１以前の時間では、ト
ランジスタＴＲ１はＯＦＦ状態、ＴＲ２はＯＮ状態であ
る。これにより、Ｐ５とＶＥＥはＴＲ２を介して導通状
態であり、ＶＬの電位はＴＲ２の電圧損質分のみ上とな
っている。
ランジスタＴＲ１はＯＦＦ状態、ＴＲ２はＯＮ状態であ
る。これにより、Ｐ５とＶＥＥはＴＲ２を介して導通状
態であり、ＶＬの電位はＴＲ２の電圧損質分のみ上とな
っている。
【０１０３】次にＴ１において電源供給が遮断すると、
ＶＨはＧＮＤ電位に向かい低下し始める。このとき、Ｃ
１のＰ２側電位も引きずれて低下する為、Ｐ２の電位が
Ｐ１より閾値分以上に低くなる。これによりＴＲ１は導
通状態となり、ＴＲ１とＴＲ２間のＰ５点の電位、すな
わちＶＬ電位は即最高電位に至る。
ＶＨはＧＮＤ電位に向かい低下し始める。このとき、Ｃ
１のＰ２側電位も引きずれて低下する為、Ｐ２の電位が
Ｐ１より閾値分以上に低くなる。これによりＴＲ１は導
通状態となり、ＴＲ１とＴＲ２間のＰ５点の電位、すな
わちＶＬ電位は即最高電位に至る。
【０１０４】最後にＶＣＯＭ電位がＧＮＤに収束すると
ＶＬ電位もＧＮＤに収束する。
ＶＬ電位もＧＮＤに収束する。
【０１０５】図１３を改めて見ると、ＶＬの電位はＴ１
以降動作時のＶＬとＶＨの間にまで一旦上昇し、やがて
ＧＮＤに至る山なりの特性を示す。この特性こそが重要
である。したがってゲートオフ電圧制御回路のＶＬ出力
がこの特性を示す、あるいは走査信号駆動回路のゲート
オフ電圧入力端子にこの電圧が現れる、あるいは走査信
号線の電位にこの特性があらわれることにより、ディス
プレイ電源供給停止後にリーク用電位を走査信号線に供
給し、それにより画素電極の電荷をリークする構成を実
現することが出来る。
以降動作時のＶＬとＶＨの間にまで一旦上昇し、やがて
ＧＮＤに至る山なりの特性を示す。この特性こそが重要
である。したがってゲートオフ電圧制御回路のＶＬ出力
がこの特性を示す、あるいは走査信号駆動回路のゲート
オフ電圧入力端子にこの電圧が現れる、あるいは走査信
号線の電位にこの特性があらわれることにより、ディス
プレイ電源供給停止後にリーク用電位を走査信号線に供
給し、それにより画素電極の電荷をリークする構成を実
現することが出来る。
【０１０６】また上述のように、本発明のゲートオフ電
圧制御回路１０の特徴は、電源供給停止後の電圧降下を
元に動作し、通常動作状態と異なるリーク用電位を形成
していることである。そしてこの電位は、電源遮断時点
で液晶表示装置１の回路内に残留した、あるいは回路に
蓄積した電荷を元に作り出される。このため、液晶表示
装置１内で構成を完了することが出来るので既存の液晶
表示装置と容易に置き換えられるという大きな利点を持
つ。
圧制御回路１０の特徴は、電源供給停止後の電圧降下を
元に動作し、通常動作状態と異なるリーク用電位を形成
していることである。そしてこの電位は、電源遮断時点
で液晶表示装置１の回路内に残留した、あるいは回路に
蓄積した電荷を元に作り出される。このため、液晶表示
装置１内で構成を完了することが出来るので既存の液晶
表示装置と容易に置き換えられるという大きな利点を持
つ。
【０１０７】さらに本実施例では、電源遮断後ＶＬが最
高電位に至るまでの時間が極めて短い。適切に部材、及
び部材のスペック、回路構成を選定すれば、１秒以内も
実現できる。このため、極めて短時間に画素電極をリー
クさせることができ、配向膜への電荷の蓄積を一層抑制
できるという点で、極めて高いフリッカ対策効果を示
す。
高電位に至るまでの時間が極めて短い。適切に部材、及
び部材のスペック、回路構成を選定すれば、１秒以内も
実現できる。このため、極めて短時間に画素電極をリー
クさせることができ、配向膜への電荷の蓄積を一層抑制
できるという点で、極めて高いフリッカ対策効果を示
す。
【０１０８】また上記構成を実施例１乃至９の１つもし
くは複数に組み合わせることにより、実施例１乃至８の
１つもしくは複数においてさらに効果の向上を図ること
が出来る。
くは複数に組み合わせることにより、実施例１乃至８の
１つもしくは複数においてさらに効果の向上を図ること
が出来る。
【０１０９】〔実施例１３〕実施例９のゲートオフ電圧
制御回路のさらなる例を図１４に示す。ただし本実施例
は図中の電源、電圧値、回路乗数、構成、部品に限定さ
れるものではなく、動作の概念を説明する上の一例とし
て図１４を示すものであり、同様の動作結果を得るもの
は全て本実施例の範疇に入るものとする。
制御回路のさらなる例を図１４に示す。ただし本実施例
は図中の電源、電圧値、回路乗数、構成、部品に限定さ
れるものではなく、動作の概念を説明する上の一例とし
て図１４を示すものであり、同様の動作結果を得るもの
は全て本実施例の範疇に入るものとする。
【０１１０】図１４では電圧としては図１のＶＧＯＮに
相当するＶＨ、ＶＧＧに相当するＶＣＣ、ＶＥＥの3電
位により、ディスプレイ電源の供給が停止し電圧絶対値
が低下し始めた際にＶＬを通常電位からリーク用電位に
切り替えるものである。
相当するＶＨ、ＶＧＧに相当するＶＣＣ、ＶＥＥの3電
位により、ディスプレイ電源の供給が停止し電圧絶対値
が低下し始めた際にＶＬを通常電位からリーク用電位に
切り替えるものである。
【０１１１】すなわち、通常動作時はＶＥＥとＧＮＤ間
でＲ１とＲ２で抵抗分圧された電圧がＶＬとなる。一方
電源遮断時は、ＶＨが低下することによりＴＲ１のＰ２
の電位が閾値分以上にＰ３の電位より低下し、これによ
りＶＣＣの電位がＶＬに供給されるようになる為、ＶＬ
電位が上昇し、やがてＧＮＤに収束する山なりの電位変
動を示す。
でＲ１とＲ２で抵抗分圧された電圧がＶＬとなる。一方
電源遮断時は、ＶＨが低下することによりＴＲ１のＰ２
の電位が閾値分以上にＰ３の電位より低下し、これによ
りＶＣＣの電位がＶＬに供給されるようになる為、ＶＬ
電位が上昇し、やがてＧＮＤに収束する山なりの電位変
動を示す。
【０１１２】上述のように、本発明のゲートオフ電圧制
御回路１０の特徴は、電源供給停止後の電圧降下を元に
動作し、通常動作状態と異なるリーク用電位を形成して
いることである。そしてこの電位は、電源遮断時点で液
晶表示装置１の回路内に残留した、あるいは回路に蓄積
した電荷を元に作り出される。このため、液晶表示装置
１内で構成を完了することが出来るので既存の液晶表示
装置と容易に置き換えられるという大きな利点を持つ。
御回路１０の特徴は、電源供給停止後の電圧降下を元に
動作し、通常動作状態と異なるリーク用電位を形成して
いることである。そしてこの電位は、電源遮断時点で液
晶表示装置１の回路内に残留した、あるいは回路に蓄積
した電荷を元に作り出される。このため、液晶表示装置
１内で構成を完了することが出来るので既存の液晶表示
装置と容易に置き換えられるという大きな利点を持つ。
【０１１３】また上記構成を実施例１乃至９の１つもし
くは複数に組み合わせることにより、実施例１乃至８の
１つもしくは複数においてさらに効果の向上を図ること
が出来る。
くは複数に組み合わせることにより、実施例１乃至８の
１つもしくは複数においてさらに効果の向上を図ること
が出来る。
【０１１４】〔実施例１４〕本実施例は実施例１４の変
形例である。図１５に実施例１３の図１４に相当する図
を示す。図１４との違いは、Ｐ１以降にＣ１及びＶＬパ
ルス発生回路５４を構成した点である。これにより、実
施例１３の効果に加え、コモン反転駆動時での通常駆動
時にゲートのＯＦＦ電位をコモン電位と同位相で変調す
ることが可能となる。
形例である。図１５に実施例１３の図１４に相当する図
を示す。図１４との違いは、Ｐ１以降にＣ１及びＶＬパ
ルス発生回路５４を構成した点である。これにより、実
施例１３の効果に加え、コモン反転駆動時での通常駆動
時にゲートのＯＦＦ電位をコモン電位と同位相で変調す
ることが可能となる。
【０１１５】〔実施例１５〕本実施例では、実施例９の
ゲートオフ電圧制御回路の代わりに、専用のリセット機
能を設け、これにより画素内電位をリセットするもので
ある。
ゲートオフ電圧制御回路の代わりに、専用のリセット機
能を設け、これにより画素内電位をリセットするもので
ある。
【０１１６】リセット機能としては走査信号駆動回路
に、ＯＮ電位とＯＦＦ電位の間の中間電位を出力する専
用回路を設け、ＶＤＤもしくはＶＤＤの低下を感知し、
中間電位を出力する構成が可能である。回路例として
は、実施例９から１４の回路を走査信号駆動回路に取り
込んでもよい。
に、ＯＮ電位とＯＦＦ電位の間の中間電位を出力する専
用回路を設け、ＶＤＤもしくはＶＤＤの低下を感知し、
中間電位を出力する構成が可能である。回路例として
は、実施例９から１４の回路を走査信号駆動回路に取り
込んでもよい。
【０１１７】これによって、上記実施例と同様にフリッ
カを低減できる。また実施例１乃至９の１つもしくは複
数に組み合わせることにより、実施例１乃至８の１つも
しくは複数においてさらに効果の向上を図ることが出来
る。
カを低減できる。また実施例１乃至９の１つもしくは複
数に組み合わせることにより、実施例１乃至８の１つも
しくは複数においてさらに効果の向上を図ることが出来
る。
【０１１８】〔実施例１６〕本実施例は液晶表示装置と
して実施例１乃至１５に記載のいずれかを用いることに
より、電源遮断後短時間に電源を再投入してもフリッカ
の発生を防止した画像表示装置を構成したものである。
して実施例１乃至１５に記載のいずれかを用いることに
より、電源遮断後短時間に電源を再投入してもフリッカ
の発生を防止した画像表示装置を構成したものである。
【０１１９】液晶モニタの形態に構成した例を図３３に
示す。ノートＰＣの形態に構成した例を図３４に示す。
液晶ＴＶとしての形態に構成した例を図３５に示す。ま
たこれ以外にもＰＤＡ，あるいは液晶一体型ＰＣの形態
に構成してもよい。
示す。ノートＰＣの形態に構成した例を図３４に示す。
液晶ＴＶとしての形態に構成した例を図３５に示す。ま
たこれ以外にもＰＤＡ，あるいは液晶一体型ＰＣの形態
に構成してもよい。
【０１２０】本実施例でのこれらの装置は、いずれも電
源ＳＷ９０を持つことを特徴とする。このため、ユーザ
ーが短時間に電源の遮断、再投入を繰り返すことが可能
となるため、逆に実施例１乃至１５記載の液晶表示装置
を用いることで、電源の遮断、再投入時のフリッカの発
生を防止することが必要である。
源ＳＷ９０を持つことを特徴とする。このため、ユーザ
ーが短時間に電源の遮断、再投入を繰り返すことが可能
となるため、逆に実施例１乃至１５記載の液晶表示装置
を用いることで、電源の遮断、再投入時のフリッカの発
生を防止することが必要である。
【０１２１】〔実施例１７〕図３６に、実施例１６の画
像表示装置での液晶表示装置１への電源供給の様子を示
す。筐体９２中に、液晶表示装置１、制御回路９３、電
源回路９４、電源ＳＷ９０を持つ。制御回路９３と電源
回路９４は、液晶表示装置１を基準で見た場合、図１に
２０として示したシステム回路の扱いとなる。電源回路
にはＡＣ，ＤＣを問わず、電源回路が対応可能な電圧が
外部電源９６より供給される。
像表示装置での液晶表示装置１への電源供給の様子を示
す。筐体９２中に、液晶表示装置１、制御回路９３、電
源回路９４、電源ＳＷ９０を持つ。制御回路９３と電源
回路９４は、液晶表示装置１を基準で見た場合、図１に
２０として示したシステム回路の扱いとなる。電源回路
にはＡＣ，ＤＣを問わず、電源回路が対応可能な電圧が
外部電源９６より供給される。
【０１２２】本構成では、外部のＣＰＵ９５から信号が
制御回路９３に入力され、これに基づき制御回路９３か
ら電源回路９４に液晶表示装置１への電源の供給、遮断
が指示される。
制御回路９３に入力され、これに基づき制御回路９３か
ら電源回路９４に液晶表示装置１への電源の供給、遮断
が指示される。
【０１２３】そして制御回路９３には、不要消費電力削
減の観点から、一定時間ＣＰＵからの信号の入力が無い
場合液晶表示装置１への電源の供給を停止する機能が導
入されている。このため比較的頻繁に電源の遮断、再投
入が行われる形となり、なお一層該過程で発生するフリ
ッカへの対策が必要となる。
減の観点から、一定時間ＣＰＵからの信号の入力が無い
場合液晶表示装置１への電源の供給を停止する機能が導
入されている。このため比較的頻繁に電源の遮断、再投
入が行われる形となり、なお一層該過程で発生するフリ
ッカへの対策が必要となる。
【０１２４】また近年のＣＰＵ装置には、一定時間ユー
ザーの入力デバイスへの操作が無い場合、低諸費電力化
の観点から制御回路に低諸費電力モードへの移行を指示
する機能が、いわゆるＷＩＮＤＯＷＳ（登録商標）系Ｏ
Ｓを中心に、あらかじめＯＳレベルで盛り込まれてい
る。ここで発せられた低諸費電力モード移行指令を受
け、制御回路９３はやはり電源回路９４に遮断を指示す
る。特に、このＯＳレベルで盛り込まれた省電力機能に
関しては、ＰＣの使用者層の広がりとともに設定時間の
変更方法を知らない使用者が増大している。このような
ユーザーにとっては、使用中にモニタが消えた場合マウ
スを動かすようにと指示されるのが通例であり、操作中
画面が消えるとすぐマウスを動かしモニタに電源を再投
入する傾向がある。この場合、液晶表示装置１への電源
回路９４からの電源供給遮断後ほとんど間髪をおかず電
源が再供給される形となるため、このような状況で極め
てフリッカが発生しやすい使用状態が常態化しつつあ
る。さらに、消費電力化の観点から、ＣＰＵが消費電力
移行指示を出すまでの設定時間を短縮する潮流が予想さ
れ、さらにフリッカの発生の状態化を発明者らは懸念し
ていた。
ザーの入力デバイスへの操作が無い場合、低諸費電力化
の観点から制御回路に低諸費電力モードへの移行を指示
する機能が、いわゆるＷＩＮＤＯＷＳ（登録商標）系Ｏ
Ｓを中心に、あらかじめＯＳレベルで盛り込まれてい
る。ここで発せられた低諸費電力モード移行指令を受
け、制御回路９３はやはり電源回路９４に遮断を指示す
る。特に、このＯＳレベルで盛り込まれた省電力機能に
関しては、ＰＣの使用者層の広がりとともに設定時間の
変更方法を知らない使用者が増大している。このような
ユーザーにとっては、使用中にモニタが消えた場合マウ
スを動かすようにと指示されるのが通例であり、操作中
画面が消えるとすぐマウスを動かしモニタに電源を再投
入する傾向がある。この場合、液晶表示装置１への電源
回路９４からの電源供給遮断後ほとんど間髪をおかず電
源が再供給される形となるため、このような状況で極め
てフリッカが発生しやすい使用状態が常態化しつつあ
る。さらに、消費電力化の観点から、ＣＰＵが消費電力
移行指示を出すまでの設定時間を短縮する潮流が予想さ
れ、さらにフリッカの発生の状態化を発明者らは懸念し
ていた。
【０１２５】このような懸念に対し、発明者は実施例１
から１６記載の本発明の液晶表示装置１を画像表示装置
の液晶表示装置として用いることで対処することを可能
とした。これにより、画像表示装置のさらなる低消費電
力化に対応することも可能となった。
から１６記載の本発明の液晶表示装置１を画像表示装置
の液晶表示装置として用いることで対処することを可能
とした。これにより、画像表示装置のさらなる低消費電
力化に対応することも可能となった。
【０１２６】また電源ＳＷ９０はソフト的なＳＷでもよ
く、その例を図３７に示す。
く、その例を図３７に示す。
【０１２７】ＣＰＵからの低諸費電力モード移行指示及
びユーザーの操作の組み合わせで発生する電源の遮断、
再投入によるフリッカには、電源ＳＷは関係なく、図３
８にように電源ＳＷはなくてもよい。
びユーザーの操作の組み合わせで発生する電源の遮断、
再投入によるフリッカには、電源ＳＷは関係なく、図３
８にように電源ＳＷはなくてもよい。
【０１２８】また図３９に示すようにＣＰＵ１は筐体９
２の内部に構成されていてもよい。
２の内部に構成されていてもよい。
【０１２９】さらに図４０に示すように、バッテリー９
７を筐体９２内部に取り込んでいてもよい。
７を筐体９２内部に取り込んでいてもよい。
【０１３０】以上の実施例１乃至１７に用いる画素内の
アクティブ素子は、ＴＦＴ以外にＭＩＭも含む。ＴＦＴ
の場合は、その半導体層がアモルファスの場合、及びポ
リシリコンの場合、さらに単結晶に準じる結晶性シリコ
ンの場合も含む。特にポリシリコン及び単結晶に準じる
結晶性シリコンではアモルファスシリコンよりホトコン
ダクションが生じ難いため、逆に保持率をホトコンダク
ションを利用して低減せしめるのはアモルファスの場合
より困難であるため、ＣＦとは異なる専用の遮光層は映
像信号線あるいは走査信号線の一方の上のみに形成す
る、あるいはＴＦＴ上部のみに形成する、もしくは形成
しないことが望ましい。あるいはこれらと本発明の回路
による対策の併用もしくは回路のみによる対策を図るこ
とが望ましい。
アクティブ素子は、ＴＦＴ以外にＭＩＭも含む。ＴＦＴ
の場合は、その半導体層がアモルファスの場合、及びポ
リシリコンの場合、さらに単結晶に準じる結晶性シリコ
ンの場合も含む。特にポリシリコン及び単結晶に準じる
結晶性シリコンではアモルファスシリコンよりホトコン
ダクションが生じ難いため、逆に保持率をホトコンダク
ションを利用して低減せしめるのはアモルファスの場合
より困難であるため、ＣＦとは異なる専用の遮光層は映
像信号線あるいは走査信号線の一方の上のみに形成す
る、あるいはＴＦＴ上部のみに形成する、もしくは形成
しないことが望ましい。あるいはこれらと本発明の回路
による対策の併用もしくは回路のみによる対策を図るこ
とが望ましい。
【０１３１】またゲートオフ電圧制御回路のトランジス
タ素子は、画素内のトランジスタ素子と構造、構成、サ
イズ、特性のうちの少なくともいずれかを異なる構成と
し、画素内のトランジスタ素子より大電流に耐えられる
攻勢とすることが必要である。
タ素子は、画素内のトランジスタ素子と構造、構成、サ
イズ、特性のうちの少なくともいずれかを異なる構成と
し、画素内のトランジスタ素子より大電流に耐えられる
攻勢とすることが必要である。
【０１３２】また画素電極と配向膜の間に絶縁層を構成
する場合は、該絶縁層の一部を除去し、少なくとも一部
が画素電極と配向膜が直接接触する領域を設けることが
望ましい。特に液晶層の比抵抗が１×１０の１４乗以下
である場合、液晶層を経由して画素電極の電荷を逃がす
効果が期待できる為である。画素電極が金属である場合
は、透明電極を介して配向膜に接触してもよい。これに
より電荷を逃がす効果と金属性画素電極の腐食防止の両
立が実現する。さらに、全面に絶縁層がある場合でも、
液晶層の比抵抗が１×１０の１４乗以下である場合には
一定の効果を期待することができる。
する場合は、該絶縁層の一部を除去し、少なくとも一部
が画素電極と配向膜が直接接触する領域を設けることが
望ましい。特に液晶層の比抵抗が１×１０の１４乗以下
である場合、液晶層を経由して画素電極の電荷を逃がす
効果が期待できる為である。画素電極が金属である場合
は、透明電極を介して配向膜に接触してもよい。これに
より電荷を逃がす効果と金属性画素電極の腐食防止の両
立が実現する。さらに、全面に絶縁層がある場合でも、
液晶層の比抵抗が１×１０の１４乗以下である場合には
一定の効果を期待することができる。
【０１３３】
【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示装置によれば、電源供給停止後に
電源を再投入した際のフリッカの発生を防止できるよう
になる。また、電源供給停止後に電源を再投入した際の
フリッカの発生を防止した、薄型、軽量の液晶表示装置
を用いた画像表示装置を実現できるようになる。
本発明による液晶表示装置によれば、電源供給停止後に
電源を再投入した際のフリッカの発生を防止できるよう
になる。また、電源供給停止後に電源を再投入した際の
フリッカの発生を防止した、薄型、軽量の液晶表示装置
を用いた画像表示装置を実現できるようになる。
【図１】本発明による液晶表示装置の一実施例の構成を
示す図である。
示す図である。
【図２】本発明による液晶表示装置の一実施例の構成を
示す図である。
示す図である。
【図３】本発明による液晶表示装置の一実施例の構成を
示す図である。
示す図である。
【図４】本発明による液晶表示装置の一実施例の構成を
示す図である。
示す図である。
【図５】本発明による液晶表示装置の一実施例の構成を
示す図である。
示す図である。
【図６】本発明による液晶表示装置の一実施例の構成を
示す図である。
示す図である。
【図７】本発明による液晶表示装置の一実施例の構成を
示す図である。
示す図である。
【図８】本発明による液晶表示装置に用いる回路の一実
施例を示す図である。
施例を示す図である。
【図９】本発明による液晶表示装置の一実施例の電圧変
位を示すグラフである。
位を示すグラフである。
【図１０】本発明による液晶表示装置に用いる回路の一
実施例を示す図である。
実施例を示す図である。
【図１１】本発明による液晶表示装置の一実施例の電圧
変位を示すグラフである。
変位を示すグラフである。
【図１２】本発明による液晶表示装置に用いる回路の一
実施例を示す図である。
実施例を示す図である。
【図１３】本発明による液晶表示装置の一実施例の電圧
変位を示すグラフである。
変位を示すグラフである。
【図１４】本発明による液晶表示装置に用いる回路の一
実施例を示す図である。
実施例を示す図である。
【図１５】本発明による液晶表示装置に用いる回路の一
実施例を示す図である。
実施例を示す図である。
【図１６】本発明による液晶表示装置に用いる液晶パネ
ルの画素の平面構造例を示す図である。
ルの画素の平面構造例を示す図である。
【図１７】本発明による液晶表示装置に用いる液晶パネ
ルの画素の断面構造例を示す図である。
ルの画素の断面構造例を示す図である。
【図１８】本発明による液晶表示装置に用いる液晶パネ
ルの画素の断面構造例を示す図である。
ルの画素の断面構造例を示す図である。
【図１９】本発明による液晶表示装置に用いる液晶パネ
ルの画素の断面構造例を示す図である。
ルの画素の断面構造例を示す図である。
【図２０】本発明による液晶表示装置に用いる液晶パネ
ルの画素の平面構造例を示す図である。
ルの画素の平面構造例を示す図である。
【図２１】本発明による液晶表示装置に用いる液晶パネ
ルの画素の断面構造例を示す図である。
ルの画素の断面構造例を示す図である。
【図２２】本発明による液晶表示装置に用いる液晶パネ
ルの画素の平面構造例を示す図である。
ルの画素の平面構造例を示す図である。
【図２３】本発明による液晶表示装置に用いる液晶パネ
ルの画素の断面構造例を示す図である。
ルの画素の断面構造例を示す図である。
【図２４】本発明による液晶表示装置に用いる液晶パネ
ルの画素の断面構造例を示す図である。
ルの画素の断面構造例を示す図である。
【図２５】本発明による液晶表示装置に用いる液晶パネ
ルの画素の平面構造例を示す図である。
ルの画素の平面構造例を示す図である。
【図２６】本発明による液晶表示装置に用いる液晶パネ
ルの画素の断面構造例を示す図である。
ルの画素の断面構造例を示す図である。
【図２７】本発明による液晶表示装置に用いる液晶パネ
ルの画素の断面構造例を示す図である。
ルの画素の断面構造例を示す図である。
【図２８】本発明による液晶表示装置に用いる液晶パネ
ルのアクティブ素子の一実施例の平面構造を模式的に示
す図である。
ルのアクティブ素子の一実施例の平面構造を模式的に示
す図である。
【図２９】本発明による液晶表示装置に用いる液晶パネ
ルのアクティブ素子の一実施例の平面構造を模式的に示
す図である。
ルのアクティブ素子の一実施例の平面構造を模式的に示
す図である。
【図３０】本発明による液晶表示装置に用いる液晶パネ
ルのアクティブ素子の一実施例の平面構造を模式的に示
す図である。
ルのアクティブ素子の一実施例の平面構造を模式的に示
す図である。
【図３１】本発明による液晶表示装置に用いる液晶パネ
ルの一実施例の平面構造例を示す図である。
ルの一実施例の平面構造例を示す図である。
【図３２】本発明による液晶表示装置に用いる液晶パネ
ルの一実施例の平面構造例を示す図である。
ルの一実施例の平面構造例を示す図である。
【図３３】本発明による液晶表示装置を用いた画像表示
装置の一実施例を示す図である。
装置の一実施例を示す図である。
【図３４】本発明による液晶表示装置を用いた画像表示
装置の一実施例を示す図である。
装置の一実施例を示す図である。
【図３５】本発明による液晶表示装置を用いた画像表示
装置の一実施例を示す図である。
装置の一実施例を示す図である。
【図３６】本発明による液晶表示装置を用いた画像表示
装置の一実施例を示す図である。
装置の一実施例を示す図である。
【図３７】本発明による液晶表示装置を用いた画像表示
装置の一実施例を示す図である。
装置の一実施例を示す図である。
【図３８】本発明による液晶表示装置を用いた画像表示
装置の一実施例を示す図である。
装置の一実施例を示す図である。
【図３９】本発明による液晶表示装置を用いた画像表示
装置の一実施例を示す図である。
装置の一実施例を示す図である。
【図４０】本発明による液晶表示装置を用いた画像表示
装置の一実施例を示す図である。
装置の一実施例を示す図である。
【図４１】本発明の課題の発生する例を説明する図であ
る。
る。
【図４２】本発明による課題の一例を示す図である。
１…液晶表示装置、２…液晶パネル、１０…ゲートオフ
電圧制御回路、１１…走査電源回路、１２…制御回路、
１３…走査信号駆動回路、１４…映像電源回路、１５…
階調電源回路、１６…映像信号駆動回路、１７…共通電
圧発生回路、２０…システム回路、３０…走査信号線、
３１…映像信号線、３２…基準電位、４０…ディスプレ
イ電源、４１…Ｉ／Ｆ信号、６１…基準電極、６２…画
素電極、６３…半導体層、６５…付加容量、６６…保持
容量、６７…ドレイン電極、６８…ソース電極、７０…
下側基板、７１…ＰＡＳ１、７２…ＰＡＳ２、７３…Ｐ
ＡＳ３、７４…ＰＡＳ４、７５…配向膜、７６…液晶
層、８１…上側基板、８２…ＢＭ、８３…ＣＦ、８４…
保護膜、８５…配向膜、８７…支柱、８８…ＢＭ開口
部、９０…電源ＳＷ、９１…キーボード、９２…筐体、
９３…制御回路、９４…電源回路、９５…ＣＰＵ、９６
…外部電源、９７…バッテリー
電圧制御回路、１１…走査電源回路、１２…制御回路、
１３…走査信号駆動回路、１４…映像電源回路、１５…
階調電源回路、１６…映像信号駆動回路、１７…共通電
圧発生回路、２０…システム回路、３０…走査信号線、
３１…映像信号線、３２…基準電位、４０…ディスプレ
イ電源、４１…Ｉ／Ｆ信号、６１…基準電極、６２…画
素電極、６３…半導体層、６５…付加容量、６６…保持
容量、６７…ドレイン電極、６８…ソース電極、７０…
下側基板、７１…ＰＡＳ１、７２…ＰＡＳ２、７３…Ｐ
ＡＳ３、７４…ＰＡＳ４、７５…配向膜、７６…液晶
層、８１…上側基板、８２…ＢＭ、８３…ＣＦ、８４…
保護膜、８５…配向膜、８７…支柱、８８…ＢＭ開口
部、９０…電源ＳＷ、９１…キーボード、９２…筐体、
９３…制御回路、９４…電源回路、９５…ＣＰＵ、９６
…外部電源、９７…バッテリー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩崎 伸一 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 北島 雅明 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 Ｆターム(参考） 2H093 NA16 NC09 NC59 ND10 5C006 AC22 AF67 BB16 BC03 BF36 BF42 FA23 FA38 GA02 5C080 AA10 BB05 DD06 FF11 JJ02 JJ03 JJ04 JJ06
Claims (48)
- 【請求項１】 互いに対向配置される第1と第2の基板を
有し、第1と第2の基板の間に液晶層を有し、一方の基板
上にアクティブ素子、該アクティブ素子を動作させるた
めの走査信号線、及び該アクティブ素子の動作により映
像信号が供給される画素電極を有し、該画素電極と液晶
層の間に配向膜を有し、前記一方もしくは他方の基板上
に基準電極を有し、該画素電極と基準電極の間に電位差
を生じせしめることにより表示を行う液晶表示装置にお
いて、外部から液晶表示装置への電源供給停止後の走査
信号線の電位が、GNDレベル以上となる状態を有するこ
とを特徴とする液晶表示装置。 - 【請求項２】 互いに対向配置される第1と第2の基板を
有し、第1と第2の基板の間に液晶層を有し、一方の基板
上にアクティブ素子、該アクティブ素子を動作させるた
めの走査信号線、及び該アクティブ素子の動作により映
像信号が供給される画素電極を有し、該画素電極と液晶
層の間に配向膜を有し、前記一方もしくは他方の基板上
に基準電極を有し、該画素電極と基準電極の間に電位差
を生じせしめることにより表示を行う液晶表示装置にお
いて、外部から液晶表示装置への電源供給停止後の走査
信号線の電位が、該電源供給停止後一旦上昇し、やがて
GNDレベルに収束する山なりの特性を有することを特徴
とする液晶表示装置。 - 【請求項３】 前記走査信号線の電位が、外部から液晶
表示装置への電源供給停止後5秒以内に、外部から液晶
表示装置への電源供給停止後の最大値となることを特徴
とする、請求項１，２のうちいずれかに記載の液晶表示
装置。 - 【請求項４】 互いに対向配置される第1と第2の基板を
有し、第1と第2の基板の間に液晶層を有し、一方の基板
上にアクティブ素子、該アクティブ素子を動作させるた
めの走査信号線、及び該アクティブ素子の動作により映
像信号が供給される画素電極を有し、該画素電極と液晶
層の間に配向膜を有し、前記一方もしくは他方の基板上
に基準電極を有し、該画素電極と基準電極の間に電位差
を生じせしめることにより表示を行う液晶表示装置にお
いて、外部から液晶表示装置への電源供給停止後の走査
信号線の電位を、電源供給中の通常駆動状態と切り替え
る回路を有することを特徴とする液晶表示装置。 - 【請求項５】 互いに対向配置される第1と第2の基板を
有し、第1と第2の基板の間に液晶層を有し、一方の基板
上にアクティブ素子、該アクティブ素子を動作させるた
めの走査信号線、及び該アクティブ素子の動作により映
像信号が供給される画素電極を有し、該画素電極と液晶
層の間に配向膜を有し、前記一方もしくは他方の基板上
に基準電極を有し、該画素電極と基準電極の間に電位差
を生じせしめることにより表示を行い、前記走査信号線
の電位は走査信号線駆動回路より印加され、該走査信号
線駆動回路は走査信号線の非選択電位用電源が供給され
る入力端子を有する液晶表示装置において、外部から液
晶表示装置への電源供給停止後の、前記非選択電位用電
源が供給される入力端子への入力電圧を、通常の駆動状
態と切り替える回路を有することを特徴とする液晶表示
装置。 - 【請求項６】 前記切り替え回路が少なくともアクティ
ブ素子を有し、前記通常駆動状態との切り替えが該アク
ティブ素子の動作状態が切り替わることにより行われる
ことを特徴とする請求項４、５のうちいずれかに記載の
液晶表示装置。 - 【請求項７】 前記切り替えか、外部から液晶表示装置
への電源供給停止による電位変動により行われることを
特徴とする請求項４，５，６のうちいずれかに記載の液
晶表示装置。 - 【請求項８】 前記切り替え回路のアクティブ素子とし
て、少なくとも１つのトランジスタを有することを特徴
とする請求項６，７のうちいずれかに記載の液晶表示装
置。 - 【請求項９】 前記アクティブ素子の構造、構成、サイ
ズ、特性のうちの少なくともいずれかが、画素内のアク
ティブ素子とは異なることを特徴とする請求項６，７，
８のうちいずれかに記載の液晶表示装置。 - 【請求項１０】 前記トランジスタが、その半導体層と
して結晶性シリコンを用いることを特徴とする請求項
８、９のうちいずれかに記載の液晶表示装置。 - 【請求項１１】 互いに対向配置される第1と第2の基板
を有し、第1と第2の基板の間に液晶層を有し、一方の基
板上にアクティブ素子、該アクティブ素子を動作させる
ための走査信号線、及び該アクティブ素子の動作により
映像信号が供給される画素電極を有し、該画素電極と液
晶層の間に配向膜を有し、前記一方もしくは他方の基板
上に基準電極を有し、該画素電極と基準電極の間に電位
差を生じせしめることにより表示を行い、前記走査信号
線の電位は走査信号線駆動回路より印加され、該走査信
号線駆動回路は走査信号線の非選択電位用電源が供給さ
れる入力端子を有する液晶表示装置において、外部から
液晶表示装置への電源供給停止後の、前記非選択電位用
電源が供給される入力端子への入力電圧を、通常の駆動
状態と異なる値とするための回路を有し、該回路はツェ
ナーダイオードを有することを特徴とする液晶表示装
置。 - 【請求項１２】 前記走査信号線駆動回路が複数の電源
入力端子を有し、少なくともそのうちの１つは、通常駆
動状態において前記非選択電位用電源が供給される入力
端子への入力電圧よりも低い電圧が供給され、ツェナー
ダイオードが、電気的に、前記非選択電位用電源が供給
される入力端子及び、前記通常駆動状態において前記非
選択電位用電源が供給される入力端子への入力電圧より
も低い電圧が供給される端子の間に接続されていること
を特徴とする請求項５乃至１１記載の液晶表示装置。 - 【請求項１３】 前記ツェナーダイオードと並列に容量
素子を有することを特徴とする、請求項１２記載の液晶
表示装置。 - 【請求項１４】 互いに対向配置される第1と第2の基板
を有し、第1と第2の基板の間に液晶層を有し、一方の基
板上にアクティブ素子、該アクティブ素子を動作させる
ための走査信号線、及び該アクティブ素子の動作により
映像信号が供給される画素電極を有し、該画素電極と液
晶層の間に配向膜を有し、前記一方もしくは他方の基板
上に基準電極を有し、該画素電極と基準電極の間に電位
差を生じせしめることにより表示を行い、前記走査信号
線の電位は走査信号線駆動回路より印加され、該走査信
号線駆動回路は走査信号線の非選択電位用電源が供給さ
れる入力端子を有する液晶表示装置において、前記走査
信号線の非選択電位用電源が供給される入力端子の電位
は、外部から液晶表示装置への電源供給停止後に、GND
レベル以上となる状態を有することを特徴とする液晶表
示装置。 - 【請求項１５】 互いに対向配置される第1と第2の基板
を有し、第1と第2の基板の間に液晶層を有し、一方の基
板上にアクティブ素子、該アクティブ素子を動作させる
ための走査信号線、及び該アクティブ素子の動作により
映像信号が供給される画素電極を有し、該画素電極と液
晶層の間に配向膜を有し、前記一方もしくは他方の基板
上に基準電極を有し、該画素電極と基準電極の間に電位
差を生じせしめることにより表示を行い、前記走査信号
線の電位は走査信号線駆動回路より印加され、該走査信
号線駆動回路は走査信号線の非選択電位用電源が供給さ
れる入力端子を有する液晶表示装置において、前記走査
信号線の非選択電位用電源が供給される入力端子の電位
は、外部から液晶表示装置への電源供給停止後に一旦上
昇し、やがて収束する山なりの特性を有することを特徴
とする液晶表示装置。 - 【請求項１６】 前記走査信号線の非選択電位用電源が
供給される入力端子の電位が、外部から液晶表示装置へ
の電源供給停止後5秒以内に、外部から液晶表示装置へ
の電源供給停止後の最大値となることを特徴とする請求
項１４，１５のうちいずれかに記載の液晶表示装置。 - 【請求項１７】 互いに対向配置される第1と第2の基板
を有し、第1と第2の基板の間に液晶層を有し、一方の基
板上にアクティブ素子、該アクティブ素子を動作させる
ための走査信号線、及び該アクティブ素子の動作により
映像信号が供給される画素電極を有し、該画素電極と液
晶層の間に配向膜を有し、前記一方もしくは他方の基板
上に基準電極を有し、該画素電極と基準電極の間に電位
差を生じせしめることにより表示を行う液晶表示装置に
おいて、外部から液晶表示装置への電源供給を停止した
際に、前記画素電極の電位を急速に開放することを特徴
とする液晶表示装置。 - 【請求項１８】 前記画素電極の電位の急速な開放を、
前記アクティブ素子をリーク状態とすることにより行う
ことを特徴とする請求項１７記載の液晶表示装置。 - 【請求項１９】 前記リークを、前記走査信号線の電位
を前記アクティブ素子の選択電位以下、非選択電位以上
とすることによりことを特徴とする請求項１８記載の液
晶表示装置。 - 【請求項２０】 前記リークの為の走査信号線の電位
を、周辺回路に蓄積された電荷により作り出すことを特
徴とする請求項１９記載の液晶表示装置。 - 【請求項２１】 外部から液晶表示装置への電源供給の
停止後に、前記走査信号の電位がGNDレベル以上となる
状態を有することを特徴とする請求項１７、１８，１
９，２０のいずれかに記載の液晶表示装置。 - 【請求項２２】 前記アクティブ素子が半導体層を有
し、該半導体層は走査信号線の端面を超えて形成された
領域を有することを特徴とする請求項１７記載の液晶表
示装置。 - 【請求項２３】 前記第１と第２の基板の少なくとも一
方に遮光層が形成され、該遮光層は走査信号線と重畳す
る領域において、少なくともその一部に開口部を有する
ことを特徴とする請求項１７記載の液晶表示装置。 - 【請求項２４】 前記第１と第２の基板間のギャップを
確保するための支柱が、前記第１と第２の基板のいずれ
か一方に形成され、該支柱は光透過性を有し、かつ前記
アクティブ素子と重畳する領域を有することを特徴とす
ることを特徴とする請求項１７記載の液晶表示装置。 - 【請求項２５】 前記画素電極と前記配向膜の間に絶縁
膜が形成され、かつ画素領域内の一部において前記絶縁
膜の除外領域を有することにより前記画素電極と配向膜
が直接接触する領域を有することを特徴とする請求項１
７記載の液晶表示装置。 - 【請求項２６】 前記画素電極が金属材料で形成され、
かつ別層に形成された透明電極と電気的に接続され、該
透明電極が配向膜と直接接する領域を有することを特徴
とする請求項１７記載の液晶表示装置。 - 【請求項２７】 前記液晶層の、比抵抗が１×１０の１
４乗以下であることを特徴とする請求項１７，２５、２
６のうちいずれかに記載の液晶表示装置。 - 【請求項２８】 互いに対向配置される第1と第2の基板
を有し、第1と第2の基板の間に液晶層を有し、一方の基
板上にアクティブ素子、該アクティブ素子を動作させる
ための走査信号線、及び該アクティブ素子の動作により
映像信号が供給される画素電極を有し、該画素電極と液
晶層の間に配向膜を有し、前記一方もしくは他方の基板
上に基準電極を有し、該画素電極と基準電極の間に電位
差を生じせしめることにより表示を行う液晶表示装置に
おいて、外部から液晶表示装置への電源供給を停止した
際に、画素への電荷の残留を抑制し、再度電源が供給さ
れた際にフリッカの発生を防止することを特徴とする液
晶表示装置。 - 【請求項２９】 互いに対向配置される第1と第2の基板
を有し、第1と第2の基板の間に液晶層を有し、一方の基
板上にアクティブ素子、該アクティブ素子を動作させる
ための走査信号線、及び該アクティブ素子の動作により
映像信号が供給される画素電極を有し、該画素電極と液
晶層の間に配向膜を有し、前記一方もしくは他方の基板
上に基準電極を有し、該画素電極と基準電極の間に電位
差を生じせしめることにより表示を行う液晶表示装置に
おいて、外部から液晶表示装置への電源供給を停止した
際に、画素電極の電位をリセットすることを特徴とする
液晶表示装置。 - 【請求項３０】 前記リセットが、前記走査信号線に走
査信号線の選択電位以下、非選択電位以上の電圧を与え
ることにより行われることを特徴とする請求項２９記載
の液晶表示装置。 - 【請求項３１】 前記リセットの為のリセット回路を有
することを特徴とする請求項２９，３０のいずれかに記
載の液晶表示装置。 - 【請求項３２】 前記リセット回路が、映像信号線駆動
回路に組み込まれていることを特徴とする請求項３１に
記載の液晶表示装置。 - 【請求項３３】 前記アクティブ素子がＴＦＴであるこ
とを特徴とする、請求項１乃至３２のうちいずれかに記
載の液晶表示装置。 - 【請求項３４】 前記ＴＦＴの半導体層がポリシリコン
であることをであることを特徴とする請求項３３記載の
液晶表示装置。 - 【請求項３５】 前記アクティブ素子が、走査信号線上
に絶縁膜、その上に画素電極に電気的に接続する電極を
有する、いわゆるＭＩＭ構造を有することを特徴とする
請求項１乃至３２のうちいずれかに記載の液晶表示装
置。 - 【請求項３６】 前記画素電極と前記配向膜の間に絶縁
膜を有することを特徴とする、請求項１乃至３５のうち
いずれかに記載の液晶表示装置。 - 【請求項３７】 前記画素電極と前記基準電極が同一の
基板上に形成され、かつ前記画素電極と前記基準電極が
異層に形成され、前記画素電極が形成された層と前記基
準電極が形成された層の間に絶縁層を有することを特徴
とする請求項１乃至３５のうちいずれかに記載の液晶表
示装置。 - 【請求項３８】 前記液晶表示装置が内在され、前記液
晶表示装置へ入力する電源を供給する機能を有し、前記
液晶表示装置として請求項１乃至３７のうちいずれかに
記載の液晶表示装置を用いたことを特徴とする画像表示
装置。 - 【請求項３９】 前記液晶表示装置への電源の供給を、
外部からの信号を元にして供給、非供給のいずれかの状
態に制御することを特徴とする請求項３８記載の画像表
示装置。 - 【請求項４０】 外部からの信号の供給が停止した際
に、前記液晶表示装置への電源の供給を非供給状態とす
る機能を有することを特徴とする請求項３９記載の画像
表示装置。 - 【請求項４１】 外部から画像表示の停止を指示する信
号が入力された際に、前記液晶表示装置への電源の供給
を非供給状態とする機能を有することを特徴とする請求
項３９記載の画像表示装置。 - 【請求項４２】 前記液晶表示装置への電源の供給を、
ＣＰＵからの信号の供給が停止した際に非供給状態とす
る機能を有することを特徴とする請求項３８記載の画像
表示装置。 - 【請求項４３】 前記液晶表示装置への電源の供給を、
ＣＰＵからの画像表示の停止を指示する信号が入力され
た際に非供給状態とする機能を有することを特徴とする
請求項３８記載の画像表示装置。 - 【請求項４４】 液晶モニタとしての形態を有すること
を特徴とする請求項２８，３９，４０，４１，４２，４
３のいずれかに記載の画像表示装置。 - 【請求項４５】 ノート型ＰＣとしての形態を有するこ
とを特徴とする請求項２８，３９，４０，４１，４２，
４３のいずれかに記載の画像表示装置。 - 【請求項４６】 液晶ＴＶとしての形態を有することを
特徴とする請求項２８，３９，４０，４１，４２，４３
のいずれかに記載の画像表示装置。 - 【請求項４７】 ＰＣと一体に構成されていることを特
徴とする請求項２８，３９，４０，４１，４２，４３の
いずれかに記載の画像表示装置。 - 【請求項４８】 ＣＰＵを有する部分と同一の筐体に構
成されていることを特徴とする請求項２８，３９，４
０，４１，４２，４３のいずれかに記載の画像表示装
置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372923A JP3884229B2 (ja) | 2000-12-04 | 2000-12-04 | 液晶表示装置 |
| US09/989,171 US6812911B2 (en) | 2000-12-04 | 2001-11-21 | Liquid crystal display device |
| TW090129057A TWI238376B (en) | 2000-12-04 | 2001-11-23 | Liquid crystal display device |
| CNB011425989A CN1264049C (zh) | 2000-12-04 | 2001-12-04 | 液晶显示器 |
| CNB2006100818665A CN100492143C (zh) | 2000-12-04 | 2001-12-04 | 液晶显示器 |
| KR10-2001-0076278A KR100533896B1 (ko) | 2000-12-04 | 2001-12-04 | 액정 표시 장치 |
| CNB2006100957352A CN100422804C (zh) | 2000-12-04 | 2001-12-04 | 液晶显示器 |
| US10/973,403 US7292212B2 (en) | 2000-12-04 | 2004-10-27 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372923A JP3884229B2 (ja) | 2000-12-04 | 2000-12-04 | 液晶表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002169522A true JP2002169522A (ja) | 2002-06-14 |
| JP2002169522A5 JP2002169522A5 (ja) | 2005-06-16 |
| JP3884229B2 JP3884229B2 (ja) | 2007-02-21 |
Family
ID=18842390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000372923A Expired - Fee Related JP3884229B2 (ja) | 2000-12-04 | 2000-12-04 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3884229B2 (ja) |
| CN (2) | CN100492143C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004302159A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示装置 |
| JP2011070055A (ja) * | 2009-09-28 | 2011-04-07 | Sony Corp | 液晶表示装置 |
| JP2012098400A (ja) * | 2010-10-29 | 2012-05-24 | Hitachi Displays Ltd | 表示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104597643A (zh) * | 2015-01-30 | 2015-05-06 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0124975B1 (ko) * | 1994-06-07 | 1997-12-01 | 김광호 | 박막 트랜지스터형 액정표시장치의 전력 구동회로 |
| JPH10333642A (ja) * | 1997-05-27 | 1998-12-18 | Internatl Business Mach Corp <Ibm> | 液晶表示装置 |
| JPH1164821A (ja) * | 1997-08-20 | 1999-03-05 | Toshiba Electron Eng Corp | アクティブマトリクス型表示装置 |
| KR100430095B1 (ko) * | 1998-09-15 | 2004-07-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의잔상제거장치및그방법 |
| JP2000221468A (ja) * | 1999-01-29 | 2000-08-11 | Citizen Watch Co Ltd | 液晶駆動装置 |
| JP3480697B2 (ja) * | 1999-05-10 | 2003-12-22 | ナノックス株式会社 | Ｃｏｇ型液晶表示装置の製造方法 |
-
2000
- 2000-12-04 JP JP2000372923A patent/JP3884229B2/ja not_active Expired - Fee Related
-
2001
- 2001-12-04 CN CNB2006100818665A patent/CN100492143C/zh not_active Expired - Fee Related
- 2001-12-04 CN CNB2006100957352A patent/CN100422804C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004302159A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示装置 |
| JP4544827B2 (ja) * | 2003-03-31 | 2010-09-15 | シャープ株式会社 | 液晶表示装置 |
| JP2011070055A (ja) * | 2009-09-28 | 2011-04-07 | Sony Corp | 液晶表示装置 |
| US8625039B2 (en) | 2009-09-28 | 2014-01-07 | Japan Display West Inc. | Liquid crystal display device |
| US9159267B2 (en) | 2009-09-28 | 2015-10-13 | Japan Display Inc. | Liquid crystal display device |
| JP2012098400A (ja) * | 2010-10-29 | 2012-05-24 | Hitachi Displays Ltd | 表示装置 |
| US9001090B2 (en) | 2010-10-29 | 2015-04-07 | Japan Display Inc. | Display device |
| US9378710B2 (en) | 2010-10-29 | 2016-06-28 | Japan Display Inc. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3884229B2 (ja) | 2007-02-21 |
| CN1892380A (zh) | 2007-01-10 |
| CN100422804C (zh) | 2008-10-01 |
| CN100492143C (zh) | 2009-05-27 |
| CN1952738A (zh) | 2007-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102867491B (zh) | 一种液晶面板驱动电路及方法、显示装置 | |
| US7079102B2 (en) | Driving method for liquid crystal display apparatus and liquid crystal display apparatus | |
| WO2016192139A1 (zh) | 基于氧化物半导体薄膜晶体管的goa电路 | |
| US20010009411A1 (en) | Liquid crystal display device for preventing an afterimage | |
| JP5346381B2 (ja) | 画素回路及び表示装置 | |
| JP3367492B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100700645B1 (ko) | 액정 표시 장치 및 그의 구동방법 | |
| KR100533896B1 (ko) | 액정 표시 장치 | |
| JP2006189714A (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
| JPWO2011089781A1 (ja) | 表示装置 | |
| JP2006146140A (ja) | 液晶表示装置 | |
| JP4905635B2 (ja) | 表示駆動装置 | |
| JP5132748B2 (ja) | 液晶表示装置 | |
| CN107784987B (zh) | 用于在显示关闭时期过程中驱动显示器面板的方法和装置 | |
| WO2019033792A1 (zh) | 阵列基板及其驱动方法和显示装置 | |
| JP2002169522A (ja) | 液晶表示装置、及び液晶表示装置を用いた画像表示装置 | |
| JP2019534481A (ja) | Ｌｃｄアレイ基板、ｌｃｄパネル及びｌｃｄ画素回路 | |
| JP5035888B2 (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| US7554515B2 (en) | Method of driving liquid crystal display | |
| JP2002221941A (ja) | 液晶表示装置、及び液晶表示装置を用いた画像表示装置 | |
| KR101117983B1 (ko) | 액정표시장치 및 이의 구동방법 | |
| KR101177573B1 (ko) | 게이트 드라이버 및 이를 구비한 액정표시장치 | |
| KR20040062048A (ko) | 액정표시장치 | |
| JP4254427B2 (ja) | 電気光学装置及び電子機器 | |
| JP2003035895A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040915 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040915 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3884229 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |