JP2001153919A - リードレスパッケージの試験用基板 - Google Patents

リードレスパッケージの試験用基板

Info

Publication number
JP2001153919A
JP2001153919A JP33307599A JP33307599A JP2001153919A JP 2001153919 A JP2001153919 A JP 2001153919A JP 33307599 A JP33307599 A JP 33307599A JP 33307599 A JP33307599 A JP 33307599A JP 2001153919 A JP2001153919 A JP 2001153919A
Authority
JP
Japan
Prior art keywords
package
test
substrate
leads
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33307599A
Other languages
English (en)
Inventor
Kozo Kakimoto
浩三 柿元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33307599A priority Critical patent/JP2001153919A/ja
Publication of JP2001153919A publication Critical patent/JP2001153919A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

(57)【要約】 【課題】 リードレスパッケージ試験時のテスト用パタ
ーンの亀裂を的確に防止することができる試験用基板を
提供する。 【解決手段】 テスト用パターン12a,13aおよび
12b,13bがリードレスパッケージ20における複
数のリードの配列方向と直交する方向に形成されている
のに対し、パッケージ20の四隅に位置するリード21
a,24a,21b,24bにそれぞれ電気的に接触さ
せるべきテスト用パターン11a,14a,11b,1
4bの先端部は、上記リード配列方向に平行な方向に形
成されている。この構成によれば、パッケージ試験時に
テスト用パターン11a,14a,11b,14bには
パッケージ20からの加圧による湾曲圧の一部しか作用
しなくなるため、これらテスト用パターンの亀裂が防止
される。また、電気的コンタクト時の圧力の作用状態が
このようなものであっても、パッケージの導通チェック
を十分な精度で行うことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リードレスICパ
ッケージの電気的特性を試験するための試験用基板(測
定基板、別名テストボード)に関し、より詳しくは、当
該試験用基板におけるテスト用パターンすなわち、リー
ドレスICパッケージのリードとの電気的コンタクトを
とるための配線の改良に関するものである。
【0002】
【従来の技術】従来、ICパッケージとしてリードレス
ICパッケージ(以下、リードレスパッケージとい
う。)が知られている。これは、平面形状が長方形で、
互いに対向する一対の外周部に複数の短いリードがこれ
らの外周部に沿って、かつ、互いに適宜間隔をあけて配
列され、上記リード間に樹脂が充填された形態のパッケ
ージであって、見かけではリードを持たないようなパッ
ケージ外形を有するものである。また、このパッケージ
は、熱膨張率の異なる複数の部材を接合して構成されて
いるため、多少の反りが残ることは避けられない。
【0003】図2は、試験するべき(反り付き)リード
レスパッケージ30を、図3に示す従来の試験用基板4
0A(ガラスエポキシ基板)上に載せた状態の平面図で
あり、符号31a〜34aおよび、符号31b〜34b
はパッケージ30のリードを示しており、これらのリー
ドには、ハッチングを入れてある。図3は図2のI−I
線断面図である。
【0004】図2および図3に示すように、試験用基板
40Aの表面(上面)には、パッケージ30のリード3
1a〜34aおよびリード31b〜34bと対応する位
置にテスト用パターン41,41,…が配列されてい
る。
【0005】そして、平板状基板40Aを用いてパッケ
ージ30の試験を行う場合には、図3に示すように、上
面が面一の基板固定用台座60上に平板状基板40A
と、その上にパッケージ30とを載せた後、パッケージ
30を基板40Aに対し加圧し、上記リードと上記テス
ト用パターンとを電気的に接触させる。
【0006】
【発明が解決しようとする課題】ところが、図3におい
てパッケージ30には、例えば10〜15μmの反りが
あるのに対して、基板40Aは平板状基板であることか
ら、正確な試験を行うためには一つのリード当たり約1
00gの圧力をかける必要がある。しかし、これではテ
スト用パターン41に亀裂や損傷が発生しやすくなる問
題があった。
【0007】この不具合をなくすために、平板状基板4
0Aに代えて、図4に示すような反り付き基板40B
を、反り付きの基板固定用台座70(この台座の上面
は、基板40Bの下面と実質的に同一の曲率半径を有す
る凹面になっている。)上に載せ、パッケージ30から
の基板40Bへの圧力を最小限に抑えて試験する方法が
採用されるようになった。基板40Bのその他の部分の
構成は、基板40Aと同様である。
【0008】この試験方法によれば、リードとテスト用
パターンとの電気的コンタクトが容易になるという効果
がある。しかしながら、パターン41の亀裂を確実に防
止するには依然として不十分であることが判った。例え
ば図2において、8本のパターン41,41,…のうち
パッケージ30の四隅に対応する位置にあるパターン4
1a,41d,41e,41hの亀裂を防止するのが難
しいため信号ラインが断線し、測定が全くできなくなる
こともあった。図2において、例えばパターン41aに
付記したギザギザの線は亀裂を示している。
【0009】したがって本発明の目的は、リードレスパ
ッケージ試験時のテスト用パターンの亀裂を的確に防止
することができる試験用基板を提供することにある。こ
の目的達成のため、本発明の試験用基板は、そのテスト
用パターンの形成態様を改良したものである。
【0010】
【課題を解決するための手段】本発明に係るリードレス
パッケージの試験用基板は、平面形状が長方形で、互い
に対向する一対の外周部に複数のリードがこれらの外周
部に沿って、かつ、互いに適宜間隔をあけて設けられた
リードレスパッケージを試験するための基板であって、
表面に複数のテスト用パターンを備え、前記表面上に前
記リードレスパッケージを載せ、該リードレスパッケー
ジを当該試験用基板に対し加圧し、前記リードと前記テ
スト用パターンとを電気的に接触させてリードレスパッ
ケージの試験を行うものにおいて、前記リードレスパッ
ケージの四隅に位置するリードに電気的に接触させるべ
きテスト用パターンの先端部を、前記一対の外周部に平
行な方向に形成したことを特徴とする。
【0011】
【発明の実施の形態】つぎに、本発明の実施の形態につ
いて図面をもとに説明する。図1は、試験するべき反り
付きリードレスパッケージ20を、反り付きの試験用基
板10上に載せた状態の平面図である。また、この試験
用基板10は、図4に示す基板固定用台座70(図1で
は省略してある)上に載せられている。このように、こ
れら試験用基板10およびリードレスパッケージ20
は、図4に示す形態と同様の形態で、台座70上に載置
されている。図1では、試験用基板10の外形線などは
省略し、テスト用パターンだけを示してある。上記リー
ドレスパッケージ20は、一対の外周部が当該パッケー
ジの中央部に対して反り上がった、図3に示す反り付き
パッケージ30と同様の外形を有するものである。
【0012】図1において符号11a〜14aおよび符
号11b〜14bは、試験用基板10のテスト用パター
ンである。また、符号21a〜24aおよび符号21b
〜24bは、リードレスパッケージ20のリード(ピ
ン)であり、図1ではこれらをハッチングを入れて示し
てある。この図で明らかなように、パッケージ20の試
験中、例えばリード21aはテスト用パターン11a
に、リード22bはテスト用パターン12bに、それぞ
れ電気的に接触させる。
【0013】図1と、「従来の技術」欄で参照した図2
とを比較して明らかなように、本発明の試験用基板10
におけるテスト用パターン12a,13aおよび12
b,13bは図2と同じく、パッケージ20の一対の外
周部に直交する方向(複数のリードの配列方向と直交す
る方向)に形成されているものの、パッケージ20の四
隅に位置するリード21a,24a,21b,24bに
それぞれ電気的に接触させるべきテスト用パターン11
a,14a,11b,14bの先端部が、上記一対の外
周部に平行な方向に形成されており、この点に本実施の
形態例の特徴がある。
【0014】このように、テスト用パターンにおける亀
裂や断線が発生しやすい部分を、リードの配列方向と平
行な方向に形成することで、上記亀裂・断線の問題点を
解決することができる。その理由は、パッケージ試験を
行う際には、パッケージを試験用基板に対して加圧する
ことにより、リードとテスト用パターンとの電気的コン
タクトをとるが、上記のように構成することで、テスト
用パターンには上記加圧による湾曲圧の一部しか作用し
なくなるからである。また、電気的コンタクト時の圧力
の作用状態がこのようなものであっても、パッケージの
導通チェックすなわちDC電流値・電圧の測定は、十分
な精度で行うことが可能である。
【0015】また、図1において例えばテスト用パター
ン11aの、従来と同じ部分(図2のパターン41aに
おける亀裂発生部を参照)に亀裂が発生しても、測定経
路が断線することがないため、試験用基板の寿命・生産
効率の向上が期待できる。
【0016】
【発明の効果】以上の説明で明らかなように本発明によ
れば、試験用基板のテスト用パターンにおける亀裂や断
線が発生しやすい部分を、リードレスパッケージのリー
ドの配列方向と平行な方向に形成することにより、上記
亀裂・断線の問題点を解決することができるとともに、
パッケージの導通チェックを十分な精度で行うことが可
能となる。また、試験用基板の寿命・生産効率が向上す
る効果もある。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す平面図である。
【図2】従来の平板状の試験用基板を使用した場合の問
題点説明図である。
【図3】図2のI−I線断面図である。
【図4】従来の反りのある試験用基板を使用した場合の
問題点説明図である。
【符号の説明】
10…試験用基板、11a〜14a…テスト用パター
ン、11b〜14b…テスト用パターン、20…リード
レスパッケージ、21a〜24a…リード、21b〜2
4b…リード、30…リードレスパッケージ、31a〜
34a…リード、31b〜34b…リード、40A…平
板状基板、40B…反り付き基板、41…テスト用パタ
ーン、41a,41d,41e,41h…テスト用パタ
ーン、60,70…基板固定用台座

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 平面形状が長方形で、互いに対向する一
    対の外周部に複数のリードがこれらの外周部に沿って、
    かつ、互いに適宜間隔をあけて設けられたリードレスパ
    ッケージを試験するための基板であって、表面に複数の
    テスト用パターンを備え、前記表面上に前記リードレス
    パッケージを載せ、該リードレスパッケージを当該試験
    用基板に対し加圧し、前記リードと前記テスト用パター
    ンとを電気的に接触させてリードレスパッケージの試験
    を行うものにおいて、前記リードレスパッケージの四隅
    に位置するリードに電気的に接触させるべきテスト用パ
    ターンの先端部を、前記一対の外周部に平行な方向に形
    成したことを特徴とするリードレスパッケージの試験用
    基板。
JP33307599A 1999-11-24 1999-11-24 リードレスパッケージの試験用基板 Pending JP2001153919A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33307599A JP2001153919A (ja) 1999-11-24 1999-11-24 リードレスパッケージの試験用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33307599A JP2001153919A (ja) 1999-11-24 1999-11-24 リードレスパッケージの試験用基板

Publications (1)

Publication Number Publication Date
JP2001153919A true JP2001153919A (ja) 2001-06-08

Family

ID=18261995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33307599A Pending JP2001153919A (ja) 1999-11-24 1999-11-24 リードレスパッケージの試験用基板

Country Status (1)

Country Link
JP (1) JP2001153919A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10526435B2 (en) 2014-06-27 2020-01-07 Kuraray Co., Ltd. Method for manufacturing hydrogenated polymer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10526435B2 (en) 2014-06-27 2020-01-07 Kuraray Co., Ltd. Method for manufacturing hydrogenated polymer

Similar Documents

Publication Publication Date Title
KR100470970B1 (ko) 반도체 검사장치용 프로브카드의 니들고정장치 및 방법
JP2837829B2 (ja) 半導体装置の検査方法
JP2003506667A (ja) セグメントコンタクタ
JP3586106B2 (ja) Ic試験装置用プローブカード
JP2001153919A (ja) リードレスパッケージの試験用基板
KR20110087539A (ko) 프로브 카드 및 이의 제조방법
JP2004235591A (ja) 電気的接続装置
JPH1010191A (ja) コネクタおよびそれを用いる半導体検査方法ならびに装置
TW201415040A (zh) 電力檢測用治具之製造方法
JPH10189672A (ja) コンタクタおよび半導体装置の検査方法
JP2004138576A (ja) 電気的接続装置
TWI235836B (en) Testing apparatus and testing method for testing whether electronic device connecting correctly with circuit board
JP2500131B2 (ja) ウエハの試験方法
JPH09159694A (ja) Lsiテストプローブ装置
KR20080048695A (ko) 반도체 장치의 테스트유니트
JP2503652B2 (ja) 半導体集積回路装置およびその検査方法
JP2000258493A (ja) 半導体素子検査装置
JP2005337824A (ja) プローブカードおよび電気的性能検査方法
KR101355484B1 (ko) 프로브 카드 기단부 수선 방법 및 그에 의해 수선된 프로브카드
JPH07109842B2 (ja) テープキャリアのテスト方法
KR20020067412A (ko) 베어 칩 캐리어 및 반도체 장치의 제조방법
JPH1117057A (ja) 検査パッド付きbga型半導体装置
JP2007281101A (ja) 制御基板のプリント配線構造
JPH09329646A (ja) 半導体装置の試験装置
JPH0212070A (ja) 検査装置の製造方法