JP2001147247A - 信号分析装置 - Google Patents
信号分析装置Info
- Publication number
- JP2001147247A JP2001147247A JP33065099A JP33065099A JP2001147247A JP 2001147247 A JP2001147247 A JP 2001147247A JP 33065099 A JP33065099 A JP 33065099A JP 33065099 A JP33065099 A JP 33065099A JP 2001147247 A JP2001147247 A JP 2001147247A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- circuit
- decimating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄ変換器の高速性を犠牲にすることな
く、帯域幅および帯域中心の異なる種々のアナログ信号
を分析できるようにする。 【解決手段】 Ａ／Ｄ変換器２１から出力されるディジ
タルデータＤをデータ振分回路２２で２つの経路に振り
分けて、サンプリング周波数の１／２のレートで並列に
第１の周波数シフト回路３０に入力し、サンプリング周
波数の１／４または周波数０のシフト処理を行い、さら
に１／２デシメート回路３１、３２による１／２デシメ
ート処理を行い、その出力に対して第２の周波数シフト
回路３３によって周波数シフト処理を行い、さらに１／
Ｎデシメート回路３４、３５による１／Ｎデシメート処
理を行う。制御装置４０によって第１、第２の周波数シ
フト回路のシフト周波数および１／Ｎデシメート回路の
係数を、分析帯域幅およびその中心周波数に応じて制御
して入力信号のベースバンド成分を出力させる。
く、帯域幅および帯域中心の異なる種々のアナログ信号
を分析できるようにする。 【解決手段】 Ａ／Ｄ変換器２１から出力されるディジ
タルデータＤをデータ振分回路２２で２つの経路に振り
分けて、サンプリング周波数の１／２のレートで並列に
第１の周波数シフト回路３０に入力し、サンプリング周
波数の１／４または周波数０のシフト処理を行い、さら
に１／２デシメート回路３１、３２による１／２デシメ
ート処理を行い、その出力に対して第２の周波数シフト
回路３３によって周波数シフト処理を行い、さらに１／
Ｎデシメート回路３４、３５による１／Ｎデシメート処
理を行う。制御装置４０によって第１、第２の周波数シ
フト回路のシフト周波数および１／Ｎデシメート回路の
係数を、分析帯域幅およびその中心周波数に応じて制御
して入力信号のベースバンド成分を出力させる。
Description
【０００１】
【発明の属する技術分野】本発明は、信号分析装置にお
いて帯域中心周波数や帯域幅が異なる種々のアナログ信
号の分析を行うための技術に関する。
いて帯域中心周波数や帯域幅が異なる種々のアナログ信
号の分析を行うための技術に関する。
【０００２】
【従来の技術】例えば移動体通信システムでは、ディジ
タルデータでキャリア信号を直交変調して得られたディ
ジタル変調信号を送受信しており、このような移動体通
信システムの機器の評価を行うために、中間周波帯のデ
ィジタル変調信号に対する各種の分析を行う場合があ
る。
タルデータでキャリア信号を直交変調して得られたディ
ジタル変調信号を送受信しており、このような移動体通
信システムの機器の評価を行うために、中間周波帯のデ
ィジタル変調信号に対する各種の分析を行う場合があ
る。
【０００３】このように中間周波帯のディジタル変調信
号等の分析を行うために、従来から図９に示す構成の信
号分析装置１０があった。
号等の分析を行うために、従来から図９に示す構成の信
号分析装置１０があった。
【０００４】この信号分析装置１０は、入力された分析
対象のアナログ信号ＳをＡ／Ｄ変換器１１によって所定
周波数Ｆｓのサンプリング信号ＣＫｓでサンプリングし
てディジタルデータＤに変換し、ベースバンド検出部１
２でディジタルデータＤのベースバンド成分Ｉ、Ｑを求
め、このベースバンド成分Ｉ、Ｑに対する演算処理を演
算処理部１３によって行い、入力信号Ｓの特性値を求め
ている。
対象のアナログ信号ＳをＡ／Ｄ変換器１１によって所定
周波数Ｆｓのサンプリング信号ＣＫｓでサンプリングし
てディジタルデータＤに変換し、ベースバンド検出部１
２でディジタルデータＤのベースバンド成分Ｉ、Ｑを求
め、このベースバンド成分Ｉ、Ｑに対する演算処理を演
算処理部１３によって行い、入力信号Ｓの特性値を求め
ている。
【０００５】ベースバンド検出部１２は、周波数シフト
回路１２ａによってディジタルデータＤに対してアナロ
グ信号Ｓの帯域中心周波数Ｆｃと等しい周波数のキャリ
ア信号の乗算処理を行い２つの直交信号を算出し、その
直交信号に対してディジタルフィルタ１２ａ、１２ｂで
帯域制限処理をして、ベースバンド成分Ｉ、Ｑを検出し
ている。
回路１２ａによってディジタルデータＤに対してアナロ
グ信号Ｓの帯域中心周波数Ｆｃと等しい周波数のキャリ
ア信号の乗算処理を行い２つの直交信号を算出し、その
直交信号に対してディジタルフィルタ１２ａ、１２ｂで
帯域制限処理をして、ベースバンド成分Ｉ、Ｑを検出し
ている。
【０００６】
【発明が解決しようとする課題】上記のような構成の信
号分析装置１０で、帯域幅や帯域中心が異なる種々の信
号に分析を行うためには、Ａ／Ｄ変換器１１の動作速度
（サンプリング周波数）を最大帯域幅に対応したものを
用いるとともに、ベースバンド検出部１２の動作速度も
これに対応させる必要がある。
号分析装置１０で、帯域幅や帯域中心が異なる種々の信
号に分析を行うためには、Ａ／Ｄ変換器１１の動作速度
（サンプリング周波数）を最大帯域幅に対応したものを
用いるとともに、ベースバンド検出部１２の動作速度も
これに対応させる必要がある。
【０００７】ところが、近年ではＷ−ＣＤＭＡ方式のよ
うに帯域幅が２０ＭＨｚ以上の広帯域なディジタル変調
信号を用いるものがあり、このような広い帯域の信号の
分析を行うために、４０ＭＨｚ以上の動作速度が要求さ
れてきている。
うに帯域幅が２０ＭＨｚ以上の広帯域なディジタル変調
信号を用いるものがあり、このような広い帯域の信号の
分析を行うために、４０ＭＨｚ以上の動作速度が要求さ
れてきている。
【０００８】これに対し、現時点においてＡ／Ｄ変換器
１１としては４０ＭＨｚ以上の動作速度をもつものが実
現されているが、このように高速なＡ／Ｄ変換器から出
力されるディジタルデータに対する乗算処理やフィルタ
リング処理が行え、且つそのキャリア周波数やフィルタ
係数を広範囲に任意に可変できるベースバンド検出部を
実現することは極めて困難であった。
１１としては４０ＭＨｚ以上の動作速度をもつものが実
現されているが、このように高速なＡ／Ｄ変換器から出
力されるディジタルデータに対する乗算処理やフィルタ
リング処理が行え、且つそのキャリア周波数やフィルタ
係数を広範囲に任意に可変できるベースバンド検出部を
実現することは極めて困難であった。
【０００９】このため、Ａ／Ｄ変換器の高速性を有効に
利用できず、Ｗ−ＣＤＭＡ方式等ののディジタル変調信
号に対する分析を正確に行うことができなかった。
利用できず、Ｗ−ＣＤＭＡ方式等ののディジタル変調信
号に対する分析を正確に行うことができなかった。
【００１０】本発明は、この問題を解決し、Ａ／Ｄ変換
器の高速性を犠牲にすることなく、Ｗ−ＣＤＭＡ方式の
ディジタル変調信号等の広帯域な信号を含め、帯域幅お
よび帯域中心の異なる種々のアナログ信号を分析できる
信号分析装置を提供することを目的としている。
器の高速性を犠牲にすることなく、Ｗ−ＣＤＭＡ方式の
ディジタル変調信号等の広帯域な信号を含め、帯域幅お
よび帯域中心の異なる種々のアナログ信号を分析できる
信号分析装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に、本発明の請求項１の信号分析装置は、アナログ信号
を所定のサンプリング周波数でサンプリングしてディジ
タルデータに変換するＡ／Ｄ変換器（２１）と、前記Ａ
／Ｄ変換器から出力されるディジタルデータを２つの信
号経路に交互に振り分けて、前記サンプリング周波数の
１／２のレートで出力するデータ振分回路（２２）と、
前記データ振分回路から並列に出力されるディジタルデ
ータを前記サンプリング周波数の１／４だけ低域側にシ
フトした２つの直交信号（Ｉａ、Ｑａ）を生成して出力
する前記第１の周波数シフト回路（３０）と、前記デー
タ振分回路から出力されたディジタルデータまたは前記
第１の周波数シフト回路によって周波数シフト処理され
た直交信号のいずれかに対して、前記サンプリング周波
数の１／４を上限とする帯域制限処理を行い、２つの直
交信号（Ｉｂ、Ｑｂ）を生成する２つの１／２デシメー
ト回路（３１、３２）と、前記２つの１／２デシメート
回路から出力される直交信号に対して、予め設定された
周波数だけシフトした２つの直交信号（Ｉｃ、Ｑｃ）を
生成する第２の周波数シフト回路（３３）と、前記第２
の周波数シフト回路から出力される直交信号に対して、
予め設定された係数に対応する帯域制限処理を行い、２
つの直交信号（Ｉｄ、Ｑｄ）を出力する２つの１／Ｎデ
シメート回路（３４、３５）と、前記２つの１／２デシ
メート回路の出力または前記２つの１／Ｎデシメート回
路の出力のいずれかに前記アナログ信号のベースバンド
成分が現れるように、前記２つの１／２デシメート回路
に入力される信号を前記データ振分回路から並列に出力
されたディジタルデータまたは前記第１の周波数シフト
回路によって周波数シフト処理された２つの直交信号の
いずれかに設定するとともに、前記第２の周波数シフト
回路のシフト周波数、前記２つの１／Ｎデシメート回路
の係数を設定する制御装置（４０）と、前記ベースバン
ド成分に対する演算処理を行って、前記アナログ信号の
特性値を算出する演算手段（３７）とを備えている。
に、本発明の請求項１の信号分析装置は、アナログ信号
を所定のサンプリング周波数でサンプリングしてディジ
タルデータに変換するＡ／Ｄ変換器（２１）と、前記Ａ
／Ｄ変換器から出力されるディジタルデータを２つの信
号経路に交互に振り分けて、前記サンプリング周波数の
１／２のレートで出力するデータ振分回路（２２）と、
前記データ振分回路から並列に出力されるディジタルデ
ータを前記サンプリング周波数の１／４だけ低域側にシ
フトした２つの直交信号（Ｉａ、Ｑａ）を生成して出力
する前記第１の周波数シフト回路（３０）と、前記デー
タ振分回路から出力されたディジタルデータまたは前記
第１の周波数シフト回路によって周波数シフト処理され
た直交信号のいずれかに対して、前記サンプリング周波
数の１／４を上限とする帯域制限処理を行い、２つの直
交信号（Ｉｂ、Ｑｂ）を生成する２つの１／２デシメー
ト回路（３１、３２）と、前記２つの１／２デシメート
回路から出力される直交信号に対して、予め設定された
周波数だけシフトした２つの直交信号（Ｉｃ、Ｑｃ）を
生成する第２の周波数シフト回路（３３）と、前記第２
の周波数シフト回路から出力される直交信号に対して、
予め設定された係数に対応する帯域制限処理を行い、２
つの直交信号（Ｉｄ、Ｑｄ）を出力する２つの１／Ｎデ
シメート回路（３４、３５）と、前記２つの１／２デシ
メート回路の出力または前記２つの１／Ｎデシメート回
路の出力のいずれかに前記アナログ信号のベースバンド
成分が現れるように、前記２つの１／２デシメート回路
に入力される信号を前記データ振分回路から並列に出力
されたディジタルデータまたは前記第１の周波数シフト
回路によって周波数シフト処理された２つの直交信号の
いずれかに設定するとともに、前記第２の周波数シフト
回路のシフト周波数、前記２つの１／Ｎデシメート回路
の係数を設定する制御装置（４０）と、前記ベースバン
ド成分に対する演算処理を行って、前記アナログ信号の
特性値を算出する演算手段（３７）とを備えている。
【００１２】また、本発明の請求項２の信号分析装置
は、アナログ信号を所定のサンプリング周波数でサンプ
リングしてディジタルデータに変換するＡ／Ｄ変換器
（２１）と、前記Ａ／Ｄ変換器から出力されるディジタ
ルデータを２つの信号経路に交互に振り分けて、前記サ
ンプリング周波数の１／２のレートで出力するデータ振
分回路（２２）と、前記データ振分回路から並列に出力
されるディジタルデータに対して、前記サンプリング周
波数の１／４または周波数０の第１のキャリア信号を乗
算して、該第１のキャリア信号の周波数分だけ低域側に
シフトした２つの直交信号（Ｉａ、Ｑａ）を生成する第
１の周波数シフト回路（３０）と、前記第１の周波数シ
フト回路から出力される２つの直交信号に対して、前記
サンプリング周波数の１／４を上限とする帯域制限処理
を行い、２つの直交信号（Ｉｂ、Ｑｂ）を生成する２つ
の１／２デシメート回路（３１、３２）と、前記２つの
１／２デシメート回路から出力される直交信号に対し
て、予め設定された周波数の第２のキャリア信号を乗算
して、該第２のキャリア信号の周波数だけシフトした２
つの直交信号（Ｉｃ、Ｑｃ）を生成する第２の周波数シ
フト回路（３３）と、前記第２の周波数シフト回路から
出力される直交信号に対して、前記サンプリング周波数
の予め設定された係数分の１を上限とする帯域制限処理
を行い、２つの直交信号（Ｉｄ、Ｑｄ）を出力する２つ
の１／Ｎデシメート回路（３４、３５）と、前記２つの
１／２デシメート回路の出力または前記２つの１／Ｎデ
シメート回路の出力のいずれかに前記アナログ信号のベ
ースバンド成分が現れるように、前記第１のキャリア信
号、前記第２のキャリア信号の周波数、前記２つの１／
Ｎデシメート回路の係数を設定する制御装置（４０）
と、前記ベースバンド成分に対する演算処理を行って、
前記アナログ信号の特性値を算出する演算手段（３７）
とを備えている。
は、アナログ信号を所定のサンプリング周波数でサンプ
リングしてディジタルデータに変換するＡ／Ｄ変換器
（２１）と、前記Ａ／Ｄ変換器から出力されるディジタ
ルデータを２つの信号経路に交互に振り分けて、前記サ
ンプリング周波数の１／２のレートで出力するデータ振
分回路（２２）と、前記データ振分回路から並列に出力
されるディジタルデータに対して、前記サンプリング周
波数の１／４または周波数０の第１のキャリア信号を乗
算して、該第１のキャリア信号の周波数分だけ低域側に
シフトした２つの直交信号（Ｉａ、Ｑａ）を生成する第
１の周波数シフト回路（３０）と、前記第１の周波数シ
フト回路から出力される２つの直交信号に対して、前記
サンプリング周波数の１／４を上限とする帯域制限処理
を行い、２つの直交信号（Ｉｂ、Ｑｂ）を生成する２つ
の１／２デシメート回路（３１、３２）と、前記２つの
１／２デシメート回路から出力される直交信号に対し
て、予め設定された周波数の第２のキャリア信号を乗算
して、該第２のキャリア信号の周波数だけシフトした２
つの直交信号（Ｉｃ、Ｑｃ）を生成する第２の周波数シ
フト回路（３３）と、前記第２の周波数シフト回路から
出力される直交信号に対して、前記サンプリング周波数
の予め設定された係数分の１を上限とする帯域制限処理
を行い、２つの直交信号（Ｉｄ、Ｑｄ）を出力する２つ
の１／Ｎデシメート回路（３４、３５）と、前記２つの
１／２デシメート回路の出力または前記２つの１／Ｎデ
シメート回路の出力のいずれかに前記アナログ信号のベ
ースバンド成分が現れるように、前記第１のキャリア信
号、前記第２のキャリア信号の周波数、前記２つの１／
Ｎデシメート回路の係数を設定する制御装置（４０）
と、前記ベースバンド成分に対する演算処理を行って、
前記アナログ信号の特性値を算出する演算手段（３７）
とを備えている。
【００１３】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態を説明する。図１は、本発明を適用した信号分析
装置２０の構成を示している。
施形態を説明する。図１は、本発明を適用した信号分析
装置２０の構成を示している。
【００１４】この信号分析装置２０の入力端子２０ａに
入力されるアナログ信号Ｓは、Ａ／Ｄ変換器２１に入力
され、所定周波数Ｆｓのサンプリング信号ＣＫｓに同期
してサンプリングされ、ディジタルデータに変換され
る。
入力されるアナログ信号Ｓは、Ａ／Ｄ変換器２１に入力
され、所定周波数Ｆｓのサンプリング信号ＣＫｓに同期
してサンプリングされ、ディジタルデータに変換され
る。
【００１５】なお、高周波帯のアナログ信号の分析を行
うために、入力端子２０ａとＡ／Ｄ変換器２１の間に周
波数変換回路を設ける場合もある。
うために、入力端子２０ａとＡ／Ｄ変換器２１の間に周
波数変換回路を設ける場合もある。
【００１６】このＡ／Ｄ変換器２１は、Ｗ−ＣＤＭＡ方
式のディジタル変調信号の帯域幅（２０ＭＨｚ）の２倍
以上、例えば６４ＭＨｚの動作速度を有しており、ここ
では、６４ＭＨｚのサンプリング信号ＣＫｓで動作す
る。
式のディジタル変調信号の帯域幅（２０ＭＨｚ）の２倍
以上、例えば６４ＭＨｚの動作速度を有しており、ここ
では、６４ＭＨｚのサンプリング信号ＣＫｓで動作す
る。
【００１７】Ａ／Ｄ変換器２１から出力されるディジタ
ルデータＤは、データ振分回路２２に入力される。
ルデータＤは、データ振分回路２２に入力される。
【００１８】データ振分回路２２は、Ａ／Ｄ変換器２１
から出力されたディジタルデータをサンプリング信号Ｃ
Ｋｓに同期して２つの信号経路に交互に振り分けて、サ
ンプリング周波数Ｆｓの１／２のレートで且つ位相が合
った状態で並列出力する。
から出力されたディジタルデータをサンプリング信号Ｃ
Ｋｓに同期して２つの信号経路に交互に振り分けて、サ
ンプリング周波数Ｆｓの１／２のレートで且つ位相が合
った状態で並列出力する。
【００１９】データ振分回路２２は、例えば図２に示す
ように、Ａ／Ｄ変換器２１から出力されるディジタルデ
ータを２つのラッチ回路２３、２４に入力し、サンプリ
ング信号ＣＫｓを分周器２５で２分周してサンプリング
信号ＣＫｓの立ち下がりに同期してそれぞれ立ち上がり
位相が互いに反転した２つ分周信号ＣＫ１、ＣＫ２をラ
ッチ回路２３、２４に与えてディジタルデータをラッチ
させる。
ように、Ａ／Ｄ変換器２１から出力されるディジタルデ
ータを２つのラッチ回路２３、２４に入力し、サンプリ
ング信号ＣＫｓを分周器２５で２分周してサンプリング
信号ＣＫｓの立ち下がりに同期してそれぞれ立ち上がり
位相が互いに反転した２つ分周信号ＣＫ１、ＣＫ２をラ
ッチ回路２３、２４に与えてディジタルデータをラッチ
させる。
【００２０】ラッチ回路２３、２４のラッチ出力はそれ
ぞれラッチ回路２６、２７に入力される。このラッチ回
路２６、２７には、ラッチ回路２８からの共通クロック
信号がＣＫｒが入力される。
ぞれラッチ回路２６、２７に入力される。このラッチ回
路２６、２７には、ラッチ回路２８からの共通クロック
信号がＣＫｒが入力される。
【００２１】ラッチ回路２８は、分周信号ＣＫ２をサン
プリング信号ＣＫｓの立ち上がりでラッチして、分周信
号ＣＫ２をサンプリング信号ＣＫｓの周期Ｔｓの１／２
だけ遅延した共通クロック信号ＣＫｒを発生する。
プリング信号ＣＫｓの立ち上がりでラッチして、分周信
号ＣＫ２をサンプリング信号ＣＫｓの周期Ｔｓの１／２
だけ遅延した共通クロック信号ＣＫｒを発生する。
【００２２】このように構成されたデータ振分回路２２
は、図３の（ａ）のサンプリング信号ＣＫｓの立ち上が
りに同期してＡ／Ｄ変換器２１から図３の（ｂ）のよう
にディジタルデータＤ１、Ｄ２、Ｄ３、…が出力された
とき、図３の（ｃ）、（ｄ）のように、サンプリング信
号ＣＫｓの立ち下がりに同期して立ち上がる２つ分周信
号ＣＫ１、ＣＫ２をラッチ回路２３、２４に入力し、一
方のラッチ回路２３からは図３の（ｅ）のように、ディ
ジタルデータＤ１、Ｄ３、Ｄ５、…を出力し、他方のラ
ッチ回路２４からは図３（ｆ）のようにディジタルデー
タＤ１、Ｄ３、Ｄ５、…に対してサンプリング信号ＣＫ
ｓの１周期分ずれたディジタルデータＤ２、Ｄ４、Ｄ
６、…を出力する。
は、図３の（ａ）のサンプリング信号ＣＫｓの立ち上が
りに同期してＡ／Ｄ変換器２１から図３の（ｂ）のよう
にディジタルデータＤ１、Ｄ２、Ｄ３、…が出力された
とき、図３の（ｃ）、（ｄ）のように、サンプリング信
号ＣＫｓの立ち下がりに同期して立ち上がる２つ分周信
号ＣＫ１、ＣＫ２をラッチ回路２３、２４に入力し、一
方のラッチ回路２３からは図３の（ｅ）のように、ディ
ジタルデータＤ１、Ｄ３、Ｄ５、…を出力し、他方のラ
ッチ回路２４からは図３（ｆ）のようにディジタルデー
タＤ１、Ｄ３、Ｄ５、…に対してサンプリング信号ＣＫ
ｓの１周期分ずれたディジタルデータＤ２、Ｄ４、Ｄ
６、…を出力する。
【００２３】これらのディジタルデータはラッチ回路２
６、２７に入力されるが、ラッチ回路２８からは図３の
（ｇ）のように、分周信号ＣＫ２をＴｓ／２だけ遅延し
た共通クロック信号ＣＫｒが入力されるので、ラッチ回
路２６、２７からは図３の（ｈ）、（ｉ）のように、互
いに位相が揃ったディジタルデータＤａ（＝Ｄ１、Ｄ
３、Ｄ５、…）Ｄｂ（＝Ｄ２、Ｄ４、Ｄ６、…）がそれ
ぞれサンプリング周波数Ｆｓの１／２のレートで並列に
出力される。
６、２７に入力されるが、ラッチ回路２８からは図３の
（ｇ）のように、分周信号ＣＫ２をＴｓ／２だけ遅延し
た共通クロック信号ＣＫｒが入力されるので、ラッチ回
路２６、２７からは図３の（ｈ）、（ｉ）のように、互
いに位相が揃ったディジタルデータＤａ（＝Ｄ１、Ｄ
３、Ｄ５、…）Ｄｂ（＝Ｄ２、Ｄ４、Ｄ６、…）がそれ
ぞれサンプリング周波数Ｆｓの１／２のレートで並列に
出力される。
【００２４】データ振分回路２２から出力されるディジ
タルデータＤａ、Ｄｂは、第１の周波数シフト回路３０
に入力される。
タルデータＤａ、Ｄｂは、第１の周波数シフト回路３０
に入力される。
【００２５】第１の周波数シフト回路３０は、データ振
分回路２２から並列に入力されるディジタルデータＤ
ａ、Ｄｂと、周波数がサンプリング周波数Ｆｓの１／４
または０の第１のキャリア信号Ｃ１〔ｃｏｓ（−ω
ｔ）、ｓｉｎ（ωｔ）〕とを乗算する。
分回路２２から並列に入力されるディジタルデータＤ
ａ、Ｄｂと、周波数がサンプリング周波数Ｆｓの１／４
または０の第１のキャリア信号Ｃ１〔ｃｏｓ（−ω
ｔ）、ｓｉｎ（ωｔ）〕とを乗算する。
【００２６】ここで、第１のキャリア信号Ｃ１の周波数
がＦｓ／４の場合、ω＝２πＦｓ／４＝（π／２）Ｆｓ
となり、ｔはサンプリング信号ＣＫｓの周期Ｔｓの整数
倍で離散的に変化するから、４Ｔｓの間に、ｃｏｓ（−
ωｔ）はｃｏｓ（０）（＝１）→ｃｏｓ（−π／２）
（＝０）→ｃｏｓ（−π）（＝−１）→ｃｏｓ（−３π
／２）（＝０）と変化し、ｓｉｎ（−ωｔ）はｓｉｎ
（０）（＝０）→ｓｉｎ（−π／２）（＝−１）→ｓｉ
ｎ（−π）（＝０）→ｓｉｎ（−３π／２）（＝１）と
変化する。
がＦｓ／４の場合、ω＝２πＦｓ／４＝（π／２）Ｆｓ
となり、ｔはサンプリング信号ＣＫｓの周期Ｔｓの整数
倍で離散的に変化するから、４Ｔｓの間に、ｃｏｓ（−
ωｔ）はｃｏｓ（０）（＝１）→ｃｏｓ（−π／２）
（＝０）→ｃｏｓ（−π）（＝−１）→ｃｏｓ（−３π
／２）（＝０）と変化し、ｓｉｎ（−ωｔ）はｓｉｎ
（０）（＝０）→ｓｉｎ（−π／２）（＝−１）→ｓｉ
ｎ（−π）（＝０）→ｓｉｎ（−３π／２）（＝１）と
変化する。
【００２７】第１の周波数シフト回路３０は、図４の
（ａ）、（ｂ）のように、並列に入力されるディジタル
データＤａ＝〔Ｄ１、Ｄ３、Ｄ５、Ｄ７…〕、Ｄｂ＝
〔Ｄ２、Ｄ４、Ｄ６、Ｄ８…〕に対して、上記の第１の
キャリア信号Ｃ１の乗算を以下のように行い、２つの直
交信号Ｉａ、Ｑａを図４の（ｄ）、（ｅ）のように生成
する。
（ａ）、（ｂ）のように、並列に入力されるディジタル
データＤａ＝〔Ｄ１、Ｄ３、Ｄ５、Ｄ７…〕、Ｄｂ＝
〔Ｄ２、Ｄ４、Ｄ６、Ｄ８…〕に対して、上記の第１の
キャリア信号Ｃ１の乗算を以下のように行い、２つの直
交信号Ｉａ、Ｑａを図４の（ｄ）、（ｅ）のように生成
する。
【００２８】 Ｉａ＝〔Ｄ（１）・ｃｏｓ（０）， Ｄ（２）・ｃｏｓ（−π／２）， Ｄ（３）・ｃｏｓ（−π）， Ｄ（４）・ｃｏｓ（−３π／２）， Ｄ（５）・ｃｏｓ（０）， Ｄ（６）・ｃｏｓ（−π／２）， Ｄ（７）・ｃｏｓ（−π）， Ｄ（８）・ｃｏｓ（−３π／２） ………〕 ＝〔Ｄ１，０，−Ｄ３，０，Ｄ５，０，−Ｄ７，０，…〕
【００２９】 Ｑａ＝〔Ｄ（１）・ｓｉｎ（０）， Ｄ（２）・ｓｉｎ（−π／２）， Ｄ（３）・ｓｉｎ（−π）， Ｄ（４）・ｓｉｎ（−３π／２）， Ｄ（５）・ｓｉｎ（０）， Ｄ（６）・ｓｉｎ（−π／２）， Ｄ（７）・ｓｉｎ（−π）， Ｄ（８）・ｓｉｎ（−３π／２） ………〕 ＝〔０，−Ｄ２，０，Ｄ４，０，−Ｄ６，０，Ｄ８，…〕
【００３０】なお、この第１の周波数シフト回路３０
は、並列に入力された２つのディジタルデータ（例えば
Ｄ１、Ｄ２）に対する直交信号Ｉａ（Ｄ１、０）、Ｑａ
（０、Ｄ２）をディジタルデータＤａ、Ｄｂと同じレー
トでそれぞれ並列に出力している。
は、並列に入力された２つのディジタルデータ（例えば
Ｄ１、Ｄ２）に対する直交信号Ｉａ（Ｄ１、０）、Ｑａ
（０、Ｄ２）をディジタルデータＤａ、Ｄｂと同じレー
トでそれぞれ並列に出力している。
【００３１】この直交信号成分をスペクトラムで表現す
ると、例えば信号Ｓの帯域中心Ｆｃが図５の（ａ）のよ
うにＦｓ／４にあるとき、Ａ／Ｄ変換処理によってその
イメージＳｉが周波数Ｆｓ−Ｆｃ（＝３Ｆｓ／４）を中
心に発生する。
ると、例えば信号Ｓの帯域中心Ｆｃが図５の（ａ）のよ
うにＦｓ／４にあるとき、Ａ／Ｄ変換処理によってその
イメージＳｉが周波数Ｆｓ−Ｆｃ（＝３Ｆｓ／４）を中
心に発生する。
【００３２】そして、前記のように、周波数Ｆｓ／４の
第１のキャリア信号Ｃ１をディジタルデータに乗算する
と、図５の（ｂ）のように、信号ＳとそのイメージＳｉ
はともにＳ′、Ｓｉ′のようにＦｓ／４だけ低い方へシ
フトする。このとき、信号Ｓ′の帯域中心は０（ベース
バンド）となり、イメージＳｉ′の帯域中心はＦｓ／２
に一致する。
第１のキャリア信号Ｃ１をディジタルデータに乗算する
と、図５の（ｂ）のように、信号ＳとそのイメージＳｉ
はともにＳ′、Ｓｉ′のようにＦｓ／４だけ低い方へシ
フトする。このとき、信号Ｓ′の帯域中心は０（ベース
バンド）となり、イメージＳｉ′の帯域中心はＦｓ／２
に一致する。
【００３３】また、第１のキャリア信号Ｃ１の周波数が
０の場合には、ｃｏｓ（−ωｔ）＝１、ｓｉｎ（−ω
ｔ）＝０であるから、 Ｉａ＝〔Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５、…〕 Ｑａ＝〔０，０，０，…〕 となり、入力されたディジタルデータＤａ、Ｄｂがその
まま一方の直交信号Ｉａとして２個ずつ並列出力され、
他方の直交信号Ｑａは常に０となる。
０の場合には、ｃｏｓ（−ωｔ）＝１、ｓｉｎ（−ω
ｔ）＝０であるから、 Ｉａ＝〔Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５、…〕 Ｑａ＝〔０，０，０，…〕 となり、入力されたディジタルデータＤａ、Ｄｂがその
まま一方の直交信号Ｉａとして２個ずつ並列出力され、
他方の直交信号Ｑａは常に０となる。
【００３４】つまり、第１の周波数シフト回路３０の第
１のキャリア信号Ｃ１の周波数を０にするということ
は、データ振分手段２２からのディジタルデータＤａ、
Ｄｂを何ら加工せずに直交信号として出力していること
と等価である。
１のキャリア信号Ｃ１の周波数を０にするということ
は、データ振分手段２２からのディジタルデータＤａ、
Ｄｂを何ら加工せずに直交信号として出力していること
と等価である。
【００３５】この第１のキャリア信号Ｃ１の周波数（Ｆ
ｓ／４または０）は、後述の制御装置４０によって切り
換え制御されるが、制御装置４０によるこの第１のキャ
リア信号の周波数切り換えは、データ振分回路２２から
出力されるディジタルデータＤａ、ＤｂをＦｓ／４だけ
低域側にシフト処理して得られた直交信号と、データ振
分回路２２から出力されるディジタルデータＤａ、Ｄｂ
のいずれかを選択的に後述の１／２デシメート回路３
１、３２に入力していることになる。
ｓ／４または０）は、後述の制御装置４０によって切り
換え制御されるが、制御装置４０によるこの第１のキャ
リア信号の周波数切り換えは、データ振分回路２２から
出力されるディジタルデータＤａ、ＤｂをＦｓ／４だけ
低域側にシフト処理して得られた直交信号と、データ振
分回路２２から出力されるディジタルデータＤａ、Ｄｂ
のいずれかを選択的に後述の１／２デシメート回路３
１、３２に入力していることになる。
【００３６】なお、第１の周波数シフト回路３０の第１
のキャリア信号Ｃ１は０、１または−１のいずれかの数
値であり、しかも、連続する２つのサンプリングデータ
がサンプリングレートの１／２で並列入力されていて、
このデータが入力されている間に２つのデータに対する
乗算演算を行えば済むので、Ａ／Ｄ変換器２１の動作速
度を犠牲にしないで済む。
のキャリア信号Ｃ１は０、１または−１のいずれかの数
値であり、しかも、連続する２つのサンプリングデータ
がサンプリングレートの１／２で並列入力されていて、
このデータが入力されている間に２つのデータに対する
乗算演算を行えば済むので、Ａ／Ｄ変換器２１の動作速
度を犠牲にしないで済む。
【００３７】第１の周波数シフト回路３０から出力され
る直交信号Ｉａ、Ｑａは、それぞれ１／２デシメート回
路３１、３２に入力される。
る直交信号Ｉａ、Ｑａは、それぞれ１／２デシメート回
路３１、３２に入力される。
【００３８】ここで「デシメート」とは間引きの意味
で、１／２デシメート処理は入力データに対して出力デ
ータのレートを１／２に下げるための処理を示してい
る。
で、１／２デシメート処理は入力データに対して出力デ
ータのレートを１／２に下げるための処理を示してい
る。
【００３９】２つのデシメート回路３１、３２は、それ
ぞれ２入力並列処理型のＦＩＲ型のディジタルフィルタ
（ローパスフィルタで例えばハリス社のハーフバンドフ
ィルタ）によって構成されており、第１の周波数シフト
回路３０によって周波数シフトされた直交信号Ｉａ、Ｑ
ａからイメージ成分を除去するために、図５の（ｂ）の
ように、０〜Ｆｓ／４の範囲を通過帯域とする低域通過
特性Ｐを有している。
ぞれ２入力並列処理型のＦＩＲ型のディジタルフィルタ
（ローパスフィルタで例えばハリス社のハーフバンドフ
ィルタ）によって構成されており、第１の周波数シフト
回路３０によって周波数シフトされた直交信号Ｉａ、Ｑ
ａからイメージ成分を除去するために、図５の（ｂ）の
ように、０〜Ｆｓ／４の範囲を通過帯域とする低域通過
特性Ｐを有している。
【００４０】このため、１／２デシメート回路３１、３
２からは上限周波数がＦｓ／４までに帯域制限された直
交信号Ｉｂ、Ｑｂが出力されることになる。
２からは上限周波数がＦｓ／４までに帯域制限された直
交信号Ｉｂ、Ｑｂが出力されることになる。
【００４１】つまり、１／２デシメート回路３１、３２
から出力される直交信号Ｉｂ、Ｑｂの個々のレートはサ
ンプリング周波数Ｆｓの１／４となり、これが並列に出
力されるので両者をまとめた実質のレートはサンプリン
グ周波数Ｆｓの１／２となる。
から出力される直交信号Ｉｂ、Ｑｂの個々のレートはサ
ンプリング周波数Ｆｓの１／４となり、これが並列に出
力されるので両者をまとめた実質のレートはサンプリン
グ周波数Ｆｓの１／２となる。
【００４２】２つの１／２デシメート回路３１、３２か
ら出力される直交信号Ｉｂ、Ｑｂは第２の周波数シフト
回路３３に入力される。この第２の周波数シフト回路３
３は直交信号Ｉｂ、Ｑｂと、制御装置４０から設定され
た周波数Δｆまたは周波数０の第２のキャリア信号Ｃ２
とを次のように複素乗算する。
ら出力される直交信号Ｉｂ、Ｑｂは第２の周波数シフト
回路３３に入力される。この第２の周波数シフト回路３
３は直交信号Ｉｂ、Ｑｂと、制御装置４０から設定され
た周波数Δｆまたは周波数０の第２のキャリア信号Ｃ２
とを次のように複素乗算する。
【００４３】 （Ｉｂ＋ｊＱｂ）・Ｃ２ ＝（Ｉｂ＋ｊＱｂ）［ｃｏｓ（±ω′ｔ）＋ｊｓｉｎ（±ω′ｔ）］ ＝Ｉｂ・ｃｏｓ（±ω′ｔ）−Ｑｂ・ｓｉｎ（±ω′ｔ） ＋ｊ［Ｉｂ・ｓｉｎ（±ω′ｔ）＋Ｑｂ・ｃｏｓ（±ω′ｔ）］
【００４４】そして、この乗算結果の実数部と虚数部と
を次のように２つの直交信号Ｉｃ、Ｑｃとして出力す
る。 Ｉｃ＝Ｉｂ・ｃｏｓ（±ω′ｔ）−Ｑｂ・ｓｉｎ（±
ω′ｔ） Ｑｃ＝Ｉｂ・ｓｉｎ（±ω′ｔ）＋Ｑｂ・ｃｏｓ（±
ω′ｔ）
を次のように２つの直交信号Ｉｃ、Ｑｃとして出力す
る。 Ｉｃ＝Ｉｂ・ｃｏｓ（±ω′ｔ）−Ｑｂ・ｓｉｎ（±
ω′ｔ） Ｑｃ＝Ｉｂ・ｓｉｎ（±ω′ｔ）＋Ｑｂ・ｃｏｓ（±
ω′ｔ）
【００４５】ここで、ω′＝２πΔｆであり、ω′の前
の±符号は、入力された直交信号をΔｆだけ低域側にシ
フトする場合−、高域側にシフトする場合＋となる。
の±符号は、入力された直交信号をΔｆだけ低域側にシ
フトする場合−、高域側にシフトする場合＋となる。
【００４６】このように、直交信号Ｉｂ、Ｑｂに対して
周波数Δｆの第２のキャリア信号Ｃ２を乗算すること
で、前記同様に入力された直交信号をΔｆだけ低域側あ
るいは高域側にずらすことができる。
周波数Δｆの第２のキャリア信号Ｃ２を乗算すること
で、前記同様に入力された直交信号をΔｆだけ低域側あ
るいは高域側にずらすことができる。
【００４７】また、第２のキャリア信号Ｃ２の周波数を
０にした場合、ｃｏｓ（±ωｔ）＝１、ｓｉｎ（±ω
ｔ）＝０であるから、 Ｉｃ＝Ｉｂ Ｑｃ＝Ｑｂ となり、入力された直交信号Ｉｂ、Ｑｂがそのまま直交
信号Ｉｃ、Ｑｃとして出力される。
０にした場合、ｃｏｓ（±ωｔ）＝１、ｓｉｎ（±ω
ｔ）＝０であるから、 Ｉｃ＝Ｉｂ Ｑｃ＝Ｑｂ となり、入力された直交信号Ｉｂ、Ｑｂがそのまま直交
信号Ｉｃ、Ｑｃとして出力される。
【００４８】したがって、第２のキャリア信号Ｃ２の周
波数を０にするということは、実際にキャリア信号の乗
算を行わずに、入力された直交信号Ｉｂ、Ｑｂをそれぞ
れ単純に直交信号Ｉｃ、Ｑｃとして出力することと等価
である。
波数を０にするということは、実際にキャリア信号の乗
算を行わずに、入力された直交信号Ｉｂ、Ｑｂをそれぞ
れ単純に直交信号Ｉｃ、Ｑｃとして出力することと等価
である。
【００４９】この第２の周波数シフト回路３３の第２の
キャリア信号Ｃ２の周波数は、後述の制御装置４０によ
って切り換え制御される。
キャリア信号Ｃ２の周波数は、後述の制御装置４０によ
って切り換え制御される。
【００５０】第２の周波数シフト回路３３から出力され
る直交信号Ｉｃ、Ｑｃは、１／Ｎデシメート回路３４、
３５に入力される。
る直交信号Ｉｃ、Ｑｃは、１／Ｎデシメート回路３４、
３５に入力される。
【００５１】この１／Ｎデシメート回路３４、３５は、
直交信号Ｉｃ、Ｑｃからベースバンドの直交信号Ｉｄ、
Ｑｄを抽出する狭帯域のディジタルフィルタである。
直交信号Ｉｃ、Ｑｃからベースバンドの直交信号Ｉｄ、
Ｑｄを抽出する狭帯域のディジタルフィルタである。
【００５２】この狭帯域のディジタルフィルタは、前記
した１／２デシメート回路３１、３２のようなＦＩＲ型
のディジタルフィルタで構成することも可能であるが、
その場合フィルタ係数が非常に多くなり構成が複雑化す
るので、通常は、ＣＩＣ型のディジタルフィルタが用い
られる。
した１／２デシメート回路３１、３２のようなＦＩＲ型
のディジタルフィルタで構成することも可能であるが、
その場合フィルタ係数が非常に多くなり構成が複雑化す
るので、通常は、ＣＩＣ型のディジタルフィルタが用い
られる。
【００５３】ＣＩＣ型のディジタルフィルタは、周期関
数的な通過特性もつ積分型フィルタ（例えば１／ｓｉｎ
ｘ型）と微分型フィルタ（例えばｓｉｎｘ型）とを組合
せることにより、図６のように０〜Ｆｓの間を等分（図
では４等分）する周波数（減衰極）で減衰量が無限大と
なる特性を有しており、その減衰極の周波数は、両フィ
ルタの周期比（以下係数という）をＮ（図では４）とす
るとＦｓ／Ｎの間隔で現れ、両端（０、Ｆｓ）では減衰
量が最小となる。
数的な通過特性もつ積分型フィルタ（例えば１／ｓｉｎ
ｘ型）と微分型フィルタ（例えばｓｉｎｘ型）とを組合
せることにより、図６のように０〜Ｆｓの間を等分（図
では４等分）する周波数（減衰極）で減衰量が無限大と
なる特性を有しており、その減衰極の周波数は、両フィ
ルタの周期比（以下係数という）をＮ（図では４）とす
るとＦｓ／Ｎの間隔で現れ、両端（０、Ｆｓ）では減衰
量が最小となる。
【００５４】このようなＣＩＣ型のディジタルフィルタ
の係数Ｎを分析帯域幅に応じて設定することで、直交信
号Ｉｃ、Ｑｃからベースバンドの直交信号Ｉｄ、Ｑｄを
抽出することができる。
の係数Ｎを分析帯域幅に応じて設定することで、直交信
号Ｉｃ、Ｑｃからベースバンドの直交信号Ｉｄ、Ｑｄを
抽出することができる。
【００５５】第１の周波数シフト回路３０、第２の周波
数シフト回路３３および１／Ｎデシメート回路３４、３
５から出力される直交信号は、信号選択回路３６に入力
されている。
数シフト回路３３および１／Ｎデシメート回路３４、３
５から出力される直交信号は、信号選択回路３６に入力
されている。
【００５６】この信号選択回路３６は、制御装置４０の
制御により、ベースバンドに変換された直交信号を選択
して演算処理手段としてのＤＳＰ（ディジタル信号処理
プロセッサ）３７に出力している。
制御により、ベースバンドに変換された直交信号を選択
して演算処理手段としてのＤＳＰ（ディジタル信号処理
プロセッサ）３７に出力している。
【００５７】ＤＳＰ３７は、信号選択回路３６から出力
されたベースバンドの直交信号に対する演算処理を行
い、入力されたアナログ信号Ｓの特性値を算出して、図
示しない出力装置へ出力する。
されたベースバンドの直交信号に対する演算処理を行
い、入力されたアナログ信号Ｓの特性値を算出して、図
示しない出力装置へ出力する。
【００５８】制御装置４０は、分析条件指定手段５１か
ら指定された情報に基づいて第１の周波数シフト回路３
０、第２の周波数シフト回路３３、１／Ｎデシメート回
路３４、３５、および信号選択回路３６の制御を行う。
ら指定された情報に基づいて第１の周波数シフト回路３
０、第２の周波数シフト回路３３、１／Ｎデシメート回
路３４、３５、および信号選択回路３６の制御を行う。
【００５９】例えば、前記図５で示したように、分析条
件として入力信号Ｓに対する分析帯域の中心周波数Ｆｃ
がサンプリング周波数の１／４で最大の広帯域処理が指
定された場合には、第１の周波数シフト回路３０の第１
のキャリア信号Ｃ１の周波数を−Ｆｓ／４に設定し、第
２の周波数シフト回路３３のキャリア信号Ｃ２の周波数
を０に設定するとともに、この第２の周波数シフト回路
３３の出力Ｉｃ、Ｑｃが信号選択回路３６で選択される
ようにする。
件として入力信号Ｓに対する分析帯域の中心周波数Ｆｃ
がサンプリング周波数の１／４で最大の広帯域処理が指
定された場合には、第１の周波数シフト回路３０の第１
のキャリア信号Ｃ１の周波数を−Ｆｓ／４に設定し、第
２の周波数シフト回路３３のキャリア信号Ｃ２の周波数
を０に設定するとともに、この第２の周波数シフト回路
３３の出力Ｉｃ、Ｑｃが信号選択回路３６で選択される
ようにする。
【００６０】このように設定された状態で入力された信
号Ｓは、Ａ／Ｄ変換器２１によって周波数Ｆｓのサンプ
リング信号でサンプリングされてディジタルデータに変
換され、データ振分回路２２を介して第１の周波数シフ
ト回路３０に入力される。
号Ｓは、Ａ／Ｄ変換器２１によって周波数Ｆｓのサンプ
リング信号でサンプリングされてディジタルデータに変
換され、データ振分回路２２を介して第１の周波数シフ
ト回路３０に入力される。
【００６１】第１の周波数シフト回路３０に入力された
ディジタルデータＤａ、Ｄｂは、低域側へＦｓ／４の周
波数シフトの処理を受け、このシフト処理された直交信
号Ｉａ、Ｑａが１／２デシメート回路３１、３２によっ
てフィルタリング処理されて、ベースバンドの直交信号
Ｉｂ、Ｑｂとなる。
ディジタルデータＤａ、Ｄｂは、低域側へＦｓ／４の周
波数シフトの処理を受け、このシフト処理された直交信
号Ｉａ、Ｑａが１／２デシメート回路３１、３２によっ
てフィルタリング処理されて、ベースバンドの直交信号
Ｉｂ、Ｑｂとなる。
【００６２】このベースバンドの直交信号Ｉｂ、Ｑｂは
第２の周波数シフト回路３３に入力されるが、第２の周
波数シフト回路３３のキャリア信号の周波数は０に設定
されているので、入力された直交信号Ｉｂ、Ｑｂと同一
の直交信号Ｉｃ、Ｑｃがそのまま信号選択回路３６を介
してＤＳＰ３７に入力され、入力されたアナログ信号Ｓ
に対する広帯域な信号演算処理が行われて、その特性値
が算出される。
第２の周波数シフト回路３３に入力されるが、第２の周
波数シフト回路３３のキャリア信号の周波数は０に設定
されているので、入力された直交信号Ｉｂ、Ｑｂと同一
の直交信号Ｉｃ、Ｑｃがそのまま信号選択回路３６を介
してＤＳＰ３７に入力され、入力されたアナログ信号Ｓ
に対する広帯域な信号演算処理が行われて、その特性値
が算出される。
【００６３】また、図７の（ａ）のように、分析条件と
して分析帯域の中心周波数Ｆｃがサンプリング周波数の
１／４よりΔｆだけ高く、帯域幅がＦｗの挟帯域分析が
指定された場合、制御装置４０は、第１の周波数シフト
回路３０の第１のキャリア信号Ｃ１の周波数を−Ｆｓ／
４に設定し、第２の周波数シフト回路３３の第２のキャ
リア信号Ｃ２の周波数を−Δｆに設定し、さらに帯域幅
Ｆｗに対応する係数Ｎを１／Ｎデシメート回路３４、３
５に設定し、この１／Ｎデシメート回路３４、３５の出
力Ｉｄ、Ｑｄが信号選択回路３６で選択されるようにす
る。
して分析帯域の中心周波数Ｆｃがサンプリング周波数の
１／４よりΔｆだけ高く、帯域幅がＦｗの挟帯域分析が
指定された場合、制御装置４０は、第１の周波数シフト
回路３０の第１のキャリア信号Ｃ１の周波数を−Ｆｓ／
４に設定し、第２の周波数シフト回路３３の第２のキャ
リア信号Ｃ２の周波数を−Δｆに設定し、さらに帯域幅
Ｆｗに対応する係数Ｎを１／Ｎデシメート回路３４、３
５に設定し、この１／Ｎデシメート回路３４、３５の出
力Ｉｄ、Ｑｄが信号選択回路３６で選択されるようにす
る。
【００６４】このように設定された場合、帯域中心（Ｆ
ｓ／４）＋Δｆの信号ＳがＡ／Ｄ変換器２１によって周
波数Ｆｓのサンプリング信号でサンプリングされてディ
ジタルデータに変換され、データ振分回路２２を介して
第１の周波数シフト回路３０に入力される。
ｓ／４）＋Δｆの信号ＳがＡ／Ｄ変換器２１によって周
波数Ｆｓのサンプリング信号でサンプリングされてディ
ジタルデータに変換され、データ振分回路２２を介して
第１の周波数シフト回路３０に入力される。
【００６５】第１の周波数シフト回路３０に入力された
ディジタルデータＤａ、Ｄｂは、低域側へＦｓ／４の周
波数シフト処理を受け、このシフト処理された直交信号
Ｉａ、Ｑａが１／２デシメート回路３１、３２によって
フィルタリング処理されて、帯域中心がΔｆの信号を含
む直交信号Ｉｂ、Ｑｂとなる。
ディジタルデータＤａ、Ｄｂは、低域側へＦｓ／４の周
波数シフト処理を受け、このシフト処理された直交信号
Ｉａ、Ｑａが１／２デシメート回路３１、３２によって
フィルタリング処理されて、帯域中心がΔｆの信号を含
む直交信号Ｉｂ、Ｑｂとなる。
【００６６】この直交信号Ｉｂ、Ｑｂは第２の周波数シ
フト回路３３に入力されて、低域側へΔｆの周波数シフ
ト処理を受けるため、第２の周波数シフト回路３３から
ベースバンド成分を含む直交信号Ｉｃ、Ｑｃが出力さ
れ、１／Ｎデシメート回路３４、３５によってフィルタ
リング処理されてベースバンドの直交信号Ｉｄ、Ｑｄが
抽出され、信号選択回路３６を介してＤＳＰ３７に入力
され、入力されたアナログ信号Ｓに対する狭帯域な信号
演算処理が行われて、その特性値が算出される。
フト回路３３に入力されて、低域側へΔｆの周波数シフ
ト処理を受けるため、第２の周波数シフト回路３３から
ベースバンド成分を含む直交信号Ｉｃ、Ｑｃが出力さ
れ、１／Ｎデシメート回路３４、３５によってフィルタ
リング処理されてベースバンドの直交信号Ｉｄ、Ｑｄが
抽出され、信号選択回路３６を介してＤＳＰ３７に入力
され、入力されたアナログ信号Ｓに対する狭帯域な信号
演算処理が行われて、その特性値が算出される。
【００６７】また、分析条件指定手段４１から、図７の
（ｂ）のように分析帯域の中心周波数ＦｃがＦｓ／４よ
り低く０からΔｆずれた狭帯域（帯域幅Ｆｗ）分析が指
定されると、制御装置４０は、第１の周波数シフト回路
３０の第１のキャリア信号Ｃ１の周波数を０に設定し、
第２の周波数シフト回路３３の第２のキャリア信号Ｃ２
の周波数を−Δｆに設定し、さらに帯域幅Ｆｗに対応す
る係数Ｎを１／Ｎデシメート回路３４、３５に設定し、
この１／Ｎデシメート回路３４、３５の出力Ｉｄ、Ｑｄ
が信号選択回路３６で選択されるようにする。
（ｂ）のように分析帯域の中心周波数ＦｃがＦｓ／４よ
り低く０からΔｆずれた狭帯域（帯域幅Ｆｗ）分析が指
定されると、制御装置４０は、第１の周波数シフト回路
３０の第１のキャリア信号Ｃ１の周波数を０に設定し、
第２の周波数シフト回路３３の第２のキャリア信号Ｃ２
の周波数を−Δｆに設定し、さらに帯域幅Ｆｗに対応す
る係数Ｎを１／Ｎデシメート回路３４、３５に設定し、
この１／Ｎデシメート回路３４、３５の出力Ｉｄ、Ｑｄ
が信号選択回路３６で選択されるようにする。
【００６８】このように設定された場合、帯域中心Δｆ
の信号ＳがＡ／Ｄ変換器２１によって周波数Ｆｓのサン
プリング信号でサンプリングされてディジタルデータに
変換され、データ振分回路２２を介して第１の周波数シ
フト回路３０に入力される。
の信号ＳがＡ／Ｄ変換器２１によって周波数Ｆｓのサン
プリング信号でサンプリングされてディジタルデータに
変換され、データ振分回路２２を介して第１の周波数シ
フト回路３０に入力される。
【００６９】第１の周波数シフト回路３０に入力された
ディジタルデータＤａ、Ｄｂは、シフト処理されずに直
交信号Ｉａ、Ｑａ（ただしＱａ側は０）として１／２デ
シメート回路３１、３２によってフィルタリング処理さ
れて、帯域中心がΔｆの信号を含む直交信号Ｉｂ、Ｑｂ
（ただしＱｂ側は０）となる。
ディジタルデータＤａ、Ｄｂは、シフト処理されずに直
交信号Ｉａ、Ｑａ（ただしＱａ側は０）として１／２デ
シメート回路３１、３２によってフィルタリング処理さ
れて、帯域中心がΔｆの信号を含む直交信号Ｉｂ、Ｑｂ
（ただしＱｂ側は０）となる。
【００７０】この直交信号Ｉｂ、Ｑｂは第２の周波数シ
フト回路３３に入力されて、低域側へΔｆの周波数シフ
ト処理を受けるため、第２の周波数シフト回路３３から
ベースバンド成分を含む直交信号Ｉｃ、Ｑｃが出力さ
れ、１／Ｎデシメート回路３４、３５によってフィルタ
リング処理されてベースバンドの直交信号Ｉｄ、Ｑｄが
抽出され、信号選択回路３６を介してＤＳＰ３７に入力
され、入力されたアナログ信号Ｓに対する狭帯域な信号
演算処理が行われて、その特性値が算出される。
フト回路３３に入力されて、低域側へΔｆの周波数シフ
ト処理を受けるため、第２の周波数シフト回路３３から
ベースバンド成分を含む直交信号Ｉｃ、Ｑｃが出力さ
れ、１／Ｎデシメート回路３４、３５によってフィルタ
リング処理されてベースバンドの直交信号Ｉｄ、Ｑｄが
抽出され、信号選択回路３６を介してＤＳＰ３７に入力
され、入力されたアナログ信号Ｓに対する狭帯域な信号
演算処理が行われて、その特性値が算出される。
【００７１】なお、分析条件として入力信号Ｓをベース
バンド成分とする広帯域分析が指定された場合、制御装
置４０は、第１の周波数シフト回路３０の第１のキャリ
ア信号Ｃ１の周波数を０に設定し、この第１の周波数シ
フト回路３０の出力Ｉａ、Ｑａが信号選択回路３６で選
択されるようにする。
バンド成分とする広帯域分析が指定された場合、制御装
置４０は、第１の周波数シフト回路３０の第１のキャリ
ア信号Ｃ１の周波数を０に設定し、この第１の周波数シ
フト回路３０の出力Ｉａ、Ｑａが信号選択回路３６で選
択されるようにする。
【００７２】この状態では、信号ＳがＡ／Ｄ変換器２１
によって周波数Ｆｓのサンプリング信号でサンプリング
されてディジタルデータに変換され、データ振分回路２
２を介して第１の周波数シフト回路３０に入力される
が、第１の周波数シフト回路３０のキャリア信号の周波
数は０に設定されているので、入力されたディジタルデ
ータＤａ、Ｄｂと同一の直交信号Ｉａがベースバンド成
分としてそのまま信号選択回路３６を介してＤＳＰ３７
に入力され、その特性値が算出される。
によって周波数Ｆｓのサンプリング信号でサンプリング
されてディジタルデータに変換され、データ振分回路２
２を介して第１の周波数シフト回路３０に入力される
が、第１の周波数シフト回路３０のキャリア信号の周波
数は０に設定されているので、入力されたディジタルデ
ータＤａ、Ｄｂと同一の直交信号Ｉａがベースバンド成
分としてそのまま信号選択回路３６を介してＤＳＰ３７
に入力され、その特性値が算出される。
【００７３】また、図示しないが、分析条件として分析
帯域の中心周波数Ｆｃがサンプリング周波数の１／４よ
りΔｆだけ低く、帯域幅がＦｗの挟帯域分析が指定され
た場合、制御装置４０は、第１の周波数シフト回路３０
の第１のキャリア信号Ｃ１の周波数を−Ｆｓ／４に設定
し、第２の周波数シフト回路３３の第２のキャリア信号
Ｃ２の周波数を＋Δｆに設定し、さらに帯域幅Ｆｗに対
応する係数Ｎを１／Ｎデシメート回路３４、３５に設定
し、この１／Ｎデシメート回路３４、３５の出力Ｉｄ、
Ｑｄが信号選択回路３６で選択されるようにする。
帯域の中心周波数Ｆｃがサンプリング周波数の１／４よ
りΔｆだけ低く、帯域幅がＦｗの挟帯域分析が指定され
た場合、制御装置４０は、第１の周波数シフト回路３０
の第１のキャリア信号Ｃ１の周波数を−Ｆｓ／４に設定
し、第２の周波数シフト回路３３の第２のキャリア信号
Ｃ２の周波数を＋Δｆに設定し、さらに帯域幅Ｆｗに対
応する係数Ｎを１／Ｎデシメート回路３４、３５に設定
し、この１／Ｎデシメート回路３４、３５の出力Ｉｄ、
Ｑｄが信号選択回路３６で選択されるようにする。
【００７４】このように設定された場合、帯域中心（Ｆ
ｓ／４）−Δｆの信号ＳがＡ／Ｄ変換器２１によって周
波数Ｆｓのサンプリング信号でサンプリングされてディ
ジタルデータに変換され、データ振分回路２２を介して
第１の周波数シフト回路３０に入力される。
ｓ／４）−Δｆの信号ＳがＡ／Ｄ変換器２１によって周
波数Ｆｓのサンプリング信号でサンプリングされてディ
ジタルデータに変換され、データ振分回路２２を介して
第１の周波数シフト回路３０に入力される。
【００７５】第１の周波数シフト回路３０に入力された
ディジタルデータＤａ、Ｄｂは、低域側へＦｓ／４の周
波数シフト処理を受け、このシフト処理された直交信号
Ｉａ、Ｑａが１／２デシメート回路３１、３２によって
フィルタリング処理されて、帯域中心が−Δｆの信号を
含む直交信号Ｉｂ、Ｑｂとなる。
ディジタルデータＤａ、Ｄｂは、低域側へＦｓ／４の周
波数シフト処理を受け、このシフト処理された直交信号
Ｉａ、Ｑａが１／２デシメート回路３１、３２によって
フィルタリング処理されて、帯域中心が−Δｆの信号を
含む直交信号Ｉｂ、Ｑｂとなる。
【００７６】この直交信号Ｉｂ、Ｑｂは第２の周波数シ
フト回路３３に入力されて、高域側へΔｆの周波数シフ
ト処理を受けるため、第２の周波数シフト回路３３から
ベースバンド成分を含む直交信号Ｉｃ、Ｑｃが出力さ
れ、１／Ｎデシメート回路３４、３５によってフィルタ
リング処理されてベースバンドの直交信号Ｉｄ、Ｑｄが
抽出され、信号選択回路３６を介してＤＳＰ３７に入力
され、入力されたアナログ信号Ｓに対する狭帯域な信号
演算処理が行われて、その特性値が算出される。
フト回路３３に入力されて、高域側へΔｆの周波数シフ
ト処理を受けるため、第２の周波数シフト回路３３から
ベースバンド成分を含む直交信号Ｉｃ、Ｑｃが出力さ
れ、１／Ｎデシメート回路３４、３５によってフィルタ
リング処理されてベースバンドの直交信号Ｉｄ、Ｑｄが
抽出され、信号選択回路３６を介してＤＳＰ３７に入力
され、入力されたアナログ信号Ｓに対する狭帯域な信号
演算処理が行われて、その特性値が算出される。
【００７７】なお、ここでは、データ振分回路２２から
出力されるベースバンドのディジタルデータＤａ、Ｄｂ
を第１のキャリア信号Ｃ１の周波数が０に設定された第
１の周波数シフト回路３０を介して信号選択回路３６に
出力し、１／２デシメート回路３０１、３２から出力さ
れるベースバンドの直交信号Ｉｂ、Ｑｂを第２のキャリ
ア信号Ｃ２の周波数が０に設定された第２の周波数シフ
ト回路３３を介して信号選択回路３６へ出力していた
が、データ振分回路２２の出力がベースバンドの場合に
は、そのベースバンドのディジタルデータＤａ、Ｄｂを
信号選択回路３６に直接出力すればよく、１／２デシメ
ート回路３１、３２の出力がベースバンドの場合には、
このベースバンドの直交信号Ｉｂ、Ｑｂを信号選択回路
３６に直接出力してもよい。
出力されるベースバンドのディジタルデータＤａ、Ｄｂ
を第１のキャリア信号Ｃ１の周波数が０に設定された第
１の周波数シフト回路３０を介して信号選択回路３６に
出力し、１／２デシメート回路３０１、３２から出力さ
れるベースバンドの直交信号Ｉｂ、Ｑｂを第２のキャリ
ア信号Ｃ２の周波数が０に設定された第２の周波数シフ
ト回路３３を介して信号選択回路３６へ出力していた
が、データ振分回路２２の出力がベースバンドの場合に
は、そのベースバンドのディジタルデータＤａ、Ｄｂを
信号選択回路３６に直接出力すればよく、１／２デシメ
ート回路３１、３２の出力がベースバンドの場合には、
このベースバンドの直交信号Ｉｂ、Ｑｂを信号選択回路
３６に直接出力してもよい。
【００７８】また、データ振分回路２２の出力がベース
バンド近傍の場合には、そのディジタルデータＤａ、Ｄ
ｂをスイッチ等を用いて第１の周波数シフト回路３０を
介さずに、１／２デシメート回路３１、３２に直接入力
してもよい。この場合には、第１の周波数シフト回路３
０のキャリア周波数をＦｓ／４に固定してよいので、制
御装置４０は、このキャリア周波数の切り換えの代わり
に上記スイッチの切り換え制御でディジタルデータＤ
ａ、Ｄｂを１／２デシメート回路３１、３２に直接入力
すればよい。
バンド近傍の場合には、そのディジタルデータＤａ、Ｄ
ｂをスイッチ等を用いて第１の周波数シフト回路３０を
介さずに、１／２デシメート回路３１、３２に直接入力
してもよい。この場合には、第１の周波数シフト回路３
０のキャリア周波数をＦｓ／４に固定してよいので、制
御装置４０は、このキャリア周波数の切り換えの代わり
に上記スイッチの切り換え制御でディジタルデータＤ
ａ、Ｄｂを１／２デシメート回路３１、３２に直接入力
すればよい。
【００７９】このように、実施形態の信号分析装置２０
は、Ａ／Ｄ変換器２１から出力されるディジタルデータ
を２つの経路に振り分けて、サンプリング周波数の１／
２のレートで並列に出力するデータ振分回路２２と、デ
ータ振分回路２２から出力されるディジタルデータに対
してサンプリング周波数Ｆｓの１／４のシフト処理を行
う第１の周波数シフト回路３０と、データ振分回路２２
から出力されるディジタルデータまたは第１の周波数シ
フト回路３０の出力に対する１／２デシメート処理を行
う１／２デシメート回路３１、３２と、１／２デシメー
ト回路３１、３２の出力に対して、予め設定された周波
数シフト処理を行う第２の周波数シフト回路３３と、第
２の周波数シフト回路３３の出力に対して１／Ｎデシメ
ート処理を行う１／Ｎデシメート回路３４、３５と、１
／２デシメート回路３１、３２に対する入力信号の指
定、第２の周波数シフト回路３３のシフト周波数および
１／Ｎデシメート回路３４、３５の係数を、分析帯域幅
およびその帯域中心周波数に応じて制御して入力信号Ｓ
のベースバンド成分を出力させる制御装置４０とを備え
ている。
は、Ａ／Ｄ変換器２１から出力されるディジタルデータ
を２つの経路に振り分けて、サンプリング周波数の１／
２のレートで並列に出力するデータ振分回路２２と、デ
ータ振分回路２２から出力されるディジタルデータに対
してサンプリング周波数Ｆｓの１／４のシフト処理を行
う第１の周波数シフト回路３０と、データ振分回路２２
から出力されるディジタルデータまたは第１の周波数シ
フト回路３０の出力に対する１／２デシメート処理を行
う１／２デシメート回路３１、３２と、１／２デシメー
ト回路３１、３２の出力に対して、予め設定された周波
数シフト処理を行う第２の周波数シフト回路３３と、第
２の周波数シフト回路３３の出力に対して１／Ｎデシメ
ート処理を行う１／Ｎデシメート回路３４、３５と、１
／２デシメート回路３１、３２に対する入力信号の指
定、第２の周波数シフト回路３３のシフト周波数および
１／Ｎデシメート回路３４、３５の係数を、分析帯域幅
およびその帯域中心周波数に応じて制御して入力信号Ｓ
のベースバンド成分を出力させる制御装置４０とを備え
ている。
【００８０】このため、Ａ／Ｄ変換器２１の高速性を犠
牲にすることなく、Ｗ−ＣＤＭＡ方式のディジタル変調
信号等の広帯域な信号を含め、帯域幅および帯域中心の
異なる種々のアナログ信号を分析できる。
牲にすることなく、Ｗ−ＣＤＭＡ方式のディジタル変調
信号等の広帯域な信号を含め、帯域幅および帯域中心の
異なる種々のアナログ信号を分析できる。
【００８１】また、第１の周波数シフト回路３０のシフ
ト周波数は０またはＦｓ／４の切り換え、あるいはＦｓ
／４に固定してよく、第２の周波数シフト回路３３のシ
フト周波数の幅は０〜±Ｆｓ／４までの範囲で済むの
で、高速動作が可能となる。
ト周波数は０またはＦｓ／４の切り換え、あるいはＦｓ
／４に固定してよく、第２の周波数シフト回路３３のシ
フト周波数の幅は０〜±Ｆｓ／４までの範囲で済むの
で、高速動作が可能となる。
【００８２】また、１／Ｎデシメート回路３４、３５を
ＣＩＣ型のディジタルフィルタで構成しているので、設
定された係数Ｎに対してフィルタの周期比を変えるだけ
で済むので、ＦＩＲ型のディジタルフィルタを用いるよ
りも演算処理が格段に簡素化できる。
ＣＩＣ型のディジタルフィルタで構成しているので、設
定された係数Ｎに対してフィルタの周期比を変えるだけ
で済むので、ＦＩＲ型のディジタルフィルタを用いるよ
りも演算処理が格段に簡素化できる。
【００８３】また、この実施形態のように、第１の周波
数シフト回路３０の第１のキャリア信号Ｃ１の周波数を
０に設定することで、データ振分回路２２からのディジ
タルデータが１／２デシメート回路３１、３２にそのま
ま入力されるようにするとともに、第２の周波数シフト
回路３３の第２のキャリア信号Ｃ２の周波数を０に設定
することで、１／２デシメート回路３１、３２からの信
号が１／Ｎデシメート回路３４、３５にそのまま入力さ
れるようにするしているので、信号経路の分岐が不要と
なり、構成が簡素化されるという利点がある。
数シフト回路３０の第１のキャリア信号Ｃ１の周波数を
０に設定することで、データ振分回路２２からのディジ
タルデータが１／２デシメート回路３１、３２にそのま
ま入力されるようにするとともに、第２の周波数シフト
回路３３の第２のキャリア信号Ｃ２の周波数を０に設定
することで、１／２デシメート回路３１、３２からの信
号が１／Ｎデシメート回路３４、３５にそのまま入力さ
れるようにするしているので、信号経路の分岐が不要と
なり、構成が簡素化されるという利点がある。
【００８４】なお、前記実施形態では、分析対象のアナ
ログ信号ＳをＡ／Ｄ変換器２１に直接入力する場合につ
いて説明したが、図９に示す信号分析装置２０′のよう
に、入力端子２０ａとＡ／Ｄ変換器２１との間に、スイ
ッチ４５、周波数変換回路４６およびスイッチ４７を設
け、分析対象のアナログ信号Ｓをスイッチ４５、４７を
介して前記同様にＡ／Ｄ変換器２１に直接入力するモー
ドと、分析対象の高周波のアナログ信号Ｓをスイッチ４
５から周波数変換回路４６に入力して中間周波帯に変換
し、この変換した信号Ｓａをスイッチ４７を介してＡ／
Ｄ変換器２１に入力するモードとを制御装置４０′で切
り換えるようにしてもよい。
ログ信号ＳをＡ／Ｄ変換器２１に直接入力する場合につ
いて説明したが、図９に示す信号分析装置２０′のよう
に、入力端子２０ａとＡ／Ｄ変換器２１との間に、スイ
ッチ４５、周波数変換回路４６およびスイッチ４７を設
け、分析対象のアナログ信号Ｓをスイッチ４５、４７を
介して前記同様にＡ／Ｄ変換器２１に直接入力するモー
ドと、分析対象の高周波のアナログ信号Ｓをスイッチ４
５から周波数変換回路４６に入力して中間周波帯に変換
し、この変換した信号Ｓａをスイッチ４７を介してＡ／
Ｄ変換器２１に入力するモードとを制御装置４０′で切
り換えるようにしてもよい。
【００８５】この場合、制御装置４０′は、周波数変換
回路４６の局発信号の周波数や中間周波フィルタ等の切
り換え制御を行い、その出力信号Ｓａの帯域中心や帯域
幅を設定するとともに、その帯域中心や帯域幅に合わせ
て第１のキャリア信号Ｃ１、第２のキャリア信号Ｃ２の
周波数と、１／Ｎデシメート回路３４、３５の係数Ｎを
制御して、前記同様にベースバンド成分を抽出させる。
回路４６の局発信号の周波数や中間周波フィルタ等の切
り換え制御を行い、その出力信号Ｓａの帯域中心や帯域
幅を設定するとともに、その帯域中心や帯域幅に合わせ
て第１のキャリア信号Ｃ１、第２のキャリア信号Ｃ２の
周波数と、１／Ｎデシメート回路３４、３５の係数Ｎを
制御して、前記同様にベースバンド成分を抽出させる。
【００８６】
【発明の効果】以上説明したように、本発明の請求項１
の信号分析装置は、Ａ／Ｄ変換器から出力されるディジ
タルデータを２つの経路に振り分けて、サンプリング周
波数の１／２のレートで並列に出力するデータ振分回路
と、データ振分回路から出力されるディジタルデータに
対してサンプリング周波数Ｆｓの１／４のシフト処理を
行う第１の周波数シフト回路と、データ振分回路の出力
信号または第１の周波数シフト回路で周波数シフト処理
された信号のいずれかに対する１／２デシメート処理を
行う１／２デシメート回路と、１／２デシメート回路の
出力に対して、予め設定された周波数のシフト処理を行
う第２の周波数シフト回路と、第２の周波数シフト回路
の出力に対して１／Ｎデシメート処理を行う１／Ｎデシ
メート回路と、１／２デシメート回路に対する入力信号
の指定、第２の周波数シフト回路のシフト周波数および
１／Ｎデシメート回路の係数を、分析帯域幅およびその
帯域中心周波数に応じて制御して入力信号のベースバン
ド成分を出力させる制御装置とを備えている。
の信号分析装置は、Ａ／Ｄ変換器から出力されるディジ
タルデータを２つの経路に振り分けて、サンプリング周
波数の１／２のレートで並列に出力するデータ振分回路
と、データ振分回路から出力されるディジタルデータに
対してサンプリング周波数Ｆｓの１／４のシフト処理を
行う第１の周波数シフト回路と、データ振分回路の出力
信号または第１の周波数シフト回路で周波数シフト処理
された信号のいずれかに対する１／２デシメート処理を
行う１／２デシメート回路と、１／２デシメート回路の
出力に対して、予め設定された周波数のシフト処理を行
う第２の周波数シフト回路と、第２の周波数シフト回路
の出力に対して１／Ｎデシメート処理を行う１／Ｎデシ
メート回路と、１／２デシメート回路に対する入力信号
の指定、第２の周波数シフト回路のシフト周波数および
１／Ｎデシメート回路の係数を、分析帯域幅およびその
帯域中心周波数に応じて制御して入力信号のベースバン
ド成分を出力させる制御装置とを備えている。
【００８７】このため、Ａ／Ｄ変換器の高速性を犠牲に
することなく、Ｗ−ＣＤＭＡ方式のディジタル変調信号
等の広帯域な信号を含め、帯域幅および帯域中心の異な
る種々のアナログ信号を分析できる。
することなく、Ｗ−ＣＤＭＡ方式のディジタル変調信号
等の広帯域な信号を含め、帯域幅および帯域中心の異な
る種々のアナログ信号を分析できる。
【００８８】また、本発明の請求項２の信号分析装置
は、第１の周波数シフト回路の第１のキャリア信号の周
波数を０に設定することで、データ振分回路からのディ
ジタルデータが第１の周波数シフト回路を介して１／２
デシメート回路にそのまま入力されるようにしているの
で、信号経路の分岐が不要となり、構成が簡素化される
という利点がある。
は、第１の周波数シフト回路の第１のキャリア信号の周
波数を０に設定することで、データ振分回路からのディ
ジタルデータが第１の周波数シフト回路を介して１／２
デシメート回路にそのまま入力されるようにしているの
で、信号経路の分岐が不要となり、構成が簡素化される
という利点がある。
【図１】本発明の実施形態の構成を示すブロック図
【図２】実施形態の要部の構成図
【図３】実施形態の要部の動作を説明するためのタイミ
ング図
ング図
【図４】実施形態の要部の動作を説明するためのタイミ
ング図
ング図
【図５】実施形態の動作を説明するためのスペクトル図
【図６】実施形態の要部の特性図
【図７】実施形態の動作を説明するためのスペクトル図
【図８】周波数変換回路を有する実施形態の構成を示す
ブロック図
ブロック図
【図９】従来装置の構成図
２０、２０′ 信号分析装置 ２１ Ａ／Ｄ変換器 ２２ データ振分回路 ２３、２４、２６〜２８ ラッチ回路 ２５ 分周器 ３０ 第１の周波数シフト回路 ３１、３２ １／２デシメート回路 ３３ 第２の周波数シフト回路 ３４、３５ １／Ｎデシメート回路 ３６ 信号選択回路 ３７ ＤＳＰ ４０、４０′ 制御装置 ４１ 分析条件指定手段 ４５、４７ スイッチ ４６ 周波数変換回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年２月４日（２０００．２．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】ベースバンド検出部１２は、周波数シフト
回路１２ａによってディジタルデータＤに対してアナロ
グ信号Ｓの帯域中心周波数Ｆｃと等しい周波数のキャリ
ア信号の乗算処理を行い２つの直交信号を算出し、その
直交信号に対してディジタルフィルタ１２ｂ、１２ｃで
帯域制限処理をして、ベースバンド成分Ｉ、Ｑを検出し
ている。
回路１２ａによってディジタルデータＤに対してアナロ
グ信号Ｓの帯域中心周波数Ｆｃと等しい周波数のキャリ
ア信号の乗算処理を行い２つの直交信号を算出し、その
直交信号に対してディジタルフィルタ１２ｂ、１２ｃで
帯域制限処理をして、ベースバンド成分Ｉ、Ｑを検出し
ている。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
フロントページの続き (72)発明者 本田 良彦 福島県郡山市字道場301 東北アンリツ株 式会社内 Ｆターム(参考） 2G036 AA28 BA13 BA36 BA40 CA12 5K004 AA08 JA09 JD05 JJ05 5K022 EE35
Claims (2)
- 【請求項１】アナログ信号を所定のサンプリング周波数
でサンプリングしてディジタルデータに変換するＡ／Ｄ
変換器（２１）と、 前記Ａ／Ｄ変換器から出力されるディジタルデータを２
つの信号経路に交互に振り分けて、前記サンプリング周
波数の１／２のレートで出力するデータ振分回路（２
２）と、 前記データ振分回路から並列に出力されるディジタルデ
ータを前記サンプリング周波数の１／４だけ低域側にシ
フトした２つの直交信号（Ｉａ、Ｑａ）を生成して出力
する前記第１の周波数シフト回路（３０）と、 前記データ振分回路から出力されたディジタルデータま
たは前記第１の周波数シフト回路によって周波数シフト
処理された直交信号のいずれかに対して、前記サンプリ
ング周波数の１／４を上限とする帯域制限処理を行い、
２つの直交信号（Ｉｂ、Ｑｂ）を生成する２つの１／２
デシメート回路（３１、３２）と、 前記２つの１／２デシメート回路から出力される直交信
号に対して、予め設定された周波数だけシフトした２つ
の直交信号（Ｉｃ、Ｑｃ）を生成する第２の周波数シフ
ト回路（３３）と、 前記第２の周波数シフト回路から出力される直交信号に
対して、予め設定された係数に対応する帯域制限処理を
行い、２つの直交信号（Ｉｄ、Ｑｄ）を出力する２つの
１／Ｎデシメート回路（３４、３５）と、 前記２つの１／２デシメート回路の出力または前記２つ
の１／Ｎデシメート回路の出力のいずれかに前記アナロ
グ信号のベースバンド成分が現れるように、前記２つの
１／２デシメート回路に入力される信号を前記データ振
分回路から並列に出力されたディジタルデータまたは前
記第１の周波数シフト回路によって周波数シフト処理さ
れた２つの直交信号のいずれかに設定するとともに、前
記第２の周波数シフト回路のシフト周波数、前記２つの
１／Ｎデシメート回路の係数を設定する制御装置（４
０）と、 前記ベースバンド成分に対する演算処理を行って、前記
アナログ信号の特性値を算出する演算手段（３７）とを
備えた信号分析装置。 - 【請求項２】アナログ信号を所定のサンプリング周波数
でサンプリングしてディジタルデータに変換するＡ／Ｄ
変換器（２１）と、 前記Ａ／Ｄ変換器から出力されるディジタルデータを２
つの信号経路に交互に振り分けて、前記サンプリング周
波数の１／２のレートで出力するデータ振分回路（２
２）と、 前記データ振分回路から並列に出力されるディジタルデ
ータに対して、前記サンプリング周波数の１／４または
周波数０の第１のキャリア信号を乗算して、該第１のキ
ャリア信号の周波数分だけ低域側にシフトした２つの直
交信号（Ｉａ、Ｑａ）を生成する第１の周波数シフト回
路（３０）と、 前記第１の周波数シフト回路から出力される２つの直交
信号に対して、前記サンプリング周波数の１／４を上限
とする帯域制限処理を行い、２つの直交信号（Ｉｂ、Ｑ
ｂ）を生成する２つの１／２デシメート回路（３１、３
２）と、 前記２つの１／２デシメート回路から出力される直交信
号に対して、予め設定された周波数の第２のキャリア信
号を乗算して、該第２のキャリア信号の周波数だけシフ
トした２つの直交信号（Ｉｃ、Ｑｃ）を生成する第２の
周波数シフト回路（３３）と、 前記第２の周波数シフト回路から出力される直交信号に
対して、前記サンプリング周波数の予め設定された係数
分の１を上限とする帯域制限処理を行い、２つの直交信
号（Ｉｄ、Ｑｄ）を出力する２つの１／Ｎデシメート回
路（３４、３５）と、 前記２つの１／２デシメート回路の出力または前記２つ
の１／Ｎデシメート回路の出力のいずれかに前記アナロ
グ信号のベースバンド成分が現れるように、前記第１の
キャリア信号、前記第２のキャリア信号の周波数、前記
２つの１／Ｎデシメート回路の係数を設定する制御装置
（４０）と、 前記ベースバンド成分に対する演算処理を行って、前記
アナログ信号の特性値を算出する演算手段（３７）とを
備えた信号分析装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33065099A JP3376454B2 (ja) | 1999-11-19 | 1999-11-19 | 信号分析装置 |
| US09/713,953 US6501410B1 (en) | 1999-11-19 | 2000-11-16 | Signal analyzing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33065099A JP3376454B2 (ja) | 1999-11-19 | 1999-11-19 | 信号分析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001147247A true JP2001147247A (ja) | 2001-05-29 |
| JP3376454B2 JP3376454B2 (ja) | 2003-02-10 |
Family
ID=18235050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33065099A Expired - Fee Related JP3376454B2 (ja) | 1999-11-19 | 1999-11-19 | 信号分析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6501410B1 (ja) |
| JP (1) | JP3376454B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110376519A (zh) * | 2019-08-30 | 2019-10-25 | 国家电网有限公司 | 高压断路器故障诊断方法、装置及终端设备 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MXPA04009064A (es) * | 2002-03-21 | 2005-06-08 | Thomson Licensing Sa | Receptor de senal para recibir en forma simultanea una pluralidad de senales de transmision. |
| US7792220B2 (en) * | 2006-12-19 | 2010-09-07 | Sigmatel, Inc. | Demodulator system and method |
| US7831001B2 (en) * | 2006-12-19 | 2010-11-09 | Sigmatel, Inc. | Digital audio processing system and method |
| US8005435B2 (en) * | 2007-04-30 | 2011-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ultra-wideband transceiver |
| US7894552B1 (en) * | 2007-07-16 | 2011-02-22 | Rockwell Collins, Inc. | Ultra-efficient hardware-based decimation technique |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10505208A (ja) * | 1994-09-02 | 1998-05-19 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 直交成分減殺段付受信機・ディジタル信号処理方法 |
| US5600675A (en) * | 1994-09-07 | 1997-02-04 | General Electric Company | Ultrasonic imager having improved bandwidth |
| US5621345A (en) * | 1995-04-07 | 1997-04-15 | Analog Devices, Inc. | In-phase and quadrature sampling circuit |
| JP3446811B2 (ja) * | 1998-06-30 | 2003-09-16 | 日本電気株式会社 | データサンプリング方法及び装置 |
-
1999
- 1999-11-19 JP JP33065099A patent/JP3376454B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-16 US US09/713,953 patent/US6501410B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110376519A (zh) * | 2019-08-30 | 2019-10-25 | 国家电网有限公司 | 高压断路器故障诊断方法、装置及终端设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6501410B1 (en) | 2002-12-31 |
| JP3376454B2 (ja) | 2003-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101516847B1 (ko) | 직접 직교 샘플링을 위한 장치 및 방법 | |
| JP2588510B2 (ja) | Ｓｓｂ信号復調方法及び復調器 | |
| EP1717592B1 (en) | Sequential frequency band acquisition apparatus for test and measurement instrument | |
| EP1164696A1 (en) | Wonder generator, digital line tester comprising the same, and phase noise transfer characteristic analyzer | |
| JP2002354056A (ja) | 受信装置 | |
| JP3376454B2 (ja) | 信号分析装置 | |
| JP3166494B2 (ja) | 遅延検波方法および装置 | |
| JP2010130185A (ja) | サンプリングレート変換回路 | |
| JPH09325181A (ja) | デジタルセンターラインフィルタ | |
| KR100959229B1 (ko) | 데이터 수신 장치 | |
| JP3294017B2 (ja) | 複素ベースバンド信号のデジタル発生方法 | |
| JP2003037641A (ja) | フィルタ・デシメーション装置及びデジタル直交復調器 | |
| JP2005020675A (ja) | デジタル直交変換器 | |
| JPH11251969A (ja) | 周波数ホッピングスペクトラム拡散方式の受信装置 | |
| JP2004509503A (ja) | 様々な移動式無線規格の移動式通信−受信信号をシステムに関係なくデジタル評価する方法 | |
| US7865144B2 (en) | Determination of carrier and symbol frequencies in a signal | |
| JPH1141305A (ja) | 変調装置 | |
| JP2005020659A (ja) | プログラマブルデジタルフィルタ | |
| JP3643109B2 (ja) | データ受信装置 | |
| JP2914979B2 (ja) | 周波数変換装置 | |
| JP3398989B2 (ja) | Ｐｓｋ変調装置 | |
| JP2901427B2 (ja) | Ｆｍ復調器 | |
| JPH1132094A (ja) | ディジタル復調回路 | |
| Li | A DSP-Based it/4-DQPSK Modem | |
| JPH04247732A (ja) | 周波数分割多重信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131206 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |