KR101516847B1

KR101516847B1 - 직접 직교 샘플링을 위한 장치 및 방법

Info

Publication number: KR101516847B1
Application number: KR1020107027007A
Authority: KR
Inventors: 브라니슬라브 페트로비치
Original assignee: 엔트로픽 커뮤니케이션즈, 인크.
Priority date: 2008-06-27
Filing date: 2009-06-05
Publication date: 2015-04-30
Also published as: US20090322578A1; HK1157952A1; CN102057584B; WO2009158176A1; JP2011526132A; KR20110027668A; US7714760B2; JP5628161B2; CN102057584A

Abstract

직접 직교 샘플링을 수행하기 위한 방법들 및 장치들이 제공된다. 대역통과 신호의 직교 기저대역 성분들을 샘플링하기 위한 방법은 대역통과 신호를 수신하는 단계, 제 1 샘플링 클럭 및 제 2 샘플링 클럭을 이용하여 상기 대역통과 신호를 샘플링하는 단계, 및 기저대역 동상 및 직교 성분들에 상응하는 동상 및 직교 샘플들을 생성하기 위해 상기 샘플링된 신호들을 시간 정렬하는 단계를 포함하며, 여기서 상기 제 1 및 제 2 샘플링 클럭들은 동일한 주파수를 가지며, 소정의 위상만큼 오프셋된다. 대역통과 신호의 기저대역 직교 성분들을 직접 샘플링하기 위한 장치는 대역통과 신호를 수신하도록 구성된 제 1 아날로그-디지털 컨버터(ADC), 상기 대역통과 신호를 수신하도록 구성된 제 2 ADC, 및 상기 제 1 ADC와 결합되고 일치하는 샘플들을 제공하도록 구성된 보간기를 포함하며, 여기서 제 2 ADC는 상기 제 1 ADC의 클럭 신호와 관련하여 위상 오프셋을 갖는 클럭을 포함하는 한다.

Description

직접 직교 샘플링을 위한 장치 및 방법{APPARATUS AND METHODS FOR DIRECT QUADRATURE SAMPLING}

관련 출원들의 상호 참조

본 출원은 2008년 6월 27일에 출원된 미국 출원 번호 12/163,962호의 우선권을 주장하며, 이는 본 명세서에 참조로서 병합된다.

본 발명은 대역통과 신호들의 샘플링에 관한 것이며, 특히 광대역 직교 신호들의 직접 아날로그-디지털 변환에 관한 것이다.

매우 다양한 응용예들이 수신된 신호들로부터 정보를 효율적으로 추출하기 위해 직교 신호 프로세싱을 이용한다. 상기 응용례들은 비디오 통신 및 분배 시스템들 및 무선 데이터 및/또는 음성 통신들을 포함하지만, 이에 제한되지 않는다. 상기 응용예들은 코히어런트 통신 시스템들로 알려진 넓은 분류의 시스템들로 구분된다. 이러한 시스템들은 일반적으로 수신된 신호의 위상을 유지하며, 그 내부에 인코딩된 임의의 정보의 신뢰성 있는 추출을 허용한다.

코히어런트 통신 시스템들에 대하여, 직교 신호 표현은 위상 정보를 추출하기 위한 편리한 포맷을 제공한다. 또한, 직교 포맷으로 표현된 신호들은 기저대역에 중심을 둔 양의 주파수와 음의 주파수의 명백한 검출을 허용한다. 수신된 신호의 직교 포맷을 이용하는 것은 주파수 판별을 간단하게 실행할 수 있게 한다.

수신된 신호를 직교 포맷으로 변환하기 위한 기술들은 직교 샘플링, 또는 동상/직교(IQ) 샘플링으로 알려져 있다. 종래에, 상기 기술은 먼저 캐리어 주파수에 중심을 둔 대역통과 신호를 직류(DC; 즉, 제로-IF(중간 주파수))에 중심을 둔 동위상(I) 및 직교(Q) 기저대역 신호들로 하향 변환하고, 그 후에 2개의 개별 I 및 Q 아날로그-디지털 컨버터들(ADCs)로 상기 신호들을 샘플링함으로써 달성될 수 있다(도 1a에 도시됨). 대안적으로, 하나의 ADC는 도 1b에 도시된 것과 같이 더 높은 레이트(도 1a에서 보다 최소 2배 빠른, 즉, 나이키스트(Nyquist) 레이트의 최소 4배)로 I 및 Q를 순차적으로 샘플링하기 위해 이용될 수 있다. 상기 방법들은 I 및 Q 샘플링 이전에 주파수 변환 단계를 수반하기 때문에 "간접 직교 샘플링"이라 지칭될 수 있다. 이와 달리, 직접 직교 샘플링은 제로-IF로의 변환 없이 신호들을 직접 샘플링하는 것을 지칭한다.

도 1a는 국부 발진기(118), 위상 시프터(116), 제 1 및 제 2 곱셈기(102 및 114), 제 1 및 제 2 저역 통과 필터들(LPFs; 104 및 112) 및 제 1 및 제 2 ADC들(106 및 110)을 포함할 수 있는 종래의 "간접" 직교 샘플링의 일 예를 도시한다. I 및 Q 채널들의 출력들은 임의의 프로세싱 디바이스, 예컨대 디지털 신호 프로세서(DSP;108)로 통과될 수 있거나 후속 프로세싱을 위해 디지털로 기록될 수 있다.

도 1b는 I 및 Q 채널들 모두를 순차적으로 샘플링하기 위해 ADC(106) 및 ADC(110)를 스위치(120)로 대체할 수 있는 종래의 간접 샘플링 구조의 또다른 예를 도시하며, 따라서 I 및 Q 샘플들을 생성하기 위해 단 하나의 ADC(122)만이 요구된다(레이트의 2배로 샘플링함에도 불구하고). ADC들의 개수를 감소시키는 것은 IQ 매칭을 개선하고 비용을 감소시킬 수 있다. I 및 Q 채널들이 스위치(120)에 의해 "연속하여(serially)" 샘플링되기 때문에, 결과적인 I 및 Q 샘플들은 대략 1/2 샘플 시간만큼 시간상 오정렬되며, 추가 프로세싱 이후에 시간 정렬되어야 할 것이다.

도 1c는 IF 주파수들에서 종래의 직교 샘플링의 일 예를 도시한다. 상기 예에서, 입력 신호는 먼저 476MHz의 RF 주파수에 중심을 둘 수 있다. 입력 신호는 신호 곱셈기(130) 및 국부 발진기(LO; 135)에 의해 생성된 471.1MHz 사인파 신호를 이용함으로써 4.9MHz에 중심을 둔 IF 신호로 하향 변환될 수 있다. 주파수 시프트된 이미지들은 대역통과 필터(140)를 이용하여 필터링함으로써 제거될 수 있다. 필터링된 IF 신호는 4 x IF 중심 주파수(예컨대, 19.6MHz)인 클럭 레이트를 이용하여 ADC(145)에 의해 샘플링될 수 있다. 디멀티플렉서(150)는 IF 중심 주파수(예컨대, 9.8MHz)의 2배로 IF 샘플들을 디멀티플렉싱할 수 있다. 각각의 디멀티플렉싱된 스트림은 그후에 1 x IF 중심 주파수 레이트(예컨대, 4.9MHz)에서 IF 신호를 곱함으로써(부호 역변환을 수행함으로써) 베이스 밴드로 하향 변환될 수 있다.

직교 샘플링을 정확히 수행하기 위한 종래의 기술들은 시스템의 샘플링 클럭 주파수에 상응하는 단일 주파수 주변의 협대역 주파수 범위(예컨대, 1%의 순서)로 제한될 수 있다. 상기 제한은 IF 신호의 주파수가 샘플링 주파로부터 벗어남으로서 I 및 Q 샘플들 간의 위상 오프셋이 90도 떨어져 드리프트할 수 있기 때문에 발생한다. 추가로, 종래의 기술들은 RF 입력 신호를 직접 샘플링하는데 실패하며, 일반적으로 샘플링을 수행하기 이전에 적어도 하나의 주파수 하향 변환 단계를 필요로 한다.

따라서, 상기 종래의 기술들은 큰 단편적인 대역폭들을 갖는 광대역 신호들에 적절할 수 없다. 개선된 시스템 성능에 대한 예상이 증가하는 경우에, 광대역 신호들의 이용은 더욱 진부하게 된다. 직교 ADC들의 주파수 커버리지를 증가시키는 종래의 접근 방식들은 더 복잡한 프로세싱 구조를 야기할 수 있다. 상기 접근 방식들은 종종 직교 신호를 제공하기 위해 적절히 혼합되고 이후에 ADC들에 의해 샘플링되는 조정가능한(tunable) 국부 발진기 주파수를 이용하여 기저대역으로의 주파수 변환을 개선할 수 있다. 광대역 신호들의 직교 샘플링을 위한 종래 기술들의 복잡성이 증가할 때, 상기 구현들은 증가된 비용, 감소된 신뢰성 및 감소된 성능과 연관될 수 있다.

따라서, 광대역 신호들에 적용할 수 있고, 전술된 종래 접근 방식들의 문제들을 방지할 수 있는 직접 직교 샘플링 기술들이 필요하다.

신호들의 직접 직교 샘플링을 위한 장치 및 방법들이 본 명세서에 개시된다. 대역통과 신호의 직교 기저대역 성분들을 샘플링하기 위한 일 실시예는 대역통과 신호를 수신하는 단계; 제 1 샘플링 클럭 및 제 2 샘플링 클럭을 이용하여 상기 대역통과 신호를 샘플링하는 단계로서, 상기 제 1 및 제 2 샘플링 클럭들은 동일한 주파수를 갖고 소정의 위상만큼 오프셋된 상기 대역통과 신호의 샘플링 단계; 및 기저대역 동상 및 직교 성분들에 상응하는 동상 및 직교 샘플들을 생성하기 위해 상기 샘플링된 신호들을 시간(temporally) 정렬하는 단계를 포함한다.

대역통과 신호의 직교 기저대역 성분들을 샘플링하기 위한 또다른 실시예는, 실수 값의 대역통과 신호를 수신하는 단계; 제 1 아날로그-디지털 컨버터(ADC)를 이용하여 상기 대역통과 신호를 디지털화함으로써 제 1 샘플 세트를 생성하는 단계; 제 2 ADC를 이용하여 상기 대역통과 신호를 디지털화함으로써 제 2 샘플 세트를 생성하는 단계로서, 상기 제 1 및 제 2 ADC들은 동일한 주파수를 갖고 소정의 위상만큼 오프셋된 클럭 신호들을 이용하는 제 2 샘플 세트를 생성하는 단계; 및 제 1 보간 샘플 세트와 상기 제 2 샘플 세트를 동기화하기 위하여 각각의 보간된 샘플이 상기 제 2 샘플 세트 내의 상응하는 샘플과 실질적으로 일치하도록 상기 제 1 샘플 세트를 보간하는 단계를 포함하며, 상기 제 1 보간 샘플 세트는 동상 샘플들을 나타내고, 상기 제 2 샘플 세트는 기저대역 직교 성분들의 직교 샘플들을 나타낼 수 있다.

대역통과 신호의 기저대역 직교 성분들을 직접 샘플링하기 위한 일 실시예가 추가로 제시된다. 상기 실시예는 대역통과 신호를 수신하도록 구성되고 제 1 클럭 신호와 결합되는 제 1 ADC; 상기 대역통과 신호를 수신하도록 구성되고, 상기 제 1 ADC와 병렬로 배치되며, 상기 제 1 클럭 신호와 관련하여 위상 오프셋을 가지도록 구성된 제 2 클럭 신호와 결합되는 제 2 ADC; 및 상기 제 1 ADC와 결합되고 상기 제 1 ADC와 연관된 샘플 신호를 보간하여 각각의 보간된 샘플이 상기 제 2 ADC로부터의 상응하는 샘플 신호와 실질적으로 일치하도록 구성된 보간기를 포함한다.

대역통과 신호로부터 직접 샘플링된 직교 신호 내의 이미지들을 제거하기 위한 일 실시예가 추가로 제시된다. 일 실시예는 대역통과 신호를 수신하도록 구성되고 제 1 클럭 신호를 이용하는 제 1 아날로그-디지털 컨버터(ADC); 상기 제 1 ADC와 병렬로 상기 대역통과 신호를 수신하도록 구성되고, 상기 제 1 클럭 신호와 관련하여 위상 오프셋을 갖는 제 2 클럭 신호를 이용하는 제 2 ADC; 상기 제 1 ADC와 결합되고 상기 제 1 ADC와 연관된 샘플 신호를 보간하도록 구성되어 각각의 보간된 샘플이 상기 제 2 ADC로부터의 상응하는 샘플 신호와 실질적으로 일치하도록 하는 보간기; 상기 제 2 ADC에 결합된 지연 소자; 상기 지연 소자 및 상기 보간기에 결합되어 간섭 이미지들을 생성하는 위상 변조기; 및 상기 간섭 이미지들과 직교 신호의 기저대역 성분들을 결합하는 상쇄 모듈을 포함한다.

첨부된 도면들은 본 발명의 실시예들의 설명을 돕기 위해 제시되며, 상기 실시예들의 설명을 위해서 제공될 뿐 본 발명의 영역을 제한하기 위한 것은 아니다.
도 1a, 1b, 1c는 3가지 종래 직교 샘플링 접근 방식들의 블럭 다이어그램들을 도시한다.
도 2는 시프트된 샘플링 클럭들을 이용하는 예시적인 직접 직교 샘플링 아날로그-디지털 컨버터(DQS ADC)의 블럭 다이어그램을 도시한다.
도 3은 시간 및 주파수 영역들에서 시프트된 샘플링 클럭들 및 연관된 샘플링 함수들을 이용하는 이상적인 샘플러의 다이어그램들을 도시한다.
도 4는 동상 및 직교 채널들 모두에서 대역통과 입력 신호의 스펙트럼 이미지들 및 베이스 밴드 이미지들의 다이어그램들을 도시한다.
도 5는 I 및 Q 채널들에 의해 생성된 샘플들을 시간 정렬하기 위해 이용된 보간 프로세스를 도시하는 그래프들을 도시한다.
도 6은 직교 샘플링 아날로그-디지털 컨버터에 의해 처리되는 신호들의 이미지 제거(rejection)를 위한 예시적인 기술의 상위 레벨 블럭 다이어그램을 도시한다.
도 7은 도 6에 도시된 실시예들에 따른 예시적인 이미지 제거 수신기를 도시한다.
도 8은 이미지 제거 기술을 이용하여 하나의 채널을 가진 예시적인 다중-채널 튜너의 블럭 다이어그램을 도시한다.
도 9는 아날로그-디지털 컨버터들의 어레이를 구동하는 다수의 위상 편이(phased) 샘플링 클럭들을 가진 예시적인 다중-채널 이미지 제거 튜너의 블럭 다이어그램을 도시한다.

하기의 설명 및 관련된 도면들은 개시된 방법 및 장치의 특정 실시예들과 관련된다. 선택적인 실시예들은 본 발명의 영역으로부터 벗어나지 않고 고안될 수 있다. 선택적으로, 본 발명의 공지된 엘리먼트들은 상세히 설명되지 않거나 개시된 관련된 세부 사항들을 명확하게 하기 위해 생략될 수 있다.

용어 "예시적인"은 본 명세서 전체에서 "일 예, 경우, 또는 설명으로 제공되는"을 의미하기 위해 이용된다. 본 명세서 내에서 "예시적인" 것으로 설명되는 임의의 실시예는 다른 실시예들에 비해 바람직하거나 유리한 것으로 간주되어야할 필요는 없다. 본 명세서 전체에서 이용되는 것과 같이, 용어 "직접 샘플링"은 아날로그 입력 신호가 상기 입력 신호에 수행되는 임의의 주파수 하향 변환 이전에 샘플링될 수 있음을 의미한다.

추가로, 다수의 실시예들은 예컨대 컴퓨팅 디바이스의 엘리먼트들에 의해 수행될 동작들의 순서들과 관련하여 설명된다. 본 명세서 내에서 설명되는 다양한 동작들은 특정 회로들(예컨대, 애플리케이션용 직접 회로들(ASICs))에 의해, 하나 이상의 프로세서들에 의해 실행되는 프로그램 명령들에 의해, 상태 기계들에 의해, 또는 개별 컴포넌트들의 조합에 의해, 또는 이들의 조합에 의해 개시된 방법 및 장치가 구현될 수 있음을 당업자가 이해할 수 있는 몇몇 방법들을 언급하기 위해 수행될 수 있다. 추가로, 본 명세서 내에서 설명되는 동작들의 순서들은 실행시 연관된 프로세서가 본 명세서 내에서 설명되는 기능을 수행하도록 하는 컴퓨터 명령들의 해당 세트를 저장하는 임의의 형태의 컴퓨터로 판독가능한 저장 매체 내에 완전히 구현되는 것으로 간주될 수 있다. 따라서, 개시된 방법 및 장치의 다양한 양상들은 다수의 서로 다른 형태들로 구현될 수 있고, 상기 형태들은 모두 개시된 내용의 영역 내에 있는 것으로 고려된다. 추가로, 본 명세서 내에서 설명되는 각각의 실시예들에 대하여, 상기 실시예들의 상응하는 형태는 예컨대 설명된 동작을 수행하기 위해 "구성된 로직"으로 설명될 수 있다.

직교 신호 표현

통신 시스템에 의해 수신된 입력 신호는 일반적으로 직교 변조 성분들을 가진 변조된 캐리어로 설명될 수 있는 대역-제한된 대역통과 신호이다. 실제 정보는 직교 변조 성분들에 의해 표시된다. 상기 신호를 x(t)로 지정할 때, 하기의 공식에 의해 수학적으로 표현될 수 있다:

상기 cos(ω_ct) 및 sin(ω_ct)는 각각 캐리어의 동상 및 직교 성분들이며, I(t) 및 Q(t)는 각각 기저대역 변조 신호의 동상 및 직교 성분들이다. 본 명세서에서 이용되는 것과 같이, 용어 직교 기저대역 성분들은 종합적으로 I(t) 성분 및 Q(t) 성분 모두를 종합적으로 지칭한다. 일반적으로, 식 (1)의 캐리어 라디안 주파수 ω_c는 임의의 주파수가 될 수 있다. 그러나, 하기에서 설명되는 것과 같이, I 및 Q 샘플들의 추출을 용이하게 하는 신호를 표시하기 위해 식 (1)에서 선택될 수 있는 특정 주파수가 존재할 수 있다.

식 (1)의 주어진 신호 x(t) 및 라디안 주파수 ω_c에 대하여, 상응하는 직교 기저대역 성분들 I(t) 및 Q(t)는 하기의 식을 이용하여 표시될 수 있다:

상기

는 x(t)의 힐버트(Hilbert) 변환이다. 캐리어 라디언 주파수 ω_c의 서로 다른 선택은 서로 다른 I(t) 및 Q(t) 쌍을 발생하지만, 상기 모든 쌍들은 신호 x(t)를 충분한 설명하는 동일한 정보를 포함한다. 캐리어 주파수 f_c(상기 f_c=ω_c/2π)는 일반적으로 무선 주파수(RF) 대역 내에 위치되지만, 상기 주파수들에 제한되지 않는다. 만약 대역통과 신호 스펙트럼이 제한된 대역폭, 즉 캐리어 주파수 f_c 주변에 중심을 둔 BW 내로 제한되고, f_c가 BW와 동일하거나 더 크면(즉, BW≤f_c), 기저대역 및 대역통과 신호 사이에 어떤 스펙트럼 오버랩 또는 에일리어싱(aliasing)도 발생하지 않을 것이다.

직접 직교 샘플링의 도입

도 2는 예시적인 DQS ADC(200)의 블럭 다이어그램을 도시한다. DQS ADC(200)는 제 1 ADC(204), 제 2 ADC(206), 보간기(208) 및 시간 지연 유닛(210)을 포함한다. DQS ADC(200)는 2개의 병렬 채널들: I-채널 및 Q-채널을 갖는 것으로 구성된다. I-채널은 직렬로 구성된 제 1 ADC(204) 및 보간기(208)를 포함한다. Q-채널은 직렬로 구성된 제 2 ADC(206) 및 지연 유닛(210)을 포함한다. 그러나, 다른 실시예들에서, 보간기(208) 및 지연 유닛(210)은 DQS ADC(200)의 출력을 물질적으로 변경하지 않고 상호 교환될 수 있다(보간기(208)가 Q-채널 내에 놓이고, 지연 유닛(210)이 I-채널 내에 놓임).

2개의 ADC들(204, 206)은 병렬로 동작하며, 각각 동일한 대역통과 입력 신호 x(t)를 수신하지만, 상기 샘플들은 각각의 ADC로부터 동시에 출력되지 않는다. 제 1 ADC(204) 및 제 2 ADC(206) 모두는 동일한 주파수 fs를 갖는 샘플링 클럭에 의해 구동되지만, 하나의 ADC는 다른 클럭 신호와 관련하여 시간 값 τ 만큼 지연되는 클럭 신호를 가질 수 있다. 예를 들어, 도 2에 도시된 것과 같이, ADC(206)를 구동하는 샘플링 클럭은 ADC(204)를 구동하는 샘플링 클럭과 관련하여 τ 만큼 지연된다. 정확한 동상 및 직교 샘플들을 생성하기 위해, 시간 지연은 샘플링 클럭 주파수 f_s의 1/4 주기가 될 수 있으며, 이는 상기 주파수에서 90도의 상대 위상 차이에 상응한다.

베이스 밴드 직교 성분들을 표시하기 위해 이용되는 식들 (2) 및 (3)에서 전술된 것과 같이, 캐리어 주파수 ω_c는 그 선택이 대역통과 신호 x(t)의 대역폭을 지원하기에 매우 충분하면 임의로 선택될 수 있다. DQS ADC(200)에 대하여, 캐리어 주파수는 일반적인 손실 없이 샘플링 클럭 주파수 f_s(샘플링 주기 T에 상응함) 또는 샘플링 주파수의 임의의 고조파들과 일치하도록 선택될 수 있다. 따라서, 캐리어 주파수는 fc=kㆍf_s(k=1, 2, 3, ...)이거나, 각 주파수들과 관련하여, ω_c=kㆍω_s(상기 ω_s=2πf_s)일 수 있다. 따라서, DQS ADC(200)에 의해 샘플링된 입력 대역통과 신호 x(t)는 ADC들(204, 206)의 샘플링 클럭 f_s 또는 그 고조파들 주위에 중심을 둘 수 있다. 이는 하기의 도 4의 설명에서 상세히 설명되는 것과 같이 입력 신호들의 샘플링될 스팩트럼이 서로 다른 나이키스트 존들 내에 상주하고 있음을 의미한다.

입력된 샘플링된 신호 x(t)는 캐리어의 각 측면에서 1/2f_s까지 걸치는, f_s까지 보다 넓은 BW, 즉 BW≤f_s를 가질 수 있다. 이는 나이키스트 정리를 부정하는 것으로 보일 수 있으며, 상기 정리는 신호 BW가 샘플링 레이트 f_s의 1/2 까지가 될 수 있다고 언급한다. 그러나, 서로 다른 시간에 클럭되는 2개의 ADC들이 이용되기 때문에, 사실상 나이키스트 정리에 위반되는 것은 없다. 클럭 레이트는 2개의 클럭들, 즉 1/τ의 주파수(f_s 보다 높은 주파수, 예컨대, 1/4 사이클 지연 τ의 경우에 4xf_s와 동일한)를 갖는 유효 클럭 사이의 시간 지연 τ과 샘플링 레이트를 연관시킴으로써 그 주기 T에 의해 제안되는 것보다 효율적으로 높은 것으로 간주될 수 있다.

ADC들(204 및 206)로부터의 샘플들이 시간상 일치하지 않기 때문에, 이들을 시간적으로 적절히 정렬하기 위해 추가의 프로세싱이 수행된다. 예를 들면, DQS ADC(200)의 I 채널에서, 동상 샘플들은 보간기(208)에 의해 보간되며, 따라서 Q 채널 내의 제 2 ADC(206)에 의해 생성된 샘플들과 실제로 일치한다. 상기 경우에 단순한 시간 지연은 적절하지 않으며, 이는 I 및 Q 채널들 내의 기초적인 아날로그 파형들이 이미 시간상 일치하고, 이중 하나가 다른 하나와 관련하여 지연되지 않을 수 있기 때문이다. 상기 경우에, 하나의 채널이 다른 채널의 샘플링 시간으로 재샘플링되어야하기 때문에 보간이 수행되며, 따라서 도 5와 관련하여 하기에서 상세히 설명되는 것과 같이 개별 샘플링된 포인트들은 실질적으로 일치한다.

보간기(208)가 I 샘플들을 보간하는데 걸리는 시간을 보상하기 위해, ADC(206)에 의해 생성된 Q 샘플들은 보간기(208) 내의 프로세싱 시간 지연과 실질적으로 매칭되는, 지연 유닛(210)을 이용하는 시간 지연 Td 만큼 지연된다. 만약 보간기가 충분히 빨리 재샘플링할 수 있다면(샘플링 주기 T의 작은 부분 내에서), 지연 유닛(210)은 필요하지 않을 수 있다. 그러나, 대부분의 실제 시스템들에서, 지연 유닛(210)이 일반적으로 이용될 것이다. 2개의 I 및 Q 채널들에 의해 생성된 결과적인 출력 샘플들은 후속 이용을 위해 추가 처리 및/또는 저장된, 시간-일치 이후-탐색하는 기저대역 직교 성분들 I(n) 및 Q(n)을 표시한다.

ADC들(204 및 206)은 일반적으로 종래의 구성요소들이며, 비디오 프로세싱 및 분배 애플리케이션들에서 이용될 수 있다. 지연 유닛(210)은 일반적으로 보간 지연 및 샘플링 레이트 f_s에 기초한 크기를 갖는 메모리(예컨대, 적절한 패키징시 RAM과 같은 비휘발성 메모리)가 될 것이다. 메모리는 임의의 적합한 저장 엘리먼트, 시프트 레지스터 등등을 포함할 수 있다. 보간 프로세스의 세부 사항들은 하기의 도 5의 설명에서 제시된다.

2개 채널들 내의 조건들이 서로 관련되는 것은 아무런 가치도 없고, 예시적인 경우만이 도 2에 도시된다. 제 1 및 제 2 클럭들, 지연 유닛 및 보간기 또는 전체 채널들은 상호교환될 수 있다. 또한, 2개 채널들 간의 위상 시프트는 음 또는 양이 될 수 있다.

DQS ADC(200)에 의해 수행되는 직교 변환은 넓은 주파수 범위에 걸쳐 I 및 Q 샘플들 사이에 일관된 90도 위상 차이를 달성하는 장점을 가지며, 상기 경우에 입력 신호의 대역폭(BW)은 샘플링 클럭 주파수 f_s와 비교할만하다.

추가로, DQS ADC(200)는 초기의 주파수 하향 변환 동작을 방해하는 대역통과 샘플링 접근 방식을 이용한다. 대역통과 샘플링 접근 방식은 나이키스트 존들 2 및 3에서 에일리어싱된 스팩트럼을 직접 샘플링함으로써 동작한다. 이는 하기의 도 4의 설명에서 상세히 설명된다. 대역통과 샘플링 접근 방식은 도 1에 도시된 종래의 QS ADCs에서 이용된 추가의 신호 곱셈기들(102, 114), 위상 시프터(116), 및 저역 통과 필터들(102, 114)을 제거하는 장점을 갖는다. 상기 컴포넌트들을 제거하는 것은 디바이스의 비용을 감소시킬 수 있고, I 및 Q 채널들 사이에서 위상 균형을 개선할 수 있다.

직접 직교 샘플링의 이론적 설명

도 3은 시간 및 주파수 영역들에서 시프트된 샘플링 클럭들 및 그들의 연관된 샘플링 함수들을 이용하는 이상적인 샘플러의 다이어그램을 도시한다. 하기의 설명은 직접 직교 샘플링 아날로그-디지털 컨버터(DQS ADC; 200)에 대한 이론적인 기준을 제공하도록 제시된다.

도 3a에 도시된 것과 같이, 대역통과 입력 신호 x(t)는 2개의 샘플링 신호들로 샘플링된다. 샘플링 동작은 수학적으로 콤(comb) 함수 Δ(t)라 불리는 이상적인 샘플링 신호를 입력 신호에 곱하는 것으로 표시될 수 있다. 제 1 샘플링된 신호 x_s(t)는 제 1 콤 함수 Δ(t)를 x(t)에 곱함으로써 생성된다. 제 2 샘플링된 신호 x_sd(t)는 제 1 콤 함수의 시간 지연된 버전인 제 2 콤 함수Δ(t-τ)를 x(t)에 곱함으로써 생성된다. 콤 함수들은 DQS ADC(200) 내의 ADC들(204 및 206)의 샘플링 클럭을 표시할 수 있는 공지된 디락 델타 임펄스열들(Dirac delta impulse trains)이다. 전술된 것과 같이, 샘플링 클럭 기본 주파수는 f_s이고 T는 클럭의 주기(f_s=1/T)이다. 샘플링된 신호는 하기의 식들에 의해 수학적으로 표시될 수 있다.

상기 T는 샘플링 주기 T와 동일한 스케일링 인자이다.

도 3b는 시간 상수들 t = 0, T, 2T, ...에서 샘플링한 지연되지 않은 샘플링 콤 신호(도면 좌측의 시간 영역) 및 샘플링 주파수 f_s와 동일한 간격의 스펙트럼 성분들을 갖는 그 푸리에 변환(도면 우측의 주파수 영역)을 도시한다. 모든 스펙트럼 성분들의 위상들은 0도이다.

도 3c는 지연된 시간 상수들 t = τ, T+τ, 2T+τ, ...에서 샘플링한 지연된 샘플링 콤 신호 Δ(t-τ) 및 도 3b에서와 같이 샘플링 주파수 f_s의 간격의 스펙트럼 성분들을 갖는 그 푸리에 변환(주파수 영역)을 도시한다. 그러나, 주파수 성분들은 조화수(harmonic number) 및 지연 τ 또는 위상

의 함수로서 변화하는 스펙트럼 성분들의 위상들을 갖는다.

수학적으로 말할 때, 식 (5)에서 지연된 샘플링 콤은 푸리에 급수로서 펄스열을 표시하는 델타 함수에 대한 식을 이용하여 표현될 수 있다:

상기 k=0, ±1, ±2, ...는 조화수이고, kㆍ

는 상응하는 스펙트럼 성분의 위상이며, 는 (k=1에 대하여 기본 성분의) 지연된 클럭의 위상이다:

식 (6)을 식 (5)로 대체하면, 지연된 샘플링된 신호 x_sd(t)의 푸리에 변환 X_sd(f_s)는 하기와 같이 계산될 수 있다:

상기 X(f)는 원 신호 x(t)의 푸리에 변환이다: X(f)=F{x(t)}.

식 (8)에서 지연 τ 또는 위상

을 0으로 바꾸면, 지연되지 않은 샘플링된 신호 x_s(t)의 푸리에 변환은 하기와 같이 획득된다:

식 (8) 및 (9)에서 2개의 스펙트럼은 동일한 크기(샘플링 클럭 고조파들 주위로 이동되거나 중심을 둔 원 신호 x(t)의 복제된 스펙트럼)를 갖는다. 그 차이는 위상 항 k

내에 있으며 - 2개의 스펙트럼간의 위상은 조화수 및 시간 지연 τ에 비례한다. 예를 들어, k=1(기본)에 대하여 직교 조건은 τ이 1/4 사이클 지연(식 (7)에서 τ=T/4)일 때, 즉 지연된 클럭이 지연되지 않은 클럭과 관련하여 -90°만큼 위상 시프트될 때 발생한다. k의 임의의 값에 대하여(0은 제외), 지연 τ은 상응하는 고조파 주파수에서 직교 조건을 달성하도록 조정될 수 있다.

k=0인 경우에, 식 (8) 및 (9)의 스펙트럼들 모두는 원 신호 스펙트럼 X(f)와 동일하며, 상기 2개의 스펙트럼들 간의 위상 스펙트럼은 지연 τ의 양과 관계없이 0이다. 상기 경우는 신호 스펙트럼이 1/2 클럭 주파수 미만, 즉 DC와 ±1/2f_s 사이일 때 기저대역 샘플링에 해당할 것이다. k의 모든 다른 값들은 본 발명의 요점인 고조파 또는 대역통과 필터링에 해당할 수 있다.

스펙트럼 위상 관계에 대한 전술된 분석에서, 델타 함수를 직접 이용하는 더 직접적인 방식은 k=1에 대하여 하기에 유도된다. 지연되지 않은 샘플링 콤은 식 (6)에서 τ를 0으로 대체하고 상기 식을 전개함으로써 표현될 수 있다:

1/4 사이클 지연의 경우에, 콤은 식(6)으로부터 다음과 같이 표현될 수 있다:

샘플링(및 ADC 내에서 후속 양자화 및 디지털 영역으로의 변환) 이후에, 디지털 표현에서 제 1 나이키스트 존으로 변환되는 주파수들만이 존재한다 - 상기 존 외부에 위치되는 항들은 디지털 표현으로 제시되지 않는다. 이는 디지털 영역에서 주파수 범위가 데이터 클럭 레이트의 1/2, 즉 1/2f_s 로 한정되거나 제한되기 때문이다. 따라서, 만약 입력 신호 스펙트럼이 2 및 3개의 나이키스트 존들 내에, 즉 1/2f_s 와 3/2f_s 사이에 포함되면, 기본 주파수 f_s 때문에 변환 항들은 제 1 나이키스트 존 내에 있게 되며, 디지털 영역에서 표현되는 항들이 될 것이다. DC로 인한 변환 결과 또는 상기 예에서 제 1 나이키스트 존 외부에 있는 2, 3, ... 개의 클럭 고조파들은 디지털 영역 내에 있지 않을 것이다. 따라서, 식 (10) 및 (11)에 제 2 항(f_s 에 상응하는)을 택하여 식 (4) 및 (5)를 대체하면, 하기의 식들이 발생한다:

도 2의 설명에서 전술된 것과 같이, x(t)의 캐리어 주파수 ω_c는 하기에 표시되는 것과 같이 라디안 샘플링 주파수 ω_s로 선택될 수 있다.

상기 ω_s는 샘플링 클럭 주파수이고, k = 1, 2, 3, ...은 클럭의 조화수이다. 샘플링 주파수 ω_s로 세팅되는 캐리어 주파수의 적절한 선택은 모든 것을 무시하도록 하는 것이지만, 식 (12) 및 (13)에 도시된 x_s(t) 및 x_sd(t)의 표현에 대한 식 (10) 및 (11)의 제 2 항들은 무시하지 않는다. 캐리어 주파수의 상기 선택은 DQS ADC(200)이 I 및 Q 채널들 내에서 저역 통과 필터들의 이용을 생략하도록 한다.

(14)로부터의 x(t)로 (12) 및 (13)을 대체하면, k=1에 대하여, 샘플링된 신호들은 실제로 기저대역 직교 성분들 I(t) 및 Q(t)를 표시한다:

전술된 식들에서, 2배의 f_s 주파수에서의 항들은 전술된 것과 동일한 이유로 어떠한 신호도 디지털 표현으로 산출하지 않고, 그와 같이 제거될 수 있으며, 따라서 I(t) 및 Q(t) 항들만이 식(15) 및 (16)에 화살표들로 표시된 것과 같이 남는다. 샘플링된 입력 신호 x_s(t)가 정말 기저대역 동상 성분 I(t)에 상응하고, 지연된 샘플링 신호 x_sd(t)로 샘플링된 입력 신호가 기저대역 직교 성분 Q(t)에 상응하는 것을 보여주기 위해 상기 식들(15) 및 (16)에 연속 시간 표현들이 이용된다. 실제 시스템에서, 기저대역 성분들은 서로 다른 시간 인덱스들(예컨대, I(n)및 Q(m))을 가진 개별 시간 신호들일 것이다. 두 신호들 모두에 대한 공통 시간 인덱스를 생성하는 것은 전술된 보간기(208)가 생성하는 것이다. 보간기의 세부 사항들은 하기의 도 5의 설명에서 제시될 것이다.

도 4a-4e는 도 6에 도시된 사항의 일 예인 본 계시물의 다양한 실시예들에 의해 달성되는 이미지 제거의 예시적인 프로세스를 도시한다.

도 4a는 도 2에 도시된 실시예에 띠라 샘플링된 입력 대역통과 신호 x(t)의 예시적인 스펙트럼 X(f)을 도시한다. 스펙트럼 X(f)은 샘플링 클럭 주파수 +f_s를 중심으로 하며, -f_s를 중심으로 하는 스펙트럼 미러 이미지를 갖는다. O Hz 주위의 상기 대칭하는 스펙트럼 이미지들은 실수 신호인 x(t)의 결과이다. 스펙트럼 X(f)은 샘플링 주파수 f_s 주위에 ±1/2f_s의 대역폭 BW을 점유한다. 예를 들어, 만약 클럭 주파수가 1GHz이면, 대역통과 신호의 BW는 0.5GHz에서 1.5GHz에 걸치며 1GHz를 중심으로 하는 1GHz까지가 될 수 있다. 스펙트럼의 상위 1/2는 "U"로 지정되고, 하위 부분은 "L"로 지정된다.

도 4a는 또한 X(f)가 나이키스트 존들 2 및 3이라 공지된 스펙트럼들이 2개의 특정 영역들 내에 있음을 도시한다. 나이키스트 존들은 무한대 개수의 f_s/2 주파수 대역들로 분할되는 연속하는 주파수 스펙트럼들의 일부분들이다. 상기 대역들의 각각이 나이키스트 존이라 불린다. DC와 f_s/2 사이의 주파수 스펙트럼은 제 1 나이키스트 존이라 공지된다. 1/2f_s와 f_s 사이의 범위는 제 2 나이키스트 존이라 공지된다.

도 4b 및 4c는 스펙트럼 X(f)를 각각 제 1 ADC 클럭(204) 및 제 2 ADC 클럭(208) 만큼 시프트시킴으로써 기저대역 스펙트럼 성분들 I(f) 및 Q(f)이 획득되는 방법을 설명한다. 나이키스트 존들 2 및 3에서 신호 x(t)를 샘플링함으로써, DQS ADC(200)는 대역통과 샘플링을 직접 수행한다. 상기 대역통과 샘플링 동작은 실제로 I 및 Q 성분들의 주파수 성분들을 제 1 나이키스트 존으로 접어 포갠다(에일리어싱 한다). 상기 주파수 접음 효과는 도 4b 및 4c에 화살표로 도시되며, 도 1에 도시된 종래의 직교 샘플링 ADC들에서 수행되는 믹싱 동작을 대체하는 것으로 해석될 수 있다. Q(f)의 위상을 90°시프트하면, 2개의 이미지들은 서로 반대 방향으로 회전하며, 따라서 하나의 이미지는 I(f)와 동상(in phase)이 되고, 다른 이미지는 이상(out of phase)이 될 것이다. Q(f)의 위상 시프트 또는 회전된 버전을 I(f)와 결합하여 도 4d 및 4e에 도시되고 하기에 도 6과 함께 설명되는 구분된 상위 및 하위 이미지들을 발생한다.

본 발명의 다양한 실시예들은 시간 지연값 τ에 따라 특정 나이키스트 존들 내의 신호들의 직교 샘플들을 제공한다. 전술되고 도 4a에 도시된 것과 같이, 나이키스트 존들은 샘플링 클럭과 관련하여 정의된다: 제 1 존은 0부터 1/2f_s까지로 정의되고, 제 2 존은 1/2f_s부터 f_s까지로 정의되고, 제 3 존은 f_s부터 3/2f_s까지로 정의된다. 적절한 시간 지연을 선택함으로써, 서로 다른 나이키스트 존들 내의 신호들은 하기에 설명되는 조건들 하에서 직교 샘플링될 수 있다.

직교 조건들은

=π/2 또는 π/2의 홀수 배수들일 때 발생하며, 상기

는 이전에 식(7)에서 정의되며 τ/T=1/(4k)로 해석한다.

τ/T=1/(4k)에 대하여, 나이키스트 존 2(k+4m) 및 2(k+4m)+1이 커버되며, k=1, 2, 3, ...(상기 존들은 k 모듈로 4에서 반복함) 및 m=0, 1, 2, 3, ...이다. 상기 숫자 k는 상기 방법으로 처리될 수 있는 제 1 신호 대역이 중심을 둔 클럭 고조파이며, k와 결합하여 m은 존 인덱스를 결정한다. 예를 들어, k=1⇒τ=T/4(기본 클럭 주파수에서 90°)에 대하여, 나이키스트 존들: 2 및 3(m=0), 10 및 11(m=1), 등등이 커버된다.

또다른 예에서, k=3(타겟은 클럭의 제 3 고조파 주위의 대역)⇒τ=T/12(기본 클럭에서 30°⇒제 3 고조파에서 90°)일 때, 나이키스트 존들: 6 및 7(m=0), 14 및 15(m=1), 등등이 커버된다.

도 5는 I 및 Q 채널들에 의해 발생되는 샘플들을 시간 정렬하기 위해 보간기(208)에 의해 수행되는 포간 프로세스를 설명하는 그래프들을 도시한다. 도 5a 및 5b는 각각 기저대역 신호들의 샘플링 I(t) 및 Q(t)을 도시한다. 전술되고 식(15) 및 (16)에 도시된 것과 같이, 실제 샘플들은 신호 x(t)를 샘플링함으로써 획득된다. 그러나, 샘플링 상수들에서, 샘플들은 그들 각각의 기저대역 파형들만을 표시한다. I 샘플들은 I(t) 파형만을 "채집(pick)"하고, Q 샘플들은 Q(t) 파형만의 값을 채집한다. 이는 (14)의 캐리어 성분들이 직교 또는 서로 직교하기(하나의 성분이 1이면 다른 성분은 0 및 그 반대일 때) 때문에, 그리고 샘플링 클럭이 코히어런트하고 캐리어와 위상 정렬되기 때문에 발생한다. 또한 샘플링 주파수 ω_s와 같은 값이 정렬되는 캐리어 주파수 ω_c의 선택 때문에 발생한다. 상기 선택의 동기는 전술된 결과를 생성하기 위함이다.

I(t) 및 Q(t)를 디지털로 정확히 표현하기 위해, I 및 Q 샘플들은 시간상 동시에 존재하여야만 하며, 즉 상기 샘플들은 동일한 시간 상수들에서 개별 파형들의 값들을 표현해야 한다. 개별 시간 상관관계(perspective)로부터, 보간 프로세스는 I 및 Q 채널들 모두로부터의 샘플 포인트들이 공통 시간 인덱스에 의해 표시되도록 한다. 예를 들어, 도 5a 및 5b의 샘플들은 시간 값 τ 만큼 서로에 대하여 시간 시프트되고, 공통 시간 인덱스로 재정렬되어야 한다. 이는 샘플링된 포인트들 사이에 위치된 파형 값들을 생성하는 보간기(예컨대, 206)에 의해 달성된다.

보간 결과들은 도 5c에 도시되며, 예를 들어 τ 만큼 오프셋된 시간 상수들에서 새로운 I 샘플들은 Q 샘플들과 함께 정확히 정렬된다. 도 5c에 도시된 보간된 I 샘플들 및 도 5b에 도시된 원래의 샘플링된 Q 샘플들은 추가의 디지털 프로세싱을 위해 준비될 수 있는 시간 정렬된 I, Q 쌍이다.

시간 시프트된 샘플들의 값들은 당업계에 공지된 임의의 적절한 보간 알고리즘을 이용하여 계산될 수 있다. 광범위한 보간 접근방식들이 이용될 수 있다. 상기 예들은 유한 임펄스 응답(FIR) 필터들을 이용하는 종래의 보간, 다항 보간, 3차 스플라인(cubic spline) 보간 및/또는 샘플 및 고정 보간을 포함한다.

종래의 보간은 신호 처리 분야에서 공통으로 이용되는 접근 방식이며, 이는 이용되는 필터들이 잘 이해되고, 구현이 매우 융통성 있고, 보간 품질이 용이하게 명시되며, 광범위한 유효 하드웨어 및 소프트웨어 구현들이 선택을 위해 이용되기 때문이다. 종래의 보간에서, 샘플링된 파형에 대한 복원 공식은 복원 필터의 임펄스 응답(예컨대, 시간 영역에서 가중된 싱크(sinc) 함수)과 샘플링된 파형의 컨벌루션을 계산한다. 상기 프로세스는 새로운 시간 상수들에서 (도 5c에 도시된 예에서 τ만큼 시프트된 시간 포인트들에서) 샘플의 값을 계산한다. 보간된 값을 계산하기 위해, 특정 개수의 샘플들(예컨대, N)이 컨벌루션이 계산되기 전에 누산되어야 한다(상응하는 개수의 클럭 사이클 지연을 발생함). 시퀀스의 길이 N은 요구되는 정확성에 따라 결정된다 - 더 정확한 보간이 요구되면 더 긴 시퀀스가 필요하다.

보간기(208)에 의해 발생되는 시간 지연을 보상하기 위해, 동일한 매칭 시간 지연이 도 2에 도시된 것과 같이 다른 채널(상기 경우에 Q 채널)에 입력될 수 있다.

직접 직교 샘플링의 응용들

도 6은 직접 직교 샘플링 아날로그-디지털 컨버터에 의해 처리되는 직교 신호들을 이용하는 예시적인 이미지 제거 수신기(600)의 상위 레벨 블럭 다이어그램을 도시한다.

이미지 제거 수신기(600)의 전단부는 도 2의 DQS ADC(200)에 도시된 것과 유사한 구성요소들을 포함한다. 상기 구성요소들은 제 1 및 제 2 ADC(603 및604), 보간기(606) 및 지연 유닛(614)을 포함한다. 참조 국부 발진기(618) 및 클럭 발생기(616)를 포함하는 몇몇 샘플링 클럭 발생 구성요소들이 도 6에 명백하게 도시된다. 클럭 발생기(616)는 각각 동일한 샘플링 주파수 f_s 를 가지지만 90도 위상 오프셋된 2개의 클럭 신호들을 제공한다. 0도의 위상 오프셋을 갖는 샘플링 클럭 신호는 제 1 ADC(603)에 제공된다. -90도의 위상 오프셋을 갖는 제 2 샘플링 클럭 신호는 ADC(604)에 제공된다. 수신기(600)의 전단부의 동작은 DQS ADC(200)와 유사하고, 그 설명은 반복되지 않을 것이다. 수신기의 전단부는 출력 I 및 샘플들로서 적절히 시간 정렬된 I(n) 및 Q(n)을 제공한다.

I 및 Q 샘플들의 위상은 각각의 I, Q 샘플 쌍간의 상대적인 위상 차이가 -90도가 되도록 변경된다. 상기 위상 조정은 디지털 위상 시프트 유닛(608)에 의해 수행된다. 디지털 위상 시프트 유닛은 예컨대, 힐버트 변환기 또는 다위상(polyphase) 필터를 이용하여 구현될 수 있다.

디지털 위상 시프트 유닛(608)으로부터 출력된 이후에, 각각의 샘플 (n)은 감산기 유닛(610)에 의해 상응하는 샘플 I(n)로부터 감산되고, 그 후에 입력 신호 x(t)의 상위 이미지로서 출력된다. 각각의 샘플 I(n)은 합산기(612)에 의해 각각의 Q(n) 샘플에 부가되며, x(t)의 하위 이미지로서 신호 출력을 발생한다.

이미지 제거 수신기(600) 내에서 발생하는 신호 프로세싱의 예시적인 수학적 설명이 하기에 제공된다. 상위 측대역 스펙트럼 및 하위 측대역 스펙트럼(이들은 서로 다르며, 동일한 신호의 이중 측대역 변조가 아니다; 즉 각각의 측대역은 서로 다른 정보를 전달한다)을 갖는 신호 x(t)는 이미지 제거 분석을 위해 변조되지 않은 캐리어들로 표현된다. 입력 신호는 하기와 같이 표시된다:

식 (12) 내지 (17)을 이용하면:

Q 채널 내의 위상을 -90°시프트하면:

상기 Q_s(t)는 -90°위상 시프트된 직교 성분이다. (18)과 (20)을 더하면 하위 측대역을 산출하고(상위 이미지는 제거됨), (18)에서 (20)을 빼면 상위 측대역을 제공하며(하위 이미지는 제거함), 따라서 이미지 제거/측대역 추출 연산을 달성한다.

전술된 것과 같이, 90°위상 시프트는 공지된 DSP 방법들에 의해 디지털로 실현될 수 있다. 추가로 상기 동작은 더 효율적인 디지털 신호 프로세싱 구현을 위해 보간기(606) 및 지연 유닛(614) 기능의 일부와 결합/일부로서 설계될 수 있다. 추가로, 이미지 제거/추출은 일반적으로 위버 구조 (Weaver architecture) 및/또는 하틀리 구조(Hartley architecture)를 포함하는 다른 공지된 기술들을 이용하여 수행된다.

I, Q 채널들에서의 조건들은 서로 관련되며, 예시적인 경우들만이 전술된 도면들에 도시된다. 제 1 및 제2 클럭들, 지연 및 보간기 또는 전체 채널들은 상호 교환될 수 있다. 또한, 2개 채널들간의 위상 시프트는 음 또는 양이 될 수 있다. 출력에서 정확한 이미지들은 선택된 위상 편이 조건과 매칭되는 적합한 합산 부호들(+ 또는 -)을 이용하여 획득될 수 있다.

도 7은 도 6에 도시된 실시예에서 구성하는 예시적인 이미지 제거 수신기(700)를 도시한다. 상기 실시예에서, RF 입력 신호는 선택적인 전단부 유닛(702)에 제공된다. 입력 신호 x(t)는 1GHz를 중심으로 하는 RF 신호이며, 1GHz의 대역폭을 갖는다. 선택적인 전단부(702)는 저잡음 증폭(LNA), 자동 이득 제어(AGC) 및/또는 슬로프 제어(SLC)를 포함한다. 그후에 신호는 임의의 원하지 않는 주파수 아티팩트(artifact)들을 거부하기 위해 선택적인 대역통과 필터를 통과한다. 대역통과 필터(704)는 1GHz를 중심으로 하며, 1GHz 대역폭을 갖는다. 필터 신호는 그후에 선택적인 증폭기 및/또는 자동 이득 제어(706)에 의해 처리된다. 상기 신호는 1GHz에서 클럭되는 2개의 ADC들을 가진 DQS ADC(708)로 출력되며, Q 채널에서 ADC를 구동하는 샘플 클럭 신호의 위상은 I 채널 ADC를 구동하는 샘플 클럭 신호와 관련하여 -90도 시프트된다. DQS ADC는 동상 및 직교 샘플들 I(n) 및 Q(n)을 DSP(710)에 제공하며, 상기 DSP(710)는 공지된 전술된 이미지 제거 기술들을 이용하여 상위 및/또는 하위 이미지 추출을 수행할 수 있다.

도 8은 이미지 제거를 이용하는 채널을 가진 이중(diplexed) 주파수 대역들을 갖는 예시적인 다중 채널 튜너의 블럭 다이어그램을 도시한다. 상기 실시예에서, RF 입력 신호는 먼저 선택적인 전단부 유닛(802)에 제공된다. 입력 신호 x(t)는 1GHz를 중심으로 하는 RF 신호이며, 50MHz 및 1GHz 사이에 스펙트럼을 갖는다. 선택적인 전단부(802)는 저잡음 증폭(LNA), 자동 이득 제어(AGC) 및/또는 슬로프 제어(SLC)를 포함한다. 그후에 신호는 3중의 필터들(804, 806, 808)의 세트를 통과한다. 필터(804)는 50MHz - 400MHz 사이의 범위의 스펙트럼을 갖는 대역통과 필터이다. 필터(806)는 400MHz - 600MHz 사이의 범위의 스펙트럼을 갖는다. 필터(808)는 600MHz - 1GHz 사이의 범위의 스펙트럼을 갖는다. 필터들(804, 806, 808) 내의 대역들은 각각 서로 다른 중심 주파수들을 갖는다.

필터(804)의 출력에서 제공되는 신호는 증폭기(810)에 의해 선택적으로 증폭되고 1GHz의 샘플링 클럭 주파수에 의해 구동되는 ADC(816)에 의해 샘플링된다. ADC(816)로부터의 샘플들은 이후 프로세싱을 위해 DSP(828)로 포워딩된다. 필터(806)에 의해 제공되는 신호는 선택적으로 증폭기(812)에 의해 증폭되고 ADC(818)에 의해 샘플링될 수 있다. ADC(818)는 750MHz 주파수를 갖는 샘플링 클럭 신호에 의해 구동된다.

필터(808)는 이미지 제거 프로세싱을 이용하여 제거될 원하지않는 이미지 대역(807)을 갖는다. 또한, 이미지 제거 프로세싱은 더 낮은 차수의 필터를 허용하는 더 넓은 전이 대역(802)을 이용하거나 일부 경우에 어떤 필터도 요구되지 않는다. 상기 접근 방식은 근접한 다른 이미지들을 제거하거나, 그렇지 않으면 더 높은 차수의 필터들을 요구한다. 필터(808)의 출력은 선택적으로 증폭기(802)를 통과하며, 그후에 DQS ADC(814)에 제공된다. DQS ADC(814)는 1GHz 클럭에 의해 구동되는 하나의 ADC(820) 및 동일한 주파수를 가진 클럭에 의해 구동되는 또다른 ADC(822)를 가지지만, -90도의 상대적인 위상 차이를 갖는다.

참조 국부 발진기(826)에 의해 구동되는 클럭 발생기(824)에 의해 샘플링 클럭들이 제공된다. 클럭 발생기는 3개의 샘플링 클럭 신호들을 제공한다: 하나의 신호는 750MHz의 주파수를 가지고, 다른 2개의 신호들은 1GHz의 주파수를 갖는다. 2개의 1GHz 클럭들은 90도의 상대적인 위상 차이를 갖는다. DQS ADC(814)는 동상 및 직교 샘플들 I(n) 및 Q(n)을 DSP(828)로 제공하며, 상기 DSP는 전술된 공지된 이미지 제거 기술들을 이용하여 필터(808)의 상위 대역에 이미지 제거를 수행한다.

도 9는 아날로그-디지털 컨버터들의 어레이를 구동하는 다수의 위상편이 샘플링 클럭들을 갖는 예시적인 다중-채널 이미지 제거 튜너(900)의 블럭 다이어그램을 도시한다. 상기 실시예에서, RF 입력 신호는 선택적으로 대역통과 필터(902), 가변 감쇠기(904), 및 증폭기(906)에 의해 처리될 수 있다. 신호는 그후에 5개의 개별 채널들로 분할되며, 각각의 채널은 개별 대역통과 필터들(912-920), 가변 증폭기들(922-930), 및 디지털화기들(932-940)를 갖는다. 제 1 채널 내의 ADC(932)는 위상 오프셋이 존재하지 않는 250MHz 클럭에 의해 구동되는 표준 ADC이다. 나머지 디지털화기들(934-940)은 DQS ADC들이다. DQS ADC(934)는 샘플링 클럭 신호들 간에 90도 위상 차이를 가지며, DQS ADC(936)는 샘플링 클럭 신호들 간에 45도 위상 차이를 가지며, DQS ADC(938)는 샘플링 클럭 신호들 간에 30도 위상 차이를 가지며, DQS ADC(940)는 샘플링 클럭 신호들 간에 22.5도 위상 차이를 갖는다. 5개 채널들 각각으로부터 샘플림된 출력들 모두는 DSP(942)에 제공된다. ADC(932)만이 실제 샘플들을 제공하며, DQS ADC들(934-940)은 각각 개별 I 및 Q 샘플들을 DSP(942)에 제공한다.

250MHz 다중 위상 클럭 발생기(910)는 참조 국부 발진기(908)에 의해 구동되며, 제 1 클럭 신호로부터 각각 -90, -45, -30, -22.5도 만큼 오프셋되는, 250MHz 주파수를 가진 5개의 클럭 신호들을 제공할 수 있다.

다중 채널 이미지 제거 튜너(900)는 종래의 구조에 비해 장점을 가지며, 이는 높은 클럭 주파수에서 동작하는 하나의 ADC에 비하여 더 낮은 클럭 주파수에서 동작하는 다수의 ADC들을 이용하기 때문이다. 추가로 시스템의 임의의 조정이 I 및 Q 클럭들의 위상 및/또는 진폭 매칭과 같은 요구되는 성능을 달성하기 위해 필요하다면, 본 실시예는 상기 작업을 달성하는데 있어 상당한 정점을 제공한다. 이는 서로 다른 ADC 쌍들 사이에 충돌하는 요구조건들 없이 프로세싱을 달성하기 위한 상기 실시예와 연관된 자유도(degree of freedom)들 때문이다. 직교 샘플링 ADC 쌍들은 각각 개별 신호들을 처리하기 위해 샘플링 클럭의 단 하나의 고조파를 이용하며, 따라서 각각의 ADC 쌍에 대하여, 해당 고조파에만 조정이 수행된다. 따라서, 상기 조정은 서로 다른 ADC 쌍들 사이에 충돌하는 요구조건 없이 ADC 쌍들 각각에 대하여 개별적이고 독립적으로 수행될 수 있다.

필터 경계들에서 변화하는 주파수들에서, 필터들의 제거는 제한되며, 인접한 나이키스트 존들의 에지 근처에서 샘플링된 신호들이 오버랩될 수 있다. 상기 오버랩은 신호들의 상호 간섭이 상기 영역들에서 발생하도록 하며, 디지털 영역에서 서로의 위쪽에 위치하게 된다. 오버랩된 간섭하는 신호들은 상관 기술들을 이용하는 것과 같이 공지된 DSP 기술들 중 몇몇을 이용하여 제거될 수 있다.

정보 및 신호들은 여러가지 서로 다른 기술들 및 테크닉들을 이용하여 표시될 수 있음이 인식될 것이다. 예를 들어, 전술된 설명을 통해 참조되는 데이터, 지시들, 명령들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기 분야 또는 자기 입자들, 광학 분야 또는 광학 입자들, 또는 이들의 임의의 조합에 의해 표시될 수 있다.

추가로, 본 명세서에 개시된 실시예들과 관련하여 설명된 논리적인 블럭들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 그들의 조합으로서 실행될 수 있음을 인식할 것이다. 상기 하드웨어 및 소프트웨어의 상호교환가능성을 명백히 설명하기 위해, 다양한 요소들, 블럭들, 모듈들, 회로들, 및 단계들이 그들의 기능성에 관련하여 전술되었다. 상기 기능성이 하드웨어로 실행되는지 또는 소프트웨어로 실행되는지의 여부는 전체 시스템에 부과된 특정 애플리케이션 및 설계 제약에 따라 결정한다. 당업자는 각각의 특정 애플리케이션을 위해 다양한 방식들로 설명된 기능성을 실행할 수 있지만, 상기 실행 결정들은 본 발명의 영역으로부터 벗어나는 것으로 해석될 수 없다.

본 명세서에 개시된 실시예와 관련하여 설명되는 방법들, 시퀀스들 및/또는 알고리즘들은 하드웨어에서 직접, 또는 하드웨어와 소프트웨어의 조합으로서 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드디스크, 제거가능한 디스크, CD-ROM 또는 당업계에 공지된 임의의 다른 저장 매체 형태 내에 상주할 수 있다. 예시적인 저장 매체는 프로세서에 결합되어 상기 프로세서가 저장매체로부터 정보를 판독하고 정보를 기록할 수 있도록 한다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.

따라서, 본 발명은 설명된 예들에 한정되는 것은 아니며, 여기서 설명된 기능을 수행하기 위한 임의의 수단들이 본 발명의 실시예들 내에 포함된다.

전술된 설명은 본 개시물의 실시예들을 도시하지만, 첨부된 청구항들에 의해 정의되는 것과 같이 본 개시물의 사상을 벗어나지 않고 본 명세서 내에서 다양한 변경들 및 수정들이 실행될 수 있음이 언급되어야 한다. 여기서 설명된 본 발명의 실시예들에 따른 방법 청구항들의 기능들, 단계들 및/또는 동작들은 특정 순서에 따라 수행되지 않아도 된다. 추가로, 본 발명의 구성요소들은 단수로 설명되거나 청구될 수 있지만, 단수의 제한이 명백히 언급되지 않는다면 복수 표현이 고려된다.

Claims

대역통과 신호의 직교 제 1 샘플링 클럭 성분들을 샘플링하기 위한 방법으로서,
a) 대역통과 신호를 수신하는 단계;
b) 제 1 샘플링 클럭 및 제 2 샘플링 클럭을 이용하여 상기 대역통과 신호를 샘플링하는 단계로서, 상기 제 1 및 제 2 샘플링 클럭들은 동일한 주파수를 갖고 소정의 위상만큼 오프셋된, 상기 대역통과 신호의 샘플링 단계; 그리고
c) 제 1 샘플링 클럭 동상 및 직교 성분들에 상응하는 동상 및 직교 샘플들을 생성하기 위해 상기 샘플링된 신호들을 시간(temporally) 정렬하는 단계를 포함하며,
상기 대역통과 신호에서 이미지 제거(image rejection)를 수행하는 단계를 더 포함하는 방법.
제 1 항에 있어서, 상기 정렬 단계는,
각각의 보간된 샘플이 상기 제 2 샘플링 클럭과 연관된 상응하는 샘플과 일치하도록 상기 제 1 샘플링 클럭과 연관된 상기 샘플링된 신호를 보간하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 2 항에 있어서,
보간 프로세싱 지연들(delays)을 보상하기 위해 상기 제 2 샘플링 클럭과 연관된 상기 샘플링된 신호를 지연시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 2 항에 있어서,
상기 보간은 유한 임펄스 응답(FIR) 필터 보간, 다항(polynomial) 보간 또는 샘플 및 고정(sample and hold) 보간 중 하나를 포함하는 것을 특징으로 하는 방법.
제 1 항에 있어서,
직교 기저대역 성분들을 샘플링하기 위해 이용될 상기 대역통과 신호의 나이키스트(Nyquist) 존을 특정하도록 상기 소정의 위상 오프셋을 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 5 항에 있어서,
상기 나이키스트 존을 특정하도록 대역 통과 신호의 캐리어 주파수를 샘플링 주파수의 임의의 고조파(harmonic)들과 일치하도록 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 1 항에 있어서,
상기 제 1 및 제 2 샘플링 클럭들의 상기 주파수는 상기 대역통과 신호의 중심 주파수인 것을 특징으로 하는 방법.
제 1 항에 있어서,
상기 이미지 제거 단계는,
a) 상기 직교 샘플들이 90도 만큼 뒤떨어지도록 상기 동상 샘플들 및 직교 샘플들 사이에 상대적인 위상을 시프트하는 단계;
b) 하위 이미지를 생성하기 위해 상기 동상 샘플들을 상기 시프트된 직교 샘플들에 합산하는 단계; 및
c) 상위 이미지를 생성하기 위해 상기 동상 샘플들로부터 상기 시프트된 직교 샘플들을 감산하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 8 항에 있어서,
샘플링 주파수에 중심을 둔 대역통과 필터로 상기 대역통과 신호를 필터링하는 단계를 더 포함하는 것을 특징으로 하는 방법.
대역통과 신호의 직교 기저대역 성분들을 샘플링하기 위한 방법으로서,
a) 실수 값의 대역통과 신호를 수신하는 단계;
b) 제 1 아날로그-디지털 컨버터(ADC)를 이용하여 상기 대역통과 신호를 디지털화함으로써 제 1 샘플 세트를 생성하는 단계;
c) 제 2 ADC를 이용하여 상기 대역통과 신호를 디지털화함으로써 제 2 샘플 세트를 생성하는 단계로서, 상기 제 1 및 제 2 ADC들은 동일한 주파수를 갖고 소정의 위상만큼 오프셋된 클럭 신호들을 이용하는 상기 제 2 샘플 세트를 생성하는 단계; 그리고
d) 제 1 보간 샘플 세트와 상기 제 2 샘플 세트를 동기화하기 위하여, 각각의 보간된 샘플이 상기 제 2 샘플 세트 내의 상응하는 샘플과 일치하도록 상기 제 1 샘플 세트를 보간하는 단계를 포함하며, 상기 제 1 보간 샘플 세트는 동상 샘플들을 나타내고, 상기 제 2 샘플 세트는 기저대역 직교 성분들의 직교 샘플들을 나타내며,
상기 대역통과 신호에서 이미지 제거를 수행하는 단계를 더 포함하는 방법.
제 10 항에 있어서, 제 1 보간 샘플 세트와 제 2 샘플 세트 동기화 단계는,
보간 프로세싱 지연들을 보상하기 위해 상기 제 2 샘플 세트를 지연시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 10 항에 있어서,
상기 보간은 유한 임펄스 응답(FIR) 필터 보간, 다항 보간 또는 샘플 및 고정 보간 중 하나를 포함하는 것을 특징으로 하는 방법.
제 10 항에 있어서,
상기 직교 기저대역 성분들을 샘플링하기 위해 이용될 상기 대역통과 신호의 나이키스트 존을 특정하도록 상기 소정의 위상 오프셋을 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 13 항에 있어서,
상기 나이키스트 존을 특정하도록 대역 통과 신호의 캐리어 주파수를 클럭 주파수의 임의의 고조파(harmonic)들과 일치하도록 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 10 항에 있어서,
상기 대역통과 신호의 중심 주파수는 클럭 주파수와 동일한 주파수인 것을 특징으로 하는 방법.
제 10 항에 있어서,
상기 이미지 제거 단계는,
a) 상기 직교 샘플들이 90도 만큼 뒤떨어지도록 상기 동상 샘플들 및 직교 샘플들 사이에 상대적인 위상을 시프트하는 단계;
b) 하위 이미지를 생성하기 위해 상기 동상 샘플들을 상기 시프트된 직교 샘플들에 합산하는 단계; 및
c) 상위 이미지를 생성하기 위해 상기 동상 샘플들로부터 상기 시프트된 직교 샘플들을 감산하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 16 항에 있어서,
샘플링 주파수에 중심을 둔 대역통과 필터로 상기 대역통과 신호를 필터링하는 단계를 더 포함하는 것을 특징으로 하는 방법.
대역통과 신호의 기저대역 직교 성분들을 직접 샘플링하기 위한 장치로서,
a) 대역통과 신호를 수신하도록 구성되고 제 1 클럭 신호와 결합되는 제 1 아날로그-디지털 컨버터(ADC);
b) 상기 대역통과 신호를 수신하도록 구성되고, 상기 제 1 ADC와 병렬로 배치되며, 상기 제 1 클럭 신호와 관련하여 위상 오프셋을 가지도록 구성된 제 2 클럭 신호와 결합되는 제 2 ADC; 그리고
c) 상기 제 1 ADC와 결합되고, 상기 제 1 ADC와 연관된 샘플링된 신호를 보간하여 각각의 보간된 샘플이 상기 제 2 ADC로부터의 상응하는 샘플링된 신호와 일치하도록 구성된 보간기를 포함하며,
상기 장치가 대역통과 신호에서 이미지 제거를 수행하는 수단을 더 포함하는 장치.
제 18 항에 있어서,
상기 제 2 ADC에 결합된 지연 소자(delay element)를 더 포함하며, 상기 지연 소자는 상기 제 2 ADC로부터의 각각의 샘플링된 신호를 지연시키도록 구성되어 각각의 보간된 샘플이 상기 제 2 ADC로부터의 상응하는 샘플링된 신호와 동기화되도록 하는 것을 특징으로 하는 장치.
제 19 항에 있어서,
상기 지연 소자는 보간 프로세싱 지연들을 보상하기 위해 상기 제 2 ADC와 연관된 상기 샘플링된 신호를 저장하도록 구성된 메모리인 것을 특징으로 하는 장치.
제 18 항에 있어서,
상기 보간기는 유한 임펄스 응답(FIR) 필터 보간, 다항 보간 또는 샘플 및 고정 보간 중 하나를 더 포함하는 것을 특징으로 하는 장치.
제 18 항에 있어서,
상기 제 1 및 제 2 클럭 신호들은 상기 대역통과 신호의 중심 주파수인 공통 주파수를 갖는 것을 특징으로 하는 장치.
제 18항에 있어서,
상기 위상 오프셋은 상기 기저대역 직교 성분들을 샘플링하기 위해 이용될 상기 대역통과 신호의 나이키스트 존을 특정하도록 선택되는 것을 특징으로 하는 장치.
제 18항에 있어서,
상기 장치의 입력부에 위치된 대역통과 필터를 더 포함하는 것을 특징으로 하는 장치.
대역통과 신호로부터 직접 샘플링된 직교 신호 내의 이미지들을 제거하기 위한 장치로서,
a) 대역통과 신호를 수신하도록 구성되고, 제 1 클럭 신호를 이용하는 제 1 아날로그-디지털 컨버터(ADC);
b) 상기 제 1 ADC와 병렬로 상기 대역통과 신호를 수신하도록 구성되고, 상기 제 1 클럭 신호와 관련하여 위상 오프셋을 갖는 제 2 클럭 신호를 이용하는 제 2 ADC;
c) 상기 제 1 ADC와 결합되고, 상기 제 1 ADC와 연관된 샘플링된 신호를 보간하여 각각의 보간된 샘플이 상기 제 2 ADC로부터의 상응하는 샘플링된 신호와 일치하도록 구성된 보간기;
d) 상기 제 2 ADC에 결합된 지연 소자;
e) 상기 지연 소자 및 상기 보간기에 결합되어 간섭 이미지들을 생성하는 위상 변조기; 및
f) 상기 간섭 이미지들과 직교 신호의 기저대역 성분들을 결합하는 상쇄(cancellation) 모듈을 포함하는 장치.
제 25 항에 있어서, 상기 위상 변조기는,
a) 상기 직교 신호의 동상 및 직교 성분들 사이에 90도 위상 지연(lag)을 생성하는 위상 시프트 유닛; 및
b) 상기 위상 시프트 유닛에 결합되어 상위 이미지 및 하위 이미지를 생성하기 위해 상기 동상 및 직교 성분들을 결합하는 합산기 및 감산기 유닛을 더 포함하는 것을 특징으로 하는 장치.
제 26 항에 있어서, 상기 위상 시프트 유닛은 힐버트(Hilbert) 변환기 또는 다위상(polyphase) 필터를 포함하는 것을 특징으로 하는 장치.
제 25 항에 있어서, 상기 위상 변조기 및 상기 상쇄 모듈은 위버 구조(Weaver architecture) 또는 하틀리 구조(Hartley architecture)를 더 포함하는 것을 특징으로 하는 장치.
제 25 항에 있어서, 상기 보간기는 유한 임펄스 응답(FIR) 필터 보간, 다항 보간 또는 샘플 및 고정 보간 중 하나를 더 포함하는 것을 특징으로 하는 장치.
제 25 항에 있어서,
상기 제 1 및 제 2 클럭 신호들은 상기 대역통과 신호의 중심 주파수와 동일한 공통 주파수를 갖는 것을 특징으로 하는 장치.
제 25 항에 있어서,
상기 위상 오프셋은 상기 직교 신호의 기저대역 성분들을 샘플링하기 위해 이용될 상기 대역통과 신호의 나이키스트 존을 특정하도록 선택되는 것을 특징으로 하는 장치.