JP2001144736A - タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法 - Google Patents
タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法Info
- Publication number
- JP2001144736A JP2001144736A JP32029099A JP32029099A JP2001144736A JP 2001144736 A JP2001144736 A JP 2001144736A JP 32029099 A JP32029099 A JP 32029099A JP 32029099 A JP32029099 A JP 32029099A JP 2001144736 A JP2001144736 A JP 2001144736A
- Authority
- JP
- Japan
- Prior art keywords
- counting
- synchronization signal
- initial value
- representative device
- representative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
場合に、各装置の動作タイミングの同期を効率良く確保
すること。 【解決手段】 代表装置10から各装置11〜16に至
る信号線の遅延および各装置内部での処理遅延を考慮し
た初期値を初期値生成回路111で生成し、他装置から
システム同期信号を受け取った際にこの初期値をカウン
タ113に設定し、もって代表装置10のカウンタ10
3のカウンタ値と各装置11〜16のカウンタ113の
カウント値とを一致させる。
Description
する代表装置と、該代表装置から受け取った同期信号に
基づいて前記代表装置と同じ動作タイミングで動作する
装置とを有するタイミング同期システム、集積回路、タ
イミング同期方法および記録媒体に関し、特に、各装置
の動作タイミングの同期を効率良く確保することができ
るタイミング同期システム、集積回路、タイミング同期
方法および記録媒体に関する。
ーボード上に複数のLSIなどを搭載する構成を採用す
るため、これらのLSIを同時にリセットしたり、これ
らのLSIに同時に何らかの設定をおこなう必要が生じ
る場合が多い。このため、かかるコンピュータシステム
では、システム同期信号を供給するシステム同期信号供
給部と各LSIとの間をそれぞれ並列に信号線で接続
し、この信号線を介して伝送されるシステム同期信号を
利用して、各LSIが動作タイミングの同期を確保す
る。
各LSIまでの距離は、各LSIが配設される位置によ
ってそれぞれ異なるため、これらの間を単純に結線した
のでは信号線によるシステム同期信号が遅延し、動作タ
イミングにずれが生じる結果となる。
置に起因するシステム同期信号の伝送遅延を防ぐため
に、各LSIに至るまでの信号線の線路長が同一のもの
となるように各信号線の線路長を調整していた。
来技術のように、信号線の線路長を調整することとする
と、各LSIまでの信号線の線路長を最も長い線路長に
合わさざるを得ないために、信号線量が増大し、信号線
の配置が複雑化するという問題が生ずる。
の筐体をまたがってまで装置の動作タイミングの同期を
保持せねばならないような場合には、線路長が非常に長
くなるため、単なる線路長の調整では対応できない。
ど)が同じ動作タイミングで動作するような場合に、か
かる動作タイミングの同期をいかに効率良く確保するか
が極めて重要な課題となっている。
されたものであり、複数の装置が同じ動作タイミングで
動作する場合に、各装置の動作タイミングの同期を効率
良く確保することができるタイミング同期システム、集
積回路、タイミング同期方法およびその方法をコンピュ
ータに実行させるプログラムを記録したコンピュータ読
み取り可能な記録媒体を提供することを目的とする。
に、請求項1にかかる発明は、同期信号を送出する代表
装置(図1に示す代表装置10に対応する)と、該代表
装置から受け取った同期信号に基づいて前記代表装置と
同じ動作タイミングで動作する装置(図1に示す装置1
1〜16に対応する)とを有するタイミング同期システ
ムにおいて、前記代表装置は、所定の値までの計数動作
を巡回的におこなう第1の計数手段(図1に示すカウン
タ103に対応する)と、前記同期信号を前記装置に送
出する際に前記第1の計数手段による計数を開始させる
よう制御する第1の制御手段(図1に示すシステム同期
信号生成回路102に対応する)とを備え、前記装置
は、前記所定の値までの計数動作を巡回的におこなう第
2の計数手段(図1に示すカウンタ113に対応する)
と、前記代表装置から同期信号を受信した際に、所定の
初期値からの計数を前記第2の計数手段におこなわせる
よう制御する第2の制御手段(図1に示すシステム同期
信号生成回路112に対応する)と、を備えたことを特
徴とする。
装置に送出する際に、第1の計数手段による計数を開始
させ、装置が代表装置から同期信号を受信した際に、第
2の計数手段に対して所定の初期値からの計数をおこな
わせることとしたので、代表装置と装置の動作タイミン
グを効率良く同期させることができる。
を送出する代表装置から受け取った同期信号に基づいて
前記代表装置と同じ動作タイミングで動作する装置(図
4に示す装置40に対応する)であって、所定の値まで
の計数動作を巡回的におこなう計数手段(図4に示すカ
ウンタ403に対応する)と、前記同期信号を受け付け
たならば、所定の初期値からの計数を前記計数手段にお
こなわせるよう制御する制御手段(図4に示すシステム
同期信号生成回路402に対応する)と、を備えたこと
を特徴とする。
を受け付けたならば、代表装置として同期信号を送出す
るとともに計数手段による計数を開始させ、同期信号を
受け付けたならば、装置として所定の初期値からの計数
を計数手段におこなわせることとしたので、代表装置お
よび装置の両者に用いることができる。
の発明において、前記制御手段は、前記同期信号を受け
付けた際に、前記同期信号の送信元の装置までの伝送遅
延量に対応する初期値を前記計数手段に設定する初期値
設定手段(図4に示す初期値生成回路401に対応す
る)と、前記初期値設定手段による初期値の設定後に前
記計数手段による計数動作を開始させる計数制御手段
と、を備えたことを特徴とする。
ならば、装置として機能して該同期信号の送信元の装置
までの伝送遅延量に対応する初期値を計数手段に設定
し、この初期値の設定後に計数手段による計数動作を開
始させることとしたので、同期信号の送信元の装置から
当該装置までの伝送遅延量などを踏まえて、各装置の動
作タイミングを効率良く同期させることができる。
または3の発明において、他の装置から出力されたトリ
ガを入力するトリガ入力手段(図4に示すトリガ信号入
力回路404に対応する)と、前記トリガ入力手段がト
リガを受け付け、かつ、前記計数手段の計数値が所定の
値である場合に、該トリガに対応する動作を開始させる
動作開始制御手段と、をさらに備えたことを特徴とす
る。
つ、計数手段の計数値が所定の値である場合に、装置と
して該トリガに対応する動作を開始させることとしたの
で、トリガに応答して各装置を同時に動作させることが
できる。
の発明において、前記制御手段は、所定の代表装置化指
示を受け付けたならば、同期信号を送出するとともに、
所定の初期値からの計数を前記計数手段におこなわせる
よう制御することを特徴とする。
を受け付けたならば、同期信号を送出するとともに、所
定の初期値からの計数を計数手段におこなわせることと
したので、代表装置化指示に応答した所望の計数制御を
おこなうことができる。
の発明において、前記代表装置化指示を受け付け、か
つ、所定の動作開始指示を受け付けた際に、該動作に対
応するトリガを出力するトリガ出力手段(図4に示すト
リガ信号出力回路405に対応する)をさらに備えたこ
とを特徴とする。
付け、かつ、所定の動作開始指示を受け付けた際に、代
表装置として該動作に対応するトリガを出力することと
したので、代表装置化指示および動作開始指示という2
つの条件が成立する場合にのみトリガを出力することが
できる。
を送出する代表装置と、該代表装置から受け取った同期
信号に基づいて前記代表装置と同じ動作タイミングで動
作する装置とを有するシステムのタイミング同期方法に
おいて、前記代表装置が前記同期信号を前記装置に送出
する際に、所定の値までの計数動作を巡回的におこなう
第1の計数手段による計数を開始させるよう制御する第
1の制御工程と、前記装置が前記代表装置から同期信号
を受信した際に、前記所定の値までの計数動作を巡回的
におこなう第2の計数手段に対して所定の初期値からの
計数をおこなわせるよう制御する第2の制御工程と、を
含んだことを特徴とする。
装置に送出する際に、第1の計数手段による計数を開始
させ、装置が代表装置から同期信号を受信した際に、第
2の計数手段に対して所定の初期値からの計数をおこな
わせることとしたので、代表装置と装置の動作タイミン
グを効率良く同期させることができる。
発明にかかるタイミング同期システム、集積回路、タイ
ミング同期方法およびその方法をコンピュータに実行さ
せるプログラムを記録したコンピュータ読み取り可能な
記録媒体の好適な実施の形態を詳細に説明する。なお、
本実施の形態では、各装置(LSIなど)のクロックが
すでに同期しているものとし、また、システム同期信号
で各装置の動作タイミングを合わせるとともに、トリガ
が掛かった時点で所定の動作を開始するものとする。
にかかるタイミング同期システムのシステム構成を示す
ブロック図である。同図に示すタイミング同期システム
は、代表装置10から出力されるシステム同期信号を用
いて代表装置10および各装置11〜16の動作タイミ
ングの同期をとるシステムである。
従来のように各装置10〜16までの線路長をそれぞれ
調整して動作タイミングを同期させるのではなく、各装
置10〜16内に配設したカウンタのカウント値を調整
することにより、各装置10〜16の動作タイミングを
同期させる点に特徴がある。
調整をおこなうこととしたのでは、装置内部に配設され
る信号線が錯綜し、また、信号線などの物理的リソース
の量が増加するという問題があるため、ここでは信号線
長に依存するシステム同期信号遅延量を踏まえてカウン
タのカウント値を調整することにより、各信号線の長短
を許容している。
ステムは、装置11および14に対してシステム同期信
号を送出する代表装置10と、他の装置からシステム同
期信号を受信して該システム同期信号を他の装置に送出
する装置11〜16とからなる。なお、末端装置である
装置13および16は、システム同期信号を送出する必
要はない。
カウンタ103を内在するシステム同期信号生成回路1
02とを少なくとも含む同期回路100を有する。ここ
で、初期値生成回路101は、カウンタ103に設定す
る初期値を初期値情報に基づいて生成する回路である。
装置化指示がアサートされ、システムのリセットが解除
された際にカウント動作を開始し、所定のカウント値に
なった時点でシステム同期信号を1パルス出力し、その
後一定間隔で同様にシステム同期信号を出力する。
が生成した初期値またはゼロからクロックにしたがって
順次カウント動作をおこなう計数部である。なお、この
カウンタ103は、カウント値が一定の値となった後に
ゼロに移行するサイクリックなカウント動作をおこな
う。
初期値生成回路111とカウンタ113を内在するシス
テム同期信号生成回路112とを少なくとも含む同期回
路110を有する。なお、ここでは説明の便宜上、装置
11の細部構成のみを図示したが、装置12〜16につ
いても装置11と同様の構成となる。
同期信号生成回路112およびカウンタ113は、上記
代表装置10の構成部位とそれぞれ同様のものである
が、このシステム同期信号生成回路112は、システム
同期信号を受け付けたならば、初期値情報にしたがって
初期値生成回路111が生成した初期値をカウンタ11
3に設定してカウント動作を開始するとともに、システ
ム同期信号を装置12に対して送出する。
3がカウント動作を開始する際に、その時点で代表装置
10のカウンタ103が持つカウント値と同じ値となる
ように設定される。すなわち、代表装置10と装置11
との間には、信号線によるシステム同期信号の遅延が存
在するため、かかるシステム同期信号の遅延を考慮して
初期値情報を設定する。
号の遅延を考慮した初期値情報にしたがってカウンタ値
をカウンタ113に設定して、カウンタ113の値を代
表装置10のカウンタ10と同じ値となるようにしてい
るので、代表装置10と装置11との間の動作タイミン
グの同期を確立することができる。
を装置12に中継し、該装置12においても装置11と
同様の処理をおこなうことから、装置12は代表装置1
0および装置11と動作タイミングを同期させることが
できる。さらに、装置13〜16についても、同様にし
て代表装置10と動作タイミングを同期させることがで
きる。
3または16のカウント値と代表装置10のカウント値
との整合を図る必要があることから、代表装置10およ
び各装置11〜16は、少なくとも装置13または16
の初期化情報までカウントできるカウンタを持たねばな
らない。また、代表装置10が送出するシステム同期信
号の周期は、少なくとも装置13または16の初期値以
上の周期とせねばならない。
置11〜12との間の動作タイミングの同期確立の概念
について説明する。なお、ここでは説明の便宜上、代表
装置10、装置11および装置12を例にとって説明す
る。
置11〜16との間の動作タイミングの同期確立の概念
を説明するための図である。同図に示すように、ここで
は代表装置10から装置11へのシステム同期信号の伝
送に2サイクル(2τ)かかり、装置11から装置12
へのシステム同期信号の伝送に1サイクル(1τ)かか
り、装置11内部の処理に1サイクル(1τ)かかり、
装置12内部の処理に2サイクル(2τ)かかるものと
する。
送遅延、装置11の内部処理に伴う伝送遅延および装置
11〜装置12の伝送遅延を考慮して、代表装置10の
初期値をn、装置11の初期値をn+3、装置12の初
期値をn+6とする。
置10からシステム同期信号を送出すると、このシステ
ム同期信号が装置11に到達する時点では、代表装置1
0のカウンタ値はn+2となる。その後、同図(b)に
示すように、1サイクル後には代表装置10のカウンタ
値がn+3となり、また、装置11のカウンタ113に
は初期値n+3が設定される。このため、代表装置10
と装置11とは同じカウンタ値を持つことになり、これ
らの間の動作タイミングが同期する。
ル後には装置11から送出されたシステム同期信号が装
置12に至り、代表装置10および装置11のカウンタ
値がn+4となる。さらに、同図(d)に示すように、
その2サイクル後には、代表装置10並びに装置11お
よび12の各カウンタ値はそれぞれn+6になる。
した装置間でのシステム同期信号の伝達と、遅延量を考
慮した初期値のカウンタへの設定とにより、代表装置1
0並びに装置11および12の動作タイミングの同期を
確保している。ただし、各装置11〜16のカウンタに
設定する初期値としては、装置間の物理的な伝送遅延や
装置内部での処理遅延などを考慮して適切な値を設定す
ることになる。
る動作タイミングの同期ずれの検出要領について説明す
る。図3は、図1に示した装置11〜16による動作タ
イミングの同期ずれの検出要領を説明するための図であ
る。ただし、ここではカウンタ113は0から7までの
計数を繰り返し、また、代表装置10は7サイクルごと
にシステム同期信号を送出し、このシステム同期信号を
受け取る装置11には初期値5が設定されているものと
する。
0からシステム同期信号を最初に受け取ったならば、こ
の装置11はカウンタ113に初期値5を設定するた
め、ある時点で図中に示すシステム同期信号31を受信
したとすると、カウンタ113のカウント値が5となっ
ているはずである。
期信号32を受信した時点で、カウンタ113のカウン
ト値が4となっている場合には、本来のカウント値と異
なるため、同期ずれが生じていることが分かる。
他の装置からシステム同期信号を受け付けた際に、カウ
ンタ113のカウント値と初期値とを照合し、両者が一
致している場合には動作タイミングが同期していると判
断し、両者が一致していない場合には同期ずれが生じて
いるものと判断する。
〜16は、最初にシステム同期信号を受け付けた場合に
のみ、装置内部のカウンタ113に初期値情報に従った
初期値を設定することとしたが、その後繰り返し受け付
けるシステム同期信号を受け付けた時点で該カウンタ1
13に初期値を設定することもできる。
号で動作タイミングの同期を確保することができるわけ
であるが、各装置11〜16がノイズなどを最初のシス
テム同期信号として誤って検知したような場合には、装
置間の動作タイミングに同期ずれが生ずるためである。
は、代表装置10から各装置11〜16に至る信号線の
遅延および各装置内部での処理遅延を考慮した初期値を
初期値生成回路111で生成し、他装置からシステム同
期信号を受け取った際にこの初期値をカウンタ113に
設定し、もって代表装置10のカウンタ103のカウン
タ値と各装置11〜16のカウンタ113のカウント値
とを一致させるよう構成したので、代表装置10および
各装置11〜16の動作タイミングの同期を効率良く確
保することができる。
態1では、代表装置10および各装置11〜16を主と
して機能面から説明したため、代表装置10と各装置1
1〜16との構成がやや異なるものとしたが、実際には
これらを同一の構成を持つ装置として実現することがで
きる。また、代表装置10および各装置11〜16を同
時にリセットするような場合には、単にカウンタ値を合
わせて動作タイミングを保持するだけでは足りず、各装
置にトリガ信号をアサートする必要がある。
および各装置11〜16の両方の機能を満たすための装
置構成についてトリガ信号の入出力をも含めて説明する
こととする。図4は、図1に示した代表装置10および
各装置11〜16の両者に用いることができる装置の回
路構成の一例を示す図である。なお、ここでは説明の便
宜上、同期回路以外の回路構成についての説明を省略す
る。
値生成回路401と、カウンタ403を含むシステム同
期信号生成回路402と、トリガ信号入力回路404
と、トリガ信号出力回路405とからなる。初期値生成
回路401は、すでに説明したようにカウンタ403に
設定する初期値を初期値情報に基づいて生成する回路で
ある。
装置化指示が入力された場合には図1に示した代表装置
10として機能し、該代表装置化指示が入力されずシス
テム同期信号が入力された場合には装置11〜16とし
て機能する回路部である。
れ、システムのリセットが解除されたならば、初期値生
成回路401が生成した初期値をカウンタ403に設定
してカウント動作を開始するとともに、システム同期信
号を1パルス出力し、その後一定間隔で同様にシステム
同期信号を出力する。また、システム同期信号を受け付
けたならば、初期値生成回路401が生成した初期値を
カウンタ403に設定してカウント動作を開始するとと
もに、システム同期信号を送出する。
図1に示した代表装置10または各装置11〜16のい
ずれの場合にも動作する回路であり、カウンタ403の
カウント値が一定の値となり、かつ、トリガ入力を受け
付けていた場合に、図示しない装置40の本体部に対し
てリセットなどの同期動作開始指示を出力する。
図1に示した代表装置10として機能する場合にのみ動
作する回路であり、外部から同期動作指示が与えられ、
かつ、カウンタ403のカウント値が所定の値となった
時点で、トリガを各装置に対して出力する。このよう
に、かかるトリガ信号出力回路405からカウンタの周
期長で出力されるトリガ出力が、他の装置のトリガ入力
となるのである。
グ同期システムのシステム構成を示す図である。同図に
示すように、このタイミング同期システムは、代表装置
50と各装置51〜56とからなるが、これらの装置5
0〜56の装置構成はそれぞれ図4に示すものとなる。
50は、代表装置として機能し、システム同期信号生成
回路402が生成したシステム同期信号を装置51およ
び54に出力する。その後、かかる装置51および54
が、装置52および55にシステム同期信号を出力し、
さらに、装置52および55が、装置53および56に
システム同期信号を出力することにより、各装置50〜
56の動作タイミングの同期を確保する。
作指示がおこなわれると、代表装置のトリガ出力回路4
05からトリガ出力がなされ、このトリガ出力を受け取
った各装置51〜56は、それぞれリセットなどの同期
動作を開始する。なお、本実施の形態では、代表装置5
0がトリガ出力をおこなうよう構成しているが、他の装
置がトリガ出力をおこなうこともできる。
50が一つのトリガ出力のみをおこなうこととしたが、
トリガ信号の信号線を増やしたり、トリガ信号をパルス
列とすれば、同期動作開始指示の種類を増やすこともで
きる。
数のトリガ信号を出力する場合を説明するためのタイミ
ングチャートである。同図に示すように、このタイミン
グチャートでは、最初のトリガ信号チェック60時には
トリガ信号Aの入力はなく、つぎのトリガ信号チェック
61時に入力が検出された。このトリガ信号Aとトリガ
信号Bは独立で、3回目のトリガ信号チェック時には、
トリガ信号Aの入力はなくなりトリガ信号Bが検出され
る。
ク時に同期動作Aをおこない、トリガ信号Bのトリガチ
ェック時に同期動作Bをおこなう。このように、複数の
トリガ信号を用いることにより、たとえばシステムのリ
セットと再設定のような複数の同期動作をおこなうこと
ができる。
る場合に、トリガ信号出力前の任意のタイミングで装置
40を含む全体の設定を変更した後にトリガ信号を出力
し、同期動作開始指示がアサートされた後に同期動作を
開始して本体の設定を同時に変更することもできる。
ングで設定を変更した後にトリガ信号を出力する場合を
説明するためのタイミングチャートである。同図に示す
ように、かかるシステムでは、装置Aの同期動作開始指
示がなされるまで、該装置Aに対して任意のタイミング
で設定A−1がセットされ、また、装置Bの同期動作開
始指示がなされるまで、該装置Bに対して任意のタイミ
ングで設定B−1がセットされる。
て同期動作開始指示71および72がなされると、この
タイミングで装置Aには設定A−2がセットされ、装置
Bには設定B−2がセットされる。
は各装置が独立に任意のタイミングで設定をおこない、
同期開始指示がなされた際に各装置の内部設定を同時に
変更することができる。なお、かかるA−1、A−2、
B−1およびB−2などの内部設定は、トリガ信号の種
類に応じて固有のものに変更することができる。
以外の装置として動作する場合の処理手順について説明
する。図8は、図4に示した装置40が代表装置以外の
装置として動作する場合の処理手順を示すフローチャー
トである。
ット入力が解除された後に(ステップS801)、シス
テム同期信号の入力待ちの状態となり(ステップS80
2否定)、システム同期信号が入力されたならば(ステ
ップS802肯定)、初期値がレジスタ指示であるか否
かを確認し(ステップS803)、各装置の初期値を、
実装位置から計算した値にするか、レジスタに定義した
値を使うかの選択をおこなう。レジスタ指示である場合
には(ステップS803肯定)、初期値をレジスタ設定
値とする(ステップS804)。
は(ステップS803否定)、実装位置から初期値を計
算し(ステップS805)、計算した初期値をカウンタ
403にセットする(ステップS806)。
ロックに応じてカウントアップし(ステップS80
7)、このカウント値が所定の値であるか否かを確認し
(ステップS808)、所定の値となった場合には(ス
テップS808肯定)、トリガ入力がなされているか否
かを確認する(ステップS809)。
は(ステップS809肯定)、同期動作の開始指示をお
こなう(ステップS810)。なお、カウンタ403の
カウント値が所定の値に達していない場合(ステップS
808否定)や、トリガ入力がなされていない場合(ス
テップS809否定)には、そのままステップS811
に移行する。
を確認し(ステップS811)、再同期指示がなされて
いる場合には(ステップS811肯定)、ステップS8
02に移行して同様の処理を繰り返し、再同期指示がな
されていない場合には(ステップS811否定)、同期
はずれとなっているか否かを確認する(ステップS81
2)。
(ステップS812否定)、ステップS807に移行し
てカウントアップから同様の処理を繰り返し、同期はず
れとなっている場合には(ステップS812肯定)、エ
ラー通知をおこなう(ステップS813)。
は、代表装置と各装置とを同じ構成にして、代表装置化
指示が入力された場合には図1に示した代表装置10と
して機能させ、該代表装置化指示が入力されずシステム
同期信号が入力された場合には装置11〜16として機
能させることとしたので、かかる装置を汎用的に幅広く
使用し、もって装置の生産コストの削減などを図ること
ができる。
各装置を信号線で接続する場合を示したが、本発明は、
システムの規模が大きくなって複数の筐体にまたがるよ
うな場合にも適用できる。
テムに適用した場合のシステム構成を示す図である。同
図に示すように、かかるシステムは、代表装置91a、
装置91bおよび装置91cを直列に接続した筐体91
と、代表装置92a、装置92bおよび装置92cを直
列に接続した筐体92とからなる。
が、システム全体の動作タイミングの同期を統括するも
のとすると、この代表装置91aを筐体92内の代表装
置92aと接続し、代表装置91aから代表装置92a
に対してシステム同期信号を送出させる。
の代表装置として位置づけられているものであるが、図
4に示したように、代表装置または装置として機能する
構成を有するため、この代表装置92aに対してシステ
ム同期信号を送出すると、該代表装置92aが単なる装
置として動作する。
様のものとすることにより、筐体にまたがるシステムで
あっても、各筐体ごとの構成を維持しつつ効率良く動作
タイミングの同期を確保することができる。
態1および2では、代表装置および各装置に配設される
同期回路に焦点をあてて説明したため、ここでは同期回
路以外の構成および動作について説明する。
う際の装置内部での転送時間調整を説明するための図で
ある。同図は、それぞれ同期回路122を有する装置1
20および121の間で信号転送をおこなう場合を示し
ている。なお、この同期回路122は、図4に示す同期
回路400と同様のものであり、図示しない代表装置か
らトリガ入力を受け付けた際に、同期動作開始指示をそ
れぞれ出力する。
期回路122から、同期動作開始指示が出力された際
に、装置間でおこなっている信号転送の転送時間に応じ
た装置内部の転送時間調整をおこなうよう構成してい
る。装置間でおこなっている信号転送は、この同期シス
テムの信号とは無関係である。装置間の距離に応じてケ
ーブルを取りかえるので、ケーブルの転送時間と同じ時
間分データをチップ内に保持している。ケーブルの転送
時間が3τであるならば、チップ内部でも3τ保持す
る。
置内部で使用する場合に、かかるデータを一旦装置外部
に出力し、転送先装置までの伝送長と同じ長さの経路を
介して該データを受信することとしていたが、これでは
装置周辺に配設する信号線が複雑化する。このため、こ
こでは転送時間の調整をそれぞれ装置内部でおこなうこ
とにより、信号線の単純化および物理リソースの低減を
図ることとしている。
ス動作をおこなう場合について説明する。図11は、同
期動作開始時にデータ転送の出力停止、入力停止および
入力保護を連続しておこなう場合を説明するための図で
ある。なお、同期回路123は、図4に示す同期回路4
00と同様のものであり、図示しない代表装置からトリ
ガ入力を受け付けた際に、同期動作開始指示をそれぞれ
出力する。
び132は、同期回路122から同期動作開始が出力さ
れたならばシーケンス動作を開始し、データ(信号)を
送出したならば、それぞれ出力を停止する。その後、同
図(b)に示すように、装置131および132がデー
タをそれぞれ受信したならば入力を停止し、さらに、同
図(c)に示すように、装置131および132は、そ
れぞれ入力保護をおこなう。
期回路123を用いることにより、データ転送の出力停
止、入力停止および入力保護というシーケンス動作を複
数の装置間で同期しておこなうこともできる。
は、転送時間の調整をそれぞれ装置内部でおこなうよう
構成したので、信号線の単純化および物理リソースの低
減を図ることができる。また、同期回路123から同期
動作開始が出力された際にシーケンス動作を開始するよ
う構成することにより、データ転送の出力停止、入力停
止および入力保護などのシーケンス動作を複数の装置間
で同期しておこなうことができる。
設けた同期回路内のカウンタを用いて動作タイミングの
同期を図ることとしたが、本発明はこれに限定されるも
のではなく、図12に示すように、同期回路141内部
のカウンタ142よりも大きなカウンタ143を該同期
回路141の外部に設け、このカウンタ143を用いて
システムの全装置間で同一値を確保することもできる。
グ同期システムを形成する各装置の持つカウンタが同じ
カウント値を有するため、そのカウント値をトレース時
に保持することにより、観測された事象の装置間での時
間関係を知ることができる。
発明によれば、代表装置が同期信号を装置に送出する際
に、第1の計数手段による計数を開始させ、装置が代表
装置から同期信号を受信した際に、第2の計数手段に対
して所定の初期値からの計数をおこなわせるよう構成し
たので、代表装置と装置の動作タイミングを効率良く同
期させることができるタイミング同期システムが得られ
るという効果を奏する。
定の代表装置化指示を受け付けたならば、代表装置とし
て同期信号を送出するとともに計数手段による計数を開
始させ、同期信号を受け付けたならば、装置として所定
の初期値からの計数を計数手段におこなわせるよう構成
したので、代表装置および装置の両者に用いることがで
きる装置が得られるという効果を奏する。
期信号を受け付けたならば、装置として機能して該同期
信号の送信元の装置までの伝送遅延量に対応する初期値
を計数手段に設定し、この初期値の設定後に計数手段に
よる計数動作を開始させるよう構成したので、同期信号
の送信元の装置から当該装置までの伝送遅延量などを踏
まえて、各装置の動作タイミングを効率良く同期させる
ことができる装置が得られるという効果を奏する。
リガを受け付け、かつ、計数手段の計数値が所定の値で
ある場合に、装置として該トリガに対応する動作を開始
させるよう構成したので、トリガに応答して各装置を同
時に動作させることができる装置が得られるという効果
を奏する。
定の代表装置化指示を受け付けたならば、同期信号を送
出するとともに、所定の初期値からの計数を計数手段に
おこなわせるよう構成したので、代表装置化指示に応答
した所望の計数制御をおこなうことができる装置が得ら
れるという効果を奏する。
表装置化指示を受け付け、かつ、所定の動作開始指示を
受け付けた際に、代表装置として該動作に対応するトリ
ガを出力するよう構成したので、代表装置化指示および
動作開始指示という2つの条件が成立する場合にのみト
リガを出力することができる装置が得られるという効果
を奏する。
表装置が同期信号を装置に送出する際に、第1の計数手
段による計数を開始させ、装置が代表装置から同期信号
を受信した際に、第2の計数手段に対して所定の初期値
からの計数をおこなわせるよう構成したので、代表装置
と装置の動作タイミングを効率良く同期させることがで
きるタイミング同期方法が得られるという効果を奏す
る。
ムのシステム構成を示すブロック図である。
イミングの同期確立の概念を説明するための図である。
ずれの検出要領を説明するための図である。
ることができる装置の回路構成の一例を示す図である。
ムのシステム構成を示す図である。
出力する場合を説明するためのタイミングチャートであ
る。
変更した後にトリガ信号を出力する場合を説明するため
のタイミングチャートである。
動作する場合の処理手順を示すフローチャートである。
システム構成を示す図である。
部での転送時間調整を説明するための図である。
ータ転送の出力停止、入力停止および入力保護)を連続
しておこなう場合を説明するための図である。
タを同期回路の外部に設ける場合を説明するための図で
ある。
トレースに用いる場合を説明するための図である。
Claims (7)
- 【請求項1】 同期信号を送出する代表装置と、該代表
装置から受け取った同期信号に基づいて前記代表装置と
同じ動作タイミングで動作する装置とを有するタイミン
グ同期システムにおいて、 前記代表装置は、 所定の値までの計数動作を巡回的におこなう第1の計数
手段と、 前記同期信号を前記装置に送出する際に前記第1の計数
手段による計数を開始させるよう制御する第1の制御手
段と、 を備え、 前記装置は、 前記所定の値までの計数動作を巡回的におこなう第2の
計数手段と、 前記代表装置から同期信号を受信した際に、所定の初期
値からの計数を前記第2の計数手段におこなわせるよう
制御する第2の制御手段と、 を備えたことを特徴とするタイミング同期システム。 - 【請求項2】 同期信号を送出する代表装置から受け取
った同期信号に基づいて前記代表装置と同じ動作タイミ
ングで動作する装置であって、 所定の値までの計数動作を巡回的におこなう計数手段
と、 前記同期信号を受け付けたならば、所定の初期値からの
計数を前記計数手段におこなわせるよう制御する制御手
段と、 を備えたことを特徴とする装置。 - 【請求項3】 前記制御手段は、 前記同期信号を受け付けた際に、前記同期信号の送信元
の装置までの伝送遅延量に対応する初期値を前記計数手
段に設定する初期値設定手段と、 前記初期値設定手段による初期値の設定後に前記計数手
段による計数動作を開始させる計数制御手段と、 を備えたことを特徴とする請求項2に記載の装置。 - 【請求項4】 他の装置から出力されたトリガを入力す
るトリガ入力手段と、前記トリガ入力手段がトリガを受
け付け、かつ、前記計数手段の計数値が所定の値である
場合に、該トリガに対応する動作を開始させる動作開始
制御手段と、をさらに備えたことを特徴とする請求項2
または3に記載の装置。 - 【請求項5】 前記制御手段は、所定の代表装置化指示
を受け付けたならば、同期信号を送出するとともに、所
定の初期値からの計数を前記計数手段におこなわせるよ
う制御することを特徴とする請求項2に記載の装置。 - 【請求項6】 前記代表装置化指示を受け付け、かつ、
所定の動作開始指示を受け付けた際に、該動作に対応す
るトリガを出力するトリガ出力手段をさらに備えたこと
を特徴とする請求項5に記載の装置。 - 【請求項7】 同期信号を送出する代表装置と、該代表
装置から受け取った同期信号に基づいて前記代表装置と
同じ動作タイミングで動作する装置とを有するシステム
のタイミング同期方法において、 前記代表装置が前記同期信号を前記装置に送出する際
に、所定の値までの計数動作を巡回的におこなう第1の
計数手段による計数を開始させるよう制御する第1の制
御工程と、 前記装置が前記代表装置から同期信号を受信した際に、
前記所定の値までの計数動作を巡回的におこなう第2の
計数手段に対して所定の初期値からの計数をおこなわせ
るよう制御する第2の制御工程と、 を含んだことを特徴とするタイミング同期方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32029099A JP3919990B2 (ja) | 1999-11-10 | 1999-11-10 | タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法 |
US09/626,963 US6326824B1 (en) | 1999-11-10 | 2000-07-27 | Timing synchronizing system, devices used in the system, and timing synchronizing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32029099A JP3919990B2 (ja) | 1999-11-10 | 1999-11-10 | タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001144736A true JP2001144736A (ja) | 2001-05-25 |
JP3919990B2 JP3919990B2 (ja) | 2007-05-30 |
Family
ID=18119864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32029099A Expired - Fee Related JP3919990B2 (ja) | 1999-11-10 | 1999-11-10 | タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6326824B1 (ja) |
JP (1) | JP3919990B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015173414A (ja) * | 2014-03-12 | 2015-10-01 | 株式会社デンソー | 電子制御装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6697382B1 (en) * | 2000-03-07 | 2004-02-24 | Cisco Technology Inc. | Distributing and synchronizing a representation of time between components of a packet switching system |
JP3698074B2 (ja) * | 2001-06-15 | 2005-09-21 | 日本電気株式会社 | ネットワーク同期方法、lsi、バスブリッジ、ネットワーク機器、およびプログラム |
US7219251B2 (en) * | 2003-05-09 | 2007-05-15 | Hewlett-Packard Development Company, L.P. | Programmable clock synchronizer |
US7100065B2 (en) * | 2003-05-09 | 2006-08-29 | Hewlett-Packard Development Company, L.P. | Controller arrangement for synchronizer data transfer between a core clock domain and bus clock domain each having its own individual synchronizing controller |
US7194650B2 (en) * | 2003-05-09 | 2007-03-20 | Hewlett-Packard Development Company, L.P. | System and method for synchronizing multiple synchronizer controllers |
US6864722B2 (en) * | 2003-05-09 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Phase detector for a programmable clock synchronizer |
US7533285B2 (en) * | 2004-04-22 | 2009-05-12 | Hewlett-Packard Development Company, L.P. | Synchronizing link delay measurement over serial links |
US7340631B2 (en) * | 2004-07-23 | 2008-03-04 | Hewlett-Packard Development Company, L.P. | Drift-tolerant sync pulse circuit in a sync pulse generator |
US7382847B2 (en) * | 2004-07-23 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Programmable sync pulse generator |
US7119582B2 (en) * | 2004-07-23 | 2006-10-10 | Hewlett-Packard Development Company, Lp. | Phase detection in a sync pulse generator |
US20060023819A1 (en) * | 2004-07-29 | 2006-02-02 | Adkisson Richard W | Clock synchronizer |
US7436917B2 (en) * | 2004-07-29 | 2008-10-14 | Hewlett-Packard Development Company, L.P. | Controller for clock synchronizer |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6048955B2 (ja) * | 1977-02-28 | 1985-10-30 | ソニー株式会社 | ホワイトバランス調整装置 |
JPS5698660A (en) * | 1980-01-09 | 1981-08-08 | Advantest Corp | Frequency measuring device |
JPH0537819A (ja) * | 1991-07-31 | 1993-02-12 | Matsushita Electric Ind Co Ltd | 振幅制御回路 |
JP3314791B2 (ja) | 1993-08-20 | 2002-08-12 | 株式会社安川電機 | マルチプロセッサシステムの同期化方式 |
JPH07230440A (ja) | 1994-02-21 | 1995-08-29 | Matsushita Electric Works Ltd | マイコンの暴走監視復旧方法および回路 |
JPH07261939A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | ディスク装置におけるフォーマット制御方法及びその装置 |
KR0136285Y1 (ko) * | 1996-07-05 | 1999-03-30 | 김광호 | 신호펄스간의 시간측정기능을 갖는 카운터 제어장치 |
JPH1146189A (ja) | 1997-07-28 | 1999-02-16 | Oki Electric Ind Co Ltd | クロック位相同期回路 |
-
1999
- 1999-11-10 JP JP32029099A patent/JP3919990B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-27 US US09/626,963 patent/US6326824B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015173414A (ja) * | 2014-03-12 | 2015-10-01 | 株式会社デンソー | 電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US6326824B1 (en) | 2001-12-04 |
JP3919990B2 (ja) | 2007-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001144736A (ja) | タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法 | |
CN100559356C (zh) | 跨不同时钟域的数据信号传输方法 | |
IL145275A (en) | Elastic interface equipment and method for it | |
JP2012523616A (ja) | マルチプロセッサデータ処理システムにおけるデバッグシグナリング | |
JP5107704B2 (ja) | バスシステムの制御方法、バスシステムの装置およびバスシステム | |
JP3457459B2 (ja) | 外部クロック周波数で送られるデータを内部クロック周波数と同期させる方法及び倍数クロック変換器 | |
US20100315134A1 (en) | Systems and methods for multi-lane communication busses | |
WO2007097008A1 (ja) | データ受信装置及びデータ送信装置 | |
US7436917B2 (en) | Controller for clock synchronizer | |
US6571346B1 (en) | Elastic interface for master-slave communication | |
JP2007293845A (ja) | 直列データ源からのデータを並列フォーマットで読取る方法および装置 | |
EP1573574B1 (en) | Synchronisation of semi-synchronous processing elements | |
WO2009147797A1 (ja) | 試験装置、伝送回路、試験装置の制御方法および伝送回路の制御方法 | |
JP2007052515A (ja) | シリアルデータ転送システムおよびシリアルデータ転送方法 | |
JP4547821B2 (ja) | 異周期シーケンサの排他制御回路 | |
JP4750505B2 (ja) | クロック切り換え回路 | |
US6885714B1 (en) | Independently roving range control | |
JP3412927B2 (ja) | フレーム同期回路 | |
JP3580763B2 (ja) | データ送受信装置 | |
JP2006157271A (ja) | シリアル伝送装置の同期方法 | |
JPH02122317A (ja) | クロック切り替え制御方式 | |
GB2444745A (en) | Data transfer between a master and a slave | |
JP2006092072A (ja) | 回路機能検証方法 | |
JP5315882B2 (ja) | 半導体装置及び通信方法 | |
JP2005165747A (ja) | 検証システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |