JP2001144622A - データ符号化用コード及び方法 - Google Patents

データ符号化用コード及び方法

Info

Publication number
JP2001144622A
JP2001144622A JP2000298174A JP2000298174A JP2001144622A JP 2001144622 A JP2001144622 A JP 2001144622A JP 2000298174 A JP2000298174 A JP 2000298174A JP 2000298174 A JP2000298174 A JP 2000298174A JP 2001144622 A JP2001144622 A JP 2001144622A
Authority
JP
Japan
Prior art keywords
bits
code
data
codeword
data bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000298174A
Other languages
English (en)
Inventor
Francesco Rezzi
レッツィ フランセスコ
Marcus Marrow
マーロー マルカス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRONICS Inc
STMicroelectronics lnc USA
Original Assignee
ST MICROELECTRONICS Inc
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRONICS Inc, STMicroelectronics lnc USA filed Critical ST MICROELECTRONICS Inc
Publication of JP2001144622A publication Critical patent/JP2001144622A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/098—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit using single parity bit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 コンピュータディスク等の磁気媒体上に記憶
されるデータをコード化する改良した技術を提供する。 【解決手段】 本発明によれば、コードワードが第一グ
ループのデータビットと、第二グループのデータビット
を表すコードビットとを有している。従来のコードと異
なり、このようなコードワードを有する本発明コードは
高効率であり且つエラー伝搬が小さい。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大略、信号コード
化技術に関するものであって、更に詳細には、例えばコ
ンピュータディスク等の磁気媒体上に記憶即ち格納させ
るためのデータコード化技術に関するものである。
【０００２】
【従来の技術】ディスクドライブ即ちディスク駆動装置
等の周辺コンピュータ装置の動作速度は、しばしば、コ
ンピュータのエンジニアがより高速のコンピュータシス
テムを設計することの妨げとなっている。今日のコンピ
ュータシステムの心臓部であるマイクロプロセサの速度
は過去数年において劇的に増加している。然しながら、
今日のディスクドライブ及び半導体メモリ回路の速度は
遅れをとっている。従って、これらの速度が遅い周辺装
置は、典型的に、コンピュータシステムの全体的な速度
を制限している。何故ならば、システムマイクロプロセ
サは、これらの周辺装置へ及びそれらからのデータ転送
を実効的に「遅滞化」させねばならないからである。即
ち、これらの遅い周辺装置は「遅延における弱い連結
部」である。新しいラムバス（ＲＡＭＢＵＳ）（商標）
アーキテクチャは、次世代の半導体メモリ回路を次世代
のマイクロプロセサと同じか又はそれより高速のものと
させることが有望である。然しながら、ディスクドライ
ブ技術においてはこの程度の速度を増加させるブレーク
スルーは存在していない。
【０００３】従来のデータコード化技術は、更に、多く
のディスクドライブの既に遅いデータ転送速度を更に低
下させる可能性がある。例えば、多くのデータコードは
比較的効率の悪いものであり、即ち、データビット当た
り比較的多数のコードビットを使用するものであり、従
って、ディスクドライブの実効的な書込速度を著しく減
少させる可能性がある。
【０００４】更に、多くのデータコードは拙い設計に基
づくものであり、従ってディスクドライブの実効的な読
取速度を著しく減少させる可能性がある。特に、システ
ムプロセサが初期的に読取エラーを検知すると、それは
従来のエラー補正技術を使用してそのエラーを補正する
ことを試みる。そのプロセサがこれらの技術を使用して
そのエラーを補正することが不可能である場合には、該
プロセサはディスクドライブに対してそのデータを再度
読取るべく命令する。然しながら、エラー検知、エラー
補正、データ再読取は時間のかかる動作であり、そのこ
とはディスクドライブの実効読取速度を著しく低下させ
る可能性がある。
【０００５】図１は従来のディスクドライブ書込チャン
ネル１０のブロック図であって、それはデータを従来の
ランレングス制限（ＲＬＬ）コードワードからなる非ゼ
ロ復帰インターリーブ（ＮＲＺＩ）シーケンスへデータ
をコード化するエンコーダ１２を有している。書込チャ
ンネル１０は、更に、このＮＲＺＩシーケンスのコード
ワードを対応する非ゼロ復帰（ＮＲＺ）シーケンスのコ
ードワードへ変換する前コーダ１４を有している。書込
ヘッドドライバ回路１６は、このＮＲＺシーケンスのコ
ードワードを書込ヘッド１８へ供給し、該書込ヘッドは
そのコードワードをハードディスク等の磁気記憶（格
納）媒体２０上へ書込む。
【０００６】然しながら、従来のＲＬＬコーディング技
術は、しばしば、チャンネル１０が媒体２０へデータを
書込むことが可能な速度を制限し、従って、チャンネル
１０と媒体２０とを包含するディスクドライブのデータ
書込速度を制限している。図３及び４に関連して以下に
説明するように、ＲＬＬコードワードは、しばしば、比
較的効率の悪いものであり、且つこの非効率性は、チャ
ンネル１０が媒体２０へデータを書込むことの可能な実
効速度を制限する。従って、不可能でないとしても、従
来のＲＬＬコーディング技術を使用してデータ書込速度
を著しく向上させることは困難である。
【０００７】図２は従来の読取チャンネル２２のブロッ
ク図であり、それは書込チャンネル１０（図１）が記憶
媒体２０へ書込んだＲＬＬコードワードからなるＮＲＺ
シーケンスを読取る。読取チャンネル２２は、媒体２０
上へ格納されているコードワードを読取且つ対応する読
取信号を発生する読取ヘッド２４を有している。読取回
路２６は読取信号を増幅し、ビタビ（Ｖｉｔｅｒｂｉ）
検知器２８が読取信号からのＲＬＬコードワードからな
るＮＲＺシーケンスを回復する。後コーダ３０が回復さ
れたＮＲＺシーケンスを対応するＮＲＺＩシーケンスへ
変換し、且つデコーダ３２がそのＮＲＺＩシーケンスを
読取データへデコードする。読取エラーがないものと仮
定すると、回復されたＮＲＺシーケンス、ＮＲＺＩシー
ケンス、及び読取データは、夫々、前コーダ１４によっ
て発生されたＮＲＺシーケンス、エンコーダ１２によっ
て発生されたＮＲＺＩシーケンス、及びエンコーダ１２
へ供給された書込データ（図１）と夫々同一である。従
って、読取チャンネル２２は、実効的には書込チャンネ
ル１０の反転したものである。
【０００８】然しながら、従来のＲＬＬコーディング技
術は、しばしば、チャンネル２２が媒体２０からデータ
を読取ることが可能な速度を制限し、従って、チャンネ
ル２２と媒体２０とを包含するディスクドライブのデー
タ読取速度を制限している。図１に関連して上に説明し
たように、ＲＬＬコードワードは比較的非効率的なもの
であり、この非効率性は、チャンネル２２が媒体２０か
らデータを読取ることが可能な実効速度を制限する。更
に、図３及び４に関連して以下に説明するように、ＲＬ
Ｌコードワードはデータ読取信号の信号対雑音比（ＳＮ
Ｒ）を著しく劣化させる場合がある。然しながら、この
非効率性及び劣化されたＳＮＲは、チャンネル２２が媒
体２０からデータを読取ることが可能な実効速度を制限
する。従って、不可能でないとしても、従来のＲＬＬコ
ーディング技術を使用してデータ読取速度において著し
い改善を実現することは困難である。
【０００９】図３乃至１０を参照して、従来のデータ読
取／書込及びコード化技術の一般的な説明を、後に説明
する本発明概念をより良く理解するための基礎として以
下に説明する。これらの従来の技術に関する多数の詳細
な説明が存在しており、例えばＪａｎ Ｗ． Ｂｅｒｇ
ｍａｎｓ著「デジタルベースバンド送信（Ｄｉｇｉｔａ
ｌ Ｂａｓｅｂａｎｄ Ｔｒａｎｓｍｉｓｓｉｏｎ）」
等の文献がある。
【００１０】図３及び４を参照して、従来のＲＬＬコー
ド化技術及びコードワードについて説明する。一般的
に、ＲＬＬコードワードがデータワードの代わりにコン
ピュータディスク上に記憶即ち格納される。何故なら
ば、コードワードは、データワードが常に有するもので
はない所望のパラメータを有するべく選択することが可
能だからである。以下に説明するように、読取チャンネ
ル２２（図２）は適切な動作のためにこれらのパラメー
タに依存する。
【００１１】図３はデータワード４０及びそれと等価な
ＲＬＬコードワード４２を示している。ワード４０はデ
ータビットＤ0−Ｄaを有しており、且つコードワード４
２はコードビットＣ0−Ｃbを有しており且つｘ／ｙＲＬ
Ｌ（ｄ／ｋ）コードと互換性がある。パラメータｘ／ｙ
はＲＬＬコードの効率であり、且つコードワード４２が
ｘ＝ａ＋１データビットをｙ＝ｂ＋１コードビットでエ
ンコード即ちコード化することを表している。従って、
ｘ／ｙの比が高ければ高いほど、各データビットに対し
て書かれ且つ読取られるコードビットの数はより少な
く、従って与えられた数のデータビットに対するデータ
書込及びデータ読取速度は一層速くなる。逆に、ｘ／ｙ
の比が低ければ低いほど、各データビットに対して書込
まれ且つ読取られるコードビットの数はより多くなり、
従って与えられた数のデータビットに対するデータ書込
及びデータ読取速度は益々遅くなる。パラメータｄは連
続するコードビット遷移の間において必要とされるコー
ドビットＣの最小数であり、且つパラメータｋは連続す
るコードビット遷移の間に許容されるコードビットＣの
最大数である。例えば、二進コードシーケンス０１及び
１０は０から１及び１から０へのコードビット遷移を夫
々有しており、且つｘ／ｙＲＬＬ（０／７）コードは二
進シーケンス１０１００００００００１を有する場合が
あり、それは、夫々、連続するコードビット遷移の間で
０ビット（最小）及び７ビット（最大）を有している。
ビタビ検知器２８（図１）は読取ヘッド２４及び読取回
路２６を有する読取チャンネル２２の部分の応答、及
び、多分、状態シーケンスが存在する場合にはそのコー
ドの状態シーケンスに基づく構造を有する状態マシンを
有している。更に、検知器２８又は別のクロック検知器
（不図示）は読取ヘッド２４からの読取信号をサンプリ
ングするための読取クロック信号を同期させるためにコ
ードビット遷移を使用する。
【００１２】図４は８／９ＲＬＬ（０／７）コードと互
換性のあるコードシーケンス４４の最初の３個のコード
ワード４２ａ，４２ｂ，４２ｃを示している。ｄ＝０で
あるので、コードビット遷移の間にコードビットは必要
ではない。即ち、シーケンス４４は二進シリーズ０１０
１０１におけるような連続したコードビット遷移を有す
ることが可能である。シーケンス４４が連続するコード
ビット遷移間においてｋ＝７個を超えるコードビットが
有することがないことを確保するために、各コードワー
ド４２ａ−４２ｃは、１つ又はそれ以上の予め定めたコ
ードワードセクション内において少なくとも１つの夫々
の遷移を有するように選択されている。例えば、各夫々
のコードワード４２ａ−４２ｃのコードワードセクショ
ン４６ａ−４６ｃ（Ｃ0−Ｃ3）及び４８ａ−４８ｃ（Ｃ
6−Ｃ8）の両方において少なくとも１個の遷移を有する
ことは、シーケンス４４が連続するコードビット遷移の
間で７個を超えるビットを有することがないことを保証
する。
【００１３】然しながら、それらは、典型的に、比較的
小さなエラー伝搬を有するように設計されているので、
ＲＬＬコードは、しばしば、比較的に効率に悪いもので
ある。上述したように、このような非効率性は、書込及
び読取チャンネル１０及び２２（図１及び２）のデータ
転送速度を減少させる。例えば、８／９ＲＬＬコードワ
ードは８ビット（１バイト）のデータを表す。９ビット
コードワードにおいてエラーが存在する場合には、高
々、１バイトのデータにおいて読取エラーが存在する。
２つの連続する８／９コードワードの間の境界を横断し
てエラーが存在する場合には、高々２バイトのデータに
おける読取エラーが存在する。従って、８／９ＲＬＬコ
ードのエラー伝搬は１バイトと２バイトの間である。一
方、１６／１７コードワードは２バイトのデータを表す
ものであるから、コードワードエラーは最大で２バイト
のデータにおける読取エラーを発生する場合があり、且
つ境界を横断してのエラーは最大で４バイトのデータに
おいて読取エラーを発生する場合がある。従って、１６
／１７ＲＬＬコードのエラー伝搬は８／９ＲＬＬコード
のそれのほぼ２倍である。従って、短いコードワードを
有するＲＬＬコードは、典型的に、より長いコードワー
ドを有するＲＬＬコードよりも一層効率が悪いものであ
るが、短ワードＲＬＬコードは、しばしば、好適なもの
である。何故ならば、それはより小さなエラー伝搬を有
するものだからである。
【００１４】更に、ＲＬＬコードは、典型的に、特定の
タイプの読取エラーの発生を減少させるように設計され
ているので、ＲＬＬコードシーケンスは、しばしば、比
較的な大きな数のビット遷移を有している。この比較的
高い率のビット遷移は、典型的に、読取信号のＳＮＲを
低下させ、従って、典型的に、読取チャンネル２２（図
２）の精度及び実効速度を減少させる。例えば、最大遷
移率（ＭＴＲ）コードは、３つの連続した誤りコードビ
ットであるトライビット読取エラーの発生を取除くか又
は減少させるように設計されているポピュラーなＲＬＬ
コードである。トライビットエラーは、典型的に、例え
ば１０１が誤って０１０として読取られる場合のよう
に、２つのビット線を有する３ビットシーケンスにおい
て発生する。従って、ＭＴＲコードは、典型的に、連続
するコードビット遷移からなる長いシーケンスを回避す
るように構成されている。然しながら、ＭＴＲコード
は、かなりの数のエラーがトライビットエラーではない
場合には殆ど精度を増加させることが可能なものではな
い。
【００１５】図５−８を参照して、ＮＲＺＩ及びＮＲＺ
シーケンスについて説明する。以下に説明するように、
書込チャンネル１０（図１）におけるＮＲＺＩからＮＲ
Ｚへの変換、及び読取チャンネル２２（図２）における
ＮＲＺからＮＲＺＩへの変換の組合わせは、書込ヘッド
１８又は読取ヘッド２４の逆接続がデータエラーを発生
することを防止する。典型的に、書込ヘッド１８及び読
取ヘッド２４は、各々、２つの接続端子を有している。
ヘッド１８及び２４の極性は、これらの端子がどのよう
にして、夫々、書込回路１６及び読取回路２６へ接続さ
れているかに依存する。例えば、正の極性を有するよう
に接続されている場合には、書込ヘッド１８は回路１６
からのコードビットを反転させることはなく、従って、
回路１６からの論理０を論理０として書込み且つ回路１
６からの論理１を論理１として書込む。逆に、負の極性
を有するように接続されている場合には、書込ヘッド１
８は回路１６からのコードビットを反転し、従って回路
１６からの論理０を論理１として書込み且つ回路１６か
らの論理１を論理０として書込む。読取ヘッド２４につ
いても同様の解析を行うことが可能である。従って、書
込及び読取の両方のヘッド１８及び２４が同一の極性
（正又は負のいずれか）を有するように接続されている
場合には、読取チャンネル２２によって発生される読取
データは書込チャンネル１０へ入力される書込データと
同一の極性を有している。然しながら、書込及び読取ヘ
ッド１８及び２４が異なる極性を有するように接続され
ている場合には、読取データは書込データと異なる極性
を有しており、従って、壊滅的な読取エラーが発生す
る。然しながら、今日の製造技術は、このような逆極性
ヘッド接続を比較的一般なものとしている。従って、図
７及び８に関して以下に説明するように、ＮＲＺＩ−Ｎ
ＲＺ−ＮＲＺＩ変換が使用される。何故ならば、それは
このようなヘッド極性エラーを相殺させるからである。
【００１６】図５はＮＲＺＩシーケンスをＮＲＺシーケ
ンスへ変換するプレコーダ即ち前コーダ１４（図１）の
概略図である。前コーダ１４はＸＯＲゲート５０を有し
ており、それは入力端子５２上において複数個のビット
からなるＮＲＺＩシーケンスを受取り且つ出力端子５４
上に複数個のビットからなる対応するＮＲＺシーケンス
を供給する。前コーダ１４は、又、ＸＯＲゲート５０の
入力端子５８と出力端子５４との間に接続されている一
次遅延５６を有している。従って、次式が成立する。
【００１７】
【数１】
【００１８】尚、＋と○とを組合わせた記号はＸＯＲ演
算に対する数学的記号であり且つＴは離散的時刻を表
す。
【００１９】動作について説明すると、例えばエンコー
ダ（図１）からのシーケンスのような複数個のビットか
らなる任意のシーケンスは、任意的に、ＮＲＺＩシーケ
ンスとしてラベル付けすることが可能であり、且つ前コ
ーダ１４はこのシーケンスを複数個のビットからなる対
応するＮＲＺへ変換する。
【００２０】図６はポストコーダ、即ち後コーダ３０
（図２）の概略図であって、それはＮＲＺシーケンスを
ＮＲＺＩシーケンスへ変換する。後コーダ３０はＸＯＲ
ゲート６０を有しており、それは入力端子６２上におい
て複数個のビットからなるＮＲＺシーケンスを受取り且
つ出力端子６４上において複数個のビットからなる対応
するＮＲＺＩシーケンスを供給する。後コーダ３０は、
更に、入力端子６２と別の入力端子６８との間に接続さ
れている一次遅延６６を有している。従って、次式が成
立する。
【００２１】
【数２】
【００２２】動作について説明すると、例えば、ビタビ
検知器２８（図２）からのシーケンスのような複数個の
ビットからなる任意のシーケンスはＮＲＺシーケンスと
して任意的にラベル付けすることが可能であり、且つ後
コーダ３０はこのシーケンスを対応する複数個のビット
からなるＮＲＺＩシーケンスへ変換する。図７及び８を
参照して以下に説明するように、前コーダ１４（図５）
の出力端子５４が後コーダ３０の入力端子６２へ結合し
ている場合には、ＮＲＺＩｉｎT＝ＮＲＺＩｏｕｔTであ
る。
【００２３】図７は前コーダ１４（図５）と後コーダ３
０（図６）を使用したＮＲＺＩ−ＮＲＺ−ＮＲＺＩ変換
の１例を示している。０１０１１０の二進ＮＲＺＩシー
ケンス及びＮＲＺT-1（時間における遅延５６の出力）
＝０を仮定する。第一に、前コーダ１４がＮＲＺＩシー
ケンスの第一ビット（この例における最も右側のビッ
ト）から開始し且つＮＲＺＩシーケンスの最後のビット
（この例における最も左側のビット）で終了する変換の
ＮＲＺＩからＮＲＺの部分を実施する。従って、その結
果発生するＮＲＺシーケンスは１１００１００であり、
それは第一ビットとしてＮＲＺT-1を包含している。そ
のビットがＮＲＺＩシーケンスのビットの間であるよう
にＮＲＺシーケンスを互い違いとさせることにより、Ｎ
ＲＺＩシーケンスはＮＲＺシーケンスの派生物であるこ
とを理解することが可能である。即ち、ＮＲＺＩT＝１
である場合には、ＮＲＺシーケンスの対応するビット間
において遷移が発生する。逆に、ＮＲＺＩT＝０である
場合には、ＮＲＺシーケンスの対応するビット間におい
て遷移が発生することはない。例えば、ＮＲＺＩシーケ
ンスの第二ビット（右側から）は論理１であり、且つＮ
ＲＺシーケンスの第二及び第三ビットは、夫々、論理０
及び論理１である。従って、ＮＲＺＩT+1＝論理１は、
ＮＲＺTとＮＲＺT+1との間には遷移が存在していること
を表している。同様に、ＮＲＺＩシーケンスの４番目の
ビットは論理０であり、且つＮＲＺシーケンスの第四及
び第五ビットは論理０である。従って、ＮＲＺＩT+3＝
論理０は、ＮＲＺT+2とＮＲＺT+3との間には遷移が存在
していないことを表している。次に、後コーダ３０は、
ＮＲＺシーケンスの最初（最も右側）のビットから開始
して最後の（最も左側）ビットで終了する変換のＮＲＺ
からＮＲＺＩの部分を実施する。従って、その結果発生
するＮＲＺＩシーケンスは０１０１１０であり、それは
開始した時のＮＲＺＩシーケンスと同一である。
【００２４】図８は、ＮＲＺＩ−ＮＲＺ−ＮＲＺＩ変換
が負のヘッド極性を相殺する能力を示している。例え
ば、書込ヘッド１８（図１）又は読取ヘッド２４（図
２）のいずれかであって両方ではないものが負の極性を
有するように接続されている場合に、ビタビ検知器２８
（図２）がＮＲＺ を発生する。尚、本明細書におい
て、英文字記号の後にアンダーラインを付したものはそ
の英文字記号の反転したものであることを表す。然しな
がら、この反転にも拘わらず、後コーダ３０はオリジナ
ルのＮＲＺＩシーケンス０１０１１０を回復する。
【００２５】図９を参照すると、パリティは、非コード
化データにおけるエラーを検知するために使用される技
術である。例えば、二進データバイトＤが転送される前
に、その値がビットＤ0−Ｄ7の値に依存するパリティビ
ットＰを割り当てる。ＤとＰの組合わせが９ビットパリ
ティワード７２を形成する。偶数パリティの場合には、
Ｐの値は、ワード７２における「１」の総数が偶数であ
るようなものである。従って、Ｄにおける「１」の数が
奇数である場合には、Ｐ＝１である。同様に、Ｄにおけ
る「１」の数が偶数である場合には、Ｐ＝０である。奇
数パリティの場合には、Ｐの値は、ワード７２における
「１」の総数が奇数であるようなものである。従って、
Ｄにおける「１」の数が奇数である場合には、Ｐ＝０で
ある。同様に、Ｄにおける「１」の数が偶数である場合
には、Ｐ＝１である。例えば、Ｄ＝１０１０１０１０で
ある場合には、Ｄ内には４個の「１」が存在する。従っ
て、偶数パリティの場合にはＰ＝０であり、奇数パリテ
ィの場合にはＰ＝１である。同様に、Ｄ＝１０１０１０
１１である場合には、Ｄ内には５個の「１」が存在して
いる。従って、偶数パリティの場合にはＰ＝１であり、
奇数パリティの場合にはＰ＝０である。従って、ワード
７２はワード７２のパリティをチェックするデコーダ
（不図示）ヘ送信される。そのパリティが正しくない場
合には、デコーダはワード７２がエラーを有するものと
して識別する。従って、その場合には、従来のエラー補
正技術を使用してＤの正しい値を回復しようとする。
【００２６】非コード化データにおけるエラー検知のた
めにパリティが広く使用されているが、ＲＬＬコード化
データにおけるエラー検知のためには殆ど使用されてい
ない。
【００２７】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、コードワードの効率を改善することを目的
とする。本発明の別の目的とするところは、エラー検知
を改善したコードワードを提供することである。本発明
の更に別の目的とするところは、コンピュータディスク
等の磁気媒体上に格納するデータをコード化する改良し
た技術を提供することである。
【００２８】
【課題を解決するための手段】本発明の１つの側面によ
れば、コードワードは第一グループのデータビット、及
び第二グループのデータビットを表すコードビットを有
している。本発明の別の側面においては、コードビット
の間でのビット遷移の最小の確率が存在している。本発
明の更に別の側面においては、コードワードはパリティ
ビットを有している。
【００２９】従来のコードと異なり、本発明のこのよう
なコードワードを有するコードは、高効率であり且つエ
ラー伝搬が小さい。更に、より少ないビット遷移とする
ことにより、このようなコードワードからなるシーケン
スが発生する読取ノイズはより少なく、従って従来のコ
ードワードからなるシーケンスと比較して読取エラーを
発生する数はより少ない。更に、このようなコードワー
ドは、コード化したデータに対する公知のエラー検知技
術と比較して、改善したエラー検知を行うことを可能と
するパリティビットを有することが可能である。
【００３０】
【発明の実施の形態】図１０は、本発明の１実施例に基
づく、データワード１００及び対応するＲＬＬコードワ
ード１０２の概略図である。以下に説明するように、複
数個のコードワード１０２からなるシーケンスは著しく
効率的なものであり且つ従来のコードワードからなるシ
ーケンスと比較して著しく少ない数のコードビット遷移
を有している。更に、関連するＲＬＬコードのエラー伝
搬は、コード効率が比較的高いものであっても比較的小
さい。従って、書込チャンネルは、典型的に、従来のコ
ードワードのシーケンスを書込むことが可能な場合より
も一層迅速にこのようなコードワードからなるシーケン
スを書込むことが可能であり、且つ従来のコードワード
からなるシーケンスを読取ることが可能であるよりも一
層迅速にこのようなコードワードからなるシーケンスを
読取ることが可能である。
【００３１】１実施例においては、コードワード１００
は３個のデータバイト１０４ａ，１０４ｂ，１０４ｃを
有しており、且つコードワード１０２は、コード化した
部分１０６とコード化していない部分１０８とを包含す
る２４／２５ＲＬＬ（０／１４）コードワードである。
コード化した部分１０６はこの場合には１７個のコード
ビットＣ0−Ｃ16である多数のコードビットＣを有して
おり、それはデータバイト１０４ａ及び１０４ｂを表
す。逆に、非コード化部分１０８はコードビットを有す
ることはなく、その代わりに、データバイト１０４ｃの
データビットＤC0−ＤC7を有している。即ち、非コード
化部分１０８はデータバイト１０４ｃと同一である。コ
ードワード１０２からなるシーケンスが連続する遷移の
間で１４個を超えるビットを有することがないことを確
保するために、コード化部分１０６は、コードビットか
らなる次のセクション、即ち最初の３個のビットＣ0−
Ｃ2、中間の１１個ビットＣ3−Ｃ13、最後の３個のビッ
トＣ14−Ｃ16の各々内に少なくとも１個の遷移が存在す
るように選択される。然しながら、その他の実施例にお
いては、コードワード１０２は異なるｘ／ｙ及びｄ／ｋ
を有することが可能であり、コード化及び非コード化部
分１０６及び１０８は異なる長さを有することが可能で
あり、且つコード化部分１０６は異なるコードビット遷
移セクションを有することが可能である。
【００３２】従来のコードワードからなるシーケンスよ
りも一層高い効率を有するということに加えて、コード
ワード１０２からなるシーケンスは、又、従来のコード
ワードからなるシーケンスよりもその効率に関してより
低いエラー伝搬を有している。このより低いエラー伝搬
は、単に１つの部分ではなく２つの部分を有するコード
ワード１０２に起因している。例えば、非コード化部分
１０８におけるエラーは高々１つのデータバイト１０４
ｃにおいてデータエラーを発生する。同様に、コード化
部分１０６におけるエラーは高々２つのデータバイト１
０４ａ及び１０４ｂにおいてデータエラーを発生する。
更に、コード化部分１０６はコードワード１０２からな
るシーケンスにおける非コード化部分１０８によって分
離されているので、境界を横断してのエラーは高々３個
のデータバイト１０４ａ，１０４ｂ，１０４ｃにおいて
データエラーを発生する。従って、図４に関連して説明
した１６／１７コードワードのような従来のコードワー
ドからなるシーケンスと比較して、コードワード１０２
からなるシーケンスは著しくより高い効率（２４／２５
対１６／１７）を有すると共に、著しくより低いエラー
伝搬（１及び３バイトの間対２及び４バイトの間）を有
している。更に、以下に説明するように、コードワード
１０２は、コードワード１０２からなるシーケンスが更
により低いエラー伝搬を有するように構成することが可
能である。
【００３３】図１０を参照すると、本発明の別の実施例
においては、コードワード１０２は、コード化部分１０
６がそれが記憶即ち格納される形態である。典型的にＮ
ＲＺ形式において可及的に最も少ない数の遷移を有する
ように選択される最小遷移確率（ＭＴＰ）ＲＬＬコード
化技術に従って設計されている。このことは、読取信号
のＳＮＲを増加させ、従って初期的な読取精度を改善
し、従って、コードワード１０２からなるシーケンスを
読取る読取チャンネルの実効読取速度を改善させる。特
に、従来技術と異なり、単一ビット及びトライビットエ
ラーの組合わせが全初期的読取エラーのうちの約９９％
を構成し、単一ビットエラーが全初期的読取エラーのう
ちの約８０％を構成し且つトライビットエラーが全初期
的読取エラーのうちの単に１９％を構成するに過ぎない
ものであることが判明した。従って、全初期的読取エラ
ーにおける最大の全体的な減少を与えるために、コード
は可及的に少ない数の単一ビットエラーを発生するよう
に設計されるべきであることが明らかである。更に、単
一ビットエラーの主要な発生原因は読取中のコードワー
ドからなるシーケンスにおけるビット遷移であることが
判明した。即ち、遷移が多ければ多い程単一ビットエラ
ーが多く、且つ遷移が少なければ少ない程、単一ビット
エラーは少ない。従って、その他の全てのことが等しい
場合において、最も少ない数のコードビット遷移を有す
るコードワードからなるシーケンスは平均で最も少ない
数の読取エラーを発生させることとなる。これらの知見
に基づいて、本発明者らはＭＴＰ ＲＬＬコーディング
技術を開発した。
【００３４】例示的な目的のために、コードワード１０
２を有する２４／２５ＭＴＰＲＬＬ（０／１４）コード
に対する開発プロセスについて説明するが、その他のＭ
ＰＴＲＬＬコードを開発するために同様のプロセスを使
用することが可能であることは勿論である。
【００３５】第一に、コード設計者が可及的に最も少な
い数の遷移を有するコード化部分１０６を選択する。そ
れらは１７個のコードビットを包含しているので、２17
個の可能なコード化部分１０６が存在している。これら
の部分１０６は夫々の対のデータバイト１０４ａ及び１
０４ｂ（全体で１６データビット）を表すものであるか
ら、可能な部分１０６のうちの半分（２16）のみを使用
する。従って、設計者は、最初に、以下の遷移セクショ
ン、即ちＣ0−Ｃ2、Ｃ3−Ｃ13、Ｃ14−Ｃ16の各々にお
いて少なくとも１個の遷移を有することがないコード部
分１０６を全て廃棄する。それらは格納（記憶）のため
にＮＲＺＩからＮＲＺドメインへ変換されるので、コー
ド部分１０６は、それらがＮＲＺドメインにおいてこの
遷移パターンを有するように選択される。図８に関連し
て上に説明したように、ＮＲＺＩシーケンスにおける
「１」は、対応するＮＲＺシーケンスにおける遷移を表
す。従って、遷移セクションの各々において少なくとも
１個の「１」を有することのないコードワードを廃棄す
ることによって、設計者はＮＲＺドメインにおいて与え
られた遷移条件を満足することのないコード化部分１０
６を廃棄する。残りのコード化部分１０６から、設計者
はＮＲＺドメインにおいて最も少ない数のビット遷移を
有する２16を選択する。この場合にも、設計者は、最も
少ない数の「１」を有する２16コード化部分１０６を選
択することによってこのことを行う。
【００３６】次に、設計者は２４／２５ＭＴＰＲＬＬ
（０／１４）コードが減少されたエラー伝搬を有するよ
うな態様で選択したコード化部分１０６を対応する１６
ビット（２バイト）データワードへ割り当てる。特に、
設計者は、コード化部分１０６の１つのセクションにお
ける１個のエラーが対応するデータバイト１０４ａ及び
１０４ｂのうちの１つにおいてのみ１個のエラーを発生
するようにコード化部分１０６をデータワードへ割り当
てる。例えば、表Ａにおける以下の割り当てについて検
討する。
【００３７】
【表１】
【００３８】００１００００１（最後の８ビット）で終
了するコード化部分１０６のみが００００００００で終
了するデータワードへ割り当てるものと仮定する。即
ち、デコーダ（図１０においては不図示）は、００１０
００１で終了する任意のコード化部分は０００００００
０に等しいデータバイト１０４ａを有するデータワード
を表すことを「知っている」。従って、これらのコード
化部分１０６の最大桁９個のビットにおけるエラーは高
々１つのデータバイト、即ちデータワードのうちの最大
桁バイト１０４ｂにおいてエラーを発生する。このこと
はこのようなコードワード１０２からなるシリーズのエ
ラー伝搬を減少させる。何故ならば、コード化部分１０
６における全てのエラーが２つのデータバイトにおいて
エラーを発生するものではないからである。
【００３９】アペンディックスＡは、上述したプロセス
の１実施例に基づいて開発された２４／２５ＭＴＰＲＬ
Ｌ（０／１４）コードに対する２16コード化部分１０６
をリストしている。コード化部分１０６は１６進数形式
であり、且つそれらが表す１６ビットデータワードに関
して行順である。例えば、データワード０００００００
０００００００００はコード化部分１５Ｂ４９によって
表され、それはアペンディックスＡの頁１の左上角部に
ある。同様に、データワード００００００００００００
０００１はコード化部分０４１０３によって表される。
【００４０】更に、非コード化部分１０８はデータバイ
ト１０４ｃと同一であるので、部分１０８は予め選択さ
れるものではない。
【００４１】図１１はデータワード１００及び本発明の
１実施例に基づくパリティビットＰを包含する対応する
ＲＬＬパリティコードワード１１０を示している。１実
施例においては、コードワード１１０はコードワード１
０２（図１０）及びパリティビットＰを包含しており、
従って、２４／２６ＭＴＰＲＬＬ（０／１４）コードと
互換性がある。従って、コードワード１０２からなるシ
ーケンスに対する上述した利点に加えて、パリティコー
ドワード１１０からなるシーケンスは図９に関連して上
に説明したエラー検知に関する利点を提供している。
【００４２】パリティビットＰは、ＮＲＺドメインにお
けるコードワード１１０に関しての適切なパリティを提
供するためにＮＲＺか又はＮＲＺＩドメインのいずれか
において計算される。このことはコードワード１１０の
パリティをチェックすることによってビタビ検知器が読
取エラーを検知することを可能とする。
【００４３】ＮＲＺドメインにおけるパリティビットＰ
を計算するために、最初に、コード化及び非コード化部
分１０６及び１０８（それらは、初期的には、ＮＲＺＩ
ドメインにある）をＮＲＺドメインへ変換する。パリテ
ィビット計算は、図５に関して前に説明したのと同一で
ある。
【００４４】ＮＲＺＩドメインにおいてパリティビット
Ｐを計算するために、ＮＲＺＩからＮＲＺＩへの変換が
どのようにしてＰ及びコードワード１１０のその他のビ
ットの値に影響を与えるかを考慮に入れなければならな
い。偶数パリティを有するコードワード１１０を発生す
る１つの技術によれば、ＮＲＺＩドメインにおけるＰ
（ＰevenNRZI）はＣ1で開始するコードワード１０２の
１つ置きのビット（即ち、Ｐ以外のコードワード１１０
の１つ置きのビット）の和に等しい。従って、コードワ
ード１０２が２５ビットの長さである場合には、Ｐ
evenNRZIは次式によって与えられる。
【００４５】
【数３】
【００４６】例えば、コードワード１０２が１００１１
１０００１１１００１１１１００００１１０である場合
には、ＰevenNRZIは以下の通りである。
【００４７】
【数３Ａ】
【００４８】従って、このコードワード１１０はＮＲＺ
Ｉドメインにおける１１００１１１０００１１１００１
１１１００００１１０に等しい。前コーダ１４（図５）
を使用し且つＮＲＺｏｕｔT-1＝０を仮定すると、コー
ドワード１１０はＮＲＺドメインにおける０１０００１
０１１１１０１０００１０１０００００１０に等しい。
最初の２５ビット（即ち、パリティビットＰを除く全て
のビット）において１０個の「１」が存在しており、且
つ所望により、ＮＲＺドメインにおいて偶数パリティを
与えるためにＰevenNRZ＝０である。
【００４９】このパリティ計算技術は以下のようにして
派生される。尚、ＸはＮＲＺＩドメインにおけるコード
ワード１１０のビットを表しており、ＹはＮＲＺドメイ
ンにおけるコードワード１１０のビットを表しており、
Ｓ＝ＮＲＺｏｕｔT-1であり、且つＢはコードワード１
１０におけるビットＹの数に等しい。
【００５０】
【数４】
【００５１】
【数５】
【００５２】従って、ＮＲＺ（Ｙ）値に対してＮＲＺＩ
（Ｘ）値を代入すると、次式が得られる。
【００５３】
【数６】
【００５４】尚、○と×とを組合わせた記号はｍｏｄ２
乗算を表し、従って、ｑが偶数である場合には、
【数６Ａ】
【００５５】であり、ｑが奇数である場合には、
【数６Ｂ】
【００５６】である。ｑ＝｛Ｂ，Ｂ−１，．．．，１｝
であり且つＢが偶数である場合には、次式が得られる。
【００５７】
【数７】
【００５８】パリティビットは式（７）の右辺の最後の
要素であるので、ＰevenNRZIはその他の要素の全ての論
理和に等しい。従って、偶数パリティの場合には、次式
が得られる。
【００５９】
【数８】
【００６０】奇数パリティについて同様の式を派生させ
ることが可能である。
【００６１】図１２は本発明の１実施例に基づくデータ
エンコーダ１２０のブロック図である。例えば、エンコ
ーダ１２０は図１の書込チャンネル１０内のエンコーダ
１２を置換させることが可能である。図１１及び１２を
参照すると、エンコーダ１２０はコード化部分エンコー
ダ１２２を有しており、それは並列してデータバイト１
０４ａ（Ｄa0−Ｄa7）及び１０４ｂ（Ｄb0−Ｄb7）を受
取り且つそれらをコードワード１１０のコード化部分１
０６（Ｃ0−Ｃ16）ヘ変換する。パリティビット発生器
１２４が非コード化部分１０８（Ｄc0−Ｄc7）及びコー
ド化部分１０６を並列的に受取り且つそれらからパリテ
ィビットＰを発生する。１実施例においては、発生器１
２４は図１１に関連して上に説明した技術を使用して偶
数パリティに対するＰを計算する。エンコーダ１２０
は、更に、従来の並列・直列変換器１２６を有してお
り、それはコードワード１１０を並列的に受取り且つそ
れを１ビット幅のＮＲＺＩビットストリームへ変換す
る。１実施例においては、このビットストリームは例え
ば図５の前コーダ１４等の前コーダによって処理され
る。更に、エンコーダ１２０は、発生器１２４を省略す
るか又は不活性化させることによってコードワード１０
２のみ（即ち、パリティビットＰなしでのコードワード
１１０）を発生すべく修正することが可能である。
【００６２】図１３は本発明の１実施例に基づくデータ
デコーダ１３０のブロック図である。例えば、デコーダ
１３０は図２の読取チャンネル２２におけるデコーダ１
３２を置換することが可能である。図１１及び１２を参
照すると、デコーダ１３０は従来の直列・並列変換器１
３２を有しており、それは例えば後コーダ３０（図２）
等の後コーダからＮＲＺＩビットストリームを受取り且
つそのビットストリームをコードワード１１０へ変換す
る。コード化部分デコーダ１３４は変換器１３２からコ
ードワード１１０のコード化部分１０６（Ｃ0−Ｃ16）
を受取り且つそれをデータバイト１０４ａ（Ｄa0−
Ｄa7）及び１０４Ｂ（Ｄb0−Ｄb7）ヘデコードする。従
って、書込又は読取のエラーが存在しないものと仮定す
ると、デコーダ１３０はその出力において元のコード化
したバイトデータ１０４ａ，１０４ｂ，１０４ｃ（Ｄc0
−Ｄc7）を供給する。１実施例においては、パリティビ
ットＰはパリティチェック用ビタビ検知器によってのみ
解析され、その１実施例は本願出願人に譲渡されている
「パリティ感応性ビタビ検知器及び読取信号から情報を
回復する方法（ＰＡＲＩＴＹ−ＳＥＮＳＩＴＩＶＥ Ｖ
ＩＴＥＲＢＩ ＤＥＴＥＣＴＯＲ ＡＮＤ ＭＥＴＨＯ
Ｄ ＦＯＲ ＲＥＣＯＶＥＲＩＮＧ ＩＮＦＯＲＭＡＴ
ＩＯＮ ＦＲＯＭ Ａ ＲＥＡＤ ＳＩＧＮＡＬ）」と
いう名称の米国特許出願（代理人ドケット番号９８−Ｓ
−１７６（１６７８−６））において開示されてい
る。）従って、このような実施例においては、変換器１
３２はコードワード１１０からＰを剥離することが可能
である。
【００６３】図１４は本発明の１実施例に基づくディス
クドライブシステム１４０のブロック図である。特に、
ディスクドライブシステム１４０はディスクドライブ１
４２を有しており、それは図１２及び１３に夫々示した
エンコーダ１２０又はデコーダ１３０を組込んでいる。
ディスクドライブ１４２は書込／読取ヘッド１４４、書
込信号でヘッド１４４を駆動し且つ発生させる書込チャ
ンネル回路１４６、書込ヘッドを書込チャンネル回路１
４６とインターフェースさせる書込制御器１４８の組合
わせを有している。１実施例においては、書込チャンネ
ル回路１４６は、書込ヘッド１８が省略されており且つ
エンコーダ１２がエンコーダ１２０で置換されていると
いう点を除いて、図１の書込チャンネル１０と同様であ
る。ディスクドライブ１４２は、更に、ヘッド１４４か
ら読取信号を受取り且つ読取信号から書込まれたデータ
を回復するための読取チャンネル回路１５２を有してお
り、且つ読取データを編成するための読取制御器１５４
を有している。１実施例においては、読取チャンネル回
路１５２は、読取ヘッド２４が省略されており、デコー
ダ３２がデコーダ１３０で置換されており、且つビタビ
検知器２８が本願出願人に譲渡されている前述した米国
特許出願（代理人ドケット番号９８−Ｓ−１７６（１６
７８−６））のパリティチェック用ビタビ検知器で置換
されているという点を除いて、図２の読取チャンネルと
同様である。ディスクドライブ１４２は、更に、各々が
片側又は両側にデータを格納することが可能な１つ又は
それ以上のディスク１５６等の格納媒体を有している。
書込／読取ヘッド１４４はディスク１５６上に記憶即ち
格納されるデータを書込み／読取り、且つ可動支持アー
ム１５８へ接続されている。位置システム１６０がボイ
スコイルモータ（ＶＣＭ）１６２へ制御信号を供給し、
それはディスク１５６上の所望のデータにわたりヘッド
１４４を位置的に維持／半径方向に移動させるために、
アーム１５８を位置的に維持／移動させる。スピンドル
モータ（ＳＰＭ）１６４及びＳＰＭ制御回路１６６は、
夫々、ディスク１５６を回転させ且つそれらを適切な回
転速度に維持する。ディスクドライブシステム１４０
は、更に、夫々書込及び読取制御器１４８及び１５４を
使用されるシステムに対して特定的なシステムバス１７
２に対してインターフェースさせるための書込及び読取
インターフェースアダプタ１６８及び１７０を有してい
る。典型的なシステムバスとしてはＩＳＡ，ＣＰＩ，Ｓ
−Ｂｕｓ，Ｎｕ−Ｂｕｓ等がある。システム１４０は、
更に、典型的に、バス１７２へ結合されているランダム
アクセスメモリ（ＲＡＭ）１７４及び中央処理装置（Ｃ
ＰＵ）１７６等のその他の装置を有している。
【００６４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 従来技術に基づくデータ書込チャンネル及び
記憶媒体を示した概略ブロック図。
【図２】 従来技術に基づくデータ読取チャンネル及び
記憶媒体を示した概略ブロック図。
【図３】 従来技術に基づくデータワード及び対応する
コードワードを示した概略図。
【図４】 従来技術に基づくＲＬＬコードワードを示し
た概略図。
【図５】 図１の前コーダを示した概略図。
【図６】 図２の後コーダを示した概略図。
【図７】 図５の前コーダ及び図６の後コーダによって
実施されるＮＲＺＩ−ＮＲＺ−ＮＲＺＩ変換の１例を示
した概略図。
【図８】 図６の後コーダによって実施されるＮＲＺ
−ＮＲＺＩ変換の１例を示した概略図。
【図９】 従来技術に基づくパリティワードを示した概
略図。
【図１０】 本発明の１実施例に基づくデータワード及
び対応するコードワードを示した概略図。
【図１１】 本発明の１実施例例に基づくデータワード
及び対応するパリティコードワードを示した概略図。
【図１２】 本発明の１実施例に基づくデータエンコー
ダを示した概略ブロック図。
【図１３】 本発明の１実施例に基づくデータデコーダ
の概略ブロック図。
【図１４】 図１２のデータエンコーダと図１３のデー
タデコーダ又は両方を組み込んだディスクドライブシス
テムを示した概略ブロック図。
【符号の説明】 １００ データワード １０２ ＲＬＬコードワード １０４ データバイト １０６ コード化部分 １０８ 非コード化部分
フロントページの続き (72)発明者 フランセスコ レッツィ アメリカ合衆国， カリフォルニア 95117， サン ノゼ， ブラックフォー ド サークル 4170 (72)発明者 マルカス マーロー アイルランド国， コ ダブリン， マラ ハイド， シーパーク 237

Claims (68)

    【特許請求の範囲】
  1. 【請求項１】 コードワードにおいて、 第一グループのデータビット、 第二グループのデータビットを表すコードビット、を有
    することを特徴とするコードワード。
  2. 【請求項２】 請求項１において、コードビットの数が
    前記第二グループにおけるデータビットの数よりも大き
    いことを特徴とするコードワード。
  3. 【請求項３】 請求項１において、更に、前記コードビ
    ットの間の遷移の最小の確率を有していることを特徴と
    するコードワード。
  4. 【請求項４】 コードワードにおいて、 第一グループのデータビットを包含する非コード化部
    分、 第二及び第三グループのデータビットを表すコード化部
    分、を有していることを特徴とするコードワード。
  5. 【請求項５】 請求項４において、 前記非コード化部分が前記第一グループのデータビット
    の非ゼロ復帰シーケンスを有しており、 前記コード化部分がコードビットの非ゼロ復帰シーケン
    スを有している、ことを特徴とするコードワード。
  6. 【請求項６】 請求項４において、 前記非コード化部分が前記第一グループのデータビット
    の非ゼロ復帰インターリーブシーケンスを有しており、 前記コード化部分がコードビットの非ゼロ復帰インター
    リーブシーケンスを有している、ことを特徴とするコー
    ドワード。
  7. 【請求項７】 請求項４において、 前記第二グループが第一数のデータビットを有してお
    り、 前記第三グループが第二数のデータビットを有してお
    り、 前記コード化部分が前記第一及び第二数の和より大きな
    コードビットの数を有している、 ことを特徴とするコードワード。
  8. 【請求項８】 請求項４において、前記コード化部分が
    コードビットの第一及び第二セクションを有しており、
    前記コード化部分が、前記第一セクションにおける誤っ
    たコードビットが前記第二グループのデータビットに関
    してデコーディングエラーを発生させることがなく、且
    つ前記第二セクションにおける誤りコードが前記第三グ
    ループのデータビットに関してデコーディングエラーを
    発生することがないように構成されている、ことを特徴
    とするコードワード。
  9. 【請求項９】 コードワードにおいて、 第一バイトのデータビット、 第二及び第三バイトのデータビットを表すコードビッ
    ト、を有していることを特徴とするコードワード。
  10. 【請求項１０】 請求項９において、更に、17個の前記
    コードビットを有していることを特徴とするコードワー
    ド。
  11. 【請求項１１】 請求項９において、更に、 １７個の前記コードビット、 前記１７個のコードビットのうちの最初の３個内におけ
    る第一コードビット遷移、 前記最初の３個のコードビットに続く１１個のコードビ
    ット内における第二コードビット遷移、 最後の３個のコードビット内における第三コードビット
    遷移、を有していることを特徴とするコードワード。
  12. 【請求項１２】 請求項９において、更に、 １７個の前記コードビット、 前記１７個のコードビット内において７個を超えること
    のないコードビット遷移、を有していることを特徴とす
    るコードワード。
  13. 【請求項１３】 磁気記憶媒体上に格納したコードワー
    ドにおいて、前記コードワードが、 １つのグループのデータビットを表すコードビット、 パリティビット、を有していることを特徴とするコード
    ワード。
  14. 【請求項１４】 請求項１３において、前記パリティビ
    ットが前記コードビットの非ゼロ復帰シーケンスに関す
    るパリティを与えることを特徴とするコードワード。
  15. 【請求項１５】 コードワードにおいて、 第一グループのデータビットを有する非コード化部分、 第二グループのデータビットを表すコード化部分、 パリティビット、を有していることを特徴とするコード
    ワード。
  16. 【請求項１６】 請求項１５において、 前記非コード化部分が前記第一グループのデータビット
    の非ゼロ復帰シーケンスを有しており、 前記コード化部分がコードビットの非ゼロ復帰シーケン
    スを有しており、 前記パリティビットが前記第一グループのデータビット
    及び前記コードビットの非ゼロ復帰シーケンスに関する
    パリティを与える、ことを特徴とするコードワード。
  17. 【請求項１７】 請求項１５において、 前記非コード化部分が前記第一グループのデータビット
    の非ゼロ復帰インターリーブシーケンスを有しており、 前記コード化部分がコードビットの非ゼロ復帰インター
    リーブシーケンスを有しており、 前記パリティビットが前記第一グループのデータビット
    及び前記コードビットの非ゼロ復帰シーケンスに関する
    パリティを与える、ことを特徴とするコードワード。
  18. 【請求項１８】 データをコード化するエンコーダにお
    いて、 第一グループのデータビット、 第二グループのデータビットを表すコードビット、を有
    するコードワードを発生すべく動作可能であることを特
    徴とするエンコーダ。
  19. 【請求項１９】 請求項１８において、 前記第二グループがある数のデータビットを有してお
    り、 前記コード化部分が前記データビットの数よりも大きな
    数のコードビットを有している、 ことを特徴とするエンコーダ。
  20. 【請求項２０】 請求項１８において、更に、 前記コードビットの間での遷移の最小の確率を有してい
    る前記コードワードを発生すべく動作可能であることを
    特徴とするエンコーダ。
  21. 【請求項２１】 請求項１８において、更に、前記第一
    グループのデータビットの非ゼロ復帰インターリーブシ
    ーケンス及び前記コードビットを有するコードワードを
    発生すべく動作可能であることを特徴とするエンコー
    ダ。
  22. 【請求項２２】 請求項１８において、 前記第一グループのデータビットが第一バイトのデータ
    ビットを有しており、 前記第二グループのデータビットが第二及び第三バイト
    のデータビットを有している、ことを特徴とするエンコ
    ーダ。
  23. 【請求項２３】 請求項１８において、更に、１７個の
    コードビットを有する前記コードワードを発生すべく動
    作可能であることを特徴とするエンコーダ。
  24. 【請求項２４】 請求項１８において、更に、 前記第二グループのデータビットを表す１７個のコード
    ビットのシーケンス、 前記シーケンスの始めにおける３個のコードビット内に
    おける第一コードビット遷移、 前記シーケンスの中間における１１個のコードビット内
    における第二コードビット遷移、 前記シーケンスの終わりにおける３個のコードビット内
    の第三コードビット遷移、を有している前記コードワー
    ドを発生すべく動作可能であることを特徴とするエンコ
    ーダ。
  25. 【請求項２５】 請求項１８において、更に、 １７個のコードビット、 前記１７個のコードビット内における７個を超えること
    のないコードビット遷移、を有する前記コードワードを
    発生すべく動作可能であることを特徴とするエンコー
    ダ。
  26. 【請求項２６】 請求項１８において、更に、パリティ
    ビットを有する前記コードワードを発生すべく動作可能
    であることを特徴とするエンコーダ。
  27. 【請求項２７】 請求項１８において、更に、 前記第一グループのデータビット及び前記コードビット
    の非ゼロ復帰インターリーブシーケンス、 前記第一グループのデータビット及び前記コードビット
    の非ゼロ復帰シーケンスに関するパリティを与えるパリ
    ティビット、を有する前記コードワードを発生すべく動
    作可能であることを特徴とするエンコーダ。
  28. 【請求項２８】 デコーダにおいて、 第一グループのデータビット、 第二グループのデータビットを表すコードビット、を有
    するコードワードをデコードすべく動作可能であること
    を特徴とするデコーダ。
  29. 【請求項２９】 請求項２８において、 前記第二グループがある数のデータビットを有してお
    り、前記コード化部分が前記データビットの数よりも大
    きい数のコードビットを有している、ことを特徴とする
    デコーダ。
  30. 【請求項３０】 請求項２８において、前記コードワー
    ドが前記コードビットの間の遷移の最小の確率を有して
    いることを特徴とするデコーダ。
  31. 【請求項３１】 請求項２８において、前記コードワー
    ドが前記第一グループのデータビット及び前記コードビ
    ットの非ゼロ復帰インターリーブシーケンスを有してい
    ることを特徴とするデコーダ。
  32. 【請求項３２】 請求項２８において、 前記第一グループのデータビットが第一バイトのデータ
    ビットを有しており、 前記第二グループのデータビットが第二及び第三バイト
    のデータビットを有している、ことを特徴とするデコー
    ダ。
  33. 【請求項３３】 請求項２８において、更に、１７個の
    コードビットを有する前記コードワードを発生すべく動
    作可能であることを特徴とするデコーダ。
  34. 【請求項３４】 請求項２８において、前記コードワー
    ドが、 前記第二グループのデータビットを表す１７個のコード
    ビットからなるシーケンス、 前記シーケンスの始めにおける３個のコードビット内の
    第一コードビット遷移、 前記シーケンスの中間における１１個のコードビット内
    における第二コードビット遷移、 前記シーケンスの終わりにおける３個のコードビット内
    の第三コードビット遷移、を有していることを特徴とす
    るデコーダ。
  35. 【請求項３５】 請求項２８において、前記コードワー
    ドが、 １７個のコードビット、 前記１７個のコードビット内の７個を超えることのない
    コードビット遷移、を有していることを特徴とするデコ
    ーダ。
  36. 【請求項３６】 請求項２８において、前記コードワー
    ドがパリティビットを有していることを特徴とするデコ
    ーダ。
  37. 【請求項３７】 請求項２８において、前記コードワー
    ドが、 前記第一グループのデータビット及び前記コードビット
    の非ゼロ復帰インターリーブシーケンス、 前記第一グループのデータビット及び前記コードビット
    の非ゼロ復帰シーケンスに関するパリティを与えるパリ
    ティビット、を有していることを特徴とするデコーダ。
  38. 【請求項３８】 ディスクドライブシステムにおいて、 一表面を具備するデータ記憶ディスク、 前記ディスクへ結合されており且つそれを回転させるべ
    く動作可能なモータ、 前記ディスク上に記憶すべきデータをコード化するエン
    コーダであって、各々が夫々の第一グループのデータビ
    ットと、第二グループのデータビットを表す夫々のコー
    ドビットとを有しているコードワードを発生すべく動作
    可能であるエンコーダ、 前記エンコーダへ結合されており且つ前記コードワード
    を前記ディスク上へ書込むべく動作可能な書込ヘッド、 前記ディスクの前記表面にわたって前記書込ヘッドを移
    動させるべく動作可能な書込ヘッド位置決め組立体、を
    有していることを特徴とするディスクドライブシステ
    ム。
  39. 【請求項３９】 請求項３８において、更に、 前記エンコーダは前記コードワードの非ゼロ復帰インタ
    ーリーブシーケンスを発生すべく動作可能であり、 前記エンコーダと前記書込ヘッドとの間に結合されてお
    り且つ前記コードワードの非ゼロ復帰インターリーブシ
    ーケンスを前記コードワードの非ゼロ復帰シーケンスへ
    変換させるべく動作可能な前コーダ、を有していること
    を特徴とするディスクドライブシステム。
  40. 【請求項４０】 請求項３８において、前記エンコーダ
    が、更に、各々が夫々のパリティビットを有しているコ
    ードワードを発生すべく動作可能であることを特徴とす
    るディスクドライブシステム。
  41. 【請求項４１】 ディスクドライブシステムにおいて、 一表面を具備しており且つ各コードワードがデータビッ
    トの夫々の第一グループと、第二グループのデータビッ
    トを表す夫々のコードビットとを有しているコードワー
    ドを記憶すべく動作可能なデータ記憶ディスク、 前記ディスクへ結合されており且つそれを回転させるべ
    く動作可能なモータ、 前記ディスクから前記コードワードを読取るべく動作可
    能な読取ヘッド、 前記読取ヘッドを前記ディスクの前記表面にわたって移
    動させるべく動作可能な読取ヘッド位置決め組立体、 前記読取ヘッドへ結合されており且つ前記ディスクから
    読取った前記コードワードをデコードすべく動作可能な
    デコーダ、を有していることを特徴とするディスクドラ
    イブシステム。
  42. 【請求項４２】 請求項４１において、更に、 前記データ記憶ディスクが前記コードワードの非ゼロ復
    帰シーケンスを記憶すべく動作可能であり、 前記デコーダと前記読取ヘッドとの間に結合されており
    且つコードワードの非ゼロ復帰シーケンスを前記コード
    ワードの非ゼロ復帰インターリーブシーケンスへ変換さ
    せるべく動作可能な後コーダ、を有していることを特徴
    とするディスクドライブシステム。
  43. 【請求項４３】 請求項４１において、前記コードワー
    ドの各々が夫々のパリティビットを有していることを特
    徴とするディスクドライブシステム。
  44. 【請求項４４】 第一組のデータビットをコード化し、 前記コード化した第１組のデータビット及びコード化し
    ていない第二組のデータビットを結合してコード化ワー
    ドを形成する、上記各ステップを有することを特徴とす
    る方法。
  45. 【請求項４５】 請求項４４において、前記コード化が
    第一組のデータビットを表すコードビットを発生するこ
    とを包含しており、 前記結合させることが、前記コードビットをコード化し
    ていない第二組のデータビットと結合して前記コードワ
    ードを発生させる、ことを特徴とする方法。
  46. 【請求項４６】 請求項４４において、前記コード化
    が、前記第一組のデータビットを表すコードビットを発
    生することを包含しており、前記コードビットの数が前
    記第一組におけるデータビットの数よりも大きいことを
    特徴とする方法。
  47. 【請求項４７】 請求項４４において、 前記コード化が、前記第一組のデータビットを第一の非
    ゼロ復帰シーケンスとしてコード化し、 前記結合させる場合に、前記第一の非ゼロ復帰シーケン
    スを前記第二組のデータビットの非コード化非ゼロ復帰
    シーケンスと結合して前記コードワードを形成する、こ
    とを特徴とする方法。
  48. 【請求項４８】 請求項４４において、 前記コード化を行う場合に、前記第一組のデータビット
    を第一の非ゼロ復帰インターリーブシーケンスとしてコ
    ード化し、 前記結合させる場合に、前記第一の非ゼロ復帰インター
    リーブシーケンスを前記第二組のデータビットの非コー
    ド化非ゼロ復帰インターリーブシーケンスと結合して前
    記コードワードを形成する、ことを特徴とする方法。
  49. 【請求項４９】 データビットをコード化し、 前記コード化したデータビットに対するパリティビット
    を発生し、 前記コード化データビット及び前記パリティビットを磁
    気記憶媒体上に記憶させる、ことを特徴とする方法。
  50. 【請求項５０】 請求項４９において、 前記コード化させる場合に、前記データビットをコード
    ビットの非ゼロ復帰インターリーブシーケンスとしてコ
    ード化させ、 前記発生させる場合に、前記コードビットの非ゼロ復帰
    シーケンスに関するパリティを与えるパリティビットを
    発生させる、ことを特徴とする方法。
  51. 【請求項５１】 請求項４９において、更に、 前記コード化する場合に、前記データビットをコードビ
    ットの非ゼロ復帰インターリーブシーケンスとしてコー
    ド化し、 前記発生させる場合に、前記コードビットの非ゼロ復帰
    シーケンスに関してパリティを与える非ゼロ復帰インタ
    ーリーブパリティビットとして前記パリティビットを発
    生させ、 前記コードビットの非ゼロ復帰インターリーブシーケン
    ス及び前記非ゼロ復帰インターリーブパリティビットを
    前記コードビットの非ゼロ復帰シーケンス及び非ゼロ復
    帰パリティビットへ変換させる、ことを特徴とする方
    法。
  52. 【請求項５２】 コードビットを発生し、 １つ置きのビット位置において前記コードビットを加算
    して和を得、 前記和に等しいパリティビットを発生する、ことを特徴
    とする方法。
  53. 【請求項５３】 請求項５２において、 前記発生させる場合に、前記コードビットの非ゼロ復帰
    インターリーブシーケンスを発生させ、 前記加算する場合に第二ビット位置から開始して１つ置
    きのビット位置におけるビット値を加算する、ことを特
    徴とする方法。
  54. 【請求項５４】 請求項５２において、更に、前記コー
    ドビット及び前記パリティビットを非ゼロ復帰シーケン
    スへ変換させることを特徴とする方法。
  55. 【請求項５５】 請求項５２において、更に、前記コー
    ドビット及び前記パリティビットを磁気記憶媒体上に記
    憶させることを特徴とする方法。
  56. 【請求項５６】 各選択したコードワードが夫々の組の
    データビットを表しており且つ前記夫々の組のデータビ
    ットにおけるデータビットの数よりも大きな数のコード
    ビットを具備している１つのグループのコードワードか
    らコードワードを選択する方法において、 前記グループのコードワードから各々が所望のビット遷
    移を有している第一サブグループのコードワードを選択
    し、 前記第一サブグループのコードワードから最も少ない数
    のビット遷移を有する第二サブグループのコードワード
    を選択する、ことを特徴とする方法。
  57. 【請求項５７】 請求項５２において、前記第一サブグ
    ループを選択する場合に、各々が前記最初の３個のビッ
    ト内及び最後の３個のビット内において夫々のビット遷
    移を有している第一サブグループのコードワードを選択
    することを特徴とする方法。
  58. 【請求項５８】 請求項５２において、更に、前記第二
    サブグループのコードワードから、マルチバイト読取エ
    ラーを発生させる確率が最も低い第三サブグループのコ
    ードワードを選択することを特徴とする方法。
  59. 【請求項５９】 第１組のデータビットからデータワー
    ドの第一部分を発生し、 第二組のコードビットから前記データワードの第二部分
    を発生する、ことを特徴とする方法。
  60. 【請求項６０】 請求項５９において、前記データワー
    ドの第一部分を発生する場合に、前記第一部分を前記１
    組のデータビットに等しく設定することを特徴とする方
    法。
  61. 【請求項６１】 請求項５９において、前記データワー
    ドの第二部分を発生する場合に、前記コードビットをデ
    コードすることを特徴とする方法。
  62. 【請求項６２】 請求項５９において、前記１組のコー
    ドビットにおけるコードビットの数が前記１組のデータ
    ビットにおけるデータビットの数を超えることを特徴と
    する方法。
  63. 【請求項６３】 請求項５９において、 前記１組のデータビットがデータビットの非ゼロ復帰イ
    ンターリーブシーケンスを有しており、 前記１組のコードビットがコードビットの非ゼロ復帰イ
    ンターリーブシーケンスを有している、ことを特徴とす
    る方法。
  64. 【請求項６４】 請求項５９において、 前記１組のデータビットが８個のデータビットを有して
    おり、 前記データワードの第一部分を発生する場合に８個のデ
    ータビットを有する前記第一部分を発生する、ことを特
    徴とする方法。
  65. 【請求項６５】 請求項５９において、 前記１組のデータビットが８個のデータビットを有して
    おり、 前記データワードの第一部分を発生する場合に、前記１
    組のデータビットから前記８個のデータビットを有する
    前記第一部分を発生する、ことを特徴とする方法。
  66. 【請求項６６】 請求項５９において、 前記１組のコードビットが１７個のコードビットを有し
    ており、 前記データワードの第二部分を発生する場合に１６個の
    データビットを有する前記第二部分を発生する、ことを
    特徴とする方法。
  67. 【請求項６７】 請求項５９において、更に、前記デー
    タワードのパリティをチェックすることを特徴とする方
    法。
  68. 【請求項６８】 請求項５９において、更に、 パリティビットを受取り、 前記パリティビットを使用して前記データワードのパリ
    ティをチェックする、ことを特徴とする方法。
JP2000298174A 1999-09-30 2000-09-29 データ符号化用コード及び方法 Pending JP2001144622A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/410,276 US6492918B1 (en) 1999-09-30 1999-09-30 Code word having data bits and code bits and method for encoding data
US09/410276 1999-09-30

Publications (1)

Publication Number Publication Date
JP2001144622A true JP2001144622A (ja) 2001-05-25

Family

ID=23624020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000298174A Pending JP2001144622A (ja) 1999-09-30 2000-09-29 データ符号化用コード及び方法

Country Status (4)

Country Link
US (2) US6492918B1 (ja)
EP (2) EP1808963B1 (ja)
JP (1) JP2001144622A (ja)
DE (2) DE60035011D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009536469A (ja) * 2006-01-12 2009-10-08 エヌエックスピー ビー ヴィ シリアルデータ通信のための符号化方式

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662338B1 (en) 1999-09-30 2003-12-09 Stmicroelectronics, Inc. Parity- sensitive Viterbi detector and method for recovering information from a read signal
US7064489B2 (en) * 2000-09-28 2006-06-20 Roke Manor Research Limited Huffman data compression method
US7839594B2 (en) 2001-06-28 2010-11-23 Stmicroelectronics, Inc. Data-storage disk having few or no spin-up wedges and method for writing servo wedges onto the disk
US7830630B2 (en) 2001-06-28 2010-11-09 Stmicroelectronics, Inc. Circuit and method for detecting the phase of a servo signal
US6812867B2 (en) * 2002-06-07 2004-11-02 International Business Machines Corp. Data coding for data storage systems
EP1518253A2 (en) * 2002-06-18 2005-03-30 Koninklijke Philips Electronics N.V. Capped electric lamp and low-pressure mercury-vapor discharge lamp
EP1518241A2 (en) * 2002-06-20 2005-03-30 Koninklijke Philips Electronics N.V. Balanced disparity channel code for dc control
US6788223B2 (en) * 2002-09-25 2004-09-07 Infineon Technolgies Na Corp. High rate coding for media noise
US6794999B1 (en) * 2003-10-31 2004-09-21 Hewlett-Packard Development Company, L.P. Resilient parameterized prefix codes for adaptive coding
US7430704B2 (en) * 2003-12-19 2008-09-30 Stmicroelectronics S.R.L. Trellis-based detection process and system
JP2006073172A (ja) * 2004-08-04 2006-03-16 Victor Co Of Japan Ltd 再生装置、再生方法及び記録再生装置
US7245238B2 (en) * 2005-02-25 2007-07-17 Research In Motion Limited Method and apparatus for data encoding
US9171571B2 (en) * 2006-02-24 2015-10-27 Stmicrolectronics, Inc. Read channel operable to calibrate a coefficient of a filter, such as an FIR filter, disposed before an interpolated-timing-recovery circuit, and related integrated circuit, system, and method
US7855665B1 (en) * 2007-04-27 2010-12-21 Marvell International Ltd. Enumerative DC-RLL constrained coding
US8164492B2 (en) * 2009-05-04 2012-04-24 Touch Technologies, Inc. Apparatus and method for fast data encoding and decoding
US8694877B2 (en) * 2009-10-01 2014-04-08 Stmicroelectronics, Inc. Max-log-map equivalence log likelihood ratio generation soft viterbi architecture system and method
CN103221928B (zh) * 2010-10-29 2016-01-20 英派尔科技开发有限公司 用于固态驱动器的擦除次数减少的高级数据编码
US8792195B2 (en) * 2012-10-18 2014-07-29 Lsi Corporation Multi-level run-length limited finite state machine with multi-penalty
US8854755B2 (en) 2012-10-18 2014-10-07 Lsi Corporation Multi-level run-length limited finite state machine for magnetic recording channel
KR101741346B1 (ko) 2013-01-11 2017-06-15 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 플래시 메모리들에 대한 페이지 할당
KR101742462B1 (ko) 2013-02-27 2017-06-01 엠파이어 테크놀로지 디벨롭먼트 엘엘씨 메모리 디바이스들을 위한 선형 프로그래밍 기반 디코딩
US9859925B2 (en) 2013-12-13 2018-01-02 Empire Technology Development Llc Low-complexity flash memory data-encoding techniques using simplified belief propagation
US9575846B2 (en) * 2014-07-24 2017-02-21 At&T Intellectual Property I, L.P. Distributed storage of data
US10157161B2 (en) 2015-10-16 2018-12-18 Qualcomm Incorporated Conditional embedding of dynamically shielded information on a bus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120527A (ja) * 1986-11-08 1988-05-24 Nec Corp ｍＢ（ｍ＋１）Ｂ１ｐ符号変換方式
JPH02304775A (ja) * 1989-05-18 1990-12-18 Nec Home Electron Ltd ディジタルデータ記録方式
JPH04183022A (ja) * 1990-11-16 1992-06-30 Nec Corp （２，７）符号変換方式
JPH09128154A (ja) * 1995-10-10 1997-05-16 At & T Corp エラー伝搬を増加させずにランレングス制限ブロックコードの密度を増加させる装置及び方法
WO1998029872A1 (en) * 1996-12-31 1998-07-09 Quantum Corporation A rate 24/25 modulation code for prml recording channels
JPH11162113A (ja) * 1997-10-07 1999-06-18 Samsung Electron Co Ltd 高密度データの記録／再生のための符号化／復号化方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142174A (en) * 1977-08-15 1979-02-27 International Business Machines Corporation High speed decoding of Reed-Solomon codes
US4560976A (en) 1981-10-15 1985-12-24 Codex Corporation Data compression
JPS60113366A (ja) * 1983-11-24 1985-06-19 Sony Corp 情報変換方式
EP0220812A3 (en) * 1985-09-06 1988-11-09 Rodime PLC High capacity disc drive
IE74193B1 (en) * 1990-08-23 1997-07-16 Enfer Tech Ltd Hormone detection methods
JPH06103714B2 (ja) * 1990-11-22 1994-12-14 信越半導体株式会社 シリコン単結晶の電気特性検査方法
US5541784A (en) * 1992-11-10 1996-07-30 Daniel F. Cribbs Bootstrap method for writing servo tracks on a disk drive
US5751744A (en) * 1993-02-01 1998-05-12 Advanced Micro Devices, Inc. Error detection and correction circuit
US5430744A (en) 1993-09-30 1995-07-04 International Business Machines Corporation Method and means for detecting partial response waveforms using a modified dynamic programming heuristic
US5537112A (en) * 1994-01-12 1996-07-16 Seagate Technology, Inc. Method and apparatus for implementing run length limited codes in partial response channels
US5570089A (en) * 1994-02-16 1996-10-29 International Business Machines Corporation Method and apparatus for providing data stream for cost effective transmission links
KR0157546B1 (ko) * 1995-01-19 1998-11-16 김광호 디지탈 전송신호의 복원 장치
JP3457093B2 (ja) * 1995-04-14 2003-10-14 松下電器産業株式会社 記録媒体並びにデジタル変復調方法およびその装置
US6239935B1 (en) * 1996-02-05 2001-05-29 Seagate Technolgy Llc Method and apparatus for starting a hard disk drive having separate landing and data zones
US5870040A (en) * 1996-07-02 1999-02-09 Sony Corporation 8/9 Coding apparatus and method of same
US6078468A (en) * 1997-05-01 2000-06-20 Fiske; Orlo James Data storage and/or retrieval methods and apparatuses and components thereof
US6414807B2 (en) * 1997-07-22 2002-07-02 Seagate Technology Llc Method and apparatus for optically sensing accurate clock patterns
US6356401B1 (en) * 1997-07-22 2002-03-12 Seagate Technology Llc Method and apparatus for forming accurate optical clock patterns
KR100515720B1 (ko) * 1998-02-21 2005-11-29 삼성전자주식회사 리드/라이트 채널인자 최적화방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63120527A (ja) * 1986-11-08 1988-05-24 Nec Corp ｍＢ（ｍ＋１）Ｂ１ｐ符号変換方式
JPH02304775A (ja) * 1989-05-18 1990-12-18 Nec Home Electron Ltd ディジタルデータ記録方式
JPH04183022A (ja) * 1990-11-16 1992-06-30 Nec Corp （２，７）符号変換方式
JPH09128154A (ja) * 1995-10-10 1997-05-16 At & T Corp エラー伝搬を増加させずにランレングス制限ブロックコードの密度を増加させる装置及び方法
WO1998029872A1 (en) * 1996-12-31 1998-07-09 Quantum Corporation A rate 24/25 modulation code for prml recording channels
JPH11162113A (ja) * 1997-10-07 1999-06-18 Samsung Electron Co Ltd 高密度データの記録／再生のための符号化／復号化方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009536469A (ja) * 2006-01-12 2009-10-08 エヌエックスピー ビー ヴィ シリアルデータ通信のための符号化方式
US8004430B2 (en) 2006-01-12 2011-08-23 St-Ericsson Sa Coding scheme for serial data communications
JP4780350B2 (ja) * 2006-01-12 2011-09-28 エスティー‐エリクソン、ソシエテ、アノニム シリアルデータ通信のための符号化方式

Also Published As

Publication number Publication date
US6587059B2 (en) 2003-07-01
DE60035011D1 (de) 2007-07-12
EP1808963B1 (en) 2010-09-15
US6492918B1 (en) 2002-12-10
DE60044986D1 (de) 2010-10-28
EP1808963A1 (en) 2007-07-18
US20030080882A1 (en) 2003-05-01
EP1089437B1 (en) 2007-05-30
EP1089437A2 (en) 2001-04-04
EP1089437A3 (en) 2004-08-04

Similar Documents

Publication Publication Date Title
JP2001144622A (ja) データ符号化用コード及び方法
US7530003B2 (en) Permuting MTR code with ECC without need for second MTR code
JP3590209B2 (ja) 変調符号化方法
KR20020025239A (ko) 연결된 에러 정정 코드를 구비하는 자기 기록 채널에서비동일 보호를 가지는 인코딩 방법 및 장치
JP3363432B2 (ja) データ符号化システム
US8533577B1 (en) Universal parity encoder
JPH0652620B2 (ja) コード変換器、記録媒体、及びデータ変換方法
JP3679853B2 (ja) ディジタル記録再生方法および信号処理装置
US6959412B2 (en) Error correction coding utilizing numerical base conversion for modulation coding
KR101211244B1 (ko) 모듈레이션 코딩 및 디코딩
US7006016B1 (en) DC-free line codes
JP3478800B2 (ja) 短インタリーブ制約を具備した効率的ランレングス制限コード
US7002492B2 (en) High rate running digital sum-restricted code
JP2000078025A (ja) 符号化されたデ―タを処理する装置
EP1695350B1 (en) Data storage system
US6897792B1 (en) Reducing number of consecutive ones in data-dependent scrambler
EP1076932A1 (en) ENCODING/DECODING n-BIT SOURCE WORDS INTO CORRESPONDING m-BIT CHANNEL WORDS, AND VICE VERSA, SUCH THAT THE CONVERSION IS PARITY INVERTING
JPH10503355A (ja) 可変ブロック長でデータを符号化するための方法および装置
US6839004B2 (en) High rate run length limited code
US6985320B2 (en) Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
US7475331B1 (en) Data dependent scrambler with improved global constraint
US6674375B2 (en) Run length limited coding with minimal error propagation
US6317856B1 (en) Encoder and a method of encoding for partial response channels
JP2007533053A (ja) 変調コードシステム及び信号の符号化及び復号方法
Fan et al. Constrained Coding for Hard Decoders

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116