JPH09128154A - エラー伝搬を増加させずにランレングス制限ブロックコードの密度を増加させる装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 エラー伝搬を増加させることなくランレング
ス制限（ＲＬＬ）ブロックコードの密度を増加させる。 【解決手段】 各々の符号化されたバイトの間にある数
（Ｍ）の符号化されていないバイトを挿入することによ
り、コード密度は増加する。例えば８の倍数のブロック
長（Ｉ）を有するＲＬＬコードでスタートすれば、各々
の符号化されたバイトの間に、ある数（Ｍ）の符号化さ
れていないバイトを挿入することができる。その結果生
じる密度は（Ｉ＋８Ｍ）／（Ｊ＋８Ｍ）となり、ここで
は、その結果生じる（ｄ，ｋ，ｌ）制約のｋ制約は８Ｍ
だけ増加し、その結果生じるｌ制約は４Ｍだけ増加す
る。符号化されたブロックのサイズは増加していないの
で、符号化密度は、エラー伝搬を増加させることなくか
なり増加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁気媒体記憶の分
野に関し、特に、磁気媒体記憶装置に用いられるランレ
ングス制限（run-length-limited）（ＲＬＬ）ブロック
コードの密度を増加させる技術に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】従来技
術のピーク検出磁気記録チャンネルにおけるデータ検出
は、まずアナログ信号を微分し、次いで、微分された信
号をゼロ交差検出器で処理して検出窓内のゼロ交差発生
の有無を判定することにより達成される。デジタル通信
チャンネルにおけるデータ検出は、一般に、送信信号の
振幅を周期的にサンプリングすることに基づいている。
ノイズまたは他の欠陥がなければ、ピーク検出における
微分信号のゼロ交差は、遷移が書き込まれたクロック時
間に対応する時間のみに生じる。前置補正やランレング
ス制限コード等の強調は、ピーク検出装置の性能を拡大
した。

【０００３】特に、ランレングス制限ブロックコード
（ＲＬＬ）は装置性能をかなり改善する原因となってい
る。ハードディスク駆動装置に用いるために意図された
ランレングス制限ブロックコードは、典型的に、Ｉ／Ｊ
の符号化密度を有する。ここで、Ｉは通常８の整数倍ま
たは約数の整数であり、Ｊはより大きな整数である。Ｉ
データビットは、Ｊバイナリ チャンネル シンボル、
すなわち“チャンネルビット”に符号化される。Ｉが８
の整数または約数であるという制約は、１バイトずつを
基礎として働く外部エラー訂正コードから生じる。すな
わち、１バイト内のエラーのビット数はゼロかゼロより
大きいかのいずれかであり、ゼロよりどのくらい大きい
かはエラー訂正コードに重要ではない。１またはそれ以
上のエラービットを含むチャンネルビットのブロックを
復号すると、ブロック全体が汚染される。したがって、
ブロック境界をバイト境界と整列した状態に維持する
と、汚染されたバイトの数が減る。

【０００４】これらのコードの他の重要なパラメータは
ランレングス制約である。これらは通常（ｄ，ｋ，ｌ）
と表示される。ここで、ｄは１の間の０の最少数、ｋは
１の間の０の最大数、ｌは奇数／偶数サブストリングに
おける１の間の０の最大数である。全ての高密度コード
に対して、ｄ＝０であるが、ｋ制約は、タイミング再生
とＡＧＣ目的に十分な遷移を確実にもたらす。ｌ制約
は、最大見込み（ＭＬ）検出器の有効性を減少させる疑
似大変動シーケンスを避ける。

【０００５】ＲＬＬブロックコードの符号化密度を増加
させる試みが従来技術で行なわれたが、エラー伝搬も増
加した。例えば、密度１６／１７と制約セット（０，
６，６）を有する、２バイトブロックに基づくコードは
可能であるが、このようなコードのエラー伝搬は、コー
ドレングスが２エラーバイトなので、まったく望ましい
ものにならない。これらのコードは、各チャンネルビッ
トを２バイトに変換し、エラー訂正外部コードが所定の
ノイズレベルでオーバーロードになるということに大い
になりそうである。また、２バイトブロックに基づくコ
ードは極端に大きな“コードブック”も要求するだろ
う。さらに、上記に説明したもののような、前のバイト
の記憶なしにある時間に１バイトだけで働くコードは、
各チャンネルビットエラーを１エラーバイトだけで変換
する。したがって、本発明の目的は、従来技術の不具合
のいくつかに取り組み、関連したエラー伝搬を増加させ
ることなくランレングス制限ブロックコードの密度を増
加させる技術を提供することにある。

【０００６】

【課題を解決するための手段】本発明は、エラー伝搬を
増加させることなくランレングス制限（ＲＬＬ）ブロッ
クコードの密度を増加させる装置及び方法である。各々
の符号化されたバイトの間にある数（Ｍ）の符号化され
ていないバイトを挿入することにより、コード密度は増
加する。ＩユーザービットをＪチャンネルビットに変換
するＲＬＬコードでスタートすれば、各々の符号化され
たバイトの間に、ある数（Ｍ）の符号化されていないバ
イトを挿入することができる。その結果生じる密度は
（Ｉ＋８Ｍ）／（Ｊ＋８Ｍ）となり、ここでは、その結
果生じる（ｄ，ｋ，ｌ）制約のｋ制約は８Ｍだけ増加
し、その結果生じるｌ制約は４Ｍだけ増加する。例え
ば、８／９（Ｉ＝８，Ｊ＝９）の符号化密度と（０，
４，４）の制約セットを有するＲＬＬコードでスタート
すれば、各々の符号化されたバイトの間に１つの符号化
されていないバイト（Ｍ＝１）を挿入することが、元の
８／９符号化密度より５．８８％大きな１６／１７の符
号化密度になる。また、制約セットも（０，１２，８）
に増加する。ここでは、ｋは８だけ増加し、ｌは４だけ
増加している。以上からわかるように、各々の符号化さ
れたブロックのサイズはまだ１バイトなので、符号化密
度は、エラー伝搬を増加させることなくかなり増加す
る。

【０００７】符号化密度を増加させる装置の好適な実施
例では、シフトレジスタは、シリアル ビットストリー
ムからの入力を有する。このシフトレジスタは、ランレ
ングス制限ブロックコード用のデータの符号化されたブ
ロックを発生するブロックエンコーダに接続される。ブ
ロックエンコーダからの出力は、入力シリアル ビット
ストリームからの第２の入力としてマルチプレクサに接
続される。システムクロックに接続されたコントローラ
は、装置を流れるデータフローを制御する。マルチプレ
クサからの入力線は、符号化されたデータブロックの間
に符号化されていないデータブロックを選択的にインタ
ーリーブするように交互に選択され、それにより、ラン
レングス制限ブロックコードの密度が増加する。

【０００８】

【発明の実施の形態】本発明をより良く理解するために
は、その模範的な実施例の以下の記載を添付図面と共に
参照する必要がある。

【０００９】本発明は、エラー伝搬を増加させることな
くランレングス制限（ＲＬＬ）ブロックコードの密度を
増加させる装置及び方法である。ハードディスク駆動装
置に用いるために意図されたランレングス制限ブロック
コードは、典型的に、Ｉ／Ｊの符号化密度を有する。こ
こで、Ｉは通常８ビットの外部エラー訂正コードのシン
ボル長であり、Ｊはより大きな整数である。Ｉデータビ
ットは、Ｊバイナリチャンネル シンボル、すなわち
“チャンネル ビット”に符号化される。図１を参照す
ると、データをランレングス制限ブロックコードに符号
化する従来技術の符号化装置１０が示されている。図１
は、データ、例えばシフトレジスタ１２に入るシリアル
ビットストリームを示している。クロック ギャッピ
ング装置１４の出力は、第２の入力としてシフトレジス
タ１２に接続されている。クロック ギャッピング装置
１４には、システムクロック１６とＪ分周器１８からの
入力が供給される。Ｊ分周器１８により、クロック ギ
ャッピング装置はシフトレジスタへの入力のタイミング
を制御するギャップド クロック信号を供給することが
できる。

【００１０】シフトレジスタの出力はＲＬＬブロック
エンコーダ２０に接続されている。ブロック エンコー
ダは、知られているように、予め決められた数のブロッ
クコードのいずれかの出力を可能にするように組み合わ
せ論理及び／またはＲＯＭルックアップテーブルから構
成することができる。ブロック エンコーダの出力は、
パラレル／シリアルコンバータ２２に接続されている。
見てわかるように、ブロック エンコーダは、シフトレ
ジスタ１２からパラレルデータバスでパラレルビット
“Ｉ”が入力され、符号化されたパラレルビット“Ｊ”
をパラレル／シリアルコンバータ２２に出力する。ま
た、パラレル／シリアルコンバータ２２には、クロック
（ＣＫ）とＪ分周器１８からの入力信号（ロード信号）
が供給され、パラレル／シリアルコンバータ２２へ及び
そこからの、符号化されたデータブロックを含むシリア
ル ビットストリーム（ロードデータ）のタイミングが
制御される。

【００１１】図２は、図１のエンコーダ１０と関連した
タイミング図を示し、ここでは、Ｉ＝８及びＪ＝９であ
る。システムクロックＣＫは、予め決められた周波数の
一連の標準パルスを発生する。クロック ギャッピング
装置１４は、Ｊパルスごとの間隔のパルスシーケンスに
ギャップすなわち無パルスが含まれていることを除い
て、クロック信号ＣＫを本質的にまねた出力信号すなわ
ちギャップド クロック信号を発生する。この場合、ギ
ャップは９番目に発生する。第３の信号は、パラレル／
シリアルコンバータ２２のローディングのためにＪ分周
器で発生する“ロード信号”である。１個のロードパル
スはＪパルスごとの後縁で発生する。パラレル／シリア
ルコンバータに入力されるタイミング信号は、（Ｊ／
Ｉ）Ｒの出力ビットレートを有するシリアル ビットス
トリームを発生させる。ここで、Ｒは、シフトレジスタ
１２に入力されるシリアル ビットストリームのビット
レートである。

【００１２】本発明は、各々の符号化されたバイトの間
にある数（Ｍ）の符号化されていないバイトを挿入する
ことによって図１の符号化方式に改良を加え、それによ
り符号化密度が増加する。８の倍数のブロック長（Ｉ）
を有するＲＬＬコードでスタートすれば、ある数（Ｍ）
の符号化されていないバイトを各々の符号化されたバイ
トの間に挿入することができる。その結果生じる密度
は、（Ｉ＋８Ｍ）（Ｊ＋８Ｍ）となる。ここで、（ｄ，
ｋ，ｌ制約）のその結果生じるｋは８Ｍだけ増加し、ま
たその結果生じるｌ制約は４Ｍだけ増加する。例えば、
８／９の符号化密度と（０，４，４）の制約セットを有
するＲＬＬコードでスタートすれば、各々の符号化され
たバイトの間に１つの符号化されていないバイト（Ｍ＝
１）を挿入すると、元の８／９符号化密度より５．８８
％大きい１６／１７の符号化密度になる。また、制約セ
ットも（０，１２，８）に増加し、ここでは、ｋが８だ
け増加し、ｌが４だけ増加している。以上からわかるよ
うに、各々の符号化されたブロックのサイズはまだ１バ
イトなので、符号化密度は、エラー伝搬を増加させるこ
となくかなり増加している。

【００１３】図３は、本発明の符号化方式を具体化した
エンコーダ３０のブロック図を示す。シフトレジスタ装
置３１の入力として、ビットレートＲを有するシリアル
ビットストリームが示されている。シフトレジスタ３
１は２つのパラレル出力を含む。第１の出力３２は幅Ｍ
Ｉのパラレルデータパスであり、パラレル／シリアルコ
ンバータ３４に直接入力される。第２の出力３６は幅Ｉ
のパラレルデータパスであり、図１に関して説明したタ
イプのブロック エンコーダ３８に入力されると共に例
えばコードを割り当てるための組み合わせ論理及び／ま
たはＲＯＭルックアップテーブルを含むことができる。
ブロック エンコーダ３８は、シフトレジスタ３１から
のＩデータビットを符号化し、“Ｊ”ビット幅出力を発
生する。符号化されていないバイトと符号化された出力
は、パラレル／シリアルコンバータ３９で並行して集め
られ、互いにシリアル ビットストリームの一部として
出力される。その結果生じるパラレル／シリアルコンバ
ータ内の集合データは（Ｍ＋１）Ｉ／（Ｊ＋ＭＩ）の密
度を有し、シリアル ビットストリームは（Ｊ＋ＭＩ）
Ｒ／（Ｍ＋１）Ｉのレートの出力となる。ここで、Ｒは
入力ビットレートである。したがって、図３の装置は、
ブロック符号化データＪの間にどんな数の符号化されて
いないバイト（ＭＩ）も挿入するように動作可能であ
る。

【００１４】図４を参照すると、本発明にしたがってブ
ロックコードの密度を増加させる第２の好適な実施例で
あるエンコーダ５０が示されている。図１で説明した実
施例と同じように、シフトレジスタ５１は、これに接続
されてデータの入力ビットストリームを運ぶ入力線５２
を有する。また、同じ入力線５２が、遅延発生装置５３
を介してマルチプレクサ装置５４の入力にも接続されて
いる。幅Ｉのデータバス５６は、前述のタイプのＲＬＬ
ブロック エンコーダ５８に接続されている。ブロック
エンコーダ５８の出力は、符号化されたブロックを運
ぶ幅Ｊのデータバス６２を介してパラレル／シリアルコ
ンバータ６０に接続されている。

【００１５】制御装置６８からの制御線６５，６６，６
７は、それぞれシフトレジスタ５１、パラレル／シリア
ルコンバータ６０及びマルチプレクサ５４に接続されて
いる。制御装置６８は、当業者にはわかるように、予め
決められたプログラムに従ってデータ制御命令を発す
る、一連の特定のタイミング装置及び／またはプロセッ
サを含むことができる。制御装置６８は、シフトレジス
タ５１に第１のギャップド クロック信号を供給する。
この信号は、図１で説明したギャップド クロックと同
じものであり、シフトレジスタとブロックエンコーダに
流れるデータを制御する。

【００１６】制御装置からの“ロード”信号は、第２の
ギャップド クロック信号と共に、図１のように、パラ
レル／シリアルコンバータ６０に供給される。ロード及
び第２のギャップド クロック信号は、パラレル／シリ
アルコンバータへ流れるデータフローと、パラレル／シ
リアルコンバータからマルチプレクサへ流れるデータフ
ローを制御する。また、制御装置６８からの１つ以上の
制御線６７がマルチプレクサ５４にも接続されている。
マルチプレクサ５４の入力を適当に制御することによっ
て、符号化されていないバイトをブロックコードの間に
挿入し、増加した密度を有するハイブリッド ブロック
コードを形成することができる。見てわかるように、入
力ビットストリームは、マルチプレクサ５４への直接接
続を持っているので、この入力ビットストリームを制御
装置６８で操作して、符号化されたバイトの間にどんな
数の符号化されていないバイトも挿入することができ
る。前述のように、本発明によれば、ランレングス制限
ブロックコードの密度をかなり増加させることができる
が、エラー伝搬の増加に関するコストはなくなる。

【００１７】図５は、図１の好適な実施例のタイミング
図を示し、ここでは、パラメータＩ＝８、Ｊ＝９及びＭ
＝１である。図５は、拡大されたブロックコードの１サ
イクルの間に制御装置から発せられる４つの制御（クロ
ック）信号の波形を示している。これらの信号は、第１
のギャップド クロック７０、ロード信号７１、マルチ
プレクサ制御線信号７２及び第２のギャップド クロッ
ク７３を含む。見てわかるように、第２のギャップド
クロック信号７３は、ロード信号７１の後縁で能動にな
り、第１のギャップド クロック信号のギャップの間に
能動になるだけである。マルチプレクサ制御信号７２
は、ロード信号７１の前縁でハイ状態になり、ロード信
号は、（Ｊ＋ＩＭ）の周期を有するカウンタから発す
る。マルチプレクサ制御信号７２のハイ状態により、パ
ラレル／シリアルコンバータ６０からの符号化されたデ
ータの選択が可能になり、次いでマルチプレクサ５４か
ら出力される。マルチプレクサ制御信号７２のロー状態
により、符号化されていないデータの選択が可能にな
る。前記選択は、符号化されたブロックコードデータの
間に挿入またはインターリーブされることを意味する。

【００１８】Ｉ＝８、Ｊ＝９及びＭ＝１の場合の本発明
の好適な実施例では、Ｋ制約（全体的なラン）は８だけ
増加するが、Ｌ（偶数／奇数０ラン）は４だけ増加する
のがわかる。同時に、１６／１７の密度が達成され、こ
れは５．８８％の増加となる。上記の事の全てはエラー
伝搬のいかなる増加もなく達成される。Ｍの値は１以外
の値を採用することができるが、好適な具体化では、Ｍ
は１の値を最も良く採用しそうであることがわかるだろ
う。

【００１９】本発明の符号化方式のための復号化は、本
質的に、符号化プロセスの順番と具悪の順番に行なわれ
る。当業者にはわかるように、デコーダは、復号化プロ
セスを達成するためにブロック エンコーダの代わりに
関連する復号化回路を用いるだろう。

【００２０】上記の事から、図面に関して説明された実
施例は単なる見本であり、当業者は、本発明の精神及び
範囲を逸脱することなく、示された実施例の変更や変形
を行なうことができることがわかる。これらの変更や変
形は全て、付随の特許請求の範囲で定義されるように本
発明の範囲内に含められるものである。

【図面の簡単な説明】

【図１】従来技術のランレングス制限符号化方式のブロ
ック図を示す。

【図２】図１の符号化方式と関連するタイミング図を示
す。

【図３】本発明のランレングス制限符号化方式を具体化
したブロック図を示す。

【図４】本発明のランレングス制限符号化方式を具体化
した装置の好適な一実施例の詳細図を示す。

【図５】図４の実施例と関連した制御信号のタイミング
図を示す。

Claims (20)

【特許請求の範囲】
1. 【請求項１】 磁気媒体のデータを符号化するために予
   め選択可能な密度のランレングス制限ブロックコードを
   バイナリデータから発生する装置であって、 入力ビットストリームに接続され、前記バイナリデータ
   を受け取る受取手段と、 前記受取手段に接続され、前記バイナリデータの選択さ
   れた部分をブロック符号化されたデータに符号化する符
   号化手段と、 前記入力ビットストリームに接続され、前記バイナリデ
   ータの予め決められた符号化されていない部分を選択し
   て前記ブロック符号化されたデータの間にインターリー
   ブするように動作可能な制御手段と、 前記符号化手段と前記制御手段に接続され、前記ブロッ
   ク符号化されたデータの間に前記バイナリデータの予め
   決められた符号化されていない部分を出力するように動
   作可能であり、それにより前記予め選択可能な密度の前
   記ランレングス制限ブロックコードを形成する出力手段
   とからなることを特徴とする装置。
2. 【請求項２】 請求項１記載の装置において、Ｉはデー
   タの符号化されていないブロック内のビット数であり、
   Ｊは符号化されたブロック内のチャンネルビット数であ
   り、Ｍは前記符号化されたブロックの間に挿入されるべ
   き符号化されていないバイトの数であり、前記出力手段
   は、前記予め選択可能な密度が［（Ｍ＋１）Ｉ］／（Ｊ
   ＋ＭＩ）となるブロックコードを発生するように動作可
   能である装置。
3. 【請求項３】 請求項２記載の装置において、前記ブロ
   ックコードは（ｄ，ｋ，ｌ）のランレングス制約を有
   し、ここで、ｄは１の間の０の最小数であり、ｋは１の
   間の０の最大数であり、ｌは奇数／偶数サブストリング
   における１の間の０の最大数であり、元の非挿入ブロッ
   クコードと比較した場合、前記ｋ制約は８Ｍだけ増加
   し、前記ｌ制約は４Ｍだけ増加する装置。
4. 【請求項４】 請求項１記載の装置において、前記受取
   手段はシフトレジスタ装置を含む装置。
5. 【請求項５】 請求項４記載の装置において、前記出力
   手段はパラレル／シリアルコンバータを含む装置。
6. 【請求項６】 請求項５記載の装置において、前記制御
   手段は、前記ブロック符号化されたデータで前記符号化
   されていないデータをインターリーブするのを可能にす
   るマルチプレクサを含む装置。
7. 【請求項７】 請求項５記載の装置において、前記パラ
   レル／シリアルコンバータは、前記符号化されていない
   データを受け取るための前記シフトレジスタへの直接接
   続を含む装置。
8. 【請求項８】 請求項６記載の装置において、前記制御
   手段は、それぞれ前記シフトレジスタ及びパラレル／シ
   リアルコンバータのデータフローを制御するための第１
   及び第２のギャップド クロック信号を出力するように
   動作可能であり、前記制御手段は、さらに、前記符号化
   されていないデータと符号化されたデータの間で前記マ
   ルチプレクサの入力を選択的に変更するためのマルチプ
   レクサ制御信号を出力するように適応されている装置。
9. 【請求項９】 請求項２記載の装置において、Ｍは１の
   値を有し、前記予め選択可能な密度は、（０，１２，
   ８）の制約セットを有する１６／１７である装置。
10. 【請求項１０】 Ｉがデータの符号化されていないブロ
    ック内のビット数であり、Ｊがデータの符号化されたブ
    ロック内のチャンネルビット数である、記憶装置に用い
    られる符号化装置であって、 ある時間のバイナリデータのＩビットを入力する手段
    と、 前記バイナリデータの選択されたバイトを符号化された
    ブロックに符号化する手段と、 符号化されていないバイナリデータの前記Ｉビットの選
    択された倍数を前記符号化されたブロックコードでイン
    ターリーブすることにより、エラー伝搬を増加させずに
    予め選択可能な密度のランレングス制限ブロックコード
    を形成する手段とからなることを特徴とする符号化装
    置。
11. 【請求項１１】 請求項１０記載の装置において、前記
    入力手段は、シリアル ビットストリームに接続された
    シフトレジスタを含む符号化装置。
12. 【請求項１２】 請求項１１記載の装置において、前記
    インターリーブ手段は、制御手段に接続されたパラレル
    ／シリアルコンバータを含み、前記制御手段は、前記符
    号化されていないデータを選択して、前記シフトレジス
    タ及びパラレル／シリアルコンバータへの及びそれらか
    らのデータフローを制御するためのタイミング信号を発
    生するように適応されている符号化装置。
13. 【請求項１３】 請求項１２記載の装置において、前記
    インターリーブ手段は、さらに、前記符号化されたデー
    タと符号化されていないデータの交互出力を可能にする
    マルチプレクサを含む符号化装置。
14. 【請求項１４】 請求項１２記載の装置において、前記
    パラレル／シリアルコンバータは、前記符号化されてい
    ないデータを受け取るために前記シフトレジスタに直接
    接続されている符号化装置。
15. 【請求項１５】 請求項１０記載の装置において、前記
    装置は［（Ｍ＋１）Ｉ］／（Ｊ＋ＭＩ）の密度を有する
    ＲＬＬブロックコードを発生する符号化装置。
16. 【請求項１６】 請求項１５記載の装置において、Ｍ＝
    １であり、前記符号化密度は、（０，１２，８）の制約
    セットを伴う１６／１７である符号化装置。
17. 【請求項１７】 ランレングス制限ブロックコードを用
    いる記憶媒体のバイナリデータを符号化するための方法
    であって、 前記バイナリデータの入力ビットストリームを受け取る
    工程と、 前記バイナリデータの選択された部分をブロック符号化
    されたデータに符号化する工程と、 前記バイナリデータの予め決められた符号化されていな
    い部分を前記ブロック符号化されたデータの間にインタ
    ーリーブする工程と、 前記ブロック符号化されたデータを、それらの間のブロ
    ック符号化されたデータの前記符号化されていない部分
    と共に出力することにより、増加した密度のランレング
    ス制限ブロックコードを形成する工程とからなることを
    特徴とする符号化方法。
18. 【請求項１８】 請求項１７記載の方法において、Ｉは
    データの符号化されていないブロック内のビット数であ
    り、Ｊは符号化されたブロック内のチャンネルビット数
    であり、Ｍは前記符号化されたブロックの間に挿入され
    るべき符号化されていないバイトの数であり、さらに、
    ［（Ｍ＋１）Ｉ］／（Ｊ＋ＭＩ）の予め選択可能な密度
    を有するブロックコードを発生する工程を含む符号化方
    法。
19. 【請求項１９】 請求項１８記載の方法において、Ｍは
    １の値を有し、前記予め選択可能な密度は、（０，１
    ２，８）の制約セットを有する１６／１７である符号化
    方法。
20. 【請求項２０】 請求項１８記載の方法において、前記
    ブロックコードは（ｄ，ｋ，ｌ）のランレングス制約を
    有し、ここで、ｄは１の間の０の最小数であり、ｋは１
    の間の０の最大数であり、ｌは奇数／偶数サブストリン
    グにおける１の間の０の最大数であり、元の非挿入ブロ
    ックコードと比較した場合、前記ｋ制約は８Ｍだけ増加
    し、前記ｌ制約は４Ｍだけ増加する符号化方法。