JP2001144179A - 接続孔形成方法及び半導体装置 - Google Patents
接続孔形成方法及び半導体装置Info
- Publication number
- JP2001144179A JP2001144179A JP32557999A JP32557999A JP2001144179A JP 2001144179 A JP2001144179 A JP 2001144179A JP 32557999 A JP32557999 A JP 32557999A JP 32557999 A JP32557999 A JP 32557999A JP 2001144179 A JP2001144179 A JP 2001144179A
- Authority
- JP
- Japan
- Prior art keywords
- film
- slm
- bpsg film
- interlayer insulating
- bpsg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＢＰＳＧ膜などの層間絶縁膜にコンタクトホ
ールを形成する際に、ＢＰＳＧ膜とレジスト膜との間の
密着性を向上させて、ウェットエッチングによるエッチ
ング部分の横方向への広がりを抑制すること。 【解決手段】 半導体基板１上に形成したＢＰＳＧ膜２
に、Ｎ2ガスを０．５ｓｌｍ以上３．０ｓｌｍ以下供給
してアニール処理を施し、このアニール処理後のＢＰＳ
Ｇ膜に接続孔６を形成する。これにより、ウェットエッ
チングによるエッチング部分の横方向への広がり５を抑
制できる。
ールを形成する際に、ＢＰＳＧ膜とレジスト膜との間の
密着性を向上させて、ウェットエッチングによるエッチ
ング部分の横方向への広がりを抑制すること。 【解決手段】 半導体基板１上に形成したＢＰＳＧ膜２
に、Ｎ2ガスを０．５ｓｌｍ以上３．０ｓｌｍ以下供給
してアニール処理を施し、このアニール処理後のＢＰＳ
Ｇ膜に接続孔６を形成する。これにより、ウェットエッ
チングによるエッチング部分の横方向への広がり５を抑
制できる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置製造プ
ロセスにおいて適用される接続孔形成方法に関する。
ロセスにおいて適用される接続孔形成方法に関する。
【０００２】
【従来の技術】半導体装置製造プロセスにおいて、層間
絶縁膜であるＢＰＳＧ（硼燐珪酸ガラス）膜に接続孔
（コンタクトホール）を形成する工程がある。この工程
では、例えばシリコン基板などの半導体基板上に形成し
たＢＰＳＧ膜を平坦化するために約９００℃前後の温度
下でアニール処理し、その後ＢＰＳＧ膜上にレジスト膜
を形成してパターニングを行い、ＢＰＳＧ膜をウェット
エッチング及びドライエッチングしてコンタクトホール
を形成する。
絶縁膜であるＢＰＳＧ（硼燐珪酸ガラス）膜に接続孔
（コンタクトホール）を形成する工程がある。この工程
では、例えばシリコン基板などの半導体基板上に形成し
たＢＰＳＧ膜を平坦化するために約９００℃前後の温度
下でアニール処理し、その後ＢＰＳＧ膜上にレジスト膜
を形成してパターニングを行い、ＢＰＳＧ膜をウェット
エッチング及びドライエッチングしてコンタクトホール
を形成する。
【０００３】従来の工程において、アニール処理では、
Ｎ2ガス雰囲気下にＢＰＳＧ膜を形成した半導体基板を
置き、そのＮ2ガス雰囲気下で半導体基板を加熱する。
この場合のＮ2ガス流量は、アニール処理炉内の雰囲気
をＮ2ガス雰囲気に置換したり、外部から大気が巻き込
まないようにするために、２０〜３０ｓｌｍ（スタンダ
ード・リットル／分）程度に設定している。
Ｎ2ガス雰囲気下にＢＰＳＧ膜を形成した半導体基板を
置き、そのＮ2ガス雰囲気下で半導体基板を加熱する。
この場合のＮ2ガス流量は、アニール処理炉内の雰囲気
をＮ2ガス雰囲気に置換したり、外部から大気が巻き込
まないようにするために、２０〜３０ｓｌｍ（スタンダ
ード・リットル／分）程度に設定している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
方法においては、ＢＰＳＧ膜とレジスト膜との間の密着
性が悪いため、ウェットエッチングの際にウェットエッ
チング液がＢＰＳＧ膜とレジスト膜との間に染み込み、
エッチング部分が横方向に広がってしまう。
方法においては、ＢＰＳＧ膜とレジスト膜との間の密着
性が悪いため、ウェットエッチングの際にウェットエッ
チング液がＢＰＳＧ膜とレジスト膜との間に染み込み、
エッチング部分が横方向に広がってしまう。
【０００５】特に、接続孔が密集している部分において
は、上記のようにエッチング部分が横方向に広がると、
エッチングの際にコンタクト同士がつながってしまい、
レジスト膜が浮いてコンタクト形成異常を生じる原因と
なる。
は、上記のようにエッチング部分が横方向に広がると、
エッチングの際にコンタクト同士がつながってしまい、
レジスト膜が浮いてコンタクト形成異常を生じる原因と
なる。
【０００６】このエッチング部分の横方向への広がり
は、アニール処理後にＢＰＳＧ膜に硫酸洗浄を行うこと
により、ある程度抑制することが可能である。一方、Ｂ
ＰＳＧ膜における硼素や燐の濃度が高いと、成膜におい
て低温流動性が高くなり成膜に好ましい。しかしなが
ら、ＢＰＳＧ膜における硼素や燐の濃度が高いと、アニ
ール処理後にＢＰＳＧ膜に硫酸洗浄を行ってもエッチン
グ部分の横方向への広がりを抑制する効果が低くなって
しまう。
は、アニール処理後にＢＰＳＧ膜に硫酸洗浄を行うこと
により、ある程度抑制することが可能である。一方、Ｂ
ＰＳＧ膜における硼素や燐の濃度が高いと、成膜におい
て低温流動性が高くなり成膜に好ましい。しかしなが
ら、ＢＰＳＧ膜における硼素や燐の濃度が高いと、アニ
ール処理後にＢＰＳＧ膜に硫酸洗浄を行ってもエッチン
グ部分の横方向への広がりを抑制する効果が低くなって
しまう。
【０００７】このように、現状では、ＢＰＳＧ膜などの
層間絶縁膜にコンタクトホールを形成する際に、ＢＰＳ
Ｇ膜とレジスト膜との間の密着性を向上させて、ウェッ
トエッチングによるエッチング部分の横方向への広がり
を抑制する有効な方法はない。
層間絶縁膜にコンタクトホールを形成する際に、ＢＰＳ
Ｇ膜とレジスト膜との間の密着性を向上させて、ウェッ
トエッチングによるエッチング部分の横方向への広がり
を抑制する有効な方法はない。
【０００８】本発明はかかる点に鑑みてなされたもので
あり、ＢＰＳＧ膜などの層間絶縁膜にコンタクトホール
を形成する際に、ＢＰＳＧ膜とレジスト膜との間の密着
性を向上させて、ウェットエッチングによるエッチング
部分の横方向への広がりを抑制することができる接続孔
形成方法を提供することを目的とする。
あり、ＢＰＳＧ膜などの層間絶縁膜にコンタクトホール
を形成する際に、ＢＰＳＧ膜とレジスト膜との間の密着
性を向上させて、ウェットエッチングによるエッチング
部分の横方向への広がりを抑制することができる接続孔
形成方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は以下の手段を講じた。
に、本発明は以下の手段を講じた。
【００１０】本発明は、半導体基板上に層間絶縁膜を堆
積する工程と、この層間絶縁膜に、不活性ガスを０．５
ｓｌｍ〜３．０ｓｌｍ供給してアニール処理を施す工程
と、このアニール処理後の層間絶縁膜上に、後記接続孔
のパターンを有するレジスト膜を形成する工程と、この
レジスト膜をマスクとして層間絶縁膜をウエットエッチ
ング及びドライエッチングすることにより、層間絶縁膜
に接続孔を形成する工程と、を具備することを特徴とす
る接続孔形成方法を提供する。
積する工程と、この層間絶縁膜に、不活性ガスを０．５
ｓｌｍ〜３．０ｓｌｍ供給してアニール処理を施す工程
と、このアニール処理後の層間絶縁膜上に、後記接続孔
のパターンを有するレジスト膜を形成する工程と、この
レジスト膜をマスクとして層間絶縁膜をウエットエッチ
ング及びドライエッチングすることにより、層間絶縁膜
に接続孔を形成する工程と、を具備することを特徴とす
る接続孔形成方法を提供する。
【００１１】この方法によれば、アニール処理において
不活性ガスを０．５ｓｌｍ以上３．０ｓｌｍ以下供給し
ているので、層間絶縁膜とレジスト膜との間の密着性が
向上し、ウェットエッチングの際に層間絶縁膜とレジス
ト膜との間にウェットエッチング液が浸入することを抑
制し、エッチング部分の横方向への広がりを抑えること
ができる。
不活性ガスを０．５ｓｌｍ以上３．０ｓｌｍ以下供給し
ているので、層間絶縁膜とレジスト膜との間の密着性が
向上し、ウェットエッチングの際に層間絶縁膜とレジス
ト膜との間にウェットエッチング液が浸入することを抑
制し、エッチング部分の横方向への広がりを抑えること
ができる。
【００１２】また、本発明の接続孔形成方法において
は、前記層間絶縁膜は、ＢＰＳＧ膜であることが好まし
い。また、本発明の接続孔形成方法においては、前記不
活性ガスは、Ｎ2ガスであることが好ましい。
は、前記層間絶縁膜は、ＢＰＳＧ膜であることが好まし
い。また、本発明の接続孔形成方法においては、前記不
活性ガスは、Ｎ2ガスであることが好ましい。
【００１３】また、本発明は、半導体基板上に形成した
ＢＰＳＧ膜に接続孔を形成する方法であって、半導体基
板上に形成したＢＰＳＧ膜に、不活性ガスを０．５ｓｌ
ｍ以上３．０ｓｌｍ以下供給してアニール処理を施す工
程と、このアニール処理後のＢＰＳＧ膜にウエットエッ
チングにより接続孔を形成する工程と、を具備すること
を特徴とする接続孔形成方法を提供する。
ＢＰＳＧ膜に接続孔を形成する方法であって、半導体基
板上に形成したＢＰＳＧ膜に、不活性ガスを０．５ｓｌ
ｍ以上３．０ｓｌｍ以下供給してアニール処理を施す工
程と、このアニール処理後のＢＰＳＧ膜にウエットエッ
チングにより接続孔を形成する工程と、を具備すること
を特徴とする接続孔形成方法を提供する。
【００１４】この方法によれば、アニール処理において
不活性ガスを０．５ｓｌｍ以上３．０ｓｌｍ以下供給し
ているので、ＢＰＳＧ膜とレジスト膜との間の密着性が
向上し、ウェットエッチングの際にＢＰＳＧ膜とレジス
ト膜との間にウェットエッチング液が浸入することを抑
制し、エッチング部分の横方向への広がりを抑えること
ができる。
不活性ガスを０．５ｓｌｍ以上３．０ｓｌｍ以下供給し
ているので、ＢＰＳＧ膜とレジスト膜との間の密着性が
向上し、ウェットエッチングの際にＢＰＳＧ膜とレジス
ト膜との間にウェットエッチング液が浸入することを抑
制し、エッチング部分の横方向への広がりを抑えること
ができる。
【００１５】また、本発明は、半導体基板上に形成した
ＢＰＳＧ膜に、不活性ガスを０．５ｓｌｍ以上３．０ｓ
ｌｍ以下供給してアニール処理を施した後のＢＰＳＧ膜
に形成した接続孔を有することを特徴とする半導体装置
を提供する。
ＢＰＳＧ膜に、不活性ガスを０．５ｓｌｍ以上３．０ｓ
ｌｍ以下供給してアニール処理を施した後のＢＰＳＧ膜
に形成した接続孔を有することを特徴とする半導体装置
を提供する。
【００１６】この構成によれば、エッチング部分の横方
向への広がりの少ない状態で形成された接続孔を有する
ので、接続孔の配置間隔を狭く設定したとしても良好に
コンタクト形成を行うことができる。したがって、半導
体装置の微細化を実現することができる。
向への広がりの少ない状態で形成された接続孔を有する
ので、接続孔の配置間隔を狭く設定したとしても良好に
コンタクト形成を行うことができる。したがって、半導
体装置の微細化を実現することができる。
【００１７】
【発明の実施の形態】本発明の接続孔形成方法は、半導
体基板上に形成した層間絶縁膜に不活性ガスの供給量を
低くしてアニール処理を施し、このアニール処理後の層
間絶縁膜に接続孔を形成する方法である。
体基板上に形成した層間絶縁膜に不活性ガスの供給量を
低くしてアニール処理を施し、このアニール処理後の層
間絶縁膜に接続孔を形成する方法である。
【００１８】ここで、半導体基板としては、シリコン基
板などを用いることができる。層間絶縁膜としては、Ｂ
ＰＳＧ膜を挙げることができる。不活性ガスとしては、
Ｎ2ガスなどを挙げることができる。
板などを用いることができる。層間絶縁膜としては、Ｂ
ＰＳＧ膜を挙げることができる。不活性ガスとしては、
Ｎ2ガスなどを挙げることができる。
【００１９】本発明の接続孔形成方法において、不活性
ガスの供給量は、０．５ｓｌｍ以上３．０ｓｌｍ以下に
下げることが好ましい。特に、不活性ガスの供給量は、
０．５ｓｌｍ以上１．０ｓｌｍ以下に下げることがさら
に好ましい。これにより、アニール処理後の層間絶縁膜
とレジスト膜との間の密着性を確実に向上させることが
できる。
ガスの供給量は、０．５ｓｌｍ以上３．０ｓｌｍ以下に
下げることが好ましい。特に、不活性ガスの供給量は、
０．５ｓｌｍ以上１．０ｓｌｍ以下に下げることがさら
に好ましい。これにより、アニール処理後の層間絶縁膜
とレジスト膜との間の密着性を確実に向上させることが
できる。
【００２０】以下、本発明の実施の形態について、添付
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２１】図１〜図５は、本発明の接続孔形成方法の
プロセスを説明するための断面図である。まず、図１に
示すように、半導体基板であるシリコン基板１上に、層
間絶縁膜であるＢＰＳＧ膜２を形成する。このＢＰＳＧ
膜２は、例えば、シリコン基板１上に例えばＴＥＯＳ(T
etra Ethyl OrthoSilicate)、ＴＭＢ(Tri-Methyl Borat
e)、ＴＭＰ(Tri-Methyl Phosphate)、Ｏ3ガスを用いて
ＣＶＤ（Chemical Vapor Deposition）法により形成す
る。また、ＢＰＳＧ膜２における硼素（Ｂ）と燐（Ｐ）
の濃度は、加熱温度を低くして塗布の際の流動性を高め
るために、それぞれ４．５重量％〜６．０重量％の範囲
内であることが好ましい。
プロセスを説明するための断面図である。まず、図１に
示すように、半導体基板であるシリコン基板１上に、層
間絶縁膜であるＢＰＳＧ膜２を形成する。このＢＰＳＧ
膜２は、例えば、シリコン基板１上に例えばＴＥＯＳ(T
etra Ethyl OrthoSilicate)、ＴＭＢ(Tri-Methyl Borat
e)、ＴＭＰ(Tri-Methyl Phosphate)、Ｏ3ガスを用いて
ＣＶＤ（Chemical Vapor Deposition）法により形成す
る。また、ＢＰＳＧ膜２における硼素（Ｂ）と燐（Ｐ）
の濃度は、加熱温度を低くして塗布の際の流動性を高め
るために、それぞれ４．５重量％〜６．０重量％の範囲
内であることが好ましい。
【００２２】次いで、シリコン基板１上に形成したＢＰ
ＳＧ膜２にアニール処理を行う。このアニール処理は、
ＢＰＳＧ膜２を平坦化するために行う処理である。この
アニール処理においては、まず、アニール処理炉内に、
ＢＰＳＧ膜２を有するシリコン基板１を挿入する。挿入
中は、アニール処理炉内に不活性ガスであるＮ2ガスを
供給して、アニール処理炉内をＮ2ガス雰囲気とする。
このときのＮ2ガスの供給量（ガス流量）は、アニール
処理炉内の雰囲気をＮ2ガス雰囲気に置換し、外部から
大気が巻き込まないようにするために、２０〜３０ｓｌ
ｍ程度に設定する。
ＳＧ膜２にアニール処理を行う。このアニール処理は、
ＢＰＳＧ膜２を平坦化するために行う処理である。この
アニール処理においては、まず、アニール処理炉内に、
ＢＰＳＧ膜２を有するシリコン基板１を挿入する。挿入
中は、アニール処理炉内に不活性ガスであるＮ2ガスを
供給して、アニール処理炉内をＮ2ガス雰囲気とする。
このときのＮ2ガスの供給量（ガス流量）は、アニール
処理炉内の雰囲気をＮ2ガス雰囲気に置換し、外部から
大気が巻き込まないようにするために、２０〜３０ｓｌ
ｍ程度に設定する。
【００２３】次いで、基板を炉内へ挿入し、挿入口を閉
じた後、Ｎ2ガスの供給量を０．５ｓｌｍ〜３．０ｓｌ
ｍ、好ましくは０．５ｓｌｍ〜１．０ｓｌｍに下げる。
Ｎ2ガス供給量を下げるタイミングは、問題が無ければ
挿入口を閉める前からでも良い。
じた後、Ｎ2ガスの供給量を０．５ｓｌｍ〜３．０ｓｌ
ｍ、好ましくは０．５ｓｌｍ〜１．０ｓｌｍに下げる。
Ｎ2ガス供給量を下げるタイミングは、問題が無ければ
挿入口を閉める前からでも良い。
【００２４】アニール処理は、温度８００℃〜９５０
℃、好ましくは８５０℃程度で、２０分程度行う。
℃、好ましくは８５０℃程度で、２０分程度行う。
【００２５】次いで、アニール処理したＢＰＳＧ膜を硫
酸洗浄する。この硫酸洗浄によりＢＰＳＧ膜と、その上
に形成するレジスト膜との間の密着性を向上させること
ができる。
酸洗浄する。この硫酸洗浄によりＢＰＳＧ膜と、その上
に形成するレジスト膜との間の密着性を向上させること
ができる。
【００２６】次いで、図２に示すように、ＢＰＳＧ膜２
上にレジスト膜３を形成する。このレジスト膜３は、Ｂ
ＰＳＧ膜２上にレジスト液をスピンコーティングにより
塗布した後に加熱焼成することにより形成する。その
後、図３に示すように、レジスト膜３に所定のパターン
を有するマスクを用いて露光し、露光したレジスト膜を
現像してレジスト膜３にコンタクトホールパターン４を
形成する。
上にレジスト膜３を形成する。このレジスト膜３は、Ｂ
ＰＳＧ膜２上にレジスト液をスピンコーティングにより
塗布した後に加熱焼成することにより形成する。その
後、図３に示すように、レジスト膜３に所定のパターン
を有するマスクを用いて露光し、露光したレジスト膜を
現像してレジスト膜３にコンタクトホールパターン４を
形成する。
【００２７】次いで、パターニングされたレジスト膜３
を介してＢＰＳＧ膜２をウェットエッチングする。この
ウェットエッチングは、例えばＨＦ系のウェットエッチ
ング液を用いて行う。このウェットエッチングにより、
理想的には横方向へのエッチング量と深さ方向へのエッ
チング量が同じになる等方的エッチングがなれるべきで
あるが、ウェットエッチング液がＢＰＳＧ膜２とレジス
ト膜３との間に浸入して横方向に広がるオーバーエッチ
ング部５が形成される。
を介してＢＰＳＧ膜２をウェットエッチングする。この
ウェットエッチングは、例えばＨＦ系のウェットエッチ
ング液を用いて行う。このウェットエッチングにより、
理想的には横方向へのエッチング量と深さ方向へのエッ
チング量が同じになる等方的エッチングがなれるべきで
あるが、ウェットエッチング液がＢＰＳＧ膜２とレジス
ト膜３との間に浸入して横方向に広がるオーバーエッチ
ング部５が形成される。
【００２８】次いで、図４に示すように、ウェットエッ
チングしたＢＰＳＧ膜２にドライエッチングを行って、
コンタクトホール６を形成する。最後に、図５（ａ）に
示すように、レジスト膜３を除去する。このようにし
て、層間絶縁膜にコンタクトホールを形成する。
チングしたＢＰＳＧ膜２にドライエッチングを行って、
コンタクトホール６を形成する。最後に、図５（ａ）に
示すように、レジスト膜３を除去する。このようにし
て、層間絶縁膜にコンタクトホールを形成する。
【００２９】本実施の形態における方法では、アニール
処理においてＮ2ガスの供給量を０．５ｓｌｍ〜３．０
ｓｌｍに下げているので、ＢＰＳＧ膜２とレジスト膜３
との間の密着性が向上して、オーバーエッチング部５の
大きさは従来よりも小さくなる。すなわち、図５（ｂ）
に示す径Ｄ１が従来の方法の場合よりも小さくなる。し
たがって、図６に示すように、コンタクトホール７の径
Ｄ２が約０．８μｍであり、コンタクトホール７間の間
隔Ｗ１，Ｗ２が約２．５５μｍで、縦、横方向それぞれ
１０個以上で、計１００個以上配置された、すなわちコ
ンタクトホールが密集して配置された半導体装置であっ
ても、エッチング部分の横方向への広がりの少ない状態
でコンタクトホールを形成することができ、レジスト浮
きを防止できるので、良好にコンタクト形成を行うこと
ができる。したがって、半導体装置の微細化を実現する
ことができる。
処理においてＮ2ガスの供給量を０．５ｓｌｍ〜３．０
ｓｌｍに下げているので、ＢＰＳＧ膜２とレジスト膜３
との間の密着性が向上して、オーバーエッチング部５の
大きさは従来よりも小さくなる。すなわち、図５（ｂ）
に示す径Ｄ１が従来の方法の場合よりも小さくなる。し
たがって、図６に示すように、コンタクトホール７の径
Ｄ２が約０．８μｍであり、コンタクトホール７間の間
隔Ｗ１，Ｗ２が約２．５５μｍで、縦、横方向それぞれ
１０個以上で、計１００個以上配置された、すなわちコ
ンタクトホールが密集して配置された半導体装置であっ
ても、エッチング部分の横方向への広がりの少ない状態
でコンタクトホールを形成することができ、レジスト浮
きを防止できるので、良好にコンタクト形成を行うこと
ができる。したがって、半導体装置の微細化を実現する
ことができる。
【００３０】次に、本発明の効果を明確にするために行
った実施例について説明する。
った実施例について説明する。
【００３１】（実施例）シリコン基板上にＢＰＳＧ膜を
形成し、このＢＰＳＧ膜にアニール処理を行う。このア
ニール処理においては、まず、アニール処理炉内に２０
〜３０ｓｌｍでＮ2ガスを供給して、アニール処理炉内
をＮ2ガス雰囲気とし、そのＮ2ガスの供給量を０．５ｓ
ｌｍ〜１．０ｓｌｍに下げた。アニール処理は、温度８
５０℃程度で２０分程度行った。
形成し、このＢＰＳＧ膜にアニール処理を行う。このア
ニール処理においては、まず、アニール処理炉内に２０
〜３０ｓｌｍでＮ2ガスを供給して、アニール処理炉内
をＮ2ガス雰囲気とし、そのＮ2ガスの供給量を０．５ｓ
ｌｍ〜１．０ｓｌｍに下げた。アニール処理は、温度８
５０℃程度で２０分程度行った。
【００３２】次いで、アニール処理したＢＰＳＧ膜を硫
酸洗浄した後、ＢＰＳＧ膜上にレジスト膜を形成し、レ
ジスト膜に露光・現像を行って約０．８μｍのコンタク
トホール用のパターニングを行った。このようにパター
ン形成したレジスト膜を用いてウェットエッチング及び
ドライエッチングを順次行って、ＢＰＳＧ膜にコンタク
トホールを形成した。
酸洗浄した後、ＢＰＳＧ膜上にレジスト膜を形成し、レ
ジスト膜に露光・現像を行って約０．８μｍのコンタク
トホール用のパターニングを行った。このようにパター
ン形成したレジスト膜を用いてウェットエッチング及び
ドライエッチングを順次行って、ＢＰＳＧ膜にコンタク
トホールを形成した。
【００３３】このコンタクトホールの径、図５における
Ｄ１を測定したところ、２．２〜３．５μｍであった。
また、このコンタクトホール径は、ロット間でばらつき
が小さかった。
Ｄ１を測定したところ、２．２〜３．５μｍであった。
また、このコンタクトホール径は、ロット間でばらつき
が小さかった。
【００３４】（従来例）シリコン基板上にＢＰＳＧ膜を
形成し、このＢＰＳＧ膜にアニール処理を行う。このア
ニール処理においては、アニール処理炉内に２０〜３０
ｓｌｍでＮ2ガスを供給して、温度８５０℃程度で２０
分程度行った。
形成し、このＢＰＳＧ膜にアニール処理を行う。このア
ニール処理においては、アニール処理炉内に２０〜３０
ｓｌｍでＮ2ガスを供給して、温度８５０℃程度で２０
分程度行った。
【００３５】次いで、アニール処理したＢＰＳＧ膜を硫
酸洗浄した後、ＢＰＳＧ膜上にレジスト膜を形成し、レ
ジスト膜に露光・現像を行って約０．８μｍのコンタク
トホール用のパターニングを行った。このようにパター
ン形成したレジスト膜を用いてウェットエッチング及び
ドライエッチングを順次行って、ＢＰＳＧ膜にコンタク
トホールを形成した。
酸洗浄した後、ＢＰＳＧ膜上にレジスト膜を形成し、レ
ジスト膜に露光・現像を行って約０．８μｍのコンタク
トホール用のパターニングを行った。このようにパター
ン形成したレジスト膜を用いてウェットエッチング及び
ドライエッチングを順次行って、ＢＰＳＧ膜にコンタク
トホールを形成した。
【００３６】このコンタクトホールの径、図５における
Ｄ１を測定したところ、２．７〜６．８μｍであった。
また、このコンタクトホール径は、ロット間でばらつき
が大きかった。
Ｄ１を測定したところ、２．７〜６．８μｍであった。
また、このコンタクトホール径は、ロット間でばらつき
が大きかった。
【００３７】本発明の方法は、半導体装置におけるソー
ス／ドレインと配線との間の層間絶縁膜のコンタクトホ
ール形成や、ゲート電極と配線との間の層間絶縁膜のコ
ンタクトホール形成などに適用することができる。
ス／ドレインと配線との間の層間絶縁膜のコンタクトホ
ール形成や、ゲート電極と配線との間の層間絶縁膜のコ
ンタクトホール形成などに適用することができる。
【００３８】
【発明の効果】以上説明したように本発明の接続孔形成
方法は、アニール処理において、層間絶縁膜に不活性ガ
スを０．５ｓｌｍ以上３．０ｓｌｍ以下供給してアニー
ル処理を施しているので、層間絶縁膜とレジスト膜との
間の密着性が向上し、ウェットエッチングの際に層間絶
縁膜とレジスト膜との間にウェットエッチング液が浸入
することを抑制し、エッチング部分の横方向への広がり
を抑えることができる。
方法は、アニール処理において、層間絶縁膜に不活性ガ
スを０．５ｓｌｍ以上３．０ｓｌｍ以下供給してアニー
ル処理を施しているので、層間絶縁膜とレジスト膜との
間の密着性が向上し、ウェットエッチングの際に層間絶
縁膜とレジスト膜との間にウェットエッチング液が浸入
することを抑制し、エッチング部分の横方向への広がり
を抑えることができる。
【００３９】また、本発明の半導体装置は、エッチング
部分の横方向への広がりの少ない状態で形成された接続
孔を有するので、接続孔の配置間隔を狭く設定したとし
ても良好にコンタクト形成を行うことができる。したが
って、半導体装置の微細化を実現することができる。
部分の横方向への広がりの少ない状態で形成された接続
孔を有するので、接続孔の配置間隔を狭く設定したとし
ても良好にコンタクト形成を行うことができる。したが
って、半導体装置の微細化を実現することができる。
【図１】本発明の一実施の形態に係る接続孔形成方法の
一工程を説明するための断面図である。
一工程を説明するための断面図である。
【図２】本発明の一実施の形態に係る接続孔形成方法の
一工程を説明するための断面図である。
一工程を説明するための断面図である。
【図３】本発明の一実施の形態に係る接続孔形成方法の
一工程を説明するための断面図である。
一工程を説明するための断面図である。
【図４】本発明の一実施の形態に係る接続孔形成方法の
一工程を説明するための断面図である。
一工程を説明するための断面図である。
【図５】（ａ）は本発明の一実施の形態に係る接続孔形
成方法により形成された接続孔を説明するための断面図
であり、（ｂ）はコンタクトホールの径を説明するため
の平面図である。
成方法により形成された接続孔を説明するための断面図
であり、（ｂ）はコンタクトホールの径を説明するため
の平面図である。
【図６】接続孔の配置を説明するための図である。
１…シリコン基板 ２…ＢＰＳＧ膜 ３…レジスト膜 ４…コンタクトホールパターン ５…オーバーエッチング部 ６，７…コンタクトホール
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 NN32 QQ00 QQ09 QQ11 QQ19 QQ37 RR15 SS01 SS03 SS04 WW06 XX03 XX12 5F043 AA37 BB25 DD02 FF10 GG10 5F058 BA09 BA10 BC02 BC04 BD04 BD06 BF03 BF04 BF25 BF31 BH04 BH08 BH11 BH13 BH20 BJ02
Claims (5)
- 【請求項１】 半導体基板上に層間絶縁膜を堆積する工
程と、 この層間絶縁膜に、不活性ガスを０．５ｓｌｍ以上３．
０ｓｌｍ以下供給してアニール処理を施す工程と、 このアニール処理後の層間絶縁膜上に、後記接続孔のパ
ターンを有するレジスト膜を形成する工程と、 このレジスト膜をマスクとして層間絶縁膜をウエットエ
ッチング及びドライエッチングすることにより、層間絶
縁膜に接続孔を形成する工程と、 を具備することを特徴とする接続孔形成方法。 - 【請求項２】 前記層間絶縁膜は、ＢＰＳＧ膜であるこ
とを特徴とする請求項１記載の接続孔形成方法。 - 【請求項３】 前記不活性ガスは、Ｎ2ガスであること
を特徴とする請求項１記載の接続孔形成方法。 - 【請求項４】 半導体基板上に形成したＢＰＳＧ膜に接
続孔を形成する方法であって、 半導体基板上に形成したＢＰＳＧ膜に、不活性ガスを
０．５ｓｌｍ以上３．０ｓｌｍ以下供給してアニール処
理を施す工程と、 このアニール処理後のＢＰＳＧ膜にウエットエッチング
により接続孔を形成する工程と、 を具備することを特徴とする接続孔形成方法。 - 【請求項５】 半導体基板上に形成したＢＰＳＧ膜に、
不活性ガスを０．５ｓｌｍ以上３．０ｓｌｍ以下供給し
てアニール処理を施した後のＢＰＳＧ膜に形成した接続
孔を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32557999A JP2001144179A (ja) | 1999-11-16 | 1999-11-16 | 接続孔形成方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32557999A JP2001144179A (ja) | 1999-11-16 | 1999-11-16 | 接続孔形成方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144179A true JP2001144179A (ja) | 2001-05-25 |
Family
ID=18178473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32557999A Withdrawn JP2001144179A (ja) | 1999-11-16 | 1999-11-16 | 接続孔形成方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144179A (ja) |
-
1999
- 1999-11-16 JP JP32557999A patent/JP2001144179A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950000867B1 (ko) | 반도체 장치의 제조 방법 | |
| US8618000B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| JPS618945A (ja) | 半導体集積回路装置 | |
| JP4589983B2 (ja) | 微細パターンの形成方法 | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| JP2001144179A (ja) | 接続孔形成方法及び半導体装置 | |
| JPH09148301A (ja) | 半導体装置の製造方法とエッチング液 | |
| JP3064575B2 (ja) | 多層配線形成法 | |
| KR100641705B1 (ko) | 반도체 소자 제조 방법 | |
| JP2561008B2 (ja) | 半導体装置の製造方法 | |
| US6887767B2 (en) | Method for manufacturing semiconductor device | |
| JP3158486B2 (ja) | 半導体装置の製造方法 | |
| JP3550632B2 (ja) | 半導体装置 | |
| JPH07226438A (ja) | 半導体装置の製造方法 | |
| KR100312979B1 (ko) | 반도체소자제조방법 | |
| KR100671631B1 (ko) | 반도체 소자 제조방법 | |
| JPH0629252A (ja) | 半導体装置の製造方法 | |
| JPH08274066A (ja) | コンタクト窓の形成方法 | |
| KR100256801B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| JPS6197945A (ja) | 多層配線の形成方法 | |
| JPS5831523A (ja) | 半導体装置の製造方法 | |
| JPH11162984A (ja) | 半導体装置およびその製造方法 | |
| JPS599937A (ja) | 半導体装置の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH10223639A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070720 |