JP2001143407A

JP2001143407A - アドレス検出回路およびアドレス検出回路を備えた記録および／または再生装置

Info

Publication number: JP2001143407A
Application number: JP2000236573A
Authority: JP
Inventors: Masato Fuma; 正人夫馬; Saneyuki Okamoto; 実幸岡本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1999-09-02
Filing date: 2000-08-04
Publication date: 2001-05-25

Abstract

(57)【要約】【課題】データの状況が悪くても高い検出率でアドレ
ス検出を行なうことができるアドレス検出回路を提供す
る。【解決手段】同期検出回路２００による同期検出、バ
イフェーズルールチェック回路２０１によるバイフェー
ズルールチェック、ＣＲＣ１回路２０２およびＣＲＣ２
回路２０３によるＣＲＣエラーチェックの結果に応じ
て、自由に組合された設定条件に従ってアドレス検出を
実行するとともに、エラーチェックの結果に応じてアド
レス値を選択し、表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、アドレス検出回
路、およびアドレス検出回路を備えた記録および／また
は再生装置に関し、より特定的には、入力データから切
出されたデータがアドレスデータであるか否かを検出す
るためにアドレス検出を行なうアドレス検出回路、およ
びそのようなアドレス検出回路を備えた記録および／ま
たは再生装置に関する。

【０００２】

【従来の技術】従来、記録媒体の一例としての光磁気デ
ィスクにおいては、位相情報およびアドレス情報がディ
スク上にプリフォーマットされており、記録再生装置で
は、記録再生時に、光磁気ディスクにプリフォーマット
された位相情報に基づいてクロック信号を再生し、当該
クロック信号に基づいてアドレス情報の読出を行なって
いた。

【０００３】

【発明が解決しようとする課題】従来の技術では、光磁
気ディスクから再生されるデータからアドレス情報を切
出すために、同期信号パターンの検出を行なっていた。
すなわち、ディスク上でアドレス情報に先行して記録さ
れている同期信号パターンをまず検出することにより、
後続のアドレス情報を再生データから切出すように構成
されていた。

【０００４】このような同期検出は、光磁気ディスクに
プリフォーマットされている位相情報に基づいてＰＬＬ
回路から供給されるクロック信号に同期して行なわれ
る。したがって、ＰＬＬ回路からクロック信号が安定し
た状態で供給されている場合には、当該クロック信号に
同期して確実に同期検出を行なうことができる。しかし
ながら、クロック信号が乱れると、同期検出は困難とな
り、ひいては同期検出により再生データから切出された
情報が本当にアドレス情報なのか不明になってしまう。

【０００５】光磁気記録再生装置では、回路部品の特性
のばらつき、光磁気ディスクの温度特性、その記録条件
などによって、クロック信号が不安定なことが多く、し
たがって同期検出に引続いてアドレス情報が正確に検出
できたのか不明になるという状態が頻繁に発生してい
た。

【０００６】また、トラックジャンプやスチル再生の場
合のように、トラッキングが乱れクロックが未だ安定し
ていないにもかかわらず、短時間のうちにアドレス情報
を検出しなければならない場合があり、そのような場合
にも同期検出に引続いてアドレス情報が正確に検出でき
たのかは不明であった。

【０００７】また、光磁気ディスクに記憶されているア
ドレス情報そのものが何らかの原因で破壊されている場
合があり、このような場合にもアドレス情報が正確に検
出されたか否かは不明である。

【０００８】それゆえに、この発明の目的は、入力デー
タから切出した情報がアドレス情報であるか否かを判断
することができるアドレス検出回路およびそのようなア
ドレス検出回路を備えた記録および／または再生装置を
提供することである。

【０００９】この発明の他の目的は、データの状態に合
わせてアドレス検出のための条件の組合せを柔軟に設定
することができるアドレス検出回路およびそのようなア
ドレス検出回路を備えた記録および／または再生装置を
提供することである。

【００１０】この発明のさらに他の目的は、アドレス検
出結果に応じてアドレス値を選択することができるアド
レス検出回路およびそのようなアドレス検出回路を備え
た記録および／または再生装置を提供することである。

【００１１】

【課題を解決するための手段】請求項１に記載の発明に
よれば、入力データのアドレス検出を行なうアドレス検
出回路は、アドレス検出のために必要な条件の組合せを
任意に設定する手段と、設定された条件ごとにアドレス
検出のための判定を行なう手段と、任意に設定された条
件のすべての判定結果がアドレス検出を示すときに、ア
ドレス検出信号を発生する手段とを備える。

【００１２】請求項２に記載の発明によれば、記録およ
び／または再生装置において記録媒体から再生された入
力データのアドレス検出を行なうアドレス検出回路は、
アドレス検出のために必要な条件の組合せを任意に設定
する手段と、設定された条件ごとにアドレス検出のため
の判定を行なう手段と、任意に設定された条件のすべて
の判定結果がアドレス検出を示すときに、アドレス検出
信号を発生する手段とを備える。

【００１３】請求項３に記載の発明によれば、請求項１
または２に記載のアドレス検出回路において、任意に設
定されたアドレス検出のために必要な条件の組合せは、
入力データの同期検出に成功すること、入力データがバ
イフェーズルールで書かれたデータであると判定される
こと、入力データのＣＲＣエラーチェックによりエラー
なしが判定されること、およびアドレス検出のタイミン
グがアドレス周期信号のアドレスウィンドウに合致して
いることが判定されることを含む。

【００１４】請求項４に記載の発明によれば、請求項３
に記載のアドレス検出回路において、入力データのＣＲ
Ｃエラーチェックは、ＣＲＣ１およびＣＲＣ２の双方で
エラーなしの場合にエラーなしと判断する。

【００１５】請求項５に記載の発明によれば、請求項３
に記載のアドレス検出回路において、入力データのＣＲ
Ｃエラーチェックは、ＣＲＣ１またはＣＲＣ２のいずれ
か一方でエラーなしの場合にエラーなしと判断する。

【００１６】請求項６に記載の発明によれば、請求項１
または２に記載のアドレス検出回路において、任意に設
定されたアドレス検出のために必要な条件の組合せは、
入力データの同期検出に成功すること、入力データがバ
イフェーズルールで書かれたデータであると判断される
こと、およびアドレス検出のタイミングがアドレス周期
信号のアドレスウィンドウに合致していることが判定さ
れることを含む。

【００１７】請求項７に記載の発明によれば、請求項１
ないし６のいずれかに記載のアドレス検出回路におい
て、任意に設定された条件のすべての判定結果がアドレ
ス検出を示していなくても、少なくともアドレス検出の
タイミングがアドレス周期信号のアドレスウィンドウに
合致していることが判定されることを条件にアドレス検
出信号を補間する手段をさらに含んでいる。

【００１８】請求項８に記載の発明によれば、請求項１
または２に記載のアドレス検出回路において、任意に設
定された条件の判定結果に応じてアドレス値を選択する
手段をさらに備える。

【００１９】請求項９に記載の発明によれば、請求項８
に記載のアドレス検出回路において、任意に設定された
条件が、アドレス周期信号の使用を含まない場合、他の
条件の判定結果に応じて、検出された生のアドレス値ま
たは保持されている前のアドレス値を、アドレス値とし
て選択する手段を含む。

【００２０】請求項１０に記載の発明によれば、請求項
８に記載のアドレス検出回路において、任意に設定され
た条件が、アドレス周期信号の使用を含む場合、他の条
件の判定結果に応じて、検出された生のアドレス値、保
持されている前のアドレス値、または前のアドレス値に
プラス１した補間値のいずれかを、アドレス値として選
択する手段を含む。

【００２１】請求項１１に記載の発明によれば、記録お
よび／または再生装置の入力データのアドレス検出を行
なうアドレス検出回路は、アドレス検出のために必要な
条件の組合せを任意に設定する手段と、設定された条件
ごとにアドレス検出のための判定を行なう手段と、任意
に設定された条件のすべての判定結果がアドレス検出を
示すときに、アドレス検出信号を発生する手段とを備え
る。

【００２２】請求項１２に記載の発明によれば、記録お
よび／または再生装置の記録媒体から再生された入力デ
ータのアドレス検出を行なうアドレス検出回路は、アド
レス検出のために必要な条件の組合せを任意に設定する
手段と、設定された条件ごとにアドレス検出のための判
定を行なう手段と、任意に設定された条件のすべての判
定結果がアドレス検出を示すときに、アドレス検出信号
を発生する手段とを備える。

【００２３】請求項１３に記載の発明によれば、請求項
１１または１２に記載の記録および／または再生装置に
おいて、任意に設定されたアドレス検出のために必要な
条件の組合せは、入力データの同期検出に成功するこ
と、入力データがバイフェーズルールで書かれたデータ
であると判定されること、入力データのＣＲＣエラーチ
ェックによりエラーなしが判定されること、およびアド
レス検出のタイミングがアドレス周期信号のアドレスウ
ィンドウに合致していることが判定されることを含む。

【００２４】請求項１４に記載の発明によれば、請求項
１３に記載の記録および／または再生装置において、入
力データのＣＲＣエラーチェックは、ＣＲＣ１およびＣ
ＲＣ２の双方でエラーなしの場合にエラーなしと判断す
る。

【００２５】請求項１５に記載の発明によれば、請求項
１３に記載の記録および／または再生装置において、入
力データのＣＲＣエラーチェックは、ＣＲＣ１またはＣ
ＲＣ２のいずれか一方でエラーなしの場合にエラーなし
と判断する。

【００２６】請求項１６に記載の発明によれば、請求項
１１または１２に記載の記録および／または再生装置に
おいて、任意に設定されたアドレス検出のために必要な
条件の組合せは、入力データの同期検出に成功するこ
と、入力データがバイフェーズルールで書かれたデータ
であると判定されること、およびアドレス検出のタイミ
ングがアドレス周期信号のアドレスウィンドウに合致し
ていることが判定されることを含む。

【００２７】請求項１７に記載の発明よれば、請求項１
１ないし１６のいずれかに記載の記録および／または再
生装置において、任意に設定された条件のすべての判定
結果がアドレス検出を示していなくても、少なくともア
ドレス検出のタイミングがアドレス周期信号のアドレス
ウィンドウに合致していることが判定されることを条件
にアドレス検出信号を補間する手段をさらに含む。

【００２８】請求項１８に記載の発明によれば、請求項
１１または１２に記載の記録および／または再生装置に
おいて、任意に設定された条件の判定結果に応じてアド
レス値を選択する手段をさらに備える。

【００２９】請求項１９に記載の発明によれば、請求項
１８に記載の記録および／または再生装置において、任
意に設定された条件が、アドレス周期信号の使用を含ま
ない場合、他の条件の判定結果に応じて、検出された生
のアドレス値または保持されている前のアドレス値を、
アドレス値として選択する手段を含む。

【００３０】請求項２０に記載の発明によれば、請求項
１８に記載の記録および／または再生装置において、任
意に設定された条件が、アドレス周期信号の使用を含む
場合、他の条件の判定結果に応じて、検出された生のア
ドレス値、保持されている前のアドレス値、または前の
アドレス値にプラス１した補間値のいずれかを、アドレ
ス値として選択する手段を含む。

【００３１】

【発明の実施の形態】まず最初に、この発明が適用され
る記録媒体である光磁気ディスクに記録され再生される
情報のフォーマットについて説明する。

【００３２】図１を参照すると、光磁気ディスク１の記
録面上には、同心円状（または螺旋状）に複数のトラッ
ク（ｔ₁，ｔ₂，ｔ₃，ｔ₄，…，ｔ_n-1，ｔ_n）が形成され
ており（図１ではディスクの全面に形成されたトラック
の一部分のみをセクタ状に示している。）、これらの複
数の同心円状のトラックはさらに、外周から内周への半
径方向において隣接する数本のトラックごとにバンドを
形成し（たとえば図１のトラックｔ₁〜ｔ₄で１つのバン
ドを形成）、隣接するバンドとバンドとの間には図示し
ない緩衝領域が形成される。

【００３３】光磁気ディスク上の各トラックは等間隔に
分割され、情報の記録単位である複数のフレーム２がそ
れぞれ配置される。

【００３４】図１に示すように、各フレーム２はさらに
３９個のセグメント（Ｓ０，Ｓ１，Ｓ２，Ｓ３，…，Ｓ
ｎ，…，Ｓ３８）によって構成される。３９個のセグメ
ントの先頭のセグメントＳ０はアドレスセグメントであ
り、残りの３８個のセグメントＳ１〜Ｓ３８はデータセ
グメントである。

【００３５】アドレスセグメントおよびデータセグメン
トのいずれにおいても、各セグメント内の先頭位置に
は、記録再生動作の基準となるクロック信号を生成する
ための位相基準となるファインクロックマーク（ＦＣ
Ｍ）が形成されている。

【００３６】図１を参照するとさらに、アドレスセグメ
ントＳ０およびデータセグメントＳｎの物理的形状が模
式的に示されている。各トラックは、１対のランドおよ
びグルーブで構成される。斜線で示されるグルーブは、
記録面上に形成された溝部であり、ランドはそれ以外の
部分である。

【００３７】まず、前述のようにアドレスセグメントお
よびデータセグメントのいずれにおいても、各セグメン
トの先頭位置にＦＣＭが、グルーブとランドとの間で凹
凸関係を逆転することによってプリフォーマットされて
いる。このようにＦＣＭが形成されている領域をＦＣＭ
フィールドと称する。

【００３８】アドレスセグメントＳ０においては、ＦＣ
Ｍフィールドに続くアドレスフィールドにおいて、当該
フレームに関するアドレス情報を変調した信号によっ
て、光磁気ディスクの製造時にグルーブとランドとの境
界線がウォブリングされることにより、アドレス情報が
プリフォーマットされている。

【００３９】一方、データセグメントＳｎにおいては、
ＦＣＭフィールドに続いて、データを光磁気記録するた
めのデータフィールドが設けられている。なお、データ
は、トラックを構成するグルーブおよびランドのいずれ
にも、または双方に光磁気記録可能である。

【００４０】次に、図２を参照して、上述の情報の記録
単位としてのフレームのフォーマットについてより詳細
に説明する。

【００４１】先に説明したように、各フレームは、たと
えばセグメント０〜セグメント３８の合計３９個のセグ
メントによって構成される（図２の（ａ））。各セグメ
ントは、たとえば５３２データクロックビット（ＤＣ
Ｂ）長であり、したがってＦＣＭは５３２ＤＣＢの周期
で繰返すことになる。

【００４２】図２の（ｂ）に示すように、３９個のセグ
メントの先頭のセグメント０はアドレスセグメントであ
る。このアドレスセグメントは、ＦＣＭがプリフォーマ
ットされた１２ＤＣＢ長のＦＣＭフィールド、アドレス
データがプリフォーマットされた５２０ＤＣＢ長のアド
レスフィールドから構成される。

【００４３】図２の（ｃ）に示すように、３９個のセグ
メントの２番目のセグメント１は、先頭のデータセグメ
ントに相当する。この先頭のデータセグメント１は、１
２ＤＣＢ長のＦＣＭフィールドと、データの書出しを示
す４ＤＣＢ長の固定パターン“００１１”が記録される
プリライトフィールドと、再生時にフレーム単位の記録
の開始位置を確認するために用いる３２０ＤＣＢ長の固
定パターンであるヘッダフィールドと、データを記憶す
るための１９２ＤＣＢ長のユーザデータフィールドと、
ユーザデータフィールドの終結を示す４ＤＣＢ長の固定
パターン“１１００”が記録されるポストライトフィー
ルドとから構成される。

【００４４】図２の（ｄ）に示すように、残りのセグメ
ント２〜セグメント３８はすべて同じフォーマットのデ
ータセグメントである。これらのデータセグメントの各
々は、１２ＤＣＢ長のＦＣＭフィールドと、４ＤＣＢ長
のプリライトフィールドと、５１２ＤＣＢ長のユーザデ
ータフィールドと、４ＤＣＢ長のポストライトフィール
ドとから構成される。

【００４５】図２の（ｃ），（ｄ）から明らかなよう
に、データセグメントのうち先頭のデータセグメント１
のみがヘッダフィールドを含んでいる。

【００４６】次に図３は、図２の（ｂ）に示したアドレ
スセグメント０のより詳細なフォーマットを示す図であ
る。

【００４７】図３に示すように、全長５３２ＤＣＢのア
ドレスセグメント０は、１２ＤＣＢ長のＦＣＭフィール
ドと、４ＤＣＢ長のプリバッファフィールドと、３アド
レスデータビット（ＡＤＢ）長のプリアンブル１と、４
ＡＤＢ長の同期フィールドと、６９ＡＤＢ長のアドレス
フィールドと、９ＡＤＢ長のリザーブドフィールドと、
６ＤＣＢ長のポストバッファフィールドとから構成され
ている。

【００４８】プリアンブル１と、同期フィールドと、ア
ドレスフィールドと、リザーブドフィールドとで全長８
５ＡＤＢであるが、これは５１０ＤＣＢに相当している
（１ＡＤＢ＝６ＤＣＢ）。

【００４９】上述の各フィールドのうち、６９ＡＤＢ長
のアドレスフィールドの詳細がさらに示されている。す
なわち、アドレスフィールドは、７ＡＤＢ長のフレーム
アドレス（フレーム番号）と、５ＡＤＢ長のバンドアド
レス（バンド番号）と、１２ＡＤＢ長のトラックアドレ
ス（トラック番号）１と、１４ＡＤＢ長のＣＲＣ１と、
１ＡＤＢ長のプリアンブル２と、４ＡＤＢ長のＲｅｓｙ
ｎｃと、１２ＡＤＢ長のトラックアドレス（トラック番
号）２と、１４ＡＤＢ長のＣＲＣ２とから構成されてい
る。

【００５０】このアドレスフィールドのうち、フレーム
アドレス、バンドアドレス、トラックアドレスが、現在
の記録再生位置を特定するための「アドレス情報」とし
ての意義を有している。なお、説明の便宜上、アドレス
セグメントから再生されるデータ全体を「アドレスデー
タ」と称することとする。

【００５１】次に、図４は、この発明が適用される光磁
気ディスクの記録再生装置の構成を示す概略ブロック図
である。

【００５２】図４を参照して、この記録再生装置の再生
動作について説明する。まず、モータ１１８により回転
駆動される光磁気ディスク１０１からピックアップ（Ｐ
Ｕ）１０２によってデータが再生され、信号演算回路１
００に与えられる。信号演算回路１００はピックアップ
の各センサ出力信号を演算することにより、再生データ
信号ＲＦと、各セグメントのＦＣＭを検出するためのタ
ンジェンシャルプッシュプル信号ＴＰＰと、アドレスセ
グメントのアドレスフィールドにウォブリングによって
記録されたアドレスデータを再生するためのラジアルプ
ッシュプル信号ＲＰＰとを、それぞれ別々に出力する。

【００５３】再生データ信号ＲＦは、バンドパスフィル
タ（ＢＰＦ）１０３を介して復調可能な周波数が抽出さ
れ、ＡＤ変換器１０４によりデジタル信号に変換され
る。ＡＤ変換器１０４の出力は、波形等化回路１０５に
よって波形等化され、周知のビタビ復号器１０６に与え
られる。

【００５４】ビタビ復号器１０６で復号された出力は、
データ復調器１０８に与えられ、記録時に施されたデジ
タル変調がデジタル復調され、その後誤り訂正回路１０
９に与えられる。誤り訂正回路１０９は、記録時に付加
された誤り訂正符号を用いて誤り訂正を実行する。

【００５５】ビタビ復号器１０６の出力はまたヘッダ検
出回路１０７にも与えられ、ヘッダ検出回路１０７は、
前述のセグメント１に記録されたヘッダフィールドの位
置を検出して、ヘッダ検出信号を発生してデータ復調器
１０８に与える。

【００５６】一方、信号演算回路１００から出力された
ＴＰＰ信号は、ＰＬＬ回路１１０に与えられ、ＰＬＬ回
路１１０は、各セグメントのＦＣＭを再生した信号であ
るＴＰＰ信号に基づいて、データクロックＣＬＫを発生
する。ＰＬＬ回路１１０で発生したデータクロックＣＬ
Ｋは、前述のＡＤ変換器１０４、波形等化回路１０５、
ビタビ復号器１０６、ヘッダ検出回路１０７、およびデ
ータ復調器１０８に与えられるとともに、後述するアド
レス検出回路１１１およびデータ変調器１１４にも与え
られる。また、ＰＬＬ回路１１０からは、ＴＰＰ信号に
基づいてＦＣＭに相当する信号がアドレス検出回路１１
１に与えられる。

【００５７】さらに、信号演算回路１００から抽出され
たＲＰＰ信号は、アドレス検出回路１１１に与えられ
る。アドレス検出回路１１１は、アドレスセグメントか
ら再生されたアドレスデータに含まれる同期信号を検出
して当該フレームのアドレス情報を正確に抽出してコン
トローラ１１２に供給する。

【００５８】コントローラ１１２は、前述のデータ復調
器１０８および誤り訂正回路１０９ならびに後述する誤
り訂正符号付加回路１１３およびデータ変調器１１４と
の間で、制御データのやり取りを行なう。

【００５９】次に、図４を参照して、この記録再生装置
の記録動作について説明する。まず、記録すべきデータ
が誤り訂正符号付加回路１１３に入力され、誤り訂正符
号が付加される。誤り訂正符号が付加されたデータは、
データ変調器１１４によりデジタル変調され、磁気ヘッ
ド駆動回路１１５に与えられる。磁気ヘッド駆動回路１
１５は、入力されたデータに基づいて磁気ヘッド１１６
を駆動し、磁気ヘッド１１６はデータに基づいて変調さ
れた磁界を光磁気ディスク１０１に印加する。

【００６０】また、レーザ駆動回路１１７は、所定強度
のレーザ光を生成するようにピックアップ１０２中の半
導体レーザ（図示省略）を駆動し、ピックアップ１０２
は所定強度のレーザ光を光磁気ディスク１０１に照射す
る。これにより、データに基づいて異なる方向の磁化を
有する磁区が光磁気ディスク１０１に形成され、データ
が磁界変調記録される。

【００６１】図４に示したアドレス検出回路１１１は、
その種々の機能の一部として、この発明の同期検出回路
およびアドレス検出回路としての機能を有する。すなわ
ち、この発明は、各フレームのアドレスセグメントから
再生されたアドレスデータに含まれる同期信号を検出す
ることにより、この同期信号の後続のアドレス情報を再
生データから正確に切出すための位置を特定することが
できる同期検出回路を提供するとともに、切り出された
情報がアドレス情報であるか否かを判断するアドレス検
出回路を提供するものであり、図４の記録再生装置で
は、アドレス検出回路１１１によって実現されている。

【００６２】図５は、図４のアドレス検出回路１１１の
うち、この発明の実施の形態における同期検出回路とし
て機能する部分のみを抽出して示す概略ブロック図であ
る。また、図６は、図５に示した同期検出回路の動作を
説明するためのタイミング図である。

【００６３】まず、図５および図６を参照して、図４の
ＰＬＬ回路１１０から供給されるＦＣＭを示す信号（図
６の（ａ））が可変遅延回路１２１を介して検出窓（ウ
インドウ）発生回路１２２に与えられる。検出窓発生回
路１２２は、ＦＣＭを示す信号を受けてから図６（ａ）
に示す固定遅延時間後、所定期間Ｈレベルとなって同期
信号（ＳＹＮＣ）検出窓を開く信号（図６の（ｂ））を
発生してアドレス同期（ＳＹＮＣ）検出回路１２３の一
方の入力に与える。

【００６４】一方、信号演算回路１００から与えられ
る、アドレスフィールドのアドレスデータを再生した信
号ＲＰＰは、ＡＤ変換器１２４でデジタルデータに変換
された後（図６（ｃ））、アドレスＳＹＮＣ検出回路１
２３の他方の入力に与えられる。

【００６５】アドレスＳＹＮＣ検出回路１２３は、ＳＹ
ＮＣ検出窓の開いている期間中（図６（ｂ））に入力さ
れるデジタルのアドレスデータを、予め図示しないレジ
スタに記憶させておいた同期信号（ＳＹＮＣ）パターン
と対比する。すなわち、図３に示したアドレスセグメン
トを構成する４ＡＤＢ長の同期フィールドのＳＹＮＣパ
ターンに相当するパターンが予め準備されており、ＳＹ
ＮＣ検出窓の期間内において、アドレスセグメントから
実際に再生されてくるアドレスデータのパターンと対比
される。そして両者のデータパターンが一致すれば、ア
ドレスセグメントの同期フィールドが検出されたとし
て、同期（ＳＹＮＣ）検出信号（図６の（ｄ））が、ア
ドレスＳＹＮＣ検出回路１２３から出力される。

【００６６】なお、上述のようにＦＣＭの検出から固定
遅延時間後にＳＹＮＣ検出窓を開けるように構成されて
いるが、この固定遅延時間は図３のアドレスセグメント
のフォーマットから理解されるようにＦＣＭフィールド
の終了から同期フィールドの開始までの期間に相当する
期間である。これにより、同期フィールドのＳＹＮＣパ
ターンが到来すると予想されるタイミングで検出窓を開
け、ＳＹＮＣパターンの検出を行なっている。

【００６７】なお、装置を構成する部品や回路素子のば
らつき等によって、必ずしも一定の遅延時間を実現でき
ない場合がある。そこで、遅延時間可変の遅延回路１２
１をさらに設け、製品の出荷時等にこれを調整して、全
体として正確な固定遅延時間の実現を図っている。

【００６８】上述のようにして、ＳＹＮＣ検出信号（図
６の（ｄ））が出力されると、これによってアドレスセ
グメントの同期フィールドに引続くアドレスフィールド
（図３）の開始位置が特定されたことになり、再生デー
タの流れの中からアドレスフィールドのアドレス情報を
切出すことが可能となる。

【００６９】次に、図７は、図５のアドレスＳＹＮＣ検
出回路１２３の基本的な構成を示すブロック図である。

【００７０】図７を参照して、図５のＡＤ変換器１２４
からのアドレスデータは、アドレスＳＹＮＣ検出回路１
２３の一方の入力を介してシフトレジスタ１２５にシリ
アルに入力される。一方、８ビットのレジスタ１２６に
は、予め同期フィールドのＳＹＮＣパターン“１０００
１１１０”が記憶されている。

【００７１】そして、シフトレジスタ１２５に順次入力
されラッチされた８ビットの入力アドレスデータと、レ
ジスタ１２６の８ビットのＳＹＮＣパターンとが、対応
するビットごとに比較器１２７で比較される。両者のパ
ターンが完全に一致（フルマッチング）したときにのみ
同期検出を示す信号が比較器１２７から出力され、ＡＮ
Ｄゲート１２８の一方入力に与えられる。

【００７２】ＡＮＤゲート１２８の他方入力には、図５
の検出窓発生回路１２２からのＳＹＮＣ検出窓信号が、
アドレスＳＹＮＣ検出回路１２３の他方入力を介して入
力される。この結果、ＳＹＮＣ検出窓信号がＨレベルと
なり検出窓が開いている期間中（図６の（ｂ））に比較
器１２７から検出出力が出力された場合にのみ、その検
出出力がアドレスＳＹＮＣ検出信号（図６の（ｄ））と
してＡＮＤゲート１２８から出力されることになる。

【００７３】以上の動作は、図４のＰＬＬ回路１１０が
順調に機能し、ＰＬＬ回路１１０がロックしてジッタ成
分の少ないクロック信号が装置の各要素に供給されてい
る場合の動作である。図８は、このような定常状態（Ｐ
ＬＬロック時）における入力アドレスデータのシフタレ
ジスタ１２５へのラッチのタイミングを示すタイミング
図である。

【００７４】図８において（ａ）は入力アドレスデータ
であり、（ｂ）はアドレスデータをサンプリングするク
ロック信号である。各クロックはＤＣＢの周波数であ
り、前述のように６ＤＣＢで１ＡＤＢに相当している。

【００７５】図８において、入力アドレスデータの立上
がりまたは立下がりのエッジに応じて図示しないカウン
タがリセットされ、次に到来するクロックからカウンタ
は０，１，２のカウントを繰返す。そしてカウント値０
のときに入力アドレスデータは矢印のタイミングでラッ
チされる。図８の例では、まず入力アドレスデータの立
上がりエッジによりカウンタがリセットされ、次のカウ
ント値０のクロックの立下がりに応じたタイミングでデ
ータ“１”のラッチが行なわれる。次に、入力アドレス
データの立下がりエッジによりカウンタがリセットさ
れ、次のカウント値０のクロックの立下がりに応じたタ
イミングでデータ“０”のラッチが行なわれる。以下、
０，１，２のカウント値が反復され、カウント値０ごと
に対応するクロックの立下がりタイミングでデータがラ
ッチされることになる。

【００７６】図８の定常状態では、ＳＹＮＣパターンに
相当するデータ“１０００１１１０”が下向き矢印のタ
イミングで順次取込まれシフトレジスタにラッチされて
いく様子が表わされている。この取込みの分解能はＰＬ
Ｌから供給されるクロックの周波数によって変化する。

【００７７】すなわち、図９は、ＰＬＬのロックが外
れ、供給されるクロックの周波数が下がり、この結果入
力アドレスデータから取込まれるデータが欠落している
状態を示している。また図１０は逆に、供給されるクロ
ックの周波数が上がり、入力アドレスデータから余分な
データが取込まれている状態を示している。

【００７８】このように、図９および図１０に示した非
定常状態（ＰＬＬのロックが外れた状態）では、図７に
関連して先に説明したＳＹＮＣパターンのフルマッチン
グは不可能となり、アドレスＳＹＮＣ検出はもはやでき
なくなる。

【００７９】先に述べたように、ＰＬＬ回路１１０がロ
ックした状態では、同期検出は問題なく実行できるが、
光磁気ディスクの記録再生装置では、必ずしもＰＬＬが
ロックした状態だけで同期検出が行なわれるものではな
い。

【００８０】たとえばトラックジャンプやスチル再生の
際にはトラッキングが乱れ、ＰＬＬ回路１１０はロック
できなくなることがある。たとえばピックアップが次の
再生位置へジャンプした後、ディスクからデータを読取
ろうとすると、ＰＬＬがロックするまでの間、安定した
クロックは供給されない。その一方で、ジャンプ中のピ
ックアップが現在どこにいるかを常に特定する必要があ
り、クロックがいかに乱れていてもアドレスを検出する
必要がある。そしてアドレス検出の前提として同期検出
を行なわなければならない。

【００８１】しかしながら、前述のような８ビットのＳ
ＹＮＣパターンのフルマッチングによる検出では、この
ようにクロックが乱れた状態（図９および図１０に示す
ような非定常状態）では同期検出は不可能である。

【００８２】本発明の実施の形態によれば、ＰＬＬのロ
ック状態すなわちクロックの供給状態を考慮して、ＳＹ
ＮＣパターンのフルマッチングではなく、部分的に指定
されたＳＹＮＣパターンのマッチングの検出により、同
期検出が行なわれる。

【００８３】図１１は、この発明の実施の形態によるア
ドレスＳＹＮＣ検出回路１２３の構成を示す概略ブロッ
ク図であり、図１２は、図１１の比較器１２９の詳細な
構成を示すブロック図である。

【００８４】図１１および図１２に示した実施の形態に
おいては、レジスタ１２６に記憶された８ビットのＳＹ
ＮＣパターン“１０００１１１０”のすべてではなく、
ある部分のみをマッチングの対象のビットとしてユーザ
が予め指定するものである。

【００８５】８ビットのＳＹＮＣパターン“１０００１
１１０”のうちどのビットを観測の対象とするかを指定
するデータは、レジスタ１３０および１３１に設定され
る。

【００８６】レジスタ１３０には最初の同期パターンと
しての４ＡＤＢ長の同期フィールド（図３）の検出の際
にマッチングの対象とするビットを指定する情報が記憶
されており、レジスタ１３１には、２番目の同期パター
ンとしての４ＡＤＢ長のＲｅｓｙｎｃフィールド（図
３）の検出の際にマッチングの対象とするビットを指定
する情報が記憶されている。

【００８７】これらのレジスタ１３０，１３１に記憶さ
れたデータ“０”は８ビットのＳＹＮＣパターン“１０
００１１１０”のうち対応するビットをマスクする機能
を有し、データ“１”はＳＹＮＣパターンの対応するビ
ットと対応するアドレスデータとの比較を可能にする機
能を有している。

【００８８】すなわち、図１１を参照して、最初の同期
フィールドの検出時にはＰＬＬが十分にロックしておら
ず、クロックが不安定なため、読取れないアドレスデー
タが多く、８ビットのフルマッチングは事実上困難であ
る。そこで、８ビットのＳＹＮＣパターン“１０００１
１１０”の中心部の４ビット“００１１”のみをマッチ
ングの対象ビットとして観測し、両端の２ビット“１
０”および“１０”は切捨てるように構成したものであ
る。これに対し、最初の同期フィールドに近接した後の
Ｒｅｓｙｎｃフィールドでは、上述の最初の同期フィー
ルド位置でのクロック位相調整の結果、クロック位相が
大きくずれている可能性が低いため同期検出が容易にな
っている。そこで、マッチングの対象となるビットをＳ
ＹＮＣパターンの中心の６ビット“０００１１１”に拡
大したものである。

【００８９】より詳細に、最初の同期フィールドの検出
時には、スイッチ群１３２は、レジスタ１３０に記憶さ
れているデータ“００１１１１００”を比較器１２９に
与えるよう、図示しない制御回路からの制御信号によっ
て切換えられる。

【００９０】図１２を参照すると、８ビットの各々ごと
に、シフトレジスタ１２５からのアドレスデータビット
と、レジスタ１２６からのＳＹＮＣパターンビットとが
対比され、両者のビットがともに“０”のときまたはと
もに“１”のとき、ＯＲゲート１２９ａ，１２９ｂ，
…，１２９ｈの各々から“１”が出力され、それ以外の
場合には“０”が出力される。

【００９１】ここで、レジスタ１３０からの対応するＳ
ＹＮＣ観測指定ビットが“０”であれば、その反転信号
と対応するＯＲゲート出力とのＯＲ処理の結果、ＯＲゲ
ート１２９ｉ，１２９ｊ，…，１２９ｏのうち対応する
ゲートからは常時“１”が出力され、当該アドレスデー
タとＳＹＮＣパターンとの対比結果はマスクされること
になる。

【００９２】一方、レジスタ１３０からの対応するＳＹ
ＮＣ観察指定ビットが“１”であれば、その反転信号と
対応するＯＲゲート出力とのＯＲ処理の結果、ＯＲゲー
ト１２９ａ，１２９ｂ，…，１２９ｈの出力がそのまま
ＯＲゲート１２９ｉ，１２９ｊ，…，１２９ｏのうち対
応するゲートから出力されることになる。

【００９３】すなわちレジスタ１３０のデータパターン
が“００１１１１００”であれば、中央の４ビットに相
当する部分のみにおいてアドレスデータとＳＹＮＣパタ
ーンとの対比が行なわれ、中央の４ビットすべてで一致
が検出された場合にのみＡＮＤ回路１２９ｐから“１”
の出力が検出され、図１１のＡＮＤゲート１２８の一方
入力に与えられることになる。

【００９４】次に、Ｒｅｓｙｎｃフィールドの検出時に
は、スイッチ群１３２はレジスタ１３１に記憶されてい
るデータ“０１１１１１１０”を比較器１２９に与える
ように切換わる。上述の場合と同様に、レジスタ１３１
からの対応するＳＹＮＣ観測指定ビットが“０”であれ
ば常時“１”がＡＮＤ回路１２９ｐに与えられ、“１”
であればＯＲゲート１２９ａ，１２９ｂ，…，１２９ｈ
の出力がそのままＡＮＤ回路１２９ｐに与えられる。す
なわち、レジスタ１３１のデータパターンが“０１１１
１１１０”であれば、中央の６ビットに相当する部分に
おいてのみ、アドレスデータとＳＹＮＣパターンとの対
比が行なわれ、中央の６ビットすべてで一致が検出され
た場合にのみＡＮＤ回路１２９ｐから“１”の出力が検
出され、図１１のＡＮＤゲート１２８の一方入力に与え
られることになる。

【００９５】なお、上述の実施の形態では、最初の同期
フィールドと後続のＲｅｓｙｎｃととで同じＳＹＮＣパ
ターン“１０００１１１０”を用いていたが、両者は互
いに異なるＳＹＮＣパターンであってもよい。その場合
にはＲｅｓｙｎｃの同期パターンを記憶したレジスタが
さらに１つ必要となる。

【００９６】以上のように、この発明の実施の形態によ
れば、最初の同期検出のときにはマッチングの観測ビッ
ト数を少なくし、２回目の同期検出のときにはマッチン
グの観測ビット数をより多くしている。これにより、Ｐ
ＬＬが未だ十分にロックしていない１回目の検出時で
も、同期検出が可能となり、さらに２回目の検出時には
より確実な同期検出が可能となる。

【００９７】なお、レジスタ１３０，１３１に設定され
る観測指定ビットは、ユーザがディスク装置のばらつき
などを考慮して経験的に適当な範囲に決定し、図示しな
いコントローラ等を介して設定するものであり、図１１
に示したものは例示にすぎない。

【００９８】以上のようにして同期検出が行なわれる
と、後続のアドレス情報の切出し位置が特定され、アド
レス情報が抽出されることになる。しかしながら、ＰＬ
Ｌ回路が非常に不安定な状態にありクロック信号がいつ
までも安定しない場合、光磁気ディスク上のアドレス情
報そのものが何らの原因で破壊されている場合、光磁気
ディスクの温度特性等により信号が極めて読取にくくな
っている場合などには、同期検出に引続いて抽出された
データであっても、現実にはアドレスセグメントのアド
レスデータであるとは限らず、したがって、抽出された
データがアドレスデータであるか否かを判断する必要が
ある。

【００９９】すなわち、この発明は、同期検出によって
抽出されたデータがアドレスデータであるか否かを判断
するアドレス検出回路を提供するものであり、図４に示
した記録再生装置ではアドレス検出回路１１１によって
実現されている。

【０１００】以下に、この発明によるアドレス検出の原
理について説明する。一般に、アドレスデータは、バイ
フェーズルールによって光磁気ディスク上に書込まれて
いる。簡単に説明すると、バイフェーズルールとは、情
報の“０”を“１０”の波形で表現し、情報の“１”を
“０１”の波形で表現する方法である。

【０１０１】アドレスデータは必ずバイフェーズルール
によって光磁気ディスクに書かれているため、同期検出
に引続いて抽出されたデータがアドレスデータであるか
否かは、抽出された当該データがバイフェーズルールに
よって書かれたデータであるか否かをチェックすること
により判断することができる。このようなチェックをバ
イフェーズルールチェックと称する。

【０１０２】したがって、もしも同期検出に引続いて抽
出されたデータがバイフェーズルールで表現されたデー
タでなければ、同期検出は誤っており、抽出されたデー
タはアドレスデータとは関係のないデータであるものと
判断し、アドレス未検出状態となる。このような場合に
は、アドレス検出のためのシーケンサが停止し、次のＦ
ＣＭの検出を待ってアドレス検出動作を繰返すこととな
る。

【０１０３】この発明の実施の形態では基本的に、まず
同期検出がなされた後に、バイフェーズルールのチェッ
クを行ない、検出されたデータがバイフェーズルールで
書かれていたことが検出された（バイフェーズルールチ
ェックＯＫ）場合に、アドレス検出の前提条件をパスし
たものとする。そして、この場合に限り、追加の種々の
検出が行なわれる。以下に、アドレス検出の種々の方式
について説明する。

【０１０４】［実施の形態１］同期検出に加えてバイフ
ェーズルールチェックＯＫの場合、さらにアドレスセグ
メントのＣＲＣ１およびＣＲＣ２のエラーチェック、な
らびにアドレス周期信号のアドレスウィンドウの検出を
行ない、すべての検出結果が良好な場合にのみアドレス
データの検出が正しく行なわれていたものと判断する。

【０１０５】図１３は、このような実施の形態１の設定
条件がすべて満たされている場合を示すタイミング図で
ある。

【０１０６】図１３を参照して、ＦＣＭ（ａ）の検出
後、前述の同期検出信号（ｂ）が得られ、後続の信号の
バイフェーズルールチェックが行なわれる。その結果、
エラーがなければ（データがバイフェーズルールで書か
れていれば）、バイフェーズルールエラーフラグはＬレ
ベルとなってエラーなしを示す（ｃ）。

【０１０７】その後、ＣＲＣ１のエラーチェック動作
（斜線部）が開始されるまで、バイフェーズルールチェ
ックは行なわれ、ＣＲＣ１によりアドレスデータが正し
く読めた場合にはＣＲＣ１ＯＫフラグはＨレベルに立上
がる（ｄ）。

【０１０８】その後、ＣＲＣ２のエラーチェック動作
（斜線部）が開始されるまでの期間、再度バイフェーズ
ルールチェックが行なわれ、ＣＲＣ２によりアドレスデ
ータが正しく読めた場合には、ＣＲＣ２ＯＫフラグはＨ
レベルに立上がる（ｅ）。

【０１０９】一方、アドレス周期信号（ｆ）は、アドレ
スセグメントのウィンドウとなる信号である。アドレス
セグメントは、３９セグメント周期でディスク上に形成
されており、したがってアドレスデータは３９ＦＣＭの
周期で検出されることになる。すなわち、このアドレス
周期信号（ｆ）は、アドレス検出信号（ｇ）が発生する
たびに、図示しないカウンタをリセットし、以後ＦＣＭ
を３９個カウントすることによってアドレスセグメント
のタイミングを見出し、その都度パルス状のアドレスウ
ィンドウを発生する信号である。

【０１１０】図１３の例では、アドレスの検出タイミン
グがアドレス周期信号のアドレスウィンドウに適合して
いる状態を示している。しかし、最初のアドレス検出の
タイミングではアドレス周期は未だとれていないため、
図１３のようなタイミングでアドレスウィンドウは発生
していない。このため、最初の検出タイミングでは、同
期検出（ｂ）＋バイフェーズルールチェックＯＫ（ｃ）
が検出されれば、あるいはそれに加えて設定により、Ｃ
ＲＣ１，ＣＲＣ２の双方（ＡＮＤ）または一方（ＯＲ）
でエラーなし（ｄ，ｅ）が検出されれば、とりあえずア
ドレス検出信号（ｇ）を発生することとしている。

【０１１１】このアドレス検出信号（ｇ）を初期信号と
して３９個ＦＣＭをカウンタで繰返しカウントすること
により、以後はアドレス周期が確定し、図１３に示すよ
うなタイミングでアドレス周期信号のアドレスウィンド
ウが発生することになる。なお、後述する実施の形態２
〜５のいずれにおいても、同様にして、アドレス周期信
号（ｆ）の周期は、最初の検出時にアドレス周期を考慮
せずに検出されたアドレス検出信号（ｇ）を初期信号と
して３９個のＦＣＭを繰返しカウントすることにより確
定されるものとする。

【０１１２】したがって、図１３の実施の形態１の状態
では、すでにアドレス周期信号の周期は確定しており、
同期検出（ｂ）＋バイフェーズルールチェックＯＫ
（ｃ）に加えて、ＣＲＣ１，ＣＲＣ２の双方（ＡＮＤ）
でエラーなしが検出され（ｄ，ｅ）、かつ検出タイミン
グがアドレス周期信号（ｆ）のアドレスウィンドウに適
合していることが判断された場合にのみ、アドレスデー
タの検出が正しく行なわれたものとみなしてアドレス検
出信号（ｇ）が発生する。

【０１１３】このように、同期検出＋バイフェーズルー
ルチェックＯＫに加えて、ＣＲＣ１，ＣＲＣ２の双方の
エラー検出結果までアドレス検出条件に加味すると、厳
密なアドレス検出が行なえる一方、データの状態が少し
でも劣化すると、検出率が著しく低下してしまうことが
考えられる。

【０１１４】この発明は、以下の実施の形態に示すよう
に、アドレス検出のための条件設定に自由度を持たせる
ことにより、光磁気ディスクから再生されるデータの状
況に応じたアドレス検出を可能にするものである。

【０１１５】［実施の形態２］同期検出に加えてバイフ
ェーズルールチェックＯＫの場合、さらにアドレスセグ
メントのＣＲＣ１またはＣＲＣ２のエラーチェック、な
らびにアドレス周期信号のアドレスウィンドウの検出を
行ない、ＣＲＣ１またはＣＲＣ２のいずれか一方でエラ
ーがないと判断され、かつアドレス周期信号のアドレス
ウィンドウが検出された場合にのみ、アドレスデータの
検出が正しく行なわれたものと判断する。

【０１１６】図１４は、ＣＲＣ１，ＣＲＣ２のうち、Ｃ
ＲＣ１でエラーなしが判断され（ｄ）、さらに検出タイ
ミングがアドレス周期信号（ｆ）のアドレスウィンドウ
に適合していることが判断された場合を示し、図１５
は、ＣＲＣ１，ＣＲＣ２のうち、ＣＲＣ２でエラーなし
が判断され（ｅ）、さらに検出タイミングがアドレス周
期信号（ｆ）のアドレスウィンドウに適合していること
が判断された場合を示している。前述の実施の形態１で
は、ＣＲＣ１，ＣＲＣ２の双方（ＡＮＤ）でエラーなし
が検出されなければアドレス検出とみなされないのに対
し、この実施の形態２では、ＣＲＣ１，ＣＲＣ２の一方
（ＯＲ）でエラーなしと検出されれば、アドレス検出と
みなされ、アドレス検出信号（ｇ）が発生する。

【０１１７】すなわち、この実施の形態２では、前述の
実施の形態１に比べて、アドレス検出のための設定条件
が緩和されており、再生データの状態が良好ではない場
合でも、アドレス検出率が低下することを防いでいる。

【０１１８】［実施の形態３］同期検出に加えてバイフ
ェーズルールチェックＯＫであれば、ＣＲＣ１，ＣＲＣ
２のエラーチェックは加味せず、アドレス周期信号のア
ドレスウィンドウが検出されればアドレスでの検出が正
しく行なわれたものと判断する。

【０１１９】図１６は、このような実施の形態３による
設定条件が満たされた状態を示すタイミング図であり、
ＣＲＣ１，ＣＲＣ２のエラーチェックを加味することな
く（ＣＲＣＯＦＦ）、検出タイミングがアドレス周期
信号（ｆ）のアドレスウィンドウに適合していることが
判断されれば、アドレス検出とみなされ、アドレス検出
信号（ｇ）が発生する。

【０１２０】したがって、この実施の形態３では、前述
の実施の形態２に比べて、さらにアドレス検出のための
設定条件が緩和されており、再生データの状態がさらに
不良の場合でも、アドレス検出率が低下することを防い
でいる。

【０１２１】図１７は、このようなアドレス検出のため
の設定条件の組合せの表を示す図である。この表の第１
行に示すように同期検出＋バイフェーズルールチェック
の前提条件をパスできなかった場合（ＮＧ）、ＣＲＣ
１，ＣＲＣ２のエラーチェック、アドレス周期信号の検
出は行なわれない。

【０１２２】第２行〜第４行は、同期検出＋バイフェー
ズルールチェックＯＫを前提として、ＣＲＣ１，ＣＲＣ
２のエラーチェックを加味しない場合（ＯＦＦ）、ＣＲ
Ｃ１，ＣＲＣ２の双方のエラーなしを加味する場合（Ａ
ＮＤ）、ＣＲＣ１，ＣＲＣ２のいずれか一方のエラーな
しを加味する場合（ＯＲ）であって、アドレス周期信号
が検出されない（ＯＦＦ）場合を示している。

【０１２３】アドレス周期信号のアドレスウィンドウが
検出されなければアドレス検出の確度は下がるが、アド
レス検出とみなすように設定することは可能である。前
述のように周期信号のアドレスウィンドウは最初のアド
レス検出時には出てこないことがあっても、とりあえず
発生したアドレス検出信号を初期信号としてＦＣＭを３
９個カウントすれば３９セグメントごとに必ず発生す
る。

【０１２４】一方、第５行〜第７行は、上述のＣＲＣ
１，ＣＲＣ２のエラーチェックがＯＦＦ，ＡＮＤ，ＯＲ
の場合であって、アドレス周期信号のアドレスウィンド
ウが検出されている（ＯＮ）場合を示している。すなわ
ち、第５行目は、図１６の実施の形態３に相当する設定
条件の組合せであり、第６行目は、図１３の実施の形態
１に相当する設定条件の組合せであり、第７行目は、図
１４および図１５の実施の形態２に相当する設定条件の
組合せである。

【０１２５】ところで、上述の各実施の形態では、同期
検出とバイフェーズルールチェックＯＫをアドレス検出
の最低条件としている。

【０１２６】しかしながら、光磁気ディスクによって
は、データの状態が劣悪なものもあり、バイフェーズル
ールチェックをアドレス検出の前提条件とすると全くア
ドレスが読めなくなってしまうことが考えられる。そこ
で、この発明では、アドレス検出の自由度をさらに増大
させ、バイフェーズルールチェックの結果がエラーであ
っても、先行するアドレス検出信号によってアドレス周
期信号の周期が確定し、アドレス周期信号のアドレスウ
ィンドウが検出されればアドレス検出とみなすように構
成したものである。

【０１２７】［実施の形態４］図１８は、バイフェーズ
ルールチェックがエラーでもアドレス検出とみなされる
場合の設定条件を示すタイミング図である。

【０１２８】図１８を参照して、ＦＣＭ（ａ）の検出
後、同期検出信号（ｂ）が得られているが、バイフェー
ズルールエラーフラグ（ｃ）は、一旦リセットされた
後、Ｈレベルとなってバイフェーズルールエラーの発生
を示している。

【０１２９】この状態において、アドレス周期信号
（ｆ）については先に検出されたアドレス検出信号を基
に３９個のＦＣＭを繰返しカウントすることによってア
ドレス周期が確定しているものとし、図１８に示すよう
にアドレスウィンドウが検出されたため、アドレス検出
信号（ｇ）が破線で示すタイミングで補間される。すな
わちアドレス周期信号（ｆ）は、上述のように先行する
アドレスセグメントから３９ＦＣＭ周期で繰返してお
り、この周期信号のアドレスウィンドウ内にアドレスデ
ータがあるものと考えられるからである。

【０１３０】［実施の形態５］図１９は、バイフェーズ
ルールエラーに加えて、同期検出すら行なわれていない
状態を示している。このような場合であっても、先に検
出されたアドレス検出信号を基にアドレス周期信号の周
期が確定してアドレス周期信号（ｆ）のアドレスウィン
ドウが検出され、アドレス検出タイミングがアドレスウ
ィンドウに適合している場合に、アドレス検出信号
（ｇ）が破線で示すタイミングで補間される。

【０１３１】図２０は、アドレス検出回路１１１（図
４）のうち、上述の実施の形態１〜５を実現する部分を
抽出して示す概略ブロック図である。

【０１３２】図４の信号演算出回路１００から与えられ
る、アドレスデータを再生した信号ＲＰＰは、図５の同
期検出回路として機能するＳＹＮＣ検出回路２００、バ
イフェーズルールチェック回路２０１、ＣＲＣ１チェッ
ク回路２０２、およびＣＲＣ２チェック回路２０３に与
えられる。

【０１３３】ＳＹＮＣ検出回路２００は、同期検出信号
（ｂ）を発生してシーケンサ２０４に与える。シーケン
サ２０４は、この同期検出信号をもとに、バイフェーズ
ルールチェック回路２０１によるバイフェーズルールチ
ェック実行のタイミングを規定する信号と、ＣＲＣ１チ
ェック回路２０２によるエラーチェックのタイミングを
規定する信号と、ＣＲＣ２チェック回路２０３によるエ
ラーチェックのタイミングを規定する信号とを発生し、
それぞれ対応する回路に与えている。

【０１３４】これにより、バイフェーズルールチェック
回路２０１、ＣＲＣ１チェック回路２０２、およびＣＲ
Ｃ２チェック回路２０３は、前述の各実施の形態におい
て定められたタイミングで、それぞれバイフェーズルー
ルのエラーチェック、ＣＲＣ１のエラーチェック、ＣＲ
Ｃ２のエラーチェックを実行する。これらのエラーチェ
ックの結果はすべて判断回路２０５に与えられる。

【０１３５】一方、アドレス検出ウィンドウ作成回路２
０６からは、アドレス周期信号（ｆ）が発生し、判断回
路２０５に与えられる。

【０１３６】判断回路２０５においては、上述の各実施
の形態において説明した設定条件の任意の組合せが予め
ユーザによって図示しないレジスタ等に設定されている
ものとする。そして判断回路２０５は、設定された組合
せに応じて、アドレス検出を判断し、アドレス検出信号
（ｇ）を出力する。

【０１３７】出力されたアドレス検出信号（ｇ）は、ア
ドレス検出ウィンドウ作成回路２０６にフィードバック
される。アドレス検出ウィンドウ作成回路２０６はカウ
ンタで構成され、このフィードバックされたアドレス検
出信号によってリセットされ、３９個のＦＣＭのカウン
トを開始し、次の周期のアドレス周期信号を発生して判
断回路２０５に与える。

【０１３８】ところで、上述の各実施の形態のように組
合された設定条件に基づいてなされたアドレス検出の結
果に応じて、適切なアドレス値を選択して表示する必要
がある。

【０１３９】図２１は、図１７の設定条件の組合せの表
に加えて、それぞれの場合のアドレス値の選択方法を示
す表である。

【０１４０】図２１の表の第１行は、図１７の表の第１
行と同様にＮＧである。第２行〜第６行は、同期検出＋
バイフェーズルールチェックＯＫの場合であって、３９
ＦＣＭ周期のアドレス周期信号を使用しない（ＯＦＦ）
場合を示している。これらの場合において、第２行のよ
うにＣＲＣエラーチェックを使用しない場合（ＯＦＦ）
には、現検出値が誤っているかの判定ができないので、
とりあえず生のアドレス検出値をアドレス値として選択
し、表示する。

【０１４１】一方、第３行〜第６行のようにＣＲＣエラ
ーチェックを使用する場合（ＡＮＤ，ＯＲ）、エラーチ
ェックの結果に応じて、アドレス値として生の検出値を
選択するか、または前のアドレス値をそのまま保持する
（前値保持）。すなわち、ＣＲＣエラーチェックの結
果、現検出値が誤っていると判断された場合には、誤っ
たアドレスをそのまま表示するか、アドレスの前値を保
持するかのいずれかの選択を、ユーザの事前の設定に従
ってすることができる。

【０１４２】なお、第２行〜第６行のようにアドレス周
期信号を使用しない（ＯＦＦ）の場合、アドレス値の推
定が困難なため、補間値の作成（前値＋１）は行なわな
い。

【０１４３】第７行〜第１５行は、同期検出＋バイフェ
ーズルールチェックＯＫの場合であって、３９ＦＣＭ周
期のアドレス周期信号を使用する（ＯＮ）場合を示して
いる。これらの場合においてアドレス周期信号を使用し
ているのでアドレス値の推定が可能なため、ＣＲＣエラ
ーチェックが使用されない（ＯＦＦ）の場合、およびＣ
ＲＣエラーチェックが使用される場合（ＡＮＤ，ＯＲ）
の各々において、ユーザの事前の設定に従い、アドレス
値を、生の検出値、補間値、前値保持のいずれかから選
択することができるる。

【０１４４】図２２は、図２１の表に従ったアドレス値
の選択を実行するアドレス検出回路１１１（図４）の部
分を示す概略ブロック図である。

【０１４５】図２２に示した回路は、図２０に示した回
路に、フレームおよびバンドのアドレス読出回路２０
７、トラック１のアドレス読出回路２０８、トラック２
のアドレス読出回路２０９、およびアドレス値選択回路
２１０を追加したものである。

【０１４６】アドレス読出回路２０７、２０８、２０９
は、それぞれ、図４の信号演算回路１００から与えられ
る信号ＲＰＰを受取る。また、シーケンサ２０４は、同
期検出信号をもとにアドレス読出回路２０７，２０８，
２０９の動作タイミングを規定する信号を発生する。そ
の他の図２０に示した回路と共通する部分については説
明を繰返さない。

【０１４７】図３のアドレスセグメントのアドレスフィ
ールドのフォーマットから明らかなように、フレームお
よびバンドのアドレス読出回路２０７からはフレームお
よびバンドのアドレスが読出されてアドレス値選択回路
２１０に与えられる。

【０１４８】一方、トラックアドレス１についてはＣＲ
Ｃ１のエラーチェックがなされ、その結果に応じてトラ
ック１のアドレス読出回路２０８からトラックアドレス
１が読出されてアドレス値選択回路２１０に与えられ
る。また、トラックアドレス２についてはＣＲＣ２のエ
ラーチェックがなされ、その結果に応じてトラック２の
アドレス読出回路２０８からはトラックアドレス２が読
出されてアドレス値選択回路２１０に与えられる。

【０１４９】アドレス値選択回路２１０にはアドレス検
出ウィンドウ形成回路２０６からアドレス周期信号も与
えられる。アドレス値選択回路２１０は、図２１の表に
示した予めユーザによって設定された選択方法に基づい
て、ＣＲＣのエラーチェック結果およびアドレス周期信
号のアドレスウィンドウの有無に応じて、アドレス読出
回路２０７，２０８，２０９から読出したアドレス信号
を用いて、生の検出値として、前値保持として、または
前値に＋１する補間値として、のいずれかとして選択し
表示する。

【０１５０】以上のように、この発明の実施の形態によ
れば、アドレス検出のための設定条件の組合せに大きな
自由度を持たせることにより、データの状況に応じた検
出率でアドレス検出を行なうことが可能となる。また組
合せごとにエラーチェックの結果に応じてアドレス値を
選択表示することが可能となる。

【０１５１】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【図面の簡単な説明】

【図１】光磁気ディスク上の信号記録形態と信号フォ
ーマットとの関係を模式的に示す図である。

【図２】記録データの１フレームのフォーマットを詳
細に示す模式図である。

【図３】フレームを構成するアドレスセグメントのフ
ォーマットを詳細に示す模式図である。

【図４】この発明の実施の形態による光磁気記録再生
装置の概略ブロック図である。

【図５】アドレス検出回路のうち同期検出回路として
機能する部分を示す概略ブロック図である。

【図６】同期検出回路の動作を説明するタイミング図
である。

【図７】同期検出回路を構成するアドレスＳＹＮＣ検
出回路の基本構成を示すブロック図である。

【図８】位相がロックした場合のアドレスデータの取
込みのタイミングを示すタイミング図である。

【図９】位相がロックしていない場合のアドレスデー
タの取込みのタイミングを示すタイミング図である。

【図１０】位相がロックしていない場合のアドレスデ
ータの取込みのタイミングを示すタイミング図である。

【図１１】この発明の実施の形態によるアドレスＳＹ
ＮＣ検出回路の構成を示すブロック図である。

【図１２】図１１の比較器の構成を示すブロック図で
ある。

【図１３】この発明の実施の形態１の設定条件がすべ
て満たされた場合を示すタイミング図である。

【図１４】この発明の実施の形態２の設定条件がすべ
て満たされた場合を示すタイミング図である。

【図１５】この発明の実施の形態２の設定条件がすべ
て満たされた場合を示すタイミング図である。

【図１６】この発明の実施の形態３の設定条件がすべ
て満たされた場合を示すタイミング図である。

【図１７】アドレス検出のための設定条件の組合せの
表を示す図である。

【図１８】この発明の実施の形態４によるアドレス検
出信号の補間処理を示すタイミング図である。

【図１９】この発明の実施の形態５によるアドレス検
出信号の補間処理を示すタイミング図である。

【図２０】この発明の実施の形態１ないし５を実現す
るアドレス検出回路のブロック図である。

【図２１】アドレス値の選択方法の表を示す図であ
る。

【図２２】図２１の表に従ったアドレス値の選択を実
行するアドレス検出回路のブロック図である。

【符号の説明】

１光磁気ディスク、２フレーム、１００信号演算
回路、１０１光磁気ディスク、１０２ピックアッ
プ、１０３ＢＰＦ、１０４ＡＤ変換器、１０５波
形等化回路、１０６ビタビ復号器、１０７ヘッダ検
出回路、１０８データ復調器、１０９誤り訂正回路、
１１０ＰＬＬ回路、１１１アドレス検出回路、１１
２コントローラ、１１３誤り訂正符号付加回路、１
１４データ変調器、１１５ＤＡ変換器、１２１可
変遅延回路、１２２検出窓発生回路、１２３アドレ
スＳＹＮＣ検出回路、１２４ＡＤ変換器、１２５シ
フトレジスタ、１２６レジスタ、１２７比較器、１
２８ＡＮＤゲート、１２９比較器、１３０レジス
タ、１３１レジスタ、１２９ａ，１２９ｂ，…，１２
９ｈＯＲゲート、１２９ｉ，１２９ｊ，…，１２９ｏ
ＯＲゲート、１２９ｐＡＮＤ回路、２００ＳＹＮ
Ｃ検出回路、２０１バイフェーズルールチェック回
路、２０２ＣＲＣ１チェック回路、２０３ＣＲＣ２
チェック回路、２０４シーケンサ、２０５判断回
路、２０６アドレス検出ウィンドウ作成回路、２０
７，２０８，２０９アドレス読出回路、２１０アド
レス値選択回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ１１Ｂ 20/18 ５７２Ｇ１１Ｂ 20/18 ５７２Ｄ５７２Ｆ５７４５７４ＨＦターム(参考） 5D044 AB01 BC06 CC06 DE32 DE34 DE38 DE68 GM27 5D090 AA01 CC04 DD03 EE15 FF07 FF43

Claims

【特許請求の範囲】

【請求項１】入力データのアドレス検出を行なうアド
レス検出回路であって、アドレス検出のために必要な条件の組合せを任意に設定
する手段と、前記設定された条件ごとにアドレス検出のための判定を
行なう手段と、前記任意に設定された条件のすべての判定結果がアドレ
ス検出を示すときに、アドレス検出信号を発生する手段
とを備える、アドレス検出回路。
【請求項２】記録および／または再生装置において記
録媒体から再生された入力データのアドレス検出を行な
うアドレス検出回路であって、アドレス検出のために必要な条件の組合せを任意に設定
する手段と、前記設定された条件ごとにアドレス検出のための判定を
行なう手段と、前記任意に設定された条件のすべての判定結果がアドレ
ス検出を示すときに、アドレス検出信号を発生する手段
とを備える、アドレス検出回路。
【請求項３】前記任意に設定されたアドレス検出のた
めに必要な条件の組合せは、前記入力データの同期検出に成功すること、前記入力データがバイフェーズルールで書かれたデータ
であると判定されること、前記入力データのＣＲＣエラーチェックによりエラーな
しが判定されること、およびアドレス検出のタイミング
がアドレス周期信号のアドレスウィンドウに合致してい
ることが判定されることを含む、請求項１または２に記
載のアドレス検出回路。
【請求項４】前記入力データのＣＲＣエラーチェック
は、ＣＲＣ１およびＣＲＣ２の双方でエラーなしの場合
にエラーなしと判断する、請求項３に記載のアドレス検
出回路。
【請求項５】前記入力データのＣＲＣエラーチェック
は、ＣＲＣ１またはＣＲＣ２のいずれか一方でエラーな
しの場合にエラーなしと判断する、請求項３に記載のア
ドレス検出回路。
【請求項６】前記任意に設定されたアドレス検出のた
めに必要な条件の組合せは、前記入力データの同期検出に成功すること、前記入力データがバイフェーズルールで書かれたデータ
であると判断されること、およびアドレス検出のタイミ
ングがアドレス周期信号のアドレスウィンドウに合致し
ていることが判定されることを含む、請求項１または２
に記載のアドレス検出回路。
【請求項７】前記任意に設定された条件のすべての判
定結果がアドレス検出を示していなくても、少なくとも
アドレス検出のタイミングがアドレス周期信号のアドレ
スウィンドウに合致していることが判定されることを条
件にアドレス検出信号を補間する手段をさらに含む、請
求項１ないし６のいずれかに記載のアドレス検出回路。
【請求項８】前記任意に設定された条件の判定結果に
応じてアドレス値を選択する手段をさらに備える、請求
項１または２に記載のアドレス検出回路。
【請求項９】前記任意に設定された条件が、アドレス
周期信号の使用を含まない場合、他の条件の判定結果に
応じて、検出された生のアドレス値または保持されてい
る前のアドレス値を、アドレス値として選択する手段を
含む、請求項８に記載のアドレス検出回路。
【請求項１０】前記任意に設定された条件が、アドレ
ス周期信号の使用を含む場合、他の条件の判定結果に応
じて、検出された生のアドレス値、保持されている前の
アドレス値、または前のアドレス値にプラス１した補間
値のいずれかを、アドレス値として選択する手段を含
む、請求項８に記載のアドレス検出回路。
【請求項１１】入力データのアドレス検出を行なうア
ドレス検出回路を備えた記録および／または再生装置で
あって、前記アドレス検出回路は、アドレス検出のために必要な条件の組合せを任意に設定
する手段と、前記設定された条件ごとにアドレス検出のための判定を
行なう手段と、前記任意に設定された条件のすべての判定結果がアドレ
ス検出を示すときに、アドレス検出信号を発生する手段
とを備える、記録および／または再生装置。
【請求項１２】記録媒体から再生された入力データの
アドレス検出を行なうアドレス検出回路を備えた記録お
よび／または再生装置であって、前記アドレス検出回路は、アドレス検出のために必要な条件の組合せを任意に設定
する手段と、前記設定された条件ごとにアドレス検出のための判定を
行なう手段と、前記任意に設定された条件のすべての判定結果がアドレ
ス検出を示すときに、アドレス検出信号を発生する手段
とを備える、記録および／または再生装置。
【請求項１３】前記任意に設定されたアドレス検出の
ために必要な条件の組合せは、前記入力データの同期検出に成功すること、前記入力データがバイフェーズルールで書かれたデータ
であると判定されること、前記入力データのＣＲＣエラーチェックによりエラーな
しが判定されること、およびアドレス検出のタイミング
がアドレス周期信号のアドレスウィンドウに合致してい
ることが判定されることを含む、請求項１１または１２
に記載の記録および／または再生装置。
【請求項１４】前記入力データのＣＲＣエラーチェッ
クは、ＣＲＣ１およびＣＲＣ２の双方でエラーなしの場
合にエラーなしと判断する、請求項１３に記載の記録お
よび／または再生装置。
【請求項１５】前記入力データのＣＲＣエラーチェッ
クは、ＣＲＣ１またはＣＲＣ２のいずれか一方でエラー
なしの場合にエラーなしと判断する、請求項１３に記載
の記録および／または再生装置。
【請求項１６】前記任意に設定されたアドレス検出の
ために必要な条件の組合せは、前記入力データの同期検出に成功すること、前記入力データがバイフェーズルールで書かれたデータ
であると判定されること、およびアドレス検出のタイミ
ングがアドレス周期信号のアドレスウィンドウに合致し
ていることが判定されることを含む、請求項１１または
１２に記載の記録および／または再生装置。
【請求項１７】前記任意に設定された条件のすべての
判定結果がアドレス検出を示していなくても、少なくと
もアドレス検出のタイミングがアドレス周期信号のアド
レスウィンドウに合致していることが判定されることを
条件にアドレス検出信号を補間する手段をさらに含む、
請求項１１ないし１６のいずれかに記載の記録および／
または再生装置。
【請求項１８】前記任意に設定された条件の判定結果
に応じてアドレス値を選択する手段をさらに備える、請
求項１１または１２に記載の記録および／または再生装
置。
【請求項１９】前記任意に設定された条件が、アドレ
ス周期信号の使用を含まない場合、他の条件の判定結果
に応じて、検出された生のアドレス値または保持されて
いる前のアドレス値を、アドレス値として選択する手段
を含む、請求項１８に記載の記録および／または再生装
置。
【請求項２０】前記任意に設定された条件が、アドレ
ス周期信号の使用を含む場合、他の条件の判定結果に応
じて、検出された生のアドレス値、保持されている前の
アドレス値、または前のアドレス値にプラス１した補間
値のいずれかを、アドレス値として選択する手段を含
む、請求項１８に記載の記録および／または再生装置。