JP2001093202A - パルスレーザ制御回路およびパルスレーザ制御回路を備えた記録再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＦＣＭ再生波形およびアドレスデータ再生波
形のノイズの発生を防止し、再生系のＬＰＦを不要にし
たパルスレーザ制御回路を提供する。 【解決手段】 パルスライト方式の記録再生装置におい
て、パルスレーザコントローラ１５０はライト時に、デ
ータ変調器１１４からの情報に基づきデータに同期した
ＦＣＭおよびアドレスセグメントの位置を特定し、ＦＣ
Ｍおよび／またはアドレスセグメントの領域においての
みパルスレーザの記録媒体への照射を停止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パルスレーザ制
御回路、およびパルスレーザ制御回路を備えた記録再生
装置に関し、より特定的には、ライト時に、データをラ
イトする必要のない領域ではパルスレーザの照射を停止
するようにしたパルスレーザ制御回路、およびそのよう
なパルスレーザ制御回路を備えた記録再生装置に関す
る。

【０００２】

【従来の技術】従来、記録媒体の一例としての光磁気デ
ィスクにおいては、位相情報およびアドレス情報がアド
レス上にプリフォーマットされており、記録再生装置で
は、記録再生時に、光磁気ディスクにプリフォーマット
された位相情報に基づいてクロック信号を再生し、当該
クロック信号に基づいてアドレス情報の読出を行なって
いた。

【０００３】

【発明が解決しようとする課題】従来の技術では、光磁
気ディスクから再生されるデータからアドレス情報を切
出すために、同期信号パターンの検出を行なっていた。
すなわち、ディスク上でアドレス情報に先行して記録さ
れている同期信号パターンをまず検出することにより、
後続のアドレス情報を再生データから切出すように構成
されていた。

【０００４】このような同期検出は、光磁気ディスクに
プリフォーマットされている位相情報に基づいてＰＬＬ
回路から供給されるクロック信号に同期して行なわれ
る。したがって、ＰＬＬ回路からクロック信号が安定し
た状態で供給されている場合には、当該クロック信号に
同期して確実に同期検出を行なうことができる。しかし
ながら、クロック信号が乱れると、同期検出は困難とな
り、ひいては同期検出により再生データから切出された
情報が本当にアドレス情報なのか不明になってしまう。

【０００５】そのため、再生データから切出された情報
が本当にアドレス情報なのか否かを検出するアドレス検
出回路が設けられ、アドレス検出回路の出力に基づいて
正しいアドレスからリード／ライト動作を開始するよう
に制御が実行される。

【０００６】しかし、パルスライト方式の記録再生装置
では、ライト動作の開始後、連続してライト動作を行な
うと、再生されるＦＣＭ波形やアドレスデータ波形に、
ライト時のパルスレーザの断続的な光量変化に起因する
ノイズが乗ることになり、このノイズを除去しようとす
るとローパスフィルタが必要となって回路構成の複雑化
を招来することになる。

【０００７】それゆえに、この発明の目的は、パルスラ
イト方式の記録再生装置において、ライト時に、データ
を書込む必要のない領域ではパルスレーザの照射を停止
させることにより、再生波形におけるノイズの発生を防
止し、回路構成の簡略化を図ることである。

【０００８】

【課題を解決するための手段】請求項１に記載の発明に
よれば、パルスライト方式でデータをライトする記録再
生装置において記録媒体へのパルスレーザの照射を制御
するパルスレーザ制御回路は、記録再生装置の光学手段
を駆動して記録媒体にパルスレーザを連続的に照射させ
る駆動手段と、データを書込む必要のない領域において
駆動手段を不活性化させる手段とを備える。

【０００９】請求項２に記載の発明によれば、パルスラ
イト方式でデータをライトする記録再生装置において記
録媒体へのパルスレーザの照射を制御するパルスレーザ
制御回路は、ライト時にパルスレーザを連続照射するよ
うに記録再生装置の光学手段を駆動する信号を発生する
手段と、記録されるデータに同期したＦＣＭおよびアド
レスセグメントの位置情報を受取り、ＦＣＭおよびアド
レスセグメントのタイミングを特定する手段と、事前の
設定に従い、ライト時に特定されたＦＣＭおよびアドレ
スセグメントの少なくとも一方の領域において駆動信号
を不活性化する手段とを備える。

【００１０】請求項３に記載の発明によれば、請求項２
に記載のパルスレーザ制御回路において、不活性化する
手段は、特定されたＦＣＭの領域において駆動信号を不
活性化する。

【００１１】請求項４に記載の発明によれば、請求項２
に記載のパルスレーザ制御回路において、不活性化する
手段は、特定されたアドレスセグメントの領域において
駆動信号を不活性化する。

【００１２】請求項５に記載の発明によれば、請求項２
に記載のパルスレーザ制御回路において、特定されたＦ
ＣＭおよびアドレスセグメントの双方の領域において駆
動信号を不活性化する。

【００１３】請求項６に記載の発明によれば、パルスラ
イト方式でデータをライトする記録再生装置は、記録媒
体にパルスレーザを照射するための光学手段と、記録媒
体へのパルスレーザの照射を制御するパルスレーザ制御
回路とを備え、パルスレーザ制御回路は、光学手段を駆
動して記録媒体にパルスレーザを連続的に照射させる駆
動手段と、データを書込む必要のない領域において駆動
手段を不活性化させる手段とを含む。

【００１４】請求項７に記載の発明によれば、パルスラ
イト方式でデータをライトする記録再生装置は、記録媒
体にパルスレーザを照射するための光学手段と、記録媒
体へのパルスレーザの照射を制御するパルスレーザ制御
回路とを備え、パルスレーザ制御回路は、ライト時にパ
ルスレーザを連続的に照射するように光学手段を駆動す
る信号を発生する手段と、記録されるデータに同期した
ＦＣＭおよびアドレスセグメントの位置情報を受取り、
ＦＣＭおよびアドレスセグメントのタイミングを特定す
る手段と、事前の設定に従い、ライト時に特定されたＦ
ＣＭおよびアドレスセグメントの少なくとも一方の領域
において駆動信号を不活性化する手段とを備える。

【００１５】請求項８に記載の発明によれば、請求項７
に記載の記録再生装置において、不活性化する手段は、
特定されたＦＣＭの領域において駆動信号を不活性化す
る。

【００１６】請求項９に記載の発明によれば、請求項７
に記載の記録再生装置において、不活性化する手段は、
特定されたアドレスセグメントの領域において駆動信号
を不活性化する。

【００１７】請求項１０に記載の発明によれば、請求項
７に記載の記録再生装置において、不活性化する手段
は、特定されたＦＣＭおよびアドレスセグメントの双方
の領域において駆動信号を不活性化する。

【００１８】

【発明の実施の形態】まず最初に、この発明が適用され
る記録媒体である光磁気ディスクに記録され再生される
情報のフォーマットについて説明する。

【００１９】図１を参照すると、光磁気ディスク１の記
録面上には、同心円状（または螺旋状）に複数のトラッ
ク（ｔ₁，ｔ₂，ｔ₃，ｔ₄，…，ｔ_n-1，ｔ_n）が形成され
ており（図１ではディスクの全面に形成されたトラック
の一部分のみをセクタ状に示している。）、これらの複
数の同心円状のトラックはさらに、外周から内周への半
径方向において隣接する数本のトラックごとにバンドを
形成し（たとえば図１のトラックｔ₁〜ｔ₄で１つのバン
ドを形成）、隣接するバンドとバンドとの間には図示し
ない緩衝領域が形成される。

【００２０】光磁気ディスク上の各トラックは等間隔に
分割され、情報の記録単位である複数のフレーム２がそ
れぞれ配置される。

【００２１】図１に示すように、各フレーム２はさらに
３９個のセグメント（Ｓ０，Ｓ１，Ｓ２，Ｓ３，…，Ｓ
ｎ，…，Ｓ３８）によって構成される。３９個のセグメ
ントの先頭のセグメントＳ０はアドレスセグメントであ
り、残りの３８個のセグメントＳ１〜Ｓ３８はデータセ
グメントである。

【００２２】アドレスセグメントおよびデータセグメン
トのいずれにおいても、各セグメント内の先頭位置に
は、記録再生動作の基準となるクロック信号を生成する
ための位相基準となるファインクロックマーク（ＦＣ
Ｍ）が形成されている。

【００２３】図１を参照するとさらに、アドレスセグメ
ントＳ０およびデータセグメントＳｎの物理的形状が模
式的に示されている。各トラックは、１対のランドおよ
びグルーブで構成される。斜線で示されるグルーブは、
記録面上に形成された溝部であり、ランドはそれ以外の
部分である。

【００２４】まず、前述のようにアドレスセグメントお
よびデータセグメントのいずれにおいても、各セグメン
トの先頭位置にＦＣＭが、グルーブとランドとの間で凹
凸関係を逆転することによってプリフォーマットされて
いる。このようにＦＣＭが形成されている領域をＦＣＭ
フィールドと称する。

【００２５】アドレスセグメントＳ０においては、ＦＣ
Ｍフィールドに続くアドレスフィールドにおいて、当該
フレームに関するアドレス情報を変調した信号によっ
て、光磁気ディスクの製造時にグルーブとランドとの境
界線がウォブリングされることにより、アドレス情報が
プリフォーマットされている。

【００２６】一方、データセグメントＳｎにおいては、
ＦＣＭフィールドに続いて、データを光磁気記録するた
めのデータフィールドが設けられている。なお、データ
は、トラックを構成するグルーブおよびランドのいずれ
にも、または双方に光磁気記録可能である。

【００２７】次に、図２を参照して、上述の情報の記録
単位としてのフレームのフォーマットについてより詳細
に説明する。

【００２８】先に説明したように、各フレームは、たと
えばセグメント０〜セグメント３８の合計３９個のセグ
メントによって構成される（図２の（ａ））。各セグメ
ントは、たとえば５３２データクロックビット（ＤＣ
Ｂ）長であり、したがってＦＣＭは５３２ＤＣＢの周期
で繰返すことになる。

【００２９】図２の（ｂ）に示すように、３９個のセグ
メントの先頭のセグメント０はアドレスセグメントであ
る。このアドレスセグメントは、ＦＣＭがプリフォーマ
ットされた１２ＤＣＢ長のＦＣＭフィールド、アドレス
データがプリフォーマットされた５２０ＤＣＢ長のアド
レスフィールドから構成される。

【００３０】図２の（ｃ）に示すように、３９個のセグ
メントの２番目のセグメント１は、先頭のデータセグメ
ントに相当する。この先頭のデータセグメント１は、１
２ＤＣＢ長のＦＣＭフィールドと、データの書出しを示
す４ＤＣＢ長の固定パターン“００１１”が記録される
プリライトフィールドと、再生時にフレーム単位の記録
の開始位置を確認するために用いる３２０ＤＣＢ長の固
定パターンであるヘッダフィールドと、データを記憶す
るための１９２ＤＣＢ長のユーザデータフィールドと、
ユーザデータフィールドの終結を示す４ＤＣＢ長の固定
パターン“１１００”が記録されるポストライトフィー
ルドとから構成される。

【００３１】図２の（ｄ）に示すように、残りのセグメ
ント２〜セグメント３８はすべて同じフォーマットのデ
ータセグメントである。これらのデータセグメントの各
々は、１２ＤＣＢ長のＦＣＭフィールドと、４ＤＣＢ長
のプリライトフィールドと、５１２ＤＣＢ長のユーザデ
ータフィールドと、４ＤＣＢ長のポストライトフィール
ドとから構成される。

【００３２】図２の（ｃ），（ｄ）から明らかなよう
に、データセグメントのうち先頭のデータセグメント１
のみがヘッダフィールドを含んでいる。

【００３３】次に図３は、図２の（ｂ）に示したアドレ
スセグメント０のより詳細なフォーマットを示す図であ
る。

【００３４】図３に示すように、全長５３２ＤＣＢのア
ドレスセグメント０は、１２ＤＣＢ長のＦＣＭフィール
ドと、４ＤＣＢ長のプリバッファフィールドと、３アド
レスデータビット（ＡＤＢ）長のプリアンブル１と、４
ＡＤＢ長の同期フィールドと、６９ＡＤＢ長のアドレス
フィールドと、９ＡＤＢ長のリザーブドフィールドと、
６ＤＣＢ長のポストバッファフィールドとから構成され
ている。

【００３５】プリアンブル１と、同期フィールドと、ア
ドレスフィールドと、リザーブドフィールドとで全長８
５ＡＤＢであるが、これは５１０ＤＣＢに相当している
（１ＡＤＢ＝６ＤＣＢ）。

【００３６】上述の各フィールドのうち、６９ＡＤＢ長
のアドレスフィールドの詳細がさらに示されている。す
なわち、アドレスフィールドは、７ＡＤＢ長のフレーム
アドレス（フレーム番号）と、５ＡＤＢ長のバンドアド
レス（バンド番号）と、１２ＡＤＢ長のトラックアドレ
ス（トラック番号）１と、１４ＡＤＢ長のＣＲＣ１と、
１ＡＤＢ長のプリアンブル２と、４ＡＤＢ長のＲｅｓｙ
ｎｃと、１２ＡＤＢ長のトラックアドレス（トラック番
号）２と、１４ＡＤＢ長のＣＲＣ２とから構成されてい
る。

【００３７】このアドレスフィールドのうち、フレーム
アドレス、バンドアドレス、トラックアドレスが、現在
の記録再生位置を特定するための「アドレス情報」とし
ての意義を有している。なお、説明の便宜上、アドレス
セグメントから再生されるデータ全体を「アドレスデー
タ」と称することとする。

【００３８】次に、図４は、この発明が適用される光磁
気ディスクの記録再生装置の構成を示す概略ブロック図
である。

【００３９】図４を参照して、この記録再生装置の再生
動作について説明する。まず、モータ１１６により回転
駆動される光磁気ディスク１０１からピックアップ（Ｐ
Ｕ）１０２によってデータが再生され、信号演算回路１
００に与えられる。信号演算回路１００はピックアップ
の各センサ出力信号を演算することにより、再生データ
信号ＲＦと、各セグメントのＦＣＭを検出するためのタ
ンジェンシャルプッシュプル信号ＴＰＰと、アドレスセ
グメントのアドレスフィールドにウォブリングによって
記録されたアドレスデータを再生するためのラジアルプ
ッシュプル信号ＲＰＰとを、それぞれ別々に出力する。

【００４０】再生データ信号ＲＦは、バンドパスフィル
タ（ＢＰＦ）１０３によってノイズと偏心成分が除去さ
れ、ＡＤ変換器１０４によりデジタル信号に変換され
る。ＡＤ変換器１０４の出力は、波形等化回路１０５に
よって波形等化され、周知のビタビ復号器１０６に与え
られる。

【００４１】ビタビ復号器１０６で復号された出力は、
データ復調器１０８に与えられ、記録時に施されたデジ
タル変調がデジタル復調され、その後誤り訂正回路１０
９に与えられる。誤り訂正回路１０９は、記録時に付加
された誤り訂正符号を用いて誤り訂正を実行する。

【００４２】ビタビ復号器１０６の出力はまたヘッダ検
出回路１０７にも与えられ、ヘッダ検出回路１０７は、
前述のセグメント１に記録されたヘッダフィールドの位
置を検出して、ヘッダ検出信号を発生してデータ復調器
１０８に与える。

【００４３】一方、信号演算回路１００から出力された
ＴＰＰ信号は、ＰＬＬ回路１１０に与えられ、ＰＬＬ回
路１１０は、各セグメントのＦＣＭを再生した信号であ
るＴＰＰ信号に基づいて、データクロックＣＬＫを発生
する。ＰＬＬ回路１１０で発生したデータクロックＣＬ
Ｋは、前述のＡＤ変換器１０４、波形等化回路１０５、
ビタビ復号器１０６、ヘッダ検出回路１０７、およびデ
ータ復調器１０８に与えられるとともに、後述するアド
レス検出回路１１１およびデータ変調器１１４にも与え
られる。また、ＰＬＬ回路１１０からは、ＴＰＰ信号に
基づいてＦＣＭに相当する信号がアドレス検出回路１１
１に与えられる。

【００４４】さらに、信号演算回路１００から抽出され
たＲＰＰ信号は、アドレス検出回路１１１に与えられ
る。アドレス検出回路１１１は、アドレスセグメントか
ら再生されたアドレスデータに含まれる同期信号を検出
して当該フレームのアドレス情報を正確に抽出してコン
トローラ１１２に供給する。

【００４５】コントローラ１１２は、前述のデータ復調
器１０８および誤り訂正回路１０９ならびに後述する誤
り訂正符号付加回路１１３およびデータ変調器１１４と
の間で、制御データのやり取りを行なう。

【００４６】次に、図４を参照して、この記録再生装置
の記録動作について説明する。まず、記録すべきデータ
が誤り訂正符号付加回路１１３に入力され、誤り訂正符
号が付加される。誤り訂正符号が付加されたデータは、
データ変調器１１４によりデジタル変調され、磁気ヘッ
ド駆動回路１５３に与えられる。

【００４７】デジタルの変調データは、磁気ヘッド駆動
回路１５３によって駆動された磁気ヘッド１５１により
磁界極性として印加される。ピックアップ１０２は、デ
ジタル変調データに同期したパルス信号をレーザ駆動回
路１５２より受け、パルス発光する。パルス発光のタイ
ミングで磁気ヘッドより印加されたデータが光磁気ディ
スク１０１に光磁気記録される。

【００４８】図４に示したアドレス検出回路１１１は、
その種々の機能の一部として、この発明の同期検出回路
およびアドレス検出回路としての機能を有する。すなわ
ち、この発明は、各フレームのアドレスセグメントから
再生されたアドレスデータに含まれる同期信号を検出す
ることにより、この同期信号の後続のアドレス情報を再
生データから正確に切出すための位置を特定することが
できる同期検出回路を提供するとともに、切り出された
情報がアドレス情報であるか否かを判断するアドレス検
出回路を提供するものであり、図４の記録再生装置で
は、アドレス検出回路１１１によって実現されている。

【００４９】図５は、図４のアドレス検出回路１１１の
うち、この発明の実施の形態における同期検出回路とし
て機能する部分のみを抽出して示す概略ブロック図であ
る。また、図６は、図５に示した同期検出回路の動作を
説明するためのタイミング図である。

【００５０】まず、図５および図６を参照して、図４の
ＰＬＬ回路１１０から供給されるＦＣＭを示す信号（図
６の（ａ））が可変遅延回路１２１を介して検出窓（ウ
インドウ）発生回路１２２に与えられる。検出窓発生回
路１２２は、ＦＣＭを示す信号を受けてから図６（ａ）
に示す固定遅延時間後、所定期間Ｈレベルとなって同期
信号（ＳＹＮＣ）検出窓を開く信号（図６の（ｂ））を
発生してアドレス同期（ＳＹＮＣ）検出回路１２３の一
方の入力に与える。

【００５１】一方、信号演算回路１００から与えられ
る、アドレスフィールドのアドレスデータを再生した信
号ＲＰＰは、ＡＤ変換器１２４でデジタルデータに変換
された後（図６（ｃ））、アドレスＳＹＮＣ検出回路１
２３の他方の入力に与えられる。

【００５２】アドレスＳＹＮＣ検出回路１２３は、ＳＹ
ＮＣ検出窓の開いている期間中（図６（ｂ））に入力さ
れるデジタルのアドレスデータを、予め図示しないレジ
スタに記憶させておいた同期信号（ＳＹＮＣ）パターン
と対比する。すなわち、図３に示したアドレスセグメン
トを構成する４ＡＤＢ長の同期フィールドのＳＹＮＣパ
ターンに相当するパターンが予め準備されており、ＳＹ
ＮＣ検出窓の期間内において、アドレスセグメントから
実際に再生されてくるアドレスデータのパターンと対比
される。そして両者のデータパターンが一致すれば、ア
ドレスセグメントの同期フィールドが検出されたとし
て、同期（ＳＹＮＣ）検出信号（図６の（ｄ））が、ア
ドレスＳＹＮＣ検出回路１２３から出力される。

【００５３】なお、上述のようにＦＣＭの検出から固定
遅延時間後にＳＹＮＣ検出窓を開けるように構成されて
いるが、この固定遅延時間は図３のアドレスセグメント
のフォーマットから理解されるようにＦＣＭフィールド
の終了から同期フィールドの開始までの期間に相当する
期間である。これにより、同期フィールドのＳＹＮＣパ
ターンが到来すると予想されるタイミングで検出窓を開
け、ＳＹＮＣパターンの検出を行なっている。

【００５４】なお、装置を構成する部品や回路素子のば
らつき等によって、必ずしも一定の遅延時間を実現でき
ない場合がある。そこで、遅延時間可変の遅延回路１２
１をさらに設け、製品の出荷時等にこれを調整して、全
体として正確な固定遅延時間の実現を図っている。

【００５５】上述のようにして、ＳＹＮＣ検出信号（図
６の（ｄ））が出力されると、これによってアドレスセ
グメントの同期フィールドに引続くアドレスフィールド
（図３）の開始位置が特定されたことになり、再生デー
タの流れの中からアドレスフィールドのアドレス情報を
切出すことが可能となる。

【００５６】次に、図７は、図５のアドレスＳＹＮＣ検
出回路１２３の基本的な構成を示すブロック図である。

【００５７】図７を参照して、図５のＡＤ変換器１２４
からのアドレスデータは、アドレスＳＹＮＣ検出回路１
２３の一方の入力を介してシフトレジスタ１２５にシリ
アルに入力される。一方、８ビットのレジスタ１２６に
は、予め同期フィールドのＳＹＮＣパターン“１０００
１１１０”が記憶されている。

【００５８】そして、シフトレジスタ１２５に順次入力
されラッチされた８ビットの入力アドレスデータと、レ
ジスタ１２６の８ビットのＳＹＮＣパターンとが、対応
するビットごとに比較器１２７で比較される。両者のパ
ターンが完全に一致（フルマッチング）したときにのみ
同期検出を示す信号が比較器１２７から出力され、ＡＮ
Ｄゲート１２８の一方の入力に与えられる。

【００５９】ＡＮＤゲート１２８の他方入力には、図５
の検出窓発生回路１２２からのＳＹＮＣ検出窓信号が、
アドレスＳＹＮＣ検出回路１２３の他方入力を介して入
力される。この結果、ＳＹＮＣ検出窓信号がＨレベルと
なり検出窓が開いている期間中（図６の（ｂ））に比較
器１２７から検出出力が出力された場合にのみ、その検
出出力がアドレスＳＹＮＣ検出信号（図６の（ｄ））と
してＡＮＤゲート１２８から出力されることになる。

【００６０】以上の動作は、図４のＰＬＬ回路１１０が
順調に機能し、ＰＬＬ回路１１０がロックしてジッタ成
分の少ないクロック信号が装置の各要素に供給されてい
る場合の動作である。図８は、このような定常状態（Ｐ
ＬＬロック時）における入力アドレスデータのシフタレ
ジスタ１２５へのラッチのタイミングを示すタイミング
図である。

【００６１】図８において（ａ）は入力アドレスデータ
であり、（ｂ）はアドレスデータをサンプリングするク
ロック信号である。各クロックはＤＣＢの周波数であ
り、前述のように６ＤＣＢで１ＡＤＢに相当している。

【００６２】図８において、入力アドレスデータの立上
がりまたは立下がりのエッジに応じて図示しないカウン
タがリセットされ、次に到来するクロックからカウンタ
は０，１，２のカウントを繰返す。そしてカウント値０
のときに入力アドレスデータは矢印のタイミングでラッ
チされる。図８の例では、まず入力アドレスデータの立
上がりエッジによりカウンタがリセットされ、次のカウ
ント値０のクロックの立下がりに応じたタイミングでデ
ータ“１”のラッチが行なわれる。次に、入力アドレス
データの立下がりエッジによりカウンタがリセットさ
れ、次のカウント値０のクロックの立下がりに応じたタ
イミングでデータ“０”のラッチが行なわれる。以下、
０，１，２のカウント値が反復され、カウント値０ごと
に対応するクロックの立下がりタイミングでデータがラ
ッチされることになる。

【００６３】図８の定常状態では、ＳＹＮＣパターンに
相当するデータ“１０００１１１０”が下向き矢印のタ
イミングで順次取込まれシフトレジスタにラッチされて
いく様子が表わされている。この取込みの分解能はＰＬ
Ｌから供給されるクロックの周波数によって変化する。

【００６４】すなわち、図９は、ＰＬＬのロックが外
れ、供給されるクロックの周波数が下がり、この結果入
力アドレスデータから取込まれるデータが欠落している
状態を示している。また図１０は逆に、供給されるクロ
ックの周波数が上がり、入力アドレスデータから余分な
データが取込まれている状態を示している。

【００６５】このように、図９および図１０に示した非
定常状態（ＰＬＬのロックが外れた状態）では、図７に
関連して先に説明したＳＹＮＣパターンのフルマッチン
グは不可能となり、アドレスＳＹＮＣ検出はもはやでき
なくなる。

【００６６】先に述べたように、ＰＬＬ回路１１０がロ
ックした状態では、同期検出は問題なく実行できるが、
光磁気ディスクの記録再生装置では、必ずしもＰＬＬが
ロックした状態だけで同期検出が行なわれるものではな
い。

【００６７】たとえばトラックジャンプやスチル再生の
際にはトラッキングが乱れ、ＰＬＬ回路１１０はロック
できなくなることがある。たとえばピックアップが次の
再生位置へジャンプした後、ディスクからデータを読取
ろうとすると、ＰＬＬがロックするまでの間、安定した
クロックは供給されない。その一方で、ジャンプ中のピ
ックアップが現在どこにいるかを常に特定する必要があ
り、クロックがいかに乱れていてもアドレスを検出する
必要がある。そしてアドレス検出の前提として同期検出
を行なわなければならない。

【００６８】しかしながら、前述のような８ビットのＳ
ＹＮＣパターンのフルマッチングによる検出では、この
ようにクロックが乱れた状態（図９および図１０に示す
ような非定常状態）では同期検出は不可能である。

【００６９】本発明の実施の形態によれば、ＰＬＬのロ
ック状態すなわちクロックの供給状態を考慮して、ＳＹ
ＮＣパターンのフルマッチングではなく、部分的に指定
されたＳＹＮＣパターンのマッチングの検出により、同
期検出が行なわれる。

【００７０】図１１は、この発明の実施の形態によるア
ドレスＳＹＮＣ検出回路１２３の構成を示す概略ブロッ
ク図であり、図１２は、図１１の比較器１２９の詳細な
構成を示すブロック図である。

【００７１】図１１および図１２に示した実施の形態に
おいては、レジスタ１２６に記憶された８ビットのＳＹ
ＮＣパターン“１０００１１１０”のすべてではなく、
ある部分のみをマッチングの対象のビットとしてユーザ
が予め指定するものである。

【００７２】８ビットのＳＹＮＣパターン“１０００１
１１０”のうちどのビットを観測の対象とするかを指定
するデータは、レジスタ１３０および１３１に設定され
る。

【００７３】レジスタ１３０には最初の同期パターンと
しての４ＡＤＢ長の同期フィールド（図３）の検出の際
にマッチングの対象とするビットを指定する情報が記憶
されており、レジスタ１３１には、２番目の同期パター
ンとしての４ＡＤＢ長のＲｅｓｙｎｃフィールド（図
３）の検出の際にマッチングの対象とするビットを指定
する情報が記憶されている。

【００７４】これらのレジスタ１３０，１３１に記憶さ
れたデータ“０”は８ビットのＳＹＮＣパターン“１０
００１１１０”のうち対応するビットをマスクする機能
を有し、データ“１”はＳＹＮＣパターンの対応するビ
ットと対応するアドレスデータとの比較を可能にする機
能を有している。

【００７５】すなわち、図１１を参照して、最初の同期
フィールドの検出時にはＰＬＬが十分にロックしておら
ず、クロックが不安定なため、読取れないアドレスデー
タが多く、８ビットのフルマッチングは事実上困難であ
る。そこで、８ビットのＳＹＮＣパターン“１０００１
１１０”の中心部の４ビット“００１１”のみをマッチ
ングの対象ビットとして観測し、両端の２ビット“１
０”および“１０”は切捨てるように構成したものであ
る。これに対し、最初の同期フィールドに近接した後の
Ｒｅｓｙｎｃフィールドでは、上述の最初の同期フィー
ルド位置でのクロック位相調整の結果、クロック位相が
大きくずれている可能性が低いため同期検出が容易にな
っている。そこで、マッチングの対象となるビットをＳ
ＹＮＣパターンの中心の６ビット“０００１１１”に拡
大したものである。

【００７６】より詳細に、最初の同期フィールドの検出
時には、スイッチ群１３２は、レジスタ１３０に記憶さ
れているデータ“００１１１１００”を比較器１２９に
与えるよう、図示しない制御回路からの制御信号によっ
て切換えられる。

【００７７】図１２を参照すると、８ビットの各々ごと
に、シフトレジスタ１２５からのアドレスデータビット
と、レジスタ１２６からのＳＹＮＣパターンビットとが
対比され、両者のビットがともに“０”のときまたはと
もに“１”のとき、ＯＲゲート１２９ａ，１２９ｂ，
…，１２９ｈの各々から“１”が出力され、それ以外の
場合には“０”が出力される。

【００７８】ここで、レジスタ１３０からの対応するＳ
ＹＮＣ観測指定ビットが“０”であれば、その反転信号
と対応するＯＲゲート出力とのＯＲ処理の結果、ＯＲゲ
ート１２９ｉ，１２９ｊ，…，１２９ｏのうち対応する
ゲートからは常時“１”が出力され、当該アドレスデー
タとＳＹＮＣパターンとの対比結果はマスクされること
になる。

【００７９】一方、レジスタ１３０からの対応するＳＹ
ＮＣ観察指定ビットが“１”であれば、その反転信号と
対応するＯＲゲート出力とのＯＲ処理の結果、ＯＲゲー
ト１２９ａ，１２９ｂ，…，１２９ｈの出力がそのまま
ＯＲゲート１２９ｉ，１２９ｊ，…，１２９ｏのうち対
応するゲートから出力されることになる。

【００８０】すなわちレジスタ１３０のデータパターン
が“００１１１１００”であれば、中央の４ビットに相
当する部分のみにおいてアドレスデータとＳＹＮＣパタ
ーンとの対比が行なわれ、中央の４ビットすべてで一致
が検出された場合にのみＡＮＤ回路１２９ｐから“１”
の出力が検出され、図１１のＡＮＤゲート１２８の一方
入力に与えられることになる。

【００８１】次に、Ｒｅｓｙｎｃフィールドの検出時に
は、スイッチ群１３２はレジスタ１３１に記憶されてい
るデータ“０１１１１１１０”を比較器１２９に与える
ように切換わる。上述の場合と同様に、レジスタ１３１
からの対応するＳＹＮＣ観測指定ビットが“０”であれ
ば常時“１”がＡＮＤ回路１２９ｐに与えられ、“１”
であればＯＲゲート１２９ａ，１２９ｂ，…，１２９ｈ
の出力がそのままＡＮＤ回路１２９ｐに与えられる。す
なわち、レジスタ１３１のデータパターンが“０１１１
１１１０”であれば、中央の６ビットに相当する部分に
おいてのみ、アドレスデータとＳＹＮＣパターンとの対
比が行なわれ、中央の６ビットすべてで一致が検出され
た場合にのみＡＮＤ回路１２９ｐから“１”の出力が検
出され、図１１のＡＮＤゲート１２８の一方入力に与え
られることになる。

【００８２】なお、上述の実施の形態では、最初の同期
フィールドと後続のＲｅｓｙｎｃととで同じＳＹＮＣパ
ターン“１０００１１１０”を用いていたが、両者は互
いに異なるＳＹＮＣパターンであってもよい。その場合
にはＲｅｓｙｎｃの同期パターンを記憶したレジスタが
さらに１つ必要となる。

【００８３】以上のように、この発明の実施の形態によ
れば、最初の同期検出のときにはマッチングの観測ビッ
ト数を少なくし、２回目の同期検出のときにはマッチン
グの観測ビット数をより多くしている。これにより、Ｐ
ＬＬが未だ十分にロックしていない１回目の検出時で
も、同期検出が可能となり、さらに２回目の検出時には
より確実な同期検出が可能となる。

【００８４】なお、レジスタ１３０，１３１に設定され
る観測指定ビットは、ユーザがディスク装置のばらつき
などを考慮して経験的に適当な範囲に決定し、図示しな
いコントローラ等を介して設定するものであり、図１１
に示したものは例示にすぎない。

【００８５】以上のようにして同期検出が行なわれる
と、後続のアドレス情報の切出し位置が特定され、アド
レス情報が抽出されることになる。しかしながら、ＰＬ
Ｌ回路が非常に不安定な状態にありクロック信号がいつ
までも安定しない場合、光磁気ディスク上のアドレス情
報そのものが何らの原因で破壊されている場合、光磁気
ディスクの温度特性等により信号が極めて読取にくくな
っている場合などには、同期検出に引続いて抽出された
データであっても、現実にはアドレスセグメントのアド
レスデータであるとは限らず、したがって、抽出された
データがアドレスデータであるか否かを判断する必要が
ある。

【００８６】この発明の実施の形態によれば、同期検出
によって抽出されたデータがアドレスデータであるか否
かを判断するアドレス検出回路が設けられており、図４
に示した記録再生装置ではアドレス検出回路１１１によ
って実現されている。

【００８７】以下に、この発明の実施の形態におけるア
ドレス検出の原理について説明する。一般に、アドレス
データは、バイフェーズルールによって光磁気ディスク
上に書込まれている。簡単に説明すると、バイフェーズ
ルールとは、情報の“０”を“１０”の波形で表現し、
情報の“１”を“０１”の波形で表現する方法である。

【００８８】アドレスデータは必ずバイフェーズルール
によって光磁気ディスクに書かれているため、同期検出
に引続いて抽出されたデータがアドレスデータであるか
否かは、抽出された当該データがバイフェーズルールに
よって書かれたデータであるか否かをチェックすること
により判断することができる。このようなチェックをバ
イフェーズルールチェックと称する。

【００８９】したがって、もしも同期検出に引続いて抽
出されたデータがバイフェーズルールで表現されたデー
タでなければ、同期検出は誤っており、抽出されたデー
タはアドレスデータとは関係のないデータであるものと
判断し、アドレス未検出状態となる。このような場合に
は、アドレス検出のためのシーケンサが停止し、次のＦ
ＣＭの検出を待ってアドレス検出動作を繰返すこととな
る。

【００９０】この発明の実施の形態では基本的に、まず
同期検出がなされた後に、バイフェーズルールのチェッ
クを行ない、検出されたデータがバイフェーズルールで
書かれていたことが検出された（バイフェーズルールチ
ェックＯＫ）場合に、アドレス検出の前提条件をパスし
たものとする。そして、この場合に限り、追加の種々の
検出が行なわれる。以下に、アドレス検出の種々の方式
について説明する。

【００９１】［実施の形態１］同期検出に加えてバイフ
ェーズルールチェックＯＫの場合、さらにアドレスセグ
メントのＣＲＣ１およびＣＲＣ２のエラーチェック、な
らびにアドレス周期信号のアドレスウィンドウの検出を
行ない、すべての検出結果が良好な場合にのみアドレス
データの検出が正しく行なわれていたものと判断する。

【００９２】図１３は、このような実施の形態１の設定
条件がすべて満たされている場合を示すタイミング図で
ある。

【００９３】図１３を参照して、ＦＣＭ（ａ）の検出
後、前述の同期検出信号（ｂ）が得られ、後続の信号の
バイフェーズルールチェックが行なわれる。その結果、
エラーがなければ（データがバイフェーズルールで書か
れていれば）、バイフェーズルールエラーフラグはＬレ
ベルとなってエラーなしを示す（ｃ）。

【００９４】その後、ＣＲＣ１のエラーチェック動作
（斜線部）が開始されるまで、バイフェーズルールチェ
ックは行なわれ、ＣＲＣ１によりアドレスデータが正し
く読めた場合にはＣＲＣ１ＯＫフラグはＨレベルに立上
がる（ｄ）。

【００９５】その後、ＣＲＣ２のエラーチェック動作
（斜線部）が開始されるまでの期間、再度バイフェーズ
ルールチェックが行なわれ、ＣＲＣ２によりアドレスデ
ータが正しく読めた場合には、ＣＲＣ２ＯＫフラグはＨ
レベルに立上がる（ｅ）。

【００９６】一方、アドレス周期信号（ｆ）は、アドレ
スセグメントのウィンドウとなる信号である。アドレス
セグメントは、３９セグメント周期でディスク上に形成
されており、したがってアドレスデータは３９ＦＣＭの
周期で検出されることになる。すなわち、このアドレス
周期信号（ｆ）は、アドレス検出信号（ｇ）が発生する
たびに、図示しないカウンタをリセットし、以後ＦＣＭ
を３９個カウントすることによってアドレスセグメント
のタイミングを見出し、その都度パルス状のアドレスウ
ィンドウを発生する信号である。

【００９７】図１３の例では、アドレスの検出タイミン
グがアドレス周期信号のアドレスウィンドウに適合して
いる状態を示している。しかし、最初のアドレス検出の
タイミングではアドレス周期は未だとれていないため、
図１３のようなタイミングでアドレスウィンドウは発生
していない。このため、最初の検出タイミングでは、同
期検出（ｂ）＋バイフェーズルールチェックＯＫ（ｃ）
が検出されれば、あるいはそれに加えて設定により、Ｃ
ＲＣ１，ＣＲＣ２の双方（ＡＮＤ）または一方（ＯＲ）
でエラーなし（ｄ，ｅ）が検出されれば、とりあえずア
ドレス検出信号（ｇ）を発生することとしている。

【００９８】このアドレス検出信号（ｇ）を初期信号と
して３９個ＦＣＭをカウンタで繰返しカウントすること
により、以後はアドレス周期が確定し、図１３に示すよ
うなタイミングでアドレス周期信号のアドレスウィンド
ウが発生することになる。なお、後述する実施の形態２
〜５のいずれにおいても、同様にして、アドレス周期信
号（ｆ）の周期は、最初の検出時にアドレス周期を考慮
せずに検出されたアドレス検出信号（ｇ）を初期信号と
して３９個のＦＣＭを繰返しカウントすることにより確
定されるものとする。

【００９９】したがって、図１３の実施の形態１の状態
では、すでにアドレス周期信号の周期は確定しており、
同期検出（ｂ）＋バイフェーズルールチェックＯＫ
（ｃ）に加えて、ＣＲＣ１，ＣＲＣ２の双方（ＡＮＤ）
でエラーなしが検出され（ｄ，ｅ）、かつ検出タイミン
グがアドレス周期信号（ｆ）のアドレスウィンドウに適
合していることが判断された場合にのみ、アドレスデー
タの検出が正しく行なわれたものとみなしてアドレス検
出信号（ｇ）が発生する。

【０１００】このように、同期検出＋バイフェーズルー
ルチェックＯＫに加えて、ＣＲＣ１，ＣＲＣ２の双方の
エラー検出結果までアドレス検出条件に加味すると、厳
密なアドレス検出が行なえる一方、データの状態が少し
でも劣化すると、検出率が著しく低下してしまうことが
考えられる。

【０１０１】この発明の以下の実施の形態においては、
アドレス検出のための条件設定に自由度を持たせること
により、光磁気ディスクから再生されるデータの状況に
応じたアドレス検出を可能にしている。

【０１０２】［実施の形態２］同期検出に加えてバイフ
ェーズルールチェックＯＫの場合、さらにアドレスセグ
メントのＣＲＣ１またはＣＲＣ２のエラーチェック、な
らびにアドレス周期信号のアドレスウィンドウの検出を
行ない、ＣＲＣ１またはＣＲＣ２のいずれか一方でエラ
ーがないと判断され、かつアドレス周期信号のアドレス
ウィンドウが検出された場合にのみ、アドレスデータの
検出が正しく行なわれたものと判断する。

【０１０３】図１４は、ＣＲＣ１，ＣＲＣ２のうち、Ｃ
ＲＣ１でエラーなしが判断され（ｄ）、さらに検出タイ
ミングがアドレス周期信号（ｆ）のアドレスウィンドウ
に適合していることが判断された場合を示し、図１５
は、ＣＲＣ１，ＣＲＣ２のうち、ＣＲＣ２でエラーなし
が判断され（ｅ）、さらに検出タイミングがアドレス周
期信号（ｆ）のアドレスウィンドウに適合していること
が判断された場合を示している。前述の実施の形態１で
は、ＣＲＣ１，ＣＲＣ２の双方（ＡＮＤ）でエラーなし
が検出されなければアドレス検出とみなされないのに対
し、この実施の形態２では、ＣＲＣ１，ＣＲＣ２の一方
（ＯＲ）でエラーなしと検出されれば、アドレス検出と
みなされ、アドレス検出信号（ｇ）が発生する。

【０１０４】すなわち、この実施の形態２では、前述の
実施の形態１に比べて、アドレス検出のための設定条件
が緩和されており、再生データの状態が良好ではない場
合でも、アドレス検出率が低下することを防いでいる。

【０１０５】［実施の形態３］同期検出に加えてバイフ
ェーズルールチェックＯＫであれば、ＣＲＣ１，ＣＲＣ
２のエラーチェックは加味せず、アドレス周期信号のア
ドレスウィンドウが検出されればアドレスでの検出が正
しく行なわれたものと判断する。

【０１０６】図１６は、このような実施の形態３による
設定条件が満たされた状態を示すタイミング図であり、
ＣＲＣ１，ＣＲＣ２のエラーチェックを加味することな
く（ＣＲＣ ＯＦＦ）、検出タイミングがアドレス周期
信号（ｆ）のアドレスウィンドウに適合していることが
判断されれば、アドレス検出とみなされ、アドレス検出
信号（ｇ）が発生する。

【０１０７】したがって、この実施の形態３では、前述
の実施の形態２に比べて、さらにアドレス検出のための
設定条件が緩和されており、再生データの状態がさらに
不良の場合でも、アドレス検出率が低下することを防い
でいる。

【０１０８】図１７は、このようなアドレス検出のため
の設定条件の組合せの表を示す図である。この表の第１
行に示すように同期検出＋バイフェーズルールチェック
の前提条件をパスできなかった場合（ＮＧ）、ＣＲＣ
１，ＣＲＣ２のエラーチェック、アドレス周期信号の検
出は行なわれない。

【０１０９】第２行〜第４行は、同期検出＋バイフェー
ズルールチェックＯＫを前提として、ＣＲＣ１，ＣＲＣ
２のエラーチェックを加味しない場合（ＯＦＦ）、ＣＲ
Ｃ１，ＣＲＣ２の双方のエラーなしを加味する場合（Ａ
ＮＤ）、ＣＲＣ１，ＣＲＣ２のいずれか一方のエラーな
しを加味する場合（ＯＲ）であって、アドレス周期信号
が検出されない（ＯＦＦ）場合を示している。

【０１１０】アドレス周期信号のアドレスウィンドウが
検出されなければアドレス検出の確度は下がるが、アド
レス検出とみなすように設定することは可能である。前
述のように周期信号のアドレスウィンドウは最初のアド
レス検出時には出てこないことがあっても、とりあえず
発生したアドレス検出信号を初期信号としてＦＣＭを３
９個カウントすれば３９セグメントごとに必ず発生す
る。

【０１１１】一方、第５行〜第７行は、上述のＣＲＣ
１，ＣＲＣ２のエラーチェックがＯＦＦ，ＡＮＤ，ＯＲ
の場合であって、アドレス周期信号のアドレスウィンド
ウが検出されている（ＯＮ）場合を示している。すなわ
ち、第５行目は、図１６の実施の形態３に相当する設定
条件の組合せであり、第６行目は、図１３の実施の形態
１に相当する設定条件の組合せであり、第７行目は、図
１４および図１５の実施の形態２に相当する設定条件の
組合せである。

【０１１２】ところで、上述の各実施の形態では、同期
検出とバイフェーズルールチェックＯＫをアドレス検出
の最低条件としている。

【０１１３】しかしながら、光磁気ディスクによって
は、データの状態が劣悪なものもあり、バイフェーズル
ールチェックをアドレス検出の前提条件とすると全くア
ドレスが読めなくなってしまうことが考えられる。そこ
で、この発明の実施の形態においては、アドレス検出の
自由度をさらに増大させ、バイフェーズルールチェック
の結果がエラーであっても、先行するアドレス検出信号
によってアドレス周期信号の周期が確定し、アドレス周
期信号のアドレスウィンドウが検出されればアドレス検
出とみなしている。

【０１１４】［実施の形態４］図１８は、バイフェーズ
ルールチェックがエラーでもアドレス検出とみなされる
場合の設定条件を示すタイミング図である。

【０１１５】図１８を参照して、ＦＣＭ（ａ）の検出
後、同期検出信号（ｂ）が得られているが、バイフェー
ズルールエラーフラグ（ｃ）は、一旦リセットされた
後、Ｈレベルとなってバイフェーズルールエラーの発生
を示している。

【０１１６】この状態において、アドレス周期信号
（ｆ）については先に検出されたアドレス検出信号を基
に３９個のＦＣＭを繰返しカウントすることによってア
ドレス周期が確定しているものとし、図１８に示すよう
にアドレスウィンドウが検出されたため、アドレス検出
信号（ｇ）が破線で示すタイミングで補間される。すな
わちアドレス周期信号（ｆ）は、上述のように先行する
アドレスセグメントから３９ＦＣＭ周期で繰返してお
り、この周期信号のアドレスウィンドウ内にアドレスデ
ータがあるものと考えられるからである。

【０１１７】［実施の形態５］図１９は、バイフェーズ
ルールエラーに加えて、同期検出すら行なわれていない
状態を示している。このような場合であっても、先に検
出されたアドレス検出信号を基にアドレス周期信号の周
期が確定してアドレス周期信号（ｆ）のアドレスウィン
ドウが検出され、アドレス検出タイミングがアドレスウ
ィンドウに適合している場合に、アドレス検出信号
（ｇ）が破線で示すタイミングで補間される。

【０１１８】図２０は、アドレス検出回路１１１（図
４）のうち、上述の実施の形態１〜５を実現する部分を
抽出して示す概略ブロック図である。

【０１１９】図４の信号演算出回路１００から与えられ
る、アドレスデータを再生した信号ＲＰＰは、図５の同
期検出回路として機能するＳＹＮＣ検出回路２００、バ
イフェーズルールチェック回路２０１、ＣＲＣ１チェッ
ク回路２０２、およびＣＲＣ２チェック回路２０３に与
えられる。

【０１２０】ＳＹＮＣ検出回路２００は、同期検出信号
（ｂ）を発生してシーケンサ２０４に与える。シーケン
サ２０４は、この同期検出信号をもとに、バイフェーズ
ルールチェック回路２０１によるバイフェーズルールチ
ェック実行のタイミングを規定する信号と、ＣＲＣ１チ
ェック回路２０２によるエラーチェックのタイミングを
規定する信号と、ＣＲＣ２チェック回路２０３によるエ
ラーチェックのタイミングを規定する信号とを発生し、
それぞれ対応する回路に与えている。

【０１２１】これにより、バイフェーズルールチェック
回路２０１、ＣＲＣ１チェック回路２０２、およびＣＲ
Ｃ２チェック回路２０３は、前述の各実施の形態におい
て定められたタイミングで、それぞれバイフェーズルー
ルのエラーチェック、ＣＲＣ１のエラーチェック、ＣＲ
Ｃ２のエラーチェックを実行する。これらのエラーチェ
ックの結果はすべて判断回路２０５に与えられる。

【０１２２】一方、アドレス検出ウィンドウ作成回路２
０６からは、アドレス周期信号（ｆ）が発生し、判断回
路２０５に与えられる。

【０１２３】判断回路２０５においては、上述の各実施
の形態において説明した設定条件の任意の組合せが予め
ユーザによって図示しないレジスタ等に設定されている
ものとする。そして判断回路２０５は、設定された組合
せに応じて、アドレス検出を判断し、アドレス検出信号
（ｇ）を出力する。

【０１２４】出力されたアドレス検出信号（ｇ）は、ア
ドレス検出ウィンドウ作成回路２０６にフィードバック
される。アドレス検出ウィンドウ作成回路２０６はカウ
ンタで構成され、このフィードバックされたアドレス検
出信号によってリセットされ、３９個のＦＣＭのカウン
トを開始し、次の周期のアドレス周期信号を発生して判
断回路２０５に与える。

【０１２５】ところで、上述の各実施の形態のように組
合された設定条件に基づいてなされたアドレス検出の結
果に応じて、適切なアドレス値を選択して表示する必要
がある。

【０１２６】図２１は、図１７の設定条件の組合せの表
に加えて、それぞれの場合のアドレス値の選択方法を示
す表である。

【０１２７】図２１の表の第１行は、図１７の表の第１
行と同様にＮＧである。第２行〜第６行は、同期検出＋
バイフェーズルールチェックＯＫの場合であって、３９
ＦＣＭ周期のアドレス周期信号を使用しない（ＯＦＦ）
場合を示している。これらの場合において、第２行のよ
うにＣＲＣエラーチェックを使用しない場合（ＯＦＦ）
には、現検出値が誤っているかの判定ができないので、
とりあえず生のアドレス検出値をアドレス値として選択
し、表示する。

【０１２８】一方、第３行〜第６行のようにＣＲＣエラ
ーチェックを使用する場合（ＡＮＤ，ＯＲ）、エラーチ
ェックの結果に応じて、アドレス値として生の検出値を
選択するか、または前のアドレス値をそのまま保持する
（前値保持）。すなわち、ＣＲＣエラーチェックの結
果、現検出値が誤っていると判断された場合には、誤っ
たアドレスをそのまま表示するか、アドレスの前値を保
持するかのいずれかの選択を、ユーザの事前の設定に従
ってすることができる。

【０１２９】なお、第２行〜第６行のようにアドレス周
期信号を使用しない（ＯＦＦ）の場合、アドレス値の推
定が困難なため、補間値の作成（前値＋１）は行なわな
い。

【０１３０】第７行〜第１５行は、同期検出＋バイフェ
ーズルールチェックＯＫの場合であって、３９ＦＣＭ周
期のアドレス周期信号を使用する（ＯＮ）場合を示して
いる。これらの場合においてアドレス周期信号を使用し
ているのでアドレス値の推定が可能なため、ＣＲＣエラ
ーチェックが使用されない（ＯＦＦ）の場合、およびＣ
ＲＣエラーチェックが使用される場合（ＡＮＤ，ＯＲ）
の各々において、ユーザの事前の設定に従い、アドレス
値を、生の検出値、補間値、前値保持のいずれかから選
択することができるる。

【０１３１】図２２は、図２１の表に従ったアドレス値
の選択を実行するアドレス検出回路１１１（図４）の部
分を示す概略ブロック図である。

【０１３２】図２２に示した回路は、図２０に示した回
路に、フレームおよびバンドのアドレス読出回路２０
７、トラック１のアドレス読出回路２０８、トラック２
のアドレス読出回路２０９、およびアドレス値選択回路
２１０を追加したものである。

【０１３３】アドレス読出回路２０７、２０８、２０９
は、それぞれ、図４の信号演算回路１００から与えられ
る信号ＲＰＰを受取る。また、シーケンサ２０４は、同
期検出信号をもとにアドレス読出回路２０７，２０８，
２０９の動作タイミングを規定する信号を発生する。そ
の他の図２０に示した回路と共通する部分については説
明を繰返さない。

【０１３４】図３のアドレスセグメントのアドレスフィ
ールドのフォーマットから明らかなように、フレームお
よびバンドのアドレス読出回路２０７からはフレームお
よびバンドのアドレスが読出されてアドレス値選択回路
２１０に与えられる。

【０１３５】一方、トラックアドレス１についてはＣＲ
Ｃ１のエラーチェックがなされ、その結果に応じてトラ
ック１のアドレス読出回路２０８からトラックアドレス
１が読出されてアドレス値選択回路２１０に与えられ
る。また、トラックアドレス２についてはＣＲＣ２のエ
ラーチェックがなされ、その結果に応じてトラック２の
アドレス読出回路２０８からはトラックアドレス２が読
出されてアドレス値選択回路２１０に与えられる。

【０１３６】アドレス値選択回路２１０にはアドレス検
出ウィンドウ形成回路２０６からアドレス周期信号も与
えられる。アドレス値選択回路２１０は、図２１の表に
示した予めユーザによって設定された選択方法に基づい
て、ＣＲＣのエラーチェック結果およびアドレス周期信
号のアドレスウィンドウの有無に応じて、アドレス読出
回路２０７，２０８，２０９から読出したアドレス信号
を用いて、生の検出値として、前値保持として、または
前値に＋１する補間値として、のいずれかとして選択し
表示する。

【０１３７】以上のように、この発明の実施の形態によ
れば、アドレス検出のための設定条件の組合せに大きな
自由度を持たせることにより、データの状況に応じた検
出率でアドレス検出を行なうことが可能となる。また組
合せごとにエラーチェックの結果に応じてアドレス値を
選択表示することが可能となる。

【０１３８】以上のようにしてアドレス検出回路でアド
レス検出信号が発生するときに、これに応じて記録再生
装置の各部の回路を動作させるための、特にリード／ラ
イト動作のための開始信号が生成されることになる。

【０１３９】通常は、アドレスの周期がロックしたか否
かをまず調べ、アドレスの周期がロックしてからリード
／ライトを開始することが考えられる。アドレスの周期
がロックしたか否かは、アドレス周期信号の周期でアド
レスウィンドウにアドレス検出信号が何回連続して入っ
たかを検出することによって判断される。すなわち、ア
ドレスウィンドウにアドレス検出信号が所定回数連続し
て入ったことにより、アドレスの周期がロックしたもの
と判断され、逆にアドレスウィンドウにアドレス検出信
号が所定回数連続して入らなかったことによりアドレス
周期のロックがリリースされたことが判断される。

【０１４０】この方法では、アドレスの周期がロックし
たことが判定されてから、リード／ライトをしたいアド
レス（フレーム番号、トラック番号、バンド番号）を検
出し、当該アドレスが検出された所から、リード／ライ
ト動作が開始されることになる。

【０１４１】しかしながら、上述のようにアドレスの周
期のロックを判定してからリード／ライトを開始しよう
とすると次のような問題点が生じる。

【０１４２】すなわち、アドレスの周期はロックしたま
まで偶発的に光学ピックアップ位置が隣接するトラック
のアドレスにシフトしてしまうことがあり、そのような
場合には、正しいアドレスからリード／ライトを開始す
ることができなくなる。

【０１４３】また、現実には、アドレス周期がロックす
る直前のほぼ安定した状態であれば、動作（特にリード
動作）を開始することが可能であるが、完全にロックす
るのを待っていたのではリード動作の開始が遅れ、動作
の反応性を向上させることができない。

【０１４４】この発明の実施の形態によれば、アドレス
周期のロック／リリースの判定とは別に、並行してアド
レスの連続性を検出し、リード／ライトの開始を独自に
判断する。

【０１４５】より特定には、アドレス周期がロックする
前に、開始アドレスから任意に設定したアドレス周期数
だけさかのぼった時点から連続してアドレス検出ができ
るか、そしてアドレス値が正しいかを判断し、設定回数
だけ連続してこれらの検出ができれば、アドレスの連続
性が保証されたとしてリード／ライト動作を開始するよ
うに構成したものである。

【０１４６】図２３は、この発明の実施の形態による光
磁気ディスクの記録再生装置の構成を示す概略ブロック
図であり、以下に説明する点を除いて図４に示した記録
再生装置の構成と同じである。したがって、共通する部
分についての説明は繰返さない。

【０１４７】図２３において、アドレス検出回路１１１
は、先に説明したアドレス検出信号を出力してロック／
リリース判定回路３００およびリード／ライト制御回路
３０１に与えるとともに、アドレス値をリード／ライト
制御回路３０１に与える。

【０１４８】一方、リード／ライト制御回路３０１に
は、ＰＬＬ回路１１０からＰＬＬ回路がロックしている
か否かを示すフラグが入力される。

【０１４９】ロック／リリース判定回路３００は、アド
レス検出信号が周期的にアドレスウィンドウに連続して
入っているかあるいは入っていないかを判定し、アドレ
ス周期がロックしたか、またはロックがリリースしたか
を示す信号を発生してコントローラ１１２に与える。

【０１５０】一方、リード／ライト制御回路３０１は、
アドレス周期のロックとは無関係に、アドレスの連続性
を検出してリード／ライトの開始を判定し、リード／ラ
イト開始信号を発生して、コントローラ１１２と、ヘッ
ダ検出回路１０７と、データ復調器１０８と、データ変
調器１１４とに与える。

【０１５１】図２４は、図２３のリード／ライト制御回
路３０１の構成を示すブロック図であり、図２５〜図２
７は、その動作を説明するタイミング図である。

【０１５２】以下の実施の形態において、たとえば開始
アドレスを、フレーム番号Ｎ、トラック番号１、バンド
番号５として動作を説明する。また、当該開始アドレス
を含めて３アドレス周期分さかのぼったアドレス（前方
一致アドレス）からのアドレスの連続性を確認するもの
とする（前方一致指定数が３）。

【０１５３】図２４において、まず前方一致指定数設定
レジスタ３０２に、ユーザによって上述の前方一致指定
数３が設定されているものとする。

【０１５４】アドレス値予想カウンタ３０３は、開始
（フレーム）アドレスＮから前方一致数３だけ逆算して
予想（フレーム）アドレス値Ｎ−２をカウントする。な
お、図２５において、（ｅ），（ｆ），（ｇ）は、予想
アドレス値を示している。

【０１５５】アドレス値予想カウンタ３０３のカウント
値である予想（フレーム）アドレス値Ｎ−２は、アドレ
ス値比較回路３０４の一方比較入力に与えられる。アド
レス値比較回路３０４の他方比較入力には、図２３のア
ドレス検出回路１１１から検出アドレス値（図２５の
（ａ））が入力され、アドレス検出信号（図２５の
（ｂ））のタイミングで、双方のアドレス値が比較され
る。

【０１５６】図２５の例に示すように、（ａ）のアドレ
スセグメントにおける入力アドレス値Ｎ−２と、（ｅ）
の予想（フレーム）アドレス値Ｎ−２とが一致すれば、
アドレス値比較回路３０４はカウントアップ信号を発生
し、アドレス値予想カウンタ３０３と、アドレス値前方
一致数計上カウンタ３０５とに与える。アドレス値前方
一致数計上カウンタ３０５のカウント値（図２５の
（ｃ））は、このカウントアップ信号によって１にカウ
ントアップされる。また、アドレス値予想カウンタ３０
３の予想（フレーム）アドレス値（ｅ）はＮ−１にカウ
ントアップされる。

【０１５７】次のアドレス周期で、（ａ）のアドレスセ
グメントにおける入力アドレス値Ｎ−１と、（ｅ）の予
想（フレーム）アドレス値Ｎ−１とが一致すれば、アド
レス値比較回路３０４はカウントアップ信号を発生し、
アドレス値予想カウンタ３０３と、アドレス値前方一致
数計上カウンタ３０５とに与える。アドレス値前方一致
数計上カウンタ３０５のカウント値（ｃ）は、このカウ
ントアップ信号によって２にカウントアップされる。ま
たアドレス値予想カウンタ３０３の予想（フレーム）ア
ドレス値（ｅ）はＮにカウントアップされる。

【０１５８】次のアドレス周期で、（ａ）のアドレスセ
グメントにおける入力アドレス値Ｎと、（ｅ）の予想
（フレーム）アドレス値Ｎとが一致すれば、アドレス値
比較回路３０４はカウントアップ信号を発生し、アドレ
ス値予想カウンタ３０３と、アドレス値前方一致数計上
カウンタ３０５とに与える。アドレス値前方一致数計上
カウンタ３０５のカウント値（ｃ）はこのカウントアッ
プ信号によって３にカウントアップされる。

【０１５９】アドレス値前方一致数比較回路３０６の一
方比較入力には、前方一致指定数設定レジスタ３０２か
ら予め設定された前方一致指定数３が入力され、他方比
較入力には、アドレス値前方一致数計上カウンタ３０５
から前方一致数計上カウント値３が入力される。アドレ
ス値前方一致数比較回路３０６は、アドレス検出信号
（ｂ）のタイミングで双方の入力値を比較し、一致すれ
ばリード／ライト開始信号（ｄ）を発生する。

【０１６０】すなわち、開始アドレスを含めて３回連続
してアドレス検出がなされしかも検出アドレス値が予想
アドレス値と一致したことから、アドレスの連続性が保
証されたものとみなし、ロック／リリース判定回路３０
０によるアドレス周期のロック／リリースの判定とは関
係なく、リード／ライトの開始を決定するものである。

【０１６１】ただし、ＰＬＬがロックしていなければ、
データの正しいリード／ライトは不可能なため、そのよ
うな場合にはＰＬＬ回路１１０からフラグがＰＬＬ状態
判断回路（ＡＮＤゲート）３０７に与えられ、リード／
ライト開始信号（ｄ）の出力は阻止される。

【０１６２】図２６および図２７は、入力アドレス値と
予想アドレス値との間に不一致が生じ、アドレス値前方
一致数計上カウンタ３０５の前方一致数計上カウント値
が、予め設定された前方一致指定数に到達しなかった場
合を示しており、これらの場合にはリード／ライト開始
信号（ｄ）は発生しない。

【０１６３】以上のように、この発明の実施の形態によ
れば、一応アドレス周期がロックしているものの、偶発
的に光学ピックアップ位置がシフトしてしまっているよ
うな場合であっても、アドレスの連続性が別途保証され
た上でリード／ライトを開始しているため、誤ったアド
レスからリード／ライトを開始することはない。

【０１６４】また、この発明の実施の形態によれば、ア
ドレス周期のロック／リリースを判定する回路と別個に
リード／ライトの開始を判断する回路を設けたため、リ
ード／ライト開始の反応性が向上した。すなわち、アド
レス周期がロックしてから後に、リード／ライトの開始
の判定を行なっていては、処理遅延が生じるが、この発
明ではアドレス周期のロック判定と並行してリード／ラ
イト開始の判定を行なっているため、そのような処理遅
延は生じない。

【０１６５】特に、アドレス周期のロックの直前に開始
アドレスがあるような場合であっても、開始アドレスを
検出し動作（特にリード動作）を開始することができ
る。

【０１６６】以上のようにして、アドレスの連続性が補
償された場合には、記録再生装置は動作状態に入る。そ
して、動作状態、特にリード状態においては、記録媒体
である光磁気ディスクからデータが読出される。

【０１６７】図２（ｃ）を参照して先に説明したよう
に、１つのフレームを構成する３９個のセグメントのう
ち、２番目のセグメントが先頭のデータセグメントに相
当し（１番目のセグメントはアドレスセグメント）、こ
の２番目のセグメントは、再生時にデータの開始位置を
確認するための固定パターンであるヘッダフィールドを
含んでいる。

【０１６８】したがって、リード動作が一旦開始される
と、このヘッダを検出することにより、データを切出す
位置を特定することになる。

【０１６９】しかしながら、リード開始時に大きくヘッ
ダの位置がずれている場合など、ヘッダの検出ができな
い場合がある。従来は、このようにヘッダの検出ができ
ない場合であっても、そのままリード動作を続けてい
た。

【０１７０】そのような場合には、データの切出し位置
がわからないまま、でたらめなデータを読込むことにな
るが、たとえば図１の誤り訂正回路１０９によるＥＣＣ
の誤り訂正能力によってこれに対処していた。

【０１７１】ここで、ＥＣＣの誤り訂正能力について説
明する。ＥＣＣは積符号による誤り訂正方法であり、１
６個のフレームが集まって１つのＥＣＣ演算単位を構成
している。１フレームについては、横方向パリティとし
て１０バイト、縦方向パリティとして当該フレームを構
成する１３本のラインのうち最後の１ライン分のバイト
が割当てられている。したがって、１６フレームのＥＣ
Ｃ演算単位として誤り訂正をかける場合には、全体で横
方向１０バイト、縦方向１６バイトのパリティ数とな
る。特に、縦方向パリティは、消失訂正により、１６バ
イトパリティで１６ライン分の誤り訂正が可能である。

【０１７２】たとえば１フレームがバースト状にエラー
となってしまった場合、横方向の１０バイトパリティで
は全く訂正不能であるが、当該フレームの１２ライン分
のエラーは縦方向の１６バイトパリティの訂正能力内で
あり、すべて訂正可能である。

【０１７３】しかしながら、ＥＣＣの１単位内におい
て、２フレームでバースト状にエラーとなってしまった
場合には、当該２フレームの２４ライン分のエラーは、
縦方向の１６バイトパリティの訂正能力を超えている。
したがって、バースト状のエラーが生じた場合、ＥＣＣ
の１演算単位内で訂正可能なのは１フレーム分だけてあ
り、２フレーム以上の場合は訂正不能である。

【０１７４】上述のようにヘッダが検出できない場合に
は、データの切出し位置がずれていることになる。誤り
訂正は本来、正しく切出されたデータに対して行なわれ
る処理であり、たとえ１ビットであっても本来の切出し
位置からずれて切出されたデータはバースト状のエラー
が生じていることになる。

【０１７５】従来は、前述のようにヘッダ未検出の場合
であっても、データの読込を行ない、ＥＣＣによって誤
り訂正を行なっていたが、その結果誤りが残留している
場合には、再度リード動作をやり直すという処理を行な
っていた。このため、余計な処理遅延が発生し、データ
のリード動作のアクセスの反応性が鈍ってしまうという
問題が生じていた。

【０１７６】この発明の実施の形態によれば、ＥＣＣの
演算単位内で訂正処理能力を超えるフレームでエラーが
生じた場合には、訂正不能と判断して直ちにリード動作
を中止し、予め設定されたソフトウェアに従って次の動
作に直ちに移行する。

【０１７７】たとえば、上述のＥＣＣの例では、ＥＣＣ
の１演算単位（１６フレーム）内で、ヘッダ未検出が１
回の場合には、縦方向の１６ビットパリティにより１フ
レームの誤り訂正が可能であるが、ヘッダ未検出が２回
となると、２フレームの誤り訂正は不可能であり、訂正
能力を超えてしまうことになる。

【０１７８】そこで、ＥＣＣの１演算単位内で１回のヘ
ッダ未検出は許容してリード動作を続け、２回目のヘッ
ダ未検出の場合にはすぐリード動作を停止し、誤り訂正
能力を超えるエラーを含むデータのリードは行なわな
い。これにより余分な処理が省略されることになる。

【０１７９】なお、リード動作を停止するためのヘッダ
未検出回数は、上述の２回に限らず、誤り訂正能力に応
じて設定可能である。

【０１８０】図２８は、この発明の実施の形態による光
磁気ディスク再生装置の構成を示す概略ブロック図であ
り、記録系の回路が省略されている点および以下に説明
する点を除いて、図４に示した記録再生装置の構成と同
じである。したがって、共通する部分についての説明は
繰返さない。

【０１８１】図２８において、ＰＬＬ回路１１０からＦ
ＣＭに相当するパルス信号がヘッダ検出回路１０７に与
えられるとともに、アドレス検出回路１１１からアドレ
ス検出信号がヘッダ検出回路１０７に与えられる。一
方、ヘッダ検出回路１０７からは、リード動作を停止さ
せるための信号がコントローラ１１２に与えられる。

【０１８２】図２９は、図２８のヘッダ検出回路１０７
の構成を示すブロック図であり、さらに図３０は、図２
９のヘッダパターン検出回路４０３の構成を示すブロッ
ク図である。また図３１および図３２は、ヘッダ検出回
路１０７の動作を説明するタイミング図である。

【０１８３】図２８および図２９を参照して、ヘッダ検
出回路１０７は、ビダビ復号器１０６からデータＤＡＴ
（図３１および図３２の（ｄ））を、アドレス検出回路
１１１からアドレス検出信号ＡＤＲ（図３１および図３
２の（ａ））を、そしてＰＬＬ回路１１０からＦＣＭに
相当するパルス信号ＦＣＭ（図３１および図３２の
（ｂ））を受ける。

【０１８４】データＤＡＴ（ｄ）は、ＮＲＺＩデコーダ
４０１を介して、その立上がりおよび立下がりエッジで
発生するパルス信号からなるエッジ信号ＥＤＧ（図３１
および図３２の（ｅ））に変換される。

【０１８５】一方、検出窓発生回路４０２は、アドレス
検出信号ＡＤＲ（ａ）およびその直後のＦＣＭ（ｂ）に
応じて、ＦＣＭの立上がりのタイミングから固定遅延時
間後、所定期間Ｈレベルとなってヘッダ検出窓を開くヘ
ッダ検出窓信号ＬＤＷ（図３１および図３２の（ｃ））
を発生する。

【０１８６】このように発生したエッジ信号ＥＤＧ
（ｅ）およびヘッダ検出窓信号ＬＤＷ（ｃ）は、ヘッダ
パターン検出回路４０３に与えられる。

【０１８７】図３０を参照すると、エッジ信号ＥＤＧ
は、ヘッダパターン検出回路４０３の一方の入力を介し
てシフトレジスタ４０３ａにシリアルに入力される。一
方、２４ビットのレジスタ４０３ｃには、予めヘッダフ
ィールドのパターン“１０００００００１００００００
０１０００００００”が記憶されている。

【０１８８】そして、シフトレジスタ４０３ａに順次入
力された２４ビットのエッジ信号ＥＤＧ（ｅ）と、レジ
スタ４０３ｃの２４ビットのヘッダパターンとが、対応
するビットごとに比較器４０３ｂで比較される。両者の
パターンが完全に一致したときにのみ、ヘッダパターン
検出を示すパルス状のヘッダパターン検出信号ＣＭＰが
発生し（図３１の（ｆ））、両者のパターンが一致しな
いときにはヘッダパターンは未検出としてパルス状のヘ
ッダパターン検出信号ＣＭＰは発生しない（図３２の
（ｆ））。

【０１８９】比較器４０３ｂからのヘッダパターン検出
信号ＣＭＰ（ｆ）は、ＡＮＤゲート４０３ｄの一方入力
に与えられ、その他方入力には検出窓発生回路４０２か
らヘッダ検出窓信号ＬＤＷが与えられる。この結果、ヘ
ッダ検出窓信号ＬＤＷがＨレベルとなり検出窓が開いて
いる期間中に比較器４０３ｂから検出信号ＣＭＰ（ｆ）
が出力された場合にのみ、その検出信号がパルス状のリ
セット信号ＲＳＴ（図３１の（ｇ））としてヘッダパタ
ーン検出回路４０３から出力され、検出窓が開いている
期間中に比較器４０３ｂから検出信号ＣＭＰが検出され
ない場合には、パルス状のリセット信号ＲＳＴはヘッダ
パターン検出回路４０３から出力されない（図３２の
（ｇ））。

【０１９０】ヘッダパターン検出回路４０３から出力さ
れたリセット信号ＲＳＴ（ｇ）は、タイミング発生回路
４０４に与えられる。ヘッダパターンが検出されている
場合には、タイミング発生回路４０４において、図３１
に示すように、リセット信号ＲＳＴ（ｇ）の立下がりの
タイミングでヘッダ未検出フラグ（ｈ）が立下がり、ヘ
ッダパターンが検出されたことを示す。

【０１９１】一方、ヘッダ検出窓の終了時（ＬＤＷの立
下がり時）にパルス状のＥＮＡＢＬＥ信号（図３１の
（ａ））が発生する。タイミング発生回路４０４では、
図３１に示すＬレベルのヘッダ未検出フラグ（ｈ）と、
ＥＮＡＢＬＥ信号（ｉ）とのＡＮＤ演算をし、その結果
をヘッダエラーフラグ（ｊ）として出力する。すなわ
ち、図３１の例では、ヘッダエラーフラグ（ｉ）はＬレ
ベルであり、ヘッダパターンが検出されていることを示
している。

【０１９２】一方、ヘッダパターンが未検出の場合に
は、タイミング発生回路４０４において、図３２に示す
ように、パルス状のリセット信号ＲＳＴが存在しないた
め、ヘッダ検出フラグ（ｈ）はＨレベルを維持し、ヘッ
ダパターンが未検出であることを示す。タイミング検出
回路４０４は、図３２に示すＨレベルのヘッダ未検出フ
ラグ（ｈ）と、ヘッダ検出窓の終了時に発生するパルス
状のＥＮＡＢＬＥ信号（ｉ）とのＡＮＤ演算をし、その
結果ヘッダパターンが未検出であることを示すパルス状
のヘッダエラーフラグを発生する（図３２の（ｊ））。

【０１９３】タイミング検出回路４０４から出力された
ヘッダエラーフラグ（ｊ）はカウンタ４０５に与えられ
る。カウンタ４０５は、図３２（ｊ）に示すようなヘッ
ダパターン未検出を示すパルス状のヘッダエラーフラグ
をカウントし、カウント数を比較器４０６の一方入力に
与える。比較器４０６の他方入力には定数である２が常
時与えられており、カウンタ４０５のカウント数、すな
わちヘッダの未検出回数が定数２に達すれば、比較器４
０６は停止信号を発生する。この停止信号は、ヘッダ検
出回路１０７の出力として図２８のコントローラ１１２
に与えられ、コントローラ１１２はこれに応じて直ちに
リード動作を停止し、ソフトウェアで定められた次の動
作に移行する。

【０１９４】以上のように、この発明の実施の形態によ
れば、ヘッダの未検出回数が２回未満の場合には、ＥＣ
Ｃの縦方向パリティビットによりエラー訂正が可能であ
ることに鑑み、停止信号は発生せずにリード動作を続行
し、ヘッダの未検出回数が２回に達すれば、もはやＥＣ
Ｃの誤り訂正能力を超えているものとして停止信号を発
生し、誤ったデータのリード動作を停止している。そし
て、これにより、従来のようにヘッダの未検出にかかわ
らず誤ったデータをリードしてＥＣＣで誤り訂正し、誤
りが残留するたびに誤ったデータのリードを繰返すとい
う余分な処理が省略され、データのリード動作のアクセ
スの応答性が改善される。

【０１９５】なお、先に述べたように、停止信号を発生
するためのヘッダ未検出回数は、上述の２回に限らず、
誤り訂正の能力に応じてそれ以上の回数に設定すること
も可能である。

【０１９６】［改良された実施の形態］上述の実施の形
態においては、アドレスの連続性が保証されるなどして
記録再生装置が動作状態に入った場合における、特にリ
ード動作時の処理の改善について説明した。

【０１９７】以下に説明するこの発明のさらなる実施の
形態は、記録再生装置が動作状態に入った場合におけ
る、特にライト動作時の記録再生装置の構成の簡略化を
図ろうとするものである。

【０１９８】まず、この発明の実施の形態による光磁気
記録媒体のライト方法としては、パルスライト方式とい
う手法が用いられている。図３３は、このパルスライト
方式を概略的に示す波形図である。

【０１９９】この方式では、ライト時に記録媒体に記録
信号に応じて変化する磁界（ａ）を印加しながらパルス
状のレーザビームをチャネルクロック（ｃ）のタイミン
グで照射する。これにより、レーザビーム照射時の磁界
の極性に応じてデータ記録領域が記録媒体上に形成され
る（ｂ）。このように、パルス化されたレーザビームを
用いるパルスライト方式では、記録マージンを広くとる
ことができ、高周波数までＳ／Ｎが良いなど、種々の長
所を有している。

【０２００】しかしながら、ライト時にレーザの光量を
断続的に変化させるパルスライト手法を常時用いると、
光学ピックアップで再生された一部の波形は、そのよう
なライト時の光量変化の影響を受けることになる。

【０２０１】たとえば、図１に示したように記録媒体表
面に形成されたＦＣＭを光学ピックアップで再生して得
られる信号は、本来図３４（ｂ）に示すような波形を有
するはずである。

【０２０２】しかしながら、このＦＣＭからの再生信号
は、図３のフォーマットから明らかなように１２ＤＣＢ
のビット幅を有しており、ライト時には、このＦＣＭの
期間に１２個のレーザパルスが記録媒体表面に照射さ
れ、照射光量の断続的な変化を受ける。したがって、Ｆ
ＣＭからの実際の再生波形は、図３４の（ａ）に示すよ
うに、１２ＤＣＢ期間に相当する１２個のレーザパルス
による光量変化が、本来の再生波形にノイズとして重畳
された波形となる。

【０２０３】図３４では、記録媒体上のＦＣＭからの再
生信号を例として説明したが、同様に図１のアドレスセ
グメントにプリフォーマットされたウォブルを再生して
得られるアドレスデータの波形にも、ライト時のレーザ
パルス照射に起因するノイズが重畳されることになる。

【０２０４】これらの再生ＦＣＭ波形および再生アドレ
スデータ波形におけるノイズを除去するため、図４、図
２３、図２８の全体ブロック図では図示省略していた
が、ＰＬＬ回路１１０の前段と、アドレス検出回路１１
１の前段とに、それぞれローパスフィルタ（ＬＰＦ）が
設けられていた。図３５は、このようなＬＰＦ１４１，
１４２を明示した記録再生装置の全体ブロック図であ
る。

【０２０５】図３５に示した記録再生装置においては、
信号演算回路１００から出力されるタンジェンシャルプ
ッシュプル信号ＴＰＰおよびラジアルプッシュプル信号
ＲＰＰ上に残留している上記ライト時の光量変化による
ノイズを除去するために、各々チャネルクロック（図３
３（ｃ））の周波数の１／４のカットオフ周波数を有す
るＬＰＦ１４１，１４２がそれぞれＰＬＬ回路１１０お
よびアドレス検出回路１１１の前段に設けられていた。
これにより、上記のノイズが除去されて、図３４の
（ｂ）に示すような本来の奇麗な信号波形が得られるも
のの、２つのＬＰＦを設けることにより、部品点数が増
大し、回路構成が複雑化するという問題があった。

【０２０６】この発明は、ライト時に、ＦＣＭおよび／
またはアドレスセグメントのようなプリフォーマットさ
れた領域、すなわちデータ書込の不必要な領域では、パ
ルスレーザの照射を停止してローパワー（再生時のレー
ザパワー）で連続照射することにより、再生ＦＣＭ波形
および再生アドレスデータ波形にライト時の光量変化に
よるノイズ成分が発生することを防ぎ、従来必要であっ
たＬＰＦを省略することを可能にするものである。

【０２０７】すなわち、図３３に示すパルスライト方式
は、データセグメントにデータをライトする際に必要な
技術であり、そもそもデータをライトする必要のないプ
リフォーマットされたＦＣＭおよびアドレスセグメント
の領域ではパルスレーザを照射する必要はない。そこで
この発明では、データセグメントのようにパルスライト
が必要な領域では、チャネルクロックに同期したパルス
レーザの照射を行ない、パルスライトが必要ではないＦ
ＣＭおよび／またはアドレスセグメントの領域ではパル
スレーザを照射せずローパワーの連続照射を行なうよう
に光学ピックアップの動作を制御するものである。な
お、完全にレーザを切ってしまうのではなく、ローパワ
ーの連続照射を行なうことによりレーザパルスの立上が
りが良好になる。

【０２０８】図３６は、この発明の実施の形態による記
録再生装置の構成を示す概略ブロック図である。図３６
に示した記録再生装置は、以下の点を除いて、図３５に
示した記録再生装置と同じである。

【０２０９】すなわち、データ変調器１１４から、デー
タに同期したＦＣＭおよびアドレスセグメントのそれぞ
れの位置情報が抽出されて、パルスレーザコントローラ
１５０に与えられる。パルスレーザコントローラ１５０
は、これらの位置情報に基づいて、ＦＣＭおよびアドレ
スセグメントのタイミングを特定し、事前のユーザによ
る設定に応じて、ライト時に、（ｉ）ＦＣＭおよびアド
レスセグメントのいずれにおいてもパルスレーザの照射
を停止しない、（ii）アドレスセグメントの領域におい
てのみパルスレーザの照射を停止する（ローレベルの連
続照射は続ける）、（iii）ＦＣＭの領域においてのみ
パルスレーザの照射を停止する（ローレベルの連続照射
は続ける）、（iv）アドレスセグメントおよびＦＣＭの
双方の領域においてパルスレーザの照射を停止する（ロ
ーレベルの連続照射は続ける）、の４通りの制御を選択
的に行なうためのライトゲート制御信号を発生して光学
ピックアップ１０２内の図示しないライトゲートの制御
入力に与える。

【０２１０】光学ピックアップ１０２は図示しないライ
トゲートを内蔵し、ライトゲートを閉じることによって
パルスレーザの記録媒体への照射を停止することができ
る。図３７〜図４０は、上述の（ｉ）〜（iv）の場合の
動作を示すタイミング図である。

【０２１１】図３７は、上述の（ｉ）の制御に相当し、
従来どおりＦＣＭおよびアドレスセグメントの領域にお
いてパルスレーザの照射を続行するように設定されてい
る。すなわち、図３７において、データに同期したＦＣ
Ｍの位置情報（ａ）およびアドレスセグメントＡＳＧの
位置情報（ｃ）に同期して、光学ピックアップのライト
ゲート駆動信号（ｂ）が起動され、以後アドレスセグメ
ントおよびＦＣＭを含むデータ（ｄ）のライトがパルス
レーザの照射によるパルスライト手法により続行され
る。

【０２１２】図３８は、上述の（ii）の制御に相当し、
アドレスセグメントの領域においてのみレーザパルスの
照射を停止してローパワーで連続照射するように設定さ
れている。すなわち、図３８のライトゲート駆動信号
（ｂ）は、図３７のライトゲート駆動信号（ｂ）と比較
して、アドレスセグメントＡＳＧに相当する期間だけ不
活性化されており、アドレスセグメントＡＳＧではパル
スレーザは照射されない。このため、図３８の場合に
は、リード時にアドレスセグメントＡＳＧからリードし
たアドレスデータ波形に、ライト時のパルスレーザの光
量変化によるノイズが乗ることがなく、図３５の記録再
生装置におけるＬＰＦ１４２を省略することが可能とな
る。

【０２１３】図３９は、上述の（iii）の制御に相当
し、ＦＣＭの領域においてのみパルスレーザの照射を停
止してローパワーで連続照射するように設定されてい
る。すなわち、図３９のライトゲート駆動信号（ｂ）
は、図３７のライトゲート駆動信号（ｂ）と比較して、
ＦＣＭに相当する期間だけ不活性化されており、ＦＣＭ
ではパルスレーザは照射されない。このため、図３９の
場合には、リード時にＦＣＭからリードしたＦＣＭ波形
に、ライト時のパルスレーザの光量変化によるノイズが
乗ることはなく、図３５の記録再生装置におけるＬＰＦ
１４１を省略することが可能となる。

【０２１４】図４０は、上述の（iv）の制御に相当し、
ＦＣＭおよびアドレスセグメントＡＳＧの双方の領域に
おいてレーザパルスの照射を停止してローパワーで連続
照射するように設定されている。すなわち、図４０のラ
イトゲート駆動信号（ｂ）は、図３７のライトゲート駆
動信号（ｂ）と比較して、ＦＣＭおよびアドレスセグメ
ントＡＳＧに相当する期間だけ不活性化されており、Ｆ
ＣＭおよびアドレスセグメントＡＳＧの双方でパルスレ
ーザは照射されない。このため、図４０の場合には、リ
ード時にＦＣＭおよびアドレスセグメントＡＳＧからリ
ードしたＦＣＭ波形およびアドレスデータ波形に、ライ
ト時のパルスレーザの光量変化によるノイズが乗ること
はなく、図３５の記録再生装置におけるＬＰＦ１４１，
１４２の双方を省略することが可能となる。

【０２１５】以上のように、この発明の実施の形態によ
れば、ライト時に設定により、データ書込の必要がない
ＦＣＭおよび／またはアドレスセグメントの領域におい
てパルスレーザの照射を停止してローパワーで連続照射
しているため、再生されたＦＣＭ波形および／またはア
ドレスデータ波形に、ライト時のパルスレーザ照射の影
響であるノイズが乗ることがなくなり、これにより、従
来設けられていたＬＰＦを省略することが可能となる。
この結果、記録再生装置の部品点数を減少させ、回路構
成の簡略化を図ることができる。

【０２１６】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。

【図面の簡単な説明】

【図１】 光磁気ディスク上の信号記録形態と信号フォ
ーマットとの関係を模式的に示す図である。

【図２】 記録データの１フレームのフォーマットを詳
細に示す模式図である。

【図３】 フレームを構成するアドレスセグメントのフ
ォーマットを詳細に示す模式図である。

【図４】 この発明の実施の形態による光磁気記録再生
装置の概略ブロック図である。

【図５】 アドレス検出回路のうち同期検出回路として
機能する部分を示す概略ブロック図である。

【図６】 同期検出回路の動作を説明するタイミング図
である。

【図７】 同期検出回路を構成するアドレスＳＹＮＣ検
出回路の基本構成を示すブロック図である。

【図８】 位相がロックした場合のアドレスデータの取
込みのタイミングを示すタイミング図である。

【図９】 位相がロックしていない場合のアドレスデー
タの取込みのタイミングを示すタイミング図である。

【図１０】 位相がロックしていない場合のアドレスデ
ータの取込みのタイミングを示すタイミング図である。

【図１１】 この発明の実施の形態によるアドレスＳＹ
ＮＣ検出回路の構成を示すブロック図である。

【図１２】 図１１の比較器の構成を示すブロック図で
ある。

【図１３】 この発明の実施の形態１の設定条件がすべ
て満たされた場合を示すタイミング図である。

【図１４】 この発明の実施の形態２の設定条件がすべ
て満たされた場合を示すタイミング図である。

【図１５】 この発明の実施の形態２の設定条件がすべ
て満たされた場合を示すタイミング図である。

【図１６】 この発明の実施の形態３の設定条件がすべ
て満たされた場合を示すタイミング図である。

【図１７】 アドレス検出のための設定条件の組合せの
表を示す図である。

【図１８】 この発明の実施の形態４によるアドレス検
出信号の補間処理を示すタイミング図である。

【図１９】 この発明の実施の形態５によるアドレス検
出信号の補間処理を示すタイミング図である。

【図２０】 この発明の実施の形態１ないし５を実現す
るアドレス検出回路のブロック図である。

【図２１】 アドレス値の選択方法の表を示す図であ
る。

【図２２】 図２１の表に従ったアドレス値の選択を実
行するアドレス検出回路のブロック図である。

【図２３】 この発明の実施の形態による光磁気ディス
クの記録再生装置の構成を示す概略ブロック図である。

【図２４】 この発明のリード／ライト制御回路の構成
を示すブロック図である。

【図２５】 この発明のリード／ライト制御回路の動作
を説明するタイミング図である。

【図２６】 この発明のリード／ライト制御回路の動作
を説明するタイミング図である。

【図２７】 この発明のリード／ライト制御回路の動作
を説明するタイミング図である。

【図２８】 この発明の実施の形態による光磁気ディス
クの再生装置の構成を示す概略ブロック図である。

【図２９】 この発明のヘッダ検出回路の構成を示す概
略ブロック図である。

【図３０】 この発明のヘッダパターン検出回路の構成
を示すブロック図である。

【図３１】 この発明のヘッダ検出回路の動作を説明す
るタイミング図である。

【図３２】 この発明のヘッダ検出回路の動作を説明す
るタイミング図である。

【図３３】 パルスライト方式によるライト動作を概略
的に示す波形図である。

【図３４】 ＦＣＭの再生波形を示す波形図である。

【図３５】 ＬＰＦを明示的に示した記録再生装置の全
体ブロック図である。

【図３６】 この発明の実施の形態による記録再生装置
の概略ブロック図である。

【図３７】 この発明の実施の形態によるパルスレーザ
コントローラの動作を説明するタイミング図である。

【図３８】 この発明の実施の形態によるパルスレーザ
コントローラの動作を説明するタイミング図である。

【図３９】 この発明の実施の形態によるパルスレーザ
コントローラの動作を説明するタイミング図である。

【図４０】 この発明の実施の形態によるパルスレーザ
コントローラの動作を説明するタイミング図である。

【符号の説明】

１ 光磁気ディスク、２ フレーム、１００ 信号演算
回路、１０１ 光磁気ディスク、１０２ ピックアッ
プ、１０３ ＢＰＦ、１０４ ＡＤ変換器、１０５ 波
形等化回路、１０６ ビタビ復号器、１０７ ヘッダ検
出回路、１０８データ復調器、１０９ 誤り訂正回路、
１１０ ＰＬＬ回路、１１１ アドレス検出回路、１１
２ コントローラ、１１３ 誤り訂正符号付加回路、１
１４ データ変調器、１１５ ＤＡ変換器、１２１ 可
変遅延回路、１２２ 検出窓発生回路、１２３ アドレ
スＳＹＮＣ検出回路、１２４ ＡＤ変換器、１２５ シ
フトレジスタ、１２６ レジスタ、１２７ 比較器、１
２８ ＡＮＤゲート、１２９ 比較器、１３０ レジス
タ、１３１ レジスタ、１２９ａ，１２９ｂ，…，１２
９ｈ ＯＲゲート、１２９ｉ，１２９ｊ，…，１２９ｏ
ＯＲゲート、１２９ｐ ＡＮＤ回路、２００ ＳＹＮ
Ｃ検出回路、２０１ バイフェーズルールチェック回
路、２０２ ＣＲＣ１チェック回路、２０３ ＣＲＣ２
チェック回路、２０４ シーケンサ、２０５ 判断回
路、２０６ アドレス検出ウィンドウ作成回路、２０
７，２０８，２０９ アドレス読出回路、２１０ アド
レス値選択回路、３００ ロック／リリース判定回路、
３０１ リード／ライト制御回路、３０２ 前方一致指
定数設定レジスタ、３０３ アドレス値予想カウンタ、
３０４アドレス値比較回路、３０５ アドレス値前方一
致数計上カウンタ、３０６アドレス値前方一致数比較回
路、３０７ ＰＬＬ状態判断回路、４０１ ＮＲＺＩデ
コーダ、４０２ 検出窓発生回路、４０３ ヘッダパタ
ーン検出回路、４０３ａ シフトレジスタ、４０３ｂ
比較器、４０３ｃ レジスタ、４０３ｄ ＡＮＤゲー
ト、４０４ タイミング発生回路、４０５ カウンタ、
４０６ 比較器、１４１，１４２ ＬＰＦ、１５０ パ
ルスレーザコントローラ。

フロントページの続き (72)発明者 夫馬 正人 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5D075 AA03 CD09 5D090 AA01 BB10 CC01 EE12 KK03

Claims (10)

【特許請求の範囲】
1. 【請求項１】 パルスライト方式でデータをライトする
   記録再生装置において記録媒体へのパルスレーザの照射
   を制御するパルスレーザ制御回路であって、 前記記録再生装置の光学手段を駆動して前記記録媒体に
   パルスレーザを連続的に照射させる駆動手段と、 データを書込む必要のない領域において前記駆動手段を
   不活性化させる手段とを備えた、パルスレーザ制御回
   路。
2. 【請求項２】 パルスライト方式でデータをライトする
   記録再生装置において記録媒体へのパルスレーザの照射
   を制御するパルスレーザ制御回路であって、 ライト時にパルスレーザを連続照射するように前記記録
   再生装置の光学手段を駆動する信号を発生する手段と、 記録されるデータに同期したＦＣＭおよびアドレスセグ
   メントの位置情報を受取り、ＦＣＭおよびアドレスセグ
   メントのタイミングを特定する手段と、 事前の設定に従い、ライト時に前記特定されたＦＣＭお
   よびアドレスセグメントの少なくとも一方の領域におい
   て前記駆動信号を不活性化する手段とを備えた、パルス
   レーザ制御回路。
3. 【請求項３】 前記不活性化する手段は、前記特定され
   たＦＣＭの領域において前記駆動信号を不活性化する、
   請求項２に記載のパルスレーザ制御回路。
4. 【請求項４】 前記不活性化する手段は、前記特定され
   たアドレスセグメントの領域において前記駆動信号を不
   活性化する、請求項２に記載のパルスレーザ制御回路。
5. 【請求項５】 前記不活性化する手段は、前記特定され
   たＦＣＭおよびアドレスセグメントの双方の領域におい
   て前記駆動信号を不活性化する、請求項２に記載のパル
   スレーザ制御回路。
6. 【請求項６】 パルスライト方式でデータをライトする
   記録再生装置であって、 記録媒体にパルスレーザを照射するための光学手段と、 前記記録媒体へのパルスレーザの照射を制御するパルス
   レーザ制御回路とを備え、 前記パルスレーザ制御回路は、 前記光学手段を駆動して前記記録媒体にパルスレーザを
   連続的に照射させる駆動手段と、 データを書込む必要のない領域において前記駆動手段を
   不活性化させる手段とを含む、記録再生装置。
7. 【請求項７】 パルスライト方式でデータをライトする
   記録再生装置であって、 記録媒体にパルスレーザを照射するための光学手段と、 前記記録媒体へのパルスレーザの照射を制御するパルス
   レーザ制御回路とを備え、 前記パルスレーザ制御回路は、 ライト時にパルスレーザを連続的に照射するように前記
   光学手段を駆動する信号を発生する手段と、 記録されるデータに同期したＦＣＭおよびアドレスセグ
   メントの位置情報を受取り、ＦＣＭおよびアドレスセグ
   メントのタイミングを特定する手段と、 事前の設定に従い、ライト時に前記特定されたＦＣＭお
   よびアドレスセグメントの少なくとも一方の領域におい
   て前記駆動信号を不活性化する手段とを備えた、記録再
   生装置。
8. 【請求項８】 前記不活性化する手段は、前記特定され
   たＦＣＭの領域において前記駆動信号を不活性化する、
   請求項７に記載の記録再生装置。
9. 【請求項９】 前記不活性化する手段は、前記特定され
   たアドレスセグメントの領域において前記駆動信号を不
   活性化する、請求項７に記載の記録再生装置。
10. 【請求項１０】 前記不活性化する手段は、前記特定さ
    れたＦＣＭおよびアドレスセグメントの双方の領域にお
    いて前記駆動信号を不活性化する、請求項７に記載の記
    録再生装置。