JP2001142844A - ライブロック防止方式 - Google Patents

ライブロック防止方式

Info

Publication number
JP2001142844A
JP2001142844A JP32104599A JP32104599A JP2001142844A JP 2001142844 A JP2001142844 A JP 2001142844A JP 32104599 A JP32104599 A JP 32104599A JP 32104599 A JP32104599 A JP 32104599A JP 2001142844 A JP2001142844 A JP 2001142844A
Authority
JP
Japan
Prior art keywords
request
normal
bus converter
identifier
urgent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32104599A
Other languages
English (en)
Inventor
Kazuto Oguchi
和人 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP32104599A priority Critical patent/JP2001142844A/ja
Priority to US09/710,620 priority patent/US6625678B1/en
Publication of JP2001142844A publication Critical patent/JP2001142844A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】リトライされたリクエストをたとえゆっくりで
もよいから、１個１個公平かつ確実に処理する。 【解決手段】上位層のバスコンバータ１−０は、ノーマ
ルリクエストを受信したときにノーマルレスポンスバッ
ファが一杯であればノーマルリクエストをリトライレス
ポンスに変換して返却し、緊急リクエストを受信したと
きに緊急リクエストに対するノーマルレスポンスを返却
する。下位層のバスコンバータ３−０〜３−Ｂは、ノー
マルリクエストを発行するとともに、リトライレスポン
スを受信したときにリトライレスポンスを緊急リクエス
トに変換して再発行する。中間層のバスコンバータ２−
２〜２−０は、複数の緊急リクエストが競合したときに
緊急リクエスト調停部により調停を行って勝者の緊急リ
クエストを上位層のバスコンバータにそのまま転送し、
敗者の緊急リクエストをノーマルリクエストに変換して
上位層のバスコンバータ１−０に転送する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はライブロック防止方
式に関し、特に複数のバスコンバータが階層的に接続さ
れ、リクエストをリトライする情報処理装置におけるラ
イブロック防止方式に関する。
【０００２】
【従来の技術】たとえば、ＰＣＩ（Ｐｅｒｉｐｈｅｒａ
ｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）
バス仕様には、「先行するレスポンスなしのライトリク
エストを、後続のノーマルレスポンスが追い抜いてはい
けない」というオーダリング規定がある。このオーダリ
ング規定を守るために、ノーマルレスポンスは、先行す
るライトリクエストを追い越すことができない。
【０００３】複数のバスコンバータが階層的に接続され
た情報処理装置では、バスコンバータ内のノーマルリク
エストバッファまたはノーマルレスポンスバッファが一
杯になったケースで、オーダリング規定に起因するデッ
ドロックが発生する可能性がある。このようなデッドロ
ックを発生させないために、従来の技術では、バスコン
バータ内のノーマルレスポンスバッファが一杯である場
合には、リクエストをリトライレスポンスに変換してリ
クエスト発行元に返却するようにしていた。
【０００４】しかし、デッドロックを発生させないため
にリクエストをリトライレスポンスに変換してリクエス
ト発行元に返却するようにした場合、リトライ化された
リクエストのリトライ条件が何度も成立し、そのトラン
ザクションが長時間あるいは永遠に処理されずに待たさ
れるライブロックが発生する可能性があった。
【０００５】
【発明が解決しようとする課題】上述した従来の技術で
は、デッドロックを発生させないためにリクエストをリ
トライレスポンスに変換してリクエスト発行元に返却す
るようにした情報処理装置において、リトライ化された
リクエストのリトライ条件が何度も成立し、そのトラン
ザクションが長時間あるいは永遠に処理されずに待たさ
れるライブロックが発生すると、リクエスト発行元がリ
トライカウントオーバフローを検出して情報処理装置が
障害になってしまうという問題点があった。
【０００６】本発明の目的は、リトライされたリクエス
トをたとえゆっくりでもよいから１個１個公平かつ確実
に処理するようにして、情報処理装置の障害を未然に防
止するようにしたライブロック防止方式を提供すること
にある。
【０００７】なお、特開平１１−７３３９７号公報に
は、ライブロックが発生した場合でも、レジスタの値を
更新する順番が飛ばされたときに、優先順位パターンと
１ループの中で発生するリクエストの数とが不一致とな
ることを検出してライブロックを回避するようにした技
術が開示されているが、この技術はラウンドロビン調停
回路に適用されるものであり、本発明のように複数のバ
スコンバータが階層的に接続された情報処理装置に適用
されるものではない。
【０００８】また、特開平１１−１４３８２４号公報に
は、トランザクションが一時中断し、バスがアイドル状
態になると、その時点で全てのバス・エージェントのバ
スリクエストに対して調停を行い、次のバス・マスタを
決定するようにしてライブロックの可能性をなくすよう
にした技術が開示されているが、この技術は局所的なバ
スの調停のためのものであり、本発明のように複数のバ
スコンバータが階層的に接続された情報処理装置に適用
できるものではない。
【０００９】
【課題を解決するための手段】本発明のライブロック防
止方式は、複数のバスコンバータが階層的に接続された
情報処理装置において、ノーマルリクエストを受信した
バスコンバータでノーマルレスポンスバッファが一杯で
あれば該ノーマルリクエストをリトライレスポンスに変
換し予約レスポンスエントリを介してリクエスト発行元
のバスコンバータに返却する手段と、リクエスト発行元
のバスコンバータでリトライレスポンスに基づいて緊急
なサービスを要求する緊急リクエストを再発行する手段
と、リクエストの経路に置かれたバスコンバータで複数
の緊急リクエストが競合したときに緊急リクエストの調
停を行い、勝者の緊急リクエストをそのまま転送し、敗
者の緊急リクエストをノーマルリクエストとして転送す
る手段とを有することを特徴とする。
【００１０】また、本発明のライブロック防止方式は、
少なくとも上位層のバスコンバータ，中間層のバスコン
バータ，および下位層のバスコンバータが階層的に接続
された情報処理装置において、ノーマルリクエストを受
信したときにノーマルレスポンスバッファが一杯であれ
ば該ノーマルリクエストをリトライレスポンスに変換し
て返却し、緊急リクエストを受信したときに該緊急リク
エストに対するノーマルレスポンスを返却する上位層の
バスコンバータと、ノーマルリクエストを発行するとと
もに、リトライレスポンスを受信したときに該リトライ
レスポンスを緊急リクエストに変換して再発行する下位
層のバスコンバータと、複数の緊急リクエストが競合し
たときに緊急リクエスト調停部により調停を行って勝者
の緊急リクエストを上位層のバスコンバータに転送する
とともに敗者の緊急リクエストをノーマルリクエストに
変換して上位層のバスコンバータに転送する中間層のバ
スコンバータとを有することを特徴とする。
【００１１】さらに、本発明のライブロック防止方式
は、少なくとも上位層のバスコンバータ，中間層のバス
コンバータ，および下位層のバスコンバータが階層的に
接続された情報処理装置において、ノーマルリクエスト
バッファ，ノーマルレスポンスバッファ，予約レスポン
スエントリ，およびリトライレスポンスバッファを含
み、ノーマルリクエストを前記ノーマルリクエストバッ
ファに受信したときに前記ノーマルレスポンスバッファ
が一杯であれば該ノーマルリクエストをリトライレスポ
ンスに変換して前記リトライレスポンスバッファを介し
て返却し、緊急リクエストを前記ノーマルリクエストバ
ッファに受信したときに該緊急リクエストに対するノー
マルレスポンスを前記予約レスポンスエントリを介して
返却する上位層のバスコンバータと、ノーマルリクエス
トバッファ，ノーマルレスポンスバッファ，およびリト
ライレスポンスバッファを含み、前記ノーマルリクエス
トバッファを介してノーマルリクエストを発行するとと
もにノーマルレスポンスを前記ノーマルレスポンスバッ
ファに受信し、リトライレスポンスを前記リトライレス
ポンスバッファに受信したときに該リトライレスポンス
を緊急リクエストに変換し前記ノーマルリクエストバッ
ファを介して再発行する下位層のバスコンバータと、複
数のノーマルリクエストバッファ，ノーマルレスポンス
バッファ，リトライレスポンスバッファ，および緊急リ
クエスト調停部を含み、複数の緊急リクエストを前記複
数のノーマルリクエストバッファに受信して競合が生じ
たときに前記緊急リクエスト調停部により調停を行って
勝者の緊急リクエストを転送するとともに敗者の緊急リ
クエストをノーマルリクエストに変換して転送する中間
層のバスコンバータとを有することを特徴とする。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００１３】図１は、本発明の一実施の形態に係るライ
ブロック防止方式が適用される情報処理装置の全体構成
を示すブロック図である。この情報処理装置は、データ
を格納するメモリＭと、メモリＭに接続されリクエスト
を転送するバスコンバータ（以下、上位層のバスコンバ
ータという）１―０と、上位層のバスコンバータ１―０
に接続されリクエストを転送する３つのバスコンバータ
（以下、中間層のバスコンバータという）２―２，２―
１および２―０と、中間層のバスコンバータ２―２に接
続されリクエストを発行する４つのバスコンバータ（以
下、下位層のバスコンバータという）３―０，３―１，
３―２および３―３と、中間層のバスコンバータ２―１
に接続されリクエストを発行する４つのバスコンバータ
（以下、下位層のバスコンバータという）３―４，３―
５，３―６および３―７と、中間層のバスコンバータ２
―０に接続されリクエストを発行する４つのバスコンバ
ータ（以下、下位層のバスコンバータという）３―８，
３―９，３―Ａおよび３―Ｂとから構成されている。
【００１４】図２を参照すると、上位層のバスコンバー
タ１−０は、ノーマルリクエストバッファ１０１と、ノ
ーマルレスポンスバッファ１０２と、予約レスポンスエ
ントリ(Ｒｅｓｅｒｖｅｄ Ｒｅｓｐｏｎｓｅ Ｅｎｔｒ
ｙ)１０３と、リトライレスポンスバッファ１０４と、
コネクタ１０５とを含んで構成されている。上位層のバ
スコンバータ１―０は、中間層のバスコンバータ２―
２，２−１および２−０から転送されてきたノーマルリ
クエストに対するノーマルレスポンスを返却するための
ノーマルレスポンスバッファ１０２が一杯（ビジー）の
場合、そのリクエストをリトライレスポンスに変換しリ
トライレスポンスバッファ１０４を介してリクエスト発
行元の下位層のバスコンバータ３−０〜３−Ｂに返却す
る。このとき、リクエストをデッドロックさせないた
め、ノーマルレスポンス経路とリトライレスポン経路と
は別となっていて、ビジー管理単位も別である。ノーマ
ルレスポンスおよびリトライレスポンスは、リクエスト
に添付されたリクエスト発行元の下位層のバスコンバー
タ３−０〜３−Ｂのバスコンバータ識別子（以下、リク
エスト識別子と略記する）をそのまま持ちまわる。
【００１５】図３を参照すると、中間層のバスコンバー
タ２−２，２−１および２−０は、接続される下位層の
バスコンバータの数（図示は４つ）のノーマルリクエス
トバッファ２０１と、ノーマルレスポンスバッファ２０
２と、リトライレスポンスバッファ２０３と、セレクタ
２０４と、コネクタ２０５と、緊急リクエスト調停部
(Ｕｒｇｅｎｔ Ｒｅｑｕｅｓｔ Ａｒｂｉｔｒａｔｏ
ｒ)２０６と、仕掛中フラグレジスタ２０７と、リクエ
スト識別子レジスタ２０８と、勝者識別子レジスタ２０
９と、優先ポインタレジスタ２１０とを含んで構成され
ている。
【００１６】図４を参照すると、下位層のバスコンバー
タ３−０〜３−Ｂは、ノーマルリクエストバッファ３０
１と、ノーマルレスポンスバッファ３０２と、リトライ
レスポンスバッファ３０３とを含んで構成されている。
下位層のバスコンバータ３―０〜３―Ｂが発行するリク
エストには、リクエストを特定するリクエスト識別子が
添付されている。また、下位層のバスコンバータ３―０
〜３−Ｂは、リトライレスポンスをリトライレスポンス
バッファ３０３に受信すると、そのリトライレスポンス
を緊急リクエスト(Ｕｒｇｅｎｔ Ｒｅｑｕｅｓｔ)に変
換してノーマルリクエストバッファ３０１を介して再発
行する。ここで、緊急リクエストとは、ノーマルリクエ
ストのオリジナルのリクエスト情報(アドレス，コマン
ド，データ)に加え、緊急にサービスが必要であること
（ノーマルレスポンスの返却が必要であること）を示す
フラグを添付したリクエストである。
【００１７】図５は、仕掛中フラグレジスタ２０７の内
容を、中間層のバスコンバータ２−２の場合を例にとっ
て示す図である。仕掛中フラグレジスタ２０７は、緊急
リクエストを緊急リクエストあるいはノーマルリクエス
トとして上位層のバスコンバータ１―０に転送したとき
に仕掛かり中であることを示すフラグ（以下、仕掛中フ
ラグという）を格納するレジスタである。図５では、仕
掛中フラグレジスタ２０７は、４ビットのレジスタであ
り、各ビットが中間層のバスコンバータ２−２に接続さ
れた下位層のバスコンバータ３―０，３−１，３−２お
よび３−３にそれぞれ対応する仕掛中フラグＳＳＦ
３―０，ＳＳＦ３―１，ＳＳＦ３―２およびＳＳＦ
３―３となっている。仕掛中フラグＳＳＦ３―０，ＳＳ
Ｆ３―１，ＳＳＦ３ ―２およびＳＳＦ３―３のセット条
件は、下位層のバスコンバータ３―０，３−１，３−２
および３−３が発行する緊急リクエストを中間層のバス
コンバータ２―２が受信し、それを緊急リクエストある
いはノーマルリクエストとして転送したときである。仕
掛中フラグＳＳＦ３―０，ＳＳＦ３―１，ＳＳＦ３―２
およびＳＳＦ３―３のリセット条件は、セット時に出し
たリクエストのノーマルレスポンスを受信したとき（リ
クエスト識別子で識別する）である。一方、セット時に
出したリクエストのリトライレスポンスを受信しても仕
掛中フラグはリセットされない。なお、中間層のバスコ
ンバータ２―１は仕掛中フラグＳＳＦ３―４〜ＳＳＦ
３―７、中間層のバスコンバータ２―０は仕掛中フラグ
ＳＳＦ３―８〜ＳＳＦ３―Ｂ、上位層のバスコンバータ
１―０は仕掛中フラグＳＳＦ２―０〜ＳＳＦ ２―２を持
つ。ただし、図２に示した上位層のバスコンバータ１―
０には、仕掛中フラグレジスタ２０７の図示は省略され
ている。
【００１８】図６は、リクエスト識別子レジスタ２０８
の内容を、中間層のバスコンバータ２−２の場合を例に
とって示す図である。リクエスト識別子レジスタ２０８
は、下位層のバスコンバータ３―０，３―１，３―２お
よび３―３にそれぞれ対応する４つのレジスタで構成さ
れている。各レジスタは９ビットのレジスタであり、最
上位１ビットに有効ビット（Ｖａｌｉｄ Ｂｉｔ）が、
下位８ビットにリクエスト識別子が格納される。リクエ
スト識別子レジスタ２０８の各レジスタに格納されたリ
クエスト識別子は、仕掛中フラグレジスタ２０７の仕掛
中フラグＳＳＦのリセット時に、リセットする仕掛中フ
ラグＳＳＦを特定するために使用される。リクエスト識
別子レジスタ２０８の各レジスタの有効ビットのセット
条件は、下位層のバスコンバータ３―０，３−１，３−
２および３―３が発行する緊急リクエストを中間層のバ
スコンバータ２―２が受信し、それを緊急リクエストま
たはノーマルリクエストとして転送したときである。リ
クエスト識別子レジスタ２０８の各レジスタの有効ビッ
トのリセット条件は、中間層のバスコンバータ２―２が
上位層のバスコンバータ１―０からリクエスト識別子レ
ジスタ２０８の各レジスタに格納されたリクエスト識別
子と一致するノーマルレスポンスまたはリトライレスポ
ンスを受信したときである。なお、中間層のバスコンバ
ータ２―１および２―０ならびに上位層のバスコンバー
タ１―０にも同じ機能を持つレジスタがある。ただし、
図２に示した上位層のバスコンバータ１―０には、リク
エスト識別子レジスタ２０８の図示は省略されている。
【００１９】図７は、勝者識別子レジスタ２０９の内容
を、中間層のバスコンバータ２−２の場合を例にとって
示す図である。勝者識別子レジスタ２０９は、４ビット
のレジスタであり、最上位１ビットに有効ビットを、下
位３ビットに緊急リクエスト調停部２０６で勝者（Ｗｉ
ｎｎｅｒ）となった緊急リクエストのリクエスト識別子
を勝者識別子として格納する。中間層のバスコンバータ
２−２は、勝者識別子レジスタ２０９の有効ビットが有
効、かつ勝者識別子と緊急リクエストのリクエスト識別
子とが一致している場合には、そのまま緊急リクエスト
として転送する。また、中間層のバスコンバータ２−２
は、勝者識別子レジスタ２０９の有効ビットが有効、か
つ勝者識別子と緊急リクエストのリクエスト識別子とが
一致してない場合には、緊急リクエストが仕掛かり中で
あるため、下位層のバスコンバータ３―０，３―１，３
―２および３―３から受信した緊急リクエストをそのま
ま緊急リクエストとして上位層のバスコンバータ１−０
に転送することができないので、ノーマルリクエストに
変換して上位層のバスコンバータ１―０に転送する。勝
者識別子レジスタ２０９の有効ビットのセット条件は、
勝者の緊急リクエストを上位層のバスコンバータ１―０
に転送するときである。また、勝者識別子レジスタ２０
９の有効ビットのリセット条件は、勝者識別子レジスタ
２０９の勝者識別子と上位層のバスコンバータ１―０か
ら戻って来たノーマルレスポンスのリクエスト識別子と
が一致したときである。なお、中間層のバスコンバータ
２―１および２―０ならびに上位層のバスコンバータ１
―０にも同じ機能を持つレジスタがある。ただし、図２
に示した上位層のバスコンバータ１―０には、勝者識別
子レジスタ２０９の図示は省略されている。
【００２０】図８は、優先ポインタレジスタ２１０の内
容を、中間層のバスコンバータ２―２の場合を例にとっ
て示す図である。優先ポインタレジスタ２１０は、４ビ
ットのレジスタであり、緊急リクエストの調停において
勝者となったリクエスト識別子が優先ポインタとして格
納される。優先ポインタレジスタ２１０の優先ポインタ
は、緊急リクエストの転送時にカウントアップされる。
なお、中間層のバスコンバータ２―１および２―０なら
びに上位層のバスコンバータ１―０にも同じ機能を持つ
レジスタがある。ただし、図２に示した上位層のバスコ
ンバータ１―０には、優先ポインタレジスタ２１０の図
示は省略されている。
【００２１】図９は、緊急リクエスト調停部２０６での
勝者を決定する調停論理を、中間層のバスコンバータ２
―２の場合を例にとって示す図である。緊急リクエスト
調停部２０６は、下位層のバスコンバータ３―０〜３―
３のうちのいずれかから緊急リクエストを受信すると、
仕掛中フラグＳＳＦ３―０〜ＳＳＦ３―３が有効な下位
層のバスコンバータからの緊急リクエストとの調停を行
う。緊急リクエスト調停部２０６の入力は、受信した緊
急リクエストのリクエスト識別子と有効である仕掛中フ
ラグに対応する下位層のバスコンバータのバスコンバー
タ識別子とである。ただし、仕掛中フラグＳＳＦ３―０
〜ＳＳＦ３―３を有効にセットした緊急リクエストは、
中間層のバスコンバータ２―２が保持しているとは限ら
ない。上位層のバスコンバータ１―０でリトライレスポ
ンになり、リクエスト発行元の下位層のバスコンバータ
３―０〜３―３に返却されているかもしれないからであ
る。したがって、調停対象となっている緊急リクエスト
は、対応する仕掛中フラグＳＳＦ３―０〜ＳＳＦ３―３
を有効にセットし、再発行される緊急リクエストとの調
停を行うことになる。なお、中間層のバスコンバータ２
―１および２―０ならびに上位層のバスコンバータ１―
０にも同じ機能を持つ緊急リクエスト調停部２０６があ
る。ただし、図２に示した上位層のバスコンバータ１―
０には、緊急リクエスト調停部２０６の図示は省略され
ている。
【００２２】図１０は、勝者識別子レジスタ２０９の有
効ビットの状態，仕掛中フラグＳＳＦ ３―０〜ＳＳＦ
３−３の状態，リクエスト識別子との比較結果，および
中間層のバスコンバータ２―２の動作の関係を示す図で
ある。
【００２３】次に、このように構成された本実施の形態
に係るライブロック防止方式の動作について詳細に説明
する。ここでは、バスコンバータ３−０からノーマルリ
クエストが発行される場合を例にとって説明する。
【００２４】下位層のバスコンバータ３―０がノーマル
リクエストバッファ３０１を介してノーマルリクエスト
を発行する。
【００２５】中間層のバスコンバータ２―１は、ノーマ
ルリクエストを下位層のバスコンバータ３―０に対応す
るノーマルリクエストバッファ２０１に受信すると、緊
急リクエスト調停部２０６での調停対象が緊急リクエス
トであることから（図１０参照）、ノーマルリクエスト
をそのままセレクタ２０４を介して上位層のバスコンバ
ータ１―０に転送する。このとき、緊急リクエスト調停
部２０６は、勝者識別子レジスタ２０９の有効ビットを
セットしない。
【００２６】上位層のバスコンバータ１−０は、ノーマ
ルリクエストをノーマルリクエストバッファ１０１に受
信すると、ノーマルレスポンスバッファ１０２が一杯で
なければ、ノーマルリクエストをメモリＭに転送する。
【００２７】一方、ノーマルレスポンスバッファ１０２
が一杯であれば、上位層のバスコンバータ１−０は、デ
ッドロックが発生しないように、ノーマルリクエストを
リトライレスポンスに変換してリトライレスポンスバッ
ファ１０４を介して中間層のバスコンバータ２―１に返
却する。
【００２８】中間層のバスコンバータ２―１は、リトラ
イレスポンスをリトライレスポンスバッファ２０３に受
信すると、リトライレスポンスをコネクタ２０５を介し
て下位層のバスコンバータ３―０に転送する。このと
き、緊急リクエスト調停部２０６は、勝者識別子レジス
タ２０９の有効ビットをリセットしない。
【００２９】下位層のバスコンバータ３−０は、リトラ
イレスポンスをリトライレスポンスバッファ３０３に受
信すると、リトライレスポンスをリトライレスポンスバ
ッファ３０３から取り出し緊急リクエストに変換してノ
ーマルリクエストバッファ３０１を介して再発行する。
【００３０】中間層のバスコンバータ２−１は、下位層
のバスコンバータ３―０から緊急リクエストを受信する
と、緊急リクエスト調停部２０６により、緊急リクエス
トの調停を行い、緊急リクエストの中から１つだけ勝者
を決め、勝者の緊急リクエストを上位層のバスコンバー
タ１−０に転送する。また、中間層のバスコンバータ２
−１は、調停で敗者（ｌｏｓｅｒ）となった緊急リクエ
ストをノーマルリクエストに変換し、上位層のバスコン
バータ１−０に転送する。このとき、緊急リクエスト調
停部２０６は、次の調停に備え、優先的に勝者となる下
位層のバスコンバータ３−０〜３−３を変更するため、
優先ポインタレジスタ２１０の優先ポインタを０〜３の
間でサイクリックにカウントアップする。
【００３１】詳しくは、中間層のバスコンバータ２−１
は、緊急リクエスト調停部２０６により、勝者識別子レ
ジスタ２０９の有効ビットが無効で、仕掛中フラグＳＳ
Ｆ３― ０〜ＳＳＦ３−３が全て無効ならば、受信した緊
急リクエストを勝者とし、緊急リクエストをそのまま上
位層のバスコンバータ１−０に転送する（図１０参
照）。このとき、緊急リクエスト調停部２０６は、勝者
識別子レジスタ２０９に勝者の緊急リクエストのリクエ
スト識別子を勝者識別子として格納するとともに、対応
する有効ビットを有効にセットする。
【００３２】また、中間層のバスコンバータ２−２は、
勝者識別子レジスタ２０９の有効ビットが無効で、かつ
仕掛中フラグＳＳＦ３―０〜ＳＳＦ３−３のいずれかが
有効”１”で、受信した緊急リクエストのリクエスト識
別子と緊急リクエスト調停部２０６が出力した識別子と
が一致した場合は、緊急リクエストを勝者として上位層
のバスコンバータ１―０に転送する。しかし、中間層の
バスコンバータ２−２は、受信した緊急リクエストのリ
クエスト識別子と緊急リクエスト調停部２０６が出力す
る識別子とが不一致の場合は緊急リクエストを敗者と
し、緊急リクエストをノーマルリクエストに変換し、上
位層のバスコンバータ１―０に転送する。このとき、緊
急リクエスト調停部２０６は、勝者識別子レジスタ２０
９の有効ビットを無効のままとする。
【００３３】たとえば、中間層のバスコンバータ２−１
は、優先ポインタレジスタ２１０の優先ポインタが３
（ＩＤ＝３）、仕掛中フラグＳＳＦ３―３が有効、その
他の仕掛中フラグＳＳＦ３―２，ＳＳＦ３―１，および
ＳＳＦ３―０が無効であれば、図９に示した調停論理に
従い緊急リクエスト調停部２０６がＩＤ＝３を出力する
ので、下位層のバスコンバータ３―３から発行された緊
急リクエストを勝者として上位層のバスコンバータ１―
０に転送する。また、中間層のバスコンバータ２−１
は、下位層のバスコンバータ３―０から発行された緊急
リクエストが敗者となるので、緊急リクエストをノーマ
ルリクエストに変換し、上位層のバスコンバータ１―０
に転送する。
【００３４】さらに、中間層のバスコンバータ２−２
は、勝者識別子レジスタ２０９の有効ビットが有効で、
受信した緊急リクエストのリクエスト識別子と勝者識別
子レジスタ２０９の勝者識別子とが一致した場合、受信
した緊急リクエストを勝者として上位層のバスコンバー
タ１―０に転送する。しかし、中間層のバスコンバータ
２−２は、受信した緊急リクエストのリクエスト識別子
と緊急リクエスト調停部２０６が出力する識別子とが不
一致の場合は緊急リクエストを敗者とし、緊急リクエス
トをノーマルリクエストに変換し、上位層のバスコンバ
ータ１―０に転送する。このとき、緊急リクエスト調停
部２０６は、勝者識別子レジスタ２０９の有効ビットを
無効のままとする。
【００３５】次に、本実施の形態に係るライブロック防
止方式におけるリクエストの流れを、図１１に示すフロ
ー図を参照しながら説明する。ここでは、バスコンバー
タ３−４からノーマルリクエストＮＱ１が発行され、バ
スコンバータ３−７からノーマルリクエストＮＱ２が発
行される場合を例にとって説明する。
【００３６】下位層のバスコンバータ３―４がノーマル
リクエストＮＱ１を発行すると、中間層のバスコンバー
タ２―１は、ノーマルリクエストＮＱ１を上位層のバス
コンバータ１―０に転送する。
【００３７】上位層のバスコンバータ１―０は、ノーマ
ルリクエストＮＱ１を受信したときに、ノーマルレスポ
ンスバッファ１０２が一杯であるとすると、ノーマルリ
クエストＮＱ１をリトライレスポンＲＰ１に変換して中
間層のバスコンバータ２―１に返却する。
【００３８】中間層のバスコンバータ２―１は、リトラ
イレスポンＲＰ１を受信すると、リトライレスポンＲＰ
１をリクエスト発行元である下位層のバスコンバータ３
―４に返却する。
【００３９】下位層のバスコンバータ３−４は、リトラ
イレスポンＲＰ１を受信する。
【００４０】また、下位層のバスコンバータ３―７がノ
ーマルリクエストＮＱ２を発行すると、中間層のバスコ
ンバータ２―１は、ノーマルリクエストＮＱ２を上位層
のバスコンバータ１―０に転送する。
【００４１】上位層のバスコンバータ１―０は、ノーマ
ルリクエストＮＱ２を受信したときに、ノーマルレスポ
ンスバッファ１０２が一杯であるとすると、ノーマルリ
クエストＮＱ２をリトライレスポンＲＰ２に変換して中
間層のバスコンバータ２―１に返却する。
【００４２】中間層のバスコンバータ２―１は、リトラ
イレスポンＲＰ２を受信すると、リトライレスポンＲＰ
２をリクエスト発行元である下位層のバスコンバータ３
―７に返却する。
【００４３】下位層のバスコンバータ３−７は、リトラ
イレスポンＲＰ２を受信する。
【００４４】次に、下位層のバスコンバータ３―４は、
リトライレスポンＲＰ１を緊急リクエストＵＱ１に変換
して緊急リクエストＵＱ１を再発行する。
【００４５】また、下位層のバスコンバータ３―７は、
リトライレスポンＲＰ２を受信すると、リトライレスポ
ンＲＰ２を緊急リクエストＵＱ２に変換して緊急リクエ
ストＵＱ２を再発行する。
【００４６】中間層のバスコンバータ２―１は、緊急リ
クエストＵＱ１を受信すると、緊急リクエスト調停部２
０６により、勝者識別子レジスタ２０９の勝者識別子の
有効ビットが無効で、かつ仕掛中フラグＳＳＦ３−４〜
ＳＳＦ３−７が全て無効であるので、緊急リクエストＵ
Ｑ１を勝者とし、緊急リクエストＵＱ１をそのまま上位
層のバスコンバータ１―０に転送する（図１０参照）。
このとき、緊急リクエスト調停部２０６は、緊急リクエ
ストＵＱ１のリクエスト識別子（ＩＤ＝４）を勝者識別
子として勝者識別子レジスタ２０９に格納し、勝者識別
子レジスタ２０９の有効ビットを有効にセットする。ま
た、緊急リクエスト調停部２０６は、仕掛中フラグレジ
スタ２０７の仕掛中フラグＳＳＦ３―４も有効にセット
する。
【００４７】また、中間層のバスコンバータ２―１は、
緊急リクエストＵＱ２を受信すると、勝者識別子レジス
タ２０９の有効ビットが有効で、かつ仕掛中フラグＳＳ
Ｆ３− ４が有効である（緊急リクエストＵＱ１が仕掛か
り中である）ので（図１０参照）、緊急リクエスト調停
部２０６の出力がＩＤ＝４となり、緊急リクエストＵＱ
２のリクエスト識別子ＩＤ＝７と異なるので、緊急リク
エストＵＱ２を敗者と決定し、緊急リクエストＵＱ２を
ノーマルリクエストＮＱ２に変換して上位層のバスコン
バータ１―０に転送する。このとき、緊急リクエスト調
停部２０６は、勝者識別子レジスタ２０９の勝者識別子
（ＩＤ＝４）を変更しない。また、緊急リクエスト調停
部２０６は、仕掛中フラグレジスタ２０７の仕掛中フラ
グＳＳＦ３ ―７を有効にセットする。
【００４８】上位層のバスコンバータ１―０は、緊急リ
クエストＵＱ１を受信すると、緊急リクエストＵＱ１の
ノーマルレスポンスＮＰ１を予約レスポンスエントリ１
０３を介して中間層のバスコンバータ２―１に返却す
る。
【００４９】また、上位層のバスコンバータ１―０は、
ノーマルリクエストＮＱ２を受信したときに、ノーマル
レスポンスバッファ１０２が一杯であるとすると、再
度、ノーマルリクエストＮＱ２をリトライレスポンＲＰ
２に変換して中間層のバスコンバータ２―１に返却す
る。
【００５０】中間層のバスコンバータ２―１は、ノーマ
ルレスポンスＮＰ１をノーマルレスポンスバッファ２０
２に受信すると、下位層のバスコンバータ３―４に転送
する。このとき、緊急リクエスト調停部２０６は、ノー
マルレスポンスＮＰ１を受信したので、勝者識別子レジ
スタ２０９の有効ビットを無効にリセットするととも
に、仕掛中フラグレジスタ２０７の仕掛中フラグＳＳＦ
３―４を無効にリセットする。
【００５１】また、中間層のバスコンバータ２―１は、
リトライレスポンＲＰ２を受信すると、下位層のバスコ
ンバータ３―７に転送する。このとき、緊急リクエスト
調停部２０６は、リトライレスポンＲＰ２を受信したの
で、仕掛中フラグレジスタ２０７の仕掛中フラグＳＳＦ
３―７は有効のままとする。
【００５２】下位層のバスコンバータ３―４は、ノーマ
ルレスポンスＮＰ１を受信すると、その時点で処理を完
了する。
【００５３】一方、下位層のバスコンバータ３―７は、
リトライレスポンＲＰ２を受信すると、リトライレスポ
ンＲＰ２を緊急リクエストＵＱ２に変換して再発行す
る。
【００５４】中間層のバスコンバータ２―１は、緊急リ
クエストＵＱ２を受信すると、緊急リクエスト調停部２
０６により、勝者識別子レジスタ２０９の有効ビットが
無効（仕掛かり中の緊急リクエストはなく)、かつ仕掛
中フラグＳＳＦ３―７が有効、それ以外の仕掛中フラグ
ＳＳＦ３―４，ＳＳＦ３−５およびＳＳＦ３−６が無効
なので、緊急リクエストＵＱ２を調停の勝者とし、緊急
リクエストＵＱ２をそのまま上位層のバスコンバータ１
―０に転送する。このとき、緊急リクエスト調停部２０
６は、緊急リクエストＵＱ２のリクエスト識別子（ＩＤ
＝３）を勝者識別子として勝者識別子レジスタ２０９に
格納し、勝者識別子レジスタ２０９の有効ビットを有効
にセットする。また、緊急リクエスト調停部２０６は、
仕掛中フラグレジスタ２０７の仕掛中フラグＳＳＦ
３―７を有効のままとする。
【００５５】上位層のバスコンバータ１―０は、緊急リ
クエストＵＱ２を受信すると、緊急リクエストＵＱ２に
対するノーマルレスポンスＮＰ２を中間層のバスコンバ
ータ２―１に返却する。
【００５６】中間層のバスコンバータ２―１は、ノーマ
ルレスポンスＮＰ２を受信すると、下位層のバスコンバ
ータ３―７に転送する。このとき、緊急リクエスト調停
部２０６は、勝者識別子レジスタ２０９の有効ビットを
無効にリセットする。また、緊急リクエスト調停部２０
６は、仕掛中フラグレジスタ２０７の仕掛中フラグＳＳ
Ｆ３―７を無効にリセットする。
【００５７】下位層のバスコンバータ３―７は、ノーマ
ルレスポンスＮＰ２を受信すると、その時点で処理を完
了する。
【００５８】なお、上記実施の形態では、本発明のライ
ブロック防止方式が適用される情報処理装置が上位層，
中間層，および下位層の３階層からなるバスコンバータ
を備える場合を例にとって説明したが、バスコンバータ
が２階層または４階層以上である場合でも、本発明が同
様に適用できることはもちろんである。また、上位層の
バスコンバータを１台、中間層のバスコンバータを３
台、下位層のバスコンバータを１２台としたが、各階層
のバスコンバータの台数を任意とした場合にも、本発明
が同様に適用できることはもちろんである。
【００５９】
【発明の効果】本発明によれば、複数のバスコンバータ
が階層的に接続され、リクエストをリトライする情報処
理装置で、リトライになったリクエストが、情報処理装
置内で公平に一定時間でサービスされるので、あるリク
エストが無限にリトライ、あるいは、非常に長い間リト
ライされたことによるライブロックの発生を未然に防止
する効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るライブロック防止
方式が適用される情報処理装置の全体構成を示すブロッ
ク図である。
【図２】図１中の上位層のバスコンバータのより詳細な
構成を示すブロック図である。
【図３】図１中の中間層のバスコンバータのより詳細な
構成を示すブロック図である。
【図４】図１中の下位層のバスコンバータのより詳細な
構成を示すブロック図である。
【図５】図３中の仕掛中フラグレジスタの内容を例示す
る図である。
【図６】図３中のリクエスト識別子レジスタの内容を例
示する図である。
【図７】図３中の勝者識別子レジスタの内容を例示する
図である。
【図８】図３中の優先ポインタレジスタの内容を例示す
る図である。
【図９】図３中の緊急リクエスト調停部における調停論
理の一例を示す図である。
【図１０】勝者識別子レジスタの有効ビットの状態，仕
掛中フラグの状態，リクエスト識別子との比較結果，お
よび中間層のバスコンバータの動作の関係を示す図であ
る。
【図１１】本実施の形態に係るライブロック防止方式に
おけるリクエストの流れを示すフロー図である。
【符号の説明】
１―０ 上位層のバスコンバータ ２−０〜２−２ 中間層のバスコンバータ ３−０〜３−Ｂ 下位層のバスコンバータ １０１ ノーマルリクエストバッファ １０２ ノーマルレスポンスバッファ １０３ 予約レスポンスエントリ １０４ リトライレスポンスバッファ １０５ コネクタ ２０１ ノーマルリクエストバッファ ２０２ ノーマルレスポンスバッファ ２０３ リトライレスポンスバッファ ２０４ セレクタ ２０５ コネクタ ２０６ 緊急リクエスト調停部 ２０７ 仕掛中フラグレジスタ ２０８ リクエスト識別子レジスタ ２０９ 勝者識別子レジスタ ２１０ 優先ポインタレジスタ ３０１ ノーマルリクエストバッファ ３０２ ノーマルレスポンスバッファ ３０３ リトライレスポンスバッファ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】複数のバスコンバータが階層的に接続され
    た情報処理装置において、ノーマルリクエストを受信し
    たバスコンバータでノーマルレスポンスバッファが一杯
    であれば該ノーマルリクエストをリトライレスポンスに
    変換し予約レスポンスエントリを介してリクエスト発行
    元のバスコンバータに返却する手段と、リクエスト発行
    元のバスコンバータでリトライレスポンスに基づいて緊
    急なサービスを要求する緊急リクエストを再発行する手
    段と、リクエストの経路に置かれたバスコンバータで複
    数の緊急リクエストが競合したときに緊急リクエストの
    調停を行い、勝者の緊急リクエストをそのまま転送し、
    敗者の緊急リクエストをノーマルリクエストとして転送
    する手段とを有することを特徴とするライブロック防止
    方式。
  2. 【請求項２】少なくとも上位層のバスコンバータ，中間
    層のバスコンバータ，および下位層のバスコンバータが
    階層的に接続された情報処理装置において、ノーマルリ
    クエストを受信したときにノーマルレスポンスバッファ
    が一杯であれば該ノーマルリクエストをリトライレスポ
    ンスに変換して返却し、緊急リクエストを受信したとき
    に該緊急リクエストに対するノーマルレスポンスを返却
    する上位層のバスコンバータと、ノーマルリクエストを
    発行するとともに、リトライレスポンスを受信したとき
    に該リトライレスポンスを緊急リクエストに変換して再
    発行する下位層のバスコンバータと、複数の緊急リクエ
    ストが競合したときに緊急リクエスト調停部により調停
    を行って勝者の緊急リクエストを上位層のバスコンバー
    タに転送するとともに敗者の緊急リクエストをノーマル
    リクエストに変換して上位層のバスコンバータに転送す
    る中間層のバスコンバータとを有することを特徴とする
    ライブロック防止方式。
  3. 【請求項３】少なくとも上位層のバスコンバータ，中間
    層のバスコンバータ，および下位層のバスコンバータが
    階層的に接続された情報処理装置において、ノーマルリ
    クエストバッファ，ノーマルレスポンスバッファ，予約
    レスポンスエントリ，およびリトライレスポンスバッフ
    ァを含み、ノーマルリクエストを前記ノーマルリクエス
    トバッファに受信したときに前記ノーマルレスポンスバ
    ッファが一杯であれば該ノーマルリクエストをリトライ
    レスポンスに変換して前記リトライレスポンスバッファ
    を介して返却し、緊急リクエストを前記ノーマルリクエ
    ストバッファに受信したときに該緊急リクエストに対す
    るノーマルレスポンスを前記予約レスポンスエントリを
    介して返却する上位層のバスコンバータと、ノーマルリ
    クエストバッファ，ノーマルレスポンスバッファ，およ
    びリトライレスポンスバッファを含み、前記ノーマルリ
    クエストバッファを介してノーマルリクエストを発行す
    るとともにノーマルレスポンスを前記ノーマルレスポン
    スバッファに受信し、リトライレスポンスを前記リトラ
    イレスポンスバッファに受信したときに該リトライレス
    ポンスを緊急リクエストに変換し前記ノーマルリクエス
    トバッファを介して再発行する下位層のバスコンバータ
    と、複数のノーマルリクエストバッファ，ノーマルレス
    ポンスバッファ，リトライレスポンスバッファ，および
    緊急リクエスト調停部を含み、複数の緊急リクエストを
    前記複数のノーマルリクエストバッファに受信して競合
    が生じたときに前記緊急リクエスト調停部により調停を
    行って勝者の緊急リクエストをそのまま転送するととも
    に敗者の緊急リクエストをノーマルリクエストに変換し
    て転送する中間層のバスコンバータとを有することを特
    徴とするライブロック防止方式。
  4. 【請求項４】前記中間層のバスコンバータが、緊急リク
    エストを緊急リクエストあるいはノーマルリクエストと
    して転送したときに仕掛かり中であることを示す仕掛中
    フラグを格納する仕掛中フラグレジスタと、リクエスト
    識別子および該リクエスト識別子が有効であることを示
    す有効ビットを格納するリクエスト識別子レジスタと、
    前記緊急リクエスト調停部で勝者となった緊急リクエス
    トのリクエスト識別子である勝者識別子および該勝者識
    別子が有効であることを示す有効ビットを格納する勝者
    識別子レジスタと、緊急リクエストを転送するときに勝
    者の緊急リクエストを決定するための優先ポインタを格
    納する優先ポインタレジスタとを含む請求項３記載のラ
    イブロック防止方式。
  5. 【請求項５】前記緊急リクエスト調停部が、前記優先ポ
    インタレジスタの優先ポインタおよび前記仕掛中フラグ
    レジスタの仕掛中フラグに基づいて勝者の緊急リクエス
    トを決定する請求項４記載のライブロック防止方式。
  6. 【請求項６】前記中間層のバスコンバータが、前記勝者
    識別子の有効ビットが無効の場合に前記仕掛中フラグレ
    ジスタの仕掛中フラグが全て無効であれば緊急リクエス
    トを転送するとともに前記勝者識別子の有効ビットを有
    効にセットし、前記勝者識別子の有効ビットが無効の場
    合に前記仕掛中フラグレジスタの仕掛中フラグのいずれ
    かが有効であればリクエスト識別子が前記緊急リクエス
    ト調停部の出力と一致したときに緊急リクエストを転送
    するとともに前記勝者識別子の有効ビットを有効にセッ
    トし、前記勝者識別子の有効ビットが無効の場合に前記
    仕掛中フラグレジスタの仕掛中フラグのいずれかが有効
    であればリクエスト識別子が前記緊急リクエスト調停部
    の出力と不一致のときにノーマルリクエストを転送する
    とともに前記勝者識別子の有効ビットを有効にセット
    し、前記勝者識別子の有効ビットが有効の場合にリクエ
    スト識別子が前記緊急リクエスト調停部の出力と一致し
    たときに緊急リクエストを転送し、前記勝者識別子の有
    効ビットが有効の場合にリクエスト識別子が前記緊急リ
    クエスト調停部の出力と不一致のときにノーマルリクエ
    ストを転送する請求項５記載のライブロック防止方式。
JP32104599A 1999-11-11 1999-11-11 ライブロック防止方式 Pending JP2001142844A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32104599A JP2001142844A (ja) 1999-11-11 1999-11-11 ライブロック防止方式
US09/710,620 US6625678B1 (en) 1999-11-11 2000-11-09 Livelock avoidance method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32104599A JP2001142844A (ja) 1999-11-11 1999-11-11 ライブロック防止方式

Publications (1)

Publication Number Publication Date
JP2001142844A true JP2001142844A (ja) 2001-05-25

Family

ID=18128197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32104599A Pending JP2001142844A (ja) 1999-11-11 1999-11-11 ライブロック防止方式

Country Status (2)

Country Link
US (1) US6625678B1 (ja)
JP (1) JP2001142844A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356620B2 (en) * 2003-06-10 2008-04-08 Altera Corporation Apparatus and methods for communicating with programmable logic devices
US7308510B2 (en) * 2003-05-07 2007-12-11 Intel Corporation Method and apparatus for avoiding live-lock in a multinode system
CN1300703C (zh) * 2003-11-05 2007-02-14 松下电器产业株式会社 调节电路及其具有它的功能处理电路
JP2013206247A (ja) * 2012-03-29 2013-10-07 Fujitsu Ltd システム制御装置、情報処理装置及びシステム制御装置の制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146596A (en) * 1990-01-29 1992-09-08 Unisys Corporation Multiprocessor multifunction arbitration system with two levels of bus access including priority and normal requests
JPH06161951A (ja) 1992-11-18 1994-06-10 Oki Electric Ind Co Ltd バス制御方式
CA2140685A1 (en) * 1994-01-28 1995-07-29 Randy M. Bonella Bus master arbitration circuitry having improved prioritization
JPH08221357A (ja) 1995-02-10 1996-08-30 Hitachi Ltd 複数のバスを備えるコンピュータシステム、バス接続装置およびバス制御方法
US5706446A (en) * 1995-05-18 1998-01-06 Unisys Corporation Arbitration system for bus requestors with deadlock prevention
US5933616A (en) * 1995-12-11 1999-08-03 Dell Usa, L.P. Multiple bus system bus arbitration according to type of transaction requested and the availability status of the data buffer between the buses
JP3614281B2 (ja) 1997-08-29 2005-01-26 富士通株式会社 調停回路
JPH1188464A (ja) 1997-09-04 1999-03-30 Fujitsu Ltd データ転送装置およびデータ転送方法
JPH11143824A (ja) 1997-11-11 1999-05-28 Nec Corp バス・アービトレーション方式
JP2938040B1 (ja) 1998-06-16 1999-08-23 四国日本電気ソフトウェア株式会社 Ｐｃｉ／ｐｃｉブリッジ回路
US6272580B1 (en) * 1999-03-16 2001-08-07 Compaq Computer Corp. Apparatus and method for dynamically elevating a lower level bus master to an upper level bus master within a multi-level arbitration system

Also Published As

Publication number Publication date
US6625678B1 (en) 2003-09-23

Similar Documents

Publication Publication Date Title
EP0450233B1 (en) Bus access for digital computer system
US5379434A (en) Apparatus and method for managing interrupts in a multiprocessor system
JP2539021B2 (ja) 保留バスに割り込み要求を送る割り込み要求発生ノ―ド
JPH0587855B2 (ja)
JPH0418340B2 (ja)
JPH0642236B2 (ja) コマンダノードからのインターロック読み取りコマンドメッセージをレスポンダノードで実行する装置
US4417303A (en) Multi-processor data communication bus structure
EP0329776A1 (en) Method and apparatus for interconnecting busses in a multibus computer system
JPH02500784A (ja) 保留バスにおいて割り込み要求メッセージを処理するノード
EP0358725B1 (en) Apparatus and method for servicing interrupts utilizing a pended bus
JPH056223B2 (ja)
EP0384621B1 (en) Data transfer operations between two asynchronous buses
JPS60144850A (ja) デジタルコンピユ−タシステムにおける通信路の制御を解放するためのリトライ機構
US5680554A (en) Method and apparatus for arbitrating among processors for access to a common bus
EP1187029B1 (en) Peripheral component interconnect arbiter implementation with dynamic priority scheme
CA1143854A (en) Apparatus for interconnecting the units of a data processing system
JP2001142844A (ja) ライブロック防止方式
US20060041705A1 (en) System and method for arbitration between shared peripheral core devices in system on chip architectures
JPH02226356A (ja) マルチバス多重プロセッサシステムのブロッキングを解除する方法
US5175832A (en) Modular memory employing varying number of imput shift register stages
JPH0689257A (ja) バスブリッジの調停装置
JPH09269927A (ja) バスアクセス方法、バス、並びにバス接続システム
JP3415474B2 (ja) バスブリッジ調停方式
JPH11203253A (ja) 共有資源排他アクセス制御方式
JPH06243093A (ja) バス制御システム