JP2001136524A

JP2001136524A - 圧縮伸長装置

Info

Publication number: JP2001136524A
Application number: JP31191999A
Authority: JP
Inventors: Masaki Sato; 正喜佐藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1999-11-02
Filing date: 1999-11-02
Publication date: 2001-05-18
Also published as: US7020341B2; US20040218819A1; US6792150B1

Abstract

(57)【要約】【課題】２次元可逆ウェーブレット変換、コンテキス
トモデル処理、２元エントロピ符号化復号化処理の組合
せによる圧縮伸長装置を高速化する。【解決手段】コンテキストモデル部２０と２元エント
ロピ符号復号器３０の並列動作により２段パイプライン
処理を行う。復号化時に、２元エントロピ符号復号器３
０の復号ビット出力の状態に応じて、コンテキストアド
レス生成部２０２より、予め生成したターゲットビット
の左隣ビットＣが”０”の場合と”１”の場合のコンテ
キストアドレスの一方を選択して出力し、コンテキスト
テーブル２０９からコンテキストデータを読み出す。タ
ーゲットビットが別ラインに移動する時には４ラインバ
ッファ２０１から与えられるビットＣの状態に応じてコ
ンテキストアドレスが選択される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データ等の圧
縮伸長装置に関する。

【０００２】

【従来の技術】特開平１０−０８４４８４号公報、特開
平１１−１６８６３３号公報、特開平１１−２６６１６
２号公報などに記載されているような、２次元可逆ウェ
ーブレット変換処理、コンテキストモデル処理及び２元
エントロピ符号化復号化処理の組合せにより画像データ
等の圧縮伸長を行う圧縮伸長装置が知られている。

【０００３】この種の圧縮伸長装置は、通常、図１に示
すように、大きく分けると５つの処理ブロックから構成
される。これら処理ブロック中で、２次元可逆ウェーブ
レット変換部１０、コンテキストモデル部２０、２元エ
ントロピ符号復号器３０及び組込順序生成部５０が、画
像データ等の圧縮伸長を遂行する部分である。２元エン
トロピ符号復号器３０としては、例えば有限状態マシン
をベースにしたＦＳＭコーダと呼ばれるものが用いられ
る。この圧縮伸長装置の動作の概略は以下の通りである
が、ここでは、１コンポーネント（例えばＲＧＢ中の１
つ）画像をタイル分割し、この１タイル毎に処理を行う
ものとして説明する。

【０００４】まず、符号化時（圧縮時）について説明す
る。２次元可逆ウェーブレット変換部１０による順変換
によって、１タイル分の画像データが例えば図２に示す
ように周波数帯に空間分割され、各周波数帯の係数デー
タがコンテキストモデル部２０に与えられる。低周波帯
は再帰的に空間分割されるため、３レベルの変換を行う
と、図２の（ｄ）に示すような各周波数帯の係数データ
が得られる。組込順序生成部５０において、ユーザーが
指定したアライメント情報（符号化の順番を示す情報）
に基づいた順番で符号化の対象となるビット（以後ター
ゲットビットと呼ぶ）が定められる。コンテキストモデ
ル部２０で、ターゲットビットの周辺ビット（図３に示
すコンテキストテンプレートの各ビット）の状態に基づ
いてコンテキストデータが生成され、２元エントロピ符
号復号器３０に与えられる。２元エントロピ符号復号器
３０で、そのコンテキストデータとターゲットビットか
ら確率推定によりターゲットビットが符号化されて符号
ワードが生成され、タグ処理部４０で圧縮条件を記した
タダ情報が先頭に付加されることにより、１タイル分の
コードストリームが出力される。なお、ウェーブレット
変換係数データの中で、符号化の対象となるのは、図２
に網掛けして示した高周波帯（ＤＳ，ＳＤ，ＤＤ）の係
数データのみであり、低周波帯（ＳＳ）の係数データは
そのままコードストリームに出力される。３レベルのウ
ェーブレット変換の場合には、図２の（ｄ）に示す周波
数帯の中で、網掛けされた高周波帯が符号化の対象とな
り、低周波帯ＳＳ３は対象外である。復号化の場合も同
様である。また、係数データの符号化は、ビットプレー
ン毎に重要度の高いほうから低い方へと順に行われる。
これは復号化の場合も同様である。

【０００５】伸長（復号化）時には、圧縮（符号化）時
と逆に、１タイル分のコードストリームからタイルサイ
ズの画像データを生成するわけであるが、この場合は、
組込順序生成部５０でコードストリームの先頭のタダ情
報に基づいてターゲットビット位置が定められ、コンテ
キストモデル部２０でそのターゲットビット位置の周辺
ビット（既に復号化を終えている）の状態に基づいてコ
ンテキストデータが生成される。２元エントロピ符号復
号器３０では、このコンテキストデータとコードストリ
ームから確率推定によって復号化が行われ、復号ビット
が出力される。この復号ビットは、コンテキストモデル
部２０内のバッファのターゲットビット位置に書き込ま
れる。このようにして各周波数帯の係数データが復元さ
れる。この係数データが２次元可逆ウェーブレット変換
部１０により逆変換され、１タイル分の画像データが復
元される。

【０００６】タグ処理部４０は、圧縮されたコードスト
リームへのタグ情報の付加や、コードストリームに付加
されたタグ情報の解釈を行う部分である。圧縮（符号
化）時には、生成された１タイル内の複数のコンポーネ
ントを予め設定した順番で結合して１つのコードストリ
ームとし、その先頭にタダ情報を付加する処理を行う。
伸長（復号化）時には、タグ情報を解釈して１つのコー
ドストリームを１タイル内の複数のコンポーネントに分
解する処理を行う。

【０００７】このような圧縮伸長装置においては、ウェ
ーブレット変換係数データは、図４に示すような「ビッ
トシグニフィカンス表現」を用いて符号化される。一般
的な「２の補数表現」や「サイン（ｓｉｇｎ）＋絶対値
表現」では、最上位ビットでサイン（ｓｉｇｎ）を示
す。これに対し、ビットシグニフィカンス表現では、係
数値の絶対値を上位のビットから見て行き最初に”１”
が現れるビット（”１”へッドビットと称する）の符号
化直後にサインビットが符号化される。この”１”へッ
ドビットより上位にある”０”を”０”へッドビットと
呼び、”１”ヘッドビットより下位にあるビットは”
０”，”１”共にテールビットと呼ぶ。

【０００８】図５を参照する。各高周渡帯（ＤＳ、Ｓ
Ｄ、ＤＤのどれか１つ）で、ある画素の係数ワード（深
さ方向）をＭＳＢ（最上位ビット）から下位へ順にビッ
トを見て行き、最初に”１”が現れた位置（Ｏ印を付け
た位置）のビット、すなわち”１”ヘッドビットがター
ゲットとなった場合、この”１”へッドビットを符号化
（復号化）した直後に、その係数ワードのサイン（ｓｉ
ｇｎ）ビットＳを符号化（復号化）する処理を行ってか
ら、次のターゲット位置のビットを符号化（復号化）す
る。ターゲットビットが”１”へッドビット以外（テー
ルビット含む）であれば、そのビットを符号化（復号
化）した後、サインビットＳではなく、次のターゲット
ビットを符号化（復号化）する。つまり、サインビット
は”１”ヘッドビットと共に符号化（復号化）される。

【０００９】また、前述のように各高周波帯の符号化及
び復号化は、ビットプレーン毎に重要度の高いほうから
順に行われるが、各ビットプレーン内では、ターゲット
ビットは図６に示すような順序で移動する。すなわち、
２ラインの左端の２×２画素内でＴ０，Ｔ１，Ｔ２，Ｔ
３の順にＺ字状に移動し、次に、その右隣の２×２画素
内でＴ４，Ｔ５，Ｔ６，Ｔ７の順にＺ字状に移動する、
等々である。

【００１０】このような圧縮伸長装置は、パソコンやワ
ークステーション上でのソフトウェア処理より高速な処
理速度を要求される場合には、一般的に専用ハードウェ
アにより実現される。ただし、タダ処理部４０、組込順
序生成部５０、２次元可逆ウェーブレット変換部１０
は、その処理がバイト単位又はワード単位の処理であ
り、かつ、装置全体の処理速度への影響が少ないため、
ＤＳＰ（デジタル信号プロセッサ）やＣＰＵ上で動作す
るソフトウェアにより実現することも容易である。一
方、コンテキストモデル部２０、２元エントロピ符号復
号器３０は、その処理がビット単位の処理となることか
ら、高速処理が求められる場合には専用ハードウェアで
実現されることになろう。

【００１１】

【発明が解決しようとする課題】従来、コンテキストモ
デル部２０と２元エントロピ符号復号器３０のデータフ
ローは、図７及び図８に示すように直列的であり（コン
テキストモデル部２０の内部においても、そうであ
る）、コンテキストモデル処理部２０と２元エントロピ
符号復号器３０は図９（ａ）に示すように直列的に順に
動作していた。

【００１２】圧縮伸長にかかる処理時間は、「基本サイ
クル時間」×「処理サイクル数」で決まるが、上に述べ
たように直列的な処理であるため基本サイクル時間の短
縮に限界があった。また、復号化時は、符号化時と違っ
て、復号化されたビットがコンテキストテンプレートと
して用いられるため、図８に破線で示すようなフィード
バックループが生じ、これも基本サイクル時間の短縮を
困難にしている。

【００１３】圧縮伸長にかかる処理時間を短縮するため
に、コンテキストモデル部２０と２元エントロピ符号復
号器３０を２組以上設け、それらを並列動作させること
が考えられる。しかしながら、処理サイクル数を短縮す
るそのような単純な並列化では、ここで対象にしている
圧縮伸長装置の特徴である多くの機能（例えば、ビット
プレーン符号化による多彩な量子化機能、ビットプレー
ン伝送によるプログレッシブ再生表示機能など）を維持
することができず、また、圧縮効率も低下する恐れがあ
る。

【００１４】よって、本発明の目的は、２次元可逆ウェ
ーブレット変換処理、コンテキストモデル処理及び２元
エントロピ符号化復号化処理の組合せにより画像データ
等の圧縮伸長を行う圧縮伸長装置において、上に述べた
ような不利益を招くことなく、基本サイクル時間を短縮
して処理の高速化を達成することである。

【００１５】

【課題を解決するための手段】前記目的を達成するた
め、本発明の特徴は、２次元可逆ウェーブレット変換処
理、コンテキストモデル処理及び２元エントロピ符号化
復号化処理の組合せにより、画像データ等の圧縮伸長を
行う圧縮伸長装置において、コンテキストモデル処理の
ためのコンテキストモデル部と２元エントロピ符号化復
号化処理のための２元エントロピ符号復号器の並列動作
により、２段のパイプライン処理を実行する構成とする
ことである。

【００１６】本発明のもう１つの特徴は、前記コンテキ
ストモデル部と前記２元エントロピ符号復号器の効率的
な並列動作を可能にするため、前記コンテキストモデル
部において、復号化時に、ターゲットビットの左隣のビ
ットが”０”の場合と”１”の場合のための２つのコン
テキストアドレスを予め生成しておき、その一方のコン
テキストアドレスを前記２元エントロピ符号復号器の復
号ビット出力の状態に応じて選択し、これを用いてコン
テキストテーブルから前記ターゲットビットのためのコ
ンテキストデータを読み出す構成とすることである。

【００１７】本発明のもう１つの特徴は、前記コンテキ
ストモデル部と前記２元エントロピ符号復号器の効率的
な並列動作を可能にするため、前記コンテキストモデル
部において、復号化時に、ターゲットビットの左隣のビ
ットが”０”の場合と”１”の場合とに共通のコンテキ
ストアドレスを生成し、このコンテキストアドレスを用
いて２つのコンテキストテーブルから各々の場合のため
のコンテキストデータを予め読み出しておき、前記２元
エントロピ符号復号器の復号ビット出力の状態に応じて
前記２つのコンテキストデータの一方を前記ターゲット
ビットのためのコンテキストデータとして選択する構成
とすることである。

【００１８】本発明のもう１つの特徴は、前記コンテキ
ストテーブルをライトスルー動作が可能なものにするこ
とである。

【００１９】本発明のもう１つの特徴は、前記コンテキ
ストモデル部と前記２元エントロピ符号復号器の間で頻
繁に交換されるビット情報の配線遅延を減らすため、そ
れら２つの部分を同一のＩＣチップ上に配置することで
ある。

【００２０】

【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態について説明する。なお、説明の重複を避
けるため、添付図面中の複数の図面において同一部分又
は対応部分に同一の参照番号を用いる。

【００２１】本発明の第１の実施例によれば、図１に示
すような全体構成の圧縮伸長装置において、コンテキス
トモデル部２０は図１０及び図１１に示すような構成と
され、コンテキストモデル部２０と２元エントロピ符号
復号器３０とが並列に動作して、図９（ｂ）に示すよう
な２段のパイプライン処理が実行される。なお、図１０
は符号化時の信号入出力関係を表し、図１１は復号化時
の信号入出力関係を表している。図１２に復号化時のタ
イミング図を示す。

【００２２】図１０及び図１１において、２元エントロ
ピ符号復号器３０は、例えば前述のＦＳＭコーダと呼ば
れるものである。コンテキストモデル部２０は、４ライ
ン分の係数データ（図６参照）を一時的に記憶するため
の４ラインバッファ２０１、コンテキストアドレス生成
部２０２、コンテキストアドレス生成部２０２より出力
されるコンテキストアドレスを用いてアクセスされるコ
ンテキストテーブル２０９、コンテキストモデル処理の
フロー制御のためのコンテキストフロー制御部２０６、
コンテキストアドレス生成に関連したマルチプレク２０
８、コンテキストフロー制御部から出される次の状態指
示をラッチするためのレジスタ２０７、生成されたコン
テキストアドレスをラッチするためのレジスタ２１０、
コンテキストテーブル２０９から読み出されたコンテキ
ストデータをラッチするレジスタ２１１から構成されて
いる。コンテキストアドレス生成部２０２より出力され
たコンテキストアドレスは、コンテキストテーブル２０
９に読み出しアドレスとして与えられ、また、レジスタ
２１０にラッチされてコンテキストテーブル２０９に書
き込みアドレスとして与えられる。レジスタ２１１にラ
ッチされたコンテキストデータは、２元エントロピ符号
復号器３０に与えられる。

【００２３】コンテキストアドレス生成部２０は、４ラ
インバッファ２０１よりコンテキストテンプレート（図
３）のＡ，Ｂ，Ｄ，Ｅの各ビットを入力され、それら各
ビットの状態に応じたコンテキストアドレスを発生する
アドレス発生器２０３と、マルチプレクサ２０４と、コ
ンテキストテーブル２０９のアドレス割り当てに対応さ
せたコンテキストアドレス（テーブルアドレス）を生成
するテーブルアドレス生成器２０５からなる。このテー
ブルアドレス生成器２０５には、前記レジスタ２０７に
ラッチされた次の状態指示が与えられる。コンテキスト
フロー制御部２０６には２元エントロピ符号復号器３０
の復号ビット出力も接続される。

【００２４】アドレス発生器２０２によって発生される
コンテキストアドレスは、図示のように、コンテキスト
テンプレートのＡ，Ｂ，Ｄ，Ｅの各ビットに対応した１
ビット又は２ビットのアドレス情報（図中のＡアドレ
ス，Ｂアドレス，Ｄアドレス，Ｅアドレス）と、コンテ
キストテンプレートのビットＣに対応した２組の２ビッ
トアドレス情報（図中のＣ０アドレス、Ｃ１アドレス）
からなる。Ｃ０アドレスは、ビットＣ（アドレス発生器
２０３には入力されない）が”０”であると仮定した場
合のアドレス情報であり、Ｃ１アドレスはビットＣが”
１”であると仮定した場合のアドレス情報である。すな
わち、アドレス発生器２０３は、Ａ，Ｂ，Ｄ，Ｅ各アド
レスとＣ０アドレスからなる、ビットＣが”０”の場合
のためのコンテキストアドレスと、Ａ，Ｂ，Ｄ，Ｅ各ア
ドレスとＣ１アドレスからなる、ビットＣが”１”の場
合のためのコンテキストアドレスとを同時に生成してい
るわけである。Ｃ０アドレスとＣ１アドレスは、その一
方がマルチプレクサ２０４によって選択されてテーブル
アドレス生成器２０５に与えられる。すなわち、ビット
Ｃが”０”の場合のコンテキストアドレスと、ビットＣ
が”１”の場合のコンテキストアドレスの両方が生成さ
れ、マルチプレクサ２０８がＣ０アドレス、Ｃ１アドレ
スのいずれを選択するかによって、その一方のコンテキ
ストアドレスに確定し、それがテーブルアドレス生成器
２０５を介してコンテキストテーブル２０９に適した形
のコンテキストアドレスとして出力される構成となって
いる。このようなコンテキストアドレス生成の仕組み
は、後述のように、復号化動作で特に効果を発揮する。

【００２５】マルチプレクサ２０４の入力選択は、マル
チプレクサ２０８の出力によって制御される。図６に関
連して述べたようにＺ字状の順にターゲットビットが移
動するが、この移動に関連したＺ水平信号によってマル
チプレクサ２０８の入力選択が制御される。符号化時
は、４ラインバッファ２０１から与えられるビットＣ
（ターゲットビットの左隣のビット）をマルチプレクサ
２０８が常に選択する状態にＺ水平信号が固定される。
復号化時には、ターゲットビットのＺ字状移動の水平方
向移動時と斜め方向移動時とで状態が変化し、マルチプ
レクサ２０８は、水平方向移動時に２元エントロピ符号
復号器３０の復号ビット出力（１処理サイクル前のター
ゲットビット、つまり現ターゲットビットの左隣の復号
されたビットＣ）を選択し、斜め方向移動時に４ライン
バッファ２０１より与えられるビットＣを選択する。マ
ルチプレクサ２０８の出力が”０”の時に、Ｃ０アドレ
スがマルチプレクサ２０４によって選択され、そうでな
い時にＣ１アドレスがマルチプレクサ２０４によって選
択される。

【００２６】以上の構成において、符号化時には、コン
テキストアドレス生成部２０２によって生成されたコン
テキストアドレスに従ってコンテキストテーブル２０９
よりコンテキストデータが読み出され、レジスタ２１１
を介して２元エントロピ符号復号器３０に与えられる。
２元エントロピ符号復号器３０は、与えられたコンテキ
ストデータを用いて、４ラインバッファ２０１より与え
られるターゲットビットＴを符号化して符号ワードを出
力するととも更新データを出力する。コンテキストテー
ブル２０９は、レジスタ２１０で指定されるアドレス、
すなわちコンテキストデータが読み出されたアドレスと
同じアドレスのデータが、この更新データによって書き
換えられる。マルチプレクサ２０８は常に４ラインバッ
ファ２０１から与えられるビットＣ、つまりターゲット
ビットの左隣ビットを選択するため、ビットＣが”０”
ならばＣ０アドレスが選択されて、ビットＣが”０”の
場合のコンテキストアドレスがテーブルアドレス生成器
２０５から出力され、ビットＣが”１”ならばＣ１アド
レスが選択されて、ビットＣが”１”の場合のコンテキ
ストアドレスが出力される。

【００２７】復号化時には、コンテキストアドレス生成
部２０２より出力されたコンテキストアドレスに従って
コンテキストテーブル２０９よりコンテキストデータが
読み出され、レジスタ２１１を介して２元エントロピ符
号復号器３０に与えられる。２元エントロピ符号復号器
３０は、そのコンテキストデータを用いて、外部から入
力する符号ワードを復号化し、復号ビットを出力すると
ともに更新データを出力する。この復号ビットは４ライ
ンバッファ２０１の対応ビット位置に書き込まれる。コ
ンテキストテーブル２０９は更新データによって書き換
えられる。復号化動作の場合、ターゲットビットの水平
方向移動時はマルチプレクサ２０８によって２元エント
ロピ符号復号器３０の復号ビット出力が選択される。こ
の復号ビット出力は、現処理サイクルの１サイクル前の
ターゲットビット、つまり現処理サイクルのターゲット
ビットの左隣のビットＣの状態を表している。そして、
処理サイクルの後段で、復号ビット出力が”０”なら
ば、マルチプレクサ２０４によってＣ０アドレスが、”
１”ならばＣ１アドレスが選択され、それに対応したコ
ンテキストアドレスがコンテキストアドレス生成部２０
２より出力されることになる。

【００２８】図８に関連して説明したように、復号化の
場合には、復号ビットが次のターゲットビットのための
コンテキストテンプレートのビットＣとして再び用いら
れることがあり、この時に前述のフィードバックループ
問題が起きた。本発明においては、その復号ビットが”
０”か”１”のいずれかであることに着目し、ビットＣ
が”０”の場合とビットＣが”１”の場合のコンテキス
トアドレスを予め生成しておき、２元エントロピ符号復
号器３０の復号ビット出力が確定した時点で、その状態
を直接参照し（４ラインバッファ２０１に書き込まれた
復号ビットを参照するのではない）、復号ビット出力の
状態に応じて一方のコンテキストアドレスを選択使用す
る。したがって、復号ビットを４ラインバッファ２０１
に一旦書き込んだ後に再び読み出し、その時点からコン
テキストアドレスの生成を開始する場合に生じたコンテ
キストアドレス生成の遅延（フィードバックループによ
る遅延に相当）が無くなり、コンテキストモデル部２０
と２元エントロピ符号復号器３０の並列動作を、より効
率的に行って処理を高速化できる。

【００２９】ターゲットビットが斜め方向に移動する時
には、復号ビットは次処理サイクルのコンテキストビッ
トとしては利用されないので、もともとフィードバック
ループ問題は生じない。この時には、前述のように、マ
ルチプレクサ２０８によって４ラインバッファ２０１か
ら読み出されたビットＣが選択され、その値に応じてマ
ルチプレクサ２０４でＣ０アドレス又はＣ１アドレスが
選択される。

【００３０】さて、図５に関連して説明したように、タ
ーゲットビットが”１”ヘッドビットの場合には、その
符号化（又は復号化）の直後にサインビットＳの符号化
（又は復号化）が行われる。例えば、図６のように符号
化（復号化）していき、Ｔ６の符号（復号）ビットが”
１”ヘッドビットであると、２段パイプライン処理であ
るので、そのサイクルで既にＴ７のコンテキストアドレ
スが生成されているため、Ｔ６のビットを保持したま
ま、１サイクルの遅延サイクルを挿入した後、サインビ
ットＳのためのコンテキストアドレスを生成してサイン
ビットの符号化（復号化）を行い、Ｔ７の符号（復号）
ビットは無効にする。そして、次のサイクルでサインビ
ットＳの符号（復号）ビットを有効にし、このサイクル
でＴ７のコンテキストアドレスを再生成する。復号化処
理では、図６のＴ６→Ｔ７のような水平方向の移動であ
った場合には、Ｔ６の復号ビットをコンテキストビット
Ｃとして使用することになる。このようにＴ６が”１”
ヘッドビットである場合の復号化動作のタイミングが図
１２に示されている。図１２中のビットイネーブルがＬ
レベルになった期間にＴ７の復号ビットが無効にされ、
またコンテキストテーブル２０９の書き換えが禁止され
る。そして、次のサイクルでサインビットＳが復号化さ
れる。

【００３１】本実施例においては、コンテキストテーブ
ル２０９として、２ポートのＲＡＭ又はレジスタが用い
られ、コンテキストテーブル２０９へのデータ書き込み
時にライトスルー動作が可能である。すなわち、１処理
サイクル内で、コンテキストテーブル２０９の同一アド
レスの更新と、更新されたデータの読み出しの両方が可
能であり、１ポートＲＡＭを用いる場合よりも符号化・
復号化処理時間を短縮可能である。

【００３２】本発明の第２の実施例によれば、圧縮伸長
装置のコンテキストモデル部２０は図１３及び図１４に
示すような構成とされ、コンテキストモデル部２０と２
元エントロピ符号復号器３０とが並列に動作して、図９
（ｂ）に示すような２段のパイプライン処理を実行す
る。なお、図１３は符号化時の信号入出力関係を表し、
また、図１４は復号化時の信号入出力関係を表してい
る。

【００３３】本実施例においては、コンテキストモデル
部２０に、２つのコンテキストテーブル２０９＿０，２
０９＿１が用意される。コンテキストテーブル２０９＿
０は、コンテキストテンプレートのビットＣが”０”の
場合のコンテキストデータを格納するためのものであ
り、もう１つのコンテキストテーブル２０９＿１はビッ
トＣが”１”の場合のコンテキストデータを格納するた
めのものである。いずれのコンテキストテーブルも２ポ
ートのＲＡＭ又はレジスタから構成され、ライトスルー
動作が可能である。コンテキストアドレス生成部２０２
においては、アドレス生成器２０３から出力される２ビ
ットのＣ０アドレスと２ビットのＣ１アドレスの各々の
１ビットがＡＮＤゲート２２０に入力し、その出力がテ
ーブルアドレス生成器２０５に入力される。テーブルア
ドレス生成器２０５より出力されるコンテキストアドレ
スは、２つのコンテキストテーブル２０９＿０，２０９
＿１に読み出しアドレスとして与えられるとともに、レ
ジスタ２１０を介して２つのコンテキストテーブル２０
９＿０，２０９＿１に書き込みアドレスとして与えられ
る。Ｃ０アドレスとＣ１アドレスの各々の残りの１ビッ
トは、その一方がマルチプレクサ２２１によって選択さ
れる。このマルチプレクサ２２１の入力選択は、前記第
１実施例のマルチプレクサ２０４と同様にマルチプレク
サ２０８の出力によって制御される。マルチプレクサ２
２１の出力はレジスタ２２２にラッチされる。このレジ
スタ２２２の出力信号は一方のコンテキストテーブル２
０９＿０の書き込みイネーブル信号として用いられる。
また、ラッチ２２２の出力をインバータ２２３で論理反
転した信号が、他方のコンテキストテーブル２０９＿１
の書き込みイネーブル信号として用いられる。コンテキ
ストテーブル２０９＿０，２０９＿１は同時に読み出さ
れるが、それらの読み出しデータの一方がマルチプレク
サ２２４によって選択され、コンテキストデータとして
レジスタ２１１にラッチされる。マルチプレクサ２２４
の入力選択は、マルチプレクサ２２１の出力によって制
御される。

【００３４】以上の構成において、符号化又は復号化の
場合に、テーブルアドレス生成器２０５より、ビットＣ
が”０”の場合と”１”の場合の双方に共通のコンテキ
ストアドレスが出力され、ビットＣが”０”の場合のコ
ンテキストデータがコンテキストテーブル２０９＿０か
ら、ビットＣが”１”の場合のコンテキストデータがコ
ンテキストテーブル２０９＿１から、同時に読み出され
る。そして、符号化の場合であれば、４ラインバッファ
２０１から読み出されたビットＣが”０”ならばマルチ
プレクサ２２１によってＣ０アドレスの１ビットが選択
される結果、コンテキストテーブル２０９＿０から読み
出されたコンテキストデータがマルチプレクサ２２４に
よって選択されてレジスタ２１１にラッチされ、２元エ
ントロピ符号復号器３０に与えられる。また、コンテキ
ストテーブル２０９＿０は、書き込みイネーブル信号が
アクティブになり、２元エントロピ符号復号器３０から
出力された更新データにより書き換えられる。ビットＣ
が”１”ならば、コンテキストテーブル２０９＿１の読
み出しデータが選択されて２元エントロピ符号復号器３
０に与えられ、また、その書き込みイネーブル信号がア
クティブになり更新データによる書き換えが行われる。
復号化の場合であれば、Ｚ字状ターゲット移動の水平方
向移動時に２元エントロピ符号復号器３０の復号ビット
出力が”０”であるか”１”であるかに応じて、斜め方
向移動時に４ラインバッファ２０１から与えられるビッ
トＣが”０”であるか”１”であるかに応じて、コンテ
キストテーブル２０９＿０又は同２０９＿１の読み出し
データが選択され、また、その書き換えが有効になる。

【００３５】このように、本実施例によれば、ターゲッ
トビットの左隣ビットが”０”の場合と”１”の場合の
コンテキストデータをコンテキストテーブル２０９＿
０，２０９＿１から予め読み出しておき、その一方を選
択するものであり、また、コンテキストテーブル２０９
＿０，２０９＿１の読み出しを前記第１実施例の場合よ
りも早いタイミングで行うことができる。したがって、
前記第１実施例に比べ、構成は多少複雑になるが、より
高速の処理が可能である。

【００３６】前記各実施例のコンテキスト処理部２０及
び２元エントロピ符号復号器３０は、その全体が好まし
くは同一のＩＣチップ上に配置される。前述のように、
コンテキストモデル部２０と２元エントロピ符号復号器
３０とは密接に関連し、相互間でビット情報が頻繁にや
りとりされる。ＩＣチップ上に両者を配置した構成によ
れば、そのような情報の配線遅延を容易に減らすことが
できるため、処理の高速化に有利である。

【００３７】本発明によって、どの程度の高速化が見込
めるかを評価するために、従来の圧縮伸長装置につい
て、ある論理合成ツールを用いてシミュレーションを行
った結果を以下に示す。なお以下の数値は、ターゲット
ビットの符号（復号）化を行う処理の基本サイクル時間
を１００％としたときの各処理で費やされる時間の割合
を示している。組込順序生成にかかる時間はコンテキス
トアドレス生成処理時間に含めた。

【００３８】・コンテキストアドレス生成の処理時間：３３％・コンテキストテーブル読み出し時間：１７％・２元エントロピ符号復号器の処理時問：４０％・コンテキストフロー制御の処理時問：１０％この結果から、コンテキストアドレス生成の処理と２元
エントロピ符号復号器の処理に基本サイクル時間の７０
％以上が費やされることが分かる。したがって、コンテ
キストモデル部と２元エントロピ符号復号器の並列動作
により、２段のパイプライ処理を行えば、１処理サイク
ル時間を約半分に短縮できると予測される。

【００３９】上記のような処理時間比率を前提にして、
同じ論理合成ツールを用いてシミュレーションを行った
ところ、前記第１実施例によれば処理時間は約５７％
に、前記第２実施例２によれば処理時間は約５０％に、
それぞれ短縮されることを確認できた。

【００４０】

【発明の効果】以上に詳細に説明したように、本発明に
よれば以下の効果を得られる。（１）請求項１乃至５の各項記載の発明によれば、大幅
な処理の高速化が可能である。しかも、動作の基本サイ
クル時間の短縮により処理を高速化するため、データ圧
縮条件（符号化順序の設定等）の自由度が制約されるこ
とも無く、多くの機能を維持でき、また、圧縮効率が低
下する恐れもない。（２）請求項２記載の発明によれば、コンテキストモデ
ル部と２元エントロピ符号復号器の効率的な並列動作が
可能となる。（３）請求項３記載の発明によれば、請求項２記載の発
明よりも効率的にコンテキストモデル部と２元エントロ
ピ符号復号器を並列動作させることができ、さらに高速
化が可能である。（４）請求項４記載の発明によれば、コンテキストテー
ブルの同一アドレスに対するデータ更新と更新後データ
の読み出しの両方を１処理サイクル内で行うことが可能
となり、コンテキストテーブルとしてライトスルー動作
が不可能な１ポートＲＡＭなどを用いる場合より符号化
又は復号化処理時間を短縮できる。（５）請求項５記載の発明によれば、コンテキストモデ
ル部と２元エントロピ符号復号器の間で頻繁に交換され
るビット情報の配線遅延を減らし、処理を高速化でき
る。

【図面の簡単な説明】

【図１】本発明に係る圧縮伸長装置の典型的なブロック
構成を示すブロック図である。

【図２】２次元可逆ウェーブレット変換による周波数帯
空間分割の例を示す図である。

【図３】コンテキストテンプレートの説明図である。

【図４】ビットシグニフィカンス表現の説明図である。

【図５】”１”ヘッドビットとサインビットの符号化又
は復号化の説明のための図である。

【図６】ターゲットビットの移動順の説明図である。

【図７】従来の符号化時のデータフローの説明図であ
る。

【図８】従来の復号化時のデータフローの説明図であ
る。

【図９】（ａ）従来の処理手順の概念図である。（ｂ）本発明の処理手順の概念図である。

【図１０】本発明の第１実施例によるコンテキストモデ
ル部の構成と符号化時の信号入出力関係を示すブロック
図である。

【図１１】本発明の第１実施例によるコンテキストモデ
ル部の構成と復号化時の信号入出力関係を示すブロック
図である。

【図１２】本発明の第１実施例における復号化時のタイ
ミング図である。

【図１３】本発明の第２実施例によるコンテキストモデ
ル部の構成と符号化時の信号入出力関係を示すブロック
図である。

【図１４】本発明の第２実施例によるコンテキストモデ
ル部の構成と復号化時の信号入出力関係を示すブロック
図である。

【符号の説明】

１０２次元可逆ウェーブレット変換部２０コンテキストモデル部３０２元エントロピ符号復号器４０タグ処理部５０組込順序生成部２０１４ラインバッファ２０２コンテキストアドレス生成部２０３アドレス発生器２０４マルチプレクサ２０５テーブルアドレス生成器２０６コンテキストフロー制御部２０７レジスタ２０８マルチプレクサ２０９コンテキストテーブル２０９＿０，２０９＿１コンテキストテーブル２１０レジスタ２１１レジスタ２２０ＡＮＤゲート２２１マルチプレクサ２２２レジスタ２２３インバータ２２４マルチプレクサ

フロントページの続きＦターム(参考） 5B057 CA08 CA12 CA16 CA18 CB08 CB12 CB16 CB18 CG07 CH05 CH07 CH18 5C059 KK14 MA24 MA32 MA45 MC34 MC38 ME01 SS26 UA02 UA05 UA34 5C078 AA04 BA64 CA32 DA01 DA02 DB13 DB18 5J064 AA03 BA09 BA16 BB13 BC01 BC04 BC25 9A001 BB05 HH23 HH27 HH30 JZ19 JZ23 JZ24

Claims

【特許請求の範囲】

【請求項１】２次元可逆ウェーブレット変換処理、コ
ンテキストモデル処理及び２元エントロピ符号化復号化
処理の組合せにより、画像データ等の圧縮伸長を行う圧
縮伸長装置において、コンテキストモデル処理のための
コンテキストモデル部と２元エントロピ符号化復号化処
理のための２元エントロピ符号復号器の並列動作によ
り、２段のパイプライン処理を実行することを特徴とす
る圧縮伸長装置。
【請求項２】前記コンテキストモデル部において、復
号化時に、ターゲットビットの左隣のビットが”０”の
場合と”１”の場合のための２つのコンテキストアドレ
スが予め生成され、その一方のコンテキストアドレスが
前記２元エントロピ符号復号器の復号ビット出力の状態
に応じて選択され、この選択されたコンテキストアドレ
スを用いてコンテキストテーブルから前記ターゲットビ
ットのためのコンテキストデータが読み出されることを
特徴とする請求項１記載の圧縮伸長装置。
【請求項３】前記コンテキストモデル部において、復
号化時に、ターゲットビットの左隣のビットが”０”の
場合と”１”の場合とに共通のコンテキストアドレスが
生成され、このコンテキストアドレスを用いて２つのコ
ンテキストテーブルから各々の場合のためのコンテキス
トデータが予め読み出され、前記２元エントロピ符号復
号器の復号ビット出力の状態に応じて前記２つのコンテ
キストデータの一方が前記ターゲットビットのためのコ
ンテキストデータとして選択されることを特徴とする請
求項１記載の圧縮伸長装置。
【請求項４】前記コンテキストテーブルはライトスル
ー動作が可能であることを特徴とする請求項２又は３記
載の圧縮伸長装置。
【請求項５】前記コンテキストモデル部及び前記２元
エントロピ符号復号器が同一のＩＣチップ上に配置され
ることを特徴とする請求項１、２、３又は４記載の圧縮
伸長装置。