JP7493062B1 - メモリシステム、復号回路、及び符号化データ生成方法 - Google Patents

Abstract

復号部は、ハードウェアとして構成された復号回路を有し、復号回路は、符号化データを、第１規格で規定されたエントロピ復号方式である第１復号方式によって復号する第１エントロピ復号回路と、第１復号方式によって復号されたデータを、第１規格とは異なる第２規格で規定されたユニバーサル復号方式である第２復号方式によって復号するユニバーサル復号回路と、を含む。

Description

本発明は、メモリシステム、復号回路、及び符号化データ生成方法に関する。

背景技術に係るメモリシステムは、平文データをソフトウェア処理によって符号化して符号化データを生成する符号化部と、符号化部が生成した符号化データを格納する記憶部と、記憶部から読み出された符号化データをソフトウェア処理によって復号して復号データを生成する復号部と、を備える。

下記特許文献１には、第１符号化方式によって符号化された映像信号を、第１符号化方式とは異なる第２符号化方式の映像信号に変換する映像信号変換方法が開示されている。

背景技術に係るメモリシステムにおいて、記憶部の記憶容量を削減するために符号化部におけるデータ圧縮率を高くすると、復号部におけるソフトウェア処理による復号処理の所要時間が長くなり、記憶部からデータを読み出す際のデータ転送レートが実質的に低下する。

特開２０１１－５０１０４号公報

本発明は、データ圧縮率の向上と処理速度の向上とを両立することが可能な、メモリシステム、復号回路、及び符号化データ生成方法を得ることを目的とする。

本発明の第１態様に係るメモリシステムは、符号化データを出力する符号化部と、前記符号化部が出力した前記符号化データを格納する記憶部と、前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、を備え、前記復号部は、ハードウェアとして構成された復号回路を有し、前記復号回路は、前記符号化データを、第１規格で規定されたエントロピ復号方式である第１復号方式によって復号する第１エントロピ復号回路と、前記第１復号方式によって復号されたデータを、前記第１規格とは異なる第２規格で規定されたユニバーサル復号方式である第２復号方式によって復号するユニバーサル復号回路と、を含み、前記第１規格はＺｓｔａｎｄａｒｄであり、前記第２規格はＤｅｆｌａｔｅであり、前記第１復号方式はＦＳＥであり、前記第２復号方式はＬＺＳＳである。

第１態様によれば、第１規格に対応する第１エントロピ復号回路と第２規格に対応するユニバーサル復号回路とを混在させることによって、エントロピ復号とユニバーサル復号とで復号方式の組合せを目的に応じて任意に選択できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上とを両立することが可能となる。
また、第１態様によれば、エントロピ復号にＺｓｔａｎｄａｒｄのＦＳＥを使用し、ユニバーサル復号にＤｅｆｌａｔｅのＬＺＳＳを使用することにより、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上と回路規模の増大の抑制とを実現することが可能となる。

本発明の第２態様に係るメモリシステムは、符号化データを出力する符号化部と、前記符号化部が出力した前記符号化データを格納する記憶部と、前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、を備え、前記復号部は、ハードウェアとして構成された復号回路を有し、前記復号回路は、前記符号化データを、第１規格で規定されたエントロピ復号方式である第１復号方式によって復号する第１エントロピ復号回路と、前記第１復号方式によって復号されたデータを、前記第１規格とは異なる第２規格で規定されたユニバーサル復号方式である第２復号方式によって復号するユニバーサル復号回路と、を含み、前記符号化部は、ハードウェアとして構成された符号化回路を有し、前記符号化回路は、前記第２規格で規定されたエントロピ符号化方式である第１符号化方式によって符号化されたデータを、前記第１規格で規定されたエントロピ符号化方式である第２符号化方式の前記符号化データに変換する変換回路を含む。

第２態様によれば、第１規格に対応する第１エントロピ復号回路と第２規格に対応するユニバーサル復号回路とを混在させることによって、エントロピ復号とユニバーサル復号とで復号方式の組合せを目的に応じて任意に選択できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上とを両立することが可能となる。
また、第２態様によれば、復号部のみならず符号化部もハードウェア化することが可能となる。また、第１符号化方式によって符号化されたデータを、第２符号化方式の符号化データに変換することが可能となる。

本発明の第３態様に係るメモリシステムは、第２態様において、前記第１規格はＺｓｔａｎｄａｒｄであり、前記第２規格はＤｅｆｌａｔｅであり、前記第１符号化方式はハフマン符号化方式であり、前記第２符号化方式はＦＳＥである。

第３態様によれば、Ｄｅｆｌａｔｅのハフマン符号をＺｓｔａｎｄａｒｄのＦＳＥに変換することにより、ハードウェアによる復号処理の処理速度の向上と回路規模の増大の抑制とを実現することが可能となる。

本発明の第４態様に係るメモリシステムは、第２態様において、前記符号化回路は、平文データを、前記第２規格で規定されたユニバーサル符号化方式である第３符号化方式によって符号化するユニバーサル符号化回路と、前記第３符号化方式によって符号化されたデータを、前記第１符号化方式によって符号化するエントロピ符号化回路と、さらに含む。

第４態様によれば、符号化回路への平文データの入力を許容することが可能となる。

本発明の第５態様に係るメモリシステムは、第４態様において、前記第１規格はＺｓｔａｎｄａｒｄであり、前記第２規格はＤｅｆｌａｔｅであり、前記第１符号化方式はハフマン符号化方式であり、前記第２符号化方式はＦＳＥであり、前記第３符号化方式はＬＺＳＳである。

第５態様によれば、平文データをＤｅｆｌａｔｅのＬＺＳＳによって符号化し、ＬＺＳＳによって符号化されたデータをＤｅｆｌａｔｅのハフマン符号化方式によって符号化することが可能となる。

本発明の第６態様に係るメモリシステムは、第２態様において、前記符号化データは、ヘッダ及び複数のブロックを有し、前記変換回路は、前記ヘッダに続けて先頭ブロックから順に前記複数のブロックを配列する。

第６態様によれば、エントロピ復号回路は先頭ブロックから順に復号処理を開始でき、全ブロックが揃うまで待機する必要がないため、データ転送レートを向上することが可能となる。

本発明の第７態様に係るメモリシステムは、符号化データを出力する符号化部と、前記符号化部が出力した前記符号化データを格納する記憶部と、前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、を備え、前記復号部は、ハードウェアとして構成された復号回路を有し、前記復号回路は、前記符号化データを、第１規格で規定されたエントロピ復号方式である第１復号方式によって復号する第１エントロピ復号回路と、前記第１復号方式によって復号されたデータを、前記第１規格とは異なる第２規格で規定されたユニバーサル復号方式である第２復号方式によって復号するユニバーサル復号回路と、前記符号化データを、前記第２規格で規定されたエントロピ復号方式である第３復号方式によって復号する第２エントロピ復号回路と、前記第１エントロピ復号回路及び前記第２エントロピ復号回路の一方を選択する選択回路と、を含み、前記第１規格はＺｓｔａｎｄａｒｄであり、前記第２規格はＤｅｆｌａｔｅである。

第７態様によれば、第１規格に対応する第１エントロピ復号回路と第２規格に対応するユニバーサル復号回路とを混在させることによって、エントロピ復号とユニバーサル復号とで復号方式の組合せを目的に応じて任意に選択できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上とを両立することが可能となる。
また、第７態様によれば、エントロピ復号方式として第１復号方式及び第３復号方式のいずれかを選択して適用することが可能となる。

本発明の第８態様に係るメモリシステムは、第７態様において、前記第１復号方式はＦＳＥであり、前記第２復号方式はＬＺＳＳであり、前記第３復号方式はハフマン復号方式である。

第８態様によれば、エントロピ復号方式としてＦＳＥ及びハフマン復号方式のいずれかを選択して適用することが可能となる。

本発明の第９態様に係る復号回路は、ハードウェアとして構成された復号回路であって、記憶部から読み出された符号化データを、第１規格で規定されたエントロピ復号方式である第１復号方式によって復号する第１エントロピ復号回路と、前記第１復号方式によって復号されたデータを、第１規格とは異なる第２規格で規定されたユニバーサル復号方式である第２復号方式によって復号するユニバーサル復号回路と、前記符号化データを、前記第２規格で規定されたエントロピ復号方式である第３復号方式によって復号する第２エントロピ復号回路と、前記第１エントロピ復号回路及び前記第２エントロピ復号回路の一方を選択する選択回路と、を備え、前記第１規格はＺｓｔａｎｄａｒｄであり、前記第２規格はＤｅｆｌａｔｅである。

第９態様によれば、第１規格に対応するエントロピ復号回路と第２規格に対応するユニバーサル復号回路とを混在させることによって、エントロピ復号とユニバーサル復号とで復号方式の組合せを目的に応じて任意に選択できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上とを両立することが可能となる。
また、第９態様によれば、エントロピ復号方式として第１復号方式及び第３復号方式のいずれかを選択して適用することが可能となる。

本発明の第１０態様に係る符号化データ生成方法は、符号化回路が、第２規格で規定されたエントロピ符号化方式である第１符号化方式によって符号化されたデータを取得し、取得した前記データに基づいて、シンボル列を生成し、前記シンボル列に基づいて、第１規格で規定されたエントロピ符号化方式である第２符号化方式の符号化データを生成し、前記第１規格はＺｓｔａｎｄａｒｄであり、前記第２規格はＤｅｆｌａｔｅである。

第１０態様によれば、第１符号化方式によって符号化されたデータを、第２符号化方式の符号化データに変換することが可能となる。

本発明の第１１態様に係る符号化データ生成方法は、第１０態様において、さらに、平文データを、前記第２規格で規定されたユニバーサル符号化方式である第３符号化方式によって符号化し、前記第３符号化方式によって符号化されたデータを、前記第１符号化方式によって符号化する。

第１１態様によれば、平文データの入力を許容することが可能となる。

本発明によれば、データ圧縮率の向上と処理速度の向上とを両立することが可能となる。

本発明の実施形態に係るメモリシステムの第１の構成例を簡略化して示す図である。 本発明の実施形態に係るメモリシステムの第２の構成例を簡略化して示す図である。 変換回路による変換処理を模式的に示す図である。 符号化データの構成を示す図である。 復号回路による復号処理を模式的に示す図である。 復号回路の第１構成例を示す図である。 復号回路の第２構成例を示す図である。

以下、本発明の実施形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。

図１は、本発明の実施形態に係るメモリシステム１の第１の構成例を簡略化して示す図であり、図２は、本発明の実施形態に係るメモリシステム１の第２の構成例を簡略化して示す図である。メモリシステム１は、符号化部１１、記憶部１２、及び復号部１３を備える。記憶部１２は、ＮＡＮＤ型フラッシュメモリ等の半導体メモリを用いて構成されている。

図１に示した例では、符号化部１１は、データＤ２を入力して符号化データＤ３を出力する。図２に示した例では、符号化部１１は、平文データＤ０を入力して符号化データＤ３を出力する。記憶部１２は、符号化部１１が出力した符号化データＤ３を格納する。復号部１３は、記憶部１２から読み出された符号化データＤ３を復号して、平文データＤ０に相当する復号データＤ５を生成する。

復号部１３は、ハードウェアとして構成された復号回路３０を有する。復号回路３０は、エントロピ復号回路３１（第１エントロピ復号回路）及びユニバーサル復号回路３２を有する。エントロピ復号回路３１は、記憶部１２から読み出された符号化データＤ３を、第１規格で規定されたエントロピ復号方式である第１復号方式によって復号することにより、データＤ４を出力する。ユニバーサル復号回路３２は、エントロピ復号回路３１によって復号されたデータＤ４を、第１規格とは異なる第２規格で規定されたユニバーサル復号方式である第２復号方式によって復号することにより、復号データＤ５を出力する。本実施形態において、例えば、第１規格はＺｓｔａｎｄａｒｄであり、第２規格はＤｅｆｌａｔｅであり、第１復号方式はＦＳＥ（Finite State Entropy）であり、第２復号方式はＬＺＳＳ（Lempel-Ziv-Storer-Szymanski）である。

Ｚｓｔａｎｄａｒｄでは、エントロピ符号化方式及びエントロピ復号方式（符号圧縮）はＦＳＥが規定されており、ユニバーサル符号化方式及びユニバーサル復号方式（辞書式圧縮）はＺｓｔａｎｄａｒｄのＬＺ７７（Lempel-Ziv-77）が規定されている。また、Ｄｅｆｌａｔｅでは、エントロピ符号化方式及びエントロピ復号方式はハフマン符号化方式及びハフマン復号方式が規定されており、ユニバーサル符号化方式及びユニバーサル復号方式はＬＺＳＳが規定されている。本実施形態では、Ｚｓｔａｎｄａｒｄに対応するＦＳＥとＤｅｆｌａｔｅに対応するＬＺＳＳとを混在させることによって、エントロピ符号化・復号とユニバーサル符号化・復号とで符号化・復号方式の組合せを目的に応じて任意に選択している。

本実施形態では、ハードウェア化との相性が最も良い組合せを採用している。Ｄｅｆｌａｔｅのハフマン復号方式によるとその構造上２サイクルに１バイトの復号となって復号処理速度が低下するが、ＺｓｔａｎｄａｒｄのＦＳＥによるとその構造上１サイクルに１バイトの復号となって復号処理速度を向上できる。また、ＺｓｔａｎｄａｒｄのＦＳＥによるとＤｅｆｌａｔｅのハフマン符号化方式と同程度のデータ圧縮率を実現できる。また、ＺｓｔａｎｄａｒｄのＬＺ７７によると処理内容が複雑であるためハードウェア化に伴い回路規模が増大するが、ＤｅｆｌａｔｅのＬＺＳＳによると処理内容が比較的単純であるためハードウェア化に伴う回路規模の増大を抑制できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上と回路規模の増大の抑制とを実現することが可能となる。但し、本実施形態の組合せは一例であり、これに限定されない。例えば、ＬＺＭＡ(Lempel-Ziv-Markov chain-Algorithm)に対応するＲａｎｇｅＣｏｄｅｒとＤｅｆｌａｔｅに対応するＬＺＳＳとを混在させても良い。

符号化部１１は、ソフトウェア又はハードウェアによって構成されている。本実施形態の例では、符号化部１１はハードウェアとして構成された符号化回路２０を有する。図１に示した例では、符号化回路２０は変換回路２３を有する。図２に示した例では、符号化回路２０は、ユニバーサル符号化回路２１、エントロピ符号化回路２２、及び変換回路２３を有する。

図１に示した例において、変換回路２３は、上記第２規格で規定されたエントロピ符号化方式である第１符号化方式によって符号化されたデータＤ２を、上記第１規格で規定されたエントロピ符号化方式である第２符号化方式の符号化データＤ３に変換して出力する。変換回路２３は、第１符号化方式に対応する復号回路と、第２符号化方式に対応する符号化回路とを含む。

図２に示した例において、ユニバーサル符号化回路２１は、平文データＤ０を、上記第２規格で規定されたユニバーサル符号化方式である第３符号化方式によって符号化することにより、データＤ１を出力する。エントロピ符号化回路２２は、ユニバーサル符号化回路２１から入力されたデータＤ１を、上記第２規格で規定されたエントロピ符号化方式である第１符号化方式によって符号化することにより、データＤ２を出力する。変換回路２３は、エントロピ符号化回路２２から入力されたデータＤ２を、上記第１規格で規定されたエントロピ符号化方式である第２符号化方式の符号化データＤ３に変換して出力する。

本実施形態において、例えば、第１規格はＺｓｔａｎｄａｒｄであり、第２規格はＤｅｆｌａｔｅであり、第１符号化方式はハフマン符号化方式であり、第２符号化方式はＦＳＥであり、第３符号化方式はＬＺＳＳである。かかる組合せにより、データ圧縮率の向上とハードウェアによる符号化処理の処理速度の向上と回路規模の増大の抑制とが実現されている。

図３は、変換回路２３による変換処理を模式的に示す図である。変換回路２３には、ハフマンヘッダとハフマン符号化データとを有するデータＤ２が入力される。変換回路２３は、ハフマンヘッダに基づいてハフマンテーブルを作成し、ハフマンテーブルを用いてハフマン符号化データをハフマン復号によって復号することにより、Ｌｉｔ、Ｄｉｓｔ、及びＢｉｎを含むシンボル列を生成する。変換回路２３は、シンボル列を集計することにより頻度表を作成し、頻度表に基づいてＦＳＥテーブルを作成する。変換回路２３は、頻度表をＦＳＥによって符号化することによりＦＳＥヘッダを作成し、ＦＳＥテーブルを用いてシンボル列をＦＳＥによって符号化することによりＦＳＥ符号化データを作成する。これにより、ハフマンヘッダとハフマン符号化データとを有するデータＤ２が、ＦＳＥヘッダとＦＳＥ符号化データとを有する符号化データＤ３に変換される。

図４は、符号化データＤ３の構成を示す図である。ＦＳＥ符号化データは、規定バイト数に相当する複数のブロックを有している。変換回路２３は、ＦＳＥヘッダに続けて、先頭の第１ブロックから最終の第Ｎブロックまで、第１ブロック→第２ブロック→第３ブロック→・・・→第Ｎブロックの順に複数のブロックを配列する。従来のＺｓｔａｎｄａｒｄでは、ＦＳＥヘッダに続けて、最後尾のブロックから先頭のブロックまで、第Ｎブロック→第Ｎ－１ブロック→・・・→第１ブロックの順に複数のブロックを配列する。これに対して、図４に示すようにＦＳＥヘッダに続けて先頭の第１ブロックから順に配列することにより、エントロピ復号回路３１は先頭の第１ブロックから順に復号処理を開始でき、全ブロックが揃うまで待機する必要がないため、データ転送レートを向上することが可能となる。

図５は、復号回路３０による復号処理を模式的に示す図である。また、図６は、復号回路３０の第１構成例を示す図である。ＦＳＥヘッダとＦＳＥ符号化データとを有する符号化データＤ３が、記憶部１２からバッファ回路３３を介してエントロピ復号回路３１に入力される。ＦＳＥ表演算回路３４は、演算途中式を格納するためのＳＲＡＭ３５を参照しつつ、ＦＳＥヘッダをＦＳＥによって復号することにより頻度表を作成し、頻度表に基づいてＦＳＥテーブルを作成する。エントロピ復号回路３１は、ＦＳＥテーブルを用いてＦＳＥ符号化データをＦＳＥによって復号することにより、Ｌｉｔ、Ｄｉｓｔ、及びＢｉｎを含むシンボル列を生成する。このシンボル列がデータＤ４に相当する。ユニバーサル復号回路３２は、過去データを格納するためのＳＲＡＭ３６を参照しつつ、エントロピ復号回路３１によって復号されたデータＤ４をＬＺＳＳによって復号することにより、復号データＤ５を生成する。

図７は、復号回路３０の第２構成例を示す図である。第１構成例に対して、選択回路４０～４２、エントロピ復号回路３７（第２エントロピ復号回路）、及びハフマン表演算回路３８が追加されている。エントロピ復号回路３７は、符号化データＤ３を、上記第２規格で規定されたエントロピ復号方式である第３復号方式によって復号する。本実施形態において、例えば、第３復号方式はハフマン復号方式である。符号化データＤ３のエントロピ符号化方式としてＦＳＥが採用されている場合には、選択回路４０～４２がエントロピ復号回路３１及びＦＳＥ表演算回路３４を選択することにより、ＦＳＥによるエントロピ復号が実行される。符号化データＤ３のエントロピ符号化方式としてハフマン符号化方式が採用されている場合には、選択回路４０～４２がエントロピ復号回路３７及びハフマン表演算回路３８を選択することにより、ハフマン復号方式によるエントロピ復号が実行される。ハフマン表演算回路３８は、演算途中式を格納するためのＳＲＡＭ３５を参照しつつ、ハフマンヘッダをハフマン復号方式によって復号することにより頻度表を作成し、頻度表に基づいてハフマンテーブルを作成する。エントロピ復号回路３７は、ハフマンテーブルを用いてハフマン符号化データをハフマン復号方式によって復号することにより、Ｌｉｔ、Ｄｉｓｔ、及びＢｉｎを含むシンボル列を生成する。このシンボル列がデータＤ４に相当する。

本実施形態に係るメモリシステム１によれば、第１規格に対応するエントロピ復号回路３１と第２規格に対応するユニバーサル復号回路３２とを混在させることによって、エントロピ復号とユニバーサル復号とで復号方式の組合せを目的に応じて任意に選択できる。その結果、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上とを両立することが可能となる。

また、本実施形態に係るメモリシステム１によれば、エントロピ復号にＺｓｔａｎｄａｒｄのＦＳＥを使用し、ユニバーサル復号にＤｅｆｌａｔｅのＬＺＳＳを使用することにより、データ圧縮率の向上とハードウェアによる復号処理の処理速度の向上と回路規模の増大の抑制とを実現することが可能となる。

また、本実施形態に係るメモリシステム１によれば、復号部１３のみならず符号化部１１もハードウェア化することが可能となる。

また、本実施形態に係るメモリシステム１によれば、Ｄｅｆｌａｔｅのハフマン符号をＺｓｔａｎｄａｒｄのＦＳＥに変換することにより、ハードウェアによる復号処理の処理速度の向上と回路規模の増大の抑制とを実現することが可能となる。

また、図７に示した構成によれば、エントロピ復号方式としてＦＳＥ（第１復号方式）及びハフマン復号方式（第３復号方式）のいずれかを選択して適用することが可能となる。しかも、ハフマン表演算回路３８とＦＳＥ表演算回路３４とでＳＲＡＭ３５を共有できるため、ＳＲＡＭを個別に備える場合と比較して回路規模の増大を抑制できる。

ここに開示される要素の機能は、当該開示される要素を実行するように構成された、あるいは当該開示される機能を実行するようにプログラミングされた汎用プロセッサ、専用プロセッサ、集積回路、ＡＳＩＣ（「特定用途向け集積回路」）、従来の回路構成及び／又はそれらの組み合わせを含む回路構成あるいは処理回路構成が用いられて実装されてもよい。プロセッサは、それが、その中にトランジスタ及び他の回路構成を含むとき、処理回路構成あるいは回路構成として見なされる。本開示において、回路構成、ユニットあるいは手段は、挙げられた機能を実行するハードウェア、あるいは当該機能を実行するようにプログラミングされたハードウェアである。ハードウェアは、挙げられた機能を実行するようにプログラミングされた、あるいは当該機能を実行するように構成された、ここで開示されるいかなるハードウェアあるいは既知の他のものであってもよい。ハードウェアが、あるタイプの回路構成として見なされるかもしれないプロセッサであるとき、回路構成、手段あるいはユニットは、ハードウェアとソフトウェアの組み合わせ、ハードウェアを構成するために用いられるソフトウェア及び／またはプロセッサである。

１ メモリシステム
１１ 符号化部
１２ 記憶部
１３ 復号部
２０ 符号化回路
２１ ユニバーサル符号化回路
２２ エントロピ符号化回路
２３ 変換回路
３０ 復号回路
３１ エントロピ復号回路
３２ ユニバーサル復号回路
４０～４２ 選択回路

Claims (11)

1. 符号化データを出力する符号化部と、
   前記符号化部が出力した前記符号化データを格納する記憶部と、
   前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、
   を備え、
   前記復号部は、ハードウェアとして構成された復号回路を有し、
   前記復号回路は、
   前記符号化データを、第１規格で規定されたエントロピ復号方式である第１復号方式によって復号する第１エントロピ復号回路と、
   前記第１復号方式によって復号されたデータを、前記第１規格とは異なる第２規格で規定されたユニバーサル復号方式である第２復号方式によって復号するユニバーサル復号回路と、
   を含み、
   前記第１規格はＺｓｔａｎｄａｒｄであり、
   前記第２規格はＤｅｆｌａｔｅであり、
   前記第１復号方式はＦＳＥであり、
   前記第２復号方式はＬＺＳＳである、メモリシステム。
2. 符号化データを出力する符号化部と、
   前記符号化部が出力した前記符号化データを格納する記憶部と、
   前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、
   を備え、
   前記復号部は、ハードウェアとして構成された復号回路を有し、
   前記復号回路は、
   前記符号化データを、第１規格で規定されたエントロピ復号方式である第１復号方式によって復号する第１エントロピ復号回路と、
   前記第１復号方式によって復号されたデータを、前記第１規格とは異なる第２規格で規定されたユニバーサル復号方式である第２復号方式によって復号するユニバーサル復号回路と、
   を含み、
   前記符号化部は、ハードウェアとして構成された符号化回路を有し、
   前記符号化回路は、
   前記第２規格で規定されたエントロピ符号化方式である第１符号化方式によって符号化されたデータを、前記第１規格で規定されたエントロピ符号化方式である第２符号化方式の前記符号化データに変換する変換回路
   を含む、メモリシステム。
3. 前記第１規格はＺｓｔａｎｄａｒｄであり、
   前記第２規格はＤｅｆｌａｔｅであり、
   前記第１符号化方式はハフマン符号化方式であり、
   前記第２符号化方式はＦＳＥである、請求項２に記載のメモリシステム。
4. 前記符号化回路は、
   平文データを、前記第２規格で規定されたユニバーサル符号化方式である第３符号化方式によって符号化するユニバーサル符号化回路と、
   前記第３符号化方式によって符号化されたデータを、前記第１符号化方式によって符号化するエントロピ符号化回路と、
   をさらに含む、請求項２に記載のメモリシステム。
5. 前記第１規格はＺｓｔａｎｄａｒｄであり、
   前記第２規格はＤｅｆｌａｔｅであり、
   前記第１符号化方式はハフマン符号化方式であり、
   前記第２符号化方式はＦＳＥであり、
   前記第３符号化方式はＬＺＳＳである、請求項４に記載のメモリシステム。
6. 前記符号化データは、ヘッダ及び複数のブロックを有し、
   前記変換回路は、前記ヘッダに続けて先頭ブロックから順に前記複数のブロックを配列する、請求項２に記載のメモリシステム。
7. 符号化データを出力する符号化部と、
   前記符号化部が出力した前記符号化データを格納する記憶部と、
   前記記憶部から読み出された前記符号化データを復号して復号データを生成する復号部と、
   を備え、
   前記復号部は、ハードウェアとして構成された復号回路を有し、
   前記復号回路は、
   前記符号化データを、第１規格で規定されたエントロピ復号方式である第１復号方式によって復号する第１エントロピ復号回路と、
   前記第１復号方式によって復号されたデータを、前記第１規格とは異なる第２規格で規定されたユニバーサル復号方式である第２復号方式によって復号するユニバーサル復号回路と、
   前記符号化データを、前記第２規格で規定されたエントロピ復号方式である第３復号方式によって復号する第２エントロピ復号回路と、
   前記第１エントロピ復号回路及び前記第２エントロピ復号回路の一方を選択する選択回路と、
   を含み、
   前記第１規格はＺｓｔａｎｄａｒｄであり、
   前記第２規格はＤｅｆｌａｔｅである、メモリシステム。
8. 前記第１復号方式はＦＳＥであり、
   前記第２復号方式はＬＺＳＳであり、
   前記第３復号方式はハフマン復号方式である、請求項７に記載のメモリシステム。
9. ハードウェアとして構成された復号回路であって、
   記憶部から読み出された符号化データを、第１規格で規定されたエントロピ復号方式である第１復号方式によって復号する第１エントロピ復号回路と、
   前記第１復号方式によって復号されたデータを、第１規格とは異なる第２規格で規定されたユニバーサル復号方式である第２復号方式によって復号するユニバーサル復号回路と、
   前記符号化データを、前記第２規格で規定されたエントロピ復号方式である第３復号方式によって復号する第２エントロピ復号回路と、
   前記第１エントロピ復号回路及び前記第２エントロピ復号回路の一方を選択する選択回路と、
   を備え、
   前記第１規格はＺｓｔａｎｄａｒｄであり、
   前記第２規格はＤｅｆｌａｔｅである、復号回路。
10. 符号化回路が、
    第２規格で規定されたエントロピ符号化方式である第１符号化方式によって符号化されたデータを取得し、
    取得した前記データに基づいて、シンボル列を生成し、
    前記シンボル列に基づいて、第１規格で規定されたエントロピ符号化方式である第２符号化方式の符号化データを生成し、
    前記第１規格はＺｓｔａｎｄａｒｄであり、
    前記第２規格はＤｅｆｌａｔｅである、符号化データ生成方法。
11. さらに、平文データを、前記第２規格で規定されたユニバーサル符号化方式である第３符号化方式によって符号化し、
    前記第３符号化方式によって符号化されたデータを、前記第１符号化方式によって符号化する、請求項１０に記載の符号化データ生成方法。

Images