JP2001135828A - ３−５族化合物半導体およびその製造方法 - Google Patents
３−５族化合物半導体およびその製造方法Info
- Publication number
- JP2001135828A JP2001135828A JP2000033292A JP2000033292A JP2001135828A JP 2001135828 A JP2001135828 A JP 2001135828A JP 2000033292 A JP2000033292 A JP 2000033292A JP 2000033292 A JP2000033292 A JP 2000033292A JP 2001135828 A JP2001135828 A JP 2001135828A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- nitride
- conductive material
- group
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】窒化物系化合物半導体において埋め込み電極と
して利用可能な特定のパターン形状の導電性材料を埋め
込んだ構造を実現し、ＳＩＴ等のデバイスを作製可能に
する。 【解決手段】（１）一般式ＩｎxＧａyＡｌzＮ（ただ
し、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ
≦１）で表される第１の３−５族化合物半導体と、
（２）これに接して該第１の３−５族化合物半導体表面
の一部を特定のパターン形状で被覆する導電性材料と、
（３）該導電性材料で被覆されてない該第１の３−５族
化合物半導体表面の露出部と該導電性材料に接して両者
を被覆する一般式ＩｎuＧａvＡｌwＮ（ただし、ｕ＋ｖ
＋ｗ＝１、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１）で表
される第２の３−５族化合物半導体と、からなる３−５
族化合物半導体。
して利用可能な特定のパターン形状の導電性材料を埋め
込んだ構造を実現し、ＳＩＴ等のデバイスを作製可能に
する。 【解決手段】（１）一般式ＩｎxＧａyＡｌzＮ（ただ
し、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ
≦１）で表される第１の３−５族化合物半導体と、
（２）これに接して該第１の３−５族化合物半導体表面
の一部を特定のパターン形状で被覆する導電性材料と、
（３）該導電性材料で被覆されてない該第１の３−５族
化合物半導体表面の露出部と該導電性材料に接して両者
を被覆する一般式ＩｎuＧａvＡｌwＮ（ただし、ｕ＋ｖ
＋ｗ＝１、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１）で表
される第２の３−５族化合物半導体と、からなる３−５
族化合物半導体。
Description
【０００１】
【発明の属する技術分野】本発明は、一般式ＩｎxＧａy
ＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦
ｙ≦１、０≦ｚ≦１）で表される３−５族化合物半導体
に関する。
ＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦
ｙ≦１、０≦ｚ≦１）で表される３−５族化合物半導体
に関する。
【０００２】
【従来の技術】一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ
＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）
で表される３−５族化合物半導体は、３族元素の組成に
より紫外から赤色に対応するバンドギャップが調整可能
な直接遷移型の半導体であるため、紫外から可視領域に
わたる高効率の発光素子用材料として利用可能である。
また、従来用いられているＳｉあるいはＧａＡｓなどの
半導体に比べて大きなバンドギャップを持つために、従
来の半導体では動作できないような高温においても動作
可能な、耐環境性に優れた電子素子の作製が原理的に可
能である。
＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）
で表される３−５族化合物半導体は、３族元素の組成に
より紫外から赤色に対応するバンドギャップが調整可能
な直接遷移型の半導体であるため、紫外から可視領域に
わたる高効率の発光素子用材料として利用可能である。
また、従来用いられているＳｉあるいはＧａＡｓなどの
半導体に比べて大きなバンドギャップを持つために、従
来の半導体では動作できないような高温においても動作
可能な、耐環境性に優れた電子素子の作製が原理的に可
能である。
【０００３】ところで、従来のトランジスタよりも高周
波動作が原理的に可能なデバイスといわれている静電誘
導トランジスタ（ＳＩＴ）の作製のためには、半導体結
晶内部に埋め込まれたゲート電極の作製が重要である。
波動作が原理的に可能なデバイスといわれている静電誘
導トランジスタ（ＳＩＴ）の作製のためには、半導体結
晶内部に埋め込まれたゲート電極の作製が重要である。
【０００４】従来窒化物系化合物半導体では結晶内部に
酸化珪素（ＳｉＯ2）膜を埋め込んだ構造を形成するこ
とが可能であることが知られている。酸化珪素（ＳｉＯ
2）膜マスクパターンを形成した窒化物系化合物半導体
上に窒化物系化合物半導体を再度成長させると、通常は
いわゆる選択成長がおこり、ＳｉＯ2膜マスク上では結
晶成長がおこらず、下地結晶の露出部分だけに結晶成長
がおこる。しかし選択成長の結晶成長条件を適当に選べ
ば、結晶成長部での横方向の成長速度を大きくすること
ができてＳｉＯ2膜マスクを被覆することが可能にな
る。
酸化珪素（ＳｉＯ2）膜を埋め込んだ構造を形成するこ
とが可能であることが知られている。酸化珪素（ＳｉＯ
2）膜マスクパターンを形成した窒化物系化合物半導体
上に窒化物系化合物半導体を再度成長させると、通常は
いわゆる選択成長がおこり、ＳｉＯ2膜マスク上では結
晶成長がおこらず、下地結晶の露出部分だけに結晶成長
がおこる。しかし選択成長の結晶成長条件を適当に選べ
ば、結晶成長部での横方向の成長速度を大きくすること
ができてＳｉＯ2膜マスクを被覆することが可能にな
る。
【０００５】この横方向の結晶成長を利用して異種材料
を埋め込んだ構造を作製することは、酸化珪素（ＳｉＯ
2）の他に窒化珪素でも可能なことが知られているが、
これらはいずれも絶縁体であった。すなわち電極に利用
できる導電性材料を埋め込んだ構造を作製することは、
従来できていなかった。
を埋め込んだ構造を作製することは、酸化珪素（ＳｉＯ
2）の他に窒化珪素でも可能なことが知られているが、
これらはいずれも絶縁体であった。すなわち電極に利用
できる導電性材料を埋め込んだ構造を作製することは、
従来できていなかった。
【０００６】
【発明が解決しようとする課題】本発明の目的は、窒化
物系化合物半導体において埋め込み電極として利用可能
な特定のパターン形状の導電性材料を埋め込んだ構造を
実現し、静電誘導トランジスタ（ＳＩＴ）等のデバイス
を作製可能にすることにある。
物系化合物半導体において埋め込み電極として利用可能
な特定のパターン形状の導電性材料を埋め込んだ構造を
実現し、静電誘導トランジスタ（ＳＩＴ）等のデバイス
を作製可能にすることにある。
【０００７】
【課題を解決するための手段】このような状況を見て、
本発明者らは鋭意検討した結果、窒化物系化合物半導体
の成長条件に耐える、耐熱性、耐反応性の優れた導電性
材料を選択し、導電性材料の形成、窒化物系化合物半導
体の再成長を行なうことにより、再現性よく埋め込みが
起こることを見出し本発明に至った。すなわち、本発明
は、〔１〕（１）一般式ＩｎxＧａyＡｌzＮ（ただし、
ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１）で表される第１の３−５族化合物半導体と、（２）
これに接して該第１の３−５族化合物半導体表面の一部
を特定のパターン形状で被覆する導電性材料と、（３）
該導電性材料で被覆されてない該第１の３−５族化合物
半導体表面の露出部と該導電性材料とを共に被覆する一
般式ＩｎuＧａvＡｌwＮ（ただし、ｕ＋ｖ＋ｗ＝１、０
≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１）で表される第２の
３−５族化合物半導体と、からなる３−５族化合物半導
体に係るものである また、本発明は、〔２〕第２の３−５族化合物半導体を
有機金属気相成長法またはハイドライド気相成長法によ
り成長する〔１〕に記載の３−５族化合物半導体の製造
方法に係るものである。さらに、本発明は、〔３〕特定
のパターンの導電性材料膜を形成した後、第２の３−５
族化合物半導体を成長する前に真空中または不活性雰囲
気下で熱処理する〔１〕に記載の３−５族化合物半導体
の製造方法に係るものである。
本発明者らは鋭意検討した結果、窒化物系化合物半導体
の成長条件に耐える、耐熱性、耐反応性の優れた導電性
材料を選択し、導電性材料の形成、窒化物系化合物半導
体の再成長を行なうことにより、再現性よく埋め込みが
起こることを見出し本発明に至った。すなわち、本発明
は、〔１〕（１）一般式ＩｎxＧａyＡｌzＮ（ただし、
ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦
１）で表される第１の３−５族化合物半導体と、（２）
これに接して該第１の３−５族化合物半導体表面の一部
を特定のパターン形状で被覆する導電性材料と、（３）
該導電性材料で被覆されてない該第１の３−５族化合物
半導体表面の露出部と該導電性材料とを共に被覆する一
般式ＩｎuＧａvＡｌwＮ（ただし、ｕ＋ｖ＋ｗ＝１、０
≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１）で表される第２の
３−５族化合物半導体と、からなる３−５族化合物半導
体に係るものである また、本発明は、〔２〕第２の３−５族化合物半導体を
有機金属気相成長法またはハイドライド気相成長法によ
り成長する〔１〕に記載の３−５族化合物半導体の製造
方法に係るものである。さらに、本発明は、〔３〕特定
のパターンの導電性材料膜を形成した後、第２の３−５
族化合物半導体を成長する前に真空中または不活性雰囲
気下で熱処理する〔１〕に記載の３−５族化合物半導体
の製造方法に係るものである。
【０００８】
【発明の実施の形態】本発明における一般式ＩｎxＧａy
ＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦
ｙ≦１、０≦ｚ≦１）で表される第１の３−５族化合物
半導体および一般式ＩｎuＧａvＡｌwＮ（ただし、ｕ＋
ｖ＋ｗ＝１、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１）で
表される第２の３−５族化合物半導体の成長方法として
は、ハイドライド気相成長法（以下、ＨＶＰＥ法と略記
することがある）、または有機金属気相成長法（以下、
ＭＯＶＰＥ法と略記する場合がある）が挙げられる。
ＡｌzＮ（ただし、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦
ｙ≦１、０≦ｚ≦１）で表される第１の３−５族化合物
半導体および一般式ＩｎuＧａvＡｌwＮ（ただし、ｕ＋
ｖ＋ｗ＝１、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１）で
表される第２の３−５族化合物半導体の成長方法として
は、ハイドライド気相成長法（以下、ＨＶＰＥ法と略記
することがある）、または有機金属気相成長法（以下、
ＭＯＶＰＥ法と略記する場合がある）が挙げられる。
【０００９】導電性材料をその上に成長する第１の窒化
物系化合物半導体の成長は、薄い膜でも優れた結晶品質
の得られるＭＯＶＰＥ法を用いる方がより好ましい。第
２の窒化物系化合物半導体の成長（以下、再成長という
場合がある）ではどちらの成長方法も利用可能である。
ＨＶＰＥ法は、大きな成長速度が得られるため、短時間
で良好な結晶を得ることができ、本発明における再成長
に好適に用いることができる。また、ＭＯＶＰＥ法は、
多数の基板に均一性良く結晶成長を行なうことができ、
やはり本発明の再成長に好適に用いることができる。
物系化合物半導体の成長は、薄い膜でも優れた結晶品質
の得られるＭＯＶＰＥ法を用いる方がより好ましい。第
２の窒化物系化合物半導体の成長（以下、再成長という
場合がある）ではどちらの成長方法も利用可能である。
ＨＶＰＥ法は、大きな成長速度が得られるため、短時間
で良好な結晶を得ることができ、本発明における再成長
に好適に用いることができる。また、ＭＯＶＰＥ法は、
多数の基板に均一性良く結晶成長を行なうことができ、
やはり本発明の再成長に好適に用いることができる。
【００１０】再成長を行なう条件としては、温度、圧
力、キャリアガス、原料などが挙げられる。これらの条
件については、従来より公知のものを用いることができ
る。具体的には、成長温度については、成長する該化合
物半導体の物性にも依存するが、Ｉｎを構成元素として
含まない場合には、６００℃以上１２００℃以下が好ま
しい。再成長温度が６００℃より低い場合、あるいは１
２００℃より高い場合には、再成長による良好な結晶が
得られにくい。また、該化合物半導体がＩｎを構成元素
として含む場合には、熱的安定性が低下するため、再成
長温度は、６００℃以上９００℃以下が好ましい。
力、キャリアガス、原料などが挙げられる。これらの条
件については、従来より公知のものを用いることができ
る。具体的には、成長温度については、成長する該化合
物半導体の物性にも依存するが、Ｉｎを構成元素として
含まない場合には、６００℃以上１２００℃以下が好ま
しい。再成長温度が６００℃より低い場合、あるいは１
２００℃より高い場合には、再成長による良好な結晶が
得られにくい。また、該化合物半導体がＩｎを構成元素
として含む場合には、熱的安定性が低下するため、再成
長温度は、６００℃以上９００℃以下が好ましい。
【００１１】本発明における再成長に用いることができ
る成長圧力としては、１００Ｐａ以上が挙げられる。再
成長での圧力が１００Ｐａ未満の場合、良好な結晶を得
ることが難しい。該圧力は、好ましくは５００Ｐａ以
上、さらに好ましくは１ｋＰａ以上である。なお、成長
圧力が高くなるにつれて場合、結晶性が改善される場合
があるが、一般的に結晶成長に用いるＭＯＶＰＥ装置あ
るいはＨＶＰＥ装置は、工業的にあまり高い成長圧力で
は用いられないので、再成長における成長圧力は、１０
気圧以下が好ましい。
る成長圧力としては、１００Ｐａ以上が挙げられる。再
成長での圧力が１００Ｐａ未満の場合、良好な結晶を得
ることが難しい。該圧力は、好ましくは５００Ｐａ以
上、さらに好ましくは１ｋＰａ以上である。なお、成長
圧力が高くなるにつれて場合、結晶性が改善される場合
があるが、一般的に結晶成長に用いるＭＯＶＰＥ装置あ
るいはＨＶＰＥ装置は、工業的にあまり高い成長圧力で
は用いられないので、再成長における成長圧力は、１０
気圧以下が好ましい。
【００１２】本発明における再成長に用いることができ
るキャリアガスは、水素、窒素、ヘリウム、アルゴン
等、通常のＭＯＶＰＥ法またはＨＶＰＥ法で用いられて
いるものを用いることができる。
るキャリアガスは、水素、窒素、ヘリウム、アルゴン
等、通常のＭＯＶＰＥ法またはＨＶＰＥ法で用いられて
いるものを用いることができる。
【００１３】ＭＯＶＰＥ法による３−５族化合物半導体
の製造には、以下のような原料を用いることができる。
３族原料としては、トリメチルガリウム［（ＣＨ3）3Ｇ
ａ、以下ＴＭＧと記すことがある。］、トリエチルガリ
ウム［（Ｃ2Ｈ5）3Ｇａ、以下ＴＥＧと記すことがあ
る。］等の一般式Ｒ1Ｒ2Ｒ3Ｇａ（ここで、Ｒ1、Ｒ2、
Ｒ3は、低級アルキル基を示す。）で表されるトリアル
キルガリウム；トリメチルアルミニウム［（ＣＨ3）3Ａ
ｌ］、トリエチルアルミニウム［（Ｃ2Ｈ5）3Ａｌ、以
下ＴＥＡと記すことがある。］、トリイソブチルアルミ
ニウム［（ｉ−Ｃ4Ｈ9）3Ａｌ］等の一般式Ｒ1Ｒ2Ｒ3Ａ
ｌ（ここで、Ｒ1、Ｒ2、Ｒ3は、低級アルキル基を示
す。）で表されるトリアルキルアルミニウム；トリメチ
ルアミンアラン［（ＣＨ3）3Ｎ：ＡｌＨ3］；トリメチ
ルインジウム［（ＣＨ3）3Ｉｎ、以下ＴＭＩと記すこと
がある。］、トリエチルインジウム［（Ｃ2Ｈ5）3Ｉ
ｎ］等の一般式Ｒ1Ｒ2Ｒ3Ｉｎ（ここで、Ｒ1、Ｒ2、Ｒ3
は、低級アルキル基を示す。）で表されるトリアルキル
インジウム等が挙げられる。これらは、単独でまたは混
合して用いられる。
の製造には、以下のような原料を用いることができる。
３族原料としては、トリメチルガリウム［（ＣＨ3）3Ｇ
ａ、以下ＴＭＧと記すことがある。］、トリエチルガリ
ウム［（Ｃ2Ｈ5）3Ｇａ、以下ＴＥＧと記すことがあ
る。］等の一般式Ｒ1Ｒ2Ｒ3Ｇａ（ここで、Ｒ1、Ｒ2、
Ｒ3は、低級アルキル基を示す。）で表されるトリアル
キルガリウム；トリメチルアルミニウム［（ＣＨ3）3Ａ
ｌ］、トリエチルアルミニウム［（Ｃ2Ｈ5）3Ａｌ、以
下ＴＥＡと記すことがある。］、トリイソブチルアルミ
ニウム［（ｉ−Ｃ4Ｈ9）3Ａｌ］等の一般式Ｒ1Ｒ2Ｒ3Ａ
ｌ（ここで、Ｒ1、Ｒ2、Ｒ3は、低級アルキル基を示
す。）で表されるトリアルキルアルミニウム；トリメチ
ルアミンアラン［（ＣＨ3）3Ｎ：ＡｌＨ3］；トリメチ
ルインジウム［（ＣＨ3）3Ｉｎ、以下ＴＭＩと記すこと
がある。］、トリエチルインジウム［（Ｃ2Ｈ5）3Ｉ
ｎ］等の一般式Ｒ1Ｒ2Ｒ3Ｉｎ（ここで、Ｒ1、Ｒ2、Ｒ3
は、低級アルキル基を示す。）で表されるトリアルキル
インジウム等が挙げられる。これらは、単独でまたは混
合して用いられる。
【００１４】次に、５族原料としては、アンモニア、ヒ
ドラジン、メチルヒドラジン、１，１−ジメチルヒドラ
ジン、１，２−ジメチルヒドラジン、ｔ−ブチルアミ
ン、エチレンジアミンなどが挙げられる。これらは単独
でまたは混合して用いられる。これらの原料のうち、ア
ンモニアとヒドラジンは、分子中に炭素原子を含まない
ため、半導体中への炭素の汚染が少なく好適である。
ドラジン、メチルヒドラジン、１，１−ジメチルヒドラ
ジン、１，２−ジメチルヒドラジン、ｔ−ブチルアミ
ン、エチレンジアミンなどが挙げられる。これらは単独
でまたは混合して用いられる。これらの原料のうち、ア
ンモニアとヒドラジンは、分子中に炭素原子を含まない
ため、半導体中への炭素の汚染が少なく好適である。
【００１５】３−５族化合物半導体のｎ型ドーパントと
して、Ｓｉ、Ｇｅ、Ｏが用いられる。この中で、低抵抗
のｎ型をつくりやすく、原料純度の高いものが得られる
Ｓｉが好ましい。Ｓｉのドーピング用の原料としては、
シラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、モノメチ
ルシラン（Ｓｉ（ＣＨ3）Ｈ3）などが用いられる。
して、Ｓｉ、Ｇｅ、Ｏが用いられる。この中で、低抵抗
のｎ型をつくりやすく、原料純度の高いものが得られる
Ｓｉが好ましい。Ｓｉのドーピング用の原料としては、
シラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、モノメチ
ルシラン（Ｓｉ（ＣＨ3）Ｈ3）などが用いられる。
【００１６】ＨＶＰＥ法による３−５族化合物半導体の
製造には、以下のような原料を用いることができる。３
族原料としては、金属Ｇａ、金属Ｉｎ等に塩化水素ガス
を反応させ、ＧａＣｌ、ＩｎＣｌを発生させて用いるこ
とができる。また、ＴＭＧ、ＴＥＧ等の一般式Ｒ1Ｒ2Ｒ
3Ｇａ（ここで、Ｒ1、Ｒ2、Ｒ3は、低級アルキル基を示
す。）で表されるトリアルキルガリウム；ＴＭＩ、トリ
エチルインジウム等の一般式Ｒ1Ｒ2Ｒ 3Ｉｎ（ここで、
Ｒ1、Ｒ2、Ｒ3は、低級アルキル基を示す。）で表され
るトリアルキルインジウム等を高温で塩化水素ガスと反
応させ、ＧａＣｌ、ＩｎＣｌ等を発生させて用いること
ができる。また、ジメチルガリウムクロライド（Ｇａ
（ＣＨ3）2Ｃｌ）、ジエチルガリウムクロライド（Ｇａ
（Ｃ2Ｈ5）2Ｃｌ）、ジメチルインジウムクロライド
（Ｉｎ（ＣＨ3）2Ｃｌ）、ジエチルインジウムクロライ
ド（Ｉｎ（Ｃ2Ｈ5）2Ｃｌ）等を高温で分解させ、Ｇａ
Ｃｌ、あるいはＩｎＣｌを発生させて用いることもでき
る。また、常温で安定な、ＧａＣｌ3、ＩｎＣｌ3などに
キャリアガスをバブリングしてして供給することもでき
る。これらは、単独でまたは混合して用いられる。
製造には、以下のような原料を用いることができる。３
族原料としては、金属Ｇａ、金属Ｉｎ等に塩化水素ガス
を反応させ、ＧａＣｌ、ＩｎＣｌを発生させて用いるこ
とができる。また、ＴＭＧ、ＴＥＧ等の一般式Ｒ1Ｒ2Ｒ
3Ｇａ（ここで、Ｒ1、Ｒ2、Ｒ3は、低級アルキル基を示
す。）で表されるトリアルキルガリウム；ＴＭＩ、トリ
エチルインジウム等の一般式Ｒ1Ｒ2Ｒ 3Ｉｎ（ここで、
Ｒ1、Ｒ2、Ｒ3は、低級アルキル基を示す。）で表され
るトリアルキルインジウム等を高温で塩化水素ガスと反
応させ、ＧａＣｌ、ＩｎＣｌ等を発生させて用いること
ができる。また、ジメチルガリウムクロライド（Ｇａ
（ＣＨ3）2Ｃｌ）、ジエチルガリウムクロライド（Ｇａ
（Ｃ2Ｈ5）2Ｃｌ）、ジメチルインジウムクロライド
（Ｉｎ（ＣＨ3）2Ｃｌ）、ジエチルインジウムクロライ
ド（Ｉｎ（Ｃ2Ｈ5）2Ｃｌ）等を高温で分解させ、Ｇａ
Ｃｌ、あるいはＩｎＣｌを発生させて用いることもでき
る。また、常温で安定な、ＧａＣｌ3、ＩｎＣｌ3などに
キャリアガスをバブリングしてして供給することもでき
る。これらは、単独でまたは混合して用いられる。
【００１７】次に、５族原料としては、アンモニア、ヒ
ドラジン、メチルヒドラジン、１，１−ジメチルヒドラ
ジン、１，２−ジメチルヒドラジン、ｔ−ブチルアミ
ン、エチレンジアミンなどが挙げられる。これらは単独
でまたは混合して用いられる。これらの原料のうち、ア
ンモニアとヒドラジンは、分子中に炭素原子を含まない
ため、半導体中への炭素の汚染が少なく好適である。
ドラジン、メチルヒドラジン、１，１−ジメチルヒドラ
ジン、１，２−ジメチルヒドラジン、ｔ−ブチルアミ
ン、エチレンジアミンなどが挙げられる。これらは単独
でまたは混合して用いられる。これらの原料のうち、ア
ンモニアとヒドラジンは、分子中に炭素原子を含まない
ため、半導体中への炭素の汚染が少なく好適である。
【００１８】３−５族化合物半導体のｎ型ドーパントと
して、Ｓｉ、Ｇｅ、Ｏが用いられる。この中で、低抵抗
のｎ型をつくりやすく、原料純度の高いものが得られる
Ｓｉが好ましい。Ｓｉのドーピング用の原料としては、
モノクロルシラン（ＳｉＨ3Ｃｌ）、ジクロルシラン
（ＳｉＨ2Ｃｌ2）などが用いられる。
して、Ｓｉ、Ｇｅ、Ｏが用いられる。この中で、低抵抗
のｎ型をつくりやすく、原料純度の高いものが得られる
Ｓｉが好ましい。Ｓｉのドーピング用の原料としては、
モノクロルシラン（ＳｉＨ3Ｃｌ）、ジクロルシラン
（ＳｉＨ2Ｃｌ2）などが用いられる。
【００１９】本発明に用いられる導電性材料は、再成長
時に高温の反応性ガス雰囲気にさらされるので、耐熱
性、耐反応性にすぐれたものが必要である。具体的に
は、タングステン（Ｗ）、レニウム（Ｒｅ）、モリブデ
ン（Ｍｏ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、珪素
（Ｓｉ）、金（Ａｕ）、ジルコニウム（Ｚｒ）、タンタ
ル（Ｔａ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）、ニッケ
ル（Ｎｉ）、白金（Ｐｔ）、バナジウム（Ｖ）、ハフニ
ウム（Ｈｆ）、パラジウム（Ｐｄ）、またはこれらの合
金などが挙げられる。これらの中でもタングステン
（Ｗ）が特に好ましい。また、導電性材料が化合物の例
としては、Ｗの窒化物、Ｔｉの窒化物、Ｚｒの窒化物、
Ｈｆの窒化物、Ｖの窒化物、Ｎｂの窒化物、Ｔａの窒化
物、Ｃｒの窒化物、Ｍｏの窒化物、Ｒｅの窒化物、また
はＦｅの窒化物が挙げられる。
時に高温の反応性ガス雰囲気にさらされるので、耐熱
性、耐反応性にすぐれたものが必要である。具体的に
は、タングステン（Ｗ）、レニウム（Ｒｅ）、モリブデ
ン（Ｍｏ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、珪素
（Ｓｉ）、金（Ａｕ）、ジルコニウム（Ｚｒ）、タンタ
ル（Ｔａ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）、ニッケ
ル（Ｎｉ）、白金（Ｐｔ）、バナジウム（Ｖ）、ハフニ
ウム（Ｈｆ）、パラジウム（Ｐｄ）、またはこれらの合
金などが挙げられる。これらの中でもタングステン
（Ｗ）が特に好ましい。また、導電性材料が化合物の例
としては、Ｗの窒化物、Ｔｉの窒化物、Ｚｒの窒化物、
Ｈｆの窒化物、Ｖの窒化物、Ｎｂの窒化物、Ｔａの窒化
物、Ｃｒの窒化物、Ｍｏの窒化物、Ｒｅの窒化物、また
はＦｅの窒化物が挙げられる。
【００２０】本発明における導電性材料の形成方法とし
ては、蒸着法、スパッタ法、化学気相堆積法（ＣＶＤ
法）、メッキ等、公知のものを用いることができる。タ
ングステン（Ｗ）の場合、製膜性に優れたスパッタ法お
よび蒸着法が好ましい。また、単体の材料の薄膜を形成
した後、これを化学反応で所望の導電性化合物材料とし
てもよい。具体例としては、タングステンの薄膜を形成
後、アンモニアを含む雰囲気で熱処理することで、窒化
タングステンとする方法が挙げられる。あるいは、窒素
を含む雰囲気中でタングステンをターゲットとしてスパ
ッタリングすることで、窒化タングステン層を形成する
こともできる。また、ＳｉＯ2などの絶縁材料、あるい
は再成長条件で安定でないものの上に本発明における導
電性材料を積層して用いることもできる。また、本発明
に用いる導電性材料によっては、再成長後に下地層に窪
みが生じ、平坦性が悪化する場合がある。このような場
合には、下地層に窪みを生じることが少ないマスク材料
上に、本発明の導電性材料を積層してもよい。具体的に
は、ＳｉＯ2とＷを積層した構造が挙げられる。
ては、蒸着法、スパッタ法、化学気相堆積法（ＣＶＤ
法）、メッキ等、公知のものを用いることができる。タ
ングステン（Ｗ）の場合、製膜性に優れたスパッタ法お
よび蒸着法が好ましい。また、単体の材料の薄膜を形成
した後、これを化学反応で所望の導電性化合物材料とし
てもよい。具体例としては、タングステンの薄膜を形成
後、アンモニアを含む雰囲気で熱処理することで、窒化
タングステンとする方法が挙げられる。あるいは、窒素
を含む雰囲気中でタングステンをターゲットとしてスパ
ッタリングすることで、窒化タングステン層を形成する
こともできる。また、ＳｉＯ2などの絶縁材料、あるい
は再成長条件で安定でないものの上に本発明における導
電性材料を積層して用いることもできる。また、本発明
に用いる導電性材料によっては、再成長後に下地層に窪
みが生じ、平坦性が悪化する場合がある。このような場
合には、下地層に窪みを生じることが少ないマスク材料
上に、本発明の導電性材料を積層してもよい。具体的に
は、ＳｉＯ2とＷを積層した構造が挙げられる。
【００２１】スパッタ法で製膜する場合、スパッタ装置
に試料をセットして、真空中で熱処理した後に製膜する
ことにより再成長時の導電性材料膜の耐久性が向上し本
発明の効果がより大きい場合がある。好ましい熱処理温
度は、２００℃以上５００℃以下であり、好ましい熱処
理時間は、熱処理温度によって変わるが、４００℃の場
合の例では５分以上１時間以下である。
に試料をセットして、真空中で熱処理した後に製膜する
ことにより再成長時の導電性材料膜の耐久性が向上し本
発明の効果がより大きい場合がある。好ましい熱処理温
度は、２００℃以上５００℃以下であり、好ましい熱処
理時間は、熱処理温度によって変わるが、４００℃の場
合の例では５分以上１時間以下である。
【００２２】導電性材料の好ましい膜厚は、用いる材料
によって異なるが、概ね２ｎｍ以上５μｍ以下である。
該膜厚は、タングステン（Ｗ）の場合、５ｎｍ以上１０
０ｎｍ以下が好ましい。該膜厚が５ｎｍ未満の場合に
は、再成長時の雰囲気により化学変化を受け消失する場
合があるので好ましくなく、１００ｎｍより厚い場合に
は剥がれやすくなりやはり好ましくない。
によって異なるが、概ね２ｎｍ以上５μｍ以下である。
該膜厚は、タングステン（Ｗ）の場合、５ｎｍ以上１０
０ｎｍ以下が好ましい。該膜厚が５ｎｍ未満の場合に
は、再成長時の雰囲気により化学変化を受け消失する場
合があるので好ましくなく、１００ｎｍより厚い場合に
は剥がれやすくなりやはり好ましくない。
【００２３】導電性材料膜を特定の形状にパターニング
するには、公知のフォトリソグラフィ法を利用して行な
うことができる。タングステン（Ｗ）の場合には、スパ
ッタ法で形成したタングステン膜上にフォトリソグラフ
ィ法によってフォトレジストパターンを形成し、例えば
過酸化水素（Ｈ2Ｏ2）およびフッ酸と硝酸の１：１の混
合酸でエッチングすることによりパターン形成をするこ
とができる。
するには、公知のフォトリソグラフィ法を利用して行な
うことができる。タングステン（Ｗ）の場合には、スパ
ッタ法で形成したタングステン膜上にフォトリソグラフ
ィ法によってフォトレジストパターンを形成し、例えば
過酸化水素（Ｈ2Ｏ2）およびフッ酸と硝酸の１：１の混
合酸でエッチングすることによりパターン形成をするこ
とができる。
【００２４】本発明で用いる形状のパターンとしては、
公知のものを用いることができる。具体的には被覆部ま
たは開口部が一定幅のストライプ状のもの；円形、多角
形状に下地結晶を露出（または被覆）させたもの；円形
リング、多角形リング状に下地結晶を露出（または被
覆）させたものなどが挙げられる。中でもストライプ状
のパターンを用いると本発明における埋め込み構造が再
現性よく作製できるので好ましい。
公知のものを用いることができる。具体的には被覆部ま
たは開口部が一定幅のストライプ状のもの；円形、多角
形状に下地結晶を露出（または被覆）させたもの；円形
リング、多角形リング状に下地結晶を露出（または被
覆）させたものなどが挙げられる。中でもストライプ状
のパターンを用いると本発明における埋め込み構造が再
現性よく作製できるので好ましい。
【００２５】ストライプ状パターンは、導電性材料膜
（マスク）部分の幅と下地結晶の露出部分の幅の和（す
なわち周期）と、導電性材料膜（マスク）部分の幅の２
つで規定できる。本発明における埋め込み構造を再現性
よく作製させるためには、特に導電性材料膜（マスク）
部分の幅の制御が重要であり、好ましい導電性材料膜
（マスク）部分の幅は、０．０５μｍ以上２０μｍ以下
である。０．０５μｍより小さい幅は作製するのが困難
で実用的ではなく、２０μｍより大きいと埋め込みに要
する時間が長くなりすぎてやはり実用的ではない。
（マスク）部分の幅と下地結晶の露出部分の幅の和（す
なわち周期）と、導電性材料膜（マスク）部分の幅の２
つで規定できる。本発明における埋め込み構造を再現性
よく作製させるためには、特に導電性材料膜（マスク）
部分の幅の制御が重要であり、好ましい導電性材料膜
（マスク）部分の幅は、０．０５μｍ以上２０μｍ以下
である。０．０５μｍより小さい幅は作製するのが困難
で実用的ではなく、２０μｍより大きいと埋め込みに要
する時間が長くなりすぎてやはり実用的ではない。
【００２６】導電性材料膜（マスク）のストライプの方
向としては、窒化物系化合物半導体結晶の＜１−１００
＞、および＜１１−２０＞方向およびこれらに結晶学的
に等価な方向が好ましい。＜１−１００＞方向に結晶学
的に等価な方向とは＜−１１００＞、＜１０−１０＞、
＜−１０１０＞、＜０１−１０＞、＜０−１１０＞であ
り、これらは（０００１）面内に含まれ互いに６０°の
角度をなしている。また＜１１−２０＞方向に結晶学的
に等価な方向とは、＜−１−１２０＞、＜１−２１０
＞、＜−１２−１０＞、＜−２１１０＞、＜２−１−１
０＞であり、これらも（０００１）面内に含まれ、互い
に６０°の角度をなしている。＜１−１００＞に結晶学
的に等価な方向群と＜１１−２０＞に結晶学的に等価な
方向群とは、互いに３０°角度がずれている。従って
（０００１）面内に３０°ごとに好ましい方向がある。
向としては、窒化物系化合物半導体結晶の＜１−１００
＞、および＜１１−２０＞方向およびこれらに結晶学的
に等価な方向が好ましい。＜１−１００＞方向に結晶学
的に等価な方向とは＜−１１００＞、＜１０−１０＞、
＜−１０１０＞、＜０１−１０＞、＜０−１１０＞であ
り、これらは（０００１）面内に含まれ互いに６０°の
角度をなしている。また＜１１−２０＞方向に結晶学的
に等価な方向とは、＜−１−１２０＞、＜１−２１０
＞、＜−１２−１０＞、＜−２１１０＞、＜２−１−１
０＞であり、これらも（０００１）面内に含まれ、互い
に６０°の角度をなしている。＜１−１００＞に結晶学
的に等価な方向群と＜１１−２０＞に結晶学的に等価な
方向群とは、互いに３０°角度がずれている。従って
（０００１）面内に３０°ごとに好ましい方向がある。
【００２７】＜１−１００＞に結晶学的に等価な方向に
導電性材料膜（マスク）のストライプを作製した場合に
は、横方向の成長速度が最大になり、マスクの埋め込み
を最も短時間で行なうことができる。一方、＜１１−２
０＞に結晶学的に等価な方向に導電性材料膜（マスク）
のストライプを作製した場合には、横方向の成長速度は
最小になるので埋め込みに長時間を要するが、横方向成
長時の成長面（ファセット）が平坦である特徴があり、
結晶欠陥の少ない品質のよい結晶を作ることができる。
導電性材料膜（マスク）のストライプを作製した場合に
は、横方向の成長速度が最大になり、マスクの埋め込み
を最も短時間で行なうことができる。一方、＜１１−２
０＞に結晶学的に等価な方向に導電性材料膜（マスク）
のストライプを作製した場合には、横方向の成長速度は
最小になるので埋め込みに長時間を要するが、横方向成
長時の成長面（ファセット）が平坦である特徴があり、
結晶欠陥の少ない品質のよい結晶を作ることができる。
【００２８】導電性材料膜（マスク）のストライプの方
向の上記の方向からのずれが大きくなると、横方向成長
時の成長面に凹凸ができ、結晶品質が劣るものができる
場合がある。ずれの範囲は小さいほどよいが、上記の好
ましい方向からのずれが１０°以下であることが好まし
く、より好ましくは５°以下である。
向の上記の方向からのずれが大きくなると、横方向成長
時の成長面に凹凸ができ、結晶品質が劣るものができる
場合がある。ずれの範囲は小さいほどよいが、上記の好
ましい方向からのずれが１０°以下であることが好まし
く、より好ましくは５°以下である。
【００２９】導電性材料膜（マスク）のストライプを形
成した試料の上に再成長を行なう際に、真空中または不
活性雰囲気中で熱処理を行ない、しかる後に公知の成長
条件で窒化物系化合物半導体の再成長を行なうことによ
り、再成長時の導電性材料膜の耐久性が向上し、本発明
における埋め込み構造をより再現性よく作製することが
できるようになる。
成した試料の上に再成長を行なう際に、真空中または不
活性雰囲気中で熱処理を行ない、しかる後に公知の成長
条件で窒化物系化合物半導体の再成長を行なうことによ
り、再成長時の導電性材料膜の耐久性が向上し、本発明
における埋め込み構造をより再現性よく作製することが
できるようになる。
【００３０】熱処理温度は、使用する導電性材料によっ
て変わるが、概ね３００℃以上１０００℃以下が好まし
い。また、熱処理時間は１分以上６０分以下が好まし
い。該熱処理温度が３００℃よりも低い場合には再成長
時の導電性材料膜の耐久性の向上効果が小さい場合があ
り、１０００℃よりも高い場合には導電性材料膜が剥が
れやすくなる場合がある。
て変わるが、概ね３００℃以上１０００℃以下が好まし
い。また、熱処理時間は１分以上６０分以下が好まし
い。該熱処理温度が３００℃よりも低い場合には再成長
時の導電性材料膜の耐久性の向上効果が小さい場合があ
り、１０００℃よりも高い場合には導電性材料膜が剥が
れやすくなる場合がある。
【００３１】次に、本発明の３−５族化合物半導体を利
用して作製できる素子の例として、図１に示す静電誘導
トランジスタ（ＳＩＴ）について説明する。
用して作製できる素子の例として、図１に示す静電誘導
トランジスタ（ＳＩＴ）について説明する。
【００３２】サファイア基板１上に、Ｓｉドープｎ+型
ＧａＮ層２、Ｓｉドープｎ-型ＧａＮ層３の積層構造か
らなる第１の３−５族化合物半導体４を成長する。次
に、タングステン（Ｗ）をスパッタ法で形成した後、第
１の３−５族化合物半導体の結晶方位＜１−１００＞方
向のストライプ状電極８を、フォトリソグラフィの手法
によって形成する。ストライプ状電極８は広い面積を有
するゲート電極９に連結している。ストライプ状電極を
形成した試料の上に、Ｓｉドープｎ-型ＧａＮ層５、お
よびＳｉドープｎ+型ＧａＮ層６の積層構造からなる第
２の３−５族化合物半導体７を成長する。この成長によ
ってタングステン（Ｗ）電極８の埋め込み構造ができ
る。なお、広い面積を有するゲート電極９は、再成長に
よっても埋め込まれることはなく、このまま取り出し電
極として利用できる場合がある。
ＧａＮ層２、Ｓｉドープｎ-型ＧａＮ層３の積層構造か
らなる第１の３−５族化合物半導体４を成長する。次
に、タングステン（Ｗ）をスパッタ法で形成した後、第
１の３−５族化合物半導体の結晶方位＜１−１００＞方
向のストライプ状電極８を、フォトリソグラフィの手法
によって形成する。ストライプ状電極８は広い面積を有
するゲート電極９に連結している。ストライプ状電極を
形成した試料の上に、Ｓｉドープｎ-型ＧａＮ層５、お
よびＳｉドープｎ+型ＧａＮ層６の積層構造からなる第
２の３−５族化合物半導体７を成長する。この成長によ
ってタングステン（Ｗ）電極８の埋め込み構造ができ
る。なお、広い面積を有するゲート電極９は、再成長に
よっても埋め込まれることはなく、このまま取り出し電
極として利用できる場合がある。
【００３３】次に、ドライエッチング法によって、一部
をＳｉドープｎ+型ＧａＮ層２まで掘り、Ｓｉドープｎ+
型ＧａＮ層２を露出させる。露出したＳｉドープｎ+型
ＧａＮ層２の上に電極１１、さらに再成長表面に露出し
ているＳｉドープｎ+型ＧａＮ層６の上に電極１０を形
成する。
をＳｉドープｎ+型ＧａＮ層２まで掘り、Ｓｉドープｎ+
型ＧａＮ層２を露出させる。露出したＳｉドープｎ+型
ＧａＮ層２の上に電極１１、さらに再成長表面に露出し
ているＳｉドープｎ+型ＧａＮ層６の上に電極１０を形
成する。
【００３４】この構造では、上から（または下から）ソ
ース電極、ゲート電極、ドレイン電極として利用でき
る。タングステン（Ｗ）は、窒化物系化合物半導体に対
してショットキー特性を示すので、このままゲート電極
として利用できる。ゲート電圧を調整することにより、
埋め込まれたストライプ状のタングステン（Ｗ）電極の
周囲の電荷空乏層の厚さを変化させ、電子の走行チャン
ネルの断面積が変化し、電流のオン・オフ制御ができ
る。すなわちゲート電圧により、ソース・ドレイン間の
電流が変調され、デバイスは３端子動作をする。
ース電極、ゲート電極、ドレイン電極として利用でき
る。タングステン（Ｗ）は、窒化物系化合物半導体に対
してショットキー特性を示すので、このままゲート電極
として利用できる。ゲート電圧を調整することにより、
埋め込まれたストライプ状のタングステン（Ｗ）電極の
周囲の電荷空乏層の厚さを変化させ、電子の走行チャン
ネルの断面積が変化し、電流のオン・オフ制御ができ
る。すなわちゲート電圧により、ソース・ドレイン間の
電流が変調され、デバイスは３端子動作をする。
【００３５】次にＳＩＴを動作させるための各層の層
厚、物性の好ましい範囲に関して説明する。電子走行チ
ャンネルに利用される、Ｓｉドープｎー型ＧａＮ層３、
５のキャリア濃度は、ストライプ状タングステン（Ｗ）
電極の間隔に応じて適当な範囲があり、ストライプの間
隔が大きくなるに従い、キャリア濃度を小さくする必要
がある。好ましいストライプの間隔は、０．１μｍ以上
５μｍ以下であり、これに応じて好ましいキャリア濃度
は、２×１０18から１×１０15ｃｍ-3まで変化する。Ｓ
ｉドープｎ+型ＧａＮ層２および６は、それぞれ電極１
１および１０に対するコンタクト層として作用するの
で、そのキャリア濃度は、十分なオーミック電極特性を
得るために結晶性を損なわない範囲で高い方が良い。該
キャリア濃度は好ましくは１×１０17ｃｍ-3以上１×１
０21ｃｍ-3以下であり、より好ましくは１×１０18ｃｍ
-3以上１×１０20ｃｍ-3以下である。
厚、物性の好ましい範囲に関して説明する。電子走行チ
ャンネルに利用される、Ｓｉドープｎー型ＧａＮ層３、
５のキャリア濃度は、ストライプ状タングステン（Ｗ）
電極の間隔に応じて適当な範囲があり、ストライプの間
隔が大きくなるに従い、キャリア濃度を小さくする必要
がある。好ましいストライプの間隔は、０．１μｍ以上
５μｍ以下であり、これに応じて好ましいキャリア濃度
は、２×１０18から１×１０15ｃｍ-3まで変化する。Ｓ
ｉドープｎ+型ＧａＮ層２および６は、それぞれ電極１
１および１０に対するコンタクト層として作用するの
で、そのキャリア濃度は、十分なオーミック電極特性を
得るために結晶性を損なわない範囲で高い方が良い。該
キャリア濃度は好ましくは１×１０17ｃｍ-3以上１×１
０21ｃｍ-3以下であり、より好ましくは１×１０18ｃｍ
-3以上１×１０20ｃｍ-3以下である。
【００３６】ソース電極とドレイン電極は、オーミック
電極であることが好ましい。ｎ型ＧａＮに対するオーミ
ック電極材料としては、Ａｌ、Ｉｎ、ＴｉＡｕ、ＴｉＡ
ｌＣｒＡｕ等を好適に用いることができる。
電極であることが好ましい。ｎ型ＧａＮに対するオーミ
ック電極材料としては、Ａｌ、Ｉｎ、ＴｉＡｕ、ＴｉＡ
ｌＣｒＡｕ等を好適に用いることができる。
【００３７】本発明においてはパターンの作製条件、熱
処理条件、再成長条件によっては再成長後に第１の３−
５族化合物半導体４に窪みが発生する場合がある。Ｇａ
Ｎ層３をＧａＡｌＮ層またはＧａＮ層上にＧａＡｌＮを
積層した構造とすることにより再成長後に発生する窪み
を低減することができる。ただし、ＧａＡｌＮ層のＡｌ
Ｎ混晶比および膜厚は結晶品質を低下させることがな
く、ＳＩＴを作製した場合、素子の性能を損なうことの
ない範囲とする。具体的なＡｌＮ混晶比の範囲としては
１％以上、好ましくは５％以上が挙げられる。ただし、
ＡｌＮ混晶比が高い場合、絶縁性になる傾向があるた
め、素子としての特性を低下させないＡｌＮ混晶比の範
囲としてはとしては、６０％以下、好ましくは４０％以
下が挙げられる。また、具体的なＧａＡｌＮ層の層厚の
範囲としては０．３ｎｍ以上、好ましくは１ｎｍ以上が
挙げられる。ただし、ＧａＡｌＮ層の層厚が厚い場合、
絶縁性になる傾向があるため、素子としての特性を低下
させないＧａＡｌＮ層の層厚の範囲としては、５μｍ以
下、好ましくは３μｍ以下が挙げられる。
処理条件、再成長条件によっては再成長後に第１の３−
５族化合物半導体４に窪みが発生する場合がある。Ｇａ
Ｎ層３をＧａＡｌＮ層またはＧａＮ層上にＧａＡｌＮを
積層した構造とすることにより再成長後に発生する窪み
を低減することができる。ただし、ＧａＡｌＮ層のＡｌ
Ｎ混晶比および膜厚は結晶品質を低下させることがな
く、ＳＩＴを作製した場合、素子の性能を損なうことの
ない範囲とする。具体的なＡｌＮ混晶比の範囲としては
１％以上、好ましくは５％以上が挙げられる。ただし、
ＡｌＮ混晶比が高い場合、絶縁性になる傾向があるた
め、素子としての特性を低下させないＡｌＮ混晶比の範
囲としてはとしては、６０％以下、好ましくは４０％以
下が挙げられる。また、具体的なＧａＡｌＮ層の層厚の
範囲としては０．３ｎｍ以上、好ましくは１ｎｍ以上が
挙げられる。ただし、ＧａＡｌＮ層の層厚が厚い場合、
絶縁性になる傾向があるため、素子としての特性を低下
させないＧａＡｌＮ層の層厚の範囲としては、５μｍ以
下、好ましくは３μｍ以下が挙げられる。
【００３８】
【実施例】実施例１ まず下地結晶を次のようにして作製した。ＭＯＶＰＥ法
により基板であるサファイア（０００１）面上に、バッ
ファ層としてＧａＮを５５０℃で５０ｎｍ成長し、さら
にＧａＮを約１１００℃で４μｍ成長した。この下地結
晶試料を、スパッタ装置にセットし、真空中で４００℃
３０分の熱処理を行なったのち、タングステン（Ｗ）を
スパッタ法により２０ｎｍ成膜した。通常のフォトリソ
グラフィ法を用いて、＜１−１００＞方向にマスク幅５
μｍ、開口部幅５μｍとなるフォトレジストパターンを
形成し、次に湿式エッチングによってタングステン
（Ｗ）の不要部分を除去し、タングステン（Ｗ）のスト
ライプパターンを作製した。次に、この試料をＨＶＰＥ
装置にセットし、真空中で６００℃１０分間の熱処理を
行なった後、窒素をキャリアガスに用いてＨＶＰＥ法に
より再成長を３５μｍ行なった。再成長により得られた
結晶は、鏡面状の表面であり、タングステン（Ｗ）のス
トライプパターンが埋め込まれた構造が作製できた。
により基板であるサファイア（０００１）面上に、バッ
ファ層としてＧａＮを５５０℃で５０ｎｍ成長し、さら
にＧａＮを約１１００℃で４μｍ成長した。この下地結
晶試料を、スパッタ装置にセットし、真空中で４００℃
３０分の熱処理を行なったのち、タングステン（Ｗ）を
スパッタ法により２０ｎｍ成膜した。通常のフォトリソ
グラフィ法を用いて、＜１−１００＞方向にマスク幅５
μｍ、開口部幅５μｍとなるフォトレジストパターンを
形成し、次に湿式エッチングによってタングステン
（Ｗ）の不要部分を除去し、タングステン（Ｗ）のスト
ライプパターンを作製した。次に、この試料をＨＶＰＥ
装置にセットし、真空中で６００℃１０分間の熱処理を
行なった後、窒素をキャリアガスに用いてＨＶＰＥ法に
より再成長を３５μｍ行なった。再成長により得られた
結晶は、鏡面状の表面であり、タングステン（Ｗ）のス
トライプパターンが埋め込まれた構造が作製できた。
【００３９】実施例２ タングステン（Ｗ）のストライプパターンがマスク幅３
μｍ、開口部幅３μｍであることを除いて、実施例１と
同様の方法でタングステン（Ｗ）のストライプパターン
を作製した。次に、この試料をＭＯＶＰＥ装置にセット
し、真空中で６００℃１０分間の熱処理を行なった後、
ＭＯＶＰＥ法により再成長を約７μｍ行なった。再成長
により得られた結晶は、鏡面状の表面であり、タングス
テン（Ｗ）のストライプパターンが埋め込まれた構造が
作製できた。
μｍ、開口部幅３μｍであることを除いて、実施例１と
同様の方法でタングステン（Ｗ）のストライプパターン
を作製した。次に、この試料をＭＯＶＰＥ装置にセット
し、真空中で６００℃１０分間の熱処理を行なった後、
ＭＯＶＰＥ法により再成長を約７μｍ行なった。再成長
により得られた結晶は、鏡面状の表面であり、タングス
テン（Ｗ）のストライプパターンが埋め込まれた構造が
作製できた。
【００４０】実施例３ タングステン（Ｗ）のストライプパターンの方向が＜１
１−２０＞であることを除いては実施例２と同様の方法
でタングステン（Ｗ）のストライプパターンの作製、Ｍ
ＯＶＰＥ法による再成長を行なった。再成長により得ら
れた結晶は鏡面状の表面であり、タングステン（Ｗ）の
ストライプパターンが埋め込まれた構造が作製できた。
１−２０＞であることを除いては実施例２と同様の方法
でタングステン（Ｗ）のストライプパターンの作製、Ｍ
ＯＶＰＥ法による再成長を行なった。再成長により得ら
れた結晶は鏡面状の表面であり、タングステン（Ｗ）の
ストライプパターンが埋め込まれた構造が作製できた。
【００４１】実施例４ タングステン（Ｗ）のパターンが直径２００μｍの円形
および膜厚が５０ｎｍであることを除いて実施例１と同
様の方法でタングステンパターンを作製した。この試料
を真空中および窒素中で６００℃および９００℃におい
て熱処理を行なった。いずれの場合も、熱処理なしのも
のより、大幅に整流特性が向上した。さらに、同じ熱処
理温度なら窒素中よりも真空中が、同じ熱処理雰囲気な
ら６００℃よりも９００℃の方が良い整流特性が確認さ
れた。結果を図２に示す。
および膜厚が５０ｎｍであることを除いて実施例１と同
様の方法でタングステンパターンを作製した。この試料
を真空中および窒素中で６００℃および９００℃におい
て熱処理を行なった。いずれの場合も、熱処理なしのも
のより、大幅に整流特性が向上した。さらに、同じ熱処
理温度なら窒素中よりも真空中が、同じ熱処理雰囲気な
ら６００℃よりも９００℃の方が良い整流特性が確認さ
れた。結果を図２に示す。
【００４２】実施例５ 実施例１と同様にＧａＮを４μｍ成長し、さらにＧａＡ
ｌＮを成長した。この層のＡｌＮ混晶比は、約１５％、
厚さは３０ｎｍである。この上にタングステン（Ｗ）を
電子ビーム蒸着により成膜し、通常のリソグラフィー法
を用いてストライプ状パターンを作製した。ストライプ
方向は＜１-１００＞方向、ストライプ幅およびストラ
イプ間隔は、ともに５μｍである。次に、ＭＯＶＰＥ法
により再成長を行なった。成長圧力は、４０ｋＰａであ
り、成長膜厚は約３μｍであった。再成長により得られ
た結晶の表面は、鏡面状であった。実施例１および本実
施例で得られた試料をストライプパターンと垂直方向に
劈開を行い、断面を走査電子顕微鏡で観察したところ、
実施例１で得られた試料には下地結晶に損傷が確認でき
る部分があったが、実施例５で得られた試料では下地結
晶に損傷は確認されなかった。
ｌＮを成長した。この層のＡｌＮ混晶比は、約１５％、
厚さは３０ｎｍである。この上にタングステン（Ｗ）を
電子ビーム蒸着により成膜し、通常のリソグラフィー法
を用いてストライプ状パターンを作製した。ストライプ
方向は＜１-１００＞方向、ストライプ幅およびストラ
イプ間隔は、ともに５μｍである。次に、ＭＯＶＰＥ法
により再成長を行なった。成長圧力は、４０ｋＰａであ
り、成長膜厚は約３μｍであった。再成長により得られ
た結晶の表面は、鏡面状であった。実施例１および本実
施例で得られた試料をストライプパターンと垂直方向に
劈開を行い、断面を走査電子顕微鏡で観察したところ、
実施例１で得られた試料には下地結晶に損傷が確認でき
る部分があったが、実施例５で得られた試料では下地結
晶に損傷は確認されなかった。
【００４３】実施例６ 実施例１と同様にＧａＮを４μｍ成長した。この下地結
晶にＳｉＯ2をスパッタ法により５０〜７０ｎｍ成膜
し、引き続きタングステン（Ｗ）をスパッタ法にて５０
ｎｍ成膜した。これを通常のリソグラフィー法を用いて
ストライプパターンを作製した。ストライプ方向は、＜
１−１００＞および＜１１−２０＞方向である。ストラ
イプ幅およびストライプ間隔は、ともに３μｍである。
次に、常圧ＭＯＶＰＥ法により再成長を行なった。再成
長膜厚は、約８μｍである。得られた結晶は、鏡面状の
表面であり、タングステンストライプパターンの埋め込
まれた構造が作製できた。実施例１のＷのみをマスクと
したものでは、マスク下部に窪みの生じた部分が見られ
たが、本実施例の積層構造によるマスクの場合には、い
ずれのストライプ方向のマスクを用いたものでもマスク
下部の窪みの発生は大幅に低減された。
晶にＳｉＯ2をスパッタ法により５０〜７０ｎｍ成膜
し、引き続きタングステン（Ｗ）をスパッタ法にて５０
ｎｍ成膜した。これを通常のリソグラフィー法を用いて
ストライプパターンを作製した。ストライプ方向は、＜
１−１００＞および＜１１−２０＞方向である。ストラ
イプ幅およびストライプ間隔は、ともに３μｍである。
次に、常圧ＭＯＶＰＥ法により再成長を行なった。再成
長膜厚は、約８μｍである。得られた結晶は、鏡面状の
表面であり、タングステンストライプパターンの埋め込
まれた構造が作製できた。実施例１のＷのみをマスクと
したものでは、マスク下部に窪みの生じた部分が見られ
たが、本実施例の積層構造によるマスクの場合には、い
ずれのストライプ方向のマスクを用いたものでもマスク
下部の窪みの発生は大幅に低減された。
【００４４】実施例７ 実施例１と同様にＧａＮを４μｍ成長した。この下地結
晶にＷを電子ビーム蒸着により２０ｎｍ成膜した。この
試料を水素中４００℃で１０分保持し、つぎに水素・ア
ンモニア混合ガス中６００℃で５分保持した後、さらに
水素・アンモニア混合ガス中で９５０℃まで昇温した
後、すぐに冷却を行なった。この試料の表面をＸＰＳ
（Ｘ線光電子分光法）により元素分析したところ、Ｗ層
中に均一に窒化タングステン層が形成されていることが
確認された。こうして得られたマスク材料をパターニン
グし、実施例１と同様にして再成長を行なったところ、
実施例１と同様の良好な埋め込み構造が形成された。
晶にＷを電子ビーム蒸着により２０ｎｍ成膜した。この
試料を水素中４００℃で１０分保持し、つぎに水素・ア
ンモニア混合ガス中６００℃で５分保持した後、さらに
水素・アンモニア混合ガス中で９５０℃まで昇温した
後、すぐに冷却を行なった。この試料の表面をＸＰＳ
（Ｘ線光電子分光法）により元素分析したところ、Ｗ層
中に均一に窒化タングステン層が形成されていることが
確認された。こうして得られたマスク材料をパターニン
グし、実施例１と同様にして再成長を行なったところ、
実施例１と同様の良好な埋め込み構造が形成された。
【００４５】本実施例において、アンモニアを含む処理
する雰囲気としては、水素とアンモニアの混合ガス以外
にも、アンモニアと不活性ガスの混合ガスを用いてもよ
い。また、実施例１と同様にして成長したＧａＮ層上
に、タングステンをターゲットとして、窒素とアルゴン
の１：１の体積混合比の雰囲気中でスパッタリングを行
なうことで５０ｎｍ堆積した窒化タングステン層を用い
ても同様の結果が得られた。本実施例で述べた窒化タン
グステンは、ＧａＮ層に対してショットキー接合を形成
する電極として作用した。
する雰囲気としては、水素とアンモニアの混合ガス以外
にも、アンモニアと不活性ガスの混合ガスを用いてもよ
い。また、実施例１と同様にして成長したＧａＮ層上
に、タングステンをターゲットとして、窒素とアルゴン
の１：１の体積混合比の雰囲気中でスパッタリングを行
なうことで５０ｎｍ堆積した窒化タングステン層を用い
ても同様の結果が得られた。本実施例で述べた窒化タン
グステンは、ＧａＮ層に対してショットキー接合を形成
する電極として作用した。
【００４６】
【発明の効果】本発明によれば、導電性材料膜のパター
ンを窒化物系化合物半導体中に埋め込んだ構造を作製で
きる。これにより静電誘導トランジスタ（ＳＩＴ）など
の電子デバイスをはじめ複合型のオプトエレクトロニク
スデバイスも作製できるのでその工業的価値はきわめて
高い。
ンを窒化物系化合物半導体中に埋め込んだ構造を作製で
きる。これにより静電誘導トランジスタ（ＳＩＴ）など
の電子デバイスをはじめ複合型のオプトエレクトロニク
スデバイスも作製できるのでその工業的価値はきわめて
高い。
【図１】本発明における埋め込み構造を用いた静電誘導
トランジスタの構造例を示す図
トランジスタの構造例を示す図
【図２】本発明における電極のアニール処理によるショ
ットキー性改善の効果の例を示す図
ットキー性改善の効果の例を示す図
１．．．基板 ２．．．ｎ+ＧａＮ ３．．．ｎ-ＧａＮ ４．．．第１の３−５族化合物半導体 ５．．．ｎ-ＧａＮ ６．．．ｎ+ＧａＮ ７．．．第２の３−５族化合物半導体 ８．．．埋め込まれたストライプ状ゲート電極 ９．．．ゲート電極 １０．．．電極 １１．．．電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平松 和政 三重県四日市市芝田１−４−22 (72)発明者 三宅 秀人 三重県久居市野村町372番地303 (72)発明者 小野 善伸 茨城県つくば市北原６ 住友化学工業株式 会社内 (72)発明者 前田 尚良 茨城県つくば市北原６ 住友化学工業株式 会社内 Ｆターム(参考） 5F041 CA34 CA65 5F045 AA04 AB14 AB18 AC01 AC05 AC07 AC08 AC09 AC12 AC19 AD09 AD15 AE23 AE25 AF09 AF13 AF20 DA53 HA16 5F102 FB01 GB04 GC08 GD01 GJ10 GK04 GL04 GS07 GT03 HC01 HC21
Claims (7)
- 【請求項１】（１）一般式ＩｎxＧａyＡｌzＮ（ただ
し、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ
≦１）で表される第１の３−５族化合物半導体と、
（２）これに接して該第１の３−５族化合物半導体表面
の一部を特定のパターン形状で被覆する導電性材料と、
（３）該導電性材料で被覆されてない該第１の３−５族
化合物半導体表面の露出部と該導電性材料とを共に被覆
する一般式ＩｎuＧａvＡｌwＮ（ただし、ｕ＋ｖ＋ｗ＝
１、０≦ｕ≦１、０≦ｖ≦１、０≦ｗ≦１）で表される
第２の３−５族化合物半導体と、からなることを特徴と
する３−５族化合物半導体。 - 【請求項２】導電性材料がタングステン、レニウム、モ
リブデン、クロム、コバルト、珪素、金、ジルコニウ
ム、タンタル、チタン、ニオブ、ニッケル、白金、バナ
ジウム、ハフニウム、パラジウム、またはそれらの合金
であることを特徴とする請求項１に記載の３−５族化合
物半導体。 - 【請求項３】導電性材料がタングステンの窒化物、チタ
ンの窒化物、ジルコニウムの窒化物、ハフニウムの窒化
物、バナジウムの窒化物、ニオブの窒化物、タンタルの
窒化物、クロムの窒化物、モリブデンの窒化物、レニウ
ムの窒化物、または鉄の窒化物であることを特徴とする
請求項１に記載の３−５族化合物半導体。 - 【請求項４】導電性材料の層厚が５ｎｍ以上１００ｎｍ
以下であることを特徴とする請求項１、２または３に記
載の３−５族化合物半導体。 - 【請求項５】第２の３−５族化合物半導体を有機金属気
相成長法またはハイドライド気相成長法により成長する
ことを特徴とする請求項１から４のいずれかに記載の３
−５族化合物半導体の製造方法。 - 【請求項６】特定のパターンの導電性材料膜を形成した
後、第２の３−５族化合物半導体を成長する前に真空中
または不活性雰囲気下で熱処理することを特徴とする請
求項１から４のいずれかに記載の３−５族化合物半導体
の製造方法。 - 【請求項７】請求項１〜４のいずれかに記載の３−５族
化合物半導体を用いてなることを特徴とする静電誘導ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000033292A JP4742399B2 (ja) | 1999-03-12 | 2000-02-10 | ３−５族化合物半導体の製造方法 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6674299 | 1999-03-12 | ||
| JP1999066742 | 1999-03-12 | ||
| JP1999236978 | 1999-08-24 | ||
| JP11-66742 | 1999-08-24 | ||
| JP11-236978 | 1999-08-24 | ||
| JP23697899 | 1999-08-24 | ||
| JP2000033292A JP4742399B2 (ja) | 1999-03-12 | 2000-02-10 | ３−５族化合物半導体の製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010180026A Division JP2010263243A (ja) | 1999-03-12 | 2010-08-11 | ３−５族化合物半導体 |
| JP2010180025A Division JP2010272888A (ja) | 1999-03-12 | 2010-08-11 | ３−５族化合物半導体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135828A true JP2001135828A (ja) | 2001-05-18 |
| JP4742399B2 JP4742399B2 (ja) | 2011-08-10 |
Family
ID=27299226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000033292A Expired - Lifetime JP4742399B2 (ja) | 1999-03-12 | 2000-02-10 | ３−５族化合物半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4742399B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196700A (ja) * | 1999-10-29 | 2001-07-19 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法及び窒化物半導体素子 |
| US6716724B1 (en) | 2002-01-11 | 2004-04-06 | Sumitomo Chemical Company, Limited | Method of producing 3-5 group compound semiconductor and semiconductor element |
| JP2006190749A (ja) * | 2005-01-05 | 2006-07-20 | Mitsubishi Electric Corp | 半導体素子および電界効果トランジスタ |
| CN105070763A (zh) * | 2015-07-22 | 2015-11-18 | 中国科学院半导体研究所 | Soi叉指结构衬底ⅲ-ⅴ族材料沟道薄膜晶体管及制备方法 |
| JP2017514316A (ja) * | 2014-03-14 | 2017-06-01 | オーエムエムイシー | ヘテロ接合電界効果トランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039872A (ja) * | 1983-08-15 | 1985-03-01 | Nippon Telegr & Teleph Corp <Ntt> | 縦型電界効果トランジスタの製造方法 |
| JPS6396966A (ja) * | 1986-10-14 | 1988-04-27 | Fuji Electric Co Ltd | 薄膜静電誘導型電界効果トランジスタの製造方法 |
-
2000
- 2000-02-10 JP JP2000033292A patent/JP4742399B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039872A (ja) * | 1983-08-15 | 1985-03-01 | Nippon Telegr & Teleph Corp <Ntt> | 縦型電界効果トランジスタの製造方法 |
| JPS6396966A (ja) * | 1986-10-14 | 1988-04-27 | Fuji Electric Co Ltd | 薄膜静電誘導型電界効果トランジスタの製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196700A (ja) * | 1999-10-29 | 2001-07-19 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法及び窒化物半導体素子 |
| JP4529215B2 (ja) * | 1999-10-29 | 2010-08-25 | 日亜化学工業株式会社 | 窒化物半導体の成長方法 |
| US6716724B1 (en) | 2002-01-11 | 2004-04-06 | Sumitomo Chemical Company, Limited | Method of producing 3-5 group compound semiconductor and semiconductor element |
| JP2006190749A (ja) * | 2005-01-05 | 2006-07-20 | Mitsubishi Electric Corp | 半導体素子および電界効果トランジスタ |
| JP2017514316A (ja) * | 2014-03-14 | 2017-06-01 | オーエムエムイシー | ヘテロ接合電界効果トランジスタ |
| CN105070763A (zh) * | 2015-07-22 | 2015-11-18 | 中国科学院半导体研究所 | Soi叉指结构衬底ⅲ-ⅴ族材料沟道薄膜晶体管及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4742399B2 (ja) | 2011-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7674699B2 (en) | III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof | |
| JP5378829B2 (ja) | エピタキシャルウエハを形成する方法、及び半導体素子を作製する方法 | |
| JP3470623B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法、半導体装置の製造方法および半導体装置 | |
| US7951685B2 (en) | Method for manufacturing semiconductor epitaxial crystal substrate | |
| JP2008034834A6 (ja) | シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法 | |
| JP3279528B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JPH11135832A (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| TW201103076A (en) | Gallium nitride-based compound semiconductor manufacturing method | |
| JP3198912B2 (ja) | ３−５族化合物半導体の製造方法 | |
| CN101684549A (zh) | 氮化物半导体装置的制造方法 | |
| JP3410863B2 (ja) | 化合物半導体装置及び化合物半導体発光装置 | |
| JPH11233391A (ja) | 結晶基板とそれを用いた半導体装置およびその製法 | |
| US20030012984A1 (en) | Buffer layer and growth method for subsequent epitaxial growth of III-V nitride semiconductors | |
| JP3898798B2 (ja) | 窒化ガリウム系化合物半導体発光素子の製造方法 | |
| WO2012137309A1 (ja) | 窒化物電子デバイスを作製する方法 | |
| JP2001247399A (ja) | 高抵抗ＧａＮ結晶層の製造方法 | |
| JP4742399B2 (ja) | ３−５族化合物半導体の製造方法 | |
| JP2003178976A (ja) | 半導体装置およびその製造方法 | |
| JP2001148348A (ja) | ＧａＮ系半導体素子とその製造方法 | |
| JPH10173203A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| Takemoto et al. | Growth of GaN directly on Si (111) substrate by controlling atomic configuration of Si surface by metalorganic vapor phase epitaxy | |
| JP2001135575A (ja) | ３−５族化合物半導体 | |
| CN114335169A (zh) | 一种氮化镓肖特基势垒二极管及其制造方法 | |
| JPH11186605A (ja) | 窒化ガリウム系化合物半導体の電極形成方法及び素子の製造方法 | |
| JP2010272888A (ja) | ３−５族化合物半導体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060418 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20080125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4742399 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |