JP2001135626A - プラズマｃｖｄ装置及びプラズマｃｖｄ膜形成方法 - Google Patents
プラズマｃｖｄ装置及びプラズマｃｖｄ膜形成方法Info
- Publication number
- JP2001135626A JP2001135626A JP31223499A JP31223499A JP2001135626A JP 2001135626 A JP2001135626 A JP 2001135626A JP 31223499 A JP31223499 A JP 31223499A JP 31223499 A JP31223499 A JP 31223499A JP 2001135626 A JP2001135626 A JP 2001135626A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- gas
- cathode electrode
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45563—Gas nozzles
- C23C16/45565—Shower nozzles
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
- C23C16/5096—Flat-bed apparatus
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical Vapour Deposition (AREA)
- Plasma Technology (AREA)
Abstract
(57)【要約】
【課題】 プラズマＣＶＤ装置において、メンテナンス
サイクルを延ばすと共にカソード電極のフッ化の低減を
図る。 【解決手段】 カソード電極１７には、カソード電極１
７とアノード電極３間にガスを導入するためのガス導入
孔５が複数設けられている。このガス導入孔５が設けら
れているカソード電極１７のアノード電極３と対向する
面に、カソード電極１７の面積を増大させるための凹部
１４を複数設ける。凹部１４は、３ｍｍ以上乃至ガス導
入孔５のピッチよりも小さい幅を有し、ガス導入孔５の
開口面積よりも大きい開口面積を有するようにする。
サイクルを延ばすと共にカソード電極のフッ化の低減を
図る。 【解決手段】 カソード電極１７には、カソード電極１
７とアノード電極３間にガスを導入するためのガス導入
孔５が複数設けられている。このガス導入孔５が設けら
れているカソード電極１７のアノード電極３と対向する
面に、カソード電極１７の面積を増大させるための凹部
１４を複数設ける。凹部１４は、３ｍｍ以上乃至ガス導
入孔５のピッチよりも小さい幅を有し、ガス導入孔５の
開口面積よりも大きい開口面積を有するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造工程に
用いるプラズマＣＶＤ装置及びプラズマＣＶＤ膜形成方
法に関するものである。
用いるプラズマＣＶＤ装置及びプラズマＣＶＤ膜形成方
法に関するものである。
【０００２】
【従来の技術】半導体製造工程の１つに基板上に所定の
成膜を行うプラズマＣＶＤ（ChemicalVapor Depositio
n）成膜工程がある。これは、気密な処理室に基板を充
填し、処理室内に設けられている一対の電極間に成膜ガ
スを供給しながら高周波電力を印加してプラズマを発生
させ、成膜ガス中のガス分子を分解して化学反応を起こ
し、基板表面上に薄膜を形成するものである。
成膜を行うプラズマＣＶＤ（ChemicalVapor Depositio
n）成膜工程がある。これは、気密な処理室に基板を充
填し、処理室内に設けられている一対の電極間に成膜ガ
スを供給しながら高周波電力を印加してプラズマを発生
させ、成膜ガス中のガス分子を分解して化学反応を起こ
し、基板表面上に薄膜を形成するものである。
【０００３】図８に示す従来のプラズマＣＶＤ装置の成
膜室は、処理室１内に一対の電極２、３が設けられ、一
方のアノード電極３上に基板４を配置し、他方のカソー
ド電極２から成膜ガスを導入するようになっている。上
ヒータ１０と下ヒータ１１は、基板４を一定の温度に均
一に加熱するために設けられている。
膜室は、処理室１内に一対の電極２、３が設けられ、一
方のアノード電極３上に基板４を配置し、他方のカソー
ド電極２から成膜ガスを導入するようになっている。上
ヒータ１０と下ヒータ１１は、基板４を一定の温度に均
一に加熱するために設けられている。
【０００４】成膜ガスは、カソード電極２に接続された
ガス供給管１５を通って供給され、カソード電極２に設
けた分散板１２、ガス導入孔５を経由してカソード電極
２とアノード電極３間へと導入される。
ガス供給管１５を通って供給され、カソード電極２に設
けた分散板１２、ガス導入孔５を経由してカソード電極
２とアノード電極３間へと導入される。
【０００５】電極２、３間へ導入された成膜ガスに、結
合コンデンサ１９、成膜ガス導入管１５、アノードサセ
プタ１３を経由したＲＦ高周波電源９の高周波電力を印
加して、プラズマを発生させ、基板４上に所定の成膜を
行う。プラズマにより処理された成膜ガスの残ガスは、
排気管７を通り排気処理系へと処理される。
合コンデンサ１９、成膜ガス導入管１５、アノードサセ
プタ１３を経由したＲＦ高周波電源９の高周波電力を印
加して、プラズマを発生させ、基板４上に所定の成膜を
行う。プラズマにより処理された成膜ガスの残ガスは、
排気管７を通り排気処理系へと処理される。
【０００６】このようなＣＶＤ装置の１つにアモルファ
スシリコン膜と総称される薄膜（ＳｉＮ、ＳｉＯ2、水
素化ａ−Ｓｉ、水素化ａ−Ｓｉ（Ｎ+）など）を形成す
ることのできるプラズマＣＶＤ装置がある。
スシリコン膜と総称される薄膜（ＳｉＮ、ＳｉＯ2、水
素化ａ−Ｓｉ、水素化ａ−Ｓｉ（Ｎ+）など）を形成す
ることのできるプラズマＣＶＤ装置がある。
【０００７】成膜ガスは、ＳｉＮ形成時はＳｉＨ4、Ｎ
Ｈ3、Ｎ2の混合ガス、ａ−Ｓｉ形成時はＳｉＨ4、Ｈ2の
混合ガス、ＳｉＯ2形成時はＳｉＨ4、Ｎ2ＯまたはＴＥ
ＯＳ、Ｏ2の混合ガスが使用されている。成膜ガスの中
には、それ単独の反応のみでは成膜することができない
ガス（非成膜ガス）が含まれている。上記の例では、Ｎ
Ｈ3、Ｎ2、Ｈ2、Ｎ2Ｏ、Ｏ2が非成膜ガスである。これ
に対して単独反応で成膜することができるガス、上記の
例ではＳｉＨ4、ＴＥＯＳを主成膜ガスと呼ぶ。
Ｈ3、Ｎ2の混合ガス、ａ−Ｓｉ形成時はＳｉＨ4、Ｈ2の
混合ガス、ＳｉＯ2形成時はＳｉＨ4、Ｎ2ＯまたはＴＥ
ＯＳ、Ｏ2の混合ガスが使用されている。成膜ガスの中
には、それ単独の反応のみでは成膜することができない
ガス（非成膜ガス）が含まれている。上記の例では、Ｎ
Ｈ3、Ｎ2、Ｈ2、Ｎ2Ｏ、Ｏ2が非成膜ガスである。これ
に対して単独反応で成膜することができるガス、上記の
例ではＳｉＨ4、ＴＥＯＳを主成膜ガスと呼ぶ。
【０００８】ところで、このようなプラズマＣＶＤ法に
よる薄膜は、基板４上を含む接プラズマ域に形成される
という特徴を有する。ここで接プラズマ域とは、プラズ
マに接する領域とその周辺である。周辺には、例えば絶
縁リング１６、２０や排気管７の内部などが含まれる。
このため、成膜処理される基板枚数の増加とともにカソ
ード電極２表面や絶縁物表面などに薄膜が累積形成され
ることになる。これを累積形成膜と呼ぶ。また、接プラ
ズマ域においてその表面温度が低い部分（およそ１６０
℃以下）においては、薄膜はパウダ状（粉状）になる傾
向がある。このようなパウダ状膜は、振動や圧力変化な
どにより容易に剥離、落下、あるいは浮遊したりする。
一方、累積形成膜はその厚みの増加とともに膜応力が増
加し、やがて剥離する。
よる薄膜は、基板４上を含む接プラズマ域に形成される
という特徴を有する。ここで接プラズマ域とは、プラズ
マに接する領域とその周辺である。周辺には、例えば絶
縁リング１６、２０や排気管７の内部などが含まれる。
このため、成膜処理される基板枚数の増加とともにカソ
ード電極２表面や絶縁物表面などに薄膜が累積形成され
ることになる。これを累積形成膜と呼ぶ。また、接プラ
ズマ域においてその表面温度が低い部分（およそ１６０
℃以下）においては、薄膜はパウダ状（粉状）になる傾
向がある。このようなパウダ状膜は、振動や圧力変化な
どにより容易に剥離、落下、あるいは浮遊したりする。
一方、累積形成膜はその厚みの増加とともに膜応力が増
加し、やがて剥離する。
【０００９】
【発明が解決しようとする課題】上述したように従来技
術では、パウダ状膜、累積形成膜が形成されて剥離する
ため、次のような問題があった。
術では、パウダ状膜、累積形成膜が形成されて剥離する
ため、次のような問題があった。
【００１０】（１）頻繁なメンテナンスサイクル 基板上を剥離物、パウダなどのパーティクルで汚染する
ばかりでなく、排気系への汚染により排気能力低下とい
うトラブルの原因となる。このようなトラブルを防ぐた
め、現在では、所定枚数の基板を連続成膜処理した後、
エッチング性ガス（ＣＦ4、ＮＦ3などのフッ素系ガス）
を利用したクリーニング処理を行うことにより、累積形
成膜やパウダ状膜を気体に変換して除去している。クリ
ーニング処理後はエッチング性ガスやその副生成物（Ｈ
Ｆなど）が処理室に残留するので、これらの影響を取り
除くための残渣処理が必要となる。残渣処理は、通常、
成膜条件下で行われる処理と同様な処理となる。その結
果、処理室は基板数枚の成膜処理とクリーニング処理、
および残渣処理を頻繁に繰り返すというサイクル処理で
運用されており、１サイクル内に連続的に成膜できる基
板枚数が限られ、その成膜基板処理枚数の増加が強く望
まれている。
ばかりでなく、排気系への汚染により排気能力低下とい
うトラブルの原因となる。このようなトラブルを防ぐた
め、現在では、所定枚数の基板を連続成膜処理した後、
エッチング性ガス（ＣＦ4、ＮＦ3などのフッ素系ガス）
を利用したクリーニング処理を行うことにより、累積形
成膜やパウダ状膜を気体に変換して除去している。クリ
ーニング処理後はエッチング性ガスやその副生成物（Ｈ
Ｆなど）が処理室に残留するので、これらの影響を取り
除くための残渣処理が必要となる。残渣処理は、通常、
成膜条件下で行われる処理と同様な処理となる。その結
果、処理室は基板数枚の成膜処理とクリーニング処理、
および残渣処理を頻繁に繰り返すというサイクル処理で
運用されており、１サイクル内に連続的に成膜できる基
板枚数が限られ、その成膜基板処理枚数の増加が強く望
まれている。
【００１１】（２）電極フッ化に伴う成膜速度低下、お
よび頻繁な電極再生 頻繁にサイクル処理を繰り返すことによりカソード電極
表面にフッ化物（ＡｌＦx、ＭｇＦxなどのフッ化金属）
が徐々に形成される。この現象により、初期の数十サイ
クルにおいて成膜速度が漸次低下したり、数百サイクル
後において異常放電現象（アーク放電）が発生するとい
うトラブルが発生している。結果として、短期間のうち
にカソード電極表面のフッ化物の研磨除去あるいは交換
（カソード電極再生という）を定期的に行わざるを得な
いのが現状である。
よび頻繁な電極再生 頻繁にサイクル処理を繰り返すことによりカソード電極
表面にフッ化物（ＡｌＦx、ＭｇＦxなどのフッ化金属）
が徐々に形成される。この現象により、初期の数十サイ
クルにおいて成膜速度が漸次低下したり、数百サイクル
後において異常放電現象（アーク放電）が発生するとい
うトラブルが発生している。結果として、短期間のうち
にカソード電極表面のフッ化物の研磨除去あるいは交換
（カソード電極再生という）を定期的に行わざるを得な
いのが現状である。
【００１２】本発明の課題は、電極の面積を増加するこ
とによって、上述した従来技術の問題点を解消して、メ
ンテナンスサイクルを延ばすと共に、電極のフッ化現象
を改善することが可能なプラズマＣＶＤ装置及びプラズ
マＣＶＤ膜形成方法を提供することにある。
とによって、上述した従来技術の問題点を解消して、メ
ンテナンスサイクルを延ばすと共に、電極のフッ化現象
を改善することが可能なプラズマＣＶＤ装置及びプラズ
マＣＶＤ膜形成方法を提供することにある。
【００１３】
【課題を解決するための手段】第１の発明は、減圧可能
な処理室と、該処理室内に配置された一対の平板電極で
あって、基板が載置され、かつ接地される第１電極、及
び複数のガス導入孔を有し、かつ高周波が印加される第
２電極と、該第２電極のガス導入孔を介して第１電極と
第２電極間にガスを供給する成膜ガス供給管と、前記処
理室からガスを排気する排気管とを備え、前記第２電極
の第１電極と対向する面に凹部を設けたプラズマＣＶＤ
装置である。ここで、凹部は、第２電極を貫通して形成
されるガス導入孔と異なり、貫通しないで形成されるも
のである。したがって非貫通孔や溝も含まれる。
な処理室と、該処理室内に配置された一対の平板電極で
あって、基板が載置され、かつ接地される第１電極、及
び複数のガス導入孔を有し、かつ高周波が印加される第
２電極と、該第２電極のガス導入孔を介して第１電極と
第２電極間にガスを供給する成膜ガス供給管と、前記処
理室からガスを排気する排気管とを備え、前記第２電極
の第１電極と対向する面に凹部を設けたプラズマＣＶＤ
装置である。ここで、凹部は、第２電極を貫通して形成
されるガス導入孔と異なり、貫通しないで形成されるも
のである。したがって非貫通孔や溝も含まれる。
【００１４】第２電極に凹部を設けると、非成膜ガスが
凹部内に滞留することになるので、凹部内に累積形成膜
が形成されにくくなり、メンテナンスサイクルの長期化
が可能となる。また、非成膜ガスが滞留した凹部からは
高密度エネルギーが出て、ガス導入孔から導入される成
膜ガスを有効に電離するので、凹部を形成していないも
のに比べて、必要とする高周波電力を低減でき、電極間
に加わる直流電圧Ｖｄｃが大幅に小さくなり、第２電極
シース電位勾配を緩やかにすることができる。その結
果、第２電極でのスパッタリング現象等が抑制され、第
２電極へのフッ化物の生成を低減できる。
凹部内に滞留することになるので、凹部内に累積形成膜
が形成されにくくなり、メンテナンスサイクルの長期化
が可能となる。また、非成膜ガスが滞留した凹部からは
高密度エネルギーが出て、ガス導入孔から導入される成
膜ガスを有効に電離するので、凹部を形成していないも
のに比べて、必要とする高周波電力を低減でき、電極間
に加わる直流電圧Ｖｄｃが大幅に小さくなり、第２電極
シース電位勾配を緩やかにすることができる。その結
果、第２電極でのスパッタリング現象等が抑制され、第
２電極へのフッ化物の生成を低減できる。
【００１５】第２の発明は、第１の発明において、凹部
は３ｍｍ以上乃至ガス導入孔ピッチよりも小さい幅を有
するプラズマＣＶＤ装置である。ガス導入孔ピッチと
は、ガス導入孔間もしくはガス導入孔と凹部間の距離の
うち、短い方の距離をいう。
は３ｍｍ以上乃至ガス導入孔ピッチよりも小さい幅を有
するプラズマＣＶＤ装置である。ガス導入孔ピッチと
は、ガス導入孔間もしくはガス導入孔と凹部間の距離の
うち、短い方の距離をいう。
【００１６】第２の発明によれば、特に、凹部が３ｍｍ
以上乃至ガス導入孔ピッチよりも小さい幅を有すると、
Ｖｄｃが大幅に小さくなり、カソードシース電位勾配を
一層緩やかにすることができる。その結果、第２電極へ
のフッ化物の形成を更に抑制できる。
以上乃至ガス導入孔ピッチよりも小さい幅を有すると、
Ｖｄｃが大幅に小さくなり、カソードシース電位勾配を
一層緩やかにすることができる。その結果、第２電極へ
のフッ化物の形成を更に抑制できる。
【００１７】第３の発明は、第２または第３の発明にお
いて、凹部はガス導入孔の開口面積よりも大きい開口面
積を有するプラズマＣＶＤ装置である。凹部はガス導入
孔の開口面積よりも大きい開口面積を有するので、プラ
ズマは凹部で生成されることになり、ガス導入孔内でプ
ラズマが生成されるという不具合がなくなる。
いて、凹部はガス導入孔の開口面積よりも大きい開口面
積を有するプラズマＣＶＤ装置である。凹部はガス導入
孔の開口面積よりも大きい開口面積を有するので、プラ
ズマは凹部で生成されることになり、ガス導入孔内でプ
ラズマが生成されるという不具合がなくなる。
【００１８】第４の発明は、第１ないし第３の発明のプ
ラズマＣＶＤ装置において、先に非成膜ガスを導入し、
後から成膜ガスを導入するプラズマＣＶＤ膜形成方法で
ある。非成膜ガスとしてはＮ2、Ｈなどがある。成膜ガ
スとしてはＳｉ、ＳｉＨ、ＳｉＨ2、ＳｉＨ3などがあ
る。先に非成膜ガスを導入し、後から成膜ガスを導入す
ると、先に非成膜ガスが凹部に入り込むため、後から導
入される成膜ガスは凹部に入りにくくなる。従って、よ
り有効に成膜ガスをプラズマ分離できる。
ラズマＣＶＤ装置において、先に非成膜ガスを導入し、
後から成膜ガスを導入するプラズマＣＶＤ膜形成方法で
ある。非成膜ガスとしてはＮ2、Ｈなどがある。成膜ガ
スとしてはＳｉ、ＳｉＨ、ＳｉＨ2、ＳｉＨ3などがあ
る。先に非成膜ガスを導入し、後から成膜ガスを導入す
ると、先に非成膜ガスが凹部に入り込むため、後から導
入される成膜ガスは凹部に入りにくくなる。従って、よ
り有効に成膜ガスをプラズマ分離できる。
【００１９】
【発明の実施の形態】本発明では、カソード電極への累
積形成膜の生成を抑制することのできるプラズマＣＶＤ
装置を用いてメンテナンスサイクルを改善し、またカソ
ードシース電位勾配（以下、Ｖｃと略す）を緩やかにす
ることのできるプラズマＣＶＤ装置を用いてカソード電
極のフッ化現象を改善している。以下に、その装置構
成、およびその使用方法の実施の形態を示しながら改善
効果について説明する。
積形成膜の生成を抑制することのできるプラズマＣＶＤ
装置を用いてメンテナンスサイクルを改善し、またカソ
ードシース電位勾配（以下、Ｖｃと略す）を緩やかにす
ることのできるプラズマＣＶＤ装置を用いてカソード電
極のフッ化現象を改善している。以下に、その装置構
成、およびその使用方法の実施の形態を示しながら改善
効果について説明する。
【００２０】図１に実施形態のプラズマＣＶＤ装置を示
す。プラズマＣＶＤ装置の処理室１はインナケース１８
とアウタケース３１とからなる減圧可能な二槽構造とな
っている。処理室１内には一対の平行平板電極が設けら
れる。一方はアノード電極３、他方はカソード電極１７
を構成する。
す。プラズマＣＶＤ装置の処理室１はインナケース１８
とアウタケース３１とからなる減圧可能な二槽構造とな
っている。処理室１内には一対の平行平板電極が設けら
れる。一方はアノード電極３、他方はカソード電極１７
を構成する。
【００２１】一方のアノード電極３は、その上に絶縁リ
ング１６を介して基板４が載置され、かつアノード電極
３を支持するアノードサセプタ１３を通して接地され
る。
ング１６を介して基板４が載置され、かつアノード電極
３を支持するアノードサセプタ１３を通して接地され
る。
【００２２】他方のカソード電極１７は、高周波が印加
され、かつ成膜ガスを処理室１内に供給する複数のガス
導入孔５を有する。
され、かつ成膜ガスを処理室１内に供給する複数のガス
導入孔５を有する。
【００２３】ＲＦ高周波電源９は結合コンデンサ１９を
介して成膜ガス導入管１５からカソード電極１７に接続
される。アノード電極３を支持するアノードサセプタ１
３はインナケース１８及びアウタケース３１を介して接
地される。このような高周波印加回路が構成され、カソ
ード電極１７とアノード電極３との間に高周波が加えら
れる。
介して成膜ガス導入管１５からカソード電極１７に接続
される。アノード電極３を支持するアノードサセプタ１
３はインナケース１８及びアウタケース３１を介して接
地される。このような高周波印加回路が構成され、カソ
ード電極１７とアノード電極３との間に高周波が加えら
れる。
【００２４】成膜ガスは、ガス供給管１５を通って処理
室１内へ供給され、カソード電極１７に設けた分散板１
２、ガス導入孔５を経由して電極３、１７間へと導入さ
れる。カソード電極１７に設けられた上ヒータ１０と、
アノード電極３に設けられた下ヒータ１１は、基板４を
一定の温度に均一に加熱するために設けられている。
室１内へ供給され、カソード電極１７に設けた分散板１
２、ガス導入孔５を経由して電極３、１７間へと導入さ
れる。カソード電極１７に設けられた上ヒータ１０と、
アノード電極３に設けられた下ヒータ１１は、基板４を
一定の温度に均一に加熱するために設けられている。
【００２５】カソード電極１７は 上部全面を絶縁リン
グ８で覆われ、下部外周が絶縁リング２０により支持さ
れることで、接地されている処理室１のインナケース１
８及びアウタケース３１とは絶縁されている。
グ８で覆われ、下部外周が絶縁リング２０により支持さ
れることで、接地されている処理室１のインナケース１
８及びアウタケース３１とは絶縁されている。
【００２６】基板４を載置するアノードサセプタ１３は
昇降移動するようになっている。アノードサセプタ１３
は、上昇時、インナケース１８の下部開口を閉じて内槽
を形成し、その内槽内に基板４を閉じ込める。下降時、
内槽を開いて、基板４を外槽となるアウタケース３１へ
取り出す。
昇降移動するようになっている。アノードサセプタ１３
は、上昇時、インナケース１８の下部開口を閉じて内槽
を形成し、その内槽内に基板４を閉じ込める。下降時、
内槽を開いて、基板４を外槽となるアウタケース３１へ
取り出す。
【００２７】成膜時は、アノードサセプタ１３を上昇し
て内槽を形成する。カソード電極２とアノード電極３間
に導入された成膜ガスに、ＲＦ高周波電源９の高周波電
力を印加してプラズマを発生させ、基板４上に所定の成
膜を行う。プラズマにより処理された成膜ガスの残ガス
は、処理室１に連通する排気管７を通り、図示しない排
気処理系へと処理される。なお、図中、ガス供給系、基
板搬送系、排気処理系は省略してある。
て内槽を形成する。カソード電極２とアノード電極３間
に導入された成膜ガスに、ＲＦ高周波電源９の高周波電
力を印加してプラズマを発生させ、基板４上に所定の成
膜を行う。プラズマにより処理された成膜ガスの残ガス
は、処理室１に連通する排気管７を通り、図示しない排
気処理系へと処理される。なお、図中、ガス供給系、基
板搬送系、排気処理系は省略してある。
【００２８】ところで、本実施の形態では、上記ガス導
入孔５を形成したカソード電極１７として、アノード電
極３と対向する側の面に、電極面積を拡大するために複
数の凹部１４を配置したカソード電極（以下、多孔カソ
ード電極１７と呼ぶ）を取り付ける。多孔カソード電極
１７の凹部１４は、ガス導入孔５のような貫通孔ではな
く、非貫通孔となっている。
入孔５を形成したカソード電極１７として、アノード電
極３と対向する側の面に、電極面積を拡大するために複
数の凹部１４を配置したカソード電極（以下、多孔カソ
ード電極１７と呼ぶ）を取り付ける。多孔カソード電極
１７の凹部１４は、ガス導入孔５のような貫通孔ではな
く、非貫通孔となっている。
【００２９】凹部１４は、図２（ａ）に示すように、ガ
ス導入孔５を避けるように均一に配置する。また、凹部
１４の形状は、図２（ｂ）に示すように円柱状にくり貫
いた形状としている。なお、凹部１４の形状は円柱状に
限定されず任意の形状でよい。例えば円錐状、または三
角錐状等多角錐状とすることもできる。また孔とせずに
所定幅を有する溝形状としてもよい。溝形状の場合、そ
の形状は、直線、曲線、ループ状、あるいは複数の直線
溝が平行に配置される平行線状、複数の横溝と複数の縦
溝が交差する格子状など任意である。これらの場合で
も、溝はガス導入孔５を避けるように配置する。凹部１
４は、孔あけ機械加工で形成することを考慮すると、安
価に加工できる円錐状孔が好ましい。
ス導入孔５を避けるように均一に配置する。また、凹部
１４の形状は、図２（ｂ）に示すように円柱状にくり貫
いた形状としている。なお、凹部１４の形状は円柱状に
限定されず任意の形状でよい。例えば円錐状、または三
角錐状等多角錐状とすることもできる。また孔とせずに
所定幅を有する溝形状としてもよい。溝形状の場合、そ
の形状は、直線、曲線、ループ状、あるいは複数の直線
溝が平行に配置される平行線状、複数の横溝と複数の縦
溝が交差する格子状など任意である。これらの場合で
も、溝はガス導入孔５を避けるように配置する。凹部１
４は、孔あけ機械加工で形成することを考慮すると、安
価に加工できる円錐状孔が好ましい。
【００３０】図３に示すように、凹部１４の半径ｒは、
成膜処理時にカソード電極の表面にできるカソードシー
ス２４の厚みｔの５倍〜３０倍程度になるようにする。
具体的には、３ｍｍφ以上からガス導入孔ピッチ（図２
（ａ）において、ガス導入孔５間、もしくはガス導入孔
５と凹部１４間の距離ｓのうち、短い方の距離）以下の
大きさにするとよい。
成膜処理時にカソード電極の表面にできるカソードシー
ス２４の厚みｔの５倍〜３０倍程度になるようにする。
具体的には、３ｍｍφ以上からガス導入孔ピッチ（図２
（ａ）において、ガス導入孔５間、もしくはガス導入孔
５と凹部１４間の距離ｓのうち、短い方の距離）以下の
大きさにするとよい。
【００３１】また、凹部１４の深さはカソードシース２
４との関係で決められる。カソードシース２４は多孔カ
ソード電極１７の全面に形成される。カソードシース２
４は有限の厚みを持っているので、カソードシース２４
の厚み（１ｍｍ程度）に比べ凹部１４の径が小さいと、
凹部１４がカソードシース２４に埋もれてしまうことが
考えられる。凹部１４がカソードシース２４に埋もれて
しまうと、多孔カソード電極１７の面積の拡大が図れな
い。拡大を図るためには、凹部１４の深さは深いほど良
い。しかし、５ｍｍ〜数ｍｍ程度でも十分な効果が得ら
れている。また、凹部１４の数も多いほど電極面積拡大
の効果が大きいが、実際は多孔カソード電極自体の強度
との兼ね合いとなる。
４との関係で決められる。カソードシース２４は多孔カ
ソード電極１７の全面に形成される。カソードシース２
４は有限の厚みを持っているので、カソードシース２４
の厚み（１ｍｍ程度）に比べ凹部１４の径が小さいと、
凹部１４がカソードシース２４に埋もれてしまうことが
考えられる。凹部１４がカソードシース２４に埋もれて
しまうと、多孔カソード電極１７の面積の拡大が図れな
い。拡大を図るためには、凹部１４の深さは深いほど良
い。しかし、５ｍｍ〜数ｍｍ程度でも十分な効果が得ら
れている。また、凹部１４の数も多いほど電極面積拡大
の効果が大きいが、実際は多孔カソード電極自体の強度
との兼ね合いとなる。
【００３２】図４に、ガス導入孔５及び凹部１４が現れ
る多孔カソード電極１７の表面図の一例を示す。この例
ではガス導入孔５は０．８ｍｍφで、１１ｍｍピッチの
均等菱形配置としている。また凹部１４は３ｍｍφで、
４ｍｍピッチの均等六角形配置としている。
る多孔カソード電極１７の表面図の一例を示す。この例
ではガス導入孔５は０．８ｍｍφで、１１ｍｍピッチの
均等菱形配置としている。また凹部１４は３ｍｍφで、
４ｍｍピッチの均等六角形配置としている。
【００３３】上述したような多孔カソード電極１７を用
いると、成膜処理時にカソードシース２４が凹部１４内
に凹状に形成され、カソードシース電位勾配Ｖｃを緩や
かにすることができる。
いると、成膜処理時にカソードシース２４が凹部１４内
に凹状に形成され、カソードシース電位勾配Ｖｃを緩や
かにすることができる。
【００３４】Ｖｃは、理論的には、 −｛（アノードシース面積）4−（カソードシース面積）4｝ （１） に比例する関係があると推定される。なぜなら、カソー
ドシース電位勾配Ｖｃと相関のあるシース電圧Ｖ1、Ｖ2
（図６参照）は、次式で表わせるからである。
ドシース電位勾配Ｖｃと相関のあるシース電圧Ｖ1、Ｖ2
（図６参照）は、次式で表わせるからである。
【００３５】 Ｖ1／Ｖ2＝（Ａ2／Ａ1）4 （２） ただし、Ａ1、Ａ2：電極面積 実施の形態の多孔カソード電極１７の面積の方が、ガス
導入孔のみを有するフラットなカソード電極の面積より
も広いので、式（１）に面積値を代入すれば、実施の形
態の方が小さな値になる。Ｖｄｃは、小さな値になった
Ｖｃに比例することから、Ｖｄｃも小さくなる。Ｖｄｃ
の電界Ｅによる＋イオン加速は、 Ｆ＝ｑＥ （３） で定まるので、Ｖｄｃが低いほど多孔カソード電極での
イオン衝突が小さくなる。その結果、多孔カソード電極
表面への陽イオン衝撃が抑制され、その電極表面構造物
（原子）のスパッタリング現象や、多孔カソード電極表
面からの２次電子放出を抑制することが可能となる。
導入孔のみを有するフラットなカソード電極の面積より
も広いので、式（１）に面積値を代入すれば、実施の形
態の方が小さな値になる。Ｖｄｃは、小さな値になった
Ｖｃに比例することから、Ｖｄｃも小さくなる。Ｖｄｃ
の電界Ｅによる＋イオン加速は、 Ｆ＝ｑＥ （３） で定まるので、Ｖｄｃが低いほど多孔カソード電極での
イオン衝突が小さくなる。その結果、多孔カソード電極
表面への陽イオン衝撃が抑制され、その電極表面構造物
（原子）のスパッタリング現象や、多孔カソード電極表
面からの２次電子放出を抑制することが可能となる。
【００３６】スパッタリング現象の抑制により基板４上
への金属などの異物汚染が有効に抑えられ、電極フッ化
に伴う成膜速度低下、および電極再生頻度が改善され
る。また、２次電子放出が抑制されるが、凹部１４でプ
ラズマ生成効率が上がるので、従来のように２次電子に
頼ることなく、プラズマを生成できる。その結果、多孔
カソード電極表面状態に依存しない成膜処理、すなわち
成膜速度の安定化が図れる。
への金属などの異物汚染が有効に抑えられ、電極フッ化
に伴う成膜速度低下、および電極再生頻度が改善され
る。また、２次電子放出が抑制されるが、凹部１４でプ
ラズマ生成効率が上がるので、従来のように２次電子に
頼ることなく、プラズマを生成できる。その結果、多孔
カソード電極表面状態に依存しない成膜処理、すなわち
成膜速度の安定化が図れる。
【００３７】また、図２又は図４に示すようにガス導入
孔５を避けるように凹部１４を配置することにより、凹
部１４内部への薄膜形成を抑制することが可能となる。
これは、成膜処理中における凹部１４の内部への主成膜
ガスであるＳｉＨ4の進入（置換）が起こりにくく、非
成膜ガスであるＮＨ3、Ｎ2、Ｈ2が滞留しやすくなるか
らである。その理由は次のように考えられる。ガス導入
孔５のみを有する場合は、ガス導入孔５の内部には成膜
反応前のフレッシュなＳｉＨ4の分圧が高いのに対し
て、実施の形態による凹部１４が存在する場合は、非貫
通孔である凹部１４の内部からのガス供給がなく、凹部
１４内にガスが滞留する。このため凹部１４内部は、未
反応のＳｉＨ4分圧は低く、むしろ拡散性のよいＮＨ3、
Ｎ2、Ｈ2の分圧で占められるからである。
孔５を避けるように凹部１４を配置することにより、凹
部１４内部への薄膜形成を抑制することが可能となる。
これは、成膜処理中における凹部１４の内部への主成膜
ガスであるＳｉＨ4の進入（置換）が起こりにくく、非
成膜ガスであるＮＨ3、Ｎ2、Ｈ2が滞留しやすくなるか
らである。その理由は次のように考えられる。ガス導入
孔５のみを有する場合は、ガス導入孔５の内部には成膜
反応前のフレッシュなＳｉＨ4の分圧が高いのに対し
て、実施の形態による凹部１４が存在する場合は、非貫
通孔である凹部１４の内部からのガス供給がなく、凹部
１４内にガスが滞留する。このため凹部１４内部は、未
反応のＳｉＨ4分圧は低く、むしろ拡散性のよいＮＨ3、
Ｎ2、Ｈ2の分圧で占められるからである。
【００３８】このことを図５を用いて説明する。この図
は、ガス導入孔５から直接的にエネルギーが伝達されて
いるのではなく、凹部１４から間接的にエネルギーが伝
達される様子を示している。まず、ＲＦ高周波電源から
多孔カソード電極１７にエネルギー（ＲＦ電力）が供給
され、多孔カソード電極１７の表面に沿って形成される
カソードシース２４において、そのエネルギーが電子へ
伝達される。カソードシース２４で高いエネルギーを得
た電子は、負グロー２２において成膜ガス中の分子にエ
ネルギーを伝達する。エネルギーを受け取った成膜ガス
中の分子は電離作用により、より高いエネルギーを有す
る活性粒子（イオン、ラジカル）へと分解されていく。
なお、図中、２５は陽光柱、２６はアノードシース、２
７は堆積面、２８は基板表面である。
は、ガス導入孔５から直接的にエネルギーが伝達されて
いるのではなく、凹部１４から間接的にエネルギーが伝
達される様子を示している。まず、ＲＦ高周波電源から
多孔カソード電極１７にエネルギー（ＲＦ電力）が供給
され、多孔カソード電極１７の表面に沿って形成される
カソードシース２４において、そのエネルギーが電子へ
伝達される。カソードシース２４で高いエネルギーを得
た電子は、負グロー２２において成膜ガス中の分子にエ
ネルギーを伝達する。エネルギーを受け取った成膜ガス
中の分子は電離作用により、より高いエネルギーを有す
る活性粒子（イオン、ラジカル）へと分解されていく。
なお、図中、２５は陽光柱、２６はアノードシース、２
７は堆積面、２８は基板表面である。
【００３９】非成膜ガスであるＮやＨは分子量が軽く移
動速度が速い（拡散性がよい）ので、凹部１４には主に
ＮやＨが存在すると考えられる。凹部１４においては、
上記した電離作用がホローカソード現象により非常に強
くなり、エネルギー密度が高くなっている。エネルギー
は、その密度が高いところから低いところへと伝達され
る性質があるため、凹部１４に発生する高密度エネルギ
ーは、凹部１４を中心に波が伝わるように球状に拡散す
ると考えられる。この様子は図５で矢印をもって示して
いる。このエネルギーの拡散は、粒子同士の衝突による
相互作用（主に、その質量が同じ程度の粒子同士の衝突
による共鳴エネルギー交換現象）を介して起こると推定
される。
動速度が速い（拡散性がよい）ので、凹部１４には主に
ＮやＨが存在すると考えられる。凹部１４においては、
上記した電離作用がホローカソード現象により非常に強
くなり、エネルギー密度が高くなっている。エネルギー
は、その密度が高いところから低いところへと伝達され
る性質があるため、凹部１４に発生する高密度エネルギ
ーは、凹部１４を中心に波が伝わるように球状に拡散す
ると考えられる。この様子は図５で矢印をもって示して
いる。このエネルギーの拡散は、粒子同士の衝突による
相互作用（主に、その質量が同じ程度の粒子同士の衝突
による共鳴エネルギー交換現象）を介して起こると推定
される。
【００４０】このようにして、ＲＦ電力に始まるエネル
ギーは、凹部１４に発生する負グロー２２を介して、ガ
ス導入孔５より供給される主成膜ガスに効率良く伝達さ
れ、主成膜ガスを分解することができる。その結果とし
て、所望の膜品質を得るために必要なＲＦ電力を従来に
比べて大幅に低減することが可能となる。
ギーは、凹部１４に発生する負グロー２２を介して、ガ
ス導入孔５より供給される主成膜ガスに効率良く伝達さ
れ、主成膜ガスを分解することができる。その結果とし
て、所望の膜品質を得るために必要なＲＦ電力を従来に
比べて大幅に低減することが可能となる。
【００４１】また、凹部１４へは主成膜ガスが直接導入
されなくなる確率が高くなる。凹部１４内では、Ｎ2や
ＮＨ3、またそれらの解離分子や原子の存在確率が高
く、主成膜ガスであり分子量の大きなＳｉＨ4の存在確
率が低くなる。このため凹部１４でガスの解離作用が増
大しても成膜作用が起きず、メンテナンスサイクルの長
期化が可能となる。
されなくなる確率が高くなる。凹部１４内では、Ｎ2や
ＮＨ3、またそれらの解離分子や原子の存在確率が高
く、主成膜ガスであり分子量の大きなＳｉＨ4の存在確
率が低くなる。このため凹部１４でガスの解離作用が増
大しても成膜作用が起きず、メンテナンスサイクルの長
期化が可能となる。
【００４２】また、非成膜ガスが凹部１４の内部に滞留
することになるので、その内部に累積形成膜が形成され
にくくなり、１サイクル処理内に成膜可能な基板枚数を
増加させることができる。
することになるので、その内部に累積形成膜が形成され
にくくなり、１サイクル処理内に成膜可能な基板枚数を
増加させることができる。
【００４３】上述したＲＦ電力の低減、メンテナンスサ
イクルの長期化、及び１サイクル処理内の成膜可能な基
板枚数の増加という効果は、主成膜ガスと非成膜ガスを
ガス導入孔５から同時に導入しても得られる。しかし、
特にガス導入孔５から非成膜ガスを先に導入し、ＲＦ電
力を印加し、その後、主成膜ガスを後から導入すると、
より大きな効果が得られる。これは凹部内での主成膜ガ
スの存在確率がより低くなるからだと推測される。
イクルの長期化、及び１サイクル処理内の成膜可能な基
板枚数の増加という効果は、主成膜ガスと非成膜ガスを
ガス導入孔５から同時に導入しても得られる。しかし、
特にガス導入孔５から非成膜ガスを先に導入し、ＲＦ電
力を印加し、その後、主成膜ガスを後から導入すると、
より大きな効果が得られる。これは凹部内での主成膜ガ
スの存在確率がより低くなるからだと推測される。
【００４４】
【第１の実施例】ところで、プラズマＣＶＤ成膜では放
電インピーダンスを低減することが要請されている。放
電インピーダンスを規定するファクタとしてＶｄｃとＶ
ｐｐがある。図６（ａ）に示すように、Ｖｄｃは電極の
非対称性に起因してカソード電極１７とアノード電極３
間に加わる直流バイアス電圧を示す。Ｖｐｐは、図６
（ｂ）に示すように電極３、１７間に印加される高周波
電圧（PEAK TO PEAK）である。
電インピーダンスを低減することが要請されている。放
電インピーダンスを規定するファクタとしてＶｄｃとＶ
ｐｐがある。図６（ａ）に示すように、Ｖｄｃは電極の
非対称性に起因してカソード電極１７とアノード電極３
間に加わる直流バイアス電圧を示す。Ｖｐｐは、図６
（ｂ）に示すように電極３、１７間に印加される高周波
電圧（PEAK TO PEAK）である。
【００４５】カソード電極１７に凹部１４を設けること
により、これらのＶｄｃ、Ｖｐｐが低減することを図７
の実験結果で示す。実施例では図１に示すプラズマＣＶ
Ｄ装置を、従来例では図８に示すプラズマＣＶＤ装置を
用いた。実験内容は、３ｍｍφの凹部を形成した多孔カ
ソード電極（実施例１）、２ｍｍφの凹部を形成した多
孔カソード電極（実施例２）、凹部を形成しないフラッ
トカソード電極（従来例）の３種類のカソード電極のみ
を交換し、その他のハードは変更せずに、放電特性や、
ＳｉＮの膜質を比較している。
により、これらのＶｄｃ、Ｖｐｐが低減することを図７
の実験結果で示す。実施例では図１に示すプラズマＣＶ
Ｄ装置を、従来例では図８に示すプラズマＣＶＤ装置を
用いた。実験内容は、３ｍｍφの凹部を形成した多孔カ
ソード電極（実施例１）、２ｍｍφの凹部を形成した多
孔カソード電極（実施例２）、凹部を形成しないフラッ
トカソード電極（従来例）の３種類のカソード電極のみ
を交換し、その他のハードは変更せずに、放電特性や、
ＳｉＮの膜質を比較している。
【００４６】ガラス基板サイズは３７×４７ｃｍ2、基
板温度：２９０℃において、次の条件により比較した。
板温度：２９０℃において、次の条件により比較した。
【００４７】サイクル条件 ・成膜条件 流量：ＳｉＨ4/ＮＨ3/Ｎ2流量＝80sccm/240sccm/1000sc
cm 圧力：239.4Pa/212.8Pa/266Pa ＲＦ電力：700W/850W/1000W ・ガスクリーニング条件は実施例１、２、比較例とも共
通で成膜条件と同じとした。 ・残渣条件も成膜条件と同じとした。
cm 圧力：239.4Pa/212.8Pa/266Pa ＲＦ電力：700W/850W/1000W ・ガスクリーニング条件は実施例１、２、比較例とも共
通で成膜条件と同じとした。 ・残渣条件も成膜条件と同じとした。
【００４８】多孔カソード電極の仕様 ・ガス導入孔：φ０．８ｍｍ、個数９５６均等配置（ガ
ス導入孔の径の大きさは、カソードシースを発生させな
いφ０．８ｍｍとした） ・凹部：φ３ｍｍ／φ２ｍｍ、深さ６ｍｍ、個数：１２
８６０均等配置 ・カソードシース面積／アノードシース面積比＝：３
（＝：は約等しいを意味する。以下同じ。）
ス導入孔の径の大きさは、カソードシースを発生させな
いφ０．８ｍｍとした） ・凹部：φ３ｍｍ／φ２ｍｍ、深さ６ｍｍ、個数：１２
８６０均等配置 ・カソードシース面積／アノードシース面積比＝：３
（＝：は約等しいを意味する。以下同じ。）
【００４９】従来のカソード電極の仕様 ・凹部だけがない点を除いて多孔カソード電極と同じ ・カソードシース面積／アノードシース面積比＝：０．
５ なお、カソード面積やアノード面積は容易に計算できる
が、シース面積はプラズマが発生するエリアに限定され
るため、単純に電極面積の比に対応すると考えることは
できない。また、プラズマが発生しているエリアを決定
することは、困難である。従って、上記の面積比はあく
まで参考値である。
５ なお、カソード面積やアノード面積は容易に計算できる
が、シース面積はプラズマが発生するエリアに限定され
るため、単純に電極面積の比に対応すると考えることは
できない。また、プラズマが発生しているエリアを決定
することは、困難である。従って、上記の面積比はあく
まで参考値である。
【００５０】図７中の各評価項目は、プラズマＣＶＤ膜
においては一般に以下のような意味を持っている。
においては一般に以下のような意味を持っている。
【００５１】（１）Ｖｐｐ、Ｖｄｃ（図６参照） Ｖｐｐは低いほど低インピーダンスのプラズマになる。
また、同じ電力で比較すると、オームの法則（Ｗ＝Ｉ×
Ｖ）によりＶｐｐは小さいほど電流は大きいといえる。
Ｖｄｃは低いほど、カソードシース面積／アノードシー
ス面積の比が大きいことになり、カソード表面へのダメ
ージが軽減されている。
また、同じ電力で比較すると、オームの法則（Ｗ＝Ｉ×
Ｖ）によりＶｐｐは小さいほど電流は大きいといえる。
Ｖｄｃは低いほど、カソードシース面積／アノードシー
ス面積の比が大きいことになり、カソード表面へのダメ
ージが軽減されている。
【００５２】（２）ＷＥＲ比 ウェットエッチングレートの略で、熱酸化膜と比較して
何倍早くエッチングされるかを示す値である。この数値
は低いほど膜質がよい。 （３）ＲＩ 屈折率のことで、この値は、プラズマＳｉＮでは１．８
〜２．０ぐらいで、大きいほど膜質は良いと考えられ
る。
何倍早くエッチングされるかを示す値である。この数値
は低いほど膜質がよい。 （３）ＲＩ 屈折率のことで、この値は、プラズマＳｉＮでは１．８
〜２．０ぐらいで、大きいほど膜質は良いと考えられ
る。
【００５３】（４）Ｓｔｒｅｓｓ この値は膜応力のことで、小さい（マイナス方向）ほど
膜質は良いといえる。 （５）ＩＲ−Ｐｅａｋ Ｒａｔｉｏ 電磁波吸収率の比率を示す値で、Ｎ−Ｈ／Ｓｉ−Ｈ、Ｓ
ｉ−Ｎ／Ｓｉ−Ｈは共に大きいほど膜質は良い。 （６）ＤＲ 成膜速度のことであり、早いほど生産性が高い。 （７）Ｕｎｉｆ 膜厚の均一性のことで、この値はゼロに近いほどよい。
膜質は良いといえる。 （５）ＩＲ−Ｐｅａｋ Ｒａｔｉｏ 電磁波吸収率の比率を示す値で、Ｎ−Ｈ／Ｓｉ−Ｈ、Ｓ
ｉ−Ｎ／Ｓｉ−Ｈは共に大きいほど膜質は良い。 （６）ＤＲ 成膜速度のことであり、早いほど生産性が高い。 （７）Ｕｎｉｆ 膜厚の均一性のことで、この値はゼロに近いほどよい。
【００５４】図７から、実施例１、２と従来例の成膜条
件による膜質（応力、ウェットエッチングレート、成膜
速度など）は、実施例１、２、従来例の順に良くなって
いることがわかった。従って、膜質を一致させた成膜条
件を比較することにより、凹部を設けた多孔カソード電
極を装着することにより、ＶｐｐとＶｄｃが低くなりＲ
Ｆ電力を低減させる効果が認められる。特に、凹部の径
を２ｍｍφから３ｍｍφにすると、Ｖｄｃが大幅に低減
する効果が認められる。
件による膜質（応力、ウェットエッチングレート、成膜
速度など）は、実施例１、２、従来例の順に良くなって
いることがわかった。従って、膜質を一致させた成膜条
件を比較することにより、凹部を設けた多孔カソード電
極を装着することにより、ＶｐｐとＶｄｃが低くなりＲ
Ｆ電力を低減させる効果が認められる。特に、凹部の径
を２ｍｍφから３ｍｍφにすると、Ｖｄｃが大幅に低減
する効果が認められる。
【００５５】
【第２の実施例】ここでの実験では、カソード電極１７
に凹部１４を設けることにより、頻繁なメンテナンスサ
イクル、電極フッ化に伴う成膜速度低下、および頻繁な
電極再生が改善されることを示す。実験内容は、次の点
を除いて第１の実施例と同じとした。
に凹部１４を設けることにより、頻繁なメンテナンスサ
イクル、電極フッ化に伴う成膜速度低下、および頻繁な
電極再生が改善されることを示す。実験内容は、次の点
を除いて第１の実施例と同じとした。
【００５６】比較の対象は、凹部の径を３ｍｍφとした
多孔カソード電極（実施例）と、凹部のないフラットな
カソード電極（従来例）の２種類とした。また、実施例
の成膜条件を、 流量：ＳｉＨ4／ＮＨ3／Ｎ2流量＝100sccm/300sccm/100
0sccm 圧力：239.4Pa ＲＦ電力：700W とし、従来例の成膜条件を、 流量：ＳｉＨ4／ＮＨ3／Ｎ2流量＝100sccm/300sccm/100
0sccm 圧力：66.5Pa ＲＦ電力：1300W とした。実験結果は表１〜表３に示す通りである。
多孔カソード電極（実施例）と、凹部のないフラットな
カソード電極（従来例）の２種類とした。また、実施例
の成膜条件を、 流量：ＳｉＨ4／ＮＨ3／Ｎ2流量＝100sccm/300sccm/100
0sccm 圧力：239.4Pa ＲＦ電力：700W とし、従来例の成膜条件を、 流量：ＳｉＨ4／ＮＨ3／Ｎ2流量＝100sccm/300sccm/100
0sccm 圧力：66.5Pa ＲＦ電力：1300W とした。実験結果は表１〜表３に示す通りである。
【００５７】まず、頻繁なサイクル処理に対する改善効
果を示す。
果を示す。
【表１】 （注１）基板上にサイズ１μｍ以上のＳｉＮパーティク
ルが発生するまでの連続形成可能な膜厚（概算値）。
ルが発生するまでの連続形成可能な膜厚（概算値）。
【００５８】実施例では１サイクル内の連続形成可能膜
厚が厚くなっているが、これは、多孔カソード電極によ
りスパッタリング現象が低減したためと考えられる。こ
の結果により、１サイクル内に処理可能な基板枚数を約
３倍増加させることができる。
厚が厚くなっているが、これは、多孔カソード電極によ
りスパッタリング現象が低減したためと考えられる。こ
の結果により、１サイクル内に処理可能な基板枚数を約
３倍増加させることができる。
【００５９】つぎに、多孔カソード電極のフッ化にとも
なう成膜速度低下現象に対する改善効果を示す。
なう成膜速度低下現象に対する改善効果を示す。
【表２】 （注２）１〜１０サイクルまでの初期成膜速度低下率
（平均値）。この結果により、初期成膜速度低下率が約
２４０倍改善されることになる。
（平均値）。この結果により、初期成膜速度低下率が約
２４０倍改善されることになる。
【００６０】さらに、異常放電多発による多孔カソード
電極再生に対する改善効果を示す。ここで再生とは、多
孔カソード電極のフッ化物の研磨除去、あるいは交換の
ことをいう。
電極再生に対する改善効果を示す。ここで再生とは、多
孔カソード電極のフッ化物の研磨除去、あるいは交換の
ことをいう。
【表３】 （注３）異常放電発生時点で多孔カソード電極交換を行
った時の多孔カソード電極再生頻度（概算値）。
った時の多孔カソード電極再生頻度（概算値）。
【００６１】この結果により、多孔カソード電極の連続
使用可能寿命が１００倍に延命された。すなわち、多孔
カソード電極がフッ化しても、凹部でプラズマ効率を上
げられ、２次電子放出に依存しないプラズマ生成により
電極表面状態の影響が極めて小さく、メンテナンスサイ
クルを長期化することができた。
使用可能寿命が１００倍に延命された。すなわち、多孔
カソード電極がフッ化しても、凹部でプラズマ効率を上
げられ、２次電子放出に依存しないプラズマ生成により
電極表面状態の影響が極めて小さく、メンテナンスサイ
クルを長期化することができた。
【００６２】
【実施の形態及び実施例の効果】以上述べたように、実
施の形態及び実施例によれば、多孔カソード電極に凹部
を設けたので、凹部を設けないフラットな従来のカソー
ド電極に比して、次のような優れた効果がある。
施の形態及び実施例によれば、多孔カソード電極に凹部
を設けたので、凹部を設けないフラットな従来のカソー
ド電極に比して、次のような優れた効果がある。
【００６３】（１）１サイクル内で処理可能な基板枚数
を増加することができる。 （２）多孔カソード電極のフッ化に伴う初期成膜速度低
下を低減することができる。 （３）多孔カソード電極の連続使用可能寿命を延長する
ことができる。 （４）所望の膜質を得るために必要なＲＦ電力を低減す
ることができる。
を増加することができる。 （２）多孔カソード電極のフッ化に伴う初期成膜速度低
下を低減することができる。 （３）多孔カソード電極の連続使用可能寿命を延長する
ことができる。 （４）所望の膜質を得るために必要なＲＦ電力を低減す
ることができる。
【００６４】
【発明の効果】本発明装置によれば、第２電極に凹部を
設けたので、第２電極への累積形成膜を防止して、メン
テナンスサイクルを大幅に延ばすことができる。また凹
部により第２電極シース電位勾配を緩やかにして、第２
電極のフッ化現象を大幅に改善することができる。また
本発明方法によれば、非成膜ガスと成膜ガスとを前後し
て導入するという簡易な方法によって、本発明装置の機
能を十分に発揮して品質の良いプラズマＣＶＤ膜を形成
できる。
設けたので、第２電極への累積形成膜を防止して、メン
テナンスサイクルを大幅に延ばすことができる。また凹
部により第２電極シース電位勾配を緩やかにして、第２
電極のフッ化現象を大幅に改善することができる。また
本発明方法によれば、非成膜ガスと成膜ガスとを前後し
て導入するという簡易な方法によって、本発明装置の機
能を十分に発揮して品質の良いプラズマＣＶＤ膜を形成
できる。
【図１】実施形態による処理室の概略断面図である。
【図２】実施形態による多孔カソード電極の説明図であ
り、（ａ）は表面図、（ｂ）は断面図である。
り、（ａ）は表面図、（ｂ）は断面図である。
【図３】実施形態による凹部とガス導入孔の寸法説明図
である。
である。
【図４】実施形態による多孔カソード電極の具体的な表
面図である。
面図である。
【図５】実施形態による凹部からのエネルギー伝達の間
接的な流れを示す概念図である。
接的な流れを示す概念図である。
【図６】ＶｄｃとＶｐｐの説明図である。
【図７】実施例と比較例の実験結果を示す表である。
【図８】従来例による処理室の概略断面図である。
１ 処理室 ３ アノード電極 ４ 基板 ５ ガス導入孔 ７ 排気管 ９ ＲＦ高周波電源 １４ 凹部 １５ 成膜ガス供給管 １７ 多孔カソード電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 亀田 賢治 東京都中野区東中野三丁目14番20号 国際 電気株式会社内 Ｆターム(参考） 4K030 EA05 FA03 KA17 5F045 AA08 AB33 AC01 AC12 AD06 AE21 AF07 BB10 BB14 EE14 EH04 EH05 EH14 EK07 EM10
Claims (4)
- 【請求項１】減圧可能な処理室と、 該処理室内に配置された一対の平板電極であって、基板
が載置され、かつ接地される第１電極、及び複数のガス
導入孔を有し、かつ高周波が印加される第２電極と、 該第２電極のガス導入孔を介して第１電極と第２電極間
にガスを供給する成膜ガス供給管と、 前記処理室からガスを排気する排気管とを備え、 前記第２電極の第１電極と対向する面に凹部を設けたこ
とを特徴とするプラズマＣＶＤ装置。 - 【請求項２】前記凹部は３ｍｍ以上乃至ガス導入孔ピッ
チよりも小さい幅を有することを特徴とする請求項１に
記載のプラズマＣＶＤ装置。 - 【請求項３】前記凹部はガス導入孔の開口面積よりも大
きい開口面積を有することを特徴とする請求項１または
２に記載のプラズマＣＶＤ装置。 - 【請求項４】請求項１ないし３のいずれかに記載のプラ
ズマＣＶＤ装置において、先に非成膜ガスを導入し、後
から成膜ガスを導入するプラズマＣＶＤ膜形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31223499A JP2001135626A (ja) | 1999-11-02 | 1999-11-02 | プラズマｃｖｄ装置及びプラズマｃｖｄ膜形成方法 |
| TW089120210A TW462081B (en) | 1999-11-02 | 2000-09-29 | Plasma CVD system and plasma CVD film deposition method |
| KR10-2000-0057373A KR100381205B1 (ko) | 1999-11-02 | 2000-09-29 | 플라즈마 화학증기증착 장치 및 플라즈마 화학증기증착막형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31223499A JP2001135626A (ja) | 1999-11-02 | 1999-11-02 | プラズマｃｖｄ装置及びプラズマｃｖｄ膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001135626A true JP2001135626A (ja) | 2001-05-18 |
Family
ID=18026798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31223499A Pending JP2001135626A (ja) | 1999-11-02 | 1999-11-02 | プラズマｃｖｄ装置及びプラズマｃｖｄ膜形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2001135626A (ja) |
| KR (1) | KR100381205B1 (ja) |
| TW (1) | TW462081B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002237460A (ja) * | 2001-02-09 | 2002-08-23 | Kanegafuchi Chem Ind Co Ltd | プラズマｃｖｄ装置 |
| JP2002237459A (ja) * | 2001-02-09 | 2002-08-23 | Kanegafuchi Chem Ind Co Ltd | プラズマｃｖｄ装置 |
| JP2002237461A (ja) * | 2001-02-09 | 2002-08-23 | Kanegafuchi Chem Ind Co Ltd | プラズマｃｖｄ装置 |
| CN100339505C (zh) * | 2003-11-07 | 2007-09-26 | 株式会社岛津制作所 | 表面波激发等离子体cvd系统 |
| JP2010021140A (ja) * | 2008-07-11 | 2010-01-28 | Psk Inc | ホローカソードプラズマを利用した大面積基板処理装置 |
| JP2010040978A (ja) * | 2008-08-08 | 2010-02-18 | Shimadzu Corp | 成膜装置及び成膜方法 |
| JP2010157483A (ja) * | 2009-01-05 | 2010-07-15 | Samsung Electro-Mechanics Co Ltd | プラズマ発生装置 |
| EP2239759A2 (en) * | 2009-04-06 | 2010-10-13 | Korea Advanced Institute of Science and Technology | Substrate treatment apparatus, substrate treatment method, preliminary electrode structure, measuring electrode structure, and process electrode structure |
| JP2020503669A (ja) * | 2016-12-27 | 2020-01-30 | エヴァテック・アーゲー | Ｒｆ容量結合二重周波数エッチング反応器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4563729B2 (ja) * | 2003-09-04 | 2010-10-13 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| KR102661882B1 (ko) * | 2018-12-20 | 2024-04-29 | 한국알박(주) | 성막 장치 |
| JP7512567B2 (ja) * | 2021-09-28 | 2024-07-09 | 島津産機システムズ株式会社 | プラズマ処理装置 |
-
1999
- 1999-11-02 JP JP31223499A patent/JP2001135626A/ja active Pending
-
2000
- 2000-09-29 KR KR10-2000-0057373A patent/KR100381205B1/ko active IP Right Review Request
- 2000-09-29 TW TW089120210A patent/TW462081B/zh not_active IP Right Cessation
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4575605B2 (ja) * | 2001-02-09 | 2010-11-04 | 株式会社カネカ | プラズマｃｖｄ装置を用いたシリコン系膜の製造方法 |
| JP2002237459A (ja) * | 2001-02-09 | 2002-08-23 | Kanegafuchi Chem Ind Co Ltd | プラズマｃｖｄ装置 |
| JP2002237461A (ja) * | 2001-02-09 | 2002-08-23 | Kanegafuchi Chem Ind Co Ltd | プラズマｃｖｄ装置 |
| JP2002237460A (ja) * | 2001-02-09 | 2002-08-23 | Kanegafuchi Chem Ind Co Ltd | プラズマｃｖｄ装置 |
| JP4578693B2 (ja) * | 2001-02-09 | 2010-11-10 | 株式会社カネカ | プラズマｃｖｄ装置およびプラズマｃｖｄ装置を用いたシリコン系膜の製造方法 |
| JP4578694B2 (ja) * | 2001-02-09 | 2010-11-10 | 株式会社カネカ | プラズマｃｖｄ装置およびプラズマｃｖｄ装置を用いたシリコン系膜の製造方法 |
| CN100339505C (zh) * | 2003-11-07 | 2007-09-26 | 株式会社岛津制作所 | 表面波激发等离子体cvd系统 |
| JP2010021140A (ja) * | 2008-07-11 | 2010-01-28 | Psk Inc | ホローカソードプラズマを利用した大面積基板処理装置 |
| JP2010040978A (ja) * | 2008-08-08 | 2010-02-18 | Shimadzu Corp | 成膜装置及び成膜方法 |
| JP2010157483A (ja) * | 2009-01-05 | 2010-07-15 | Samsung Electro-Mechanics Co Ltd | プラズマ発生装置 |
| EP2239759A2 (en) * | 2009-04-06 | 2010-10-13 | Korea Advanced Institute of Science and Technology | Substrate treatment apparatus, substrate treatment method, preliminary electrode structure, measuring electrode structure, and process electrode structure |
| EP2239759A3 (en) * | 2009-04-06 | 2011-12-28 | Korea Advanced Institute of Science and Technology | Substrate treatment apparatus, substrate treatment method, preliminary electrode structure, measuring electrode structure, and process electrode structure |
| JP2020503669A (ja) * | 2016-12-27 | 2020-01-30 | エヴァテック・アーゲー | Ｒｆ容量結合二重周波数エッチング反応器 |
| JP2020503667A (ja) * | 2016-12-27 | 2020-01-30 | エヴァテック・アーゲー | 高周波容量結合エッチング反応器 |
| JP7069159B2 (ja) | 2016-12-27 | 2022-05-17 | エヴァテック・アーゲー | 高周波容量結合エッチング反応器 |
| JP7072572B2 (ja) | 2016-12-27 | 2022-05-20 | エヴァテック・アーゲー | Ｒｆ容量結合二重周波数エッチング反応器 |
| US11742187B2 (en) | 2016-12-27 | 2023-08-29 | Evatec Ag | RF capacitive coupled etch reactor |
Also Published As
| Publication number | Publication date |
|---|---|
| TW462081B (en) | 2001-11-01 |
| KR100381205B1 (ko) | 2003-04-26 |
| KR20010050758A (ko) | 2001-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3488734B2 (ja) | プラズマ処理反応器内の導電性の面を保護するための方法及び装置 | |
| JP3801730B2 (ja) | プラズマｃｖｄ装置及びそれを用いた薄膜形成方法 | |
| US6863077B2 (en) | Method and apparatus for enhanced chamber cleaning | |
| JP4827081B2 (ja) | プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体 | |
| EP1827871B1 (en) | Methods for removing black silicon and black silicon carbide from surfaces of silicon and silicon carbide electrodes for plasma processing apparatuses | |
| US8394231B2 (en) | Plasma process device and plasma process method | |
| JP2008511175A (ja) | プラズマチャンバ内部で使用するためのイットリア絶縁体リング | |
| JP2004165460A (ja) | プラズマ処理装置 | |
| JP2008078515A (ja) | プラズマ処理方法 | |
| JP2001135626A (ja) | プラズマｃｖｄ装置及びプラズマｃｖｄ膜形成方法 | |
| KR100801580B1 (ko) | 플라즈마-인핸스트 프로세싱 장치 | |
| TW201413817A (zh) | 電漿處理方法及電漿處理裝置 | |
| JP4185483B2 (ja) | プラズマ処理装置 | |
| US20220351979A1 (en) | Systems and methods for selective metal compound removal | |
| US6863926B2 (en) | Corrosive-resistant coating over aluminum substrates for use in plasma deposition and etch environments | |
| US20180347037A1 (en) | Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor | |
| JP4456218B2 (ja) | プラズマ処理装置 | |
| TW201529141A (zh) | 自清潔真空處理腔室 | |
| JP2007184611A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH065522A (ja) | 高周波プラズマｃｖｄ装置 | |
| JP6044042B2 (ja) | プラズマｃｖｄ装置及び磁気記録媒体の製造方法 | |
| JP2001237227A (ja) | プラズマ処理装置 | |
| JP2001220678A (ja) | プラズマｃｖｄ装置 | |
| WO2018226323A1 (en) | Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor | |
| WO2019051364A1 (en) | IN SITU SELECTIVE CLEANING OF HIGH K FILMS FROM A PROCESSING CHAMBER USING A REACTIVE GAS PRECURSOR |