JP2001135089A - Ｅｅｐｒｏｍ書込装置 - Google Patents

Abstract

(57)【要約】 【課題】 外部から書込許可信号を供給することなくシ
リアル信号のみによりＥＣＵ側で自動的に書込可能と
し、通信端子構成および回路構成を簡略化したＥＥＰＲ
ＯＭ書込装置を得る。 【解決手段】 ＣＰＵ３０Ａ、ＥＥＰＲＯＭ３１および
ブートプログラム３２Ａを含むマイコン３Ａを有するＥ
ＣＵ２Ａと、ＣＰＵとの間でシリアル信号ＳＥ、ＳＲを
通信する外部書込装置１Ａとを備え、ＥＣＵは、ＣＰＵ
に関連する書込制御手段を含み、書込制御手段は、外部
書込装置からのシリアル信号の受信開始に応答してＣＰ
Ｕに対する書込許可信号ＷＡを生成し、ＣＰＵは、書込
許可信号に応答して、通常動作モードからＥＥＰＲＯＭ
への書込モードに切り換えられ、ＥＥＰＲＯＭの内容を
書き換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、たとえば車載の
ＥＣＵ（電子制御装置）に内蔵されたＥＥＰＲＯＭ（フ
ラッシュメモリなど）を外部からのシリアル信号により
書き換えるＥＥＰＲＯＭ書込装置に関し、特に外部書込
装置からのシリアル信号のみの入力によりＥＣＵ側で自
動的に書込許可となる構成とし、外部書込装置とＥＣＵ
との通信端子構成および回路構成を簡略化したＥＥＰＲ
ＯＭ書込装置に関するものである。

【０００２】

【従来の技術】従来より、車載のＥＣＵには、車両制御
用の種々のプログラムが格納されている。また、制御プ
ログラムの内容は、たとえば特開昭６３−２２３９０１
号公報（特許２７５３２２５号）に参照されるように、
電気的にデータ消去および書換が可能なＥＥＰＲＯＭに
書き込まれており、必要に応じて外部書込装置を接続す
ることにより適宜書き換えられるようになっている。

【０００３】一般に、ＥＥＰＲＯＭの書込処理は、ＥＥ
ＰＲＯＭを含むＩＣ回路に書込許可信号を供給して、Ｉ
Ｃ回路を書込モードに切り換えた後に、アドレスデータ
およびメモリデータを供給することにより実施されてい
る。

【０００４】図５は外部書込装置を用いた従来のＥＥＰ
ＲＯＭ書込装置を示すブロック構成図である。図５にお
いて、外部書込装置１は、書込処理時に車載のＥＣＵ２
に接続されて、書込許可信号ＷＡおよびシリアル信号Ｓ
Ｅを生成する。

【０００５】ＥＣＵ２は、外部書込装置１を接続するた
めの入力端子２１および２２と出力端子２３とを有し、
入力端子２１および２２を介して書込許可信号ＷＡおよ
びシリアル信号ＳＥを取り込み、出力端子２３を介して
外部書込装置１にシリアル信号ＳＲを出力する。

【０００６】ＥＣＵ２は、制御演算処理部となるマイク
ロコンピュータ（以下、「マイコン」という）３と、マ
イコン３と関連する書込制御回路４、リセットパルス発
生回路５、ＣＰＵ動作監視回路６、通信回路７およびゲ
ート回路８とを備えている。

【０００７】マイコン３は、マイコン本体を構成するＣ
ＰＵ３０と、ＣＰＵ３０に属するＥＥＰＲＯＭたとえば
フラッシュメモリ３１、ブートプログラム３２およびＲ
ＡＭ３３とを備えている。

【０００８】以下、ＥＥＰＲＯＭとしてフラッシュメモ
リ３１を用いた場合を例にとって説明する。ブートプロ
グラム３２は、書込準備用の立ち上げプログラムなどを
格納しており、フラッシュメモリ３１は、ＣＰＵ３０の
シーケンスプログラムなどを格納している。

【０００９】書込制御回路４は、外部書込装置１から供
給された書込許可信号ＷＡを書込モード設定信号ＷＭに
変換して、マイコン３内のＣＰＵ３０に入力する。書込
モード設定信号ＷＭは、マイコン３に必要な書込許可お
よび動作モードの決定を行う。

【００１０】リセットパルス発生回路５は、外部書込装
置１から供給された書込許可信号ＷＡに応答して、マイ
コン３内のＣＰＵ３０に対するリセットパルスＲＳを生
成する。

【００１１】ＣＰＵ動作監視回路６は、マイコン３内の
ＣＰＵ３０から周期的に供給されるウォッチドック信号
の有無に応答して、リセットパルスＲＳを生成する。通
信回路７は、外部書込装置１とマイコン３との間のシリ
アル信号ＳＥおよびＳＲの双方向通信を行う。

【００１２】ゲート回路８は、ＣＰＵ動作監視回路６か
らのリセットパルスＲＳよりもリセットパルス発生回路
５からのリセットパルスＲＳを優先するように、リセッ
トパルスＲＳを通過させてＣＰＵ３０に入力する。

【００１３】次に、図６（通常動作）および図７（書込
み割込み）のフローチャートを参照しながら、図５に示
した従来のＥＥＰＲＯＭ書込装置の動作について説明す
る。なお、あらかじめ、マイコン３内のフラッシュメモ
リ３１には、任意のシステム制御プログラムが書き込ま
れているものとする。

【００１４】図６において、まず、電源投入によりＥＣ
Ｕ２およびマイコン３を動作させると（ステップＳ
１）、通常制御プログラムが起動して、通常のシステム
制御プログラムにより、ＥＣＵ２およびマイコン３が動
作する（ステップＳ２）。

【００１５】ここで、外部書込装置１から書込許可信号
ＷＡが供給されると、書込み割込み（図７参照）が発生
し、書込み割込みが終了すると、図６の処理ルーチンに
リターンする。以下、電源が切断されると（ステップＳ
２０）、図６の通常処理は終了する。

【００１６】図７において、まず、書込制御回路４は、
書込許可信号ＷＡに応答して、マイコン３の書込許可お
よび動作モード設定用の書込モード設定信号ＷＭを生成
する（ステップＳ３）。これにより、マイコン３におい
ては、書込モードへの切換処理が実行される（ステップ
Ｓ４）。

【００１７】また、書込許可信号ＷＡの供給と同時に、
リセットパルス発生回路５は、マイコン３にリセットパ
ルスＲＳを供給し（ステップＳ５）、ウォッチドック信
号ＷＤが停止する（ステップＳ６）。

【００１８】上記処理ステップＳ３〜Ｓ６の完了後、リ
セットパルス発生回路５は、マイコン３へのリセットパ
ルスＲＳの供給を停止する（ステップＳ７）。これによ
り、マイコン３は、書込モードでの動作に遷移するとと
もに、内蔵のブートプログラム３２の内容が転送されて
起動する（ステップＳ８）。

【００１９】ブートプログラム３２が起動された後、外
部書込装置１およびマイコン３は、シリアル信号ＳＥお
よびＳＲの通信により、シリアル信号ＳＥに基づくフラ
ッシュメモリ３１へのデータ書込処理を開始する（ステ
ップＳ９）。

【００２０】以下、シリアル信号ＳＥの入力（書込処
理）が終了したか否かを判定し（ステップＳ１０）、書
込処理が終了した（すなわち、ＹＥＳ）と判定されれ
ば、外部書込装置１は、書込処理の終了を示すＣＰＵ３
０からのシリアル信号ＳＲに応答して書込許可信号ＷＡ
の供給を停止する（ステップＳ１１）。

【００２１】これにより、マイコン３においては、通常
動作モードへの切換処理が実行される（ステップＳ１
２）。これと同時に、ＣＰＵ動作監視回路６は、ゲート
回路８を介してリセットパルスＲＳをＣＰＵ３０に入力
する（ステップＳ１３）。

【００２２】すなわち、リセットパルス発生回路５によ
るリセット制御動作が中止し、ＣＰＵ動作監視回路６か
らのリセットパルスＲＳがマイコン３に供給される。上
記処理ステップＳ１１〜Ｓ１３の完了後、リセットパル
ス発生回路５は、マイコン３へのリセットパルスＲＳの
供給を停止する（ステップＳ１４）。

【００２３】これにより、図７の処理ルーチンが終了し
て、通常のシステム制御プログラム（図６参照）が起動
し、ＥＣＵ２の本来の動作に戻る。このように、書込終
了時における書込許可信号ＷＡの供給停止により、マイ
コン３は、書込モードから解除されて、通常のシステム
制御プログラムによる動作モードに切り換えられる（ス
テップＳ２）。

【００２４】しかしながら、上記従来装置においては、
通常の制御動作には関与せずにデータ書込時のみに関与
する構成として、外部書込装置１からＥＣＵ２に書込許
可信号ＷＡを送信するための入力端子２１を必要として
いる。

【００２５】また、図５には示されていないが、外部書
込装置１とＥＣＵ２との間には、書込許可信号ＷＡに専
用の入出力端子のみならず、両者を結合させる電線（ハ
ーネス）の設定が必要となる。

【００２６】

【発明が解決しようとする課題】従来のＥＥＰＲＯＭ書
込装置は以上のように、フラッシュメモリ３１が内蔵さ
れたマイコン３の動作モードを書込モードに切り換える
ために、外部書込装置１からＥＣＵ２に対して専用の書
込許可信号ＷＡを送信する必要があるので、書込許可信
号ＷＡのための入力端子２１などを必要とし、回路構成
を簡略化することができないという問題点があった。

【００２７】この発明は上記のような問題点を解決する
ためになされたもので、外部書込装置からＥＣＵに対し
て書込許可信号を供給しなくても、外部書込装置からの
シリアル信号のみの入力によりＥＣＵ側で自動的に書込
許可となる構成とし、外部書込装置とＥＣＵとの通信端
子構成および回路構成を簡略化したＥＥＰＲＯＭ書込装
置を得ることを目的とする。

【００２８】

【課題を解決するための手段】この発明の請求項１に係
るＥＥＰＲＯＭ書込装置は、ＣＰＵとＣＰＵに属するＥ
ＥＰＲＯＭおよびブートプログラムとを有するＥＣＵ
と、ＥＣＵに接続されてＣＰＵとの間でシリアル信号を
通信するための外部書込装置とを備え、シリアル信号に
よりＥＥＰＲＯＭの内容を書き換えるＥＥＰＲＯＭ書込
装置において、ＥＣＵは、ＣＰＵに関連する書込制御手
段を含み、書込制御手段は、外部書込装置からのシリア
ル信号の受信開始に応答してＣＰＵに対する書込許可信
号を生成し、ＣＰＵは、書込許可信号に応答して、通常
動作モードからＥＥＰＲＯＭへの書込モードに切り換え
られるものである。

【００２９】また、この発明の請求項２に係るＥＥＰＲ
ＯＭ書込装置は、請求項１において、ＥＣＵは、ＣＰＵ
およびブートプログラムと関連する書込制御回路および
リセットパルス発生回路を含み、書込制御手段は、ブー
トプログラム、書込制御回路およびリセットパルス発生
回路により構成され、ブートプログラムは、外部書込装
置からのシリアル信号の受信開始に応答して書込許可信
号を生成し、書込制御回路は、書込許可信号に応答し
て、ＣＰＵを書込モードに切り換えるための書込モード
設定信号を生成し、リセットパルス発生回路は、書込モ
ードの開始時および終了時に、ＣＰＵに対するリセット
パルスを生成するものである。

【００３０】また、この発明の請求項３に係るＥＥＰＲ
ＯＭ書込装置は、請求項１において、書込制御手段は、
ブートプログラムにより構成されたものである。

【００３１】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図について説明する。図１はこの発明の
実施の形態１を示すブロック構成図であり、前述（図５
参照）と同様のものについては、同一符号を付して詳述
を省略する。

【００３２】図１において、外部書込装置１Ａは、シリ
アル信号ＳＥのみを出力し、ＥＣＵ２Ａは、通信端子と
して、入力端子２２および出力端子２３のみを有する。
また、ＥＣＵ２Ａは、マイコン３Ａ、書込制御回路４
Ａ、リセットパルス発生回路５Ａ、ＣＰＵ動作監視回路
６、通信回路７およびゲート回路８を備えている。

【００３３】マイコン３Ａは、前述と同様のフラッシュ
メモリ３１およびＲＡＭ３３と、書込許可時の自動立ち
上げ機能を含むＣＰＵ３０Ａおよびブートプログラム３
２Ａとを備えている。

【００３４】ＥＣＵ２Ａ内の書込制御回路４Ａおよびリ
セットパルス発生回路５Ａは、マイコン３Ａ内のＣＰＵ
３０Ａおよびブートプログラム３２Ａと関連している。

【００３５】ＣＰＵ３０Ａと関連したブートプログラム
３２Ａ、書込制御回路４Ａおよびリセットパルス発生回
路５Ａは、外部書込装置１Ａからのシリアル信号ＳＥの
受信開始に応答して、ＣＰＵ３０Ａに対する書込許可信
号ＷＡおよび書込モード設定信号ＷＭを生成するための
書込制御手段を構成している。

【００３６】すなわち、ブートプログラム３２Ａは、外
部書込装置１Ａからのシリアル信号ＳＥの受信開始に応
答して書込許可信号ＷＡを生成し、書込制御回路４Ａ
は、書込許可信号ＷＡに応答して、ＣＰＵ３０Ａを書込
モードに切り換えるための書込モード設定信号ＷＭを生
成する。

【００３７】リセットパルス発生回路５Ａは、書込許可
信号ＷＡに応答して、また、ＣＰＵ動作監視回路６と関
連して、書込モードの開始時および終了時に、ＣＰＵ３
０Ａに対するリセットパルスＲＳを生成する。

【００３８】ＣＰＵ３０Ａは、書込許可信号ＷＡに基づ
く書込モード設定信号ＷＭに応答して、通常動作モード
からフラッシュメモリ３１への書込モードに切り換えら
れるようになっている。

【００３９】図１において、書込許可信号ＷＡは、外部
書込装置１Ａから供給されるのではなく、外部書込装置
１ＡとＥＣＵ２Ａとの間のシリアル通信のみによって、
ＥＣＵ２Ａ内で自動的に生成されて処理される。

【００４０】次に、図２のフローチャートを参照しなが
ら、図１に示したこの発明の実施の形態１の動作につい
て説明する。図２において、前述（図６参照）と同様の
ステップについては、同一符号を付して詳述を省略す
る。また、ステップＳ６、Ｓ１３に続くリセットパルス
ＲＳの解除ステップＳ７、Ｓ１４は、前述と同様なの
で、ここでは図示を省略する。

【００４１】まず、電源投入後のステップＳ２におい
て、通常のシステム制御プログラムで動作中のマイコン
３Ａは、外部書込装置１Ａとの間で通信を行う。また、
ＣＰＵ動作監視回路６は、マイコン３Ａの動作確認用の
ウォッチドック信号ＷＤによりマイコン３Ａの動作を監
視し、ウォッチドック信号ＷＤの異常を検出すると、マ
イコン３ＡにリセットパルスＲＳを送出する。

【００４２】ここで、フラッシュメモリ３１に対して書
込動作を開始する場合、外部書込装置１Ａは、書込許可
情報を含むシリアル信号ＳＥをＥＣＵ２Ａ内のマイコン
３Ａに送信する。

【００４３】このとき、マイコン３Ａは、書込開始指示
の有無を判定しており（ステップＳ１５）、書込許可情
報の入力により書込開始指示が有り（すなわち、ＹＥ
Ｓ）と判定して書込モードに切り換える（ステップＳ４
Ａ）。

【００４４】すなわち、マイコン３Ａは、外部書込装置
１Ａからの通信情報に書込許可情報が含まれていた場
合、ＥＣＵ２Ａ内の書込制御回路４Ａおよびリセットパ
ルス発生回路５Ａに書込許可信号ＷＡを入力する。

【００４５】書込制御回路４Ａは、マイコン３Ａからの
書込許可信号ＷＡを受信すると、書込モード設定信号Ｗ
Ｍを生成して、マイコン３Ａの書込許可端子およびモー
ド設定端子に入力する。

【００４６】リセットパルス発生回路５Ａは、マイコン
３Ａからの書込許可信号ＷＡを受信すると、リセットパ
ルスＲＳを生成し、ゲート回路８を介してリセットパル
スＲＳをマイコン３Ａに入力する（ステップＳ５）。

【００４７】リセットパルスＲＳの入力により、マイコ
ン３Ａは、ウォッチドック信号ＷＤを停止して（ステッ
プＳ６）、書込許可情報の受信確認信号を外部書込装置
１Ａに送信する。このとき、ゲート回路８は、リセット
パルス発生回路５ＡからのリセットパルスＲＳを優先し
てマイコン３Ａに入力する。

【００４８】外部書込装置１Ａは、書込許可情報の受信
確認信号を含むシリアル信号ＳＲがマイコン３Ａから送
信されてきた後に、書込動作を開始する。すなわち、書
込動作を自動的に立ち上げるためのブートプログラム３
２Ａの内容を転送し（ステップＳ８Ａ）、フラッシュメ
モリ３１に対する書込動作を開始する（ステップＳ
９）。

【００４９】このとき、マイコン３Ａは、書込制御回路
４Ａから書込モード設定信号ＷＭが入力された後、リセ
ットパルス発生回路５ＡからのリセットパルスＲＳによ
ってリセットされた後に書込動作を開始する。

【００５０】以下、マイコン３Ａは、外部書込装置１Ａ
からマイコン３Ａに送信される書込終了情報の有無を判
定し（ステップＳ１０Ａ）、外部書込装置１Ａからの書
込終了情報が有り（すなわち、ＹＥＳ）と判定されれ
ば、書込許可信号ＷＡを停止して通常動作モードに切り
換える（ステップＳ１２Ａ）。

【００５１】すなわち、書込制御回路４Ａは、書込許可
信号ＷＡの停止に応答して、マイコン３Ａへの書込モー
ド設定信号ＷＭの出力を停止する。

【００５２】また、リセットパルス発生回路５Ａは、書
込許可信号ＷＡの停止に応答して、マイコン３Ａに対す
るリセットパルスＲＳによる制御を停止する。これによ
り、マイコン３Ａのリセット端子制御は、ＣＰＵ動作監
視回路６からのリセットパルスＲＳにより決定される。

【００５３】さらに、書込動作中のマイコン３Ａはウォ
ッチドック信号ＷＤを出力していないので（ステップＳ
１６）、ＣＰＵ動作監視回路６は、マイコン３Ａに対す
るリセットパルスＲＳを出力する（ステップＳ１３）。
これらの動作により、マイコン３Ａは、通常のシステム
制御プログラム動作を再開する（ステップＳ１７）。

【００５４】このように、フラッシュメモリ３３へのデ
ータ書込時において、外部書込装置１Ａは、入力端子２
２（通信インターフェイス）を介してＥＣＵ２Ａに書込
許可情報を送信し、ＥＣＵ２Ａは、書込許可情報（ステ
ップＳ１５）に応答して自動的に書込モードに遷移する
（ステップＳ４Ａ）。

【００５５】また、外部書込装置１Ａは、ＥＣＵ２Ａか
ら出力端子２３（通信インターフェイス）を介して書込
モードヘの遷移完了信号（シリアル信号ＳＲ）を受信す
ると、フラッシュメモリ３３ヘの書込データを送信し
（ステップＳ９）、書込データの送信が完了すると送信
終了信号を送信する。

【００５６】一方、ＥＣＵ２Ａは、外部書込装置１Ａか
ら送信されてくる書込データをフラッシュメモリ３３に
書き込み、送信終了信号（ステップＳ１０Ａ）を受信す
ると、通常の動作モードヘ遷移する（ステップＳ１２
Ａ）。

【００５７】このように、外部書込装置１Ａから書込許
可信号ＷＡを供給することなく、外部書込装置１ＡとＥ
ＣＵ２Ａとの間の通常の通信インターフェイス（シリア
ル通信：ＳＣＩ）を用いて書込許可情報を送信すること
により、ＥＣＵ２Ａ内で書込動作を実現することができ
る。

【００５８】したがって、ＥＣＵ２Ａにはシリアル信号
ＳＥ、ＳＲ用の通信端子２２、２３のみを設ければよ
く、フラッシュメモリ３３への書込専用の通信端子（図
５内の入力端子２１）が不要となり、回路構成が簡略化
されてコストダウンを実現することができる。

【００５９】また、ＥＣＵ２Ａは、書込制御回路４Ａ、
リセットパルス発生回路５Ａおよびゲート回路８を含
み、従来のＥＣＵ２（図５参照）と近似した構成を有し
ているので、入力端子２１を追加するのみで従来の外部
書込装置１を接続することもでき、従来装置とハードウ
ェアを兼用することもできる。

【００６０】実施の形態２．なお、上記実施の形態１で
は、書込制御回路４Ａおよびリセットパルス発生回路５
Ａを有するＥＣＵ２Ａ（図１参照）について説明した
が、書込制御回路４Ａおよびリセットパルス発生回路５
Ａの機能をマイコン内のブートプログラムに含めてもよ
い。

【００６１】これにより、書込制御回路４Ａ、リセット
パルス発生回路５Ａおよびゲート回路８が省略されて、
ＥＣＵ内の構成をさらに簡略化することができる。

【００６２】以下、ブートプログラムのみにより書込制
御手段を構成したこの発明の実施の形態２を図について
説明する。図３はこの発明の実施の形態２を示すブロッ
ク構成図であり、前述（図１参照）と同様のものについ
ては、同一符号を付して詳述を省略する。

【００６３】図３において、ＥＣＵ２Ｂは、マイコン３
Ｂ、ＣＰＵ動作監視回路６および通信回路７のみを有す
る。マイコン３Ｂは、ＣＰＵ３０Ｂと、ＣＰＵ３０Ｂに
属するフラッシュメモリ３１、ブートプログラム３２Ｂ
およびＲＡＭ３３とを有する。ＣＰＵ３０Ｂと関連する
ブートプログラム３２Ｂは、書込制御手段を構成してい
る。

【００６４】この場合、書込許可信号は、外部書込装置
１ＡとＥＣＵ２Ｂとの間の書込許可情報の通信に応答し
て、ＣＰＵ３０Ｂおよびブートプログラム３２Ｂとの間
で処理される。

【００６５】次に、図４のフローチャートを参照しなが
ら、図３に示したこの発明の実施の形態２の動作につい
て説明する。図４において、前述（図２参照）と同様の
ステップについては、同一符号を付して詳述を省略す
る。

【００６６】まず、システム制御プログラムで動作中の
マイコン３Ｂは、外部書込装置１Ａとの間で通信を行
い、ＣＰＵ動作監視回路６は、ウォッチドック信号ＷＤ
の異常検出時にリセットパルスＲＳを生成する。

【００６７】前述と同様に、外部書込装置１Ａは、書込
動作開始時に、マイコン３Ｂに書込許可情報を送信し、
マイコン３Ｂから受信確認信号（遷移完了信号）が送信
された後に書込動作を開始する（ステップＳ９）。

【００６８】また、マイコン３Ｂは、外部書込装置１Ａ
からの書込許可情報（ステップＳ１５）に応答して書込
モードに遷移し、外部書込装置１Ａに受信確認信号を送
信して書込動作を開始する（ステップＳ９）。

【００６９】さらに、書込動作の終了は、外部書込装置
１Ａからマイコン３Ｂに送信される書込終了情報（ステ
ップＳ１０Ａ）に応答して行われ、マイコン３Ｂは、外
部書込装置１Ａからの書込終了情報により通常動作モー
ドに遷移し、システム制御プログラム動作を再開する
（ステップＳ１７）。

【００７０】この場合、ステップＳ１５において、書込
開始指示が有り（すなわち、ＹＥＳ）と判定されると、
書込モードへの切換（ステップＳ４Ｂ）が実行され、続
いて、書込制御回路およびリセットパルス発生回路の機
能を含むブートプログラム３２Ｂの内容が転送される
（ステップＳ８Ｂ）。

【００７１】したがって、ブートプログラム３２Ｂは、
外部書込装置１Ａからの書込許可情報に応答して書込モ
ード設定信号ＷＭを生成し、これをマイコン３Ｂに入力
することにより、マイコン３Ｂを書込モードに切り換え
させる。

【００７２】このように、書込制御手段の機能を全てブ
ートプログラム３２Ｂ内に含めることにより、ＥＣＵ２
Ｂ内のハードウェア構成をさらに簡略化してコストダウ
ンを実現することができる。

【００７３】なお、上記各実施の形態では、マイコン内
のＥＥＰＲＯＭとしてフラッシュメモリ３１を用いた場
合について説明したが、フラッシュメモリ３１以外のＥ
ＥＰＲＯＭを用いてもよい。

【００７４】

【発明の効果】以上のようにこの発明の請求項１によれ
ば、ＣＰＵとＣＰＵに属するＥＥＰＲＯＭおよびブート
プログラムとを有するＥＣＵと、ＥＣＵに接続されてＣ
ＰＵとの間でシリアル信号を通信するための外部書込装
置とを備え、シリアル信号によりＥＥＰＲＯＭの内容を
書き換えるＥＥＰＲＯＭ書込装置において、ＥＣＵは、
ＣＰＵに関連する書込制御手段を含み、書込制御手段
は、外部書込装置からのシリアル信号の受信開始に応答
してＣＰＵに対する書込許可信号を生成し、ＣＰＵは、
書込許可信号に応答して通常動作モードからＥＥＰＲＯ
Ｍへの書込モードに切り換えられ、外部から書込許可信
号を供給することなくシリアル信号のみによりＥＣＵ側
で書込可能となるように構成したので、外部書込装置と
ＥＣＵとの通信端子構成および回路構成を簡略化したＥ
ＥＰＲＯＭ書込装置が得られる効果がある。

【００７５】また、この発明の請求項２によれば、請求
項１において、ＥＣＵは、ＣＰＵおよびブートプログラ
ムと関連する書込制御回路およびリセットパルス発生回
路を含み、書込制御手段は、ブートプログラム、書込制
御回路およびリセットパルス発生回路により構成され、
ブートプログラムは、外部書込装置からのシリアル信号
の受信開始に応答して書込許可信号を生成し、書込制御
回路は、書込許可信号に応答して、ＣＰＵを書込モード
に切り換えるための書込モード設定信号を生成し、リセ
ットパルス発生回路は、書込モードの開始時および終了
時に、ＣＰＵに対するリセットパルスを生成するように
構成したので、回路構成を簡略化するとともに、従来装
置をハードウェア構成を兼用することのできるしたＥＥ
ＰＲＯＭ書込装置が得られる効果がある。

【００７６】また、この発明の請求項３によれば、請求
項１において、書込制御手段は、ブートプログラムによ
り構成されたので、回路構成をさらに簡略化してコスト
ダウンを実現したＥＥＰＲＯＭ書込装置が得られる効果
がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示すブロック構成
図である。

【図２】 この発明の実施の形態１の動作を示すフロー
チャートである。

【図３】 この発明の実施の形態２を示すブロック構成
図である。

【図４】 この発明の実施の形態２の動作を示すフロー
チャートである。

【図５】 従来のＥＥＰＲＯＭ書込装置を示すブロック
構成図である。

【図６】 従来のＥＥＰＲＯＭ書込装置の通常動作を示
すフローチャートである。

【図７】 従来のＥＥＰＲＯＭ書込装置の割込み動作を
示すフローチャートである。

【符号の説明】

１Ａ 外部書込装置、２Ａ、２Ｂ ＥＣＵ、３Ａ、３Ｂ
マイコン、４Ａ 書込制御回路、５Ａ リセットパル
ス発生回路、６ ＣＰＵ動作監視回路、２２入力端子、
２３ 出力端子、３０Ａ、３０Ｂ ＣＰＵ、３１ フラ
ッシュメモリ、３２Ａ、３２Ｂ ブートプログラム、Ｒ
Ｓ リセットパルス、ＳＥ、ＳＲ シリアル信号、ＷＡ
書込許可信号、ＷＤ ウォッチドック信号、ＷＭ 書
込モード設定信号、Ｓ４Ａ、Ｓ４Ｂ 書込モードに切り
換えるステップ、Ｓ５ リセットパルスを発生するステ
ップ、Ｓ８Ａ、Ｓ８Ｂ ブートプログラムを転送するス
テップ、Ｓ９ 書込動作を開始するステップ、Ｓ１０Ａ
書込動作の終了を判定するステップ、Ｓ１５ 書込開
始指示の有無を判定するステップ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵと前記ＣＰＵに属するＥＥＰＲＯ
   Ｍおよびブートプログラムとを有するＥＣＵと、 前記ＥＣＵに接続されて前記ＣＰＵとの間でシリアル信
   号を通信するための外部書込装置とを備え、 前記シリアル信号により前記ＥＥＰＲＯＭの内容を書き
   換えるＥＥＰＲＯＭ書込装置において、 前記ＥＣＵは、前記ＣＰＵに関連する書込制御手段を含
   み、 前記書込制御手段は、前記外部書込装置からのシリアル
   信号の受信開始に応答して前記ＣＰＵに対する書込許可
   信号を生成し、 前記ＣＰＵは、前記書込許可信号に応答して、通常動作
   モードから前記ＥＥＰＲＯＭへの書込モードに切り換え
   られることを特徴とするＥＥＰＲＯＭ書込装置。
2. 【請求項２】 前記ＥＣＵは、前記ＣＰＵおよび前記ブ
   ートプログラムと関連する書込制御回路およびリセット
   パルス発生回路を含み、 前記書込制御手段は、前記ブートプログラム、前記書込
   制御回路および前記リセットパルス発生回路により構成
   され、 前記ブートプログラムは、前記外部書込装置からのシリ
   アル信号の受信開始に応答して前記書込許可信号を生成
   し、 前記書込制御回路は、前記書込許可信号に応答して、前
   記ＣＰＵを前記書込モードに切り換えるための書込モー
   ド設定信号を生成し、 前記リセットパルス発生回路は、前記書込モードの開始
   時および終了時に、前記ＣＰＵに対するリセットパルス
   を生成することを特徴とする請求項１に記載のＥＥＰＲ
   ＯＭ書込装置。
3. 【請求項３】 前記書込制御手段は、前記ブートプログ
   ラムにより構成されたことを特徴とする請求項１に記載
   のＥＥＰＲＯＭ書込装置。