JP2001127321A - 半導体集積回路を再利用して形成された太陽電池 - Google Patents

半導体集積回路を再利用して形成された太陽電池

Info

Publication number
JP2001127321A
JP2001127321A JP30155899A JP30155899A JP2001127321A JP 2001127321 A JP2001127321 A JP 2001127321A JP 30155899 A JP30155899 A JP 30155899A JP 30155899 A JP30155899 A JP 30155899A JP 2001127321 A JP2001127321 A JP 2001127321A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
solar cell
substrate
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30155899A
Other languages
English (en)
Other versions
JP4298090B2 (ja
Inventor
Koji Ebe
広治 江部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30155899A priority Critical patent/JP4298090B2/ja
Publication of JP2001127321A publication Critical patent/JP2001127321A/ja
Application granted granted Critical
Publication of JP4298090B2 publication Critical patent/JP4298090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 不要となった半導体集積回路を利用し、既に
形成されている配線等を変更することなく製造可能な太
陽電池を提供する。 【解決手段】 半導体集積回路の電源接続用端子15a
と基板接続端子(接地端子)15bとを出力端子とし
て、半導体集積回路内に形成されているpn接合部で発
生する起電力を取り出す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、製造不良の半導体
集積回路や使用後の電子機器から取り出した半導体集積
回路を再利用して形成する太陽電池に関する。
【0002】
【従来の技術】近年、種々の電子機器に半導体集積回路
が使用されるようになった。また、半導体集積回路の集
積度も年々高くなる傾向にある。半導体集積回路の製造
技術は年々向上しているが、それでも不良の発生を皆無
とすることは不可能である。従来、集積回路形成後の検
査工程で不良が検出された場合は、ウェハを砕いて、新
しいウェハを形成するための原料として利用している。
【0003】また、新しい機能を追加した新製品の発売
により、旧型の電子機器が廃棄されることも多い。これ
らの電子機器に搭載されている半導体集積回路は、一般
的に再利用されることはなかった。
【0004】
【発明が解決しようとする課題】製造工程で発生した不
良の半導体集積回路は、上述の如く、新しいウェハを製
造するための原料として再利用されている。しかしなが
ら、ウェハを砕いて再結晶化する必要があるので、再利
用にかかるコストが比較的大きいという問題点がある。
また、電子機器に搭載されている半導体集積回路の大部
分は、電子機器が使用されなくなると再利用されること
なく廃棄されている。
【0005】ところで、近年の技術の向上により、微小
な電力で駆動できる電子機器も多くなった。不要になっ
た半導体集積回路を用いて太陽電池を容易に製造するこ
とができれば、低コストで太陽電池を供給することが可
能になり、極めて有用な技術となる。本発明は、上記の
課題に鑑みてなされたものであり、不要となった半導体
集積回路を利用し、既に形成されている配線等を変更す
ることなく製造可能な太陽電池を提供することを目的と
する。
【0006】
【課題を解決するための手段】上記した課題は、半導体
集積回路を再利用して形成された太陽電池であって、前
記半導体集積回路に形成された配線を変更することな
く、前記半導体集積回路内に形成されているpn接合を
利用して起電力を発生させることを特徴とする太陽電池
により解決する。
【0007】以下、作用について説明する。本発明にお
いて再利用する半導体集積回路には、既に配線や絶縁膜
が形成されている。本発明においては、これらの配線や
絶縁膜を除去することなく、チップ上又はウェハ上に形
成されている端子(外部との接続用端子)から起電力を
取り出す。
【0008】一般的に、半導体集積回路では多数のpn
接合が形成されている。また、それらのpn接合を構成
するp型不純物領域又はn型不純物領域が電源端子(高
電位側電源接続用端子又は低電位側電源接続用端子)に
接続されていることも多い。例えば、CMOS(Compli
mentary Metal Oxide Semiconductor )の場合、p型M
OSトランジスタ及びn型MOSトランジスタにより構
成されるが、p型MOSトランジスタのソースは高電位
側電源接続用端子に接続され、n型MOSトランジスタ
のソースは低電位側電源接続用端子に接続される。この
ため、n型MOSトランジスタのソースと基板とのpn
接合部で発生した起電力は、低電位側電源接続用端子及
び基板接続端子を出力端子として取り出すことができ
る。
【0009】CMOSに限らず、pn接合の一方が電源
接続用端子に接続された素子を有する半導体集積回路の
場合は、上記のように電源接続用端子と基板接続端子
(通常は接地端子)とから起電力を取り出すことができ
るので、既に形成されている配線を除去したり変更を加
える必要がなく、太陽電池として再利用することができ
る。
【0010】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。図1はn型MOS
トランジスタを示す模式図である。この図1に示すよう
に、n型MOSトランジスタは、p型半導体基板10
(又はp型ウェル領域)と、基板10の表層部分にn型
不純物を導入して形成されたソース11及びドレイン1
2と、ソース11とドレイン12との間の領域上にゲー
ト絶縁膜(図示せず)を介して形成されたゲート電極1
3とにより形成されている。p型MOSトランジスタの
場合は、n型半導体基板(又はn型ウェル領域)の表層
部分にp型不純物を選択的に導入してソース及びドレイ
ンを形成している。
【0011】MOS−LSI(Metal Oxide Semiconduc
tor Large Scale Integrated circuit)やDRAM(Dy
namic Random-Access Memory)では、このような構成の
MOSトランジスタが多数形成されているが、基本的に
はどのような回路でも、図2に示すように、ソース11
又はドレイン12の少なくとも一方は、チップ上に設け
られた電源端子(高電位側電源接続用端子又は低電位側
電源接続用端子)15aに共通接続される。また、半導
体基板10自体も、共通グラウンドとして、チップ上に
設けられた接地端子(基板接続端子)15bに電気的に
接続される。
【0012】図1のMOSトランジスタの場合、ソース
11及びドレイン12と基板10との境界部分にはpn
接合が形成されているので、光が照射されると起電力が
発生する。しかも、図2に示すように、多数のMOSト
ランジスタのソース11が電源端子15aに共通接続さ
れている場合は、各MOSトランジスタのpn接合部で
発生した起電力の和の電力を取り出すことができるの
で、比較的大きな電力を利用することができる。
【0013】このように、本実施の形態においては、半
導体集積回路に形成されている配線や絶縁膜等を除去し
たり、回路を変更する必要がなく、既に形成されている
電源端子及び基板接続端子から起電力を取り出すので、
太陽電池を低コストで形成することができる。図3
(a)は半導体集積回路を再利用した太陽電池の実装方
法の一例を示す側面図、図3(b)は同じくその上面図
である。ガラス基板20の上に半導体集積回路10を接
合し、チップ上の電源端子15aとガラス基板20上に
形成された端子21とをボンディングワイヤ22により
接続する。また、チップ上の基板接続端子15bと、ガ
ラス基板10上に形成された端子21とをボンディング
ワイヤ22により接続する。そして、ガラス基板20の
裏面側から光が照射されるようにする。
【0014】このように半導体集積回路をガラス基板2
0上に搭載した場合、チップ上側に形成された配線等の
影響を受けることなく光がpn接合部に到達するので、
光の利用効率が高い。図4は半導体集積回路を再利用し
た太陽電離の実装方法の他の例を示す側面図である。こ
の例では、半導体集積回路10の端子形成面をガラス基
板20側に向け、導電性ペーストによりガラス基板20
上に形成された端子23と半導体集積回路10の端子と
を接続する。
【0015】このように、導電性ペーストを使用して半
導体集積回路10とガラス基板20とを接続することに
より、ワイヤボンディング工程が不要になり、実装工程
が簡略化されるという利点がある。なお、この例では半
導体集積回路の配線等が形成された面側からpn接合部
に光が入射されるので、図3に示す場合に比べて光の利
用効率が若干低下する。しかしながら、本願発明者らの
実験では配線等による光の利用効率の低下は少なく、実
用に供することが可能な程度であることが確認されてい
る。
【0016】以下、具体的な回路を例として本発明を更
に詳細に説明する。 (1)CMOS半導体集積回路 図5はCMOSの回路図である。一般的なCMOSは、
図5に示すように、p型MOSトランジスタTP1 とn型
MOSトランジスタTN2 とにより構成されており、p型
MOSトランジスタTP1のソースは高電位側電源ライン
25に接続され、n型MOSトランジスタTN1 のソース
は低電位側電源ライン26に接続されている。また、こ
れらのp型MOSトランジスタTP1 及びn型MOSトラ
ンジスタTN1 の各ゲートは相互に接続されており、前段
から信号INが各ゲートに入力されるようになってい
る。また、これらのp型MOSトランジスタTP1 及びn
型MOSトランジスタTN1 の各ドレインも相互に接続さ
れており、これらのドレインから後段に信号OUTが出
力される。なお、図5において、コンデンサCは後段の
回路との間の容量成分を示している。
【0017】図6は半導体基板に形成されたCMOSを
示す模式的断面図である。p型半導体基板30の表層部
には一対のn型不純物領域31a,31bが相互に離隔
して形成されている。これらのn型不純物領域31a,
31bの間の領域の上には、絶縁膜32を介してゲート
電極33が形成されている。これらのn型不純物領域3
1a,31b及びゲート電極33により、図5に示すn
型MOSトランジスタTN1 が構成されている。
【0018】また、p型半導体基板30にはn型ウェル
領域34が選択的に形成されている。このn型ウェル領
域34の表層部には、一対のp型不純物領域35a,3
5bが相互に離隔して形成されている。これらのp型不
純物領域35a,35bの間の領域の上には、絶縁膜3
2を介してゲート電極36が形成されている。これらの
p型不純物領域35a,35b及びゲート電極36によ
り、図5に示すp型MOSトランジスタTP1 が構成され
る。
【0019】一般的に、CMOSの場合、図6に示すよ
うに、p型MOSトランジスタTP1のn型ウェル領域3
4は、高電位側電源端子37に接続される。従って、C
MOS集積回路の場合は、高電位側電源端子37と基板
接続端子38とを出力端子として起電力を取り出すよう
にすることにより、n型ウェル領域34とp型半導体基
板30とのpn接合部で発生する起電力を利用すること
ができる。
【0020】(2)DRAM 図7はDRAMを示す回路図である。各DRAM素子
は、1つのトランジスタTと1つのコンデンサCとによ
り構成されており、多数のDRAM素子によりDRAM
装置が構成されている。各DRAM素子のトランジスタ
Tのゲートはそれぞれ所定のワード線28に接続され、
各トランジスタのソース・ドレインはそれぞれ所定のビ
ット線27及びコンデンサCに接続されている。
【0021】図8は半導体基板に形成されたDRAM素
子の一例を示す断面図である。p型半導体基板40の表
層部分には一対の不純物領域41a,41bが相互に離
隔して形成されており、これらの不純物領域41a,4
1bの間の領域の上にはゲート絶縁膜(図示せず)を介
してワード線(ゲート電極)42が形成されている。ま
た、半導体基板40の上には、下層電極43、誘電体膜
44及び上層電極45により構成されるコンデンサが形
成されている。基板40の上側にはコンデンサを被覆す
る層間絶縁膜46が形成されている。層間絶縁膜46の
上にはアルミニウム等の導電体からなるビット線47が
形成されている。
【0022】MOSトランジスタの一方の不純物領域4
1aは下層電極43に電気的に接続されており、他方の
不純物領域41bは、ビット線47に電気的に接続され
ている。このように構成されたDRAM素子では、ビッ
ト線47が接続されている端子48と半導体基板10が
接続されている端子49とを出力端子として、n型不純
物領域41bとp型半導体基板40とのpn接合部分で
発生する起電力を取り出すことができる。
【0023】(3)ROIC 図9は光センサの読み出し回路(Read Out IC :ROI
C)を示す回路図である。この読み出し回路は、4個の
MOSトランジスタTI ,Ts ,TR ,TSELと、コン
デンサC及び抵抗Rとにより構成されている。トランジ
スタTR (リセットゲート)はリセット信号によりオン
となる。このトランジスタTR を介してコンデンサCに
一定の電荷が保持される。フォトダイオードPDで発生
した信号は、トランジスタTI (入力ゲート)及びトラ
ンジスタTs (信号ゲート)を介してコンデンサCに供
給される。これにより、コンデンサCの電荷量が変化す
る。トランジスタTSEL (選択ゲート)は選択信号によ
りオンとなる。トランジスタTSEL がオンになると、コ
ンデンサCに蓄積された電荷はトランジスタTSELを介
して抵抗Rに流れ、抵抗Rの両端に電位差が発生する。
この電位差により、フォトダイオードPDで発生した電
荷量を知ることができる。
【0024】このROICの場合も、端子50と基板接
続端子(接地)との間から起電力を取り出すことができ
る。実際にROICを用いて太陽電池を形成し、起電力
を測定したところ、電圧が0.5Vで数mA/cm2
電力を得ることができた。本発明の太陽電池の製造方法
を半導体装置の製造工程に組み入れた場合の工程フロー
を図10に示す。
【0025】まず、半導体基板(ウェハ)に不純物を選
択的に導入して不純物領域(ソース・ドレイン)を形成
する(ステップS1)。その後、半導体基板上に絶縁膜
を形成し、その上にゲート電極を形成する。また、半導
体基板の上側全面に層間絶縁膜を形成し、所定の部分に
コンタクトホールを形成する(ステップS2)。そし
て、基板の上側全面に導電膜を形成し、フォトリソグラ
フィ法により所定の形状にパターニングすることによ
り、配線を形成する(ステップS3)。必要に応じてス
テップS2及びステップS3を繰り返し、多層配線を形
成する。
【0026】このようにして所定の配線を形成した後、
検査装置を使用して回路チェックを行う(ステップS
4)。そして、その結果により良否を判定する(ステッ
プS5)。その結果、良品と判定したものはパッケージ
されて、電子回路の作成に使用される(ステップS
6)。一方、回路チェックにより不良と判定された半導
体集積回路は、ガラス基板上に接合する(ステップS
7)。その後、図3に示すように、電源端子及び基板接
続端子とガラス基板上の電極とをワイヤボンディングに
より接続する(ステップS8)。
【0027】このようにして、製造工程で発生した不良
の半導体集積回路を再利用し、太陽電池を形成すること
ができる。本発明によれば、不要となった半導体集積回
路を利用して太陽電池を製造するので、資源を有効利用
できるとともに、太陽電池を低コストで供給することが
可能になるという効果を奏する。また、本発明によれ
ば、集積回路に使われる良質な結晶をそのまま利用して
太陽電池を形成することができる。
【0028】なお、本発明は半導体基板としてシリコン
を用いた集積回路の再利用に限定されるものではなく、
GaAs等の化合物半導体を用いた集積回路の再利用に
適用することもできる。また、本発明は、製造工程で発
生した不良品の半導体集積回路の再利用に限定されるも
のではなく、電子機器に搭載された半導体集積回路の再
利用に適用することもできる。また、回路設計時に、予
め光起電力をより効率よく取り出せるための工夫をして
おいてもよい。
【0029】
【発明の効果】以上説明したように、本発明によれば、
不要となった半導体集積回路を再利用して太陽電池を形
成するので、資源を有効利用することができる。この場
合、半導体集積回路に形成されている配線や絶縁膜を除
去する必要がなく、既に形成されている配線や端子を使
って太陽電池を形成できるので、太陽電池を低コストで
供給することが可能になる。
【図面の簡単な説明】
【図1】図1は本発明の概要を示すn型MOSトランジ
スタの模式図である。
【図2】図2は本発明の概要を示す半導体集積回路の模
式図である。
【図3】図3(a)は半導体集積回路を再利用した太陽
電池の実装方法の一例を示す側面図、図3(b)は同じ
くその上面図である。
【図4】図4は半導体集積回路を再利用した太陽電池の
実装方法の他の例を示す側面図である。
【図5】図5はCMOSの回路図である。
【図6】図6は半導体基板に形成されたCMOSを示す
模式的断面図である。
【図7】図7はDRAMを示す回路図である。
【図8】図8は半導体基板に形成されたDRAM素子の
一例を示す断面図である。
【図9】図9は光センサの読み出し回路を示す回路図で
ある。
【図10】図10は太陽電池の製造工程を半導体装置の
製造工程に組み入れた場合の工程フローを示す図であ
る。
【符号の説明】
10,20,40 半導体基板、 11 ソース、 12 ドレイン、 13,33 ゲート電極、 15a 電源端子、 15b 基板接続端子(接地端子)、 20 ガラス基板、 21 端子(ガラス基板上の端子)、 22 ボンディングワイヤ、 31a,31b 不純物領域、 32 絶縁膜、 34 ウェル領域、 43 下層電極、 44 誘電体膜、 45 上層電極、 46 層間絶縁膜、 47 ビット線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 21/336

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路を再利用して形成された
    太陽電池であって、 前記半導体集積回路に形成された配線を変更することな
    く、前記半導体集積回路内に形成されているpn接合を
    利用して起電力を発生させることを特徴とする太陽電
    池。
  2. 【請求項2】 前記半導体集積回路の電源接続用端子
    と、半導体基板に電気的に接続された基板接続端子とか
    ら起電力を取り出すことを特徴とする請求項1に記載の
    太陽電池。
  3. 【請求項3】 前記半導体基板の配線が形成されている
    面と反対側の面から光が入射することを特徴とする請求
    項2に記載の太陽電池。
JP30155899A 1999-10-22 1999-10-22 半導体集積回路を再利用して形成された太陽電池 Expired - Fee Related JP4298090B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30155899A JP4298090B2 (ja) 1999-10-22 1999-10-22 半導体集積回路を再利用して形成された太陽電池

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30155899A JP4298090B2 (ja) 1999-10-22 1999-10-22 半導体集積回路を再利用して形成された太陽電池

Publications (2)

Publication Number Publication Date
JP2001127321A true JP2001127321A (ja) 2001-05-11
JP4298090B2 JP4298090B2 (ja) 2009-07-15

Family

ID=17898392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30155899A Expired - Fee Related JP4298090B2 (ja) 1999-10-22 1999-10-22 半導体集積回路を再利用して形成された太陽電池

Country Status (1)

Country Link
JP (1) JP4298090B2 (ja)

Also Published As

Publication number Publication date
JP4298090B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
US7470142B2 (en) Wafer bonding method
WO1997005654A1 (en) Semiconductor switch array with electrostatic discharge protection and method of fabricating
KR101334220B1 (ko) 버팅 콘택 방식을 이용한 웨이퍼 간의 전기적 연결방법 및 이를 이용하여 구현한 반도체 장치
JPH1197645A (ja) 半導体記憶装置
JPH10223636A (ja) 半導体集積回路装置の製造方法
JPH06326293A (ja) 光検出装置
JP4298090B2 (ja) 半導体集積回路を再利用して形成された太陽電池
US10381399B2 (en) Semiconductor device
US20040036824A1 (en) Reflective-type liquid crystal display and method for manufacturing the same
JPH10289994A (ja) 光センサ集積回路装置
JP2000269281A (ja) 半導体装置およびそのテスト方法
JPS6137798B2 (ja)
CN112393806A (zh) 异质整合的热红外线感测元件及热红外线感测器
JP2780896B2 (ja) 半導体集積回路の製造方法
JPH04107964A (ja) 半導体集積回路装置
JP3389163B2 (ja) 半導体装置の製造方法
JPH0332230B2 (ja)
TWI577040B (zh) 單晶片光伏元件串聯結構的製造方法
KR20050041183A (ko) 카세인을 이용한 이미지 센서의 제조방법
JP2754969B2 (ja) バンプ形成領域を有する半導体装置
KR101027844B1 (ko) 웨이퍼 후면 연마를 포함하는 이미지센서의 제조방법
CN111033742B (zh) 用于检测电磁辐射的组件以及生产用于检测电磁辐射的组件的方法
US20030057510A1 (en) Capacitance element and boosting circuit using the same
US20040256642A1 (en) Charging sensor method and apparatus
JP3329150B2 (ja) 絶縁分離型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees