TWI577040B - 單晶片光伏元件串聯結構的製造方法 - Google Patents

單晶片光伏元件串聯結構的製造方法 Download PDF

Info

Publication number
TWI577040B
TWI577040B TW105115511A TW105115511A TWI577040B TW I577040 B TWI577040 B TW I577040B TW 105115511 A TW105115511 A TW 105115511A TW 105115511 A TW105115511 A TW 105115511A TW I577040 B TWI577040 B TW I577040B
Authority
TW
Taiwan
Prior art keywords
wafer
photovoltaic element
photovoltaic
etching
germanium
Prior art date
Application number
TW105115511A
Other languages
English (en)
Other versions
TW201810704A (zh
Inventor
洪勇智
蔡孟璿
Original Assignee
國立中山大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立中山大學 filed Critical 國立中山大學
Priority to TW105115511A priority Critical patent/TWI577040B/zh
Application granted granted Critical
Publication of TWI577040B publication Critical patent/TWI577040B/zh
Publication of TW201810704A publication Critical patent/TW201810704A/zh

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

單晶片光伏元件串聯結構的製造方法
本發明係關於一種單晶片光伏元件串聯結構的製造方法，特別是關於一種可提升單晶片光伏元件輸出電壓的串聯結構製造方法。
互補式金屬氧化物半導體(complementary metal-oxide-semiconductor,CMOS)晶片的發展趨勢一直是朝向縮小尺寸及降低功耗的目標持續發展，此方向開啟了自身供電單晶片系統的發展趨勢。整合在CMOS中的光伏元件目前已經被使用來做為自動感測器節點、識別標籤以及植入式生醫晶片等的供電能量來源。然而，由於一般矽晶光伏元件所能提供的開路電壓通常只有0.5V左右，此電壓並不足以驅動電晶體，尤其是利用舊有的互補式金屬氧化物半導體(CMOS)製程所製造的晶片通常需要至少1.8V的電壓來驅動。因此，若欲使用光伏元件作為晶片的驅動電源，通常需要一個特定低電壓的啟動電路來提高輸出電壓以用於啟動該單晶片系統。儘管如此，該啟動電路的效率對於環境的影響亦相當大，尤其是當照射在光伏元件上的光功率改變時，會大大降低該啟動電路的升壓效率。
為了解決上述問題，現有的研究中提出利用電路的設計來 達到單晶片二極體的堆疊串接，以提升CMOS光伏元件的輸出電壓，但目前也僅能提高到約1.3V，且其光電流只能達到微安培等級；或者能把光電流提升到毫安培等級，然而結構上卻不允許高電壓的產生，主要原因在於過去的研究並未解決CMOS晶片的共地效應，即串接的二極體仍然建構在相同的矽基板上，僅嘗試利用電路技巧做電性隔離，彼此間未有實體隔離。多晶片模組技術(Multi-chip Module,MCM)也可以被使用來串聯多顆光伏元件，其將晶片以覆晶方式逐一將光伏晶片連接於載台上所預定的串聯位置，但此一方式卻十分費時且沒有效率，特別在需要串聯組合較多顆光伏元件以提供高電壓時，隨著需求電壓的上升，此方法在其製程效率及產品良率上受到極大的考驗。
故，有必要提供一種單晶片光伏元件串聯結構的製造方法，以解決習用技術中所存在的問題。
本發明之主要目的在於提供一種單晶片光伏元件串聯結構的製造方法，先在單一晶片上形成複數個光伏元件區域，並以蝕刻製程將光伏元件各自區隔開來，同時對應光伏元件邊界處繼續蝕刻以移除部分的該晶片基板，再以覆晶製程將該單一晶片上的多個光伏元件藉由外部載台的金屬層進行電性串聯，同時並以矽基板朝上的方向將該晶片黏著到該外部載台上，接著薄化該晶片，使該單一晶片上多個光伏元件區域被隔離成為各自獨立的單元，藉以此形成一單晶片光伏元件串聯結構。由於該單晶片光伏元件串聯結構是利用晶圓級乾式蝕刻、覆晶黏著與薄化製程所形成的，與現有之CMOS晶片的製作與封裝步驟相匹配，此技術除了可以縮小 單晶片上各光伏元件之間的距離，提升元件密度外，亦簡化了串聯光伏元件的製程步驟，不論所需串接的光伏元件數量(光伏元件輸出電壓)為何，皆僅需一次的覆晶對位封裝製程，大幅改善多晶片模組技術在串接多顆光伏元件時的良率與效率問題。
為達上述之目的，本發明的一實施例提供一種單晶片光伏元件串聯結構的製造方法，其包含下列步驟：提供一矽基晶片及一光伏元件層，該光伏元件層設置於該矽基晶片的一第一側面上，且該光伏元件層包含複數個光伏元件區域；蝕刻該光伏元件層以形成複數個獨立的光伏元件區域；從該第一側面蝕刻該矽基晶片，使該矽基晶片具有一蝕刻槽，對應設置於相鄰的兩個光伏元件之間；使用覆晶封裝製程，在該等單晶片光伏元件與一載台之間形成一電性串聯結構；以及從一第二側面移除該矽基晶片的至少一部分，直到該蝕刻槽使該矽基晶片中的該等光伏元件區域彼此隔離，以形成複數個光伏元件，其中該第二側面相對於該第一側面。
在本發明的一實施例中，該矽基晶片是一互補式金屬氧化物半導體(CMOS)晶片。
在本發明的一實施例中，該等光伏元件是背面照光式光伏元件(Backside-illuminated photovoltaic device)。
在本發明的一實施例中，該光伏元件層是以標準塊材互補式金屬氧化物半導體(bulk CMOS)製程形成於該矽基晶片上。
在本發明的一實施例中，蝕刻該光伏元件層的方法是一非等向性乾式蝕刻。
在本發明的一實施例中，該蝕刻槽是以一等向性乾式蝕刻 所形成，其具有一弧形內壁。
在本發明的一實施例中，該電性串聯結構是以覆晶封裝製程將該等光伏元件區域與一載台黏合所形成。
在本發明的一實施例中，該載台是一整合被動元件(integrated passive device,IPD)基板或是一電路板(printed circuit board,PCB)。
在本發明的一實施例中，移除該矽基晶片的至少一部分的步驟中，是先使用機械研磨從該第二側面薄化該矽基晶片，然後再使用化學蝕刻法去除機械研磨產生的表面缺陷。
在本發明的一實施例中，該光伏元件層包含至少一金屬層，用以定義該光伏元件層中對應於該蝕刻槽需進行蝕刻的位置，該金屬層之材質為鋁、銅、或其組合。
1‧‧‧矽基晶片
2‧‧‧光伏元件層
21、22‧‧‧光伏元件區域
23‧‧‧金屬層
3‧‧‧蝕刻槽
4‧‧‧載台
5‧‧‧電性串聯結構
51‧‧‧金屬凸塊
52‧‧‧電路圖案
6‧‧‧絕緣層
S01、S02、S03、S04、S05‧‧‧步驟
第1圖：本發明一實施例之單晶片光伏元件串聯結構的製造方法的流程圖。
第2圖：本發明一實施例之單晶片光伏元件串聯結構的製造方法的示意圖。
第3圖：本發明一實施例之單晶片光伏元件串聯結構的製造方法的示意圖。
第4圖：本發明一實施例之單晶片光伏元件串聯結構的製造方法的示意圖。
第5圖：顯示依照本發明之單晶片光伏元件串聯結構的製造方法所形成的該蝕刻槽以掃描式電子顯微鏡觀察的一剖面照片。
第6圖：顯示依照本發明所製造的單晶片光伏元件串聯結構(包含4個光伏元件以2x2的方式配置)與一般單一光伏元件的電流-電壓曲線圖。
為了讓本發明之上述及其他目的、特徵、優點能更明顯易懂，下文將特舉本發明較佳實施例，並配合所附圖式，作詳細說明如下。再者，本發明所提到的方向用語，例如上、下、頂、底、前、後、左、右、內、外、側面、周圍、中央、水平、橫向、垂直、縱向、軸向、徑向、最上層或最下層等，僅是參考附加圖式的方向。此外，本發明所提到的單數形式“一”、“一個”和“所述”包括複數引用，除非上下文另有明確規定。數值範圍(如10%~11%的A)若無特定說明皆包含上、下限值(即10%≦A≦11%)；數值範圍若未界定下限值(如低於0.2%的B，或0.2%以下的B)，則皆指其下限值可能為0(即0%≦B≦0.2%)。上述用語是用以說明及理解本發明，而非用以限制本發明。
本發明一實施例提供一種單晶片光伏元件串聯結構的製造方法，其主要包含步驟：(S01)提供一矽基晶片及一光伏元件層，該光伏元件層設置於該矽基晶片的一第一側面上，且包含複數個光伏元件區域；(S02)蝕刻該光伏元件層以形成複數個各自獨立的光伏元件區域；(S03)從該第一側面蝕刻該矽基晶片，使該矽基晶片具有一蝕刻槽；(S04)在該等光伏元件區域與一載台之間形成一電性串聯結構；以及(S05)從一第二 側面移除該矽基晶片的至少一部分。
請參考第1及2圖，本發明一實施例之單晶片光伏元件串聯結構的製造方法首先是：(S01)提供一矽基晶片1及一光伏元件層2，該光伏元件層2設置於該矽基晶片1的一第一側面(即第2圖之上表面)上。在本步驟中，該矽基晶片1是不透光或半透光的。此外，該矽基晶片1可例如是一互補式金屬氧化物半導體(CMOS)晶片，但不限於此，只要可用來製造光伏元件的矽基半導體晶片都可以採用。該光伏元件層2可以利用傳統光伏元件製程或是標準塊材互補式金屬氧化物半導體製程在該矽基晶片1上形成。
本發明一實施例之單晶片光伏元件串聯結構的製造方法接著是：(S02)蝕刻該光伏元件層2以形成複數個各自獨立的光伏元件區域21、22於該第一側面上。在本步驟中，該等光伏元件區域21、22是以一非等向性乾式蝕刻的製程蝕刻該光伏元件層2，直到裸露該矽基晶片1的該第一側面。較佳的，在設計時可以將該光伏元件層2中的一金屬層23利用來定義隔離蝕刻的區域。必須說明的是，雖然本步驟僅以單一金屬層作為說明，但在其他實施例中，該金屬層23可為光伏元件層中之任意一金屬層或為所有金屬層。該金屬層23可作為蝕刻該光伏元件層2與該矽基晶片1之蝕刻遮罩，可較好的控制該光伏元件層2進行蝕刻的方向，降低側向蝕刻進入該等光伏元件區域20、21，以強化該矽基晶片1及其上的該等光伏元件區域21、22的整體結構，可以避免後續製程中的移動或應力使該矽基晶片1因結構強度的問題而破片。該金屬層23之材質較佳為鋁、銅、或其任意組合，其厚度較佳為1至10微米。
本發明一實施例之單晶片光伏元件串聯結構的製造方法接著是：(S03)從該第一側面蝕刻該矽基晶片1，使該矽基晶片1具有一蝕刻槽3。在本步驟中，該第一側面經蝕刻後會形成一蝕刻槽3，對應設置於相鄰的兩個光伏元件區域21、22之間，用來區隔每一個光伏元件，使它們在後續製程完成後可以各自分開，並且通過電性連結串聯在一起。較佳的，使用一等向性乾式蝕刻的製程在該矽基晶片1上沿其厚度方向蝕刻掉該矽基晶片1在該第一側面之部份厚度，因而製造出該蝕刻槽3。較佳的，在步驟(S01)可預先形成一絕緣層6在該矽基晶片1之第一側面上，對應於該蝕刻槽3的位置處，以電性阻隔兩側之該等光伏元件區域21、22，且該絕緣層6之一寬度設定為大於該蝕刻槽3之一寬度，因此蝕刻形成該蝕刻槽3後可留下部分之絕緣層6於該蝕刻槽3之兩側唇緣處，並利用該蝕刻槽3完全分隔該光伏元件21、22所對應的矽基晶片範圍。可以理解為，該蝕刻槽3是在該光伏元件層2和該矽基晶片1中間以隧道的樣態存在；當俯視該光伏元件層2時，該蝕刻槽3例如係呈“田”字形環繞形成在多個矩陣排列之光伏元件區域21、22之間。在一實施例中，該蝕刻槽3可具有一深寬比介於1至3。較佳的，該蝕刻槽3具有一深度介於10至150微米。此外，由於該蝕刻槽3是由等向性蝕刻所形成，因此具有一弧形內壁，與一般切割的平整壁面具有相當大的差異。該等向性乾式蝕刻使用含有CF4、CHF3或SF6等氣體去除該矽基晶片1的材料，以形成該蝕刻槽3。
請參考第1及3圖，本發明一實施例之單晶片光伏元件串聯結構的製造方法接著是：(S04)在該等光伏元件區域21、22與一載台4之間形成一電性串聯結構5。在本步驟中，該載台4可例如是一整合被動元 件(IPD)基板或是一電路板(PCB)，用以作為該矽基晶片1及該等光伏元件21、22的電性接合平台。較佳的，該電性串聯結構5可以利用覆晶封裝製程，先將該矽基晶片1及其上的該等光伏元件區域21、22一起翻轉後，以金屬凸塊51電性連接至該載台4上預先形成的一電路圖案52(如焊墊)。該電路圖案52是配合該光伏元件區域21、22串聯布局而預先設計。該覆晶封裝製程也可以另外使用低溫超音波進行該些光伏元件21、22與該載台4的電性連接。該金屬凸塊51及該電路圖案52的接合可例如是金(Au)對金的接合，然不限於此。
請參考第1及4圖，本發明一實施例之單晶片光伏元件串聯結構的製造方法接著是：(S05)從一第二側面移除該矽基晶片1的至少一部分。在本步驟中，該第二側面是第4圖中該矽基晶片1的下表面，其相對於該第一表面。在一實施例中，只要移除該第二側面到該蝕刻槽3露出即可。該蝕刻槽3可以使該矽基晶片1對應該等光伏元件區域21、22的區塊彼此隔離，以形成多個光伏元件。該等光伏元件區域21、22僅藉由該電性串聯結構5彼此電性導通，因此獲得單晶片上多個光伏元件的串聯結構。較佳的，移除該矽基晶片1的該至少一部份的方式，可以先使用機械研磨從該第二側面薄化該矽基晶片1，然後再使用化學蝕刻法去除機械研磨產生的表面缺陷，但化學蝕刻法可視實際表面情況斟酌使用。分隔後的該等光伏元件區域21、22與分隔後的該矽基晶片1，所共同形成的該等光伏元件可例如是背面照光式光伏元件。
一般來說，本發明可以在一矽基晶圓之一主動表面上以矩陣方式預定義多個矽基晶片1的區域，並在該多個矽基晶片1上形成該光 伏元件層2；在尚未切割該矽基晶圓前進行上述步驟(S01)至(S03)；接著，以整塊晶圓與一矽基板晶圓或印刷電路基板條(其上定義有多個整合被動元件基板之單元)進行上述步驟(S04)至(S05)；最後再切割該晶圓與該矽基板晶圓或印刷電路基板條之結合體而成為多個產品，各產品則如第4圖所示具有一載台4及其上之多個串聯的光伏元件。
為證明本發明之單晶片光伏元件串聯結構的製造方法確實可製造具有高電壓的串聯結構，進行了實際製品的觀察及測試。
請參考第5圖，其係顯示依照本發明之光伏元件串聯結構的製造方法所形成的該蝕刻槽以掃描式電子顯微鏡觀察的一剖面照片。從第5圖可見到，在蝕刻之後，蝕刻槽確實可以由多個等向性蝕刻所形成的球型凹槽彼此連接而成，而剖面處的放大圖(右上)可見多層金屬層(白色)，其定義該光伏元件層進行蝕刻的位置，並可以構成有效的支撐邊框。此外，必須說明的是，等向性蝕刻的條件可視實際上所需要的尺寸調整，因此並非僅限於可形成第5圖中所示的寬深度約90微米的球型凹槽(開口為30微米)。
接著再參考第6圖，其顯示了依照本發明所製造的單晶片光伏元件串聯結構(包含4個光伏元件以2x2的方式配置)與一般單一光伏元件的電流-電壓曲線圖。從第6圖可以發現，矽基晶片薄化隔離後的4個光伏元件，可形成的開路電壓約2.05V，短路電流為2.6毫安培，填充因子約0.83，其光電轉換效率趨近11%，相較於單一光伏元件而言，本發明所製造的單晶片光伏元件串聯結構確實提升了元件輸出電壓，同時並維持原本良好的填充因子與短路電流等元件特性。此外，在雷射輸入功率40毫 瓦的情況下，可產生約4.41毫瓦的功率，可用於驅動CMOS製程製造的積體電路晶片或是其他低功耗晶片或元件。
相較於習知技術，本發明所提供之單晶片光伏元件串聯結構的製造方法，利用晶圓級乾式蝕刻、覆晶黏著與薄化製程，簡單且精準的獲得多個光伏元件串聯的高電壓結構，提高了單位面積串聯光伏元件的數量，降低在單一晶片上串聯光伏元件的製程困難度，十分有利於應用在晶圓級的感測元件及主動元件的電力供應上，增加自主發電裝置的應用範圍。
雖然本發明已以較佳實施例揭露，然其並非用以限制本發明，任何熟習此項技藝之人士，在不脫離本發明之精神和範圍內，當可作各種更動與修飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S01、S02、S03、S04、S05‧‧‧步驟

Claims (10)

  1. 一種單晶片光伏元件串聯結構的製造方法，其包含下列步驟：提供一矽基晶片及一光伏元件層，該光伏元件層設置於該矽基晶片的一第一側面上；蝕刻該光伏元件層以形成複數個獨立的光伏元件區域；從該第一側面蝕刻該矽基晶片，使該矽基晶片具有一蝕刻槽，對應設置於相鄰的兩個光伏元件之間；使用覆晶封裝製程，在該等光伏元件區域與一載台之間形成一電性串聯結構；以及從一第二側面移除該矽基晶片的至少一部分，直到該蝕刻槽使該矽基晶片中的該等光伏元件區域彼此隔離，以形成複數個光伏元件，其中該第二側面相對於該第一側面。
  2. 如申請專利範圍第1項所述之單晶片光伏元件串聯結構的製造方法，其中該矽基晶片是一互補式金屬氧化物半導體(CMOS)晶片。
  3. 如申請專利範圍第1項所述之單晶片光伏元件串聯結構的製造方法，其中該等光伏元件是背面照光式光伏元件。
  4. 如申請專利範圍第1項所述之單晶片光伏元件串聯結構的製造方法，其中該光伏元件層是以標準塊材互補式金屬氧化物半導體製程形成於該矽基晶片上。
  5. 如申請專利範圍第1項所述之單晶片光伏元件串聯結構的 製造方法，其中蝕刻該光伏元件層的方法是一非等向性乾式蝕刻。
  6. 如申請專利範圍第1項所述之單晶片光伏元件串聯結構的製造方法，其中該蝕刻槽是以一等向性乾式蝕刻所形成，其具有一弧形內壁。
  7. 如申請專利範圍第1項所述之單晶片光伏元件串聯結構的製造方法，其中該電性串聯結構是以覆晶封裝製程將該光伏元件區域與一載台黏合所形成。
  8. 如申請專利範圍第1項所述之單晶片光伏元件串聯結構的製造方法，其中該載台是一整合被動元件基板或一電路板。
  9. 如申請專利範圍第1項所述之單晶片光伏元件串聯結構的製造方法，其中移除該矽基晶片的至少一部分的步驟中，是先使用機械研磨從該第二側面薄化該矽基晶片，然後再使用化學蝕刻法去除機械研磨產生的表面缺陷。
  10. 如申請專利範圍第1項所述之光伏元件串聯結構的製造方法，其中該光伏元件層包含至少一金屬層，用以定義該光伏元件層中對應於該蝕刻槽需進行蝕刻的位置，該金屬層之材質為鋁、銅、或其組合。
TW105115511A 2016-05-19 2016-05-19 單晶片光伏元件串聯結構的製造方法 TWI577040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW105115511A TWI577040B (zh) 2016-05-19 2016-05-19 單晶片光伏元件串聯結構的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105115511A TWI577040B (zh) 2016-05-19 2016-05-19 單晶片光伏元件串聯結構的製造方法

Publications (2)

Publication Number Publication Date
TWI577040B true TWI577040B (zh) 2017-04-01
TW201810704A TW201810704A (zh) 2018-03-16

Family

ID=59240712

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115511A TWI577040B (zh) 2016-05-19 2016-05-19 單晶片光伏元件串聯結構的製造方法

Country Status (1)

Country Link
TW (1) TWI577040B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200910615A (en) * 2007-08-16 2009-03-01 Gintech Energy Corp Method for non-simultanously processing calcinations on both sides of wafer
TW200913291A (en) * 2007-07-13 2009-03-16 Miasole Photovoltaic modules with integrated devices
TW201308647A (zh) * 2003-12-30 2013-02-16 Fairchild Semiconductor 功率半導體元件及其製造方法（二）
TW201403839A (zh) * 2012-03-26 2014-01-16 Qualcomm Mems Technologies Inc 用於太陽能面板的功能性背面玻璃
TW201448261A (zh) * 2013-04-03 2014-12-16 Stichting Energie 光伏打電池總成及製作此總成之方法
US20160111577A1 (en) * 2014-10-15 2016-04-21 Ricoh Company, Ltd. Compound-semiconductor photovoltaic cell and manufacturing method of compound-semiconductor photovoltaic cell

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201308647A (zh) * 2003-12-30 2013-02-16 Fairchild Semiconductor 功率半導體元件及其製造方法（二）
TW200913291A (en) * 2007-07-13 2009-03-16 Miasole Photovoltaic modules with integrated devices
TW200910615A (en) * 2007-08-16 2009-03-01 Gintech Energy Corp Method for non-simultanously processing calcinations on both sides of wafer
TW201403839A (zh) * 2012-03-26 2014-01-16 Qualcomm Mems Technologies Inc 用於太陽能面板的功能性背面玻璃
TW201448261A (zh) * 2013-04-03 2014-12-16 Stichting Energie 光伏打電池總成及製作此總成之方法
US20160111577A1 (en) * 2014-10-15 2016-04-21 Ricoh Company, Ltd. Compound-semiconductor photovoltaic cell and manufacturing method of compound-semiconductor photovoltaic cell

Also Published As

Publication number Publication date
TW201810704A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
US11894408B2 (en) Dual facing BSI image sensors with wafer level stacking
US9748304B2 (en) Image sensor devices, methods of manufacture thereof, and semiconductor device manufacturing methods
US10985033B2 (en) Semiconductor package with reduced parasitic coupling effects and process for making the same
US9704827B2 (en) Hybrid bond pad structure
US8729712B2 (en) Pad design for circuit under pad in semiconductor devices
US9142581B2 (en) Die seal ring for integrated circuit system with stacked device wafers
US8587089B2 (en) Seal ring structure with polyimide layer adhesion
US8906781B2 (en) Method for electrically connecting wafers using butting contact structure and semiconductor device fabricated through the same
US20220344396A1 (en) Chip package and method for forming the same
US10297632B2 (en) Method for an image sensor device
US9450014B2 (en) Backside illumination image sensor chips and methods for forming the same
CN107634074B (zh) 防止划片损伤的cmos图像传感器结构及其制作方法
CN109524426B (zh) 一种防止划片短路的cmos图像传感器结构和形成方法
CN102544101A (zh) 晶片封装体及其制作方法
KR100755597B1 (ko) 고체촬상장치 및 그의 제조방법
US11276670B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI577040B (zh) 單晶片光伏元件串聯結構的製造方法
US20220367406A1 (en) Die-group package having a deep trench device
US9417383B2 (en) Three-dimensional electronic photonic integrated circuit fabrication process
KR20170040226A (ko) Soi 웨이퍼 내에 다수의 활성 층들을 갖는 반도체 구조물
JP2010245288A (ja) 半導体装置の製造方法
US9570428B1 (en) Tiled hybrid array and method of forming
KR101768292B1 (ko) 이미지 센서 소자, 이미지 센서 소자 제조 방법 및 반도체 소자 제조 방법
US20240038686A1 (en) Semiconductor packages and methods of manufacturing thereof
CN116864509A (zh) 一种光电集成硅光芯片及其制备方法、半导体器件