JP2001118893A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001118893A JP2001118893A JP29506299A JP29506299A JP2001118893A JP 2001118893 A JP2001118893 A JP 2001118893A JP 29506299 A JP29506299 A JP 29506299A JP 29506299 A JP29506299 A JP 29506299A JP 2001118893 A JP2001118893 A JP 2001118893A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- inspection
- semiconductor device
- test
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 対角線上に並んだ半導体装置の同時測定は、
矩形状に並んだ前記半導体装置を検査するのに比べて、
ウェハ上の半導体装置全てを検査するのに要する回数が
多い。また、同時測定する数が多ければ、検査装置の検
査効率が低くなり、検査針の両端の距離も長くなるの
で、高い検査装置の精度が求められる。 【解決手段】 信号パッドを備えた半導体装置につい
て、前記信号パッドと電気的に接続されたテスト専用パ
ッドを新たに増やして、全ての前記信号パッドおよび前
記テスト専用パッドを二辺に集約して配置すれば、ウェ
ハ検査時、複数個の半導体装置から成る矩形状の領域を
同時測定することが可能となり、対角線上の同時測定の
際の課題が解決される。
矩形状に並んだ前記半導体装置を検査するのに比べて、
ウェハ上の半導体装置全てを検査するのに要する回数が
多い。また、同時測定する数が多ければ、検査装置の検
査効率が低くなり、検査針の両端の距離も長くなるの
で、高い検査装置の精度が求められる。 【解決手段】 信号パッドを備えた半導体装置につい
て、前記信号パッドと電気的に接続されたテスト専用パ
ッドを新たに増やして、全ての前記信号パッドおよび前
記テスト専用パッドを二辺に集約して配置すれば、ウェ
ハ検査時、複数個の半導体装置から成る矩形状の領域を
同時測定することが可能となり、対角線上の同時測定の
際の課題が解決される。
Description
【０００１】
【発明の属する技術分野】本発明は、効率よく同時測定
検査を行うことのできる半導体装置に関するものであ
る。
検査を行うことのできる半導体装置に関するものであ
る。
【０００２】
【従来の技術】近年、半導体装置はメモリなど多くの機
能を内蔵しており、複雑化している。このような前記半
導体装置では、検査時間の増大が深刻な問題となってい
る。通常、半導体装置をウェハ検査する際、時間を短縮
するために、ウェハ上の半導体装置の四辺に検査針を立
てることが可能となるような対角線上に位置する半導体
装置を複数個選択して、同時測定を行っている。
能を内蔵しており、複雑化している。このような前記半
導体装置では、検査時間の増大が深刻な問題となってい
る。通常、半導体装置をウェハ検査する際、時間を短縮
するために、ウェハ上の半導体装置の四辺に検査針を立
てることが可能となるような対角線上に位置する半導体
装置を複数個選択して、同時測定を行っている。
【０００３】図３に、従来のウェハ同時測定時の半導体
装置を示す。図３において、３００は半導体装置、３０
１は入力信号パッド、３０２は出力信号パッド、３０３
は被検査回路、３０６は検査針である。入力信号パッド
３０１と出力信号パッド３０２は、半導体装置３００の
四辺に配置されている。入力信号パッド３０１は、被検
査回路３０３に電気的に接続されている。被検査回路３
０３は、出力パッド３０２とも電気的に接続されてい
る。入力信号パッド３０１および出力信号パッド３０２
に検査針３０６を立てる。検査を行うために、検査針３
０６から入力信号パッド３０１に電気信号を入力する。
検査針３０６に印加された電気信号は、入力信号パッド
３０１を通して、被検査回路３０３に印加される。被検
査回路３０３は、入力信号パッド３０１から入力された
電気信号に応じて、電気信号を出力する。被検査回路３
０３が出力した電気信号は、出力パッド３０２を通し
て、検査針３０１に出力される。入力した電気信号に対
して期待される出力信号と検査針３０１から出力された
電気信号とを比較することで、半導体集積回路３００の
検査を行う。
装置を示す。図３において、３００は半導体装置、３０
１は入力信号パッド、３０２は出力信号パッド、３０３
は被検査回路、３０６は検査針である。入力信号パッド
３０１と出力信号パッド３０２は、半導体装置３００の
四辺に配置されている。入力信号パッド３０１は、被検
査回路３０３に電気的に接続されている。被検査回路３
０３は、出力パッド３０２とも電気的に接続されてい
る。入力信号パッド３０１および出力信号パッド３０２
に検査針３０６を立てる。検査を行うために、検査針３
０６から入力信号パッド３０１に電気信号を入力する。
検査針３０６に印加された電気信号は、入力信号パッド
３０１を通して、被検査回路３０３に印加される。被検
査回路３０３は、入力信号パッド３０１から入力された
電気信号に応じて、電気信号を出力する。被検査回路３
０３が出力した電気信号は、出力パッド３０２を通し
て、検査針３０１に出力される。入力した電気信号に対
して期待される出力信号と検査針３０１から出力された
電気信号とを比較することで、半導体集積回路３００の
検査を行う。
【０００４】以上のように、同時測定を行う際には、複
数の半導体装置の四辺に配置された入力信号パッドおよ
び出力信号パッドに同時に検査針を立てることが可能と
なるような対角線上の半導体装置をウェハ上で選択し、
同時検査を行う。
数の半導体装置の四辺に配置された入力信号パッドおよ
び出力信号パッドに同時に検査針を立てることが可能と
なるような対角線上の半導体装置をウェハ上で選択し、
同時検査を行う。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の検査方法では、検査する半導体装置を対角線上にとる
ので、検査針を備えた検査装置が大きくなるほど無駄に
なる部分が増えてゆく。従って、検査装置一つ当たりの
有効径に対して同時測定できる数の割合いは、検査装置
が大きくなるほど下がってゆくことになり、検査効率が
悪い。検査する半導体装置を対角線上にとる場合と比べ
て、検査装置の有効径が同じであるならば、矩形状にと
った時の方がより多く検査できる。
の検査方法では、検査する半導体装置を対角線上にとる
ので、検査針を備えた検査装置が大きくなるほど無駄に
なる部分が増えてゆく。従って、検査装置一つ当たりの
有効径に対して同時測定できる数の割合いは、検査装置
が大きくなるほど下がってゆくことになり、検査効率が
悪い。検査する半導体装置を対角線上にとる場合と比べ
て、検査装置の有効径が同じであるならば、矩形状にと
った時の方がより多く検査できる。
【０００６】また、同時測定する半導体装置の数が多く
なると、矩形上に並べた場合に比べて、対角線上に並べ
た時の方が、両端の半導体装置の距離が大きくなる。す
ると、検査装置に要求される精度が高くなるから、検査
針の針立てが容易でなくなる。
なると、矩形上に並べた場合に比べて、対角線上に並べ
た時の方が、両端の半導体装置の距離が大きくなる。す
ると、検査装置に要求される精度が高くなるから、検査
針の針立てが容易でなくなる。
【０００７】また、ウェハ上の半導体装置全て検査する
のに必要な針立て回数も、矩形領域を検査するのと比べ
て対角線上に検査する方が多く必要となるから、検査時
間が長くかかることになる。
のに必要な針立て回数も、矩形領域を検査するのと比べ
て対角線上に検査する方が多く必要となるから、検査時
間が長くかかることになる。
【０００８】本発明は上記従来の問題点を解決するもの
で、検査装置の有効径当たりの検査可能な数をより多く
なるようにすること、検査を行う両端の半導体装置の距
離が大きくならないようにし、検査装置の針立てが容易
になるようにすること、ウェハ上の半導体装置全てを検
査するのに必要な回数を抑えること、を可能にした同時
測定が行えるような半導体装置を提供することを目的と
する。
で、検査装置の有効径当たりの検査可能な数をより多く
なるようにすること、検査を行う両端の半導体装置の距
離が大きくならないようにし、検査装置の針立てが容易
になるようにすること、ウェハ上の半導体装置全てを検
査するのに必要な回数を抑えること、を可能にした同時
測定が行えるような半導体装置を提供することを目的と
する。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の請求請１記載の半導体装置は、異なる辺上
に存在するデータ入出力部にデータを供給することので
きるランドを備えた辺を有するものである。
に、本発明の請求請１記載の半導体装置は、異なる辺上
に存在するデータ入出力部にデータを供給することので
きるランドを備えた辺を有するものである。
【００１０】上記請求項１記載の発明により、半導体装
置を半導体ウエハ上に配置する際に、ランドを有しない
辺同士を違いに接するようにすることにより、ウエハで
の検査時に検査針が密集することが緩和され、検査が容
易になるという効果がある。
置を半導体ウエハ上に配置する際に、ランドを有しない
辺同士を違いに接するようにすることにより、ウエハで
の検査時に検査針が密集することが緩和され、検査が容
易になるという効果がある。
【００１１】また、上記課題を解決するために、本発明
の請求項２記載の半導体装置は、互いに平行し、かつデ
ータを入出力するランドを有する第１および第２の辺
と、前記第１および第２の辺と直交し、かつ前記ランド
からデータを入出力することによりデータを入出力する
ランドを有さない第３および第４の辺とを備えるもので
ある。
の請求項２記載の半導体装置は、互いに平行し、かつデ
ータを入出力するランドを有する第１および第２の辺
と、前記第１および第２の辺と直交し、かつ前記ランド
からデータを入出力することによりデータを入出力する
ランドを有さない第３および第４の辺とを備えるもので
ある。
【００１２】上記請求項２記載の発明により、半導体装
置を半導体ウエハ上に配置する際に、ランドを有しない
辺同士を違いに接するようにすることにより、検査針を
立てる必要のあるパッドは、対面する二辺に配置される
ので、同時測定を行う際、一列もしくは二列、あるいは
一行もしくは二行に並んだ複数個の半導体装置を検査す
ることができるという効果がある。
置を半導体ウエハ上に配置する際に、ランドを有しない
辺同士を違いに接するようにすることにより、検査針を
立てる必要のあるパッドは、対面する二辺に配置される
ので、同時測定を行う際、一列もしくは二列、あるいは
一行もしくは二行に並んだ複数個の半導体装置を検査す
ることができるという効果がある。
【００１３】また、上記課題を解決するために、本発明
の請求項３記載の半導体装置は、互いに直交し、かつデ
ータを入出力するランドを有する第１および第２の辺
と、互いに直交し、かつ前記第１および第２の辺と直交
し、かつ前記ランドからデータを入出力することにより
データを入出力するランドを有さない第３および第４の
辺とを備えるものである。
の請求項３記載の半導体装置は、互いに直交し、かつデ
ータを入出力するランドを有する第１および第２の辺
と、互いに直交し、かつ前記第１および第２の辺と直交
し、かつ前記ランドからデータを入出力することにより
データを入出力するランドを有さない第３および第４の
辺とを備えるものである。
【００１４】上記請求項２記載の発明により、半導体装
置を半導体ウエハ上に配置する際に、ランドを有しない
辺同士を違いに接するようにすることにより、検査針を
立てる必要のあるパッドは、対面しない一組の二辺に集
約されるので、半導体装置をウェハ上に並べる際にミラ
ー反転を利用すれば、検査針を立てる必要のあるパッド
が矩形領域の周辺に並ぶような二行二列、計四個からな
る半導体装置の検査をすることができるという効果があ
る。
置を半導体ウエハ上に配置する際に、ランドを有しない
辺同士を違いに接するようにすることにより、検査針を
立てる必要のあるパッドは、対面しない一組の二辺に集
約されるので、半導体装置をウェハ上に並べる際にミラ
ー反転を利用すれば、検査針を立てる必要のあるパッド
が矩形領域の周辺に並ぶような二行二列、計四個からな
る半導体装置の検査をすることができるという効果があ
る。
【００１５】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を参照にしながら説明する。 （実施の形態１）図１は本発明の一実施形態である、半
導体装置および半導体装置の検査方法を示した図であ
る。図１において、１００は半導体装置、１０１は入力
信号パッド、１０２は出力信号パッド、１０３は被検査
回路、１０４は検査針（ａ）、１０５は検査針（ｂ）、
１０６は検査専用入力パッド、１０７は検査専用出力パ
ッドである。半導体装置１００の四辺には入力信号パッ
ド１０１、出力信号パッド１０２が配置されており、そ
の中で半導体装置１００の対面している左右の二辺上に
ある信号パッドについては、電気的に接続されたテスト
専用入力パッド１０６もしくはテスト専用出力パッド１
０７を、残りの上下の辺のいずれか一辺に新たに配置し
ている。これより半導体装置１００は、上下の二辺上に
配置された入力信号パッド１０１、および出力信号パッ
ド１０２、およびテスト専用入力パッド１０６、テスト
専用出力パッド１０７のみで、電気信号を入力もしくは
出力できる構成になっている。以上のように構成された
本実施例の半導体装置および半導体装置の検査方法につ
いて、以下、その動作を説明する。まず、図１の検査針
（ａ）１０４を入力信号パッド１０１とテスト専用入力
パッド１０６に、検査針（ｂ）１０５を出力信号パッド
１０２とテスト専用出力パッド１０７立てる。但し、半
導体装置１００の左右の辺に位置する入力信号パッド１
０１、出力信号パッド１０２については、上下の辺に位
置するテスト専用入力パッド１０６、テスト専用出力パ
ッド１０７と電気的に接続されているので、検査針は立
てない。検査を行うために検査針（ａ）１０４から入力
信号パッド１０１とテスト専用入力パッド１０６に電気
信号を入力する。印加された電気信号は、入力信号パッ
ド１０１とテスト専用入力パッド１０６を通して被検査
回路１０３に印加される。被検査回路１０３は入力信号
パッド１０１とテスト専用入力パッド１０６から入力さ
れた信号に応じて、電気信号を出力する。被検査回路１
０３から出力した信号は、出力信号パッド１０２とテス
ト専用出力パッド１０７を通して検査針（ｂ）１０５に
出力される。入力した電気信号に対して期待される出力
信号と検査針（ｂ）１０５から出力された電気信号とを
比較することで、半導体装置１００の検査を行う。
て、図面を参照にしながら説明する。 （実施の形態１）図１は本発明の一実施形態である、半
導体装置および半導体装置の検査方法を示した図であ
る。図１において、１００は半導体装置、１０１は入力
信号パッド、１０２は出力信号パッド、１０３は被検査
回路、１０４は検査針（ａ）、１０５は検査針（ｂ）、
１０６は検査専用入力パッド、１０７は検査専用出力パ
ッドである。半導体装置１００の四辺には入力信号パッ
ド１０１、出力信号パッド１０２が配置されており、そ
の中で半導体装置１００の対面している左右の二辺上に
ある信号パッドについては、電気的に接続されたテスト
専用入力パッド１０６もしくはテスト専用出力パッド１
０７を、残りの上下の辺のいずれか一辺に新たに配置し
ている。これより半導体装置１００は、上下の二辺上に
配置された入力信号パッド１０１、および出力信号パッ
ド１０２、およびテスト専用入力パッド１０６、テスト
専用出力パッド１０７のみで、電気信号を入力もしくは
出力できる構成になっている。以上のように構成された
本実施例の半導体装置および半導体装置の検査方法につ
いて、以下、その動作を説明する。まず、図１の検査針
（ａ）１０４を入力信号パッド１０１とテスト専用入力
パッド１０６に、検査針（ｂ）１０５を出力信号パッド
１０２とテスト専用出力パッド１０７立てる。但し、半
導体装置１００の左右の辺に位置する入力信号パッド１
０１、出力信号パッド１０２については、上下の辺に位
置するテスト専用入力パッド１０６、テスト専用出力パ
ッド１０７と電気的に接続されているので、検査針は立
てない。検査を行うために検査針（ａ）１０４から入力
信号パッド１０１とテスト専用入力パッド１０６に電気
信号を入力する。印加された電気信号は、入力信号パッ
ド１０１とテスト専用入力パッド１０６を通して被検査
回路１０３に印加される。被検査回路１０３は入力信号
パッド１０１とテスト専用入力パッド１０６から入力さ
れた信号に応じて、電気信号を出力する。被検査回路１
０３から出力した信号は、出力信号パッド１０２とテス
ト専用出力パッド１０７を通して検査針（ｂ）１０５に
出力される。入力した電気信号に対して期待される出力
信号と検査針（ｂ）１０５から出力された電気信号とを
比較することで、半導体装置１００の検査を行う。
【００１６】以上のように本実施形態によれば、矩形状
の領域を成す半導体装置を同時測定できるので、ウェハ
検査時、対角線上に並んだ半導体装置の同時測定の時に
比べて、検査装置の有効径当たりの検査可能な数が多く
なる。また、対角線上に並んだ半導体装置の同時測定の
時に比べて、検査を行う半導体装置の両端の距離が大き
くならないようにできるので、検査装置の針立てが容易
になる。そして、ウェハ上の半導体装置全てを検査する
のに要する回数が少なくて済むようになる。尚、一列も
しくは二列、あるいは一行に並んだ複数個の前記半導体
装置の同時測定も同様にして可能となる。 （実施の形態２）図２は本発明の一実施形態である、半
導体装置を示した図である。図２において、２００は半
導体装置,２０１は入力信号パッド、２０２は出力信号
パッド、２０３は被検査回路、２０４は検査針（ａ）、
２０５は検査針（ｂ）、２０６は反転マーク、２０７は
テスト専用入力パッド、２０８はテスト専用出力パッド
である。半導体装置２００の四辺には入力信号パッド２
０１、出力信号パッド２０２が配置されている。半導体
装置２００の隣り合う二辺として下辺、右辺を考えた
時、その二辺にある信号パッドについては、電気的に接
続されたテスト専用入力パッド２０７もしくはテスト専
用出力パッド２０８を、残りの上辺、左辺のいずれか一
辺に新たに配置する。これより半導体装置２００は、上
辺、左辺に配置された入力信号パッド２０１、および出
力信号パッド２０２、およびテスト専用入力パッド２０
７、テスト専用出力パッド２０８のみで、電気信号を入
力もしくは出力できるようになる。これにミラー反転を
利用した半導体装置２００の配置を行ってやれば、半導
体装置２００を二行二列、計四個の矩形状に選んだ時、
その周辺のみで電気信号を入力もしくは出力できる構成
となる。以上のように構成された本実施例の半導体装置
および半導体装置の検査方法について、以下、その動作
を説明する。まず、図２の検査針（ａ）２０４を入力信
号パッド２０１とテスト専用入力パッド２０７に、検査
針（ｂ）２０５を出力信号パッド２０２とテスト専用出
力パッド２０８立てる。但し、二行二列、計四個の半導
体装置２００から成る矩形状領域の周辺上にない入力信
号パッド２０１、出力信号パッド２０２については、前
記矩形状領域の周辺上にあるテスト専用入力パッド２０
７、テスト専用出力パッド２０８と電気的に接続されて
いるので、検査針は立てない。検査を行うために検査針
（ａ）２０４から入力信号パッド２０１とテスト専用入
力パッド２０７に電気信号を入力する。印加された電気
信号は、入力信号パッド２０１とテスト専用入力パッド
２０７を通して被検査回路２０３に印加される。被検査
回路２０３は入力信号パッド２０１とテスト専用入力パ
ッド２０７から入力された信号に応じて、電気信号を出
力する。被検査回路２０３から出力した信号は、出力信
号パッド２０２とテスト専用出力パッド２０８を通して
検査針（ｂ）２０５に出力される。入力した電気信号に
対して期待される出力信号と検査針（ｂ）２０５から出
力された電気信号とを比較することで、半導体装置２０
０の検査を行う。
の領域を成す半導体装置を同時測定できるので、ウェハ
検査時、対角線上に並んだ半導体装置の同時測定の時に
比べて、検査装置の有効径当たりの検査可能な数が多く
なる。また、対角線上に並んだ半導体装置の同時測定の
時に比べて、検査を行う半導体装置の両端の距離が大き
くならないようにできるので、検査装置の針立てが容易
になる。そして、ウェハ上の半導体装置全てを検査する
のに要する回数が少なくて済むようになる。尚、一列も
しくは二列、あるいは一行に並んだ複数個の前記半導体
装置の同時測定も同様にして可能となる。 （実施の形態２）図２は本発明の一実施形態である、半
導体装置を示した図である。図２において、２００は半
導体装置,２０１は入力信号パッド、２０２は出力信号
パッド、２０３は被検査回路、２０４は検査針（ａ）、
２０５は検査針（ｂ）、２０６は反転マーク、２０７は
テスト専用入力パッド、２０８はテスト専用出力パッド
である。半導体装置２００の四辺には入力信号パッド２
０１、出力信号パッド２０２が配置されている。半導体
装置２００の隣り合う二辺として下辺、右辺を考えた
時、その二辺にある信号パッドについては、電気的に接
続されたテスト専用入力パッド２０７もしくはテスト専
用出力パッド２０８を、残りの上辺、左辺のいずれか一
辺に新たに配置する。これより半導体装置２００は、上
辺、左辺に配置された入力信号パッド２０１、および出
力信号パッド２０２、およびテスト専用入力パッド２０
７、テスト専用出力パッド２０８のみで、電気信号を入
力もしくは出力できるようになる。これにミラー反転を
利用した半導体装置２００の配置を行ってやれば、半導
体装置２００を二行二列、計四個の矩形状に選んだ時、
その周辺のみで電気信号を入力もしくは出力できる構成
となる。以上のように構成された本実施例の半導体装置
および半導体装置の検査方法について、以下、その動作
を説明する。まず、図２の検査針（ａ）２０４を入力信
号パッド２０１とテスト専用入力パッド２０７に、検査
針（ｂ）２０５を出力信号パッド２０２とテスト専用出
力パッド２０８立てる。但し、二行二列、計四個の半導
体装置２００から成る矩形状領域の周辺上にない入力信
号パッド２０１、出力信号パッド２０２については、前
記矩形状領域の周辺上にあるテスト専用入力パッド２０
７、テスト専用出力パッド２０８と電気的に接続されて
いるので、検査針は立てない。検査を行うために検査針
（ａ）２０４から入力信号パッド２０１とテスト専用入
力パッド２０７に電気信号を入力する。印加された電気
信号は、入力信号パッド２０１とテスト専用入力パッド
２０７を通して被検査回路２０３に印加される。被検査
回路２０３は入力信号パッド２０１とテスト専用入力パ
ッド２０７から入力された信号に応じて、電気信号を出
力する。被検査回路２０３から出力した信号は、出力信
号パッド２０２とテスト専用出力パッド２０８を通して
検査針（ｂ）２０５に出力される。入力した電気信号に
対して期待される出力信号と検査針（ｂ）２０５から出
力された電気信号とを比較することで、半導体装置２０
０の検査を行う。
【００１７】以上のように本実施形態によれば、矩形状
の領域を成す半導体装置を同時測定できるので、ウェハ
検査時、対角線上に並んだ半導体装置の同時測定の時に
比べて、検査装置の有効径当たりの検査可能な数が多く
なる。また、ウェハ上の半導体装置全てを検査するのに
要する回数が少なくて済むようになる。
の領域を成す半導体装置を同時測定できるので、ウェハ
検査時、対角線上に並んだ半導体装置の同時測定の時に
比べて、検査装置の有効径当たりの検査可能な数が多く
なる。また、ウェハ上の半導体装置全てを検査するのに
要する回数が少なくて済むようになる。
【００１８】
【発明の効果】以上のように本発明は、信号パッドと電
気的に接続された別のテスト専用パッドを新たに増やし
て、全ての前記信号パッドおよび前記テスト専用パッド
を二辺に集約して配置することで、ウェハ検査時、複数
個の半導体装置から成る矩形状の領域の同時測定を可能
にしている。
気的に接続された別のテスト専用パッドを新たに増やし
て、全ての前記信号パッドおよび前記テスト専用パッド
を二辺に集約して配置することで、ウェハ検査時、複数
個の半導体装置から成る矩形状の領域の同時測定を可能
にしている。
【００１９】また、矩形状の領域を成す半導体装置を同
時測定できるので、ウェハ検査時、対角線上に並んだ半
導体装置の同時測定の時に比べて、検査装置の有効径当
たりの検査可能な数が多くなる。
時測定できるので、ウェハ検査時、対角線上に並んだ半
導体装置の同時測定の時に比べて、検査装置の有効径当
たりの検査可能な数が多くなる。
【００２０】また、対角線上に並んだ半導体装置の同時
測定の時に比べて、検査を行う半導体装置の両端の距離
が大きくならないようにできるので、検査装置の針立て
が容易になり、検査装置の精度についても要求が厳しく
なることはなくなる。
測定の時に比べて、検査を行う半導体装置の両端の距離
が大きくならないようにできるので、検査装置の針立て
が容易になり、検査装置の精度についても要求が厳しく
なることはなくなる。
【００２１】そして、ウェハ上の半導体装置全てを検査
するのに要する針立て回数が少なくて済むようになるの
で、検査時間の短縮効果が得られる。
するのに要する針立て回数が少なくて済むようになるの
で、検査時間の短縮効果が得られる。
【図１】本発明の第１の実施形態における半導体装置を
示す図
示す図
【図２】本発明の第２の実施形態における半導体装置を
示す図
示す図
【図３】従来の半導体装置を示す図
１００ 半導体装置 １０１ 入力信号パッド １０２ 出力信号パッド １０３ 被検査回路 １０４ 検査針（ａ） １０５ 検査針（ｂ） ２００ 半導体装置 ２０１ 入力信号パッド ２０２ 出力信号パッド ２０３ 被検査回路 ２０４ 検査針（ａ） ２０５ 検査針（ｂ） ２０６ 反転マーク ３００ 半導体装置 ３０１ 入力信号パッド ３０２ 出力信号パッド ３０３ 被検査回路 ３０６ 検査針
───────────────────────────────────────────────────── フロントページの続き (72)発明者 早川 久登 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4M106 AA01 AA04 AD01 BA01 DD01
Claims (3)
- 【請求項１】 異なる辺上に存在するデータ入出力部に
データを供給することのできるランドを備えた辺を備え
ることを特徴とする半導体装置。 - 【請求項２】 互いに平行し、かつデータを入出力する
ランドを有する第１および第２の辺と、 前記第１および第２の辺と直交し、かつ前記ランドから
データを入出力することによりデータを入出力するラン
ドを有さない第３および第４の辺とを備えることを特徴
とする半導体装置。 - 【請求項３】 互いに直交し、かつデータを入出力する
ランドを有する第１および第２の辺と、 互いに直交し、かつ前記第１および第２の辺と直交し、
かつ前記ランドからデータを入出力することによりデー
タを入出力するランドを有さない第３および第４の辺と
を備えることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29506299A JP2001118893A (ja) | 1999-10-18 | 1999-10-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29506299A JP2001118893A (ja) | 1999-10-18 | 1999-10-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001118893A true JP2001118893A (ja) | 2001-04-27 |
Family
ID=17815834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29506299A Pending JP2001118893A (ja) | 1999-10-18 | 1999-10-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001118893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011508936A (ja) * | 2007-12-20 | 2011-03-17 | モーセッド・テクノロジーズ・インコーポレイテッド | データ記憶装置及び積層可能構成 |
-
1999
- 1999-10-18 JP JP29506299A patent/JP2001118893A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011508936A (ja) * | 2007-12-20 | 2011-03-17 | モーセッド・テクノロジーズ・インコーポレイテッド | データ記憶装置及び積層可能構成 |
| US9183892B2 (en) | 2007-12-20 | 2015-11-10 | Conversant Intellectual Property Management Inc. | Data storage and stackable chip configurations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781683A (en) | Test circuit configuration for integrated semiconductor circuits and a test system containing said configuration | |
| KR100702003B1 (ko) | 프로브 카드 | |
| JP2008527328A (ja) | プローブヘッドアレイ | |
| JP2003332450A (ja) | 半導体集積回路 | |
| JP2001118893A (ja) | 半導体装置 | |
| JP3130769B2 (ja) | 半導体装置 | |
| KR100299681B1 (ko) | 액정표시장치 | |
| JP2001013892A (ja) | 表示装置 | |
| KR100436008B1 (ko) | 정전기방지형액정표시장치및그제조방법 | |
| JPH06224530A (ja) | プリント配線基板 | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| CN111292661B (zh) | 阵列基板、显示面板及显示装置 | |
| JPH01198051A (ja) | 半導体集積回路 | |
| JPH04207050A (ja) | 半導体装置のテスト方法およびテスト回路 | |
| JPH06252234A (ja) | 半導体装置 | |
| JPS6197957A (ja) | 半導体集積回路装置 | |
| JP2004146415A (ja) | 半導体検査装置及び半導体の検査方法 | |
| JPH10135285A (ja) | 半導体集積回路装置のテスト回路 | |
| JPH07321174A (ja) | 半導体検査装置 | |
| JPH06310577A (ja) | 半導体集積回路 | |
| JPH05121501A (ja) | 半導体集積回路 | |
| JPS62154638A (ja) | 半導体回路検査装置 | |
| JPH0287566A (ja) | 大規模集積回路装置 | |
| JPH03185730A (ja) | 半導体装置 | |
| JP2005127903A (ja) | 半導体チップのプロービングテスト方法 |