JP2001111893A - 画素欠陥検出方法及び画像処理装置 - Google Patents
画素欠陥検出方法及び画像処理装置Info
- Publication number
- JP2001111893A JP2001111893A JP28711799A JP28711799A JP2001111893A JP 2001111893 A JP2001111893 A JP 2001111893A JP 28711799 A JP28711799 A JP 28711799A JP 28711799 A JP28711799 A JP 28711799A JP 2001111893 A JP2001111893 A JP 2001111893A
- Authority
- JP
- Japan
- Prior art keywords
- level
- pixel
- defect
- image signal
- reference value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007547 defect Effects 0.000 title claims abstract description 109
- 238000001514 detection method Methods 0.000 title claims description 54
- 230000002093 peripheral effect Effects 0.000 claims abstract description 46
- 230000002950 deficient Effects 0.000 claims abstract description 14
- 230000015654 memory Effects 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000032683 aging Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
- H04N25/683—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects by defect estimation performed on the scene signal, e.g. real time or on the fly detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【課題】 画像信号に含まれる画素欠陥を効率よく検出
する。 【解決手段】 目標画素Ｐ0に隣接する周辺画素Ｐ1〜Ｐ
8の画像信号Ｙ(P1)〜Ｙ(P8)から、平均レベルＬav、最
大レベルＬmax、最小レベルＬminを生成する。最大レベ
ルＬmaxと最小レベルＬminとの差ΔＬを、平均レベルＬ
avに加算して白欠陥の判定基準値Ｌwを生成し、平均レ
ベルＬavから減算して黒欠陥の判定基準値Ｌbを生成す
る。そして、各判定基準値Ｌw、Ｌbを目標画素の画像信
号Ｙ(P0)と比較し、画素欠陥を判別する。
する。 【解決手段】 目標画素Ｐ0に隣接する周辺画素Ｐ1〜Ｐ
8の画像信号Ｙ(P1)〜Ｙ(P8)から、平均レベルＬav、最
大レベルＬmax、最小レベルＬminを生成する。最大レベ
ルＬmaxと最小レベルＬminとの差ΔＬを、平均レベルＬ
avに加算して白欠陥の判定基準値Ｌwを生成し、平均レ
ベルＬavから減算して黒欠陥の判定基準値Ｌbを生成す
る。そして、各判定基準値Ｌw、Ｌbを目標画素の画像信
号Ｙ(P0)と比較し、画素欠陥を判別する。
Description
【０００１】
【発明の属する技術分野】本発明は、画像信号に含まれ
る画素欠陥を検出する検出方法及び、この検出方法を用
いて画素欠陥を補正する画像処理装置に関する。
る画素欠陥を検出する検出方法及び、この検出方法を用
いて画素欠陥を補正する画像処理装置に関する。
【０００２】
【従来の技術】ＣＣＤイメージセンサ等の固体撮像素子
においては、画素の受光レベルには関係なく、常に一定
の電荷が蓄積されて固定レベルを出力するようになる、
いわゆる画素欠陥を生じる場合がある。このため、固体
撮像素子から得られる画像信号に対する信号処理の過程
において、再生画面上に画素欠陥が現れないようする欠
陥補正処理が行われる。
においては、画素の受光レベルには関係なく、常に一定
の電荷が蓄積されて固定レベルを出力するようになる、
いわゆる画素欠陥を生じる場合がある。このため、固体
撮像素子から得られる画像信号に対する信号処理の過程
において、再生画面上に画素欠陥が現れないようする欠
陥補正処理が行われる。
【０００３】図７は、画素欠陥の補正処理を行うように
した撮像装置の構成を示すブロック図である。
した撮像装置の構成を示すブロック図である。
【０００４】ＣＣＤイメージセンサ１は、複数の受光画
素が行列配置され、受光した被写体画像に応じて各受光
画素に情報電荷を蓄積する。このＣＣＤ１は、垂直駆動
信号φv及び水平駆動信号φHによって駆動され、各受光
画素に蓄積された情報電荷が１ライン単位で順次転送出
力されて、所定のフォーマットに従う画像信号Ｙ0を出
力する。駆動回路２は、垂直同期信号ＶＤ及び水平同期
信号ＨＤに従い、ＣＣＤ１を駆動する垂直駆動信号φv
及び水平駆動信号φHを生成し、ＣＣＤ１に供給する。
素が行列配置され、受光した被写体画像に応じて各受光
画素に情報電荷を蓄積する。このＣＣＤ１は、垂直駆動
信号φv及び水平駆動信号φHによって駆動され、各受光
画素に蓄積された情報電荷が１ライン単位で順次転送出
力されて、所定のフォーマットに従う画像信号Ｙ0を出
力する。駆動回路２は、垂直同期信号ＶＤ及び水平同期
信号ＨＤに従い、ＣＣＤ１を駆動する垂直駆動信号φv
及び水平駆動信号φHを生成し、ＣＣＤ１に供給する。
【０００５】タイミング制御回路３は、一定周期の基準
クロックを分周し、垂直走査のタイミングを決定する垂
直同期信号ＶＤ及び水平走査のタイミングを決定する水
平同期信号ＨＤを生成し、駆動回路２に供給する。例え
ば、ＮＴＳＣフォーマットの場合、１４．３２ＭＨｚの
基準クロックを９１０分周して水平同期信号ＨＤを生成
し、この水平同期信号を５２５／２分周して垂直同期信
号ＶＤを生成する。また、タイミング制御回路３は、後
述する信号処理回路４及び欠陥補正回路５に対して、そ
れぞれの動作タイミングをＣＣＤ１の動作タイミングに
同期させるためのタイミング信号を供給する。
クロックを分周し、垂直走査のタイミングを決定する垂
直同期信号ＶＤ及び水平走査のタイミングを決定する水
平同期信号ＨＤを生成し、駆動回路２に供給する。例え
ば、ＮＴＳＣフォーマットの場合、１４．３２ＭＨｚの
基準クロックを９１０分周して水平同期信号ＨＤを生成
し、この水平同期信号を５２５／２分周して垂直同期信
号ＶＤを生成する。また、タイミング制御回路３は、後
述する信号処理回路４及び欠陥補正回路５に対して、そ
れぞれの動作タイミングをＣＣＤ１の動作タイミングに
同期させるためのタイミング信号を供給する。
【０００６】信号処理回路４は、ＣＣＤ１から出力され
る画像信号Ｙ0に対して、サンプルホールド、レベル補
正等の信号処理を施し、画像信号Ｙ1として出力する。
例えば、サンプルホールド処理においては、信号レベル
とリセットレベルとを繰り返す画像信号Ｙ0に対して、
リセットレベルをクランプした後に信号レベルを取り出
すようにして、信号レベルを継続する画像信号Ｙ1を生
成する。また、レベル補正処理においては、出力される
画像信号Ｙ1の平均レベルを目標範囲内に収めるように
してゲインの帰還制御が施される。この信号処理回路４
においては、画像信号Ｙ0をサンプルホールドした後、
サンプルホールド値がＡ／Ｄ変換され、それ以降はデジ
タル処理が採用される傾向にある。
る画像信号Ｙ0に対して、サンプルホールド、レベル補
正等の信号処理を施し、画像信号Ｙ1として出力する。
例えば、サンプルホールド処理においては、信号レベル
とリセットレベルとを繰り返す画像信号Ｙ0に対して、
リセットレベルをクランプした後に信号レベルを取り出
すようにして、信号レベルを継続する画像信号Ｙ1を生
成する。また、レベル補正処理においては、出力される
画像信号Ｙ1の平均レベルを目標範囲内に収めるように
してゲインの帰還制御が施される。この信号処理回路４
においては、画像信号Ｙ0をサンプルホールドした後、
サンプルホールド値がＡ／Ｄ変換され、それ以降はデジ
タル処理が採用される傾向にある。
【０００７】欠陥補正回路５は、補正情報メモリ６に記
憶された補正情報に基づいて、画像信号Ｙ1に対して欠
陥補正処理を施す。例えば、欠陥が生じた画素の情報
を、その前後の画素の情報の平均値に置き換えるように
構成される。補正情報メモリ６は、ＣＣＤ１の欠陥画素
の位置を記憶するもので、例えば、予めＣＣＤ１の出力
をモニタして欠陥画素の位置を検出し、その検出結果を
補正アドレス情報として記憶する。
憶された補正情報に基づいて、画像信号Ｙ1に対して欠
陥補正処理を施す。例えば、欠陥が生じた画素の情報
を、その前後の画素の情報の平均値に置き換えるように
構成される。補正情報メモリ６は、ＣＣＤ１の欠陥画素
の位置を記憶するもので、例えば、予めＣＣＤ１の出力
をモニタして欠陥画素の位置を検出し、その検出結果を
補正アドレス情報として記憶する。
【０００８】
【発明が解決しようとする課題】ＣＣＤ１は、同一工程
で製造されたチップであっても、各チップ毎に欠陥画素
の発生する位置が異なるため、撮像装置に用いるＣＣＤ
１は、個々に画素欠陥の位置を検出し、補正情報メモリ
６に記憶する補正アドレス情報を生成する必要がある。
このため、組立工程におけるコストの増大を招いてい
る。
で製造されたチップであっても、各チップ毎に欠陥画素
の発生する位置が異なるため、撮像装置に用いるＣＣＤ
１は、個々に画素欠陥の位置を検出し、補正情報メモリ
６に記憶する補正アドレス情報を生成する必要がある。
このため、組立工程におけるコストの増大を招いてい
る。
【０００９】また、ＣＣＤ１の欠陥画素は、経時変化に
よって増えることがあり、そのような経時変化が生じた
場合には、補正情報メモリ６の補正アドレス情報を書き
換えなければならない。しかしながら、撮像装置の一般
的な使用者は、補正情報メモリ６の内容を書き換えるた
めの手段を備えていないため、補正情報メモリ６の補正
情報アドレスを書き換えることは、事実上困難である。
よって増えることがあり、そのような経時変化が生じた
場合には、補正情報メモリ６の補正アドレス情報を書き
換えなければならない。しかしながら、撮像装置の一般
的な使用者は、補正情報メモリ６の内容を書き換えるた
めの手段を備えていないため、補正情報メモリ６の補正
情報アドレスを書き換えることは、事実上困難である。
【００１０】そこで本発明は、組立工程のコストを増大
させることなく、素子の経時変化による画素欠陥の変化
にも対応できるようにすることを目的とする。
させることなく、素子の経時変化による画素欠陥の変化
にも対応できるようにすることを目的とする。
【００１１】
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、１画面の画像信号に含まれる画素欠陥を検出する検
出方法であって、目標画素に隣接する複数の周辺画素の
平均レベルを算出するステップと、上記複数の周辺画素
の最大レベル及び最小レベルを検出するステップと、上
記最大レベルと上記最小レベルとの差を上記平均レベル
に加算して第１の判定基準値とし、上記最大レベルと上
記最小レベルとの差を上記平均レベルから減算して第２
の判定基準値とするステップと、を有し、目標画素のレ
ベルが上記第１の判定基準値よりも大きいとき、あるい
は、上記第２の判定基準値よりも小さいとき、その目標
画素を欠陥画素と判定することにある。
解決するために成されたもので、その特徴とするところ
は、１画面の画像信号に含まれる画素欠陥を検出する検
出方法であって、目標画素に隣接する複数の周辺画素の
平均レベルを算出するステップと、上記複数の周辺画素
の最大レベル及び最小レベルを検出するステップと、上
記最大レベルと上記最小レベルとの差を上記平均レベル
に加算して第１の判定基準値とし、上記最大レベルと上
記最小レベルとの差を上記平均レベルから減算して第２
の判定基準値とするステップと、を有し、目標画素のレ
ベルが上記第１の判定基準値よりも大きいとき、あるい
は、上記第２の判定基準値よりも小さいとき、その目標
画素を欠陥画素と判定することにある。
【００１２】そして、本発明の画像処理装置の特徴とす
るところは、適数行分の画像信号を保持し、目標画素に
対応する画像信号と共に、目標画素に隣接する複数の周
辺画素に対応する画像信号を供給するメモリ回路と、上
記目標画素のレベルを上記複数の周辺画素のレベルと対
比して欠陥画素を検出する欠陥検出回路と、上記欠陥検
出回路の検出結果に応答して上記目標画素の欠陥を補正
する欠陥補正回路と、を備え、上記欠陥検出回路は、上
記複数の周辺画素の最大レベルと最小レベルとの差を上
記複数の周辺画素の平均レベルに対して加算または減算
して判定基準値を生成し、この判定基準値と上記目標画
素のレベルとを比較して画素欠陥を判定することにあ
る。
るところは、適数行分の画像信号を保持し、目標画素に
対応する画像信号と共に、目標画素に隣接する複数の周
辺画素に対応する画像信号を供給するメモリ回路と、上
記目標画素のレベルを上記複数の周辺画素のレベルと対
比して欠陥画素を検出する欠陥検出回路と、上記欠陥検
出回路の検出結果に応答して上記目標画素の欠陥を補正
する欠陥補正回路と、を備え、上記欠陥検出回路は、上
記複数の周辺画素の最大レベルと最小レベルとの差を上
記複数の周辺画素の平均レベルに対して加算または減算
して判定基準値を生成し、この判定基準値と上記目標画
素のレベルとを比較して画素欠陥を判定することにあ
る。
【００１３】本発明によれば、目標画素に対して、その
周辺画素の平均レベルに周辺画素の最大値と最小値との
差を加算または減算して生成した判定基準値を参照する
ことで、再生画面上で視覚的に認識される画素欠陥を的
確に検出することができる。そして、検出された画素欠
陥を逐次補正することで、経時変化による画素欠陥の変
化にも対応できる。
周辺画素の平均レベルに周辺画素の最大値と最小値との
差を加算または減算して生成した判定基準値を参照する
ことで、再生画面上で視覚的に認識される画素欠陥を的
確に検出することができる。そして、検出された画素欠
陥を逐次補正することで、経時変化による画素欠陥の変
化にも対応できる。
【００１４】
【発明の実施の形態】図１は、本発明の画素欠陥の検出
方法を説明するための図であり、目標画素の周辺に隣接
する周辺画素を表す画像信号のレベルと、これらのレベ
ルから算出される画素欠陥の判定レベルとの関係を示し
ている。この実施形態においては、図２に示すように、
目標画素Ｐ0に対して、目標画素Ｐ0に隣接する８個の周
辺画素Ｐ1〜Ｐ8を参照して画素欠陥の判定を行う場合を
示している。
方法を説明するための図であり、目標画素の周辺に隣接
する周辺画素を表す画像信号のレベルと、これらのレベ
ルから算出される画素欠陥の判定レベルとの関係を示し
ている。この実施形態においては、図２に示すように、
目標画素Ｐ0に対して、目標画素Ｐ0に隣接する８個の周
辺画素Ｐ1〜Ｐ8を参照して画素欠陥の判定を行う場合を
示している。
【００１５】最初のステップでは、周辺画素Ｐ1〜Ｐ8を
表す８画素分の画像信号Ｙ(P1)〜Ｙ(P8)の平均レベルＬ
avを算出する。続く第２のステップでは、周辺画素Ｐ1
〜Ｐ8を表す８画素分の画像信号Ｙ(P1)〜Ｙ(P8)の最大
レベルＬmax及び最小レベルＬminを算出する。第３のス
テップでは、最大レベルＬmaxから最小レベルＬminを減
算し、両レベルの差ΔＬを算出する。そして、第４のス
テップでは、第１のステップで算出した平均レベルＬav
に差ΔＬを加算し、白欠陥を検出するための第１の判定
基準値Ｌwを生成する。同時に、第５のステップでは、
第１のステップで算出した平均レベルＬavから差ΔＬを
減算し、黒欠陥を検出するための第２の判定基準値Ｌb
を生成する。尚、上述の第１のステップと第２のステッ
プとの順序、あるいは、第４のステップと第５のステッ
プとの順序については、それぞれ逆であってもよい。
表す８画素分の画像信号Ｙ(P1)〜Ｙ(P8)の平均レベルＬ
avを算出する。続く第２のステップでは、周辺画素Ｐ1
〜Ｐ8を表す８画素分の画像信号Ｙ(P1)〜Ｙ(P8)の最大
レベルＬmax及び最小レベルＬminを算出する。第３のス
テップでは、最大レベルＬmaxから最小レベルＬminを減
算し、両レベルの差ΔＬを算出する。そして、第４のス
テップでは、第１のステップで算出した平均レベルＬav
に差ΔＬを加算し、白欠陥を検出するための第１の判定
基準値Ｌwを生成する。同時に、第５のステップでは、
第１のステップで算出した平均レベルＬavから差ΔＬを
減算し、黒欠陥を検出するための第２の判定基準値Ｌb
を生成する。尚、上述の第１のステップと第２のステッ
プとの順序、あるいは、第４のステップと第５のステッ
プとの順序については、それぞれ逆であってもよい。
【００１６】第１〜第５のステップによって生成された
第１の判定基準値Ｌw及び第２の判定基準値Ｌbは、周辺
画素の状況によって変化し、常に最適な値に保たれるこ
とになる。ここで、判定基準値Ｌw、Ｌbについては、周
辺画素のレベル差が小さいとき、平均レベルＬavに近い
値となり、周辺画素のレベル差が大きいときには、平均
レベルＬavから離れた値となる。従って、画面上で濃淡
の差が小さい領域では判定基準値Ｌw、Ｌbの範囲が狭く
なり、逆に、濃淡の差が大きい領域では判定基準値Ｌ
w、Ｌbの範囲が広くなるため、視覚的に目立ちやすい画
素欠陥を効率よく検出できる。
第１の判定基準値Ｌw及び第２の判定基準値Ｌbは、周辺
画素の状況によって変化し、常に最適な値に保たれるこ
とになる。ここで、判定基準値Ｌw、Ｌbについては、周
辺画素のレベル差が小さいとき、平均レベルＬavに近い
値となり、周辺画素のレベル差が大きいときには、平均
レベルＬavから離れた値となる。従って、画面上で濃淡
の差が小さい領域では判定基準値Ｌw、Ｌbの範囲が狭く
なり、逆に、濃淡の差が大きい領域では判定基準値Ｌ
w、Ｌbの範囲が広くなるため、視覚的に目立ちやすい画
素欠陥を効率よく検出できる。
【００１７】また、第１〜第５のステップにおいて生成
された第１の判定基準値Ｌw及び第２の判定基準値Ｌbに
対して、周辺画素Ｐ1〜Ｐ8の画像信号Ｙ(P1)〜Ｙ(P8)の
レベルに応じたオフセットをそれぞれ加算及び減算する
第６のステップを設けてもよい。即ち、画面上の暗い領
域に白欠陥があると目立つが、明るい領域に白欠陥があ
っても目立たないため、第１の判定基準値Ｌwに加算す
るオフセットを、周辺画素の平均レベルＬavが高いとき
には大きく設定し、低いときには小さく設定する。逆
に、画面上の明るい領域に黒欠陥があると目立つが、暗
い領域に黒欠陥があっても目立たないため、第２の判定
基準値Ｌbから減算するオフセットを、周辺画素の平均
レベルＬavが低いときには大きく設定し、高いときには
小さく設定する。このようなオフセットは、画像信号Ｙ
(P1)〜Ｙ(P8)の平均レベルに応じて設定することや、画
像信号の処理の過程におけるゲインレベルに応じて設定
すること、さらには、それらを組み合わせること等が有
効である。これにより、視覚的に目立ちやすい画素欠陥
をさらに効率よく検出できる。
された第１の判定基準値Ｌw及び第２の判定基準値Ｌbに
対して、周辺画素Ｐ1〜Ｐ8の画像信号Ｙ(P1)〜Ｙ(P8)の
レベルに応じたオフセットをそれぞれ加算及び減算する
第６のステップを設けてもよい。即ち、画面上の暗い領
域に白欠陥があると目立つが、明るい領域に白欠陥があ
っても目立たないため、第１の判定基準値Ｌwに加算す
るオフセットを、周辺画素の平均レベルＬavが高いとき
には大きく設定し、低いときには小さく設定する。逆
に、画面上の明るい領域に黒欠陥があると目立つが、暗
い領域に黒欠陥があっても目立たないため、第２の判定
基準値Ｌbから減算するオフセットを、周辺画素の平均
レベルＬavが低いときには大きく設定し、高いときには
小さく設定する。このようなオフセットは、画像信号Ｙ
(P1)〜Ｙ(P8)の平均レベルに応じて設定することや、画
像信号の処理の過程におけるゲインレベルに応じて設定
すること、さらには、それらを組み合わせること等が有
効である。これにより、視覚的に目立ちやすい画素欠陥
をさらに効率よく検出できる。
【００１８】そして、第１の判定基準値Ｌwと目標画素
Ｐ0を表す画像信号Ｙ(P0)とを比較し、画像信号Ｙ(P0)
が第１の判定基準値を超えていた場合には、その目標画
素Ｐ0を白欠陥であると判定する。同様に、第２の判定
基準値Ｌbと目標画素Ｐ0を表す画像信号Ｙ(P0)とを比較
し、画像信号Ｙ(P0)が第２の判定基準値に達していなか
った場合には、その目標画素Ｐ0を黒欠陥であると判定
する。このような画素欠陥の判定は、１行単位で連続す
る画像信号Ｙ(n)に対して逐次行い、それぞれの判定の
タイミングに同期して欠陥画素を補正すれば、画素欠陥
を容易に補正できる。あるいは、画素欠陥と判定された
画素のタイミングを水平走査線番号及び画素番号に基づ
くアドレス情報として記憶し、次のフィードから、その
アドレス情報に基づいて画素欠陥を補正するようにして
もよい。この場合、適数フィールド毎に画素欠陥の位置
を示すアドレス情報を更新するようにすれば、経時変化
による画素欠陥の変化にも対応することができる。
Ｐ0を表す画像信号Ｙ(P0)とを比較し、画像信号Ｙ(P0)
が第１の判定基準値を超えていた場合には、その目標画
素Ｐ0を白欠陥であると判定する。同様に、第２の判定
基準値Ｌbと目標画素Ｐ0を表す画像信号Ｙ(P0)とを比較
し、画像信号Ｙ(P0)が第２の判定基準値に達していなか
った場合には、その目標画素Ｐ0を黒欠陥であると判定
する。このような画素欠陥の判定は、１行単位で連続す
る画像信号Ｙ(n)に対して逐次行い、それぞれの判定の
タイミングに同期して欠陥画素を補正すれば、画素欠陥
を容易に補正できる。あるいは、画素欠陥と判定された
画素のタイミングを水平走査線番号及び画素番号に基づ
くアドレス情報として記憶し、次のフィードから、その
アドレス情報に基づいて画素欠陥を補正するようにして
もよい。この場合、適数フィールド毎に画素欠陥の位置
を示すアドレス情報を更新するようにすれば、経時変化
による画素欠陥の変化にも対応することができる。
【００１９】以上のような画素欠陥の検出方法によれ
ば、予め撮像素子の画素欠陥の位置を検出しておく必要
がなく、そのための工程を省くことができるため、製造
コストの低減が図れる。また、画素欠陥の検出は、画像
信号の入力に合わせて逐次行っているため、撮像素子の
経時変化によって欠陥画素が増加したり、画素欠陥が無
くなったりした場合でも、常に画素欠陥の正しい位置を
検出することができる。
ば、予め撮像素子の画素欠陥の位置を検出しておく必要
がなく、そのための工程を省くことができるため、製造
コストの低減が図れる。また、画素欠陥の検出は、画像
信号の入力に合わせて逐次行っているため、撮像素子の
経時変化によって欠陥画素が増加したり、画素欠陥が無
くなったりした場合でも、常に画素欠陥の正しい位置を
検出することができる。
【００２０】図３は、上述の画素欠陥の検出方法を採用
した画像処理装置の構成を示すブロック図である。
した画像処理装置の構成を示すブロック図である。
【００２１】本発明の画像処理装置は、メモリ回路１
１、欠陥検出回路１２、オフセット算出回路１３、遅延
回路１４及び欠陥補正回路１５より構成される。この画
像処理装置においては、撮像素子の出力に対して所定の
処理が施され、Ａ／Ｄ変換されてデジタルデータとして
与えられる画像信号Ｙ(n)に対して画素欠陥の補正処理
を施すように構成される。
１、欠陥検出回路１２、オフセット算出回路１３、遅延
回路１４及び欠陥補正回路１５より構成される。この画
像処理装置においては、撮像素子の出力に対して所定の
処理が施され、Ａ／Ｄ変換されてデジタルデータとして
与えられる画像信号Ｙ(n)に対して画素欠陥の補正処理
を施すように構成される。
【００２２】メモリ回路１１は、複数のラインメモリと
複数のラッチとを備え、１行単位で連続して入力される
画像信号Ｙ(n)を取り込み、目標画素Ｐ0に対応する画像
信号Ｙ(P0)と、その周辺画素Ｐ1〜Ｐ8に対応する画像信
号Ｙ(P1)〜Ｙ(P8)とを並列に同時に出力する。
複数のラッチとを備え、１行単位で連続して入力される
画像信号Ｙ(n)を取り込み、目標画素Ｐ0に対応する画像
信号Ｙ(P0)と、その周辺画素Ｐ1〜Ｐ8に対応する画像信
号Ｙ(P1)〜Ｙ(P8)とを並列に同時に出力する。
【００２３】欠陥検出回路１２は、メモリ回路１１から
入力される周辺画素Ｐ1〜Ｐ8の画像信号Ｙ(P1)〜Ｙ(P8)
に基づいて白欠陥を判定するための判定基準値Ｌwと黒
欠陥を判定するための判定基準値Ｌbとを生成し、これ
らの判定基準値Ｌw、Ｌbと目標画素Ｐ0の画像信号Ｙ(P
0)とを比較して画素欠陥を検出する。この判定基準値Ｌ
w、Ｌbは、上述の画素欠陥の検出方法に示したとおり、
画像信号Ｙ(P1)〜Ｙ(P8)の平均レベルＬavに対して画像
信号Ｙ(P1)〜Ｙ(P8)の最大レベルＬmaxと最小レベルＬm
inとの差ΔＬを加算及び減算することによって算出され
る。さらに、オフセット算出回路１３から与えられるオ
フセットレベルＬosを判定基準値Ｌw、Ｌbにそれぞれ加
算及び減算するようにしている。そして、画像信号Ｙ(P
0)をオフセットが与えられた判定基準値Ｌw、Ｌbと逐次
比較し、画像信号Ｙ(P0)のレベルが判定基準値Ｌwを超
えているときに白欠陥の検出を示す検出出力Ｄwを立ち
上げ、同様に、画像信号Ｙ(P0)のレベルが判定基準値Ｌ
bに達していないときに黒欠陥の検出を示す検出出力Ｄb
を立ち上げる。
入力される周辺画素Ｐ1〜Ｐ8の画像信号Ｙ(P1)〜Ｙ(P8)
に基づいて白欠陥を判定するための判定基準値Ｌwと黒
欠陥を判定するための判定基準値Ｌbとを生成し、これ
らの判定基準値Ｌw、Ｌbと目標画素Ｐ0の画像信号Ｙ(P
0)とを比較して画素欠陥を検出する。この判定基準値Ｌ
w、Ｌbは、上述の画素欠陥の検出方法に示したとおり、
画像信号Ｙ(P1)〜Ｙ(P8)の平均レベルＬavに対して画像
信号Ｙ(P1)〜Ｙ(P8)の最大レベルＬmaxと最小レベルＬm
inとの差ΔＬを加算及び減算することによって算出され
る。さらに、オフセット算出回路１３から与えられるオ
フセットレベルＬosを判定基準値Ｌw、Ｌbにそれぞれ加
算及び減算するようにしている。そして、画像信号Ｙ(P
0)をオフセットが与えられた判定基準値Ｌw、Ｌbと逐次
比較し、画像信号Ｙ(P0)のレベルが判定基準値Ｌwを超
えているときに白欠陥の検出を示す検出出力Ｄwを立ち
上げ、同様に、画像信号Ｙ(P0)のレベルが判定基準値Ｌ
bに達していないときに黒欠陥の検出を示す検出出力Ｄb
を立ち上げる。
【００２４】オフセット算出回路１３は、周辺画素Ｐ1
〜Ｐ8の画像信号Ｙ(P1)〜Ｙ(P8)に基づいて、判定基準
値Ｌw、Ｌbに与えるオフセットレベルＬosを算出する。
このオフセット算出回路１３においては、例えば、画像
信号Ｙ(P1)〜Ｙ(P8)の平均レベルＬavに所定の係数を乗
算することや、予め設定した変換テーブルを参照するこ
とによってオフセットレベルＬosが算出される。尚、オ
フセットレベルＬosについては、画像信号Ｙ(n)を生成
する過程で与えられるゲインに基づいて算出すること、
このゲインと画像信号Ｙ(P1)〜Ｙ(P8)の平均レベルＬav
との両方に基づいて算出ことも可能である。
〜Ｐ8の画像信号Ｙ(P1)〜Ｙ(P8)に基づいて、判定基準
値Ｌw、Ｌbに与えるオフセットレベルＬosを算出する。
このオフセット算出回路１３においては、例えば、画像
信号Ｙ(P1)〜Ｙ(P8)の平均レベルＬavに所定の係数を乗
算することや、予め設定した変換テーブルを参照するこ
とによってオフセットレベルＬosが算出される。尚、オ
フセットレベルＬosについては、画像信号Ｙ(n)を生成
する過程で与えられるゲインに基づいて算出すること、
このゲインと画像信号Ｙ(P1)〜Ｙ(P8)の平均レベルＬav
との両方に基づいて算出ことも可能である。
【００２５】遅延回路１４は、メモリ回路１１から入力
される目標画素Ｐ0の画像信号Ｙ(P0)を取り込み、欠陥
検出回路１２における処理に要する時間だけ遅延するこ
とで、画像信号Ｙ(P0)の出力のタイミングを、検出出力
Ｄw、Ｄbの立ち上がりのタイミングに一致させる。そし
て、欠陥補正回路１５は、検出出力Ｄw、Ｄbの立ち上が
りのタイミングで、画像信号Ｙ(P0)を補正信号Ｙ(c)に
置き換える。この補正信号Ｙ(c)は、例えば、目標画素
Ｐ0の上下に位置する周辺画素Ｐ2、Ｐ7の画像信号Ｙ(P
2)、Ｙ(P7)と、上下に位置する周辺画素Ｐ4、Ｐ5の画像
信号Ｙ(P4)、Ｙ(P5)とを平均することにより生成され
る。従って、欠陥検出回路１２において、目標画素Ｐ0
が白欠陥または黒欠陥であると判定されると、その画像
信号Ｙ(P0)は、欠陥補正回路１５において補正信号Ｙ
(c)に置き換えられる。これにより、欠陥補正回路１５
からは、白欠陥及び黒欠陥が補正された画像信号Ｙ'(n)
が出力されることになる。
される目標画素Ｐ0の画像信号Ｙ(P0)を取り込み、欠陥
検出回路１２における処理に要する時間だけ遅延するこ
とで、画像信号Ｙ(P0)の出力のタイミングを、検出出力
Ｄw、Ｄbの立ち上がりのタイミングに一致させる。そし
て、欠陥補正回路１５は、検出出力Ｄw、Ｄbの立ち上が
りのタイミングで、画像信号Ｙ(P0)を補正信号Ｙ(c)に
置き換える。この補正信号Ｙ(c)は、例えば、目標画素
Ｐ0の上下に位置する周辺画素Ｐ2、Ｐ7の画像信号Ｙ(P
2)、Ｙ(P7)と、上下に位置する周辺画素Ｐ4、Ｐ5の画像
信号Ｙ(P4)、Ｙ(P5)とを平均することにより生成され
る。従って、欠陥検出回路１２において、目標画素Ｐ0
が白欠陥または黒欠陥であると判定されると、その画像
信号Ｙ(P0)は、欠陥補正回路１５において補正信号Ｙ
(c)に置き換えられる。これにより、欠陥補正回路１５
からは、白欠陥及び黒欠陥が補正された画像信号Ｙ'(n)
が出力されることになる。
【００２６】図４は、メモリ回路１１の一例を示すブロ
ック図である。このメモリ回路１１は、第１、第２のラ
インメモリ２１、２２及び第１〜第６のラッチ２３〜２
８より構成される。
ック図である。このメモリ回路１１は、第１、第２のラ
インメモリ２１、２２及び第１〜第６のラッチ２３〜２
８より構成される。
【００２７】第１及び第２のラインメモリ２１、２２
は、互いに直列に接続され、順次入力される画像信号Ｙ
(n)が第１のラインメモリ２１に書き込まると共に、第
１のラインメモリ２１から順次読み出される画像信号Ｙ
(n)が第２のラインメモリ２２に書き込まれる。これに
より、順次入力されてくる画像信号Ｙ(n)に対して、第
１のラインメモリ２１からは、１行前の画像信号Ｙ(n)
が読み出され、第２のラインメモリ２２からは、２行前
の画像信号Ｙ(n)が読み出される。
は、互いに直列に接続され、順次入力される画像信号Ｙ
(n)が第１のラインメモリ２１に書き込まると共に、第
１のラインメモリ２１から順次読み出される画像信号Ｙ
(n)が第２のラインメモリ２２に書き込まれる。これに
より、順次入力されてくる画像信号Ｙ(n)に対して、第
１のラインメモリ２１からは、１行前の画像信号Ｙ(n)
が読み出され、第２のラインメモリ２２からは、２行前
の画像信号Ｙ(n)が読み出される。
【００２８】第１及び第２のラッチ２３、２４は、画像
信号Ｙ(n)の入力に対して直列に接続され、１画素前の
画像信号Ｙ(n)が第１のラッチ２３に保持され、２画素
前の画像信号Ｙ(n)が第２のラッチ２４に保持される。
これより、入力される画像信号Ｙ(n)が、そのまま周辺
画素Ｐ8に対応する画像信号Ｙ(P8)として出力され、第
１及び第２のラッチ２３、２４に保持された画像信号Ｙ
(n)が、それぞれ周辺画素Ｐ7、Ｐ6に対応する画像信号
Ｙ(P7)、Ｙ(P6)として出力される。
信号Ｙ(n)の入力に対して直列に接続され、１画素前の
画像信号Ｙ(n)が第１のラッチ２３に保持され、２画素
前の画像信号Ｙ(n)が第２のラッチ２４に保持される。
これより、入力される画像信号Ｙ(n)が、そのまま周辺
画素Ｐ8に対応する画像信号Ｙ(P8)として出力され、第
１及び第２のラッチ２３、２４に保持された画像信号Ｙ
(n)が、それぞれ周辺画素Ｐ7、Ｐ6に対応する画像信号
Ｙ(P7)、Ｙ(P6)として出力される。
【００２９】第３及び第４のラッチ２５、２６は、第１
のラインメモリ２１の入力に対して直列に接続され、１
行前で且つ１画素前の画像信号Ｙ(n)が第３のラッチ２
５に保持され、２画素前の画像信号Ｙ(n)が第４のラッ
チ２６に保持される。これより、第１のラインメモリか
ら読み出される画像信号Ｙ(n)が、周辺画素Ｐ5に対応す
る画像信号Ｙ(P5)として出力され、第３及び第４のラッ
チ２５、２６に保持された画像信号Ｙ(n)が、それぞれ
目標画素Ｐ0に対応する画像信号Ｙ(P0)及び周辺画素Ｐ4
に対応する画像信号Ｙ(P4)として出力される。
のラインメモリ２１の入力に対して直列に接続され、１
行前で且つ１画素前の画像信号Ｙ(n)が第３のラッチ２
５に保持され、２画素前の画像信号Ｙ(n)が第４のラッ
チ２６に保持される。これより、第１のラインメモリか
ら読み出される画像信号Ｙ(n)が、周辺画素Ｐ5に対応す
る画像信号Ｙ(P5)として出力され、第３及び第４のラッ
チ２５、２６に保持された画像信号Ｙ(n)が、それぞれ
目標画素Ｐ0に対応する画像信号Ｙ(P0)及び周辺画素Ｐ4
に対応する画像信号Ｙ(P4)として出力される。
【００３０】同様に、第５及び第６のラッチ２７、２８
は、第２のラインメモリ２２の入力に対して直列に接続
され、２行前で且つ１画素前の画像信号Ｙ(n)が第５の
ラッチ２７に保持され、２画素前の画像信号Ｙ(n)が第
６のラッチ２８に保持される。これより、第２のライン
メモリから読み出される画像信号Ｙ(n)が、周辺画素Ｐ3
に対応する画像信号Ｙ(P3)として出力され、第５及び第
６のラッチ２７、２８に保持された画像信号Ｙ( n)が、
それぞれ周辺画素Ｐ2、Ｐ1に対応する画像信号Ｙ(P2)、
Ｙ(P2)として出力される。
は、第２のラインメモリ２２の入力に対して直列に接続
され、２行前で且つ１画素前の画像信号Ｙ(n)が第５の
ラッチ２７に保持され、２画素前の画像信号Ｙ(n)が第
６のラッチ２８に保持される。これより、第２のライン
メモリから読み出される画像信号Ｙ(n)が、周辺画素Ｐ3
に対応する画像信号Ｙ(P3)として出力され、第５及び第
６のラッチ２７、２８に保持された画像信号Ｙ( n)が、
それぞれ周辺画素Ｐ2、Ｐ1に対応する画像信号Ｙ(P2)、
Ｙ(P2)として出力される。
【００３１】以上のメモリ回路１１においては、画像信
号Ｙ(n)を順次取り込みながら、目標画素Ｐ0の画像信号
Ｙ(P0)と、その周辺に位置する周辺画素Ｐ1〜Ｐ8の画像
信号Ｙ(P1)〜Ｙ(P8)とが並列に出力されるようになる。
号Ｙ(n)を順次取り込みながら、目標画素Ｐ0の画像信号
Ｙ(P0)と、その周辺に位置する周辺画素Ｐ1〜Ｐ8の画像
信号Ｙ(P1)〜Ｙ(P8)とが並列に出力されるようになる。
【００３２】図５は、欠陥検出回路１２の構成を示すブ
ロック図である。この欠陥検出回路１２は、平均値算出
部３１、最大値検出部３２、最小値検出部３３、第１〜
第３の減算器３４〜３６、第１、第２の加算器３７、３
８及び第１、第２の比較器３９、４０より構成される。
ロック図である。この欠陥検出回路１２は、平均値算出
部３１、最大値検出部３２、最小値検出部３３、第１〜
第３の減算器３４〜３６、第１、第２の加算器３７、３
８及び第１、第２の比較器３９、４０より構成される。
【００３３】平均値算出部３１は、周辺画素Ｐ1〜Ｐ8の
画像信号Ｙ(P1)〜Ｙ(P8)をそれぞれ取り込み、それらの
平均レベルＬavを算出する。最大値検出部３２及び最小
値検出部３３は、画像信号Ｙ(P1)〜Ｙ(P8)のうちの最大
レベルＬmax及び最小レベルＬminをそれぞれ検出する。
画像信号Ｙ(P1)〜Ｙ(P8)をそれぞれ取り込み、それらの
平均レベルＬavを算出する。最大値検出部３２及び最小
値検出部３３は、画像信号Ｙ(P1)〜Ｙ(P8)のうちの最大
レベルＬmax及び最小レベルＬminをそれぞれ検出する。
【００３４】第１の減算器３４は、最大値検出部３２か
ら入力される最大レベルＬmaxから、最小値検出部３３
から入力される最小レベルＬminを減算し、それらの差
ΔＬを算出する。そして、第１の加算器３７は、平均値
算出部３１から入力される平均レベルＬavに差ΔＬを加
算し、第２の減算器３５は、平均レベルＬavから差ΔＬ
を減算する。第２の加算器３８は、第１の加算器３７の
加算結果にオフセットレベルＬosを加算し、白欠陥を判
定するための判定基準値Ｌwを生成する。そして、第３
の減算器３６は、第２の減算器３５の減算結果からオフ
セットレベルＬosを減算し、黒欠陥を判定するための判
定基準値Ｌbを生成する。
ら入力される最大レベルＬmaxから、最小値検出部３３
から入力される最小レベルＬminを減算し、それらの差
ΔＬを算出する。そして、第１の加算器３７は、平均値
算出部３１から入力される平均レベルＬavに差ΔＬを加
算し、第２の減算器３５は、平均レベルＬavから差ΔＬ
を減算する。第２の加算器３８は、第１の加算器３７の
加算結果にオフセットレベルＬosを加算し、白欠陥を判
定するための判定基準値Ｌwを生成する。そして、第３
の減算器３６は、第２の減算器３５の減算結果からオフ
セットレベルＬosを減算し、黒欠陥を判定するための判
定基準値Ｌbを生成する。
【００３５】第１の比較器３９は、第２の加算器３８か
ら入力される判定基準値Ｌwと目標画素Ｐ0の画像信号Ｙ
(P0)とを比較し、画像信号Ｙ(P0)のレベルが判定基準値
Ｌwを超えたとき、即ち、目標画素Ｐ0が白欠陥であると
判定されたときに立ち上げられる検出出力Ｄwを発生す
る。第２の比較器４０は、第３の減算器３６から入力さ
れる判定基準値Ｌbと目標画素Ｐ0の画像信号Ｙ(P0)とを
比較し、画像信号Ｙ(P0)のレベルが判定基準値Ｌbに達
しなかったとき、即ち、目標画素Ｐ0が黒欠陥であると
判定されたときに立ち上げられる検出出力Ｄbを発生す
る。
ら入力される判定基準値Ｌwと目標画素Ｐ0の画像信号Ｙ
(P0)とを比較し、画像信号Ｙ(P0)のレベルが判定基準値
Ｌwを超えたとき、即ち、目標画素Ｐ0が白欠陥であると
判定されたときに立ち上げられる検出出力Ｄwを発生す
る。第２の比較器４０は、第３の減算器３６から入力さ
れる判定基準値Ｌbと目標画素Ｐ0の画像信号Ｙ(P0)とを
比較し、画像信号Ｙ(P0)のレベルが判定基準値Ｌbに達
しなかったとき、即ち、目標画素Ｐ0が黒欠陥であると
判定されたときに立ち上げられる検出出力Ｄbを発生す
る。
【００３６】以上の欠陥検出回路１２においては、メモ
リ回路１１から入力される画像信号Ｙ(P1)〜Ｙ(P8)に基
づいて画像信号Ｙ(P0)が白欠陥または黒欠陥であるか否
かが逐次判定され、検出出力Ｄw、Ｄbが立ち上げられ
る。
リ回路１１から入力される画像信号Ｙ(P1)〜Ｙ(P8)に基
づいて画像信号Ｙ(P0)が白欠陥または黒欠陥であるか否
かが逐次判定され、検出出力Ｄw、Ｄbが立ち上げられ
る。
【００３７】図６は、欠陥補正回路１５の構成を示すブ
ロック図である。この欠陥補正回路１５は、第１〜第４
の除算器４１〜４４、第１〜第３の加算器４５〜４７及
びセレクタ４８より構成される。この欠陥補正回路１５
においては、目標画素Ｐ0の上下に位置する周辺画素Ｐ
2、Ｐ7の画像信号Ｙ(P2)、Ｙ(P7)と、上下に位置する周
辺画素Ｐ4、Ｐ5の画像信号Ｙ(P4)、Ｙ(P5)とに基づいて
補正信号Ｙ(c)を生成する場合を示している。
ロック図である。この欠陥補正回路１５は、第１〜第４
の除算器４１〜４４、第１〜第３の加算器４５〜４７及
びセレクタ４８より構成される。この欠陥補正回路１５
においては、目標画素Ｐ0の上下に位置する周辺画素Ｐ
2、Ｐ7の画像信号Ｙ(P2)、Ｙ(P7)と、上下に位置する周
辺画素Ｐ4、Ｐ5の画像信号Ｙ(P4)、Ｙ(P5)とに基づいて
補正信号Ｙ(c)を生成する場合を示している。
【００３８】第１〜第４の除算器４１〜４４は、メモリ
回路１１から入力される画像信号Ｙ(P2)、Ｙ(P7)、Ｙ(P
4)、Ｙ(P5)をそれぞれ１／４にする。第１の加算器４５
は、第１及び第２の除算器４１、４２の除算結果を加算
し、第２の加算器４６は、第３及び第４の除算器４３、
４４の除算結果を加算する。そして、第３の加算器４７
は、第１の加算器４５の加算結果と第２の加算器４６に
加算結果とを加算し、補正信号Ｙ(c)を生成する。セレ
クタ４８は、欠陥検出回路１２から入力される検出出力
Ｄw、Ｄbに応答して、目標画素Ｐ0の画像信号Ｙ(P0)ま
たは補正信号Ｙ(c)の何れかを選択し、画素欠陥を補正
した画像信号Ｙ'(P0)として出力する。即ち、セレクタ
４８は、画素欠陥がなく、検出出力Ｄw、Ｄbの何れも立
ち上がっていない間は画像信号Ｙ(P0)を選択し、検出出
力Ｄw、Ｄbの何れかが立ち上がったときに限って補正信
号Ｙ(c)を選択するように構成される。これにより、画
像信号Ｙ(n)に画素欠陥があった場合には、検出出力Ｄ
w、Ｄbに応答して、補正信号Ｙ(c)によって補正され
る。
回路１１から入力される画像信号Ｙ(P2)、Ｙ(P7)、Ｙ(P
4)、Ｙ(P5)をそれぞれ１／４にする。第１の加算器４５
は、第１及び第２の除算器４１、４２の除算結果を加算
し、第２の加算器４６は、第３及び第４の除算器４３、
４４の除算結果を加算する。そして、第３の加算器４７
は、第１の加算器４５の加算結果と第２の加算器４６に
加算結果とを加算し、補正信号Ｙ(c)を生成する。セレ
クタ４８は、欠陥検出回路１２から入力される検出出力
Ｄw、Ｄbに応答して、目標画素Ｐ0の画像信号Ｙ(P0)ま
たは補正信号Ｙ(c)の何れかを選択し、画素欠陥を補正
した画像信号Ｙ'(P0)として出力する。即ち、セレクタ
４８は、画素欠陥がなく、検出出力Ｄw、Ｄbの何れも立
ち上がっていない間は画像信号Ｙ(P0)を選択し、検出出
力Ｄw、Ｄbの何れかが立ち上がったときに限って補正信
号Ｙ(c)を選択するように構成される。これにより、画
像信号Ｙ(n)に画素欠陥があった場合には、検出出力Ｄ
w、Ｄbに応答して、補正信号Ｙ(c)によって補正され
る。
【００３９】以上の実施形態においては、判定基準値を
目標画素に隣接する３行×３列の合計８個の周辺画素の
レベルに基づいて決定する場合を例示したが、それ以
上、例えば、３行×５列の１４個の周辺画素や、５行×
５列の２４個の周辺画素のレベルに基づいて判定基準値
を設定するようにしてもよい。
目標画素に隣接する３行×３列の合計８個の周辺画素の
レベルに基づいて決定する場合を例示したが、それ以
上、例えば、３行×５列の１４個の周辺画素や、５行×
５列の２４個の周辺画素のレベルに基づいて判定基準値
を設定するようにしてもよい。
【００４０】
【発明の効果】本発明によれば、連続して入力される画
像信号に含まれる画素欠陥を逐次検出することができ
る。このとき、画素欠陥を判定する判定基準値は、周辺
の画像の状態に応じて変動するため、高輝度部分あるい
は低輝度部分で誤った検出が成されるのを防止すること
ができ、再生画面上で視覚的に目立つ画素欠陥が効率よ
く検出できるようになる。
像信号に含まれる画素欠陥を逐次検出することができ
る。このとき、画素欠陥を判定する判定基準値は、周辺
の画像の状態に応じて変動するため、高輝度部分あるい
は低輝度部分で誤った検出が成されるのを防止すること
ができ、再生画面上で視覚的に目立つ画素欠陥が効率よ
く検出できるようになる。
【００４１】また、画素欠陥を逐次検出しながら、その
検出結果に応じて画素欠陥を補正するようにしたこと
で、画素欠陥の位置を予め検出して設定しておく必要が
無くなり、初期設定動作を簡略化できる。同時に、撮像
素子の経時変化によって画素欠陥が増えた場合でも、特
に設定を変更する必要なく、画素欠陥の補正ができる。
さらには、ノイズの影響を受けにくくなるため、動作の
信頼性を向上することができる。
検出結果に応じて画素欠陥を補正するようにしたこと
で、画素欠陥の位置を予め検出して設定しておく必要が
無くなり、初期設定動作を簡略化できる。同時に、撮像
素子の経時変化によって画素欠陥が増えた場合でも、特
に設定を変更する必要なく、画素欠陥の補正ができる。
さらには、ノイズの影響を受けにくくなるため、動作の
信頼性を向上することができる。
【図１】本発明の画素欠陥検出方法に用いる判定基準値
と周辺画素のレベルとの関係を示す図である。
と周辺画素のレベルとの関係を示す図である。
【図２】目標画素と周辺画素との位置関係を示す平面図
である。
である。
【図３】本発明の画像処理装置の構成を示すブロック図
である。
である。
【図４】メモリ回路の構成を示すブロック図である。
【図５】欠陥検出回路の構成を示すブロック図である。
【図６】欠陥補正回路の構成を示すブロック図である。
【図７】固体撮像装置の構成を示すブロック図である。
１ ＣＣＤイメージセンサ ２ 駆動回路 ３ タイミング制御回路 ４ 信号処理回路 ５ 欠陥補正回路 ６ 補正情報メモリ １１ メモリ回路 １２ 欠陥検出回路 １３ オフセット算出回路 １４ 遅延回路 １５ 欠陥補正回路 ２１、２２ ラインメモリ ２３〜２８ ラッチ ３１ 平均値算出部 ３２ 最大値検出部 ３３ 最小値検出部 ３４〜３６ 減算器 ３７、３８ 加算器 ４１〜４４ 除算器 ４５〜４７ 加算器 ４８ セレクタ
フロントページの続き Ｆターム(参考） 5B047 AB02 BB04 CB05 DA06 DC02 DC11 5C024 AA01 CA09 FA01 GA11 HA00 HA01 HA11 HA12 HA18 HA23 5C077 LL02 LL11 MM03 PP05 PP10 PP43 PP46 PP52 PP53 PP54 PP68 PQ12 PQ18 PQ20 PQ22
Claims (5)
- 【請求項１】 １画面の画像信号に含まれる画素欠陥を
検出する検出方法であって、目標画素に隣接する複数の
周辺画素の平均レベルを算出するステップと、上記複数
の周辺画素の最大レベル及び最小レベルを検出するステ
ップと、上記最大レベルと上記最小レベルとの差を上記
平均レベルに加算して第１の判定基準値とし、上記最大
レベルと上記最小レベルとの差を上記平均レベルから減
算して第２の判定基準値とするステップと、を有し、目
標画素のレベルが上記第１の判定基準値よりも大きいと
き、あるいは、上記第２の判定基準値よりも小さいと
き、その目標画素を欠陥画素と判定することを特徴とす
る画素欠陥検出方法。 - 【請求項２】 上記第１の判定基準値に対してオフセッ
ト値を加算すると共に、上記第２の判定基準値からオフ
セット値を減算することを特徴とする請求項１に記載の
画素欠陥検出方法。 - 【請求項３】 上記周辺画素の平均レベルに基づいて上
記オフセット値を設定することを特徴とする請求項２に
記載の画素欠陥検出方法。 - 【請求項４】 適数行分の画像信号を保持し、目標画素
に対応する画像信号と共に、目標画素に隣接する複数の
周辺画素に対応する画像信号を供給するメモリ回路と、
上記目標画素のレベルを上記複数の周辺画素のレベルと
対比して欠陥画素を検出する欠陥検出回路と、上記欠陥
検出回路の検出結果に応答して上記目標画素の欠陥を補
正する欠陥補正回路と、を備え、上記欠陥検出回路は、
上記複数の周辺画素の最大レベルと最小レベルとの差を
上記複数の周辺画素の平均レベルに対して加算または減
算して判定基準値を生成し、この判定基準値と上記目標
画素のレベルとを比較して画素欠陥を判定することを特
徴とする画像処理装置。 - 【請求項５】 上記欠陥検出回路は、上記周辺画素に対
応する画像信号のレベルに応じて設定されるオフセット
値を上記判定基準値に加算することを特徴とする請求項
４に記載の画像処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28711799A JP3717725B2 (ja) | 1999-10-07 | 1999-10-07 | 画素欠陥検出方法及び画像処理装置 |
| TW089120176A TW501365B (en) | 1999-10-07 | 2000-09-29 | Method for detecting defective pixel and image processing device |
| KR1020000058645A KR100363359B1 (ko) | 1999-10-07 | 2000-10-06 | 화소 결함 검출 방법 및 화상 처리 장치 |
| US09/680,705 US6768513B1 (en) | 1999-10-07 | 2000-10-06 | Deficient pixel detection method and image signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28711799A JP3717725B2 (ja) | 1999-10-07 | 1999-10-07 | 画素欠陥検出方法及び画像処理装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005141376A Division JP4252045B2 (ja) | 2005-05-13 | 2005-05-13 | 画素欠陥補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111893A true JP2001111893A (ja) | 2001-04-20 |
| JP3717725B2 JP3717725B2 (ja) | 2005-11-16 |
Family
ID=17713294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28711799A Expired - Fee Related JP3717725B2 (ja) | 1999-10-07 | 1999-10-07 | 画素欠陥検出方法及び画像処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6768513B1 (ja) |
| JP (1) | JP3717725B2 (ja) |
| KR (1) | KR100363359B1 (ja) |
| TW (1) | TW501365B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003111088A (ja) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP2009017475A (ja) * | 2007-07-09 | 2009-01-22 | Elmo Co Ltd | 欠陥画素検出装置、撮像装置、および、欠陥画素の検出方法 |
| JP2009218994A (ja) * | 2008-03-12 | 2009-09-24 | Victor Co Of Japan Ltd | 撮像装置及びこれに用いる欠陥画素補正方法 |
| WO2016185709A1 (ja) * | 2015-05-21 | 2016-11-24 | 富士フイルム株式会社 | 赤外線撮像装置及び固定パターンノイズデータの更新方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3773773B2 (ja) * | 1999-10-27 | 2006-05-10 | 三洋電機株式会社 | 画像信号処理装置及び画素欠陥の検出方法 |
| US6985180B2 (en) * | 2001-06-19 | 2006-01-10 | Ess Technology, Inc. | Intelligent blemish control algorithm and apparatus |
| JP2003023570A (ja) * | 2001-07-06 | 2003-01-24 | Sanyo Electric Co Ltd | 画像データの修正方法及び画像信号処理装置 |
| US7342681B2 (en) * | 2001-07-13 | 2008-03-11 | Transpacific Ip, Ltd | High-speed calibration method and system for an image-capture apparatus |
| US7202894B2 (en) * | 2002-06-04 | 2007-04-10 | Micron Technology, Inc. | Method and apparatus for real time identification and correction of pixel defects for image sensor arrays |
| JP4255819B2 (ja) * | 2003-12-11 | 2009-04-15 | パナソニック株式会社 | 信号処理方法および画像取得装置 |
| US9137466B2 (en) | 2006-08-30 | 2015-09-15 | Micron Technology, Inc. | Image sensor defect identification using optical flare |
| US20080055434A1 (en) | 2006-08-31 | 2008-03-06 | Micron Technology, Inc. | Image sensor defect identification using blurring techniques |
| US7800661B2 (en) * | 2006-12-22 | 2010-09-21 | Qualcomm Incorporated | Programmable pattern matching device |
| US8072513B2 (en) | 2007-05-02 | 2011-12-06 | Canon Kabushiki Kaisha | Image capturing system, signal processing circuit, and signal processing method |
| JP4325703B2 (ja) * | 2007-05-24 | 2009-09-02 | ソニー株式会社 | 固体撮像装置、固体撮像装置の信号処理装置および信号処理方法、ならびに撮像装置 |
| EP2026563A1 (en) * | 2007-08-14 | 2009-02-18 | Deutsche Thomson OHG | System and method for detecting defective pixels |
| TWI437878B (zh) * | 2007-11-20 | 2014-05-11 | Quanta Comp Inc | 用以校正影像訊號中壞點之方法及電路 |
| KR101178862B1 (ko) * | 2010-08-13 | 2012-08-31 | 에스케이하이닉스 주식회사 | 이미지 처리장치 및 그를 이용한 데이터 처리 방법 |
| KR20120114021A (ko) | 2011-04-06 | 2012-10-16 | 삼성디스플레이 주식회사 | 불량 픽셀 보정 방법 |
| CN108198150B (zh) * | 2018-01-30 | 2022-03-18 | 努比亚技术有限公司 | 一种图像坏点的消除方法、终端及存储介质 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4573070A (en) * | 1977-01-31 | 1986-02-25 | Cooper J Carl | Noise reduction system for video signals |
| US4484230A (en) * | 1981-02-04 | 1984-11-20 | Crosfield Electronics Limited | Image reproduction method and apparatus |
| JP2575476B2 (ja) * | 1988-10-20 | 1997-01-22 | 富士写真フイルム株式会社 | 画像信号処理方法およびその装置 |
| US5121447A (en) * | 1989-04-27 | 1992-06-09 | Canon Kabushiki Kaisha | Apparatus for performing gradation processing on image data |
| EP0462817B1 (en) * | 1990-06-20 | 1996-10-16 | Canon Kabushiki Kaisha | Image processing method and apparatus |
| US6411377B1 (en) * | 1991-04-02 | 2002-06-25 | Hitachi, Ltd. | Optical apparatus for defect and particle size inspection |
| JP3271354B2 (ja) * | 1993-02-16 | 2002-04-02 | ミノルタ株式会社 | 画像処理装置 |
| JP3448091B2 (ja) * | 1994-02-18 | 2003-09-16 | 富士通株式会社 | 符号化復号化装置及び符号化復号化方法 |
| US5974196A (en) * | 1996-03-15 | 1999-10-26 | Sony Corporation | Method and apparatus for blocking effect reduction in images |
| US6115420A (en) * | 1997-03-14 | 2000-09-05 | Microsoft Corporation | Digital video signal encoder and encoding method |
| US6252995B1 (en) * | 1997-08-25 | 2001-06-26 | Fuji Photo Film Co., Ltd. | Method of and apparatus for enhancing image sharpness |
| JP3700357B2 (ja) * | 1997-11-25 | 2005-09-28 | コニカミノルタビジネステクノロジーズ株式会社 | 画像処理装置 |
| US6381374B1 (en) * | 1998-10-30 | 2002-04-30 | General Electric Company | Histogram analysis method for defective pixel identification |
| US6529622B1 (en) * | 1998-10-30 | 2003-03-04 | General Electric Company | Method and apparatus for identifying defective regions in a discrete pixel detector |
| US6618494B1 (en) * | 1998-11-27 | 2003-09-09 | Wuestec Medical, Inc. | Optical distortion correction in digital imaging |
| US7251056B2 (en) * | 2001-06-11 | 2007-07-31 | Ricoh Company, Ltd. | Image processing apparatus, image processing method and information recording medium |
-
1999
- 1999-10-07 JP JP28711799A patent/JP3717725B2/ja not_active Expired - Fee Related
-
2000
- 2000-09-29 TW TW089120176A patent/TW501365B/zh not_active IP Right Cessation
- 2000-10-06 US US09/680,705 patent/US6768513B1/en not_active Expired - Fee Related
- 2000-10-06 KR KR1020000058645A patent/KR100363359B1/ko not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003111088A (ja) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| US7280142B2 (en) | 2001-09-28 | 2007-10-09 | Matsushita Electric Industrial Co., Ltd. | Defective pixel detection and correction apparatus using target pixel and adjacent pixel data |
| CN100431340C (zh) * | 2001-09-28 | 2008-11-05 | 松下电器产业株式会社 | 固态成像设备 |
| JP4583680B2 (ja) * | 2001-09-28 | 2010-11-17 | パナソニック株式会社 | 固体撮像装置 |
| JP2009017475A (ja) * | 2007-07-09 | 2009-01-22 | Elmo Co Ltd | 欠陥画素検出装置、撮像装置、および、欠陥画素の検出方法 |
| JP2009218994A (ja) * | 2008-03-12 | 2009-09-24 | Victor Co Of Japan Ltd | 撮像装置及びこれに用いる欠陥画素補正方法 |
| WO2016185709A1 (ja) * | 2015-05-21 | 2016-11-24 | 富士フイルム株式会社 | 赤外線撮像装置及び固定パターンノイズデータの更新方法 |
| JPWO2016185709A1 (ja) * | 2015-05-21 | 2018-02-22 | 富士フイルム株式会社 | 赤外線撮像装置及び固定パターンノイズデータの更新方法 |
| US10523883B2 (en) | 2015-05-21 | 2019-12-31 | Fujifilm Corporation | Infrared imaging device and method of updating fixed pattern noise data |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010050876A (ko) | 2001-06-25 |
| US6768513B1 (en) | 2004-07-27 |
| KR100363359B1 (ko) | 2002-12-05 |
| JP3717725B2 (ja) | 2005-11-16 |
| TW501365B (en) | 2002-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3717725B2 (ja) | 画素欠陥検出方法及び画像処理装置 | |
| JP3773773B2 (ja) | 画像信号処理装置及び画素欠陥の検出方法 | |
| JP3984936B2 (ja) | 撮像装置および撮像方法 | |
| US6307393B1 (en) | Device for detecting defects in solid-state image sensor | |
| KR101252275B1 (ko) | 고체촬상소자의 신호처리장치 및 방법과 촬상장치 | |
| US7532240B2 (en) | Imaging apparatus and imaging methods | |
| US7355638B2 (en) | Image pickup apparatus having function of suppressing fixed pattern noise | |
| US20130021497A1 (en) | Image pickup apparatus and dark current correction method therefor | |
| US7567278B2 (en) | Circuit and method for detecting pixel defect | |
| US7327392B2 (en) | Signal processing apparatus | |
| KR20030005009A (ko) | 화상 데이터의 수정 방법 및 화상 신호 처리 장치 | |
| US20050030412A1 (en) | Image correction processing method and image capture system using the same | |
| JP4108278B2 (ja) | 固体撮像素子の自動欠陥検出補正装置およびそれを用いた撮像装置 | |
| JP4252045B2 (ja) | 画素欠陥補正方法 | |
| JP2011114473A (ja) | 画素欠陥補正装置 | |
| JP2001086333A (ja) | 画像読取装置及び該画像読取装置を備えた画像処理装置 | |
| JP2010093759A (ja) | 撮像センサ及び撮像装置 | |
| JP2009105582A (ja) | ノイズ補正回路、撮像装置及びノイズ補正方法 | |
| JP3250676B2 (ja) | 撮像装置 | |
| JP4859223B2 (ja) | 画像欠陥補正装置、画像欠陥補正方法、及びプログラム | |
| US20040080635A1 (en) | Charge coupled device (CCD) camera having a correction function for defective CCDS and a correction method | |
| JP3990059B2 (ja) | 撮像デバイスの欠陥画素補正装置および方法 | |
| JPH1127584A (ja) | 固体撮像素子の欠陥検出回路及び欠陥検出方法、並びにこれらを用いたカメラ | |
| JP4088869B2 (ja) | 固体撮像素子の欠陥画素検出装置及び固体撮像装置 | |
| JP2006157341A (ja) | 固体撮像素子のスミア補正方法、固体撮像素子の信号処理装置および撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |