JP2001111584A

JP2001111584A - 情報処理装置及びその制御方法並びにネットワークシステム

Info

Publication number: JP2001111584A
Application number: JP28205699A
Authority: JP
Inventors: Toru Nakada; 透中田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-10-01
Filing date: 1999-10-01
Publication date: 2001-04-20

Abstract

(57)【要約】【課題】ノード装置の構成を簡易にし、生産性を向上
させ、更にデータ転送効率も向上させること。【解決手段】複数の入力伝送路１２１〜１２８から入力
した制御パケット、或いは、端末１５１〜１５８から分
離挿入部１０１〜１０８を介して入力した制御パケット
を、バッファを介してスイッチ１４１に入力し、スイッ
チ制御部１４２が入力端と出力端の接続関係を制御する
ことにより、出力端ＯＵＴ０から通信制御部１４４に入
力する。通信制御部１４４で分析処理された制御パケッ
トは再びスイッチ１４１に送られ、入力端ＩＮ０と出力
端ＯＵＴ１〜８のいずれかが接続するタイミングで出力
伝送路１３１〜１３８に出力される。このタイミングを
制御することで宛先の端末に送られ、宛先端末が受信可
能かどうか、伝送品質を保証できるかどうか等の確認が
行なわれる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報処理装置及びそ
の制御方法並びにネットワークシステムに関する。

【０００２】

【従来の技術】近年、情報量の増大に伴い、端末装置を
接続するネットワークの高速大容量化に対応すべく、ノ
ード装置を並列多重伝送路で接続したネットワークシス
テムが提案されている。

【０００３】そのような従来のノード装置としては、図
１２に示すようなものがある。

【０００４】図１２は、ノード装置の内部構成を示す図
である。

【０００５】図１２は従来のノード装置の構成図であ
り、ノード装置１１００にサブ伝送路を介して端末１１
５１〜１１５８を接続している例を示している。１１０
１〜１１０８は、分離挿入部であり、並列多重伝送路か
ら入力されるパケットのアドレスを検出し、サブ伝送路
を介して端末へ伝送させるパケットとバッファへ入力さ
せるパケットに分離すると共に、端末から伝送されてく
るパケットを、並列多重伝送路から入力されるパケット
流に挿入する機能を有している。パケットに付されるア
ドレスは、ネットワーク上に存在するノード装置全てに
ＩＤとして与えられたノード番号と、そのノード番号を
有するノード装置に接続された端末を識別する端末番号
とからなる。１１１１〜１１１８は、バッファであり、
分離挿入部から出力されるパケットを、スイッチ１１４
１の、出力端に対応した記憶領域に一時記憶する機能を
有している。１１２１〜１１２８，１１３１〜１１３８
はノード間を接続するための並列多重伝送路である。伝
送路としては、例えば空間的に分離された複数の光ファ
イバ伝送路を用いることができる。１１４１はスイッチ
であり、スイッチ制御部１１４２に制御されて、入力端
ＩＮ１〜ＩＮ８に入力したパケットを任意の出力端ＯＵ
Ｔ１〜ＯＵＴ８へ接続するものである。１１４２はスイ
ッチ制御部であり、所定の制御パターンに従ってスイッ
チを制御する。具体的には図１３に示すように入力端と
出力端の接続関係がＡ１からＡ８まで、単位時間ごとに
変化するように制御する。

【０００６】１１４３はバッファ制御部であり、各バッ
ファに接続されたスイッチの入力端が所望の出力端に接
続されたときに、バッファから記憶されているパケット
を読み出すように制御するものである。

【０００７】１１４４は、制御パケットを送受信するた
めの通信制御部である。

【０００８】通信を行う場合、送信端末は、まず、ノー
ド装置あるいは管理端末に通信許可をもらうための予備
通信を行う。これは、例えば、宛先アドレス、伝送容
量、伝送品質などの情報を含む制御パケットを送信する
ことによって行なう。ネットワークを管理するノード装
置あるいは端末の通信制御部がこのような制御パケット
を受信すると、宛先端末が受信可能かどうか、伝送品質
を保証できるかどうか等を確認後、送信端末への通信許
可を通知する。

【０００９】上記のような構成を有するノード装置１１
００は、リング状に接続され、上流のノード装置から出
力されたパケットを、伝送路を介して入力し、そのパケ
ットの宛先に応じた端末、あるいは、下流のノード装置
に対して出力する。

【００１０】

【発明が解決しようとしている課題】しかしながら、図
１２に示したように、従来の通信制御部１１４４は、制
御パケットを送受信するため、８つの分離挿入部１１０
１〜１１０８にそれぞれ接続され、８入力８出力の構成
となっていた。そして、分離挿入部１１０１〜１１０８
のそれぞれも通信制御部１１４４との入出力部を持って
いた。したがって、通信制御部や分離挿入部の構成が大
きく、且つ複雑になるという問題点があった。

【００１１】また、制御パケットが伝送チャネルを使用
する帯域について制御する手段がないため、ネットワー
クで使用する通信プロトコルあるいはサービス内容によ
っては、制御パケットが情報パケットの伝送を阻害した
り、反対に制御パケットが大きく遅延してサービスに問
題を発生させる問題点があった。

【００１２】さらには、バッファの輻輳に対して対処す
る手段がないという問題点があった。

【００１３】上記従来技術の課題を解決するために、本
発明の目的は、装置構成を簡易にし、生産性を向上さ
せ、更にデータ転送効率も向上させる情報処理装置、そ
の制御方法及びネットワークシステム並びにコンピュー
タ可読メモリを提供することにある。

【００１４】

【課題を解決するための手段】上記課題を解決するた
め、ノード装置を以下のように構成する。

【００１５】複数の端末と接続可能な複数のデータ入出
力手段を有する情報処理装置であって、複数の入力伝送
路と接続され、前記端末から入力したデータを前記入力
伝送路から入力されたデータ間に挿入するとともに、前
記入力伝送路から入力したデータを該データの宛先とし
ての端末へ出力する複数の分離挿入手段と、前記複数の
入力伝送路及び前記端末からデータを入力する複数の第
１入力端と、複数の出力伝送路と接続される複数の第１
出力端と、を有し、前記複数の入力端と前記複数の出力
端を一対一に接続する接続手段と前記接続手段での前記
複数の入力端と前記複数の出力端の接続関係を制御する
接続制御手段と、予備通信用の制御データを管理する通
信制御手段と、を有し、前記接続手段は、更に、前記通
信制御手段から出力された制御データを入力する第２入
力端と、前記通信制御手段へ制御データを出力する第２
出力端を有することを特徴とする。

【００１６】前記複数の分離挿入手段からデータを入力
し一時記憶して前記接続手段の前記複数の入力端に出力
する複数の記憶手段と、前記接続制御手段から接続情報
を入力し、該接続情報に合わせて前記記憶手段の読出し
タイミングを制御する読出制御手段と、を更に有するこ
とを特徴とする。

【００１７】前記接続制御手段は、前記接続手段の入力
端と出力端との接続関係を、周期的に遷移させることを
特徴とする。

【００１８】前記通信制御手段は、前記接続手段の第２
入力端が、前記制御データの宛先に応じた第１出力端に
接続されるタイミングで前記記憶手段から前記制御デー
タを読み出すよう制御することを特徴とする。

【００１９】前記接続制御手段は、前記複数の第１入力
端と前記複数の第１出力端が接続され、前記第２入力端
と前記第２出力端とが接続される第１タイミングと、前
記複数の第１入力端のいずれかが前記第２出力端に接続
され、前記複数の第１出力端のいずれかが前記第２入力
端に接続される第２タイミングとが存在するように前記
接続手段を制御することを特徴とする。

【００２０】前記接続制御手段は、前記複数の記憶手段
に制御データ以外のデータが多い場合には、前記第１タ
イミングが多くなるように動的に前記接続手段を制御す
ることを特徴とする。

【００２１】前記接続制御手段は、前記複数の記憶手段
に前記制御データ以外のデータが多い場合には、前記第
１タイミングから前記第２タイミングに遷移するまでの
時間が、前記第2タイミングから前記第１タイミングに
遷移するまでの時間に比し長くなるように前記接続手段
を制御することを特徴とする。

【００２２】前記接続制御手段は、前記複数の記憶手段
に前記制御データ以外のデータが多い場合には、前記第
１タイミングの回数が、前記第２タイミングの回数に比
して多くなるように前記接続手段を制御することを特徴
とする。

【００２３】前記伝送路は、並列多重伝送路であること
を特徴とする。

【００２４】また、波長多重伝送路からの波長多重信号
を複数の波長に分離し電気信号に変換して前記複数の入
力伝送路に出力する波長多重受信手段と、複数のデータ
をそれぞれ異なる波長の光信号に変換して波長多重伝送
路に出力する波長多重送信手段と、を更に有することを
特徴とする。

【００２５】本発明に係るネットワークシステムは、上
記情報処理装置をリング状に複数接続したことを特徴と
する。

【００２６】本発明に係る他のネットワークシステム
は、上記情報処理装置を波長多重伝送路によりリング状
に複数接続したことを特徴とする。

【００２７】本発明に係る制御方法は、複数の端末と接
続可能な複数のデータ入出力手段と、複数の入力伝送路
と接続され、前記端末から入力したデータを前記入力伝
送路から入力されたデータ間に挿入するとともに、前記
入力伝送路から入力したデータを該データの宛先として
の端末へ出力する複数の分離挿入手段と、予備通信用の
制御データを管理する通信制御手段と、前記複数の入力
伝送路及び前記端末からデータを入力する複数の第１入
力端と、複数の出力伝送路と接続される複数の第１出力
端と、前記通信制御手段から出力された制御データを入
力する第２入力端と、前記通信制御手段へ制御データを
出力する第２出力端とを有し、前記複数の入力端と前記
複数の出力端を一対一に接続する接続手段とを有する情
報処理装置、の制御方法であって、前記複数の分離挿入
手段から前記接続手段の前記複数の第１入力端に、前記
制御データを入力する第１入力工程と、前記第１入力端
と前記第２出力端とが接続され、前記入力工程で入力し
た前記制御データを前記通信制御部に送る送信工程と、
前記通信制御部で前記制御データを分析処理する分析処
理工程と、前記分析処理工程で処理した前記制御データ
を前記第２入力端に入力する第２入力工程と、前記第２
入力端と、前記複数の第１出力端のうち前記制御データ
の宛先に応じた第１出力端とが接続され、前記出力伝送
路に前記制御データを出力する出力工程と、を有するこ
とを特徴とする。

【００２８】本発明に係るコンピュータ可読メモリは、
上記制御方法を実現する制御プログラムを格納したもの
であることを特徴とする。

【００２９】

【発明の実施の形態】以下に、図面を参照して、この発
明の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成要素の相対配
置、数式、数値等は、特に特定的な記載がない限りは、
この発明の範囲をそれらのみに限定する趣旨のものでは
ない。

【００３０】（第１の実施の形態）図１乃至図６を用い
て、本発明の第１の実施の形態について説明する。

【００３１】図１は、本発明の第１の実施の形態として
のノード装置１００の内部構成図である。本装置は、ツ
イストペアケーブル等のサブ伝送路を介して端末１５１
〜１５８と接続するための８つの入出力ポートと、多芯
光ファイバケーブル等の並列多重伝送路を介して他のノ
ード装置と接続するための、８つの入力端及び８つの出
力端を有する。図１において、１０１〜１０８は並列多
重伝送路から伝送されてきたパケット流から端末１５１
〜１５８へ送るべきパケットを分離するとともに、端末
１５１〜１５８から送られてきたパケットをパケット流
へ挿入するための分離挿入部である。１１０〜１１８は
入力データを一時記憶するためのバッファである。

【００３２】１２１〜１２８，１３１〜１３８は多芯光
ファイバケーブルや多芯同軸ケーブル等の並列多重伝送
路である。多芯光ケーブルを用いる場合は、光／電気変
換器、電気／光変換器がノード装置１００の入力端、出
力端にそれぞれ設けられる。

【００３３】１４１は９×９のスイッチであり、スイッ
チ制御部１４２に制御されて、入力端ＩＮ０〜ＩＮ８に
入力したパケットを任意の出力端ＯＵＴ０〜ＯＵＴ８へ
接続するものである。

【００３４】図２はバッファ１１１の内部構成を示すブ
ロック図である。バッファ１１１は少なくともスイッチ
１４１の出力端ＯＵＴ０〜ＯＵＴ８に対応した９つの記
憶領域（０〜８）と出力端を指定しない無指定記憶領域
に分けられており、５０２はパケットのヘッダから宛先
アドレスを検出するヘッダ検出部、５０３はバッファ１
１１に書き込みアドレスを供給するためのアドレスカウ
ンタである。分離挿入部より入力したパケットはヘッダ
検出部５０２においてヘッダが検出され、ヘッダの内容
によりそのパケットを記憶する記憶領域が決定される。

【００３５】ヘッダ検出部５０２には、あらかじめ下流
のノード装置に接続されている端末のアドレスが記憶さ
れている。ヘッド検出部５０２は、入力したパケットの
ヘッダから宛先アドレスを検出すると、記憶されている
アドレスと比較し、下流側に隣接したノード装置に接続
されている端末がそのパケットの宛先かどうか判断す
る。

【００３６】宛先が隣接下流のノード装置に接続された
端末あるいは自ノード装置の通信制御部宛ならばその伝
送チャネル（ＣＨ０〜ＣＨ８）に対応した記憶領域（０
〜８）に記憶し、宛先がその他の場合は無指定記憶領域
に記憶させる。

【００３７】下流側に隣接したノード装置に接続されて
いる端末がその宛先となっているパケットは、その端末
が接続されている伝送路に送るため、バッファ内部の記
憶領域が指定される。その記憶領域に従って、アドレス
カウンタ５０３より書き込みアドレスを発生させてバッ
ファ１１１に記憶させる。また、検出した宛先アドレス
が、記憶しているアドレスと一致しないときには、任意
の記憶領域にそのパケットを記憶させる。他のバッファ
１１２〜１１８も同様の構成を有している。

【００３８】図１に戻り、１４２はスイッチ制御部であ
り、例えば図３のような制御パターンに従ってスイッチ
を制御する。図３はスイッチ１４１の接続制御テーブル
であり、スイッチ制御部１４２から供給される制御アド
レスＡ０〜Ａ８に対する、スイッチ１４１の入力端ＩＮ
０〜ＩＮ８と出力端ＯＵＴ０〜ＯＵＴ８の接続関係が示
されている。図４は制御アドレスＡ０〜Ａ８の状態遷移
図であり、変数Ｉは１パケット長時間を表わしている。

【００３９】スイッチ制御部１４２は、スイッチ１４１
の入出力接続関係を、周期的に、所定の繰り返しパター
ンに従うよう制御しており、スイッチの接続関係により
各バッファの決められた記憶領域から、記憶されている
パケットを読み出す。例えば図３の接続制御テーブル及
び図４の状態遷移図に基づいて制御アドレスをＡ０，Ａ
１，Ａ２，・・・・・，Ａ８と繰り返し１パケット長時
間毎に供給すると、ある時間にスイッチの接続関係が位
相０（ＩＮ０→ＯＵＴ０，ＩＮ１→ＯＵＴ１，ＩＮ２→
ＯＵＴ２，ＩＮ３→ＯＵＴ３，ＩＮ４→ＯＵＴ４，ＩＮ
５→ＯＵＴ５，ＩＮ６→ＯＵＴ６，ＩＮ７→ＯＵＴ７，
ＩＮ８→ＯＵＴ８）であるとすると、１パケット長時間
後には位相１（ＩＮ０→ＯＵＴ１，ＩＮ１→ＯＵＴ２，
ＩＮ２→ＯＵＴ３，ＩＮ３→ＯＵＴ４，ＩＮ４→ＯＵＴ
５，ＩＮ５→ＯＵＴ６，ＩＮ６→ＯＵＴ７，ＩＮ７→Ｏ
ＵＴ８，ＩＮ８→ＯＵＴ０）になり、２パケット長時間
後には位相２（ＩＮ０→ＯＵＴ２，ＩＮ１→ＯＵＴ３，
ＩＮ２→ＯＵＴ４，ＩＮ３→ＯＵＴ５，ＩＮ４→ＯＵＴ
６，ＩＮ５→ＯＵＴ７，ＩＮ６→ＯＵＴ８，ＩＮ７→Ｏ
ＵＴ０，ＩＮ８→ＯＵＴ１）になり、以下順次接続関係
が変更され、９パケット長後に位相０に戻り、以下この
パターンが繰り返される。位相変更の周期や繰り返しパ
ターンは上記に限ったものではないが、位相変更周期は
パケット長の整数倍に設定される。

【００４０】１４３はバッファ制御部であり、各バッフ
ァに接続されたスイッチの入力端が所望の出力端に接続
されるタイミングで、バッファから記憶されているパケ
ットを読み出すように制御するものである。１４４は通
信制御部であり、端末または他のノード装置の通信制御
部と制御情報を送受信するものである。

【００４１】図５はバッファ１１０〜１１８の読み出し
制御テーブルであり、スイッチ制御部１４２からバッフ
ァ制御部１４３に供給される制御アドレスＡ０〜Ａ８に
対する、各バッファ１１０〜１１８のパケットが読み出
される記憶領域との関係が示されている。

【００４２】バッファ制御部１４３は同時に図５のバッ
ファ制御テーブル及び図４の状態遷移図に基づいて、ス
イッチ制御部１４２から制御アドレスＡ０が供給される
とバッファ１１０の記憶領域０、バッファ１１１の記憶
領域１、バッファ１１２の記憶領域２、バッファ１１３
の記憶領域３、バッファ１１４の記憶領域４、バッファ
１１５の記憶領域５、バッファ１１６の記憶領域６、バ
ッファ１１７の記憶領域７、バッファ１１８の記憶領域
８からそれぞれ記憶しているパケットを読み出すように
読み出しアドレスを各バッファに供給し、制御アドレス
Ａ１の時にはバッファ１１０の記憶領域１、バッファ１
１１の記憶領域２、バッファ１１２の記憶領域３、バッ
ファ１１３の記憶領域４、バッファ１１４の記憶領域
５、バッファ１１５の記憶領域６、バッファ１１６の記
憶領域７、バッファ１１７の記憶領域８、バッファ１１
８の記憶領域０からそれぞれ記憶しているパケットを読
み出すように読み出しアドレスを各バッファに供給し、
以下同様に制御アドレスがＡ２，Ａ３，・・・・，Ａ８
と供給されるごとに図５のバッファ制御テーブルに対応
した各バッファの記憶領域から記憶されているパケット
を読み出すように制御している。

【００４３】１４４は、制御パケットを送受信するため
の通信制御部である。

【００４４】図６は、図１に示したノード装置を用いた
ネットワークシステムの構成例を示す図である。４つの
ノード装置１００ａ〜１００ｄをリング型に接続し、各
ノード装置にはそれぞれ８本のサブ伝送路を介して８台
の端末が接続されている。

【００４５】まず、図６に示したネットワークシステム
において端末１５２ａから端末１５５ｃへパケットを送
信する場合の基本動作について説明する。端末１５２ａ
からの送信データは固定長のパケットに分割され、各パ
ケットのヘッダに宛先アドレスが記載されて出力され
る。出力されたパケットはサブ伝送路を通ってノード装
置１００ａへ入力し、分離送入部で並列多重伝送路から
のパケット流の隙間に挿入され、バッファ１０２ａへ送
られる。バッファ１０２ａは、入力したパケットの宛先
アドレスがあらかじめ記憶している隣接下流ノード装置
のアドレスと一致しないので、任意の記憶領域にそのパ
ケットを記憶させる。ここでは仮に記憶領域１に記憶さ
れるとする。

【００４６】バッファ制御部１４３ａはスイッチ１４１
ａの入力端１Ｎ２が出力端ＯＵＴ１に接続されるまでそ
のパケットの読み出しを待機させ、接続された時にパケ
ットを読み出す。スイッチ制御部１４２ａは、図４に示
すように制御アドレスをＡ１，Ａ２，Ａ３，Ａ４，Ａ
５，Ａ６，Ａ７，Ａ８と順次供給してスイッチ１４１ａ
の接続関係を変更させる。その情報をバッファ制御部１
４３ａへ通知することでバッファからの読み出しタイミ
ングが制御される。ここではスイッチ１４１ａの入力端
ＩＮ２が出力端ＯＵＴ１に接続されたときにバッファ１
１２ａの記憶領域ＯＵＴ１からパケットが読み出される
ことにより、そのパケットはスイッチ１４１ａを通って
伝送路１３１ａへ出力される。伝送路１３１ａを伝送さ
れたパケットはノード装置１００ｂに入力し、分離挿入
部１０１ｂを通りバッファ１１１ｂへ入力する。バッフ
ァ１１１ｂはヘッダを検出すると宛先アドレスが隣接下
流ノード装置のアドレスと一致しているので、宛先アド
レスの端末が接続される伝送路に対応する記憶領域を指
定する。ここでは宛先の端末が伝送路５３５に接続され
ているので記憶領域５に記憶させる。バッファ制御部１
４３ａはスイッチ１４１ａのＩＮ１がＯＵＴ５に接続さ
れたときにバッファ１１１ａの記憶領域ＯＵＴ５からパ
ケットを読み出すことで、パケットはスイッチ１４１ａ
を通って伝送路１３５ａへ出力される。伝送路を通って
ノード装置１００ｃの分離送入部に入力したパケット
は、宛先アドレスが分離挿入部に接続された端末宛なの
で、伝送路から分離されて端末方向へ出力される。分離
挿入部１０５ｃから端末方向へ出力されたパケットは、
サブ伝送路を通って端末１３５ｃへ送られ受信される。
次に、端末１５２ａから端末１５５ｃへ通信する場合を
例にとり、通信を開始する前の予備通信の動作について
その一例を説明する。

【００４７】まず、送信すべきデータが発生した端末１
５２ａは、まずノード装置１００ａに対し送信許可要求
を送信する。送信データとして宛先アドレス、通信容
量、通信品質等の情報を例えばＡＴＭ（Ａｓｙｎｃｈｒ
ｏｎｏｕｓＴｒａｎｓｆｅｒＭｏｄｅ：非同期転送モ
ード）セルの様な固定長パケットに分割し、ヘッダにア
ドレスを記載して送出する。予備通信の場合、送信端末
からの制御パケットは一旦送信端末が接続されるノード
装置の通信制御部に送られてから宛先端末に送られるた
め、ヘッダには宛先アドレス（宛先：ノード装置１００
ａ、Ｃｈａｎｎｅｌ０）を記載し、データ部に宛先端末
のアドレス（宛先：ノード装置１００ｃ、Ｃｈａｎｎｅ
ｌ５）が記載される。ツイストペアケーブルを通ってノ
ード装置１００ａに入力したパケットは、分離挿入部１
０２ａで並列多重伝送路１２２ａからのパケット流の隙
間に挿入され、バッファ１１２ａにおいて一時記憶され
る。バッファ１１２ａに入力したパケットの宛先は自ノ
ード装置の通信制御部１４４ａ宛なので、記憶領域０に
記憶される。

【００４８】バッファ１１２ａの記憶領域０に記憶され
たパケットは、スイッチ１４１ａの入力端ＩＮ２が出力
端ＯＵＴ０に接続される制御アドレスＡ７の時に読み出
され、スイッチ１４１ａの入力端ＩＮ２から出力端ＯＵ
Ｔ０を通って、通信制御部１４４ａに入力する。

【００４９】通信制御部１４４ａは、入力したパケット
に記載された情報を取り出し、帯域の確保等を行う。帯
域の確保とは後に他の端末から通信要求があった場合
に、通信中の呼の帯域が保証されるように、後からの通
信要求に制限を加えることをいう。通信制御部１４４は
隣接するノード装置に対し通信要求を伝えるため、先の
パケットを再度組み立てて、ヘッダに宛先アドレス（宛
先：ノード装置１００ｂ、Ｃｈａｎｎｅｌ０）を記載し
て送出し、そのパケットはバッファ１１０ａに記憶され
る。この時、宛先が隣接ノード装置でなく、更に送出す
る複数のパケットの到着順序が保証されなくてもいい場
合は、無指定領域に記憶し、宛先が隣接ノード装置であ
るか、複数のパケットの到着順序を保証したい場合は特
定の記憶領域に記憶させる。ここでは送出するパケット
が１つであり到着順序に関係ないので、無指定記憶領域
に記憶させる。無指定領域に記憶されているパケット
は、記憶領域０〜記憶領域８にパケットが記憶されてい
ない場合に読み出される。仮に制御アドレスＡ８の時間
にバッファ０の記憶領域０〜８にパケットが記憶されて
いなかった場合、無指定記憶領域から先のパケットが読
み出され、スイッチ１４１の入力端ＩＮ０から出力端Ｏ
ＵＴ８を通って、並列多重伝送路１３８ａに送出され
る。

【００５０】並列多重伝送路１３８ａを伝送されたパケ
ットは、ノード装置１００ｂの分離挿入部１０８ｂを通
ってバッファ１１８ｂの記憶領域０に記憶される。この
パケットは制御アドレスＡ２の時間に読み出され、スイ
ッチ１４１ｂの入力端ＩＮ８から出力端ＯＵＴ０を通っ
て通信制御部１４４ｂに入力する。通信制御部１４４ｂ
は通信制御部１４４ａと同様に、パケットに記載された
情報を検出し、帯域の確保などを行った後、再度パケッ
トを組み立てて、宛先である端末１５５ｃの宛先アドレ
ス（宛先：ノード装置１００ｃ、ｃｈａｎｎｅ１５）を
ヘッダに書き込んで送出する。そのパケットはバッファ
１１０ｂの記憶領域５に記憶され、制御アドレスＡ５の
時間に読み出されて、スイッチ１４１ｂの入力端ＩＮ０
から出力端ＯＵＴ５を通って並列多重伝送路１３５ｂに
送出される。

【００５１】並列多重伝送路１３５ｂを伝送されたパケ
ットは、ノード装置１００ｃの分離挿入部１０５ｃに入
力し、パケット流の中からこのパケットが分離されて端
末１５５ｃに伝送される。端末１５５ｃは受信したパケ
ットの情報を検出して端末１５２ａからの送信要求があ
ることを知り、今度は端末１５５ｃから端末１５２ａへ
向けて返答のための通信を行う。この通信の手順はこれ
まで説明した端末１５２ａから端末１５５ｃへ至る信号
の流れと同様に、ノード装置１００ｃの通信制御部、ノ
ード装置１００ｄの通信制御部１４４ｃ、１４４ｄを介
して端末１５２ａへパケットが送られる。

【００５２】端末１５２ａは端末１５５ｃからのパケッ
トを受信すると送信すべき情報の通信を開始する。

【００５３】本実施の形態により、従来に比し、通信制
御部や分離挿入部を小さく且つ単純にすることができ
る。

【００５４】また、ネットワークで使用される通信プロ
トコルやサービス内容に応じて、適切に情報パケットと
制御パケットの帯域を設定できる。

【００５５】（第２の実施の形態）次に、図７乃至図９
を用いて、本発明の第２の実施の形態について説明す
る。本実施の形態では、第１の実施の形態と比して、ス
イッチ制御部１４２及びバッファ制御部１４３での制御
方法において異なる。その他の装置構成については図１
を用いて説明した通りであるのでここではその説明は省
略する。

【００５６】図７はスイッチ１４１の第２の実施の形態
の接続制御テーブルであり、スイッチ制御部１４２から
供給される制御アドレスＡ０〜Ａ８及びＢ１〜Ｂ８に対
する、スイッチ１４１の入力端ＩＮ０〜ＩＮ８と出力端
ＯＵＴ０〜ＯＵＴ８の接続関係が示されている。

【００５７】図８はバッファ１１０〜１１８の第２の実
施の形態の読み出し制御テーブルであり、スイッチ制御
部１４２からバッファ制御部１４３に供給される制御ア
ドレスＡ０〜Ａ８及びＢ１〜Ｂ８に対する、各バッファ
１１０〜１１８のパケットが読み出される記憶領域との
関係が示されている。

【００５８】図７、図８は図３、図５に制御アドレスＢ
１〜Ｂ８を追加したものであり、制御アドレスＡ０〜Ａ
８は同じ内容である。

【００５９】図９は図７，８の制御テーブルにおける制
御アドレスＡ０〜Ａ８及びＢ１〜Ｂ８の状態遷移図であ
り、変数Ｉは１パケット長時間を表わしている。

【００６０】第１の実施の形態において制御アドレスＡ
０〜Ａ８は図４のように１パケット長毎に供給されてい
たが、その場合、通信制御部１４４と伝送チャネル（ｃ
ｈ１〜ｃｈ８）との間で制御パケットが送受信される帯
域は、全帯域の８／７２になる。この値について図３を
用いて詳細に説明すると、制御アドレスＡ０〜Ａ８が供
給される９パケット長時間において、伝送チャネル（ｃ
ｈ１〜ｃｈ８）が処理できるパケット数は８（伝送チャ
ネル数）×９（パケット長時間）＝７２であり、その中
で制御パケットが各伝送チャネルから通信制御部１４４
に出力される数、つまりスイッチ１４４の入力端ＩＮ１
〜ＩＮ８から入力し出力端ＯＵＴ０に出力されるパケッ
ト数の合計は８である。制御アドレスＡ０〜Ａ８は９パ
ケット長毎に繰り返し供給されるので、伝送チャネルｃ
ｈ１〜ｃｈ８は全帯域の８／７２≒１１．１％を制御パ
ケットの処理に使用し、残りの６４／７２≒８８．９％
を情報パケットの処理に使用している。

【００６１】本実施の形態では、制御パケットの割合を
減らし、情報パケットの割合を増やし、システムのパケ
ット通信をより効率的に行なう。第１の実施の形態で用
いた図３のスイッチ制御テーブルにおいて、制御アドレ
スＡ１は通信制御部１４４からスイッチ１４１の出力端
ＯＵＴ１にアクセスし、スイッチ１４１の入力端ＩＮ８
から通信制御部１４４にアクセスする事ができるアドレ
スであり、制御アドレスＡ２は通信制御部１４４からス
イッチ１４１の出力端ＯＵＴ２にアクセスし、スイッチ
１４１の入力端ＩＮ７から通信制御部１４４にアクセス
する事ができるアドレスであり、同様に制御アドレスＡ
３〜Ａ８は通信制御部１４４から各伝送チャネルにアク
セスし、各伝送チャネルから通信制御部１４４にアクセ
スする事ができるアドレスである。これに対し本実施の
形態では制御アドレスＢ１〜Ｂ８を設けることによっ
て、通信制御部１４４と接続されない接続内容を追加し
ている。

【００６２】図９はその制御アドレスの状態遷移図であ
るが、初期状態においてＡ０が供給された後１０パケッ
ト長時間Ａ０状態を維持し、１１パケット長時間後にＡ
１となる。Ａ１では通信制御部１４４からスイッチ１４
１の出力端ＯＵＴ１に制御パケットが伝送され、スイッ
チ１４１の入力端ＩＮ８から通信制御部１４４に制御パ
ケットが伝送されて、残りの入出力端は情報パケットが
伝送される。さらに１パケット長後制御アドレスＢ１が
供給され、９パケット長時間その状態が維持される。

【００６３】Ｂ１の状態は各伝送チャネルが通信制御部
１４４とは接続されないパターンになっているため、こ
の期間は伝送チャネルｃｈ１〜ｃｈ８の全ての帯域が情
報パケットの処理に使用される。次にＡ２が供給される
と、通信制御部１４４からスイッチ１４１の出力端ＯＵ
Ｔ２に制御パケットが伝送され、スイッチ１４１の入力
端ＩＮ７から通信制御部１４４に制御パケットが伝送さ
れて、残りの入出力端は情報パケットが伝送される。さ
らに１パケット長後制御アドレスＢ２が供給され、９パ
ケット長時間その状態が維持される。

【００６４】Ｂ２の状態はＢ１と同様に各伝送チャネル
が通信制御部１４４とは接続されないパターンになって
いるため、この期間は伝送チャネルｃｈ１〜ｃｈ８の全
ての帯域が情報パケットの処理に使用される。同様にし
てＡ３，Ｂ３，Ａ４，Ｂ４，Ａ５，Ｂ５，Ａ６，Ｂ６，
Ａ７，Ｂ７，Ａ８，Ｂ８と供給され、Ａ３，Ａ４，Ａ
５，Ａ６，Ａ７，Ａ８では１パケット長時間、制御パケ
ットの送受信が可能となり、Ｂ３，Ｂ４，Ｂ５，Ｂ６，
Ｂ７，Ｂ８では９パケット長時間、情報パケットのみが
送受信される。以後Ａ０に戻ってこのパターンが繰り返
される。

【００６５】ここで図９の状態が１巡する時に伝送チャ
ネルｃｈ１〜ｃｈ８が処理するパケットの数は８（伝送
チャネル数）×９０（パケット長時間）＝７２０であ
り、その中で制御パケットが各伝送チャネルから通信制
御部１４４に出力される数、つまりスイッチ１４４の入
力端ＩＮ１〜ＩＮ８から入力し出力端ＯＵＴ０に出力さ
れるパケット数の合計は８である。よって伝送チャネル
ｃｈ１〜ｃｈ８は全帯域の８／７２０≒１．１％を制御
パケットの処理に使用し、残りの７１２／７２０≒９
８．９％を情報パケットの処理に使用している。

【００６６】このようにすることで、第１の実施の形態
に比べ制御パケットの割合が減り、より効率的な交換制
御ができる。

【００６７】なお、Ａ０，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ
５，Ｂ６，Ｂ７，Ｂ８の時間を変更することで制御パケ
ットの割合を変更することができる。これにより、使用
される通信プロトコルやサービス内容に応じて適切な値
に設定すれば、安定した通信制御を行うことができる。

【００６８】また、各伝送チャネルのトラフィック状況
に応じて動的にそれぞれの状態の時間を変更し、込み合
ってきたバッファの記憶領域からパケットを多く読み出
すことで、各バッファの輻輳制御も同時に行うことがで
きる。

【００６９】（第３の実施の形態）次に図１０を用いて
本発明の第３の実施の形態について説明する。

【００７０】本実施の形態は、第２の実施の形態と比し
て、スイッチ制御部１４２及びバッファ制御部１４３で
の制御アドレスの遷移方法において異なる。その他の装
置構成及び制御テーブルについては上記に説明した通り
であるのでここではその説明は省略する。

【００７１】第２の実施の形態と同様に、第１の実施の
形態のノード装置が情報パケットをより多く処理できる
ようにしたスイッチ制御の方法について説明する。

【００７２】図１０は図７，８の制御テーブルにおける
制御アドレスＡ０〜Ａ８及びＢ１〜Ｂ８の状態遷移図で
あり、変数Ｉは１パケット長時間を表わしている。初期
状態Ａ０後、Ａ０，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ
６，Ｂ７，Ｂ８と遷移し、１０パケット長時間後にＡ０
に戻ってまず１周期を終える。この期間ではスイッチ１
４１の入力端ＩＮ１〜ＩＮ８は出力端ＯＵＴ０に接続さ
れないため、全て情報パケットの処理に帯域が使用され
る。２周期目は、Ａ０後、Ｂ１において変数Ｉが１１に
なるのでＡ１に遷移し、以後Ｂ２，Ｂ３，Ｂ４，Ｂ５，
Ｂ６，Ｂ７，Ｂ８と状態を変化してＡ０に戻る。この期
間ではＡ１においてスイッチ１４１の入力端ＩＮ８から
出力端ＯＵＴ０に接続し、入力端ＩＮ０が出力端ＯＵＴ
１に接続されるので、通信制御部１４４との制御パケッ
トの送受信が可能となる。３周期目は、Ａ０，Ｂ１後、
Ｂ２において変数Ｉが２２になるのでＡ２に遷移し、以
後Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７，Ｂ８と状態を変化し
てＡ０に戻る。この期間ではＡ２においてスイッチ１４
１の入力端ＩＮ７から出力端ＯＵＴ０に接続し、入力端
ＩＮ０が出力端ＯＵＴ２に接続されるので、通信制御部
１４４との制御パケットの送受信が可能となる。同様に
９周期まで遷移して１巡し、１周期目に戻って以後同じ
状態遷移が繰り返される。

【００７３】ここで遷移が１巡する９周期に伝送チャネ
ルｃｈ１〜ｃｈ８が処理するパケットの数は８（伝送チ
ャネル数）×１０（パケット長時間）×９（周期）＝７
２０であり、その中で制御パケットが各伝送チャネルか
ら通信制御部１４４に出力される数、つまりスイッチ１
４４の入力端ＩＮ１〜ＩＮ８から入力し出力端ＯＵＴ０
に出力されるパケット数は８である。よって伝送チャネ
ルｃｈ１〜ｃｈ８は全帯域の８／７２０≒１．１％を制
御パケットの処理に使用し、残りの７１２／７２０≒９
８．９％を情報パケットの処理に使用することになる。

【００７４】このように、第２の実施の形態と同様、第
１の実施の形態に比べ制御パケットの割合が減り、効率
的な交換制御ができる。

【００７５】なお、制御パケットの割合の変更は、Ａ
１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７，Ａ８に遷移
する割合を１周期に数回とか、数周期に１回というよう
に変更したり、Ａ０，Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，
Ｂ６，Ｂ７，Ｂ８の時間を変更することで可能になるの
で、使用される通信プロトコルやサービス内容に応じて
適切な値に設定して安定した通信制御を行う事ができ
る。

【００７６】また、各伝送チャネルのトラフィック状況
に応じて動的に各状態の時間を変更することで、各バッ
ファの輻輳制御も同時に行うことができる。

【００７７】（第４の実施の形態）次に図１１を用いて
本発明の第４の実施の形態について説明する。

【００７８】図１１はノード装置の構成図であり、ツイ
ストペアケーブル等の伝送路を介して８つの端末と接続
するための入出力ボートと、本発明のノード装置どうし
を光ファイバケーブル等の波長多重伝送路を介して接続
するための入力端及び出力端を有するノード装置の構成
を示している。図１３において、１３０１は波長多重さ
れた信号をそれぞれの波長に分離するための分波器、１
３０２は複数の波長の光信号を１本の光ファイバに挿入
するための合波器、１３０３は光信号を電気信号に変換
するための光受信器、１３０４は電気信号を光信号に変
換するための光送信器、１３０５，１３０６は光ファイ
バなどの波長多重伝送路であり、第１の実施の形態と同
じ部分は同一番号で記してある。

【００７９】第１の実施の形態ではリング伝送路の伝送
方式が多芯光ファイバ等の並列多重伝送路を用いた並列
伝送方式であるのに対し、本実施の形態では波長多重送
信部と、波長多重受信部を用いて１本の光ファイバに異
なる波長で信号を伝送するようにした波長多重伝送方式
を用いている。この波長多重送信部と、波長多重受信部
の動作について説明する。

【００８０】光送信器１３０４は８つのそれぞれ異なる
波長で発光するレーザダイオードを用いた光送信部であ
り、スイッチ１３０４からの信号を波長λ１〜λ８の光
信号に変換して出力する。合波器１３０２はその８つの
光信号を１本の波長多重伝送路１３０６に挿入し、波長
多重伝送路を伝送された信号は１３０５からノード装置
の分波器１３０１に入力する。その光信号は分波器１３
０１で波長λ１〜λ８の光信号をそれぞれの波長に分離
しされ、光受信器１３０３で電気信号に変換される。

【００８１】このようにして１本の光ファイバで各ノー
ド装置をリング型に接続することで、第１の実施の形態
および第２の実施の形態，３と同じ通信動作が行われ
る。

【００８２】（他の実施の形態）なお、本発明は、複数
の機器（例えばホストコンピュータ、インタフェイス機
器、リーダ、プリンタなど）から構成されるシステムに
適用しても、一つの機器からなる装置（例えば、複写
機、ファクシミリ装置など）に適用してもよい。

【００８３】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体（または記録媒体）を、システムあるい
は装置に供給し、そのシステムあるいは装置のコンピュ
ータ（またはCPUやMPU）が記憶媒体に格納されたプログ
ラムコードを読み出し実行することによっても、達成さ
れることは言うまでもない。この場合、記憶媒体から読
み出されたプログラムコード自体が前述した実施形態の
機能を実現することになり、そのプログラムコードを記
憶した記憶媒体は本発明を構成することになる。また、
コンピュータが読み出したプログラムコードを実行する
ことにより、前述した実施形態の機能が実現されるだけ
でなく、そのプログラムコードの指示に基づき、コンピ
ュータ上で稼働しているオペレーティングシステム(OS)
などが実際の処理の一部または全部を行い、その処理に
よって前述した実施形態の機能が実現される場合も含ま
れることは言うまでもない。

【００８４】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張カー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書込まれた後、そのプログラムコードの指示
に基づき、その機能拡張カードや機能拡張ユニットに備
わるCPUなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれることは言うまでもない。

【００８５】

【発明の効果】本発明によれば、装置構成を簡易にし、
生産性を向上させ、更にデータ転送効率も向上させる情
報処理装置、その制御方法及びネットワークシステム並
びにコンピュータ可読メモリを提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態としてのノード装置
の内部構成を示す図である。

【図２】本発明の第１の実施の形態としてのノード装置
に備えられたバッファの内部構成を示す図である。

【図３】本発明の第１の実施の形態に係るスイッチ制御
テーブルを示す図である。

【図４】本発明の第１の実施の形態に係るスイッチ制御
アドレスの遷移を示す図である。

【図５】本発明の第１の実施の形態に係るバッファ制御
テーブルを示す図である。

【図６】本発明の第１の実施の形態に係るネットワーク
システムの構成を示す図である。

【図７】本発明の第２の実施の形態に係るスイッチ制御
テーブルを示す図である。

【図８】本発明の第２の実施の形態に係るバッファ制御
テーブルを示す図である。

【図９】本発明の第２の実施の形態に係るスイッチ制御
アドレスの遷移を示す図である。

【図１０】本発明の第３の実施の形態に係るスイッチ制
御アドレスの遷移を示す図である。

【図１１】本発明の第４の実施の形態としてのノード装
置の内部構成を示す図である。

【図１２】従来のノード装置の内部構成を示す図であ
る。

【図１３】従来のスイッチ制御テーブルを示す図であ
る。

【符号の説明】

１００ノード装置１０１〜１０８分離挿入部１１０〜１１８バッファ１２１〜１２８、１３１〜１３８並列多重伝送路１４１スイッチ１４２スイッチ制御部１４３バッファ制御部１４１通信制御部１５１〜１５８端末１３０１分波器１３０２合波器１３０３光受信器１３０４光送信器１３０５，１３０６波長多重伝送路

Claims

【特許請求の範囲】

【請求項１】複数の端末と接続可能な複数のデータ入出
力手段を有する情報処理装置であって、複数の入力伝送路と接続され、前記端末から入力したデ
ータを前記入力伝送路から入力されたデータ間に挿入す
るとともに、前記入力伝送路から入力したデータを該デ
ータの宛先としての端末へ出力する複数の分離挿入手段
と、前記複数の入力伝送路及び前記端末からデータを入力す
る複数の第１入力端と、複数の出力伝送路と接続される
複数の第１出力端と、を有し、前記複数の入力端と前記
複数の出力端を一対一に接続する接続手段と前記接続手
段での前記複数の入力端と前記複数の出力端の接続関係
を制御する接続制御手段と、予備通信用の制御データを管理する通信制御手段と、を有し、前記接続手段は、更に、前記通信制御手段から出力され
た制御データを入力する第２入力端と、前記通信制御手
段へ制御データを出力する第２出力端を有することを特
徴とする情報処理装置。
【請求項２】前記複数の分離挿入手段からデータを入力
し一時記憶して前記接続手段の前記複数の入力端に出力
する複数の記憶手段と、前記接続制御手段から接続情報を入力し、該接続情報に
合わせて前記記憶手段の読出しタイミングを制御する読
出制御手段と、を更に有することを特徴とする請求項１に記載の情報処
理装置。
【請求項３】前記接続制御手段は、前記接続手段の入力
端と出力端との接続関係を、周期的に遷移させることを
特徴とする請求項１又は２に記載の情報処理装置。
【請求項４】前記通信制御手段は、前記接続手段の第２入力端が、前記制御データの宛先に
応じた第１出力端に接続されるタイミングで前記記憶手
段から前記制御データを読み出すよう制御することを特
徴とする請求項２に記載の情報処理装置。
【請求項５】前記接続制御手段は、前記複数の第１入力端と前記複数の第１出力端が接続さ
れ、前記第２入力端と前記第２出力端とが接続される第
１タイミングと、前記複数の第１入力端のいずれかが前記第２出力端に接
続され、前記複数の第１出力端のいずれかが前記第２入
力端に接続される第２タイミングとが存在するように前
記接続手段を制御することを特徴とする請求項１に記載
の情報処理装置。
【請求項６】前記接続制御手段は、前記複数の記憶手段に制御データ以外のデータが多い場
合には、前記第１タイミングが多くなるように動的に前
記接続手段を制御することを特徴とする請求項５に記載
の情報処理装置。
【請求項７】前記接続制御手段は、前記複数の記憶手段
に前記制御データ以外のデータが多い場合には、前記第
１タイミングから前記第２タイミングに遷移するまでの
時間が、前記第2タイミングから前記第１タイミングに
遷移するまでの時間に比し長くなるように前記接続手段
を制御することを特徴とする請求項６に記載の情報処理
装置。
【請求項８】前記接続制御手段は、前記複数の記憶手段
に前記制御データ以外のデータが多い場合には、前記第
１タイミングの回数が、前記第２タイミングの回数に比
して多くなるように前記接続手段を制御することを特徴
とする請求項６に記載の情報処理装置。
【請求項９】前記伝送路は、並列多重伝送路であること
を特徴とする請求項１乃至８のいずれか１つに記載の情
報処理装置。
【請求項１０】波長多重伝送路からの波長多重信号を複
数の波長に分離し電気信号に変換して前記複数の入力伝
送路に出力する波長多重受信手段と、複数のデータをそれぞれ異なる波長の光信号に変換して
波長多重伝送路に出力する波長多重送信手段と、を更に有することを特徴とする請求項１乃至８のいずれ
か１つに記載の情報処理装置。
【請求項１１】請求項１乃至１０のいずれかひとつに記
載の情報処理装置をリング状に複数接続したことを特徴
とするネットワークシステム。
【請求項１２】請求項１０に記載の情報処理装置を波長
多重伝送路によりリング状に複数接続したことを特徴と
するネットワークシステム。
【請求項１３】複数の端末と接続可能な複数のデータ入
出力手段と、複数の入力伝送路と接続され、前記端末から入力したデ
ータを前記入力伝送路から入力されたデータ間に挿入す
るとともに、前記入力伝送路から入力したデータを該デ
ータの宛先としての端末へ出力する複数の分離挿入手段
と、予備通信用の制御データを管理する通信制御手段と、前記複数の入力伝送路及び前記端末からデータを入力す
る複数の第１入力端と、複数の出力伝送路と接続される
複数の第１出力端と、前記通信制御手段から出力された
制御データを入力する第２入力端と、前記通信制御手段
へ制御データを出力する第２出力端とを有し、前記複数
の入力端と前記複数の出力端を一対一に接続する接続手
段とを有する情報処理装置、の制御方法であって、前記複数の分離挿入手段から前記接続手段の前記複数の
第１入力端に、前記制御データを入力する第１入力工程
と、前記第１入力端と前記第２出力端とが接続され、前記入
力工程で入力した前記制御データを前記通信制御部に送
る送信工程と、前記通信制御部で前記制御データを分析処理する分析処
理工程と、前記分析処理工程で処理した前記制御データを前記第２
入力端に入力する第２入力工程と、前記第２入力端と、前記複数の第１出力端のうち前記制
御データの宛先に応じた第１出力端とが接続され、前記
出力伝送路に前記制御データを出力する出力工程と、を有することを特徴とする情報処理装置の制御方法。
【請求項１４】請求項１３に記載の制御方法を実現する
制御プログラムを格納したコンピュータ可読メモリ。