JP2001111093A

JP2001111093A - 光電気変換素子

Info

Publication number: JP2001111093A
Application number: JP28430299A
Authority: JP
Inventors: Tetsuya Suemitsu; 哲也末光; Shunji Kimura; 俊二木村
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1999-10-05
Filing date: 1999-10-05
Publication date: 2001-04-20
Anticipated expiration: 2019-10-05
Also published as: JP3692466B2

Abstract

(57)【要約】【課題】少量のホールで効率よくドレイン電流を変化
させることができる素子を提供すること。【解決手段】素子は化合物半導体の多層構造からな
り、半導体基板１とバッファ層２は入射する光を透過す
るバンドギャップエネルギーを持つ材料、チャネル層３
は光吸収層として作用する材料を選ぶ。バリア層４には
ｎ型の不純物がドープされており、キャリア電子がソー
ス電極５からドレイン電極６に流れる。両電極間の空隙
では、表面のフェルミ準位が価電子帯に近いところの表
面ピンニング領域７により、光照射しない状態でその直
下のチャネル内に電子が存在できない構成とする。バリ
ア層４・チャネル層３・バッファ層２間のエネルギーの
関係は、伝導帯はチャネル層３は他の２層より十分低く
電子が溜まりやすくし、価電子帯はバリア層４とチャネ
ル層３の間でエネルギー差が極力生じず、バッファ層２
はこの２層と同じか、より十分低くする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光を感知する、あ
るいは光の強度の変化によって伝達される信号を電気信
号に変換・加工する機能を持つ光電気変換素子に関す
る。

【０００２】

【従来の技術】従来より光信号を電気信号に変換する素
子としては、フォトダイオード、フォトトランジスタ等
が使用されている。フォトダイオードは、化合物半導体
のヘテロ構造を使用し、そのヘテロ構造の一部で構成さ
れる光吸収層において光の入射によって励起された電子
・ホール対によって電流を発生させる。この電流値を大
きくするためには、励起される電子・ホール対の数を多
くする必要があり、従って光吸収層を厚くする必要があ
る。

【０００３】フォトトランジスタは、光吸収層をトラン
ジスタのベースとして利用することによって、光によっ
て励起された電子・ホール対によって生じた電流を増幅
させる機能を持たせ、効率よく電気信号を生成すること
ができる。しかし、トランジスタとしての高速特性を向
上させるためにはホールが走行するベース層を薄くする
必要がある反面、光信号に対する感度を向上させるため
にはベース層を厚くする必要があり、感度と動作速度の
間にトレードオフが生じる。

【０００４】動作速度の観点からすると、有効質量の大
きいホールが電気伝導に寄与しない素子が望まれる。そ
の意味では電子のみをキャリアとして扱うユニポーラ素
子が有効である。このような光電気変換素子としては、
電界効果トランジスタ（ＦＥＴ）が知られている。

【０００５】図８（ａ）は従来例における電界効果型フ
ォトトランジスタの構造図の一例であり、（ｂ）はその
ポテンシャル図である。図において、１０１は基板、１
０２はチャネル層・吸収層、１０３はバリア層、１０４
はソース電極、１０５はドレイン電極、１０６はゲート
電極である。基板１０１側より光信号ｈｖを入力し、光
によって励起された電子・ホール対のうち、少数キャリ
アであるホールを素子内に蓄積させて実効的なＦＥＴの
しきい値電圧を変化させてキャリア電子の濃度を増加さ
せて電流を変化させる。

【０００６】この時のドレイン電流Ｉｄは、

【数式１】と近似される。ここで、ｇ_mは相互コンダクタンス、Ｖ
_gsはゲート電圧、Ｖ_thはしきい値電圧、ΔＶ_thは光励起
によるしきい値変化量を表す。

【０００７】光の照射により、ゲート電極１０６直下に
ホールが一様に面密度σ蓄積したとすると、ΔＶ_thは近
似的に次のように表される。

【数式２】ここで、ｄ_pはゲート電極１０６から−ホールまでの平
均距離である。このような原理によって、光信号ｈｖの
強度に伴いゲート電極１０６下に蓄積するホール濃度を
変化させることによってＦＥＴの実効的なしきい値電圧
を変化させてドレイン電流Ｉｄを変化させる素子が電界
効果フォトトランジスタとして考案されている。

【０００８】

【発明が解決しようとする課題】上記動作原理に基づく
フォトＦＥＴにおいて、有意なしきい値の変化ΔＶ_thを
起こすためにはある程度のホール濃度が必要となる。例
えば、式（２）においてｄ_pを２５ｎｍと仮定すると、
ΔＶ_thを０．１Ｖにするためには、ホール密度は約３×
１０¹¹ｃｍ^-2必要となる。通常のＧａＡｓ系あるいはＩ
ｎＰ系ヘテロ構造のキャリア電子濃度が１０¹²ｃｍ^-2台
であることを考えると、光によってそれとほぼ同じオー
ダのキャリアを励起しなければならないこととなる。従
って実用的な感度を確保するためには光吸収層を厚くし
なければならないが、それは同時に式（１）におけるｇ
_mを低下させることになり、特性とのトレードオフを免
れない、という問題がある。

【０００９】更に大きな問題は、ユニポーラ素子である
ＦＥＴを受光素子として使用する場合、励起されたホー
ルが素子の外部に抜けていくための電極がないことか
ら、多数のホールがＦＥＴ内に蓄積したとき、光入力を
オフにしたときにホールが再結合によって消滅するため
の時間が必要となる。従って高速の光信号のオン・オフ
に追随できず、素子動作を阻害する可能性がある、とい
う問題がある。

【００１０】また、このフォトＦＥＴを通常のＦＥＴと
組み合わせて集積回路を作るとき、フォトＦＥＴを駆動
するための光信号が通常のＦＥＴのしきい値電圧まで変
化させてしまうと、集積回路動作に障害をもたらすた
め、フォトＦＥＴと通常ＦＥＴを空間的に分離する等の
レイアウト上の制限が課せられる、という問題がある。
すなわち、従来技術における問題点は、ドレイン電流を
変化させるために相当数のホールの蓄積を必要とするた
めに生じるものである。

【００１１】本発明はこのような点に鑑みてなされたも
のであり、上記問題点の解決を可能とする少量のホール
で効率よくドレイン電流を変化させることができる光電
気変換素子を提供することを目的とする。

【００１２】

【課題を解決するための手段】ソース電極とドレイン電
極間の空隙では、表面のフェルミ準位が価電子帯に近い
ところに固定（ピンニング）されて、光を照射しない状
態（暗状態）においてその直下のチャネル内に電子が存
在できないような構成とする。伝導帯はチャネル層にお
いて他の２層より十分低く、電子が溜まりやすくする一
方、価電子帯はバリア層とチャネル層の間でエネルギー
差が極力生じず、バッファ層はこの２層と同じ、或いは
この２層より十分低い様な材料を選ぶ。このホールによ
る空間電荷は電子に対するポテンシャルを変調し、光に
よって励起された電子以上の電子がチャネル内に存在す
ることができる光電気変換素子を構成している。

【００１３】

【発明の実施の形態】上記課題を解決するために本発明
の光電気変換素子は、半導体基板１と、その上に不純物
をドープしない第１の半導体層であるバッファ層２と、
その上に所定の波長の光を吸収し、且つバッファ層２対
して伝導帯エネルギーが電子を閉じこめるのに十分に小
さい、不純物をドープしない第２の半導体層であるチャ
ネル層（吸収層）３と、その上にチャネル層（吸収層）
３に対して伝導帯エネルギーが電子の浸入を抑制するの
に十分なほど高く、且つホールの浸入を容易にするのに
十分なほど価電子帯のエネルギー差が小さいか又は価電
子帯エネルギーがチャネル層（吸収層）３よりも高い材
料で構成された、少なくとも一部ｎ型ドープされた第３
の半導体層であるバリア層４と、このバリア層４の表面
にオーミック接触を形成するソース電極５及びドレイン
電極６と、それら電極の間の少なくとも一部のバリア層
４の表面近傍にキャリア電子が存在しない程度のエネル
ギーにフェルミ準位が固定されている表面ピンニング領
域７とから構成されていることに特徴を有している。

【００１４】また、本発明の光電気変換素子は、半導体
基板１と、その上に不純物をドープしない第１の半導体
層であるバッファ層２と、その上に所定の波長の光を吸
収し、且つ第１の半導体層に対して伝導帯エネルギーが
電子を閉じこめるのに十分に小さい、不純物をドープし
ない第２の半導体層であるチャネル層（吸収層）３と、
その上にチャネル層（吸収層）３に対して伝導帯エネル
ギーが電子の浸入を抑制するのに十分なほど高く、且つ
ホールの浸入を容易にするのに十分なほど価電子帯のエ
ネルギー差が小さいか又は価電子帯エネルギーがチャネ
ル層（吸収層）３よりも高い材料で構成された、少なく
とも一部ｎ型ドープされた第３の半導体層であるバリア
層４と、このバリア層４の表面にオーミック接触を形成
するソース電極５及びドレイン電極６と、それら電極の
間にバリア層４表面に接するショットキ−接合を形成す
るゲート電極８と、それぞれソース電極５・ゲート電極
８間、ゲート電極８・ドレイン電極６間の少なくとも一
部のバリア層４の表面近傍にキャリア電子が存在しない
程度のエネルギーにフェルミ準位が固定されている表面
ピンニング領域７とから構成されていることに特徴を有
している。

【００１５】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は、本発明による第１の光電気変換素子の
構造図である。この光電気変換素子は化合物半導体の多
層構造からなり、半導体基板１とバッファ層２は入射す
る光を透過するようなバンドギャップエネルギーを持つ
材料からなる。一方、チャネル層３は光吸収層としても
作用するような材料を選ぶ。バリア層４の一部あるいは
すべてはｎ型の不純物がドープされており、それから発
生するキャリア電子が２つのオーミック接合電極である
ソース電極５からドレイン電極６に流れることによって
電流となる。ただし、両電極間の空隙では、表面のフェ
ルミ準位が価電子帯に近いところに固定（ピンニング）
された表面ピンニング領域７により、光を照射しない状
態においてその直下のチャネル内に電子が存在できない
ような構成とする。

【００１６】図２（ａ）〜（ｄ）は、本発明の光電気変
換素子の動作原理を示す説明図である。（ａ）は光電気
変換素子の多層構造図であり、（ｂ）は光信号が照射さ
れていない場合のＡ−Ａ’断面のポテンシャル図であ
り、（ｃ）は光信号が照射された場合の電子・ホールの
存在確率密度を説明するＡ−Ａ’断面のポテンシャル図
であり、（ｄ）は光信号が照射された場合の電子・ホー
ルの疑フェルミ準位を説明するＡ−Ａ’断面のポテンシ
ャル図である。

【００１７】バリア層４・チャネル層３・バッファ層２
の間の伝導帯Ｅｃ及び価電子帯Ｅｖのエネルギーの関係
においては、伝導帯Ｅｃはチャネル層３において他の２
層より十分低く電子が溜まりやすくする一方、価電子帯
Ｅｖはバリア層４とチャネル層３の間でエネルギー差が
極力生じず、バッファ層２はこの２層と同じ、或いはこ
の２層より十分低い様な材料を選ぶ。

【００１８】光信号ｈｖが照射されると、チャネル層３
において電子・ホール対が励起される。この時、伝導帯
Ｅｃのエネルギー関係によって電子はチャネル内に留ま
るが、ホールの波動関数の絶対値、言い換えればホール
の存在確率密度は価電子帶Ｅｖのエネルギー関係によっ
てホールにとってエネルギーがより低い表面側で大きく
なる。即ち、チャネル層３で発生したホールは表面側に
移動することになる。表面にはホールが外部に抜けるた
めの電極がないことから、ある程度ホールが充電されて
平衡状態となる。

【００１９】このホールによる空間電荷は電子に対する
ポテンシャルを変調し、光信号ｈｖによって励起された
電子以上の電子がチャネル内に存在することができる。
これらは擬フェルミ準位の概念を用いてモデル化するこ
とができる。暗状態における電子・ホール濃度をそれぞ
れｎ_o、ｐ_oとする。光照射によって電子濃度がｎ、ホ
ール濃度がｐとなったとき、

【数式３】となる。ここで、ｋはボルツマン定数，Ｔは格子温度，
ｑは電荷素量，Ｅ_fn，Ｅ _fpはそれぞれ電子及びホールの
擬フェルミ準位である。即ち、Ｅ_fn−Ｅ_f がキャリア電
子の増加を生み出す起電力と見なすことができる。

【００２０】しかし、前述のホールのバリア層４への移
動がおこると、ホールの擬フェルミ準位はチャネルと表
面で等しくなリ、しかもその位置は平衡状態におけるフ
ェルミ準位に等しい。その結果、電子の擬フェルミ準位
は元の位量から

【数式４】だけ高い位置となり、その起電力Ｅ_fn−Ｅ_fpは先のＥ_fn
−Ｅ_fよりも大きいことがわかる。

【００２１】この時電子濃度ｎは近似的に、

【数式５】と表される。ここで、εはバリア層４の誘電率、ｄは表
面からキャリア電子までの実効的な距離である。ホール
の増加量は入射光の強度に比例するから、式（５）より
電子濃度の増加は入射光の対数に比例することがわか
る。

【００２２】この表面ピンニング領域７が存在するソー
ス電極５端，ドレイン電極６端の間（長さＬ）に電圧Ｖ
を印加したときの電流Ｉはオームの法則より、

【数式６】と電子濃度に比例する。ここでμは電子の移動度であ
る。

【００２３】また、後述する図３のようなゲート電極８
を持つ構造の場合、表面ピンニング領域７は寄生抵抗と
して働くから、ソース電極５・ドレイン電極６間の電流
Ｉ_dは、

【数式７】と表すことができる。ここで、ｇ_moはＦＥＴの真性トラ
ンスコンダクタンスである。式（６）及び（７）を見る
と電流値が表面ピンニング領域７が存在するチャネル電
子濃度ｎによって変化することが分かる。一般にｎ型半
導体では平衡状態におけるホール濃度ｐ_oは非常に小さ
いから、式（５）より微弱な光による少量のホールの増
加でも電子濃度の増加への寄与は大きくなり、感度の高
い光電気変換素子が実現できる。

【００２４】図３は、本発明による第２の光電気変換素
子の構造図である。図１の構造にゲート電極を加えたも
のである。このゲート電極８はバリア層４表面にショッ
トキー接合しており、この電極と他の２つのオーミック
電極との間の空隙は前述の通り、フェルミ準位ピンニン
グによって暗状態でキャリア電子が空乏化されている。
このゲート電極８は表面付近に溜まった余剰ホールを逃
がすための電極となるが、通常のＦＥＴと同様に電気信
号を印加する制御端子として使用し、光信号と電気信号
を混合して電気信号を生成する機能を付与することがで
きる。

【００２５】図４（ａ），（ｂ）は、本発明の光電気変
換素子によって得られる特性を示す特性図である。
（ａ）はドレイン電圧／ドレイン電流特性を示してい
る。ドレイン電流が飽和するようなドレイン電圧を印加
した状態で、入射する光の強度を変化させるとその強度
の対数に比例するようなドレイン飽和電流の変化がみら
れる。

【００２６】また、（ｂ）はホール濃度／ドレイン電流
特性を示しており、式（２）で表される従来技術を用い
た素子と式（５）から（７）で示される本発明の素子に
おけるホール濃度とドレイン電流の関係を示している。
ホール濃度は入射光強度に比例するので、この関係は光
信号の入力に対する出力電流の関係と見ることができ
る。本発明の素子はドレイン電流をある値に増加させる
ために必要なホール濃度の変化量ΔＰ₁が従来素子のそ
れΔＰ₂に比べ小さく、微弱な光信号に対する感度が優
れているといえる。更に、光信号に対する応答速度は光
照射によって増加したホールが再結合によって消滅する
時間によって律則されるため、必要とするホール濃度の
変化量が小さいほど入力光信号に対する応答速度が大き
く、高速動作を可能とする。

【００２７】（実施例１）図５は、本発明の第１の実施
例における光電気変換素子の構造図である。光ファイバ
通信に用いられる波長１．５５μｍに対する吸収性を持
つことから、チャネル層５３にはＩｎ組成５３％のＩｎ
ＧａＡｓを用いる。バリア層５４とバッファ層５２には
Ｉｎ組成６５％のＩｎＡｌＡｓを用いることによってチ
ャネル層５３との価電子帯Ｅｖのエネルギー差は室温に
おける熱エネルギー程度に押さえられ、且つ伝導帯Ｅｃ
のエネルギー差は約３００ｍＶ確保できる。

【００２８】半絶縁性ＩｎＰ基板５１上にアンドープＩ
ｎＡｌＡｓバッファ層５２（２００ｎｍ、尚、層の厚さ
は一例である。以下同じ）、アンドープＩｎＧａＡｓチ
ャネル層５３（１５ｎｍ）、アンドープＩｎＡｌＡｓバ
リア層５４（１０ｎｍ）が順次エピタキシャル成長され
ており、バリア層５４中にはチャネルとの界面から３ｎ
ｍ離れたところにＳｉのプレーナドープ５９（一例とし
ては４×１０¹²ｃｍ^-2）が施され、キャリア電子を供給
する。バリア層５４の表面は、フェルミ準位を価電子帯
付近にピンニングさせるため、表面ピンニング領域５５
として薄いｐ型ドープＩｎＡｌＡｓ層（２ｎｍ、１×１
０¹⁹ｃｍ^-3）を成長しておく。

【００２９】その上には高濃度ｎ型ドープＩｎＧａＡｓ
コンタクト層（２０ｎｍ、１×１０ ¹⁹ｃｍ^-3）を成長
し、オーミック電極の形成を容易にする。ソース電極５
７及びドレイン電極５８としてＴｉ（３ｎｍ）、Ｐｔ
（２ｎｍ）、Ａｕ（２００ｎｍ）を順次蒸着等によって
積層させる。この電極の間の一部はコンタクト層５６を
エッチングしてｐ型ドープＩｎＡｌＡＳ層である表面ピ
ンニング領域５５を表面に露出させる。半絶縁性ＩｎＰ
基板５１の裏面は鏡面加工し、反射防止膜を堆積する。

【００３０】（実施例２）図６は、本発明の第２の実施
例における光電気変換素子の構造図である。構成された
エピタキシャル層上の薄いｐ型ドープｐ型ＩｎＡｌＡｓ
層を含まない点を除いて第１の実施例と同じである。オ
ーミック電極を形成後、その電極間の一部のコンタクト
層５６をエッチングし、バリア層５４表面を露出させ、
その一部にゲート電極６０としてＴｉ（３ｎｍ）、Ｐｔ
（２ｎｍ）、Ａｕ（４００ｎｍ）を順次堆積する。ゲー
ト電極６０の両側には依然バリア層５４が露出した領域
が存在する。この状態で、窒素雰囲気中で２００度で２
時間熱処理を行うことによって、露出したＩｎＡｌＡｓ
バリア層５４表面に表面ピンニング領域６１である高濃
度の表面準位を形成し、フェルミ準位ピンニングを実現
する。

【００３１】（実施例３）図７は、本発明の第３の実施
例における光電気変換素子の構造図である。本例では、
高速電子デバイスであるＩｎＧａＡｓチャネル高電子移
動度トランジスタ（ＨＥＭＴ）と同一半絶縁性ＩｎＰ基
板７１、同一エピタキシャル層構造にて本発明の光電気
変換素子を実現したものである。チャネル層７３材料は
ＩｎＧａＡｓ、バリア層７４、バッファ層７２材料はＩ
ｎ組成５２％のＩｎＡｌＡｓである。なお、７７はソー
ス電極、７８はドレイン電極、８０はゲート電極であ
る。この時、価電子帯Ｅｖのチャネル・バリア間のエネ
ルギー差は約１８０ｍＶとなり、若干のエネルギー差が
生じる。これはホールがバリア層７４へ移動する際に障
壁として働くが、チャネル層７３が薄いために形成され
るサブバンドのエネルギーと熱エネルギーによってやは
りホールがバリア層７４側へ移動することが可能とな
る。

【００３２】ＨＥＭＴではしきい値電圧の均一性を確保
するためにバリア層７４とコンタクト層７６の間に厚さ
５ｎｍのＩｎＰをエッチング停止層８２として挟んであ
る。光電気変換素子の形成時には、ＩｎＰ表面は価電子
帯に近いフェルミ準位ピンニングを実現することが困難
なため、この層をエッチングして、ＩｎＡｌＡｓバリア
層７４を露出させた後、前述の熱処理によって表面ピン
ニング領域８１であるフェルミ準位ピンニングを実現す
る。

【００３３】従来技術のフォトＦＥＴは式（２）に示す
ようなしきい値電圧の変化を利用しているが、ＨＥＭＴ
も光を照射すると同様のしきい値変化を示す。従ってこ
れら２つの素子を集積化すると、フォトＦＥＴを駆動す
るために入射した光信号がＨＥＭＴの動作にも影響を及
ぼし、回路の誤動作の原因となるため、フォトＦＥＴの
みに光が照射されるように回路のレイアウトを考慮する
必要がある。本発明の光電気変換素子では、微弱な光に
よる少量のホールの生成で電流値の制御が可能なので、
ＨＥＭＴにおいてチャネル層に生成したホールがしきい
値電圧を変化させない程度に光強度を押さえることによ
って、チップ全面に光信号を照射してもＨＥＭＴの動作
を阻害することなく光電気変換素子を制御することが可
能であり、光素子とＨＥＭＴが混在するような集積回路
のレイアウトが容易になる。

【００３４】

【発明の効果】以上説明したように、高感度で電界効果
トランジスタと集積化が容易な光電気変換素子を実現す
ることが可能となる。

【図面の簡単な説明】

【図１】本発明による第１の光電気変換素子の構造図で
ある。

【図２】（ａ）〜（ｄ）は、本発明の光電気変換素子の
動作原理を示す説明図である。

【図３】本発明による第２の光電気変換素子の構造図で
ある。

【図４】（ａ），（ｂ）は、本発明の光電気変換素子に
よって得られる特性を示す特性図である。

【図５】本発明の第１の実施例における光電気変換素子
の構造図である。

【図６】本発明の第２の実施例における光電気変換素子
の構造図である。

【図７】本発明の第３の実施例における光電気変換素子
の構造図である。

【図８】（ａ）は従来例における電界効果型フォトトラ
ンジスタの構造図の一例であり、（ｂ）はそのポテンシ
ャル図である。

【符号の説明】

１半導体基板２バッファ層３チャネル層（吸収層）４バリア層５ソース電極６ドレイン電極７表面ピンニング領域８ゲート電極５１半絶縁性ＩｎＰ基板５２バッファ層５３チャネル層（吸収層）５４バリア層５５表面ピンニング領域５６コンタクト層５７ソース電極５８ドレイン電極５９プレーナドープ６０ゲート電極６１表面ピンニング領域７１半絶縁性ＩｎＰ基板７２バッファ層７３チャネル層（吸収層）７４バリア層７６コンタクト層７７ソース電極７８ドレイン電極８０ゲート電極８１表面ピンニング領域８２ＩｎＰエッチング停止層１０１基板１０２チャネル層・吸収層１０３バリア層１０４ソース電極１０５ドレイン電極１０６ゲート電極

Claims

【特許請求の範囲】

【請求項１】半導体基板（１）と、その上に不純物をドープしない第１の半導体層であるバ
ッファ層（２）と、その上に所定の波長の光を吸収し、且つバッファ層
（２）対して伝導帯エネルギーが電子を閉じこめるのに
十分に小さい、不純物をドープしない第２の半導体層で
あるチャネル層（吸収層）（３）と、その上にチャネル層（吸収層）（３）に対して伝導帯エ
ネルギーが電子の浸入を抑制するのに十分なほど高く、
且つホールの浸入を容易にするのに十分なほど価電子帯
のエネルギー差が小さいか又は価電子帯エネルギーがチ
ャネル層（吸収層）（３）よりも高い材料で構成され
た、少なくとも一部ｎ型ドープされた第３の半導体層で
あるバリア層（４）と、このバリア層（４）の表面にオーミック接触を形成する
ソース電極（５）及びドレイン電極（６）と、それら電極の間の少なくとも一部のバリア層（４）の表
面近傍にキャリア電子が存在しない程度のエネルギーに
フェルミ準位が固定されている表面ピンニング領域
（７）とから構成されていることを特徴とする光電気変
換素子。
【請求項２】半導体基板（１）と、その上に不純物をドープしない第１の半導体層であるバ
ッファ層（２）と、その上に所定の波長の光を吸収し、且つ第１の半導体層
に対して伝導帯エネルギーが電子を閉じこめるのに十分
に小さい、不純物をドープしない第２の半導体層である
チャネル層（吸収層）（３）と、その上にチャネル層（吸収層）（３）に対して伝導帯エ
ネルギーが電子の浸入を抑制するのに十分なほど高く、
且つホールの浸入を容易にするのに十分なほど価電子帯
のエネルギー差が小さいか又は価電子帯エネルギーがチ
ャネル層（吸収層）（３）よりも高い材料で構成され
た、少なくとも一部ｎ型ドープされた第３の半導体層で
あるバリア層（４）と、このバリア層（４）の表面にオーミック接触を形成する
ソース電極（５）及びドレイン電極（６）と、それら電極の間にバリア層（４）表面に接するショット
キ−接合を形成するゲート電極（８）と、それぞれソース電極（５）・ゲート電極（８）間、ゲー
ト電極（８）・ドレイン電極（６）間の少なくとも一部
のバリア層（４）の表面近傍にキャリア電子が存在しな
い程度のエネルギーにフェルミ準位が固定されている表
面ピンニング領域（７）とから構成されていることを特
徴とする光電気変換素子。