JP2001110932A - 配線基板及びこれを用いた電子部品の実装方法 - Google Patents

配線基板及びこれを用いた電子部品の実装方法

Info

Publication number
JP2001110932A
JP2001110932A JP28516399A JP28516399A JP2001110932A JP 2001110932 A JP2001110932 A JP 2001110932A JP 28516399 A JP28516399 A JP 28516399A JP 28516399 A JP28516399 A JP 28516399A JP 2001110932 A JP2001110932 A JP 2001110932A
Authority
JP
Japan
Prior art keywords
electronic component
electrode
wiring board
electrodes
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28516399A
Other languages
English (en)
Inventor
Yoshikatsu Ishida
喜勝 石田
Toshihiro Hachiya
登志広 八矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28516399A priority Critical patent/JP2001110932A/ja
Publication of JP2001110932A publication Critical patent/JP2001110932A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】基板に搭載した部品(ベアチップ)を除去して
新品と交換する際、他の搭載された部品と基板組立品を
そのまま再利用するような配線基板及び電子部品の実装
方法を提供すること。 【解決手段】電子部品を配線基板上に搭載し、電子部品
の電極と接続可能な複数の第1電極部と、第1電極部を
包囲し第1電極部の各々に接続する複数の第2電極部と
を有する構成とした。そして、電子部品の電極を配線基
板上の第1電極にワイヤボンディングした後、該電子部
品を除去し再度他の電子部品を搭載する際は、配線基板
上の第2電極に接続するようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子等のベ
アチップ又は封止パッケージなどの電子部品を搭載し交
換する際、これらと好適に電気的接続するための配線基
板及びこれを用いた電子部品の実装方法に関する。
【0002】
【従来の技術】配線基板上に半導体素子等のチップを搭
載し配線基板上に設けた電極パッド部との間をボンディ
ングワイヤ等により電気的に接続する際、ベアチップ実
装によれば封止用パッケージ品よりも狭いスペースで配
線基板上に搭載できるメリットがあり、配線基板の小型
化に有効であり一般に用いられている。且つ、半導体素
子等のベアチップを封止用パッケージに装着しない為に
部品価格が安くなるメリットがある。半導体素子のチッ
プをボンディングワイヤ等により配線基板上に実装する
方法は、例えば特開平7−326708号公報に記載さ
れている。
【0003】
【発明が解決しようとする課題】従来のボンディングワ
イヤの電極パッドのみを具備した配線基板においては、
ベアチップの性能不良等に基づくベアチップの交換にお
いてはチップコーティング剤の除去、ボンディングワイ
ヤの除去、ベアチップの除去等の作業を行い、且つ除去
後、配線基板のボンディング剤をきれいに除去しないと
再使用ができない。又、作業時間が多大にかかり、除去
作業によってはボンディングワイヤの配線基板上のパッ
ド部分が剥がれたりして、ベアチップ以外の部品を搭載
した配線基板組立品を使用不能にしてしまう。又、ワイ
ヤボンディング用パッドが剥がれてしまったならば、そ
のために配線基板と組立途中のベアチップも使用できな
くなってしまう。
【0004】本発明の目的は、ベアチップを除去し新品
と交換する際、他の部品を搭載した基板組立品を再利用
することができるような配線基板及び電子部品の実装方
法を提供することにある。これによりコスト低減と、面
倒な補修をしなくて良いので組立工数の低減を図ること
である。
【0005】
【課題を解決するための手段】本発明の配線基板は、電
子部品を基板上に搭載し、電子部品の電極と接続可能な
複数の第1電極部と、第1電極部を包囲し第1電極部の
各々に接続し、かつ基板外部と接続可能な複数の第2電
極部とを有する構成とした。そして、電子部品の電極を
配線基板上の第1電極にワイヤボンディングした後該電
子部品を除去し、再度他の電子部品を搭載する際は、他
の電子部品の電極を配線基板上の第2電極に接続するよ
うにした。これによりベアチップなどの電子部品を交換
する必要が生じた場合に、配線基板を再利用できる。
【0006】
【発明の実施の形態】以下、本発明の実施例を図1、図
2により説明する。
【0007】図1は、本発明による配線基板に電子部品
を実装した一実施例を示す平面図(a)と側面図(b)
である。配線基板1上に、半導体素子(ベアチップ)2
を接着剤によりダイボンディングする。半導体素子2に
設けられたパッド3と、配線基板1上に設けられた第1
の電極パッド5を、ボンディングワイヤ4により接続す
ることにより電気的導通を行う。さらに該第1の電極を
包囲する第2の電極パッド6を設け、第1の電極パッド
5と第2の電極パッド6は接続パターン7によりに接続
する。第2の電極パッド6は、配線パターン9により基
板外の他の電気部品(図示せず)に電気的な導通をして
いる。又、このワイヤボンディングされた半導体素子
(ベアチップ)2は、保護のため封止樹脂8によりコー
ティングされている。
【0008】ここで、ボンディングワイヤ4の一部又は
全部が不良で接続し直す必要が生じた場合、配線基板1
上側の第1の電極パッド5の代用として第2の電極パッ
ド6を用いて、ボンディングワイヤ4’(鎖線で示す)
を張り直しすることができる。
【0009】また、電子部品(ベアチップ)が不良で、
新たな電子部品と交換する際にも、第1の電極パッド5
の代用として第2の電極パッド6を用いて、ボンディン
グワイヤ4’にて接続することができる。
【0010】図2は、本発明による配線基板に電子部品
を実装した他の実施例を示す平面図(a)と側面図
(b)である。これは、図1のベアチップ2の代わり
に、電子部品として、半導体素子等を封止した形状の封
止パッケージ10(鎖線表示)を搭載した状態を示して
いる。端子11は、封止パッケージ10の内部に封止し
た半導体素子等からの引出し端子である。封止パッケー
ジ10は半導体素子よりもサイズが大きく、配線基板1
上の第1の電極パッド5を覆いこれとは接続できない。
この場合には、端子11を、第2の電極パッド6と半田
付けにより接続する。又、第2の電極パッド6は配線パ
ターン9を介して基板外部の他の電気部品に電気的な導
通をしている。
【0011】
【発明の効果】本発明によれば、配線基板に搭載した半
導体素子(ベアチップ)及びボンディングワイヤを除去
して新品と交換する際、新たに設けた第2の電極を用い
て接続できるので、組立済み配線基板の再使用が可能に
なる。また、サイズの異なるベアチップ品と封止パッケ
ージ品との共用ができ、かつ第2の電極はワイヤボンデ
ィングパッドの予備パッドとしても使用できる。
【図面の簡単な説明】
【図1】本発明による配線基板に電子部品を実装した一
実施例を示す平面図(a)と側面図(b)である。
【図2】本発明による配線基板に電子部品を実装した他
の実施例を示す平面図(a)と側面図(b)である。
【符号の説明】
1…配線基板、2…電子部品(ベアチップ)、3…電子
部品のパッド、4…ボンディングワイヤ、4’…ボンデ
ィングワイヤ、5…第1の電極、6…第2の電極、7…
接続パターン、8…封止樹脂、9…配線パターン、10
…封止パッケージ、11…封止パッケージの端子。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E319 AA03 AB05 AC15 BB20 CC11 CD57

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】電子部品を基板上に搭載し、該電子部品の
    電極と接続可能な複数の第1電極部と、該第1の電極部
    を包囲し該第1電極部の各々に接続し、かつ基板外部と
    接続可能な複数の第2電極部とを有することを特徴とす
    る配線基板。
  2. 【請求項2】複数の第1電極と、これらを包囲し該第1
    電極部の各々に接続する複数の第2電極とを有する配線
    基板上に電子部品を搭載し、該電子部品の複数の電極の
    一部を該配線基板上の第1電極にワイヤボンディング
    し、該電子部品の電極の他部を該配線基板上の第2電極
    にワイヤボンディングすることを特徴とする電子部品の
    実装方法。
  3. 【請求項3】複数の第1電極と、これらを包囲し該第1
    電極部の各々に接続する複数の第2電極とを有する配線
    基板上に電子部品を搭載し、該電子部品の電極を該配線
    基板上の第1電極にワイヤボンディングした後該電子部
    品を除去し、再度他の電子部品を搭載する際は、該他の
    電子部品の電極を該配線基板上の第2電極に接続するこ
    とを特徴とする電子部品の実装方法。
  4. 【請求項4】複数の第1電極と、これらを包囲し該第1
    電極部の各々に接続する複数の第2電極とを有する配線
    基板上に電子部品を搭載し、該電子部品の電極を該配線
    基板上の電極と接続する際、該電子部品のサイズが小の
    場合は該配線基板上の第1電極を用い、該電子部品のサ
    イズが大の場合は該配線基板上の第2電極を用いて接続
    することを特徴とする電子部品の実装方法。
  5. 【請求項5】複数の第1電極と、これらを包囲し該第1
    電極部の各々に接続する複数の第2電極とを有する配線
    基板上に電子部品を搭載し、該電子部品がベアチップの
    場合は該ベアチップの電極を該配線基板上の第1電極に
    ワイヤボンディングし、該電子部品が封止パッケージ品
    の場合は該封止パッケージ品の電極を該配線基板上の第
    2電極に半田付けを行なって接続することを特徴とする
    電子部品の実装方法。
JP28516399A 1999-10-06 1999-10-06 配線基板及びこれを用いた電子部品の実装方法 Pending JP2001110932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28516399A JP2001110932A (ja) 1999-10-06 1999-10-06 配線基板及びこれを用いた電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28516399A JP2001110932A (ja) 1999-10-06 1999-10-06 配線基板及びこれを用いた電子部品の実装方法

Publications (1)

Publication Number Publication Date
JP2001110932A true JP2001110932A (ja) 2001-04-20

Family

ID=17687916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28516399A Pending JP2001110932A (ja) 1999-10-06 1999-10-06 配線基板及びこれを用いた電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP2001110932A (ja)

Similar Documents

Publication Publication Date Title
US5789816A (en) Multiple-chip integrated circuit package including a dummy chip
JPH08306723A (ja) 電子回路盤とその製造方法
EP0623954B1 (en) Molded plastic packaging of electronic devices
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
CN100435329C (zh) 微引线框封装及制造微引线框封装的方法
JPH088385A (ja) 樹脂封止型半導体装置
JPH0745778A (ja) リードフレーム及び半導体装置
JP2001110932A (ja) 配線基板及びこれを用いた電子部品の実装方法
KR20020085102A (ko) 칩 적층형 반도체 패키지
JPH04316897A (ja) Icカード
KR100388289B1 (ko) 볼 그리드 어레이 반도체 패키지용 정전 제거형 인쇄회로기판
CN214672613U (zh) 一种扇出型封装结构
JP2705468B2 (ja) 混成集積回路装置
CN220510008U (zh) 半导体器件和电子系统
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
KR100342812B1 (ko) 접지선및전원선을구비한에어리어어레이범프드반도체패키지
JP3340455B2 (ja) Oリングパッケージ
KR100203927B1 (ko) 파워 모듈의 제조방법
JP2004179300A (ja) 半導体装置およびその製造方法
US6190529B1 (en) Method for plating gold to bond leads on a semiconductor substrate
JP2542675B2 (ja) 半導体装置
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
CN113130472A (zh) 一种扇出型封装结构及封装方法
JP2643898B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR100342813B1 (ko) 접지선및전원선을갖는에어리어어레이범프드반도체패키지