JP2001110799A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法Info
- Publication number
- JP2001110799A JP2001110799A JP28347499A JP28347499A JP2001110799A JP 2001110799 A JP2001110799 A JP 2001110799A JP 28347499 A JP28347499 A JP 28347499A JP 28347499 A JP28347499 A JP 28347499A JP 2001110799 A JP2001110799 A JP 2001110799A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- glass particles
- glass
- semiconductor
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の小型化を保って安定した耐圧向
上を図ることが困難であった。 【解決手段】 ＰＮ接合１２を有するシリコン半導体基
体２に傾斜側面１１を形成する。エポキシ系樹脂１３と
負イオンを伴なったガラス粒子１４とを含むペースト状
保護材料を用意し、これを傾斜側面１１にスクリーン印
刷で塗布し、しかる後熱処理し、保護膜５を得る。
上を図ることが困難であった。 【解決手段】 ＰＮ接合１２を有するシリコン半導体基
体２に傾斜側面１１を形成する。エポキシ系樹脂１３と
負イオンを伴なったガラス粒子１４とを含むペースト状
保護材料を用意し、これを傾斜側面１１にスクリーン印
刷で塗布し、しかる後熱処理し、保護膜５を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子及びそ
の製造方法に関し、詳細には高耐圧化と微細化の両方を
高水準に達成することができる保護膜を備えた半導体素
子及びその製造方法に関する。
の製造方法に関し、詳細には高耐圧化と微細化の両方を
高水準に達成することができる保護膜を備えた半導体素
子及びその製造方法に関する。
【０００２】
【従来の技術】ダイオード、トランジスタ、サイリスタ
あるいはＩＣ等の半導体素子において、その表面を安定
化するために保護膜（パッシベーション膜）を形成する
ことは周知である。例えば、外周面を傾斜させた半導体
素子、即ちメサ構造あるいはベベル構造と呼ばれる半導
体素子のＰＮ接合が露出している傾斜面に、シリコン酸
化膜あるいはガラス膜等の保護膜が形成されている。な
お、一般的には、シリコン酸化膜よりもガラス膜の方が
優れていると考えられている。
あるいはＩＣ等の半導体素子において、その表面を安定
化するために保護膜（パッシベーション膜）を形成する
ことは周知である。例えば、外周面を傾斜させた半導体
素子、即ちメサ構造あるいはベベル構造と呼ばれる半導
体素子のＰＮ接合が露出している傾斜面に、シリコン酸
化膜あるいはガラス膜等の保護膜が形成されている。な
お、一般的には、シリコン酸化膜よりもガラス膜の方が
優れていると考えられている。
【０００３】
【発明が解決しようとする課題】しかしながら、ガラス
膜から構成される保護膜は、シリコン酸化膜等の熱酸化
膜から構成される保護膜に比べて、次のような問題点が
あった。即ち、１枚の半導体半導体ウエハから取り出す
半導体チップの個数を増加するためには、チップ相互間
の溝部分の幅を可能な限り狭く形成することが望まし
い。例えば、メサ型ダイオードにおいては、メサ構造を
形成する溝部分をできる限り幅狭に形成する必要があ
る。しかし、幅の狭い溝部分に電気泳動法等を用いてガ
ラス膜を良好に形成することは技術上困難である。従っ
て、ガラス膜から成る保護膜を良好に形成するために
は、溝部分の幅を極端に狭くできない。また、電気泳動
法等によって形成されるガラス膜は、半導体基体の一方
の主面から１０〜２０μｍ程度盛り上がって形成され、
半導体素子形成領域の上面側にも比較的広がり易いた
め、ガラス膜の形成後に電極などを微細に形成すること
が困難である。結果として半導体素子の小型化あるいは
１枚のウエハ当りのチップ個数の増大が困難であった。
ここで、ガラス膜の盛り上がりに伴なう問題点について
は、ガラス膜の形成を電極形成などを終えた最終のプロ
セスで行えば解決することができる。しかし、ガラス膜
を形成するために、半導体表面に付着させたガラス成分
（ガラス粉末）を融合させるために比較的高い温度の焼
成工程が必要になるため、電極形成後にガラス膜を形成
すると、この高温の熱処理によって金属電極が変形した
り、特性が劣化する等の問題が生じる。更に、ガラス膜
を形成するための電気泳動法等は、半導体の熱酸化工程
やスクリーン印刷工程などに比べて生産性が悪い。
膜から構成される保護膜は、シリコン酸化膜等の熱酸化
膜から構成される保護膜に比べて、次のような問題点が
あった。即ち、１枚の半導体半導体ウエハから取り出す
半導体チップの個数を増加するためには、チップ相互間
の溝部分の幅を可能な限り狭く形成することが望まし
い。例えば、メサ型ダイオードにおいては、メサ構造を
形成する溝部分をできる限り幅狭に形成する必要があ
る。しかし、幅の狭い溝部分に電気泳動法等を用いてガ
ラス膜を良好に形成することは技術上困難である。従っ
て、ガラス膜から成る保護膜を良好に形成するために
は、溝部分の幅を極端に狭くできない。また、電気泳動
法等によって形成されるガラス膜は、半導体基体の一方
の主面から１０〜２０μｍ程度盛り上がって形成され、
半導体素子形成領域の上面側にも比較的広がり易いた
め、ガラス膜の形成後に電極などを微細に形成すること
が困難である。結果として半導体素子の小型化あるいは
１枚のウエハ当りのチップ個数の増大が困難であった。
ここで、ガラス膜の盛り上がりに伴なう問題点について
は、ガラス膜の形成を電極形成などを終えた最終のプロ
セスで行えば解決することができる。しかし、ガラス膜
を形成するために、半導体表面に付着させたガラス成分
（ガラス粉末）を融合させるために比較的高い温度の焼
成工程が必要になるため、電極形成後にガラス膜を形成
すると、この高温の熱処理によって金属電極が変形した
り、特性が劣化する等の問題が生じる。更に、ガラス膜
を形成するための電気泳動法等は、半導体の熱酸化工程
やスクリーン印刷工程などに比べて生産性が悪い。
【０００４】そこで、本発明の目的は高耐圧化と小型化
との両方を達成することができる半導体素子及びその製
造方法を提供することにある。
との両方を達成することができる半導体素子及びその製
造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、半導体基体の表面に、
樹脂と負電荷又は負イオンを伴なったガラス粒子との混
合物から成る保護膜が形成されていることを特徴とする
半導体素子に係わるものである。
目的を達成するための本発明は、半導体基体の表面に、
樹脂と負電荷又は負イオンを伴なったガラス粒子との混
合物から成る保護膜が形成されていることを特徴とする
半導体素子に係わるものである。
【０００６】なお、請求項２に示すように、樹脂と負イ
オン又は負電荷を伴なったガラス粒子とを含むペースト
状保護材料を半導体基体に塗布し、熱処理することが望
ましい。
オン又は負電荷を伴なったガラス粒子とを含むペースト
状保護材料を半導体基体に塗布し、熱処理することが望
ましい。
【０００７】
【発明の効果】各請求項の発明によれば、ガラス粒子が
伴なっている負電荷又は負イオンが、半導体基体の表面
又は樹脂の可動性のプラスイオンを捕獲し、可動性のプ
ラスイオンの減少に寄与する。従って、可動性のプラス
イオンによる耐圧の不安定化を防止し、長時間にわたっ
て安定した耐圧を保つことができる。また、樹脂を併用
するので、微細な保護膜の形成が可能になり、半導体素
子の小型化を図ることができる。また、請求項２の方法
の発明によれば、ペースト状保護材料の塗布によって保
護膜を容易に形成することができ、且つ保護膜を微細に
形成することができる。
伴なっている負電荷又は負イオンが、半導体基体の表面
又は樹脂の可動性のプラスイオンを捕獲し、可動性のプ
ラスイオンの減少に寄与する。従って、可動性のプラス
イオンによる耐圧の不安定化を防止し、長時間にわたっ
て安定した耐圧を保つことができる。また、樹脂を併用
するので、微細な保護膜の形成が可能になり、半導体素
子の小型化を図ることができる。また、請求項２の方法
の発明によれば、ペースト状保護材料の塗布によって保
護膜を容易に形成することができ、且つ保護膜を微細に
形成することができる。
【０００８】
【実施形態及び実施例】次に、図１及び図２を参照して
本発明の実施形態及び実施例を説明する。
本発明の実施形態及び実施例を説明する。
【０００９】図１は本発明の実施例に係わる半導体素子
としてのダイオード１を示す。このダイオード１はシリ
コンから成る半導体基体２とアノード電極３とカソード
電極４と本発明に従う保護膜５とから成る。シリコン半
導体基体２は、Ｐ型半導体領域６とＮ-型半導体領域７
とＮ+型半導体領域８とから成る。金属から成るアノー
ド電極３は半導体基体２の一方の主面９即ちＰ型半導体
領域６にオーミック接触している。カソード電極４は半
導体基体２の他方の主面１０即ちＮ+型半導体領域８に
オーミック接触している。半導体基体２は傾斜側面１１
を有する。傾斜側面１１は一方の主面９から他方の主面
１０に向って末広がりに形成され、この傾斜側面１１に
半導体基体２のＰＮ接合１２の端が露出している。
としてのダイオード１を示す。このダイオード１はシリ
コンから成る半導体基体２とアノード電極３とカソード
電極４と本発明に従う保護膜５とから成る。シリコン半
導体基体２は、Ｐ型半導体領域６とＮ-型半導体領域７
とＮ+型半導体領域８とから成る。金属から成るアノー
ド電極３は半導体基体２の一方の主面９即ちＰ型半導体
領域６にオーミック接触している。カソード電極４は半
導体基体２の他方の主面１０即ちＮ+型半導体領域８に
オーミック接触している。半導体基体２は傾斜側面１１
を有する。傾斜側面１１は一方の主面９から他方の主面
１０に向って末広がりに形成され、この傾斜側面１１に
半導体基体２のＰＮ接合１２の端が露出している。
【００１０】本発明に従う絶縁性保護膜５は、絶縁性樹
脂１３と負イオンを伴なった多数のガラス粒子１４とか
ら成るパッシベーション膜であって、半導体基体２のＰ
Ｎ接合１２が露出している傾斜側面１１を覆うように設
けられ且つ一方の主面９に延在している。樹脂１３はエ
ポキシ系樹脂から成るが、ポリイミド樹脂、ポリアミド
樹脂等にすることもできる。ガラス粒子１４は平均粒径
が０．５μｍ〜４μｍの範囲に入るものであり、且つ例
えば塩素イオン等の負イオンを含むものである。このガ
ラス粒子１４として例えば、ＰｂＯ・ＳｉＯ2・Ａｌ2Ｏ
3ガラス、即ち鉛系ガラス、ＺｎＯ・ＳｉＯ2・Ｂ2Ｏ3ガ
ラス即ち亜鉛系ガラス等の粒子を使用することができ
る。負イオンは、ガラス粒子自体が負電荷を有するも
の、又は多数のガラス粒子の中にある割合で含まれる負
イオン粒子、又はガラス粒子の表面に付着した負イオン
である。樹脂１３とガラス粒子１４との好ましい重量比
は、 樹脂 １０％〜５０％、 ガラス粒子 ５０％〜９０％ である。
脂１３と負イオンを伴なった多数のガラス粒子１４とか
ら成るパッシベーション膜であって、半導体基体２のＰ
Ｎ接合１２が露出している傾斜側面１１を覆うように設
けられ且つ一方の主面９に延在している。樹脂１３はエ
ポキシ系樹脂から成るが、ポリイミド樹脂、ポリアミド
樹脂等にすることもできる。ガラス粒子１４は平均粒径
が０．５μｍ〜４μｍの範囲に入るものであり、且つ例
えば塩素イオン等の負イオンを含むものである。このガ
ラス粒子１４として例えば、ＰｂＯ・ＳｉＯ2・Ａｌ2Ｏ
3ガラス、即ち鉛系ガラス、ＺｎＯ・ＳｉＯ2・Ｂ2Ｏ3ガ
ラス即ち亜鉛系ガラス等の粒子を使用することができ
る。負イオンは、ガラス粒子自体が負電荷を有するも
の、又は多数のガラス粒子の中にある割合で含まれる負
イオン粒子、又はガラス粒子の表面に付着した負イオン
である。樹脂１３とガラス粒子１４との好ましい重量比
は、 樹脂 １０％〜５０％、 ガラス粒子 ５０％〜９０％ である。
【００１１】次に、図１のダイオードの製造方法を図２
を参照して説明する。まず、図２（Ａ）に示すＰ型半導
体領域６、Ｎ-型半導体領域７及びＮ+型半導体領域８を
有するシリコン半導体ウエハ２０を用意する。領域６、
７、８から選択された１つ又は２つを周知のエピタキシ
ャル成長技術又は不純物拡散技術で形成することができ
る。
を参照して説明する。まず、図２（Ａ）に示すＰ型半導
体領域６、Ｎ-型半導体領域７及びＮ+型半導体領域８を
有するシリコン半導体ウエハ２０を用意する。領域６、
７、８から選択された１つ又は２つを周知のエピタキシ
ャル成長技術又は不純物拡散技術で形成することができ
る。
【００１２】次に、図２（Ａ）の半導体ウエハ２０の表
面にマスク（図示せず）を形成し、このマスクを使用し
て半導体ウエハ２０を選択的にエッチングすることによ
って各半導体素子の側面に相当する部分をエツチングし
て図２（Ｂ）に示す断面形状Ｕ字状の溝２１を形成す
る。この溝２１は平面的に見て各半導体素子（ダイオー
ド）の形成領域を囲むようなパターンを有し、且つＰＮ
接合１２を露出させることができる深さを有する。図２
（Ｂ）の例では溝２１がＮ+型半導体領域８に至るよう
に形成されている。溝２１は複数の半導体素子形成領域
の相互間分離機能を有する他にメサ構造即ち傾斜側面１
１による耐圧向上機能を有し、半導体ウエハ２０の上面
から下面に向って先細に形成されている。
面にマスク（図示せず）を形成し、このマスクを使用し
て半導体ウエハ２０を選択的にエッチングすることによ
って各半導体素子の側面に相当する部分をエツチングし
て図２（Ｂ）に示す断面形状Ｕ字状の溝２１を形成す
る。この溝２１は平面的に見て各半導体素子（ダイオー
ド）の形成領域を囲むようなパターンを有し、且つＰＮ
接合１２を露出させることができる深さを有する。図２
（Ｂ）の例では溝２１がＮ+型半導体領域８に至るよう
に形成されている。溝２１は複数の半導体素子形成領域
の相互間分離機能を有する他にメサ構造即ち傾斜側面１
１による耐圧向上機能を有し、半導体ウエハ２０の上面
から下面に向って先細に形成されている。
【００１３】次に、エポキシ系樹脂とガラス粒子とペー
スト形成液体（ビヒクル）とから成るペースト状保護材
料を用意する。樹脂とガラス粒子との重量比は、図１の
保護膜５で説明した通りである。ガラス粒子の保護膜中
の含有率は、負の固定電荷による耐圧向上効果を安定し
て得るためには重量比で５０ｗｔ％以上とするのが好ま
しい。一方、ガラス粒子の含有率が高すぎると樹脂を含
むペースト状保護材料の流動性が低下して保護膜用塗布
層をスクリーン印刷方法などによって良好形成できなく
なるため、ガラス粒子の含有率（重量比）を９０ｗｔ％
以下とすることが好ましい。ガラス粒子は平均粒径１〜
２μｍのＰｂＯ・ＳｉＯ2・Ａｌ2Ｏ3ガラスの粒子であ
って、負イオンを有するものである。なお、ガラス粒子
の平均粒径は、負の固定電荷を含有させて耐圧向上効果
を安定して得られるためには０．５μｍ以上とするのが
好ましく、一方樹脂に含有してスクリーン印刷方法など
によって保護膜を良好に形成するためには４μｍ以下に
するのが好ましい。次に、ペースト状保護材料を周知の
スクリーン印刷方法を使用して図２（Ｃ）に示すように
半導体ウエハ２０の溝２１の中に選択的に塗布し、保護
材料塗布層５ａを形成する。保護材料塗布層５ａはペー
スト状物質のスクリーン印刷で形成するので、比較的幅
の狭い溝２１に容易且つ良好に形成することができる。
なお、塗布層５ａは溝２１に露出しているＰＮ接合２０
を覆うように形成し、且つウエハ２０の表面にアノード
電極３のための開口２２を有するように形成する。
スト形成液体（ビヒクル）とから成るペースト状保護材
料を用意する。樹脂とガラス粒子との重量比は、図１の
保護膜５で説明した通りである。ガラス粒子の保護膜中
の含有率は、負の固定電荷による耐圧向上効果を安定し
て得るためには重量比で５０ｗｔ％以上とするのが好ま
しい。一方、ガラス粒子の含有率が高すぎると樹脂を含
むペースト状保護材料の流動性が低下して保護膜用塗布
層をスクリーン印刷方法などによって良好形成できなく
なるため、ガラス粒子の含有率（重量比）を９０ｗｔ％
以下とすることが好ましい。ガラス粒子は平均粒径１〜
２μｍのＰｂＯ・ＳｉＯ2・Ａｌ2Ｏ3ガラスの粒子であ
って、負イオンを有するものである。なお、ガラス粒子
の平均粒径は、負の固定電荷を含有させて耐圧向上効果
を安定して得られるためには０．５μｍ以上とするのが
好ましく、一方樹脂に含有してスクリーン印刷方法など
によって保護膜を良好に形成するためには４μｍ以下に
するのが好ましい。次に、ペースト状保護材料を周知の
スクリーン印刷方法を使用して図２（Ｃ）に示すように
半導体ウエハ２０の溝２１の中に選択的に塗布し、保護
材料塗布層５ａを形成する。保護材料塗布層５ａはペー
スト状物質のスクリーン印刷で形成するので、比較的幅
の狭い溝２１に容易且つ良好に形成することができる。
なお、塗布層５ａは溝２１に露出しているＰＮ接合２０
を覆うように形成し、且つウエハ２０の表面にアノード
電極３のための開口２２を有するように形成する。
【００１４】次に、保護材料塗布層５ａに熱処理を施し
て図１に示した保護膜５を得る。この熱処理温度はエポ
キシ系樹脂の硬化温度以上且つガラス粒子の融点よりも
低い温度とする。
て図１に示した保護膜５を得る。この熱処理温度はエポ
キシ系樹脂の硬化温度以上且つガラス粒子の融点よりも
低い温度とする。
【００１５】次に、周知の真空蒸着技術等によって図１
に示したアノード電極３及びカソード電極４を形成し、
しかる後、溝２１の中心で半導体ウエハ２０を切断して
図１に示すダイオードを複数個得る。
に示したアノード電極３及びカソード電極４を形成し、
しかる後、溝２１の中心で半導体ウエハ２０を切断して
図１に示すダイオードを複数個得る。
【００１６】本実施例は次の作用効果を有する。 （１） 保護膜５中に含まれるガラス粒子１４が負の固
定電荷（例えば塩素イオンなど）を含有するため、保護
膜５が従来のガラス膜と同様に良好なパッシベーション
膜として機能して、耐圧向上効果が安定して得られる。
即ち、半導体基体２の表面や保護膜５中、あるいは保護
膜５を被覆する図示が省略されている樹脂封止体等には
可動性のプラスイオンが存在しており、これが耐圧向上
効果を安定に得るうえで妨げとなるが、本実施の形態で
は、ガラス粒子１４中に含まれる負の固定電荷が保護膜
５中あるいは半導体基体２の表面等に存在するプラスイ
オンを捕獲して、電気的可動イオンを実質的に減少させ
る。この結果、可動性のプラスイオンによる耐圧の不安
定化が防止されて、長期間にわたって耐圧向上効果が安
定して得られ、ダイオード素子の信頼性を高めることが
できる。 （２） １〜２μｍの粒径を有するガラス粒子を樹脂中
に重量比で５０ｗｔ％〜９０ｗｔ％含有するエポキシ系
樹脂は、スクリーン印刷方法によって塗布層５ａを容易
に形成することができ、比較的幅の狭い溝２１の中に良
好に印刷形成することができる。この結果、溝２１を比
較的幅狭に形成することができると共に、微細加工が良
好に行え、半導体素子の小型化が実現できる。 （３） 保護膜５をガラスの融点よりも低い温度で形成
できるので、製造プロセスの自由度が上がる。
定電荷（例えば塩素イオンなど）を含有するため、保護
膜５が従来のガラス膜と同様に良好なパッシベーション
膜として機能して、耐圧向上効果が安定して得られる。
即ち、半導体基体２の表面や保護膜５中、あるいは保護
膜５を被覆する図示が省略されている樹脂封止体等には
可動性のプラスイオンが存在しており、これが耐圧向上
効果を安定に得るうえで妨げとなるが、本実施の形態で
は、ガラス粒子１４中に含まれる負の固定電荷が保護膜
５中あるいは半導体基体２の表面等に存在するプラスイ
オンを捕獲して、電気的可動イオンを実質的に減少させ
る。この結果、可動性のプラスイオンによる耐圧の不安
定化が防止されて、長期間にわたって耐圧向上効果が安
定して得られ、ダイオード素子の信頼性を高めることが
できる。 （２） １〜２μｍの粒径を有するガラス粒子を樹脂中
に重量比で５０ｗｔ％〜９０ｗｔ％含有するエポキシ系
樹脂は、スクリーン印刷方法によって塗布層５ａを容易
に形成することができ、比較的幅の狭い溝２１の中に良
好に印刷形成することができる。この結果、溝２１を比
較的幅狭に形成することができると共に、微細加工が良
好に行え、半導体素子の小型化が実現できる。 （３） 保護膜５をガラスの融点よりも低い温度で形成
できるので、製造プロセスの自由度が上がる。
【００１７】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 実施例では溝２１をメサ構造半導体のメサ溝部
分として構成したが、溝２１を半導体集積回路の素子間
分離用の溝などとして構成することもできる。また、ト
ランジスタ、サイリスタ等にも本発明を適用することが
できる。 （２） 実施例ではガラス粒子の中に負の固定電荷を含
有する例を示したが、ガラス粒子の表面に負の固定電荷
を形成することもできる。例えば、塩素イオンなどの負
イオンをガラス粒子の表面に付着させてもよい。 （３） 負の固定電荷としては、塩素イオン以外の種々
のイオンを使用することができる。 （４） 保護膜用塗布層５ａをスクリーン印刷方法以外
の周知のスピンコート方法等を用いて生産性良く形成し
てもよい。 （５） 保護膜５は比較的低温で形成できるので、保護
膜５の形成を電極３、４の形成後に行うこともできる。
この場合であっても、電極３、４の特性劣化が少ない。 （６） 実施例では、ＳｉＯ2にＡｌ、Ｐｂを混ぜるこ
とによって負電荷を有するガラスを得ているが、この代
わりに、有機基を含むＳｉＯ2ガラス等に電子線を照射
して負電荷を有するガラスを得ることができる。
く、例えば次の変形が可能なものである。 （１） 実施例では溝２１をメサ構造半導体のメサ溝部
分として構成したが、溝２１を半導体集積回路の素子間
分離用の溝などとして構成することもできる。また、ト
ランジスタ、サイリスタ等にも本発明を適用することが
できる。 （２） 実施例ではガラス粒子の中に負の固定電荷を含
有する例を示したが、ガラス粒子の表面に負の固定電荷
を形成することもできる。例えば、塩素イオンなどの負
イオンをガラス粒子の表面に付着させてもよい。 （３） 負の固定電荷としては、塩素イオン以外の種々
のイオンを使用することができる。 （４） 保護膜用塗布層５ａをスクリーン印刷方法以外
の周知のスピンコート方法等を用いて生産性良く形成し
てもよい。 （５） 保護膜５は比較的低温で形成できるので、保護
膜５の形成を電極３、４の形成後に行うこともできる。
この場合であっても、電極３、４の特性劣化が少ない。 （６） 実施例では、ＳｉＯ2にＡｌ、Ｐｂを混ぜるこ
とによって負電荷を有するガラスを得ているが、この代
わりに、有機基を含むＳｉＯ2ガラス等に電子線を照射
して負電荷を有するガラスを得ることができる。
【図１】本発明の実施例に係わるダイオードを示す断面
図である。
図である。
【図２】図１のダイオードの各製造工程の状態を示す断
面図である。
面図である。
２ シリコン半導体基体 ３ アノード電極 ４ カソード電極 ５ 保護膜 １３ 樹脂 １４ ガラス粒子
Claims (2)
- 【請求項１】 半導体基体の表面に、樹脂と負電荷又は
負イオンを伴なったガラス粒子との混合物から成る保護
膜が形成されていることを特徴とする半導体素子。 - 【請求項２】 樹脂と負電荷又は負イオンを伴なったガ
ラス粒子とを含むペースト状保護材料を半導体基体の表
面に塗布する工程と、 前記半導体基体に塗布された前記ペースト状保護材料に
熱処理を施して保護膜を得る工程とを有する半導体素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28347499A JP2001110799A (ja) | 1999-10-04 | 1999-10-04 | 半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28347499A JP2001110799A (ja) | 1999-10-04 | 1999-10-04 | 半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001110799A true JP2001110799A (ja) | 2001-04-20 |
Family
ID=17666025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28347499A Pending JP2001110799A (ja) | 1999-10-04 | 1999-10-04 | 半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001110799A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353227A (ja) * | 2001-05-28 | 2002-12-06 | Sanken Electric Co Ltd | 半導体素子 |
| WO2003077306A1 (fr) * | 2002-03-08 | 2003-09-18 | Sankan Electric Co., Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| CN100466295C (zh) * | 2004-02-16 | 2009-03-04 | 罗姆股份有限公司 | 台面型半导体装置的制造方法 |
| JP2009302222A (ja) * | 2008-06-12 | 2009-12-24 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| EP2239774A1 (de) | 2009-04-11 | 2010-10-13 | SEMIKRON Elektronik GmbH & Co. KG | Leistungshalbleiterbauelement mit einer Randpassivierung und Verfahren zu dessen Herstellung |
-
1999
- 1999-10-04 JP JP28347499A patent/JP2001110799A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353227A (ja) * | 2001-05-28 | 2002-12-06 | Sanken Electric Co Ltd | 半導体素子 |
| WO2003077306A1 (fr) * | 2002-03-08 | 2003-09-18 | Sankan Electric Co., Ltd. | Dispositif a semi-conducteur et son procede de fabrication |
| CN100466295C (zh) * | 2004-02-16 | 2009-03-04 | 罗姆股份有限公司 | 台面型半导体装置的制造方法 |
| JP2009302222A (ja) * | 2008-06-12 | 2009-12-24 | Sanyo Electric Co Ltd | メサ型半導体装置及びその製造方法 |
| EP2239774A1 (de) | 2009-04-11 | 2010-10-13 | SEMIKRON Elektronik GmbH & Co. KG | Leistungshalbleiterbauelement mit einer Randpassivierung und Verfahren zu dessen Herstellung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11869961B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US6373076B1 (en) | Passivated silicon carbide devices with low leakage current and method of fabricating | |
| US8822316B2 (en) | Method for manufacturing semiconductor device including an inverted region formed by doping second conductive type impurities into diffusion region of a first conductive type | |
| US6229196B1 (en) | Semiconductor device and fabrication method thereof | |
| JPS6325509B2 (ja) | ||
| TW202221927A (zh) | 用於功率半導體元件之高壓終端結構及其製造方法 | |
| US10707302B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US4484214A (en) | pn Junction device with glass moats and a channel stopper region of greater depth than the base pn junction depth | |
| US10050133B2 (en) | Application of thin insulating film layer in semiconductor device and method of manufacturing semiconductor device | |
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| JP2001110799A (ja) | 半導体素子及びその製造方法 | |
| JP2003069045A (ja) | 半導体装置 | |
| JP2004303927A (ja) | 半導体素子 | |
| JP2014187192A (ja) | 半導体装置 | |
| US4096521A (en) | Protective coating for high voltage devices | |
| JP3300530B2 (ja) | メサ型半導体装置の製造方法 | |
| WO2024057654A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| EP0082224B1 (en) | Semiconductor device passivated with glass material | |
| JP7417497B2 (ja) | 半導体装置及びその製造方法 | |
| TWI650818B (zh) | 半導體裝置的製造方法及半導體裝置 | |
| JP2005333147A (ja) | 半導体装置およびその製造方法 | |
| JP2003338590A (ja) | 半導体素子及びその製造方法 | |
| JP2003086582A (ja) | 半導体素子の保護膜形成方法 | |
| JP2008187060A (ja) | メサ型半導体素子とその製造方法 | |
| CN115810662A (zh) | 半导体装置 |