CN100466295C - 台面型半导体装置的制造方法 - Google Patents

台面型半导体装置的制造方法 Download PDF

Info

Publication number
CN100466295C
CN100466295C CNB2005100079974A CN200510007997A CN100466295C CN 100466295 C CN100466295 C CN 100466295C CN B2005100079974 A CNB2005100079974 A CN B2005100079974A CN 200510007997 A CN200510007997 A CN 200510007997A CN 100466295 C CN100466295 C CN 100466295C
Authority
CN
China
Prior art keywords
semiconductor
metal film
film
recess
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100079974A
Other languages
English (en)
Other versions
CN1658374A (zh
Inventor
根木龙一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004038177A priority Critical patent/JP3767864B2/ja
Priority to JP2004038177 priority
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1658374A publication Critical patent/CN1658374A/zh
Application granted granted Critical
Publication of CN100466295C publication Critical patent/CN100466295C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3178Coating or filling in grooves made in the semiconductor body
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种台面型半导体装置的制造方法,通过在半导体晶片(1)上至少形成1个pn结而形成元件,通过蚀刻该元件的周围而形成凹部(8),在凹部的表面形成绝缘膜(5),在半导体晶片表面的半导体层(4)及绝缘膜(5)的表面上利用溅射法或真空蒸镀法形成金属膜(6a)。然后,通过实施热处理,提高半导体层和金属膜的密合性,并通过向半导体晶片的表面喷射高压水,有选择地去除绝缘膜上的金属膜。另外,通过切断凹部下的半导体晶片,形成台面型半导体装置的芯片。结果,能够在台面型半导体装置的表面上均匀形成未在绝缘膜上形成的电极。

Description

台面型半导体装置的制造方法
技术领域
本发明涉及一种在台面型半导体装置的表面上形成作为电极的金属 膜布线图案的半导体装置的制造方法,具体涉及能够以均匀的膜厚度形成 金属膜布线图案的半导体装置的制造方法。
背景技术
在以往的台面型(Mesa型)半导体装置中,已知的有以下形成金属膜 布线图案的方法,即,当在其表面上形成电极用的金属膜布线图案的情况 下,利用电镀法在所要求的部位形成金属膜,或利用溅射法或真空蒸镀法 全面设置金属膜,然后,利用光刻工序,形成图案,并仅在要求的部位残
留金属膜。
例如可采用以下方法,如图3A所示,通过在n形半导体基板21上设 置p形层22,形成pn结,在将形成有pn结的半导体晶片分割成颗粒块的 部分上形成凹部,在其凹部内,设置Si02膜的成膜或通过涂布、烧结玻璃 浆而形成的钝化膜等绝缘膜23,然后通过在形成凹部侧的半导体层22的 表面及半导体基板21的背面上,利用电镀法等形成金属膜,从而形成两 电极24、 25。在此种情况下,表面侧的电极24,不仅在半导体层的表面 .上,而且也在绝缘膜23上产生金属镀膜的塌边,因此存在容易产生杂散 电容的增加或在台面侧面产生静电破坏的问题。为解决如此的问题,也采 用利用光刻胶在半导体层22的表面上形成开口部,仅在该开口部内用电 镀法等形成电极24的方法(例如,参照特开平1一232719号公报)。
此外,还可以采用以下方法,即,如图3B所示,与上述例同样,利
用电镀法等,在形成pn结的半导体晶片的表面及背面的整体面上成膜金 属膜24、 25,然后在半导体层22的表面上设置未图示的抗蚀膜而形成图 案,用金属膜24、半导体层22及半导体基板21的一部分,在分割成颗粒
块的部分上形成凹部而形成台面形状,通过在该凹部内涂布、烧结玻璃浆
等,形成绝缘膜23 (例如,参照特开昭56—58232号公报)。
如上所述,当在形成有凹部的半导体晶片的表面上形成电极的情况 下,如果在绝缘膜的未形成半导体层的表面上直接形成电极,则存在电极 的金属膜在绝缘膜上产生塌边,容易产生杂散电容的增加或静电破坏的问 题,而假设全面地设置抗蚀膜,仅对凹部以外的半导体层上幵口,并仅在 所要求的区域通过电镀形成电极,则由于形成凹部的半导体晶片容易产生 弯曲,而且由凹部使表面的凹凸明显,因此存在难形成精密的图案,不能 仅在所要求的范围形成电极的问题。在形成该凹部、设置绝缘膜后,通过 形成抗蚀膜的图案,仅在所要求的范围形成金属膜(电极)的方法,不局 限于电镀法,在利用溅射法或真空蒸镀法成膜形成图案的情况下,也产生 同样的问题。
此外,在将金属膜成膜在所述的半导体晶片的表面的整个面上,然后 形成凹部,形成绝缘膜的方法中,在形成高耐压用的厚的绝缘膜时,需要 涂布、烧结玻璃浆,而由于烧结温度达到600〜80(TC的范围,因此作为电 极材料,必须采用可耐烧结时的温度的材料,不能采用通常的铝等,因此 该方法存在材料被制约的问题。
另外,如果利用电镀法成膜,则因搅拌镀液形成的液流而在晶片中央 部和端部侧产生镀膜生长率的偏差,或者因电极与晶片中心部的一点接触 而产生基于与电极之间的距离有差异而使镀膜生长率产生偏差,或者在晶 片背面存在图案异常等等不良的情况下,由于在异常点电流集中,产生镀 膜生长率的偏差,所以存在晶片面内的金属膜厚度的均匀性差,VF (顺时 针方向电压降)特性等电特性变差的问题。
发明内容
本发明是鉴于以上的事实而提出的,其目的在于提供一种台面型半导 体装置的制造方法,为制造台面型半导体装置,在半导体晶片的形成有用
于将其分割成颗粒块的凹部的半导体层表面上,仅在未形成绝缘膜的部分 按均匀的厚度设置金属膜,从而形成电极。
本发明的台面型半导体装置的制造方法,其特征是:(a)通过在半导
体晶片上至少形成1个pn结而形成元件;(b)通过蚀刻所述元件的周围而 形成凹部,进而形成台面部;(c)在所述凹部的表面上形成绝缘膜;(d)在 所述半导体晶片表面的半导体层及所述绝缘膜的表面上,形成金属膜;(e) 通过实施热处理,继而通过向所述半导体晶片的表面喷射0.5~1.5MPa的 高压水,去除所述绝缘膜上的所有金属膜;(f)切断所述凹部下的所述半 导体晶片。
通过用溅射法或真空蒸镀法形成所述金属膜,能够形成厚度非常均匀 的金属膜。
优选以下方式,即,通过以0.5〜1.5MPa的压力进行所述高压水的喷 射,基于金属膜和半导体层及金属膜和绝缘膜的密合力的差,只剥离去除 绝缘膜上的金属膜,同时不剥离半导体层上的金属膜而保持原状。
如果采用本发明,由于对绝缘膜上的金属膜,不是通过图案形成再蚀 刻的方式去除,而是通过全面喷射高压水而进行了去除,因此即使因形成 凹部而使晶片表面的凹凸明显,也能够有选择地、非常髙精度地去除金属 膜,而且无绝缘膜的半导体层表面的金属膜无任何剥离,能够直接作为电 极利用,并能够仅在半导体层表面上非常高精度地且膜厚均匀地形成电 极。此外,通过利用溅射法或真空蒸镀法形成金属膜,能够得到电极膜的 厚度非常均匀的、Vp特性等电特性也非常好的半导体装置。
附图说明
图1A〜图1F是表示本发明的制造方法的一实施方式的制造工序的图。
图2是表示用于图1E的喷射高压水的工序的一例装置的图。 图3A和图3B是表示以往的台面型半导体装置的例子的图。 具体实施方式
下面,参照附图,说明本发明的半导体装置的制造方法。如图1A〜 图1F中本发明的一实施方式的工序说明图所示,本发明的半导体装置的 制造方法的特征在于:通过在半导体晶片1上至少形成1个pn结而形成 元件,并通过蚀刻该元件的周围而形成凹部8,另外,在凹部8的表面上 形成绝缘膜5,在半导体晶片1表面的半导体层4及绝缘膜5的表面上,
利用溅射法或真空蒸镀法形成金属膜6a,然后,通过实施热处理,提高半 导体层4和金属膜6a的密合性,再通过向半导体晶片1的表面喷射高压 水,利用其冲击力,有选择地去除绝缘膜5上的金属膜,然后,通过切断 凹部8的下面的半导体晶片1,形成台面型形状的半导体装置。下面,具 体详细介绍。
首先,如图1A所示,通过在半导体晶片1上至少形成1个pn结,形 成元件。图1A〜图1F所示的例子,是台面型的二极管的例子,例如通过 在由硅构成的n+形的半导体基板2的表面上,外延生长n形的半导体层3 及p形的半导体层4而形成pn结,并由此形成二极管。但是,也不限定 于此例,也可以通过直接在半导体基板2上扩散等,导入杂质,形成pn 结,形成二极管,此外,也可以不是二极管,即可以是晶体管或晶闸管等 形成台面型形状的半导体装置。此外,半导体基板也不局限于硅,也可以 是GaAs等化合物半导体。
下面,如图1B所示,通过在元件的周围,蚀刻将由半导体晶片l分 割成各颗粒块的部分,形成凹部8。该蚀刻例如可采用以下方式,即,在 半导体层4的整个面上设置抗蚀膜,利用光刻技术对蚀刻的部分进行开口 而形成掩模9,接着,利用例如氟酸和硝酸的混合液等蚀刻液,从由掩模 9露出的半导体层4的表面开始,蚀刻到超过pn结的部分,然后去除掩模 9。结果,形成p形半导体层4以台面型形状突出的结构。
接着,如图1C所示,在凹部8的表面上形成绝缘膜5。该绝缘膜5 例如可通过以下方式形成,即,在凹部内涂布以在有机溶剂中悬浮有玻璃 粉末的方式形成的玻璃浆,进行600〜80(TC左右、60〜90分钟左右的烧 结处理,最终形成。此外还可以采用以下方法形成绝缘膜5, S卩,以原状 残留在形成上述凹部时的掩模9,并利用例如CVD法等在其全面成膜形 成&02膜等,然后与掩模9一同去除凹部以外的Si02膜,最终形成。
然后,如图1D所示,利用溅射法或真空蒸镀法等,在半导体晶片1 表面的半导体层4及绝缘膜5的表面上,形成金属膜6a。例如,以A1或 Ag作为溅射靶,并利用通常的溅射法,使Al或Ag飞溅,从而在半导体 晶片1表面的整个面上,成膜形成0.5〜3um左右的厚度金属膜6a。也可 以不用溅射法,而利用真空蒸镀法也能够同样形成。此后,翻转半导体晶
片l,在半导体基板2的背面,同样成膜0.5〜3nm的厚度范围金属膜, 形成背面侧的电极7。另外,半导体基板2背面的电极7,也可以不用溅 射法或真空蒸镀法,而可以用电镀法形成。
然后,进行热处理。通过实施热处理,能够提高半导体层4和金属膜 6a的密合性。接着,如图1E所示,通过对半导体晶片表面喷射高压水, 有选择地去除绝缘膜5上的金属膜6a。具体是,通过在真空中,进行400〜 500°C、 30〜90分钟的热处理,使半导体层4和金属膜6a的接合面硅化物 化,提高密合性。另一方面,由于绝缘膜5和金属膜6a不反应,因此即 使进行热处理,绝缘膜5上的金属膜6a也不能提高密合性。
然后,在图2所示的高压水喷射装置的晶片吸附载物台11上,设置 半导体晶片1。高压水喷射装置具有以下结构,即,具备未图示的旋转机 构,并例如以向图2箭头A所示的方向旋转的方式设置晶片吸附载物台 11,而且在该晶片吸附载物台11的上方,在晶片吸附载物台11的表面上 以朝前端部的方式设置高压喷嘴12,并以高压喷射从未图示的水源供给的 水。在晶片吸附载物台ll上,还设有可喷吹干燥氮的N2喷嘴13。
在如此的装置的晶片吸附载物台11上,以形成凹部5的一侧的面作 为处理面的方式固定半导体晶片1,使晶片吸附载物台ll旋转,并且,使 高压喷嘴12在水平面内移动,同时以不遍及半导体晶片1整个表面的方 式喷射高压水,利用其冲击力,去除金属膜6a的密合性差的部分,即去 有选择地除绝缘膜5上的金属膜6a,从而仅在半导体层4的表面上形成电 极6。通过将此时的高压水的压力设定在0.5〜1.5MPa的范围,能够有选 择地只剥离绝缘膜5上的金属膜6a,而对半导体层4上的金属膜6a无任 何影响,从而有选择地剥离金属膜6a。 B卩,本发明人为有选择地剥离金属 膜6a,进行了深入研究,结果发现,如果压力过小,就不能充分剥离绝缘 膜5上的金属膜6a,此外,如果压力过大,由于半导体晶片容易受到裂纹、 破损等损伤,或产生半导体层4和金属膜6a的剥离等,因此通过在上述 的压力范围喷射高压水,能够有选择地只剥离绝缘膜5上的金属膜6a,而 对半导体层4上的金属膜6a无任何影响。在有选择地去除金属膜6a后, 用纯水净化,利用N2喷嘴13喷吹N2气体,使半导体晶片l干燥。
然后,通过切断凹部下的半导体晶片l,如图1F所示,分割成台面型
半导体装置的各颗粒块,得到本发明的半导体装置。此时一般利用切块机 进行切断,但也可以用其它方法切断。
综上所述,根据本发明,能够在不采用光刻工序的情况下,有选择地 剥离去除形成在整个表面上的金属膜,从而作为电极可仅在需要的部分上 形成金属膜。因此,在即使为形成台面型由在半导体晶片表面上形成凹部 而使表面的凹凸变得明显、或者通过烧结由玻璃等构成的绝缘膜而使半导 体晶片上产生弯曲,从而不能在晶片表面形成精细的抗蚀膜图案的情况 下,也能够非常正确地有选择地去除在整个面成膜的金属膜上的不需要的 部分。而且,由于不需要光刻工序,因此也就不需要进行作为光刻工序必 要的工序(涂布抗蚀剂一曝光一显影一烧制一金属蚀刻一去除抗蚀剂)的 处理,从而能够用非常少的工序,按正确的图案形成电极,因此能够非常 廉价地制造。另外,由于利用溅射法或真空蒸镀法成膜金属膜,因此能够 以非常均匀的厚度形成。结果,不会出现当金属膜厚度不均的情况下容易 发生的电极剥离或密合不良、VF (顺时针方向电压降)等现象如此的问题, 从而得到高特性的半导体装置。

Claims (8)

1. 一种台面型半导体装置的制造方法,其特征是:(a)通过在半导体晶片上至少形成1个pn结而形成元件;(b)通过蚀刻所述元件的周围而形成凹部,进而形成台面部;(c)在所述凹部的表面上形成绝缘膜;(d)在所述半导体晶片的表面的半导体层及所述绝缘膜的表面上,形成金属膜;(e)通过实施热处理,提高所述半导体层和所述金属膜的密合性,继而通过在维持所述半导体层和所述金属膜之间的密合性的同时向所述半导体晶片的表面喷射具有将所述绝缘膜上的所述金属膜剥离的0.5~1.5MPa压力的高压水,去除所述绝缘膜上的所有金属膜;(f)切断所述凹部下面的所述半导体晶片。
2. 如权利要求1所述的台面型半导体装置的制造方法,其特征是:通过在所述凹部内涂布将玻璃粉末悬浮在有机溶剂中的玻璃浆,进行600〜 S0(TC、 60〜90分钟的烧结处理,形成所述绝缘膜。
3. 如权利要求1所述的台面型半导体装置的制造方法,其特征是:所 述绝缘膜的形成采用以下方式,即,通过直接残留形成所述凹部时的掩模, 并利用CVD法全面地成膜绝缘膜后,通过去除所述掩模而去除所述凹部 内以外的绝缘膜。
4. 如权利要求1所述的台面型半导体装置的制造方法,其特征是:利 用溅射法或真空蒸镀法,进行所述金属膜的形成。
5. 如权利要求4所述的台面型半导体装置的制造方法,其特征是:以 0.5〜3nm的厚度,形成所述金属膜。
6. 如权利要求l所述的台面型半导体装置的制造方法,其特征是:以 在400〜50(TC加热30〜90分钟的方式,进行所述(e)工序的热处理。
7. 如权利要求1所述的台面型半导体装置的制造方法,其特征是:一 边在水平面内移动高压喷嘴, 一边在所述半导体晶片表面的整个面上以不 遍及所述半导体晶片的整个面的方式进行所述高压水的喷射。
8. 如权利要求1所述的台面型半导体装置的制造方法,其特征是:在 所述(e)工序中去除金属膜后,用纯水净化,喷吹N2气体,使所述半导体 晶片干燥。
CNB2005100079974A 2004-02-16 2005-02-16 台面型半导体装置的制造方法 Expired - Fee Related CN100466295C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004038177A JP3767864B2 (ja) 2004-02-16 2004-02-16 メサ型半導体装置の製法
JP2004038177 2004-02-16

Publications (2)

Publication Number Publication Date
CN1658374A CN1658374A (zh) 2005-08-24
CN100466295C true CN100466295C (zh) 2009-03-04

Family

ID=34836299

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100079974A Expired - Fee Related CN100466295C (zh) 2004-02-16 2005-02-16 台面型半导体装置的制造方法

Country Status (5)

Country Link
US (1) US7192848B2 (zh)
JP (1) JP3767864B2 (zh)
KR (1) KR20060041961A (zh)
CN (1) CN100466295C (zh)
TW (1) TWI357660B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007043963A1 (en) * 2005-10-13 2007-04-19 Silex Microsystems Ab Fabrication of inlet and outlet connections for microfluidic chips
WO2007074108A1 (en) * 2005-12-28 2007-07-05 Basf Se Process for production of a water-absorbing material
CN100414685C (zh) * 2006-08-28 2008-08-27 汤庆敏 一种半导体器件芯片穿通隔离区及pn结的制造工艺
JP2010021532A (ja) * 2008-06-12 2010-01-28 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
JP2009302222A (ja) * 2008-06-12 2009-12-24 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
CN104064533A (zh) * 2014-07-03 2014-09-24 江苏东光微电子股份有限公司 一种双面半导体器件的qfn封装结构及方法
CN112103197B (zh) * 2020-11-09 2021-02-09 浙江里阳半导体有限公司 半导体分立器件的制造方法及其钝化装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179794A (en) * 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices
JPH01196867A (en) * 1988-02-02 1989-08-08 Fuji Electric Co Ltd Manufacture of schottky barrier semiconductor device
JPH1012897A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd ガラス被覆半導体装置及びその製造方法
JP2001110799A (ja) * 1999-10-04 2001-04-20 Sanken Electric Co Ltd 半導体素子及びその製造方法
CN1440061A (zh) * 2003-03-26 2003-09-03 中国电子科技集团公司第五十五研究所 射频台式硅二极管电泳沉积玻璃钝化共形膜制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658232A (en) 1979-10-16 1981-05-21 Mitsubishi Electric Corp Manufacture of semiconductor device
JP2717166B2 (ja) 1988-03-14 1998-02-18 新日本無線株式会社 半導体装置の製造方法
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
KR100314133B1 (ko) * 1999-11-26 2001-11-15 윤종용 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179794A (en) * 1975-07-23 1979-12-25 Nippon Gakki Seizo Kabushiki Kaisha Process of manufacturing semiconductor devices
JPH01196867A (en) * 1988-02-02 1989-08-08 Fuji Electric Co Ltd Manufacture of schottky barrier semiconductor device
JPH1012897A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd ガラス被覆半導体装置及びその製造方法
JP2001110799A (ja) * 1999-10-04 2001-04-20 Sanken Electric Co Ltd 半導体素子及びその製造方法
CN1440061A (zh) * 2003-03-26 2003-09-03 中国电子科技集团公司第五十五研究所 射频台式硅二极管电泳沉积玻璃钝化共形膜制备方法

Also Published As

Publication number Publication date
CN1658374A (zh) 2005-08-24
JP2005229035A (ja) 2005-08-25
TW200534483A (en) 2005-10-16
JP3767864B2 (ja) 2006-04-19
KR20060041961A (ko) 2006-05-12
US7192848B2 (en) 2007-03-20
US20050181580A1 (en) 2005-08-18
TWI357660B (en) 2012-02-01

Similar Documents

Publication Publication Date Title
CN100466295C (zh) 台面型半导体装置的制造方法
CN102412199B (zh) 薄膜电路装置和电子设备
KR20010007482A (ko) 반도체의 구리 상호 연결 배선 패시베이팅 방법
KR20090105775A (ko) 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물
JP2019096738A (ja) 素子チップの製造方法
US3519504A (en) Method for etching silicon nitride films with sharp edge definition
CN102637587B (zh) 用于半导体制造设备的清洗设备、清洗半导体制造设备的方法以及制造半导体器件的方法
JPH05102107A (ja) 半導体装置の製造方法
US4965173A (en) Metallizing process and structure for semiconductor devices
KR20100138864A (ko) 표면 처리 방법, 샤워 헤드부, 처리 용기 및 이들을 이용한 처리 장치
JP2006156772A (ja) 半導体装置およびその製造方法
US8420550B2 (en) Method for cleaning backside etch during manufacture of integrated circuits
CN103000482B (zh) 蚀刻方法和装置
DE102017112644A1 (de) Plasma-zerteilen von siliziumcarbid
CN109494150B (zh) 碳化硅高温退火表面保护的制作方法及碳化硅功率器件
KR100490843B1 (ko) 반도체 소자의 제조방법
US11075086B1 (en) Method for etching deep, high-aspect ratio features into silicon carbide and gallium nitride
KR100641480B1 (ko) 반도체 기판의 폴리머 제거방법
US20200294791A1 (en) Element chip manufacturing method
JP2018026560A (ja) シリコン部品を調整するための方法
KR100866495B1 (ko) 플라즈마를 이용한 건식 식각 방법
US7205243B2 (en) Process for producing a mask on a substrate
KR100329787B1 (ko) 반도체 소자의 감광막 제거방법
KR20120071488A (ko) 반도체 기판의 후면 비아홀 형성 방법
JP3870469B2 (ja) 成膜前処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20200216