JP2001110774A - 半導体素子の作製方法 - Google Patents

Abstract

(57)【要約】 【課題】半導体基板全域に渡って設計値通りの素子パタ
ーンを形成し、良好な歩留りを有する半導体素子の作製
方法を提供する。 【解決手段】 基板１上に形成された半導体薄膜にフォ
トレジストパターン２を形成し、ウエットエッチング液
を用いてフォトレジストパターン２で覆われた以外の基
板１をエッチングして複数の素子パターン３を形成後、
素子パターン３間をダイシングして半導体素子４を作製
する半導体素子の作製方法において、フォトレジストパ
ターン２の形状を基板１の中心部で設計値通りとし、基
板１の中心部から周辺部に向かって徐々に大きくする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】半導体レーザや発光ダイオー
ド等の半導体素子の作製方法に関する。

【０００２】

【従来技術】半導体素子は、フォトリソグラフィ法とエ
ッチング法を用いて、半導体基板上に素子パターンを形
成し、この素子パターンを切断することによって作製さ
れる。以下に、従来の半導体素子の作製方法について図
４を用いて説明する。図４は、従来の半導体素子の作製
方法を示す図であり、（Ａ）はフォトレジストパターン
を形成する工程の平面図、（Ｂ）は（Ａ）のＭＭ断面
図、（Ｃ）は素子パターンを形成する工程の断面図であ
る。図４（Ａ）及び（Ｂ）に示すように、半導体薄膜が
形成された半導体基板１上にフォトレジストを塗布し、
フォトリソグラフィ法を用いてフォトレジストパターン
２を形成する。次に、硫酸系エッチング液等のエッチン
グ液を用いて、フォトレジストパターン２から露出した
半導体基板１を所定深さまでエッチングする。この後、
図４（Ｃ）に示すように、フォトレジストパターン２を
除去して複数の素子パターン３を形成する。更に、複数
の素子パターン３をダイシングして、半導体素子を作製
する。

【０００３】

【発明の解決しようとする課題】しかしながら、従来の
半導体素子の作製方法には以下の問題を生じていた。一
般的にエッチングのメカニズムは、半導体基板１が所定
深さまでエッチングされ、このエッチングされた半導体
基板１部分がエッチング液中に拡散して、新しい半導体
基板１面が露出してエッチングされることによって行わ
れる。言い換えると、前記エッチングされた半導体基板
１部分がエッチング液中に拡散しないで、半導体基板１
上に残っている場合には、所定の形状を得ることができ
ない。また、このエッチングは、半導体基板１表面に垂
直方向と側面方向の２方向から行われる。

【０００４】半導体基板１のエッチングされた部分は、
半導体基板１の周辺部では、エッチング液中に拡散しや
すいのに対して、その中央部では、各素子パターン３に
囲まれているので、エッチング液中に拡散しにくい。こ
のため、半導体基板１の周辺部は、その中心部に比較し
て、新しい半導体基板１のエッチング面が次々と露出す
るので、そのエッチングレートが早くなる。この結果、
図５（Ａ）及び（Ｂ）に示すように、素子パターン３の
形状は、その周辺部の方が中心部よりも小さくなる。こ
こで、図５は、素子パターンの面内分布を示す図であ
り、（Ａ）は平面図、（Ｂ）は（Ａ）のＭＭ断面図であ
る。

【０００５】このことから、半導体基板１の中心部にお
ける素子パターン３形状を設計通りの形状に合わせる
と、周辺部ではそれよりも小さい形状となる。従って、
半導体基板１全体に渡って、設計値通りの素子パターン
３の形状を得ることができなかった。

【０００６】このため、半導体素子の歩留まりが低かっ
た。そこで、本発明は上記した問題を解消するためにな
されたもので、半導体基板全域に渡って設計値通りの素
子パターンを形成し、良好な歩留りを有する半導体素子
の作製方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明の半導体素子の作
製方法に係わる第１の発明は、基板上に形成された半導
体薄膜にフォトレジストパターンを形成し、ウエットエ
ッチング液を用いて前記フォトレジストパターンで覆わ
れた以外の前記基板をエッチングして複数の素子パター
ンを形成後、前記素子パターン間をダイシングして半導
体素子を作製する半導体素子の作製方法において、前記
フォトレジストパターンの形状を前記基板の中心部で設
計値通りとし、前記基板の中心部から周辺部に向かって
徐々に大きくしたことを特徴とする。また、第２の発明
としては、請求項１記載の半導体素子の作製方法におい
て、前記基板は、その直径が２インチ以上であることを
特徴とする。

【０００８】

【発明の実施の形態】以下、本発明の実施形態の半導体
素子の作製方法について、図１乃至図３を参照しながら
説明する。なお、従来例と同じ構成部分には同一符号を
用い、説明を省略する。図１は、本発明の実施形態のフ
ォトレジストパターンを形成する工程を示す図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＭＭ断面図である。
図２は、本発明の実施形態の素子パターンを形成する工
程を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）の
ＭＭ断面図である。図３は、本発明の実施形態により作
製された半導体素子を示す図である。

【０００９】（フォトレジストパターン形成工程）まず
始めに、図１（Ａ）及び（Ｂ）に示すように、半導体薄
膜が形成された半導体基板１上にフォトレジストを塗布
し、フォトリソグラフィ法により半導体基板１上に形成
されるフォトレジストパターン２の形状を中心部では設
計値通りにし、この中心部から周辺部に向かって除々に
大きくし、この周辺部では前記中心部に形成されている
フォトレジストパターン２の端から１０μｍ〜２０μｍ
だけ大きくする。このようなフォトレジストパターン２
の形状は、図示しないフォトマスクを用いて以下のよう
にして形成される。まずは、フォトレジストパターン２
を形成するための図示しないフォトマスクを作製する。
このフォトマスクは、中心部では設計値通りにし、この
中心部から周辺部に向かって除々に大きくし、半導体基
板１の端に相当する部分で前記中心部に形成されている
マスクパターンの端から１０μｍ〜２０μｍだけ大きく
なるようにして作製する。次に、前記フォトマスクの中
心部をフォトレジストが塗布された半導体基板１の中心
部に位置合わせを行ない、前記フォトマスク上から露光
を行なった後、現像を行って、フォトレジストパターン
２を形成する。なお、一般的に、半導体基板１の大きさ
としては、半導体素子を作製するのに歩留まり等を考慮
して、その直径が２インチか３インチもののが用いられ
る。

【００１０】これは、以下の理由による。通常、半導体
基板のエッチング液としては、硫酸系エッチング液、燐
酸系エッチング液及びアンモニア系エッチング液のいず
れかが用いられるが、これらにより直径２インチの半導
体基板をエッチングする場合には、その周辺部での側面
方向からのエッチング量は、中心部での側面方向よりも
１０μｍ〜１３μｍ程度大きくなることが知られてい
る。また、直径３インチの半導体基板の場合には、その
周辺部での側面方向からのエッチング量は、中心部での
側面方向よりも１０μｍ〜１７μｍ程度大きくなること
が知られている。

【００１１】このことを考慮して、フォトレジストパタ
ーン２の形状を半導体基板１の中心部で設計値通りと
し、この中心部から周辺部に向かって徐々に大きくし、
前記周辺部に形成されるフォトレジストパターン２の形
状を前記中心部に形成されているフォトレジストパター
ン２の形状の端から１０μｍ〜２０μｍだけ大きくなる
ようにすれば、後述する素子パターン３が設計値通りに
形成されることになる。

【００１２】（素子パターン形成工程）この後、図２
（Ａ）及び（Ｂ）に示すように、硫酸系エッチング液
（例えば、硫酸：過酸化水素水：水＝３：１：１）を用
いて、フォトレジストパターン２で覆われた以外の半導
体基板１をエッチングし、フォトレジストパターン２を
除去して、複数の素子パターン３を形成する。前述した
ように、硫酸系エッチング液の代わりに燐酸系エッチン
グ液（例えば、燐酸：過酸化水素水＝３：１）やアンモ
ニア系エッチング液（例えば、アンモニア水：過酸化水
素水＝３：１）を用いることもできる。更に、図３に示
すように複数の素子パターン３をダイシングして半導体
素子４を作製する。

【００１３】このように、フォトレジストパターン２の
形状を半導体基板１の中心部で設計値通りとし、半導体
基板１の中心部から周辺部に向かって徐々に大きくして
あるので、前記周辺部での側面方向からのエッチング量
が前記中心部よりも大きくなっても半導体基板全域に渡
って設計値通りの素子パターンを形成することができ
る。この結果、素子パターン３間をダイシングして得ら
れた半導体素子４の歩留まりが向上する。なお、半導体
基板の大きさが直径３インチ以上の場合も同様の効果が
得られる。

【００１４】

【発明の効果】本発明の半導体素子の作製方法によれ
ば、フォトレジストパターンの形状を基板の中心部で設
計値通りとし、前記基板の中心部から周辺部に向かって
徐々に大きくしたので、前記周辺部での側面方向からの
エッチング量が前記中心部よりも大きくなっても半導体
基板全域に渡って設計値通りの素子パターンを形成する
ことができる。この結果、前記素子パターン間をダイシ
ングして得られた半導体素子の歩留まりが向上する。

【図面の簡単な説明】

【図１】本発明の実施形態のフォトレジストパターンを
形成する工程を示す図であり、（Ａ）は平面図、（Ｂ）
は（Ａ）のＭＭ断面図である。

【図２】本発明の実施形態の素子パターンを形成する工
程を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）の
ＭＭ断面図である。

【図３】本発明の実施形態により作製された半導体素子
を示す図である。

【図４】半導体素子の作製方法を示す図であり、（Ａ）
はフォトレジストパターンを形成する工程の平面図、
（Ｂ）は（Ａ）のＭＭ断面図、（Ｃ）は素子パターンを
形成する工程の断面図である。

【図５】素子パターンの面内分布を示す図であり、
（Ａ）は平面図、（Ｂ）は（Ａ）のＭＭ断面図である。

【符号の説明】

１…半導体基板（基板）、２…フォトレジストパター
ン、３…素子パターン、４…半導体素子

Claims (2)

【特許請求の範囲】
1. 【請求項１】基板上に形成された半導体薄膜にフォトレ
   ジストパターンを形成し、ウエットエッチング液を用い
   て前記フォトレジストパターンで覆われた以外の前記基
   板をエッチングして複数の素子パターンを形成後、前記
   素子パターン間をダイシングして半導体素子を作製する
   半導体素子の作製方法において、 前記フォトレジストパターンの形状を前記基板の中心部
   で設計値通りとし、前記基板の中心部から周辺部に向か
   って徐々に大きくしたことを特徴とする半導体素子の作
   製方法。
2. 【請求項２】前記基板は、その直径が２インチ以上であ
   ることを特徴とする請求項１記載の半導体素子の作製方
   法。