JP2001108770A - 電波時計 - Google Patents

Abstract

(57)【要約】 【課題】 標準電波の受信開始から時刻修正までの時間
の短縮および受信回数を減らすことのできる電波時計を
提供する。 【解決手段】 標準電波を受信する受信回路１０、受信
回路１０からのタイムコードをサンプリングし、その立
ち上がりエッジを検出して１秒信号を生成する他、タイ
ムコードに基づいて分、時、パリティ、その他のデータ
をデコードする信号検出部２１、リングバッファメモリ
５５、信号検出回路２１からの各データをリングバッフ
ァメモリ５５に記憶させた後、分および時のパリティを
計算し、この計算値とリングバッファメモリ５５に記憶
されているパリティデータとを比較し、一致するときに
前記タイムコードの正常を判定する制御部５２、基準信
号を分周して時間表示を行い、その表示内容を制御回路
５２からの信号に基づいて修正する時計部３０を備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電波時計に関し、
詳しくは、標準電波を受信して得られたデータに基づい
て時刻等の修正を行う電波時計に関する。

【０００２】

【従来の技術】日本においては、時刻コードを重畳した
長波帯の標準電波が送信されている。標準電波は、４０
ｋＨｚの周波数を用い、６０秒を１サイクルとして１月
１日からの累積日数、時、分の時刻等のデータをバイナ
リコードで送信している。１ヘルツの矩形パルスにより
１ビットが形成され、異なるパルス幅によってデータの
内容が設定されている。この標準電波を受信し、その受
信結果に基づいて正しい時間を表示（または指示）する
ように時刻修正を行い、正しい時刻を表示できるように
した電波時計が市販されている。

【０００３】図５は、従来の電波時計の構成を示す。

【０００４】従来の電波時計は、４０ｋＨ受信回路１
０、この４０ｋＨ受信回路１０に接続された時間データ
デコード回路２０、時間データデコード回路２０に接続
された時計回路３０、およびアンテナ４０を備えて構成
されている。

【０００５】４０ｋＨ受信回路１０は、アンテナ４０で
受信した電波を増幅する増幅器１１、増幅器１１で増幅
された信号を検波する検波器１２、検波器１２で検波さ
れた信号からＴＴＬレベルのタイムコードＴＣ（１秒単
位で送られて来る信号で、立ち上がりが時計の時間の１
秒の開始に相当する）を復調する復調器１３より構成さ
れる。また、時間データデコード回路２０は、４０ｋＨ
受信回路１０からのタイムコードＴＣから規準１秒信号
とデータ信号を分離する信号検出回路２１、制御回路２
２、バッファメモリ２３を備えて構成されている。さら
に、時計回路３０は、３２７６８Ｈｚの周波数の信号を
発振する発振器３１、発振器３１の発振周波数を分周し
て１秒のタイミングを得る分周器３２、分周出力をカウ
ントして時、分、秒を得る時分秒カウンタ３３、および
カウント結果を表示する時間表示器３４を備えて構成さ
れたクォーツ時計になっている。

【０００６】次に、図５の構成の電波時計の動作につい
て説明する。

【０００７】４０ｋＨ受信回路１０は、電波時計の電源
スイッチを入れたとき、電池ボックスに電池を入れたと
き、またはリセットが行われたときに動作を開始する。
増幅器１１で増幅された受信信号は検波器１２で検波の
後、復調器１３によりタイムコードＴＣが復調される。
タイムコードＴＣは、電波の受信強度が十分に大きく、
ノイズの影響を受けない状態のときには正常に復調さ
れ、電波が弱いときまたは外来ノイズ等が発生している
ときには、ノイズが混入する。

【０００８】次に、時間データデコード回路２０につい
て説明する。復調器１３から出力されるタイムコードＴ
Ｃは、時間データデコード回路２０の信号検出回路２１
に入力される。信号検出回路２１はタイムコードＴＣを
サンプリングし、立上りエッジを検出して秒信号を生成
すると同時に、タイムコードＴＣからデータ信号をデコ
ードする。信号検出回路２１は、タイムコードＴＣの立
上りエッジを検出した際、以下に示す判定を行い、制御
回路２２へ出力する。 （１）０．８秒±５ｍ秒間ハイレベルになった後、０．
２秒±５ｍ秒間ローレベルが連続したときには、「０」
の判定。 （２）０．５秒±５ｍ秒間ハイレベルになった後、０．
５秒±５ｍ秒間ローレベルが連続したときには、「１」
の判定。 （３）０．２秒±５ｍ秒間ハイレベルになった後、０．
８秒±５ｍ秒間ローレベルが連続したときには、「ポジ
ション（Ｐ）」の判定。 （４）前のデータが「ポジション（Ｐ）」で、かつ、現
在のデータも０．２秒±５ｍ秒間ハイレベルで、ついで
０．８秒±５ｍ秒間ローレベルが連続していれば、「マ
ーカー（Ｍ）」の判定。 （５）上記（１）〜（４）以外のとき、および１秒±１
０ｍ秒以内に次の立上りエッジを検出できなかったとき
には、「エラー」の判定。

【０００９】制御回路２２は、信号検出回路２１からの
データをバッファメモリ２３に格納し、メモリアドレス
ポインタを＋１する。エラーのときにはメモリアドレス
ポインタを０にし、最初の立上りエッジを検出する状態
に戻る。また、バッファメモリ２３にデータを格納する
とき、「マーカー（Ｍ）」データを検出する。この状態
を最初に検出した時に、メモリアドレスをマーカーアド
レスポインタに記憶する。さらに、バッファメモリ２３
にデータを格納し、その個数が「マーカー（Ｍ）」デー
タを含めて１２０個になると、２分間連続したタイムコ
ードＴＣを得る。途中でエラーになれば、マーカーアド
レスポインタをクリアし、メモリアドレスポインタを０
にし、最初の立上りエッジを検出する状態に戻る。

【００１０】バッファメモリ２３に連続した２分間のタ
イムコードＴＣが格納されると、バッファメモリ２３か
ら、１分目と、２分目のタイムコードＴＣのデータが取
り出される。この時、マーカーアドレスポインタのアド
レスは一定ではないので、マーカーアドレスポインタに
記憶しているアドレスをベースとし、タイムコードＴＣ
の秒の位置をオフセットとする。ベースとオフセットを
加算することにより、１分目の分、時、パリティＰＡ
１，ＰＡ２のデータをバッファメモリ２３から取り出す
ことができる。２分目のデータも、マーカーアドレスポ
インタに記憶しているアドレスに６０を足したものをベ
ースにすることにより、同様に取り出すことができる。

【００１１】１分目と、２分目のタイムコードＴＣデー
タを比較し、分、時、ＰＡ１，ＰＡ２、のデータ以外が
同じであることを確認し、かつ、分と時のデータが２分
目は１分目に＋１分されていることを確認する。かつ、
分と時のデータから各々パリティを計算し、１分目と２
分目のＰＡ１、ＰＡ２の値と同じか否かを確認する。全
てＯＫであれば受信したタイムコードＴＣは正当と見な
す。タイムコードＴＣが正当な場合、前記２分目のタイ
ムコードＴＣに＋１分した「分」、「時」のデータを用
意し、次の秒信と同時に時計回路の表示を修正する。

【００１２】次に、時計回路３０について説明する。

【００１３】発振回路を内蔵した発振器３１は、３２７
６８Ｈｚの周波数を発振する。この３２７６８Ｈｚの信
号を分周器３２で分周し、１秒の信号（秒信号）を生成
する。秒信号は時分秒カウンタ３３に入力され、時刻表
示信号が生成される。また、時分秒カウンタ３３は、時
間データデコード回路２０からの指示により、時分秒の
データを修正し、これを時間表示器３４に表示させる。

【００１４】ここで電波時計の時問修正動作について説
明する。時間データデコード回路２０の制御回路２２に
より、毎正時に電波を１回受信し、内蔵の時計を修正表
示することにより、表示時刻の誤差をなくする。１回の
受信は、最低タイムコードＴＣ２個分（連続した２分
間）で、正しいタイムコードＴＣが連続して受信できる
まで受信を続ける。最長１０分間（予め組み込まれた時
間）受信を続けるが、正しいタイムコードＴＣが得られ
なければ、時刻表示の修正は行わない。そして、内蔵の
時計の次の正時に再度受信を行う。このとき、正しいタ
イムコードＴＣを受信できた場合、内蔵の時計の時刻を
修正する。

【００１５】また、標準電波にノイズが乗った状態で受
信された場合、時刻修正が行えなかったり、誤った時刻
修正が行われることになる。そこで、１サイクル以上連
続して受信できなかった場合を受信エラーと見なして再
受信を行う。また、２サイクル（２分間）の連続受信を
行って前後の２つのサイクルを比較検査し、電波受信の
信頼性のチェックを行っている。更に、００秒から受信
できないときには、最大１８０秒（３分間）の連続受信
を行っている。

【００１６】

【発明が解決しようとする課題】しかし、従来の電波時
計によると、２サイクル（２分間）を連続受信し、前後
のサイクルを比較検査して受信データの正否を判定し、
更に、標準電波にノイズが乗った状態で受信されるなど
して、０秒から受信できないときには最大１８０秒（３
分間）の連続受信が必要になる。このため、時刻修正ま
でに時間を要するほか、再受信の回数も多くなる。

【００１７】したがって、本発明の目的は、標準電波の
受信開始から時刻修正までの時間の短縮および受信回数
を減らすことのできる電波時計を提供することにある。

【００１８】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、標準電波を受信してタイムコードを生成
する受信回路と、前記受信回路からの前記タイムコード
をサンプリングし、そのサンプリング結果に基づいて１
秒信号、および分データ、時データ、パリティデータ等
の時刻修正データを出力する信号検出部と、所定の記憶
容量を持って前記時刻修正データをストアするメモリ
と、前記信号検出部からの前記時刻修正データを前記メ
モリに記憶させた後、分および時のパリティを計算し、
この計算結果と前記メモリに記憶されている前記パリテ
ィデータとを比較し、一致するときに前記タイムコード
の正常を判定する制御部と、所定の周波数の基準信号を
発振させ、前記基準信号を分周した信号に基づいて時間
表示を行い、その表示内容を前記制御部からの情報に基
づいて修正する時計部を備えることを特徴とする電波時
計を提供する。

【００１９】この構成によれば、受信された標準電波か
ら受信回路でタイムコードが復調され、信号検出回路に
より各種のデータがデコードされる。得られたデータは
制御部を介してメモリに記憶される。時刻修正データが
格納されると、分および時のそれぞれについてパリティ
計算が行われ、その結果とメモリに記憶されているパリ
ティデータとの比較が行われ、一致したときに受信した
タイムコードがノイズ等の影響を受けていない正常なも
のと判定する。したがって、１サイクル分を連続に受信
出来なかった場合でも、分および時のデータとパリティ
データを用いて時刻修正を行うことができるので、時刻
修正までの時間および受信回数を短くすることができ
る。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００２１】図１は本発明による電波時計の構成を示
す。なお、図１においては、図５に示したものと同一で
あるものには、同一引用数字を用いている。

【００２２】本発明の電波時計は、４０ｋＨ受信回路１
０、この４０ｋＨ受信回路１０に接続された時間データ
デコード回路５０、時間データデコード回路５０に接続
された時計回路３０、およびアンテナ４０を備えて構成
されている。

【００２３】図５の従来構成で説明したように、４０ｋ
Ｈ受信回路１０は、増幅器１１、検波器１２、復調器１
３により構成される。また、時計回路３０は、発振器３
１、分周器３２、時分秒カウンタ３３、および時間表示
器３４により構成されている。

【００２４】時間データデコード回路５０は、４０ｋＨ
受信回路１０からのタイムコードＴＣから規準１秒信号
（以下、１秒信号という）とデータ信号を出力する信号
検出回路２１、カウンタメモリ５１、信号検出回路２１
からの各信号を処理する制御回路５２、制御回路５２内
に設けられた比較判定部５３、同じく制御回路５２内に
設けられたパリティ計算部５４、制御回路５２を通して
データの書き込み／読み出しが行われるリングバッファ
メモリ５５を備えて構成されている。

【００２５】図２は４０ｋＨ受信回路１０により生成さ
れたタイムコードＴＣのフォーマットを示す。０秒から
６０秒までの期間に、分データ、時間データ、通算日デ
ータ、パリティデータ、予備ビット、年データ、曜日デ
ータ等が連続に送られてくる。

【００２６】次に、図１の構成の各ブロックについて説
明する。４０ｋＨ受信回路１０および時計回路３０の構
成については、図５で説明した通りであるので説明を省
略し、ここでは時間データデコード回路５０についての
み説明する。

【００２７】時間データデコード回路５０において、信
号検出回路２１は復調器１３から入力されたタイムコー
ドＴＣをサンプリングし、その立上りエッジを検出する
ことにより１秒信号を生成する。同時に、タイムコード
ＴＣからデータ信号をデコードする。信号検出回路２１
は、立上りエッジを検出したとき、〔０００７〕で説明
した条件に応じたデータ信号を生成する。

【００２８】上記の各信号は、信号検出回路２１から制
御回路５２へ伝送される。タイムコードＴＣのサンプリ
ングの際、１秒±１０ｍ秒以内に次の立上りエッジを検
出できないときには、信号検出回路２１は制御回路５２
に受信エラーを伝達し、立上りエッジを検出する最初の
状態に戻る。データ「０」，「１」、または、「ポジシ
ョン（Ｐ）」を検出したとき、その１秒のサンプリング
位置のカウンタの値をカウンタメモリ５１に記憶してお
き、次のＴＣの立上りエッジを検出できないときには、
カウンタメモリ５１に記憶しておいた１秒を１秒信号に
用いる。

【００２９】制御回路５２は、信号検出回路２１のデー
タを信号検出回路２１の１秒信号に同期してリングバッ
ファメモリ５５に書き込みを行う。エラーのときも同様
にデータ「エラー（Ｅ）」をリングバッファメモリ５５
に書き込む。リングバッファメモリ５５は、６０個の格
納領域をアドレス０からアドレス５９に割り当てる。リ
ングバッファメモリ５５のアドレス０にデータが書き込
まれると、次に、リングバッファメモリ５５はアドレス
１からアドレス５９のデータを１つ上の格納領域にシフ
トする。そして、アドレス０のデータはアドレス５９に
シフトする。

【００３０】リングバッファメモリ５５にデータを書き
込む時、「マーカー（Ｍ）」データが検出される。「マ
ーカー（Ｍ）」データを検出した時には、リングバッフ
ァメモリ５５にデータを書き込んでいるため、分デー
タ、時データ、およびパリティＰＡ１，ＰＡ２のデータ
のアドレスは決まっている。したがって、制御回路５２
はこれらのデータを参照できる。制御回路５２は分と時
のデータに「エラー（Ｅ）」がないことを判定すると、
パリティ計算を開始し、分データと時データが正しいか
否かを判定する。タイムコードＴＣがノイズ等の影響を
受けないで正常であれば、そのタイムコードＴＣに＋１
分した分データと時データに基づいて、時計回路３０の
表示内容を修正する。

【００３１】パリティ計算の結果、分データと時データ
が正しくないとき、３９秒後のＰＡ２までのデータがリ
ングバッファメモリ５５に格納されるまで待機する。リ
ングバッファメモリ５５上では、前回と３９秒ずれた位
置に分データ、時データ、およびＰＡ１，ＰＡ２データ
が格納されている。この段階で、制御回路５２はリング
バッファメモリ５５内のデータを参照することができ
る。制御回路５２は、分と時のデータに「エラー
（Ｅ）」が無いことを確認してパリティ計算を行い、分
データと時データが正しいか否かを判定する。タイムコ
ードＴＣが正当な場合、そのタイムコードＴＣの分デー
タおよび時データに基づいて、時計回路３０で次に表示
する内容を修正する。

【００３２】以上のように、タイムコードＴＣの時デー
タ、分データ、パリティ（ＰＡ）データ以外のデータが
受信できなかった場合でも、分と時の時刻データを修正
できる。さらに、タイムコードＴＣのデータを通常の電
波時計より短時間（最小３９秒）の受信により、時刻を
修正することができる。

【００３３】図３は、分データ、時データ、パリティデ
ータが正常な場合のリングバッファメモリ５５の記憶内
容およびパリティチエックの計算例を示す。

【００３４】周波数が４０ｋＨｚの長波標準電波（ＪＪ
Ｙ）においては、時間データと分データのパリティデー
タが送信されている。時間データ６ビットおよび分デー
タ７ビットの偶数パリティをそれぞれパリティＰＡ１，
ＰＡ２の１ビットで表している。以下にパリティ計算部
５４による計算方法を説明する。

【００３５】ＰＡ１＝（時２０＋時１０＋時８＋時４＋
時２＋時１）ｍｏｄ２ ＰＡ２＝（分４０＋分２０＋分１０＋分８＋分４＋分２
＋分１）ｍｏｄ２ （ｍｏｄ２は、２で除算した余りであり、その値は１ま
たは０） １７時２５分を例にすると、１７時は、 時２０＝０、時１０＝１、時８＝０、時４＝１、時２＝
１、時１＝１ ０＋１＋０＋１＋１＋１＝４ ４÷２の余りは０となる。したがって、ＰＡ１＝０とな
る。一方、リングバッファメモリ５５に格納されている
パリティＰＡ１は００ｈ（＝０）であり、パリティ計算
値の０に一致する。したがって、時のデータは正しく受
信されたものと判定される。

【００３６】次に、２５分は、分４０＝０、分２０＝
１、分１０＝０、分８＝０、分４＝１、分２＝０、分１
＝１ ０＋１＋０＋０＋１＋０＋１＝３ ３÷２の余りは１となる。したがって、ＰＡ２＝１とな
る。一方、リングバッファメモリ５５に格納されている
パリティＰＡ２は０１ｈ（＝１）であり、パリティ計算
値の１に一致する。したがって、分のデータは正しく受
信されたものと判定される。

【００３７】以上のようにして計算されたパリティＰＡ
１，ＰＡ２から、分データと時データが正しいか否かを
判定することができる。

【００３８】図４は、ノイズ等のために時または分を誤
って受信したためにパリティエラーが生じているリング
バッファメモリ５５の記憶内容およびパリティチエック
の計算例を示す。ここでは、実際は１７時２５分である
のを１５時２５分として受信された場合について説明す
る。

【００３９】まず、２５分は図３で説明したように、 分４０＝０、分２０＝１、分１０＝０、分８＝０、分４
＝１、分２＝０、分１＝１ ０＋１＋０＋０＋１＋０＋１＝３ ３÷２の余りは１となり（ＰＡ２＝１）、リングバッフ
ァメモリ５５に格納されているパリティＰＡ２は０１ｈ
（＝１）であるので、分のデータは正しく受信されたも
のと判定される。

【００４０】１５時は、 時２０＝０、時１０＝１、時８＝０、時４＝１、時２＝
０、時１＝１ ０＋１＋０＋１＋０＋１＝３ ３÷２の余りは１となる。したがって、受信した時のデ
ータに基づいて計算したパリティの値（パリティ計算
値）は１になる。しかし、リングバッファメモリ５５に
記憶されているＰＡ２の値は００ｈ（＝０）であるの
で、時のデータがエラーであると判定される。したがっ
て、このときのデータは、時計表示の修正には用いられ
ない。

【００４１】以上のように、本発明によれば、６０秒間
連続して受信できなかったときでも、時計の表示に必要
な「分」、「時」等のデータ部分が正常に受信できてい
ることが確認できれば、通信エラーとせずに、受信した
データに基づいて時刻表示が行われるので、再受信等の
回数が減り、時刻修正までの時間を短縮することができ
る。

【００４２】

【発明の効果】以上説明した通り、本発明の電波時計に
よれば、受信された標準電波から受信回路でタイムコー
ドが復調され、信号検出回路により各種のデータをデコ
ードし、このデータの少なくとも分、時、パリティの各
データをメモリに記憶し、分および時のそれぞれについ
てパリティ計算を行い、その計算結果とメモリに記憶さ
れているパリティデータが一致するか否かを比較して、
時データ、分データが正常かエラーかを判定する構成に
したので、６０秒間連続受信ができなかった場合でも、
受信したデータにより時刻表示が可能になる。このた
め、時刻修正までの時間および受信回数を短くすること
ができ、再受信の回数も低減される。

【図面の簡単な説明】

【図１】本発明による電波時計の構成を示すブロック図
である。

【図２】図１の４０ｋＨ受信回路により生成されたタイ
ムコードＴＣのフォーマットを示す構成図である。

【図３】分データ、時データ、パリティデータが正常な
場合のリングバッファメモリの記憶内容およびパリティ
チエックの計算例を示す説明図である。

【図４】ノイズ等のために時または分を誤って受信した
ためにパリティエラーが生じているリングバッファメモ
リの記憶内容およびパリティチエックの計算例を示す説
明図である。

【図５】従来の電波時計の構成を示すブロック図であ
る。

【符号の説明】

１０ ４０ｋＨ受信回路 １１ 増幅器 １２ 検波器 １３ 復調器 ２１ 信号検出回路 ２２，５２ 制御回路 ２３ バッファメモリ ３０ 時計回路 ３１ 発振器 ３２ 分周器 ３３ 時分秒カウンタ ３４ 時間表示器 ４０ アンテナ ５０ 時間データデコード回路 ５１ カウンタメモリ ５３ 比較判定部 ５４ パリティ計算部 ５５ リングバッファメモリ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 標準電波を受信してタイムコードを生成
   する受信回路と、 前記受信回路からの前記タイムコードをサンプリング
   し、そのサンプリング結果に基づいて１秒信号、および
   分データ、時データ、パリティデータ等の時刻修正デー
   タを出力する信号検出部と、 所定の記憶容量を持って前記時刻修正データをストアす
   るメモリと、 前記信号検出部からの前記時刻修正データを前記メモリ
   に記憶させた後、分および時のパリティを計算し、この
   計算結果と前記メモリに記憶されている前記パリティデ
   ータとを比較し、一致するときに前記タイムコードの正
   常を判定する制御部と、 所定の周波数の基準信号を発振させ、前記基準信号を分
   周した信号に基づいて時間表示を行い、その表示内容を
   前記制御部からの情報に基づいて修正する時計部を備え
   ることを特徴とする電波時計。
2. 【請求項２】 前記信号検出部は、１秒のサンプリング
   位置のカウント値を記憶するカウンタメモリを備え、前
   記タイムコードの立ち上がりエッジを検出できなかった
   とき、前記カウンタメモリに記憶していた１秒データを
   秒信号として用いることを特徴とする請求項１記載の電
   波時計。
3. 【請求項３】 前記メモリは、リングバッファメモリで
   あることを特徴とする請求項１記載の電波時計。
4. 【請求項４】 前記制御部は、前記分データの全データ
   を加算するとともに前記時間データの全データを加算
   し、前記各加算値を個別に２で除算した後に得られるそ
   れぞれの余りの１または０をパリティ計算結果とし、こ
   のパリティ計算結果と前記受信による前記パリティデー
   タのそれぞれとの一致の有無により前記判定を行うこと
   を特徴とする請求項１記載の電波時計。