JP2001103744A - アイソレーションアンプ装置 - Google Patents

Abstract

(57)【要約】 【課題】 コストを上昇させることなく回路構成が簡単
で精度を向上したアイソレーションアンプ装置を提供す
る。 【解決手段】 入力回路からの電流をインバータ回路11
で交流に変換し、電流トランスCT1 の入力巻線CT1aに流
れ、出力巻線CT1bに電気的に絶縁して同様に変化する電
流を発生させる。この出力巻線CT1bに発生した交流を全
波整流回路13で全波整流し、出力回路に出力する。入力
回路と出力回路とで電圧が異なる場合にも、アナログデ
ジタル変換器およびデジタルアナログ変換器のいずれも
用いることなく、入力回路と出力回路とを電気的に絶縁
して、入力側から出力側に伝達できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧の異なる入力
回路と出力回路とで信号を伝達するアイソレーションア
ンプ装置に関する。

【０００２】

【従来の技術】従来、電圧の異なる入力回路と出力回路
とで信号を伝達する構成としては、たとえば図１０に示
す構成が知られている。図１０は従来例のアイソレーシ
ョンアンプ装置で、この図１０に示す構成は、分圧用の
抵抗R1および抵抗R2を直列に接続し、電圧の高い入力回
路側を抵抗R1および抵抗R2の直列回路の両端に接続し、
電圧の低い出力回路側を抵抗R2の両端に接続している。
なお、抵抗R1および抵抗R2を加えた電圧が入力回路の電
圧に対応し、抵抗R2の電圧が出力回路の電圧に対応する
ように、抵抗R1および抵抗R2の抵抗値が設定されてい
る。

【０００３】そして、入力回路の電流が抵抗R1および抵
抗R2に流れると、抵抗R1および抵抗R2で分圧して電圧を
低下させて抵抗R2の電流を出力回路に伝達している。

【０００４】ところが、この図１０に示す構成の場合、
電気的に分離されていないためアイソレーションができ
ず、アイソレーションのできるアイソレーションアンプ
装置としてはたとえば図１１に示す構成が知られてい
る。

【０００５】図１１は他の従来例のアイソレーションア
ンプ装置を示す回路図で、この図１１に示す構成は、入
力回路に分圧用の抵抗R3および抵抗R4の直列回路を接続
し、抵抗R4にアナログデジタル変換器（Ａ／Ｄ）１の入
力側を接続し、このアナログデジタル変換器１の出力側
に抵抗R5を介して発光ダイオードLED1を接続する。ま
た、この発光ダイオードLED1とフォトカップリングされ
たフォトトランジスタQ1を有し、このフォトトランジス
タQ1は抵抗R6を介してデジタルアナログ変換器（Ｄ／
Ａ）２の入力側に接続し、このデジタルアナログ変換器
２の出力側に出力回路が接続されている。

【０００６】そして、入力回路からの電圧を抵抗R3およ
び抵抗R4で分圧して抵抗R4で低い電圧とし、この電圧に
基づきアナログデジタル変換器１でアナログの電流値を
デジタル値に変換し、このデジタル出力に従い発光ダイ
オードLED１が発光する。

【０００７】また、この発光ダイオードLED1の発光によ
りフォトトランジスタQ1が動作し、このフォトトランジ
スタQ1のオン、オフによりデジタル値がデジタルアナロ
グ変換器２に入力され、デジタルアナログ変換器２でア
ナログ変換して出力回路に出力する。

【０００８】

【発明が解決しようとする課題】しかしながら、図１１
に示す構成の場合、光により電気的に分離するためにデ
ジタル化する必要があるためアナログデジタル変換器１
およびデジタルアナログ変換器２を用いなければなら
ず、精度を高くするには、アナログデジタル変換器１お
よびデジタルアナログ変換器２に特性の良いものを用い
なければならず、回路構成が複雑になるとともに、コス
トが高くなる問題を有している。

【０００９】本発明は、上記問題点に鑑みなされたもの
で、コストを上昇させることなく回路構成が簡単で精度
を向上したアイソレーションアンプ装置を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】請求項１記載のアイソレ
ーションアンプ装置は、入力回路側に接続され直流を交
流に変換する直流交流変換回路と；入力回路と電圧が異
なる出力回路側に接続され交流を直流に変換する交流直
流変換回路と；直流交流変換回路および交流直流変換回
路間に介在された電流トランスとを具備したもので、入
力回路側と出力回路側とを電流トランスにより電気的に
分離し、電流トランスを用いるために直流交流変換回路
で入力側回路の直流を交流に変換し、交流直流変換回路
で出力側回路に再び直流を供給する。

【００１１】請求項２記載のアイソレーションアンプ装
置は、請求項１記載のアイソレーションアンプ装置にお
いて、直流交流変換回路は、入力回路に流れる直流電流
に対応した交流電流に変換するインバータ回路であるも
ので、入力側回路の直流をインバータ回路により簡単に
交流に変換する。

【００１２】請求項３記載のアイソレーションアンプ装
置は、請求項１または２記載のアイソレーションアンプ
装置において、交流直流変換回路は、全波整流回路であ
るもので、全波整流回路で交流を直流に変換して出力側
回路に出力する。

【００１３】

【発明の実施の形態】以下、本発明のアイソレーション
アンプ装置の一実施の形態を図面を参照して説明する。

【００１４】図１は一実施の形態のアイソレーションア
ンプ装置を示す回路図で、この図１に示すアイソレーシ
ョンアンプ装置は、入力回路に抵抗R11 および直流交流
変換回路（ＤＣ−ＡＣ）としてのインバータ回路11の直
列回路が接続され、インバータ回路11はスイッチング素
子Q11 およびスイッチング素子Q12 の直列回路と、スイ
ッチング素子Q13 およびスイッチング素子Q14 の直列回
路が並列に接続されている。そして、スイッチング素子
Q11 とスイッチング素子Q14 とを同時にオンさせるよう
に、スイッチング素子Q11 とスイッチング素子Q14 とに
はノット回路B1，B4を接続し、スイッチング素子Q12 と
スイッチング素子Q13 とを同時にオンさせるように、ス
イッチング素子Q12 とスイッチング素子Q13 とにはアン
ド回路B2，B3を接続し、スイッチング素子Q11 およびス
イッチング素子Q14 と、スイッチング素子Q12 およびス
イッチング素子Q13 とを交互にオンさせる駆動回路12を
有している。また、スイッチング素子Q11 およびスイッ
チング素子Q12 と、スイッチング素子Q13 およびスイッ
チング素子Q14 との間には、電流トランスCT1 の入力巻
線CT1aが接続されている。

【００１５】さらに、電流トランスCT1 の出力巻線CT1b
は交流直流変換回路としての全波整流回路13の入力端子
に接続され、この全波整流回路13の出力端子間には抵抗
R12が接続され、この抵抗R12 の両端に出力回路が接続
されている。

【００１６】次に、上記実施の形態の動作について説明
する。

【００１７】まず、入力回路からの電流は、インバータ
回路11で交流に変換され、この交流が電流トランスCT1
の入力巻線CT1aに流れ、出力巻線CT1bに電気的に絶縁さ
れて同様に変化する電流が発生する。そして、この出力
巻線CT1bに発生した交流を全波整流回路13で全波整流
し、出力回路に出力する。

【００１８】このようにして、入力回路と出力回路とで
電圧が異なる場合にも、アナログデジタル変換器および
デジタルアナログ変換器のいずれも用いることなく、入
力回路と出力回路とを電気的に絶縁して、入力側から出
力側に伝達できる。

【００１９】次に、他の実施の形態を図２を参照して説
明する。

【００２０】図２は他の実施の形態のアイソレーション
アンプを示す回路図で、この図２に示すアイソレーショ
ンアンプは図１に示すアイソレーションアンプにおい
て、入力回路に抵抗R15 およびツェナダイオードZD1 の
直列回路の電源14を形成し、この電源14でインバータ回
路11を駆動するものである。

【００２１】そして、基本的な動作は図１に示すアイソ
レーションアンプと同様であるが、入力回路に接続され
た抵抗R15 およびツェナダイオードZD1 の直列回路でイ
ンバータ回路11を動作させる。

【００２２】したがって、電源14を別個に設ける必要が
ないので、簡単な構成でアイソレーションアンプを形成
できる。

【００２３】また、他の実施の形態を図３を参照して説
明する。

【００２４】図３は他の実施の形態のアイソレーション
アンプを示す回路図で、この図３に示すアイソレーショ
ンアンプは図１に示すアイソレーションアンプにおい
て、交流電源に降圧用の降圧トランスTr1 の入力巻線Tr
1aを接続し、この降圧トランスTr1 の出力巻線Tr1bに全
波整流用の全波整流回路15の入力端子を接続し、この全
波整流回路15の出力端子をインバータ回路11に接続した
電源回路16を有するものである。

【００２５】そして、基本的な動作は図１に示すアイソ
レーションアンプと同様であるが、交流電源の電圧を降
圧トランスTr1 で降圧し、全波整流回路15で全波整流し
て、直流電圧としてインバータ回路11を動作させる。

【００２６】したがって、電源回路16は入力回路を電源
としないので、入力回路の電流値を小さくした状態で、
簡単な構成でアイソレーションアンプを形成できる。

【００２７】さらに、他の実施の形態を図４を参照して
説明する。

【００２８】図４はまた他の実施の形態のアイソレーシ
ョンアンプを示す回路図で、この図４に示すアイソレー
ションアンプは図１に示すアイソレーションアンプにお
いて、電源に発振器21を接続し、この発振器21に降圧用
の降圧トランスTr2 の入力巻線Tr2aを接続し、この降圧
トランスTr2 の出力巻線Tr2bに全波整流用の全波整流回
路22の入力端子を接続し、この全波整流回路22の出力端
子をインバータ回路11に接続して電源とするとともに、
駆動信号回路23を介して駆動信号源とする駆動電源回路
24を有するものである。

【００２９】そして、基本的な動作は図１に示すアイソ
レーションアンプと同様であるが、発振器21の電圧を降
圧トランスTr2 で降圧し、全波整流回路22で全波整流し
て、直流電圧としてインバータ回路11を動作させるとと
もに、降圧された発振器21からの信号によりインバータ
回路11を制御する。

【００３０】したがって、駆動電源回路24は電源供給と
駆動信号伝達を共用でき、簡単な構成でアイソレーショ
ンアンプを形成できる。

【００３１】またさらに、他の実施の形態を図５を参照
して説明する。

【００３２】図５はまた他の実施の形態のアイソレーシ
ョンアンプを示す回路図で、この図５に示すアイソレー
ションアンプは図１に示すアイソレーションアンプにお
いて、インバータ回路11は、スイッチング素子である電
界効果トランジスタQ21 およびスイッチング素子である
電界効果トランジスタQ22 の直列回路と、スイッチング
素子である電界効果トランジスタQ23 およびスイッチン
グ素子である電界効果トランジスタQ24 の直列回路が並
列に接続されている。

【００３３】また、電源に発振器25を接続し、この発振
器25に降圧用の降圧トランスTr3 の入力巻線Tr3aを接続
し、この降圧トランスTr3 の出力巻線Tr3bに電界効果ト
ランジスタQ21 のゲートを接続し、出力巻線Tr3cに電界
効果トランジスタQ22 のゲートを接続し、出力巻線Tr3d
に電界効果トランジスタQ23 のゲートを接続し、出力巻
線Tr3eに電界効果トランジスタQ24 のゲートを接続し、
駆動電源回路26を構成している。なお、降圧トランスTr
3 の出力巻線Tr3bおよび出力巻線Tr3eは一極性の信号が
入力されるとそれぞれゲートにオン方向の電圧を印加
し、出力巻線Tr3cおよび出力巻線Tr3dは一極性とは反対
の他極性の信号が入力されるとそれぞれゲートにオン方
向の電圧を印加する。

【００３４】そして、基本的な動作は図１に示すアイソ
レーションアンプと同様であるが、発振器25を動作させ
ることにより、電界効果トランジスタQ21 と電界効果ト
ランジスタQ24 とを同時にオンさせ、電界効果トランジ
スタQ22 と電界効果トランジスタQ23 とを同時にオンさ
せるとともに、電界効果トランジスタQ21 および電界効
果トランジスタQ24 と、電界効果トランジスタQ22 およ
び電界効果トランジスタQ23 とを交互にオンさせて、イ
ンバータ回路11を制御する。

【００３５】したがって、駆動電源回路24は電源供給と
駆動信号伝達を共用でき、入力回路の電流も小さくで
き、簡単な構成でアイソレーションアンプを形成でき
る。

【００３６】また、他の実施の形態を図６を参照して説
明する。

【００３７】図６は他の実施の形態のアイソレーション
アンプを示す回路図で、この図６に示すアイソレーショ
ンアンプは図１に示すアイソレーションアンプにおい
て、駆動回路12に発振器27を接続し、発振器27の発振に
基づきノット回路B1，B4によりスイッチング素子Q11 と
スイッチング素子Q14 とを同時にオンさせ、アンド回路
B2，B3によりスイッチング素子Q12 とスイッチング素子
Q13 とを同時にオンさせるとともに、スイッチング素子
Q11 およびスイッチング素子Q14 と、スイッチング素子
Q12 およびスイッチング素子Q13 とを交互にオンさせる
駆動回路12を有している。

【００３８】そして、基本的な動作は図１に示すアイソ
レーションアンプと同様であるが、発振器27により、ス
イッチング素子Q11 とスイッチング素子Q14 と、スイッ
チング素子Q12 とスイッチング素子Q13 とを交互にオン
オフさせてインバータ回路11を動作させる。

【００３９】したがって、発振器27を設けることによ
り、外部に周波数を設定する装置を設ける必要がないの
で、簡単な構成でアイソレーションアンプを形成でき
る。

【００４０】さらに、他の実施の形態を図７を参照して
説明する。

【００４１】図７は他の実施の形態のアイソレーション
アンプを示す回路図で、この図７に示すアイソレーショ
ンアンプは図１に示すアイソレーションアンプにおい
て、発振器31を有し、この発振器31に降圧トランスTr1
の入力巻線Tr1aを接続し、この降圧トランスTr1 の出力
巻線Tr1bに１／２分周器32を接続し、この分周器32に駆
動回路33を接続し、インバータ回路11を駆動するもので
ある。

【００４２】そして、基本的な動作は図１に示すアイソ
レーションアンプと同様であるが、発振器31および１／
２分周器32などを用いて周波数を設定し、インバータ回
路11を動作させる。

【００４３】したがって、発振器31および１／２分周器
32を設けることにより、正確なデューティで駆動できる
ため、電流トランスCT1 の偏磁を防止できる。

【００４４】次に、具体的なアイソレーションアンプ装
置を図８を参照して説明する。

【００４５】図８は具体的なアイソレーションアンプ装
置を示す回路図で、この図８に示すアイソレーションア
ンプは、入力回路に電源用となる抵抗R21 〜R24 および
ツェナダイオードZD11の直列回路が接続され、ツェナダ
イオードZD11に対して並列にコンデンサC11 、コンデン
サC12 が接続され、抵抗R24 およびツェナダイオードZD
11の接続点は、直流交流変換回路であるインバータとし
ての機能を有する型番７４ＨＣ４０５３ＡのＩＣチップ
41の１６番端子に接続されている。また、入力回路の負
極側は、ＩＣチップ41の１番端子、３番端子、５番端
子、６番端子、７番端子、８番端子、９番端子および１
２番端子に接続されている。さらに、入力回路間には、
電流入力用の抵抗R25 〜抵抗R32 およびツェナダイオー
ドZD12の直列回路が接続され、このツェナダイオードZD
12に対して並列にコンデンサC13 が接続され、抵抗R32
およびツェナダイオードZD12の接続点は、ＩＣチップ41
の２番端子および１３番端子に接続されている。

【００４６】さらに、ツェナダイオードZD11の両端に
は、型番Ｃ−ＭＯＳ５５５のＩＣチップ42の１番端子
と、４番端子および８番端子とに接続されている。ま
た、入力回路の負極からコンデンサC14 を介してＩＣチ
ップ41の２番端子に接続されるとともに６番端子に接続
され、この６番端子は抵抗R33 を介してＩＣチップ41の
１０番端子および１１番端子と、ＩＣチップ42の３番端
子に接続され、さらに、入力回路の負極からコンデンサ
C15 を介して５番端子に接続されている。

【００４７】また、ＩＣチップ41の１４番端子および１
５番端子は、電流トランスCT11の入力巻線CT11a に接続
されている。

【００４８】一方、電流トランスCT11の出力巻線CT11b
は、全波整流回路43を構成するダイオードD11 およびダ
イオードD12 が接続され、これらダイオードD11 および
ダイオードD12 と出力巻線CT11b の中点との間には、抵
抗R34 が接続され、この抵抗R34 に対して並列に抵抗R3
5 および可変抵抗R36 の直列回路が接続され、抵抗R35
および可変抵抗R36 に対して並列に抵抗R37 およびコン
デンサC16 の直列回路が接続され、このコンデンサC16
に対して並列に抵抗R38 およびコンデンサC17の直列回
路が接続され、コンデンサC17 の両端子間に出力回路が
接続されている。

【００４９】次に、上記実施の形態の動作について説明
する。

【００５０】入力回路からはＩＣチップ41に電流が流
れ、このＩＣチップ41に流れた電流値に基づき、ＩＣチ
ップ42で設定される周波数で直流を交流に変換し、電流
トランスCT11の入力巻線CT11a に電流を供給する。な
お、ＩＣチップ41およびＩＣチップ42のいずれも、入力
回路を電源として動作する。

【００５１】そして、入力巻線CT11a に供給された交流
の電流に基づき、出力巻線CT11b に交流出力する。この
出力巻線CT11b の交流をダイオードD11 およびダイオー
ドD12 により整流し、出力回路に供給する。なお、可変
抵抗R36 の抵抗値を変化させることにより、出力回路に
印加する電圧を変化させる。

【００５２】次に、他の具体的な実施の形態のアイソレ
ーションアンプ装置について図９を参照して説明する。

【００５３】図９は具体的なアイソレーションアンプ装
置を示す回路図で、この図９に示すアイソレーションア
ンプは、入力回路に抵抗R41 〜R44 およびツェナダイオ
ードZD16の直列回路を有し、このツェナダイオードZD16
に対して並列にコンデンサC21 が接続されている。この
ツェナダイオードZD16の一端側には直流交流変換回路で
あるインバータとしての機能を有する型番７４ＨＣ４０
５３ＡのＩＣチップ51の２番端子および１３番端子が接
続され、入力回路の負極側には１番端子、３番端子、５
番端子、６番端子、７番端子、８番端子、９番端子およ
び１２番端子が接続されている。

【００５４】一方、電源には抵抗R45 およびコンデンサ
C22 の直列回路が接続され、コンデンサC22 に対して並
列にコンデンサC23 が接続され、コンデンサC23 に対し
て並列に抵抗R46 、抵抗R47 およびコンデンサC24 の直
列回路が接続されており、抵抗R47 に対して並列にダイ
オードD15 が接続され、コンデンサC23 の一端側は型番
Ｔ７５５５ＰのＩＣチップ52の５番端子および６番端子
に接続され、他端は１番端子、２番端子および８番端子
に接続されている。さらに、抵抗R47 はＩＣチップ52の
７番端子および８番端子に接続されている。また、ＩＣ
チップ52の３番端子および４番端子は、コンデンサC25
と、コンデンサC26 および抵抗R48 とを介して降圧トラ
ンスTr11の入力巻線CT11a に接続されている。

【００５５】また、降圧トランスTr11の出力巻線Tr11b
にはコンデンサC27 およびダイオードD16 の直列回路が
接続され、ダイオードD16 に対して並列にダイオードD1
7 およびコンデンサC28 の直列回路が接続され、このコ
ンデンサC28 に対して並列に抵抗R51 およびツェナダイ
オードZD17が接続され、このツェナダイオードZD17に対
して並列にコンデンサC29 が接続され、このコンデンサ
C29 の一端はＩＣチップ51の１６番端子に接続され、他
端は入力回路の負極に接続されている。さらに、ツェナ
ダイオードZD17に対して並列にダイオードD18 、抵抗R5
2 および抵抗R53 の直列回路が接続され、ダイオードD1
8 および抵抗R54 の接続点は抵抗R54 を介してダイオー
ドD16 およびダイオードD17 の接続点に接続されてい
る。

【００５６】さらに、抵抗R52 および抵抗R53 の接続点
は、ナンド回路B11 、ノア回路B12、ノア回路B13 およ
びナンド回路B14 を介してＩＣチップ51の１０番端子お
よび１１番端子に接続されている。

【００５７】また、ＩＣチップ51の１４番端子および１
５番端子は、電流トランスCT12の入力巻線CT12a に接続
され、この電流トランスCT12の出力巻線CT12b は全波整
流回路53のダイオードD21 およびダイオードD22 が接続
されている。そして、ダイオードD21 およびダイオード
D22 の接続点と電流トランスCT12の出力巻線CT12b の中
点との間には、抵抗R55 と、ジャンパ線J1および抵抗R5
6 の直列回路と、ジャンパ線J2および抵抗R57 の直列回
路とが並列に接続され、ジャンパ線J2および抵抗R57 に
対して並列に抵抗R58 およびコンデンサC31 の直列回路
が接続され、コンデンサC31 に対して並列に抵抗R59 お
よびコンデンサC32 の直列回路が接続され、コンデンサ
C32 にはリミッタ回路54が接続されている。

【００５８】そして、このリミッタ回路54は、コンデン
サC32 に対して並列にダイオードD23 、ダイオードD24
および抵抗R61 の直列回路が接続され、ダイオードD23
およびダイオードD24 の接続点は抵抗R62 を介してオペ
アンプ55の非反転入力端子に接続され、この非反転入力
端子および電流トランスCT12の出力巻線CT12b の中点に
は型番ＴＡ７６４３１番のＩＣチップ56が接続されると
ともに、抵抗R63 〜R65 の直列回路が接続され、ＩＣチ
ップ56は抵抗R66 を介して電源に接続されている。ま
た、オペアンプ55の出力端子はダイオードD25 を介して
反転入力端子に接続されるとともに、抵抗R59 およびダ
イオードD23 の接続点に接続された抵抗R67 とともにバ
ッファとしてのオペアンプ57の非反転入力端子に接続さ
れ、出力端子および反転入力端子はフィードバックさ
れ、出力端子は抵抗R68 を介して出力回路に接続されて
いる。

【００５９】次に、上記実施の形態の動作について説明
する。

【００６０】入力回路からはＩＣチップ51に電流が流
れ、このＩＣチップ51に流れた電流値に基づき、ナンド
回路B11 、ノア回路B12 、ノア回路B13 およびナンド回
路B14で設定されるタイミングで直流を交流に変換し、
電流トランスCT12の入力巻線CT12a に電流を供給する。
なお、ＩＣチップ51などの電源は、入力回路とは別個の
電源を用いている。このため、入力回路の電流を必要以
上に大きくする必要がない。

【００６１】そして、入力巻線CT12a に供給された交流
の電流に基づき、出力巻線CT12b に交流出力する。この
出力巻線CT12b の交流をダイオードD21 およびダイオー
ドD22 により整流し、出力回路に供給する。また、リミ
ッタ回路54では出力巻線CT12b からの出力電流が所定値
以上の場合には所定値にして過電流が出力回路に流れこ
むことを防止する。

【００６２】

【発明の効果】請求項１記載のアイソレーションアンプ
装置によれば、入力回路側と出力回路側とを電流トラン
スにより電気的に分離し、電流トランスを用いるために
直流交流変換回路で入力側回路の直流を交流に変換し、
交流直流変換回路で出力側回路に再び直流を供給でき
る。

【００６３】請求項２記載のアイソレーションアンプ装
置によれば、請求項１記載のアイソレーションアンプ装
置に加え、入力側回路の直流をインバータ回路により簡
単に交流に変換できる。

【００６４】請求項３記載のアイソレーションアンプ装
置によれば、請求項１または２記載のアイソレーション
アンプ装置に加え、全波整流回路で交流を直流に変換し
て出力側回路に出力できる。

【図面の簡単な説明】

【図１】本発明のアイソレーションアンプ装置の一実施
の形態を示す回路図である。

【図２】同上他の実施の形態のアイソレーションアンプ
装置を示す回路図である。

【図３】同上また他の実施の形態のアイソレーションア
ンプ装置を示す回路図である。

【図４】同上さらに他の実施の形態のアイソレーション
アンプ装置を示す回路図である。

【図５】同上またさらに他の実施の形態のアイソレーシ
ョンアンプ装置を示す回路図である。

【図６】同上そしてまた他の実施の形態のアイソレーシ
ョンアンプ装置を示す回路図である。

【図７】同上また他の実施の形態のアイソレーションア
ンプ装置を示す回路図である。

【図８】同上具体的な他の実施の形態のアイソレーショ
ンアンプ装置を示す回路図である。

【図９】同上また具体的な他の実施の形態のアイソレー
ションアンプ装置を示す回路図である。

【図１０】従来例のアイソレーションアンプ装置を示す
回路図である。

【図１１】他の従来例のアイソレーションアンプ装置を
示す回路図である。

【符号の説明】

11 直流交流変換回路としてのインバータ回路 13 交流直流変換回路としての全波整流回路 CT1 電流トランス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺井 孝 東京都品川区東品川四丁目３番１号 東芝 ライテック株式会社内 (72)発明者 吉池 英嗣 東京都品川区東品川四丁目３番１号 東芝 ライテック株式会社内 Ｆターム(参考） 5H730 AA20 AS06 BB27 DD04 XX03 XX15 XX35

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力回路側に接続され直流を交流に変換
   する直流交流変換回路と；入力回路と電圧が異なる出力
   回路側に接続され交流を直流に変換する交流直流変換回
   路と；直流交流変換回路および交流直流変換回路間に介
   在された電流トランスと；を具備したことを特徴とする
   アイソレーションアンプ装置。
2. 【請求項２】 直流交流変換回路は、入力回路に流れる
   直流電流に対応した交流電流に変換するインバータ回路
   であることを特徴とする請求項１記載のアイソレーショ
   ンアンプ装置。
3. 【請求項３】 交流直流変換回路は、全波整流回路であ
   ることを特徴とする請求項１または２記載のアイソレー
   ションアンプ装置。