JP4374808B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP4374808B2 JP4374808B2 JP2001229523A JP2001229523A JP4374808B2 JP 4374808 B2 JP4374808 B2 JP 4374808B2 JP 2001229523 A JP2001229523 A JP 2001229523A JP 2001229523 A JP2001229523 A JP 2001229523A JP 4374808 B2 JP4374808 B2 JP 4374808B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- transistor element
- transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明の属する技術分野】
本発明は、トランス手段の1次側に設けたスイッチング素子を制御して1次巻線に電圧を印加することによって2次巻線に電圧を誘起するスイッチング電源装置に関するものである。
【0002】
【従来の技術】
図5は従来におけるスイッチング電源装置の構成例を示した図である。この図ではリンギング・チョーク・コンバータの例を示している。
図5で、電圧源10は直流電圧を発生する。電圧源10の負側はコモン電位点に接続されている。トランス手段11は、1次側に1次巻線12及び駆動巻線13を設け、2次側には2次巻線14を設けた構成になっている。スイッチング素子15は、NPN型トランジスタで構成されている。電圧源10、1次巻線12及びスイッチング素子15は直列接続され、電圧源10の直流電圧がスイッチング素子15を介して1次巻線12に印加される構成になっている。スイッチング素子15を制御して1次巻線12に電圧を印加することによって2次巻線14に電圧が誘起される。
【0003】
2次巻線14に発生する交流電圧は、ダイオード16、コンデンサ17よりなる整流平滑回路により直流出力電圧V0に変換される。
ダイオード18とコンデンサ19は駆動巻線13の両端に直列接続されている。駆動巻線13の両端に発生した電圧はダイオード18とコンデンサ19により整流し平滑化される。
【0004】
抵抗20は、駆動巻線13の一端とスイッチング素子15のベースの間に接続されている。抵抗21は、1次巻線12の一端とスイッチング素子15のベースの間に接続されている。1次側と2次側の巻線の巻方向は逆になっている。
トランジスタ22はNPN型トランジスタで構成されていて、エミッタはコンデンサ19に、コレクタはスイッチング素子15のベースにそれぞれ接続されている。電圧制御回路23は、ダイオード18とコンデンサ19の接続点の電位V1が入力され、電位V1が一定になるようにトランジスタ22の駆動を制御する。
【0005】
図5の回路で、2次側の出力電圧をV0、ダイオード18,16の順方向電圧降下をそれぞれVF1,VF2、駆動巻線13及び2次巻線14の巻数をそれぞれN2及びN3とすると、トランスの出力電圧は巻線比に比例するため次式が成立する。
−(V0+VF2)/(V1+VF1)=N3/N2
電圧制御回路23は、オペアンプで構成され、電圧V1が一定になるように制御する。これによって、N3とN2の巻線比に応じた出力電圧を得ることができる。電圧制御回路23を構成するオペアンプでは、負側入力端子はダイオード18とコンデンサ19の接続点(電位V1)に接続され、正側入力端子はコモン電位点に接続され、出力端子はトランジスタ22のベースに接続されている。
例えば、簡単のためにN2=N3とおき、順方向電圧降下VF1とVF2が等しいとすると、−V0=V1となる。
【0006】
しかし、図5の従来例では電圧制御回路にオペアンプを用いているため、回路構成が複雑になるという問題点があった。また、1次巻線と駆動巻線にはそれぞれ2端子ずつ設けられているため、1次側が3端子になったトランスを使用できないという問題点があった。
【0007】
【発明が解決しようとする課題】
本発明は上述した問題点を解決するためになされたものであり、電圧制御回路の構成を簡略化でき、しかも1次側が3端子になったトランスを使用できるスイッチング電源装置を実現することを目的とする。
【0008】
【課題を解決するための手段】
本発明は次のとおりの構成になったスイッチング電源装置である。
【0009】
(1)トランス手段の1次側に設けたスイッチング素子を制御して1次巻線に電圧を印加することによって2次巻線に電圧を誘起し、2次巻線に発生した電圧を1次側に設けた駆動巻線で検出し、検出した電圧をもとに前記スイッチング素子を制御し、2次側の出力電圧を一定に制御するスイッチング電源装置において、
前記駆動巻線の検出電圧に応じてコレクタ電流が変わる第1のトランジスタ素子と、
この第1のトランジスタ素子の駆動により流れるコレクタ電流がベースに供給され、ベース電流によって両端電圧が変化し、この両端電圧によって前記スイッチング素子がオンである時間を制御する第2のトランジスタ素子と、を有することを特徴とするスイッチング電源装置。
【0010】
(2)前記第1のトランジスタ素子のベースの前段に分圧回路を設けたことを特徴とする(1)記載のスイッチング電源装置。
【0011】
(3)前記第1のトランジスタ素子のベースの前段にトランジスタ素子と抵抗からなるエミッタフォロアを設け、このエミッタフォロアにあるトランジスタ素子のベースに分圧回路を接続し、この分圧回路に前記駆動巻線の検出電圧に応じた電圧を印加することを特徴とする(1)記載のスイッチング電源装置。
【0012】
(4)前記第1のトランジスタ素子のベースの前段に分圧回路を設け、第1のトランジスタ素子のエミッタにトランジスタ素子と抵抗とからなるエミッタフォロアを接続し、エミッタフォロアにあるトランジスタ素子と第1のトランジスタ素子のエミッタはエミッタフォロアにある抵抗に共通接続し、前記分圧回路に前記駆動巻線の検出電圧に応じた電圧を印加することを特徴とする(1)記載のスイッチング電源装置。
【0013】
(5)前記1次巻線と駆動巻線の一方の端子はセンタータップを共用し、1次巻線の一端はコモン電位点に接続され、前記スイッチング素子は1次側にある電圧源の正側に接続されていることを特徴とする(1)記載のスイッチング電源装置。
【0014】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。
図1は本発明の一実施例を示す構成図である。図1で前出の図と同一のものは同一符号を付ける。実施例のスイッチング電源装置はリンギング・チョーク・コンバータである。
図1で、トランス手段31は、1次側に1次巻線32及び駆動巻線33を設け、2次側には2次巻線34を設けた構成になっている。1次巻線32と駆動巻線33の一方の端子はセンタータップ35を共用している。1次側と2次側の巻線の巻方向は逆になっている。1次巻線32の一端(センタータップ35側の端子)はコモン電位点に接続されている。
【0015】
ダイオード36とコンデンサ37は駆動巻線33の両端に直列接続されている。駆動巻線33の両端に発生した電圧はダイオード36とコンデンサ37により整流し平滑化される。
スイッチング素子38は、MOS型FETにより構成されている。スイッチング素子38のソースは電圧源10の正側に、ドレインは1次巻線32の一端にそれぞれ接続されている。抵抗39は、一端はスイッチング素子38のゲートに、他端はコモン電位点にそれぞれ接続されている。コンデンサ40は、一端はスイッチング素子38のゲートに、他端は駆動巻線33の一端にそれぞれ接続されている。
【0016】
トランジスタ素子41は、PNP型トランジスタにより構成されている。トランジスタ素子41は、エミッタは電圧源10の正側に、コレクタはスイッチング素子38のゲートにそれぞれ接続されている。
電圧制御回路42は、1個のトランジスタ素子421で構成されている。トランジスタ素子421は、NPN型トランジスタにより構成され、エミッタには制御電圧Vctrlが印加され、コレクタはトランジスタ素子41のベースに接続され、ベースはダイオード36のカソード側に接続されている。制御電圧Vctrlは、定電圧源等から与えられる一定電圧である。
【0017】
図1の回路で、ダイオード36とコンデンサ37で構成される整流平滑回路の出力電圧をV10、ダイオード36,16の順方向電圧降下をそれぞれVF10,VF20、駆動巻線33及び2次巻線34の巻数をそれぞれN2及びN3とすると、トランスの出力電圧は巻線比に比例するため次式が成立する。
(V0+VF20)/(V10+VF10)=N3/N2
【0018】
トランジスタ素子421は出力電圧V0を次のようにして制御する。
トランジスタ素子421のベース・エミッタ間電圧をVBE3とする。V10>Vctrl+VBE3になるとトランジスタ素子421がオンになり、トランジスタ素子41にベース電流が流れ、スイッチング素子38のゲート・ソース間電圧を小さくする。この結果、スイッチング素子38がオンしている時間が短くなり、出力電圧V0の上昇を抑える。これにより、V10=Vctrl+VBE3となるように電圧を安定化する。
このとき、出力電圧V0は次式で与えられる。
V0=(N3/N2)・(Vctrl+VBE3+VF10)−VF20
【0019】
図2は本発明の他の実施例を示す構成図である。
図2の回路は、電圧制御回路42に抵抗422と423からなる分圧回路を設けて出力電圧V0の自由度を大きくした回路である。
図2の回路では、ダイオード36とコンデンサ37から構成される整流平滑回路の出力電圧V10を抵抗422と423で分圧してトランジスタ素子421のベースに入力する。この回路では出力電圧V10は次式で与えられる。
V0=(N3/N2)・{A(Vctrl+VBE3)+VF10}−VF20
A=(R2+R3)/R3
R2:抵抗422の抵抗値、R3:抵抗423の抵抗値
簡単のために、N3=N2、VF10=VF20とおくと、
V0={(R2+R3)/R3}・(Vctrl+VBE3)
となる。
【0020】
図3は本発明の他の実施例を示す構成図である。
トランジスタのベース・エミッタ間電圧は周囲温度の影響を受けて変化する。つまり、ベース・エミッタ間電圧が出力電圧の誤差要因となる。図3の実施例はこれを解決したものである。
図3の実施例では、図2の実施例における電圧制御回路において、トランジスタ素子424と抵抗425とからなるエミッタフォロアを追加した。トランジスタ素子424はPNP型トランジスタで、エミッタはトランジスタ素子421のベースに、コレクタはコモン電位点に、ベースは抵抗422と423の接続点にそれぞれ接続されている。抵抗425は、一端は電圧源10の正側に、他端はトランジスタ素子424のエミッタにそれぞれ接続されている。トランジスタ素子421と424のベース・エミッタ間電圧が等しいとすると、これら2つのトランジスタ素子のベース・エミッタ間電圧は相殺される。従って、出力電圧V0は次式で与えられる。
V0={(R2+R3)/R3}・Vctrl
これによって、ベース・エミッタ間電圧の誤差要因を除去できる。
【0021】
図4は本発明の他の実施例を示す構成図である。
図4の回路は、トランジスタのベース・エミッタ間電圧の影響を除去するための他の構成例である。
この実施例の電圧制御回路では、トランジスタ素子421のエミッタと制御電圧Vctrlがかかる点との間に、トランジスタ素子424と抵抗425とからなるエミッタフォロアを追加した。トランジスタ素子424のエミッタはトランジスタ素子421のエミッタと共通に抵抗425の一端に接続されている。トランジスタ素子424のコレクタは電圧源10の正側に接続され、ベースには制御電圧Vctrlが印加されている。抵抗425の他端はコモン電位点に接続されている。
【0022】
この実施例の電圧制御回路でも、トランジスタ素子421と424のベース・エミッタ間電圧が等しいとすると、これら2つのトランジスタ素子のベース・エミッタ間電圧は相殺される。従って、出力電圧V0は次式で与えられる。
V0={(R2+R3)/R3}・Vctrl
【0023】
【発明の効果】
本発明によれば次の効果が得られる。
【0024】
請求項1記載の発明では、電圧制御回路を1個のトランジスタ素子で構成しているため、従来例に比べて電圧制御回路の構成を簡略化できる。
【0025】
請求項2記載の発明では、電圧制御回路に分圧回路を設けているため、スイッチング電源装置の出力電圧の自由度を大きくすることができる。
【0026】
請求項3及び請求項4記載の発明では、電圧制御回路にエミッタフォロアを設けているため、トランジスタのベース・エミッタ間電圧による誤差要因を除去できる。
【0027】
請求項5記載の発明では、1次巻線と駆動巻線の一方の端子はセンタータップを共用し、1次巻線の一端はコモン電位点に接続され、スイッチング素子は1次側の電圧源の正側に接続している。このような構成にしたことによって、1次側が3端子になったトランスを使用できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成図である。
【図2】本発明の他の実施例を示す構成図である。
【図3】本発明の他の実施例を示す構成図である。
【図4】本発明の他の実施例を示す構成図である。
【図5】従来におけるスイッチング電源装置の構成例を示した図である。
【符号の説明】
10 電圧源
31 トランス手段
32 1次巻線
33 駆動巻線
34 2次巻線
35 センタータップ
38 スイッチング素子
41 トランジスタ素子(第2のトランジスタ素子)
42 電圧制御回路
421 トランジスタ素子(第1のトランジスタ素子)
422,423,425 抵抗
424 トランジスタ素子
Claims (5)
- トランス手段の1次側に設けたスイッチング素子を制御して1次巻線に電圧を印加することによって2次巻線に電圧を誘起し、2次巻線に発生した電圧を1次側に設けた駆動巻線で検出し、検出した電圧をもとに前記スイッチング素子を制御し、2次側の出力電圧を一定に制御するスイッチング電源装置において、
前記駆動巻線の検出電圧に応じてコレクタ電流が変わる第1のトランジスタ素子と、
この第1のトランジスタ素子の駆動により流れるコレクタ電流がベースに供給され、ベース電流によって両端電圧が変化し、この両端電圧によって前記スイッチング素子がオンである時間を制御する第2のトランジスタ素子と、を有することを特徴とするスイッチング電源装置。 - 前記第1のトランジスタ素子のベースの前段に分圧回路を設けたことを特徴とする請求項1記載のスイッチング電源装置。
- 前記第1のトランジスタ素子のベースの前段にトランジスタ素子と抵抗からなるエミッタフォロアを設け、このエミッタフォロアにあるトランジスタ素子のベースに分圧回路を接続し、この分圧回路に前記駆動巻線の検出電圧に応じた電圧を印加することを特徴とする請求項1記載のスイッチング電源装置。
- 前記第1のトランジスタ素子のベースの前段に分圧回路を設け、第1のトランジスタ素子のエミッタにトランジスタ素子と抵抗とからなるエミッタフォロアを接続し、エミッタフォロアにあるトランジスタ素子と第1のトランジスタ素子のエミッタはエミッタフォロアにある抵抗に共通接続し、前記分圧回路に前記駆動巻線の検出電圧に応じた電圧を印加することを特徴とする請求項1記載のスイッチング電源装置。
- 前記1次巻線と駆動巻線の一方の端子はセンタータップを共用し、1次巻線の一端はコモン電位点に接続され、前記スイッチング素子は1次側にある電圧源の正側に接続されていることを特徴とする請求項1記載のスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001229523A JP4374808B2 (ja) | 2001-07-30 | 2001-07-30 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001229523A JP4374808B2 (ja) | 2001-07-30 | 2001-07-30 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003047243A JP2003047243A (ja) | 2003-02-14 |
JP4374808B2 true JP4374808B2 (ja) | 2009-12-02 |
Family
ID=19061861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001229523A Expired - Lifetime JP4374808B2 (ja) | 2001-07-30 | 2001-07-30 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4374808B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103516236B (zh) * | 2012-06-15 | 2016-05-25 | Tdk株式会社 | 转换器 |
-
2001
- 2001-07-30 JP JP2001229523A patent/JP4374808B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003047243A (ja) | 2003-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
JP4050325B2 (ja) | 電流及び電圧検出回路 | |
JPH0357713B2 (ja) | ||
KR0155183B1 (ko) | 절연형 스위칭전원 | |
JP4374808B2 (ja) | スイッチング電源装置 | |
JP2885099B2 (ja) | 電源制御安定化回路 | |
JPH04120118U (ja) | スイツチングレギユレータ | |
JP2991330B2 (ja) | 絶縁型スイッチング電源 | |
JPH11136939A (ja) | スイッチング電源 | |
US6348784B1 (en) | Switching power supply | |
JPH09325825A (ja) | 電圧平滑化回路 | |
JP2605397B2 (ja) | 多出力スイッチング電源装置の起動回路 | |
JP3345866B2 (ja) | スイッチング電源装置 | |
JP3614832B2 (ja) | 自励式降圧型スイッチング電源装置 | |
JPH0321194Y2 (ja) | ||
JPS603677Y2 (ja) | 高耐圧形dc/dcコンバ−タ | |
JPH043592Y2 (ja) | ||
JPH0510553Y2 (ja) | ||
JP3570246B2 (ja) | 高圧電源装置 | |
JPS644304Y2 (ja) | ||
JP2003309972A (ja) | 自励式スイッチング電源 | |
JP2560725Y2 (ja) | スイッチングレギュレータ | |
KR920007135Y1 (ko) | 전원 공급장치의 안정화회로 | |
JP2555686Y2 (ja) | スイッチング電源装置 | |
JPH0527347B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4374808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140918 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |