JP2001085565A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001085565A
JP2001085565A JP26301699A JP26301699A JP2001085565A JP 2001085565 A JP2001085565 A JP 2001085565A JP 26301699 A JP26301699 A JP 26301699A JP 26301699 A JP26301699 A JP 26301699A JP 2001085565 A JP2001085565 A JP 2001085565A
Authority
JP
Japan
Prior art keywords
tape substrate
semiconductor chip
semiconductor device
chip
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26301699A
Other languages
English (en)
Inventor
Yukiji Akiyama
雪治 秋山
Masakuni Shibamoto
正訓 柴本
Tomoaki Shimoishi
智明 下石
Junichi Arita
順一 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP26301699A priority Critical patent/JP2001085565A/ja
Priority to TW089114411A priority patent/TW504778B/zh
Priority to SG200004417A priority patent/SG90155A1/en
Priority to CN00126862A priority patent/CN1289143A/zh
Priority to KR1020000054568A priority patent/KR20010070081A/ko
Publication of JP2001085565A publication Critical patent/JP2001085565A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 Ｆａｎ−ｉｎ／ｏｕｔ形の半導体装置におい
て耐リフロー性を向上させ、チップ外側に配置されるバ
ンプ電極を確実に支持することを実現する。 【解決手段】 半導体チップ１の主面１ａ上に配置さ
れ、かつ半導体チップ１の電極パッド１ｂを露出させる
開口部３ｃが形成された多孔質のエラストマ３と、半導
体チップ１の主面１ａ上からチップ外側に延在し、一端
が電極パッド１ｂと電気的に接続されかつ他端がバンプ
電極２と電気的に接続されるリード４ｃを備えるととも
に、電極パッド１ｂを露出させる開口部４ｅが形成され
たテープ基板４と、半導体チップ１の外側に配置される
バンプ電極２の支持を補強する枠状の補強部材６と、半
導体チップ１の電極パッド１ｂおよびリード４ｃを封止
する封止部５とからなり、半導体チップ１の外側に配置
されたバンプ電極２のテープ基板４による支持を補強部
材６によって補強する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、Ｆａｎ−ｉｎ／ｏｕｔ形のＣＳＰ（Chip S
ize Package またはChip Scale Package) における信頼
性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】薄形および小形化を図る半導体装置の一例
として、チップサイズと同等あるいは僅かに大きい半導
体装置であるＣＳＰが知られており、このＣＳＰは、携
帯用電子機器などに組み込まれるプリント配線基板に実
装されることが多い。
【０００４】ここで、ＣＳＰの一般的な構造を説明する
と、外部端子であるバンプ電極を搭載しかつ半導体チッ
プの接続端子（電極パッド）と電気的に接続するリード
が設けられたテープ基板と、半導体チップとテープ基板
との間に配置されてバンプ実装時の応力を緩和させるエ
ラストマ（弾性構造体）と、半導体チップの接続端子と
これに電気的に接続したテープ基板のリードとを封止用
樹脂によって封止する封止部とからなる。
【０００５】最近では、ピン数の増加あるいはコスト低
減を目的としたチップシュリンク化（半導体チップの小
形化）に対応するために、外部端子であるバンプ電極を
半導体チップ上からはみ出して、チップ外側周囲に配置
する構造のものが提案されており、このような構造のＣ
ＳＰは、Ｆａｎ−ｉｎ／ｏｕｔ形と呼ばれている。
【０００６】なお、Ｆａｎ−ｉｎ／ｏｕｔ形のＣＳＰに
ついては、例えば、特開平９−２２３７５９号公報、特
開平１０−７９４０２号公報、特開平１０−３４０９６
８号公報、特表平６−５０４４０８号公報、特開平９−
２６０５３５号公報および特開平１１−８７４１４号公
報などに様々な記載がある。
【０００７】まず、特開平９−２２３７５９号公報記載
のＣＳＰは、半導体チップ上およびチップ外側の支持枠
上にポリイミドフィルムを形成し、このポリイミドフィ
ルム上に複数の半田バンプを形成したものである。
【０００８】また、特開平１０−７９４０２号公報記載
のＣＳＰは、チップ周囲に銅からなる外形リングを設
け、この外形リングとチップ間をリードパターンで繋
ぎ、このリードパターン上およびチップ上に複数の外部
接続端子を形成した構造のものである。
【０００９】さらに、特開平１０−３４０９６８号公報
記載のＣＳＰは、３次元的網目構造体からなる緩衝層を
チップ上およびチップ周囲に延びるチップ支持基板上に
設け、この緩衝層上に複数の半田バンプを形成した構造
のものである。
【００１０】また、特表平６−５０４４０８号公報記載
のＣＳＰは、エラストマ層を用いた構造のものである。
【００１１】さらに、特開平９−２６０５３５号公報記
載のＣＳＰは、半導体チップ上およびチップ周囲のサポ
ートリング上にエラストマを介して複数の半田バンプを
形成した構造のものである。
【００１２】また、特開平１１−８７４１４号公報記載
のＣＳＰは、チップ上およびチップ周囲に延びるテープ
基板を有し、多孔質のエラストマを介して半導体チップ
をテープ基板に取り付け、かつ外部端子となるバンプが
テープ基板に設けられた構造のものである。
【００１３】
【発明が解決しようとする課題】ところが、前記した技
術のＣＳＰすなわちＦａｎ−ｉｎ／ｏｕｔ形のＣＳＰに
おいては、その構造上、半導体チップの外側周囲に配置
されるバンプ（外部端子）の支持が弱くなり、バンプ支
持が不充分になることが問題となるが、前記６つの公報
に記載されたＦａｎ−ｉｎ／ｏｕｔ形のＣＳＰにおいて
は、半導体チップの外側周囲に配置されるバンプの支持
についての記載が不充分であったり、製造方法が複雑と
なったりするものである。
【００１４】さらに、リフロー性向上のために多孔質の
エラストマを用いた場合にも、多孔質のエラストマはそ
の強度が弱いため、チップ外側にバンプを配置した構造
のＣＳＰの組み立ては困難であることが問題となる。
【００１５】本発明の目的は、耐リフロー性に優れ、か
つチップ外側に配置されるバンプ電極を確実に支持する
Ｆａｎ−ｉｎ／ｏｕｔ形の半導体装置およびその製造方
法を提供することにある。
【００１６】さらに、本発明のその他の目的は、製造を
容易にするＦａｎ−ｉｎ／ｏｕｔ形の半導体装置および
その製造方法を提供することにある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１９】すなわち、本発明の半導体装置は、外部端
子であるバンプ電極が半導体チップの主面とチップ外側
とに対応して配置されるものであり、前記半導体チップ
の主面上に配置され、前記半導体チップの接続端子を露
出させる開口部が形成された多孔質の弾性構造体と、前
記半導体チップの主面上からチップ外側に延在し、一端
が前記接続端子と電気的に接続されかつ他端が前記バン
プ電極と電気的に接続されるリードを備え、前記接続端
子を露出させる開口部が形成されたテープ基板と、前記
半導体チップの外側に配置される前記バンプ電極の支持
を補強する補強部材と、前記半導体チップの前記接続端
子および前記テープ基板の前記リードを封止する封止部
とを有するものである。
【００２０】これにより、半導体チップの外側に配置さ
れる補強部材が設けられたことにより、チップ外側のバ
ンプ電極の支持が補強部材によって補強されるため、チ
ップ外側の複数のバンプ電極の支持を確実に行うことが
できる。さらに、半導体チップの主面上に多孔質の弾性
構造体が配置されることにより、半導体装置実装時のリ
フローにおいて弾性構造体中にボイドが形成されないた
め、耐リフロー性が優れた半導体装置とすることができ
る。
【００２１】その結果、半導体装置の信頼性を向上させ
ることができる。
【００２２】また、本発明の半導体装置は、半導体チッ
プの主面上に配置される弾性構造体本体部と前記半導体
チップの前記主面の外側に延在する弾性構造体補強部と
からなり、前記半導体チップの主面に形成される接続端
子を露出させる開口部を有する弾性構造体と、前記半導
体チップの主面上からチップ外側に延在し、一端が前記
接続端子と電気的に接続されかつ他端が外部端子である
バンプ電極と電気的に接続されるリードとテープ基材と
から成るとともに、前記接続端子を露出させる開口部を
有するテープ基板と、前記半導体チップの前記接続端子
およびこれに接続される前記リードを封止する封止部
と、前記半導体チップの主面と前記半導体チップ外側と
に対応して配置される前記外部端子となるバンプ電極と
を有し、前記半導体チップの外側に配置される前記バン
プ電極は、前記テープ基板と前記弾性構造体の前記弾性
構造体補強部とによって支持され、かつ補強されている
ものである。
【００２３】さらに、本発明の半導体装置は、外部端子
であるバンプ電極が半導体チップの主面とチップ外側と
に対応して配置されるものであり、前記半導体チップの
主面上に配置される弾性構造体本体部と前記半導体チッ
プの前記主面の外側に延在して配置される弾性構造体補
強部とから成り、前記半導体チップの接続端子を露出さ
せる開口部が形成された厚い弾性構造体と、前記半導体
チップの主面上からチップ外側に延在し、一端が前記接
続端子と電気的に接続されかつ他端が前記バンプ電極と
電気的に接続されるリードを備え、前記接続端子を露出
させる開口部が形成されたテープ基板と、前記半導体チ
ップの前記接続端子および前記テープ基板の前記リード
を封止する封止部とを有し、前記弾性構造体の厚さが前
記テープ基板と同等またはそれ以上の厚さとなるように
構成され、前記半導体チップの外側に配置された前記バ
ンプ電極の前記テープ基板による支持が、厚い前記弾性
構造体補強部によって補強されているものである。
【００２４】また、本発明の半導体装置は、半導体チッ
プの主面上からチップ外側に延在し、前記半導体チップ
の主面に形成される接続端子を露出させる開口部を有す
る多孔質の弾性構造体と、前記半導体チップの主面上か
らチップ外側に延在し、一端が前記接続端子と電気的に
接続されかつ他端が外部端子であるバンプ電極と電気的
に接続されるリードを備えるとともに、前記接続端子を
露出させる開口部を有するテープ基板と、前記半導体チ
ップの前記接続端子および前記テープ基板の前記リード
を封止する封止部と、前記半導体チップの主面と前記半
導体チップ外側とに対応して配置される外部端子である
複数のバンプ電極とを有し、前記テープ基板のテープ基
材が前記多孔質の弾性構造体の骨格層より厚く構成さ
れ、前記半導体チップの外側に配置された前記バンプ電
極の前記テープ基板による支持が、厚い前記テープ基材
によって補強されているものである。
【００２５】また、本発明の半導体装置の製造方法は、
外部端子であるバンプ電極が半導体チップの主面とチッ
プ外側とに対応して配置される半導体装置のものであ
り、一面にリードを有し、前記リードの一部を配置する
開口部が形成されたテープ基板を準備する工程と、前記
テープ基板と同等またはそれ以上の厚さで形成され、前
記テープ基板の前記開口部とほぼ同じ形状の開口部が形
成された弾性構造体本体部を備え、前記弾性構造体本体
部とその外側に形成された弾性構造体補強部とからなる
弾性構造体を準備する工程と、前記テープ基板の前記開
口部と前記弾性構造体の前記開口部との位置を合わせて
前記テープ基板と前記弾性構造体とを接合する工程と、
前記半導体チップの接続端子を２つの前記開口部に露出
させ、前記弾性構造体本体部を前記半導体チップの主面
上に配置するとともに、前記弾性構造体補強部を前記半
導体チップの前記主面の外側に延在させて前記半導体チ
ップの前記主面と前記弾性構造体とを接合する工程と、
前記半導体チップの前記接続端子とこれに対応する前記
テープ基板の開口部に配置された前記リードとを接続す
る工程と、前記半導体チップの前記接続端子とこれに接
続された前記リードとを樹脂封止して封止部を形成する
工程と、前記テープ基板の一面の前記リードと接続する
前記バンプ電極を形成する工程と、前記テープ基板を個
片化する工程とを有し、前記半導体チップの外側に配置
された前記バンプ電極の前記テープ基板による支持を厚
い前記弾性構造体補強部によって補強し得るものであ
る。
【００２６】さらに、本発明の半導体装置の製造方法
は、外部端子であるバンプ電極が半導体チップの主面と
チップ外側とに対応して配置される半導体装置のもので
あり、一面にリードを有し、前記リードの一部を配置す
る開口部が形成されたテープ基板を準備する工程と、前
記テープ基板の前記開口部とほぼ同じ形状の開口部が形
成された多孔質の弾性構造体を準備する工程と、前記半
導体チップの外側に配置される前記バンプ電極の前記テ
ープ基板による支持を補強する補強部材を準備する工程
と、前記テープ基板の前記開口部と前記弾性構造体の前
記開口部との位置を合わせて前記テープ基板と前記弾性
構造体とを接合する工程と、前記テープ基板と前記補強
部材とを接合する工程と、前記半導体チップの接続端子
を２つの前記開口部に露出させ、前記半導体チップの周
囲に前記補強部材を配置して前記半導体チップの前記主
面と前記弾性構造体とを接合する工程と、前記半導体チ
ップの前記接続端子とこれに対応する前記テープ基板の
開口部に配置された前記リードとを接続する工程と、前
記半導体チップの前記接続端子とこれに接続された前記
リードとを樹脂封止して封止部を形成する工程と、前記
テープ基板の一面の前記リードと接続する前記バンプ電
極を形成する工程と、前記テープ基板を個片化する工程
とを有し、前記半導体チップの外側に配置された前記バ
ンプ電極の前記テープ基板による支持を前記補強部材に
よって補強し得るものである。
【００２７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２８】（実施の形態１）図１は本発明の実施の形
態１による半導体装置（Ｆａｎ−ｉｎ／ｏｕｔ形のＣＳ
Ｐ）の構造の一例を封止部を透過して示す平面図、図２
は図１に示す半導体装置のＡ−Ａ線に沿う断面図、図３
は図１に示す半導体装置の製造手順の一例を示すプロセ
スフロー図、図４は図１に示す半導体装置の製造方法に
おける各工程ごとの構造を示す図であり、（ａ) はテー
プ基板を示す斜視図、（ｂ) は弾性構造体取り付け状態
を示す斜視図、（ｃ）は補強部材取り付け状態を示す斜
視図、（ｄ）はチップ貼り付け状態を示す斜視図、図５
は図１に示す半導体装置の製造方法における各工程ごと
の構造を示す図であり、（ａ) はリード接合状態を示す
斜視図、（ｂ) は封止状態を示す斜視図、（ｃ）はバン
プ電極搭載状態を示す斜視図、図６は図１に示す半導体
装置のカード基板（実装基板）への実装状態の一例を示
す平面図、図７は図６に示すカード基板（実装基板）へ
の実装状態を示す断面図、図８は図１に示す半導体装置
の変形例の構造を封止部を透過して示す平面図、図９は
図８に示す半導体装置のＢ−Ｂ線に沿う断面図である。
【００２９】図１および図２に示す本実施の形態１の半
導体装置（ＣＳＰ１１）は、パッケージサイズがチップ
サイズより僅かに大きい程度の小形のものであり、外部
端子である複数のバンプ電極２が半導体チップ１の主面
１ａ上とその外側とに対応して配置されたＦａｎ−ｉｎ
／ｏｕｔ形のものである。
【００３０】なお、このようなＣＳＰ１１の適用例とし
ては、ランバス型ＤＲＡＭ（Dynamic Random Access Me
mory) 、ダイレクトランバスＤＲＡＭなどであるが、前
記ＤＲＡＭに限定されるものではない。
【００３１】前記ＣＳＰ１１の構造について説明する
と、半導体チップ１の主面１ａ上に配置され、かつ半導
体チップ１の電極パッド１ｂ（接続端子）を露出させる
開口部３ｃが形成された多孔質のエラストマ３（弾性構
造体）と、半導体チップ１の主面１ａ上からチップ外側
に延在し、一端が電極パッド１ｂと電気的に接続されか
つ他端がバンプ電極２と電気的に接続されるリード４ｃ
を備えるとともに、電極パッド１ｂを露出させる開口部
４ｅが形成されたテープ基板４と、半導体チップ１の外
側に配置されるバンプ電極２の支持を補強する補強部材
６と、半導体チップ１の電極パッド１ｂおよびテープ基
板４のリード４ｃを封止する封止部５とからなり、半導
体チップ１の外側に配置されたバンプ電極２のテープ基
板４による支持を補強部材６によって補強するものであ
る。
【００３２】すなわち、Ｆａｎ−ｉｎ／ｏｕｔ形のＣＳ
Ｐ１１において、Ｆａｎ−ｏｕｔ領域（チップ外側領
域）に搭載されるバンプ電極２のテープ基板４による支
持を補強部材６によって補強し、これにより、テープ基
板４の平坦性を向上させて、その結果、ＣＳＰ１１実装
における信頼性を向上させるものである。
【００３３】なお、図１に示すＣＳＰ１１の平面図は、
半導体チップ１の電極パッド１ｂやテープ基板４のリー
ド４ｃを表すために、図２に示す封止部５を透過して表
したものである。
【００３４】したがって、図１に示すＣＳＰ１１の平面
図では、前記封止部５の記載が省略されているが、図１
に示すＣＳＰ１１のテープ基板４の開口部４ｅ内には、
本来、図２に示すような封止部５が形成されている（以
降、実施の形態２〜実施の形態５についても同様であ
る）。
【００３５】また、本実施の形態１のＣＳＰ１１では、
半導体チップ１の電極パッド１ｂは、半導体チップ１の
主面１ａの対向する一組の辺の中間付近に前記辺にほぼ
平行に並んで配置されている。
【００３６】すなわち、ＣＳＰ１１に組み込まれた半導
体チップ１は、センタパッド配列のものである。
【００３７】さらに、ＣＳＰ１１の外部端子であるバン
プ電極２は、封止部５の両側に複数個（ここでは、片側
１２個、合計２４個）ずつ格子状配列で取り付けられて
おり、Ｆａｎ−ｉｎ／ｏｕｔ形であるため、半導体チッ
プ１の主面１ａ上に対応して配置されたバンプ電極２
と、主面１ａの外側の半導体チップ１からはみ出した箇
所に対応して配置されたバンプ電極２とが設けられてい
る。
【００３８】また、本実施の形態１のＣＳＰ１１におけ
る補強部材６は、図２に示すように、半導体チップ１の
外側の領域でテープ基板４に接着層８を介して固定され
るとともに、図１に示すように、枠状の一体部材からな
る補強枠であり、したがって、図２に示すように、これ
の枠内に半導体チップ１およびエラストマ３が配置され
ている。
【００３９】ただし、補強部材６は、必ずしも一体部材
でなくてもよく、２つ以上の複数個に分割された部材を
用いて、これらをチップ外側周囲のテープ基板４にほぼ
均等に分散配置させて取り付け、これによって、チップ
外側領域に配置されるバンプ電極２のテープ基板４によ
る支持を補強してもよい。
【００４０】なお、補強部材６は、例えば、ポリイミド
樹脂から成り、その際、補強用として厚く形成されたも
のを用いる。そこで、補強部材６の厚さについては、テ
ープ基板４のテープ基材４ｇがポリイミド樹脂によって
形成されている場合、ポリイミド樹脂からなる補強枠で
ある補強部材６と、テープ基板４のテープ基材４ｇのポ
リイミド樹脂との厚さの合計が１００〜１７５μｍ程度
になることが好ましく、これによって、チップ外側に配
置されたバンプ電極２のテープ基板４による支持を補強
できる。
【００４１】ただし、補強部材６は、アルミニウムや銅
などの金属材によって形成されていてもよく、これによ
り、補強部材６を比較的薄く形成することも可能であ
る。
【００４２】また、本実施の形態１のＣＳＰ１１が有す
るテープ基板４には、対向する１組の外周の辺の中間付
近に前記辺にほぼ平行に沿って細長い長方形の開口部４
ｅが形成されており、これにより、半導体チップ１の主
面１ａをエラストマ３に取り付けた際には、半導体チッ
プ１の主面１ａにセンタパッド配列で１列に並んで設置
された複数の電極パッド１ｂが、図１に示すように、こ
の開口部４ｅから露出する。
【００４３】本実施の形態１のＣＳＰ１１におけるテー
プ基板４は、図２に示すように、半導体チップ１の主面
１ａに対応した領域の基板本体部４ａと、半導体チップ
１の主面１ａから外側周囲に延在する領域に対応した基
板突出部４ｂとを有しており、半導体チップ１をエラス
トマ３に貼り付けた際には、基板本体部４ａとエラスト
マ３と半導体チップ１とが積層配置され、テープ基板４
の基板突出部４ｂが半導体チップ１の外側周囲に張り出
して突出した構造となり、この基板突出部４ｂのバンプ
電極搭載側と反対側の面に接着層８を介して枠状の補強
部材６が取り付けられている。
【００４４】また、エラストマ３は、補強部材６の枠内
に収まる程度の大きさに形成され、半導体チップ１を支
持する絶縁性の弾性部材であるとともに、テープ基板４
と半導体チップ１との間に配置され、これにより、半導
体チップ１の主面１ａと密着している。
【００４５】ここで、各部材それぞれの詳細構造および
材質について説明する。
【００４６】まず、テープ基板４には、その基材である
テープ基材４ｇのバンプ電極搭載側（以降、これを表面
側といい、また、その反対側のチップ搭載側を裏面側と
いう）に、リード４ｃと電気的に接続され、かつバンプ
電極２を搭載する複数のバンプランド４ｆが設けられて
いる。
【００４７】さらに、テープ基板４は、その基材となる
テープ基材４ｇがポリイミド樹脂によって形成され、図
２に示すように、このテープ基材４ｇの表面側に銅箔な
どの金属箔からなるリード４ｃ（バンプランド４ｆを含
む）が形成され、かつこのリード４ｃが薄膜のＡｕめっ
き層、Ａｕ／Ｎｉめっき層またはＰｄめっき層によって
被覆されているとともに、前記めっき層を含むテープ基
材４ｇの表面側がソルダレジスト４ｈなどの絶縁膜によ
って覆われている。リード４ｃを被覆する前記めっき層
は、例えば、厚さ1.５μｍのＡｕ両面めっき、もしくは
半導体チップ側とバンプ電極側とでその厚さを変えた前
記めっき層などである（一例として、Ａｕ／Ｎｉ＝3.０
／0.５μｍ（半導体チップ側）、0.３／0.５μｍ（バン
プ電極側））。
【００４８】なお、このようなテープ基材４ｇの表面側
にリード４ｃが形成されたテープ基板４の配線構造を表
配線構造と呼ぶ。図２に示すＣＳＰ１１は、テープ基板
４が表配線構造のものであるが、本実施の形態１のＣＳ
Ｐ１１におけるテープ基板４は、テープ基材４ｇの裏面
側にリード４ｃが形成される裏配線構造のものであって
もよい。
【００４９】これにより、ソルダレジスト４ｈのバンプ
ランド４ｆに対応した箇所にバンプ用開口部４ｄが形成
され、このバンプ用開口部４ｄにバンプ電極２を配置す
ることにより、バンプランド４ｆを介してバンプ電極２
とリード４ｃとが電気的に接続される。
【００５０】また、エラストマ３は、多孔質部材であ
り、骨格層３ｄ（コア層あるいは基層などともいう）と
その表裏両面に形成された接着層３ｅとからなる３層構
造のものである（図１１参照）。その際、骨格層３ｄ
は、例えば、多孔質フッ素樹脂などによって形成され、
さらに、接着層３ｅは、エポキシ含浸多孔質フッ素樹脂
などによって形成されている。
【００５１】なお、エラストマ３の骨格層３ｄが多孔質
フッ素樹脂によって形成されていることにより、その通
気性や撥水性を向上できる。
【００５２】ここで、多孔質フッ素樹脂によって形成さ
れるエラストマ３は、３次元的網目構造体により構成さ
れ、前記３次元的網目構造体は、繊維状化合物が３次元
的絡み合いにより形成された不織布からなるものであ
る。
【００５３】また、封止部５は、半導体チップ１の電極
パッド１ｂおよびこれに接続されたリード４ｃを封止用
樹脂９（図５参照）によって樹脂封止して形成したもの
である。
【００５４】また、封止部５を形成する封止材である封
止用樹脂９は、比較的粘度の高いものであるが、塗布時
のポッティングノズル１０（図５参照）の移動時間を長
くして塗布に時間を掛けたり、封止用樹脂９を加熱する
などして、粘度の高い封止用樹脂９を用いることを可能
にしている。
【００５５】その際、封止用樹脂９としては、封止キュ
ア時の収縮による残留応力を小さくするために、シリカ
を含有した樹脂を用いることが好ましい。
【００５６】また、バンプ電極２の材料は、例えば、Ｓ
ｎ／Ｐｂの共晶半田やその他のＳｎ／Ａｇ、Ｓｎ／Ａｇ
／Ｃｕ、Ｓｎ／Ａｇ／Ｂｉ／Ｃｕ、Ｓｎ／Ａｇ／Ｂｉ、
またはＳｎ／Ｂｉ／Ｃｕなどの半田、あるいは、Ａｕめ
っき付きＮｉなどであり、その直径は、0.３〜0.６ｍｍ
程度である。
【００５７】次に、本実施の形態１のＣＳＰ１１の実装
形態を図６、図７を用いて説明する。
【００５８】図６、図７は、例えば、メモリカードなど
のカード製品にＣＳＰ１１を実装した例を示すものであ
り、ＱＦＰ（Quad Flat Package)２１などの面実装形パ
ッケージとともに同一の実装基板２２に複数のＣＳＰ１
１をリフロー実装したものである。なお、実装基板２２
は、例えば、カード基板などであり、その片側端部に
は、外部機器と電気的に接続する複数の外部コンタクト
リード２２ａが設けられている。
【００５９】次に、図１〜図５を用いて本実施の形態１
によるＦａｎ−ｉｎ／ｏｕｔ形のＣＳＰ１１（半導体装
置）の製造方法を図３に示すプロセスフロー図にしたが
って説明する。
【００６０】まず、一面（本実施の形態１では、表配線
構造のため、表面）にリード４ｃを有し、かつリード４
ｃの一部を配置する開口部４ｅが形成された図４（ａ）
に示す表配線構造のテープ基板４（フレキシブル配線基
板ともいう）を準備する。
【００６１】ここで、テープ基板４に形成された複数の
リード４ｃは、長方形の開口部４ｅの幅方向に対してそ
れぞれ開口部４ｅを跨がって形成されている。
【００６２】さらに、テープ基板４は、その基材となる
テープ基材４ｇの表面側に銅箔などの金属箔からなるリ
ード４ｃが形成されるとともに、このリード４ｃが薄膜
のＡｕめっき層、Ａｕ／Ｎｉめっき層またはＰｄめっき
層によって被覆され、かつ前記めっき層を含むテープ基
材４ｇの表面側がソルダレジスト４ｈなどの絶縁膜によ
って覆われているものである。
【００６３】また、ＣＳＰ１１に用いられるテープ基板
４は、そのテープ基材４ｇが、例えば、ポリイミド樹脂
によって形成されたものである。
【００６４】一方、テープ基板４の開口部４ｅとほぼ同
じ形状の開口部３ｃが形成された多孔質のエラストマ３
を準備する。
【００６５】さらに、半導体チップ１の外側に配置され
るバンプ電極２のテープ基板４による支持を補強する枠
状の補強部材６を準備する。
【００６６】なお、本実施の形態のＣＳＰ１１に用いら
れる補強部材６は、例えば、ポリイミド樹脂によって形
成されたものであるが、ポリイミド樹脂以外のアルミニ
ウム（Ａｌ）または銅（Ｃｕ）などの金属材、あるいは
これにＮｉ、Ｓｎなどで防食めっき処理を施した部材に
よって形成されていてもよい。
【００６７】さらに、補強部材６がポリイミド樹脂によ
って形成されている場合、補強部材６のポリイミド樹脂
とテープ基材４ｇのポリイミド樹脂との厚さの合計が、
１００μｍ以上、好ましくは１００〜１７５μｍで形成
されたテープ基板４と補強部材６とを用いてもよい。
【００６８】その後、テープ基板４の開口部４ｅとエラ
ストマ３の開口部４ｅとの位置を合わせてテープ基板４
とエラストマ３とを接合する。
【００６９】ここでは、図３のステップＳ１に示すエラ
ストマ貼り付けを行う。
【００７０】すなわち、テープ基板４の開口部４ｅとエ
ラストマ３の開口部４ｅとの位置を合わせてテープ基板
４に接着層８を介してエラストマ３を貼り付け、図４
（ｂ）に示す状態とする。
【００７１】その後、エラストマ３の外側周囲に枠状の
補強部材６を配置してテープ基板４と補強部材６とを接
着層８を介して接合する。
【００７２】すなわち、ステップＳ２に示す補強部材貼
り付けを行ってテープ基板４の基板突出部４ｂに枠状の
補強部材６を貼り付ける。
【００７３】これにより、図４（ｃ）に示すように、枠
状の補強部材６の枠内にエラストマ３が配置された状態
となる。
【００７４】なお、補強部材６のテープ基板４への貼り
付けは、エラストマ３の貼り付けとほぼ同時に行っても
よく、あるいは、エラストマ３の貼り付けの前に行って
もよい。
【００７５】すなわち、図３に示すステップＳ１とステ
ップＳ２の順序を逆にして、エラストマ３を貼り付ける
前に、まず、テープ基板４と補強部材６とを接着層８を
介して接合し、その後、枠状の補強部材６の内側にエラ
ストマ３を配置してそれぞれの開口部４ｅ，３ｃの位置
を合わせてテープ基板４とエラストマ３とを接合しても
よい。
【００７６】その後、ステップＳ３に示すチップ貼り付
けを行う。
【００７７】すなわち、枠状の補強部材６の枠内に半導
体チップ１を配置して半導体チップ１の主面１ａの複数
の電極パッド１ｂを２つの開口部３ｃ，４ｅに露出させ
た状態で半導体チップ１の主面１ａとエラストマ３とを
接着層３ｅ（図１１参照）を介して接合する。
【００７８】これにより、図４（ｄ）に示すように、半
導体チップ１の外側周囲に枠状の補強部材６が配置され
て半導体チップ１がエラストマ３に貼り付けられた状態
となる。
【００７９】その後、ステップＳ４に示すリード接合を
行う。
【００８０】すなわち、半導体チップ１の電極パッド１
ｂとこれに対応するテープ基板４の開口部４ｅに配置さ
れたリード４ｃとを接続する。
【００８１】ここでは、図５（ａ）に示すように、テー
プ基板４の開口部４ｅを上方に向けて配置し、ボンディ
ングツール７を用いたシングルポイントのインナリード
ボンディングによってリード４ｃを電極パッド１ｂに接
続する。
【００８２】その際、まず、ボンディングツール７を開
口部４ｅの所定のリード４ｃ上に配置し、そこからボン
ディングツール７を下降させてリード４ｃにボンディン
グツール７を押し当て荷重を印加し、この荷重によって
リード４ｃを押し切る。
【００８３】さらに、ボンディングツール７の連続動作
により、切断後のリード４ｃを半導体チップ１の電極パ
ッド１ｂに押し当て、熱圧着（超音波併用でもよい）な
どによってリード４ｃと電極パッド１ｂとを接続する。
【００８４】このボンディングツール７の動作を各リー
ド４ｃに対して繰り返して行って、それぞれの電極パッ
ド１ｂとこれに対応するリード４ｃとを接続する。
【００８５】その後、ステップＳ５に示す封止を行う。
【００８６】すなわち、半導体チップ１の電極パッド１
ｂとこれに接続されたリード４ｃとを樹脂封止して図２
に示す封止部５を形成する。
【００８７】ここでは、図５（ｂ）に示すように、ポッ
ティング方法によってテープ基板４の開口部４ｅに対し
てポッティングノズル１０から封止材である封止用樹脂
９を滴下し、これによって半導体チップ１の電極パッド
１ｂとこれに接続されたテープ基板４のリード４ｃとを
樹脂封止する。
【００８８】続いて、所定時間経過させ、これによって
封止用樹脂９を硬化させて封止部５を形成する。
【００８９】その後、ステップＳ６に示すバンプ搭載を
行う。
【００９０】すなわち、テープ基板４の一面（表面）の
リード４ｃと接続するバンプランド４ｆ上に外部端子で
あるバンプ電極２を形成する。
【００９１】その際、まず、テープ基板４のソルダレジ
スト４ｈのバンプ用開口部４ｄに、図５（ｃ）に示すよ
うに、はんだボール２３を供給し、その後、リフローを
行って、図２に示すように、各バンプランド４ｆ上にバ
ンプ電極２を形成する。
【００９２】続いて、ステップＳ７に示すマーキングを
行う。
【００９３】例えば、補強部材６などに製品の型番など
のマークを付す。
【００９４】その後、ステップＳ８に示す個片切断を行
う。
【００９５】すなわち、切断型などを用いてテープ基板
４を所定箇所で切断し、これにより、個片化を行って所
望サイズのＣＳＰ１１を取得する。
【００９６】その後、ステップＳ９に示す検査を行って
ＣＳＰ１１の完成となる。
【００９７】これにより、半導体チップ１の外側に配置
されたバンプ電極２のテープ基板４による支持を補強部
材６によって補強したＦａｎ−ｉｎ／ｏｕｔ形のＣＳＰ
１１を取得できる。
【００９８】本実施の形態１のＦａｎ−ｉｎ／ｏｕｔ形
のＣＳＰ１１およびその製造方法によれば、以下のよう
な作用効果が得られる。
【００９９】すなわち、半導体チップ１の外側に配置さ
れる補強部材６が設けられたことにより、チップ外側の
バンプ電極２のテープ基板による支持が補強部材６によ
って補強されるため、チップ外側の複数のバンプ電極２
の支持を確実に行うことができる。
【０１００】さらに、半導体チップ１の主面１ａ上に多
孔質のエラストマ３が配置されることにより、バンプ電
極形成時のリフローもしくはＣＳＰ１１実装時のリフロ
ーにおいてエラストマ３中にボイドが形成されないこと
と、封止部５で発生する蒸気を効率良く外部に放出可能
なこととにより、リフロークラックつまりＣＳＰ実装不
具合の発生を防ぐことが可能になる。
【０１０１】したがって、耐リフロー性が優れたＦａｎ
−ｉｎ／ｏｕｔ形のＣＳＰ１１とすることができる。
【０１０２】さらに、エラストマ３の多孔質フッ素樹脂
のフッ素が有する撥水性によってＣＳＰ１１内への水分
の進入を防ぐことができ、これにより、Ｆａｎ−ｉｎ／
ｏｕｔ形のＣＳＰ１１の電気的特性の劣化を低減でき
る。
【０１０３】その結果、耐リフロー性に優れ、信頼性を
向上させるとともに、チップ外側の複数のバンプ電極２
を確実に支持することが可能なＦａｎ−ｉｎ／ｏｕｔ形
のＣＳＰ１１を実現できる。
【０１０４】また、本実施の形態１のＦａｎ−ｉｎ／ｏ
ｕｔ形のＣＳＰ１１において、ポリイミド樹脂からなる
補強部材６の厚さと、テープ基板４のテープ基材４ｇの
ポリイミド樹脂の厚さとの合計を１００〜１７５μｍと
することにより、補強部材６によるテープ基板４の補強
と合わせてテープ基板４自身の剛性も高めることができ
る。
【０１０５】その結果、テープ基板４によるチップ外側
のバンプ電極２の支持をさらに確実に行うことができ
る。
【０１０６】また、本実施の形態１のＦａｎ−ｉｎ／ｏ
ｕｔ形のＣＳＰ１１では、表配線構造のテープ基板４を
用いているため、テープ基材４ｇにバンプ用開口部４ｄ
を形成せずにソルダレジスト４ｈにバンプ用開口部４ｄ
を形成できる。
【０１０７】したがって、テープ基材４ｇを厚く形成で
きるため、テープ基板４における半導体チップ１の外側
に張り出した箇所すなわち基板突出部４ｂの強度を高め
ることができる。
【０１０８】これにより、補強部材６を用いることと合
わせてチップ外側に配置されるバンプ電極２の支持を補
強することができ、その結果、Ｆａｎ−ｉｎ／ｏｕｔ形
のＣＳＰ１１の信頼性を高めることができる。
【０１０９】また、Ｆａｎ−ｉｎ／ｏｕｔ形のＣＳＰ１
１においてチップ外側に配置されるバンプ電極２の支持
を補強することができるため、小形または薄形化を図っ
たＣＳＰ１１を携帯用小形・薄形電子機器、例えば、携
帯電話などにも実装することができる。
【０１１０】次に、本実施の形態１のＣＳＰ１１に対す
る変形例のＣＳＰ１２（図８および図９参照）の構造に
ついて説明する。
【０１１１】すなわち、ＣＳＰ１１が、半導体チップ１
の電極パッド１ｂの配列がセンタパッド配列であったの
に対し、図８および図９に示すＣＳＰ１２は、半導体チ
ップ１の電極パッド１ｂの配列が外周パッド配列のもの
である。
【０１１２】本実施の形態１の変形例のＣＳＰ１２で
は、図８に示すように、半導体チップ１の電極パッド１
ｂが、半導体チップ１の主面１ａの対向する１組の辺に
沿ってこの辺にほぼ平行に並んで主面１ａの外周部に対
向して配置されている。
【０１１３】図９は、図８のＣＳＰ１２のＢ−Ｂ線に沿
う断面を表した図である。
【０１１４】したがって、図８、図９に示す変形例のＣ
ＳＰ１２は、図１、図２に示すＣＳＰ１１における半導
体チップ１の電極パッド１ｂの配列をセンタパッド配列
から外周パッド配列に置き換えたものである。
【０１１５】なお、ＣＳＰ１２では、半導体チップ１の
主面１ａの対向する１組の辺に沿って主面１ａの外周部
に電極パッド１ｂが対向して並んで配置されているた
め、テープ基板４には、それぞれの列の電極パッド１ｂ
を露出させる細長い開口部４ｅが２つ設けられており、
２つの開口部４ｅの間の領域が基板本体部４ａとなり、
かつそれぞれの開口部４ｅの外側の領域が基板突出部４
ｂとなる。
【０１１６】また、多孔質のエラストマ３は、図９に示
すように、対向する電極パッド１ｂ群の間に配置される
ため、その両外側に電極パッド１ｂ群を配置することが
でき、したがって、ＣＳＰ１２のエラストマ３には、Ｃ
ＳＰ１１に示すような開口部３ｃは形成されていない。
【０１１７】なお、ＣＳＰ１２における電極パッド１ｂ
の配列以外のその他の構造についてはＣＳＰ１１と同様
であるため、その重複説明は省略する。
【０１１８】また、ＣＳＰ１２の製造方法、さらに、Ｃ
ＳＰ１２およびその製造方法によって得られる作用効果
についても、ＣＳＰ１１のものと同様であるため、その
重複説明は省略する。
【０１１９】（実施の形態２）図１０は本発明の実施の
形態２による半導体装置（Ｆａｎ−ｉｎ／ｏｕｔ形のＣ
ＳＰ）の構造の一例を封止部を透過して示す平面図、図
１１は図１０に示す半導体装置のＣ−Ｃ線に沿う断面
図、図１２は図１０に示す半導体装置の製造手順の一例
を示すプロセスフロー図、図１３は図１０に示す半導体
装置の製造方法における各工程ごとの構造を示す図であ
り、（ａ) はテープ基板を示す斜視図、（ｂ) は弾性構
造体取り付け状態を示す斜視図、（ｃ）はチップ貼り付
け状態を示す斜視図、図１４は図１０に示す半導体装置
の製造方法における各工程ごとの構造を示す図であり、
（ａ) はリード接合状態を示す斜視図、（ｂ) は封止状
態を示す斜視図、（ｃ）はバンプ電極搭載状態を示す斜
視図、図１５は図１０に示す半導体装置（Ｆａｎ−ｉｎ
／ｏｕｔ形のＣＳＰ）の変形例の構造を封止部を透過し
て示す平面図、図１６は図１５に示す半導体装置のＤ−
Ｄ線に沿う断面図である。
【０１２０】本実施の形態２のＣＳＰ１３（半導体装
置）は、図１に示す実施の形態１のＣＳＰ１１と同様に
センタパッド配列のＦａｎ−ｉｎ／ｏｕｔ形のものであ
る。そこで、本実施の形態２のＣＳＰ１３における実施
の形態１のＣＳＰ１１に対しての変更箇所は、補強部材
６を設けずにエラストマ３が有する骨格層３ｄをポリイ
ミド樹脂によって形成し、これとともに、テープ基板４
のテープ基材４ｇのポリイミド樹脂とのポリイミド樹脂
の合計の厚さを規定してチップ外側に配置されるバンプ
電極２のテープ基板４による支持を補強するものであ
る。
【０１２１】したがって、エラストマ３は、半導体チッ
プ１の主面１ａ上に配置されるエラストマ本体部（弾性
構造体本体部）３ａと、半導体チップ１の主面１ａの外
側に延在するエラストマ補強部（弾性構造体補強部）３
ｂとからなる。
【０１２２】これにより、テープ基板４の半導体チップ
１の主面１ａ上に配置される基板本体部４ａにはエラス
トマ本体部３ａが対応しており、さらに、半導体チップ
１の主面１ａから延在する基板突出部４ｂにはエラスト
マ補強部３ｂが対応して配置されており、その結果、半
導体チップ１の外側に配置されたバンプ電極２のテープ
基板４による支持を、テープ基板４のテープ基材４ｇと
エラストマ３のエラストマ補強部３ｂとによって補強し
ている。
【０１２３】なお、ＣＳＰ１３では、エラストマ３の骨
格層３ｄおよびテープ基板４のテープ基材４ｇがポリイ
ミド樹脂によって形成されており、例えば、エラストマ
３の骨格層３ｄの厚さを５０〜１２５μｍ（一例とし
て、５０μｍ、７５μｍまたは１２５μｍ）で形成し、
一方、テープ基板４のテープ基材４ｇの厚さを約５０μ
ｍで形成し、これにより、エラストマ３の骨格層３ｄの
ポリイミド樹脂とテープ基板４のテープ基材４ｇのポリ
イミド樹脂との厚さの合計を１００〜１７５μｍとす
る。
【０１２４】この両者のポリイミド樹脂の厚さにより、
その結果、半導体チップ１の外側に配置されたバンプ電
極２のテープ基板４による支持の強度を高めることがで
きる。
【０１２５】なお、ＣＳＰ１３におけるテープ基板４の
配線構造は、テープ基材４ｇのポリイミド樹脂の厚さを
厚く形成する必要があるため、表配線構造となってい
る。
【０１２６】すなわち、テープ基材４ｇの表面（エラス
トマ３との接合側と反対側の面）側に銅箔からなるリー
ド４ｃが形成された表配線構造とすることにより、ソル
ダレジスト４ｈにバンプ用開口部４ｄを形成できるた
め、テープ基材４ｇを厚く形成できる。
【０１２７】したがって、ＣＳＰ１３では、表配線構造
のテープ基板４を用いている。
【０１２８】なお、本実施の形態２のＣＳＰ１３におけ
るその他の構造については、実施の形態１で説明したＣ
ＳＰ１１と同様であるためその重複説明は省略する。
【０１２９】次に、図１０〜図１４を用いて本実施の形
態２によるＦａｎ−ｉｎ／ｏｕｔ形のＣＳＰ１３（半導
体装置）の製造方法を図１２に示すプロセスフロー図に
したがって説明する。
【０１３０】まず、実施の形態１の時と同様に、一面
（表面）にリード４ｃを有し、かつリード４ｃの一部を
配置する開口部４ｅが形成された図１３（ａ）に示す表
配線構造のテープ基板４（フレキシブル配線基板ともい
う）を準備する。
【０１３１】ここで、テープ基板４に形成された複数の
リード４ｃは、長方形の開口部４ｅの幅方向に対してそ
れぞれ開口部４ｅを跨がって形成されている。
【０１３２】また、ＣＳＰ１３に用いられるテープ基板
４は、そのテープ基材４ｇが、例えば、ポリイミド樹脂
によって形成されたものであり、さらに、その配線構造
は、テープ基材４ｇのポリイミド樹脂の厚さを厚く形成
する必要があるため、表配線構造である。
【０１３３】一方、テープ基板４の開口部４ｅとほぼ同
じ形状の開口部３ｃが形成されるとともに、エラストマ
本体部３ａとエラストマ補強部３ｂとからなり、かつそ
の骨格層３ｄがポリイミド樹脂によって形成されたエラ
ストマ３を準備する。
【０１３４】その際、例えば、エラストマ３の骨格層３
ｄの厚さは５０〜１２５μｍで形成され、一方、テープ
基板４のテープ基材４ｇの厚さは約５０μｍで形成さ
れ、これにより、エラストマ３の骨格層３ｄのポリイミ
ド樹脂とテープ基板４のテープ基材４ｇのポリイミド樹
脂との厚さの合計が１００〜１７５μｍとなるようなテ
ープ基板４およびエラストマ３を用いる。
【０１３５】その後、テープ基板４の開口部４ｅとエラ
ストマ３の開口部４ｅとの位置を合わせてテープ基板４
とエラストマ３とを接合する。
【０１３６】ここでは、図１２のステップＳ１に示すエ
ラストマ貼り付けを行う。
【０１３７】すなわち、テープ基板４の開口部４ｅとエ
ラストマ３の開口部４ｅとの位置を合わせてテープ基板
４に接着層３ｅを介してエラストマ３を貼り付け、図１
３（ｂ）に示す状態とする。
【０１３８】その後、ステップＳ２に示すチップ貼り付
けを行う。
【０１３９】すなわち、半導体チップ１の主面１ａの複
数の電極パッド１ｂを２つの開口部３ｃ，４ｅに露出さ
せた状態で半導体チップ１の主面１ａとエラストマ３と
を接着層３ｅを介して接合する。
【０１４０】これにより、図１１、図１３（ｃ）に示す
ように、半導体チップ１の外側に基板突出部４ｂとエラ
ストマ補強部３ｂとを延在させて半導体チップ１をエラ
ストマ３に貼り付けた状態とする。
【０１４１】その後、ステップＳ３に示すリード接合を
行う。
【０１４２】すなわち、半導体チップ１の電極パッド１
ｂとこれに対応するテープ基板４の開口部４ｅに配置さ
れたリード４ｃとを接続する。
【０１４３】ここでは、図１４（ａ）に示すように、テ
ープ基板４の開口部４ｅを上方に向けて配置し、ボンデ
ィングツール７を用いたシングルポイントのインナリー
ドボンディングによってリード４ｃを電極パッド１ｂに
接続する。
【０１４４】その際、実施の形態１と同様に、ボンディ
ングツール７を開口部４ｅの所定のリード４ｃ上に配置
し、そこからボンディングツール７を下降させてリード
４ｃにボンディングツール７を押し当て荷重を印加し、
この荷重によってリード４ｃを押し切る。
【０１４５】さらに、ボンディングツール７の連続動作
により、切断後のリード４ｃを半導体チップ１の電極パ
ッド１ｂに押し当て、熱圧着（超音波併用でもよい）な
どによってリード４ｃと電極パッド１ｂとを接続する。
【０１４６】このボンディングツール７の動作を各リー
ド４ｃに対して繰り返して行って、それぞれの電極パッ
ド１ｂとこれに対応するリード４ｃとを接続する。
【０１４７】その後、ステップＳ４に示す封止を行う。
【０１４８】すなわち、半導体チップ１の電極パッド１
ｂとこれに接続されたリード４ｃとを樹脂封止して図１
１に示す封止部５を形成する。
【０１４９】ここでは、図１４（ｂ）に示すように、ポ
ッティング方法によってテープ基板４の開口部４ｅに対
してポッティングノズル１０から封止材である封止用樹
脂９を滴下し、これによって半導体チップ１の電極パッ
ド１ｂとこれに接続されたテープ基板４のリード４ｃと
を樹脂封止する。
【０１５０】続いて、所定時間経過させ、これによって
封止用樹脂９を硬化させて封止部５を形成する。
【０１５１】その後、ステップＳ５に示すバンプ搭載を
行う。
【０１５２】すなわち、テープ基板４の一面（表面）の
リード４ｃと接続するバンプランド４ｆ上に外部端子で
あるバンプ電極２を形成する。
【０１５３】その際、まず、テープ基板４のソルダレジ
スト４ｈのバンプ用開口部４ｄに、図１４（ｃ）に示す
ように、はんだボール２３を供給し、その後、リフロー
を行って、図１１に示すように各バンプランド４ｆ上に
バンプ電極２を形成する。
【０１５４】続いて、ステップＳ６に示すマーキングを
行う。
【０１５５】例えば、エラストマ３などに製品の型番な
どのマークを付す。
【０１５６】その後、ステップＳ７に示す個片切断を行
う。
【０１５７】すなわち、切断型などを用いてテープ基板
４を所定箇所で切断し、これにより、個片化を行って所
望サイズのＣＳＰ１３を取得する。
【０１５８】その後、ステップＳ８に示す検査を行って
ＣＳＰ１３の完成となる。
【０１５９】これにより、半導体チップ１の外側に配置
されたバンプ電極２のテープ基板４による支持をテープ
基板４のテープ基材４ｇとエラストマ３の骨格層３ｄと
によって補強したＦａｎ−ｉｎ／ｏｕｔ形のＣＳＰ１３
を取得できる。
【０１６０】本実施の形態２のＦａｎ−ｉｎ／ｏｕｔ形
のＣＳＰ１３およびその製造方法によれば、以下のよう
な作用効果が得られる。
【０１６１】すなわち、半導体チップ１上からチップ外
側に延在するテープ基板４とエラストマ３とを有し、こ
のテープ基板４中のテープ基材４ｇのポリイミド樹脂の
厚さと、エラストマ３中の骨格層３ｄのポリイミド樹脂
の厚さとの合計を１００〜１７５μｍとすることによ
り、図１に示すＣＳＰ１１に用いた補強部材６を設ける
ことなく、チップ外側に対応して配置されるバンプ電極
２の支持を確実に行うことができる。
【０１６２】なお、ＣＳＰ１３では、表配線構造のテー
プ基板４を用いているため、テープ基板４中のポリイミ
ド樹脂から成るテープ基材４ｇの厚さを厚く形成でき、
その結果、チップ外側に配置されるバンプ電極２のテー
プ基板４による支持を補強できる。
【０１６３】また、ＣＳＰ１３の組み立てにおいて前記
補強部材６を用いずに組み立てることができるため、Ｆ
ａｎ−ｉｎ／ｏｕｔ形のＣＳＰ１３の製造（組み立て）
を容易にすることができる。
【０１６４】したがって、製造を容易にするとともに、
チップ外側の複数のバンプ電極２を確実に支持すること
が可能なＦａｎ−ｉｎ／ｏｕｔ形のＣＳＰ１３を実現で
きる。
【０１６５】また、ＣＳＰ１３では、前記補強部材６を
用いていないため、図１に示すＣＳＰ１１と比較してコ
ストを低減できる。
【０１６６】さらに、ポリイミド樹脂からなる骨格層３
ｄのエラストマ３であるため、多孔質のエラストマ３と
比較してコストを低減でき、その結果、ＣＳＰ１３のコ
ストを低減できる。
【０１６７】次に、本実施の形態２のＣＳＰ１３に対す
る変形例のＣＳＰ１４（図１５および図１６参照）の構
造について説明する。
【０１６８】すなわち、ＣＳＰ１３が、半導体チップ１
の電極パッド１ｂの配列がセンタパッド配列であったの
に対し、図１５および図１６に示すＣＳＰ１４は、半導
体チップ１の電極パッド１ｂの配列が外周パッド配列の
ものである。
【０１６９】本実施の形態２の変形例のＣＳＰ１４で
は、図１５に示すように、半導体チップ１の電極パッド
１ｂが、半導体チップ１の主面１ａの対向する１組の辺
に沿ってこの辺にほぼ平行に並んで主面１ａの外周部に
対向して配置されている。
【０１７０】図１６は、図１５のＣＳＰ１４のＤ−Ｄ線
に沿う断面を表した図である。
【０１７１】したがって、図１５、図１６に示す変形例
のＣＳＰ１４は、図１０、図１１に示すＣＳＰ１３にお
ける半導体チップ１の電極パッド１ｂの配列をセンタパ
ッド配列から外周パッド配列に置き換えたものである。
【０１７２】なお、ＣＳＰ１４では、半導体チップ１の
主面１ａの対向する１組の辺に沿って主面１ａの外周部
に電極パッド１ｂが対向して並んで配置されているた
め、テープ基板４には、それぞれの列の電極パッド１ｂ
を露出させる細長い開口部４ｅが２つ設けられており、
２つの開口部４ｅの間の領域が基板本体部４ａとなり、
かつそれぞれの開口部４ｅの外側の領域が基板突出部４
ｂとなる。
【０１７３】また、エラストマ３は、図１６に示すよう
に、テープ基板４に対応して、半導体チップ１の主面１
ａ上に配置されるエラストマ本体部３ａ（２つの開口部
３ｃの間の領域）と、半導体チップ１の主面１ａの外側
に延在するエラストマ補強部３ｂ（それぞれの開口部３
ｃの外側の領域）とからなる。
【０１７４】すなわち、テープ基板４の半導体チップ１
の主面１ａ上に配置される基板本体部４ａにはエラスト
マ本体部３ａが対応しており、さらに、半導体チップ１
の主面１ａから延在する基板突出部４ｂにはエラストマ
補強部３ｂが対応して配置されており、これにより、半
導体チップ１の外側に配置されたバンプ電極２のテープ
基板４による支持を、テープ基板４のテープ基材４ｇと
エラストマ３のエラストマ補強部３ｂとによって補強し
ている。
【０１７５】なお、ＣＳＰ１４における電極パッド１ｂ
の配列以外のその他の構造についてはＣＳＰ１３と同様
であるため、その重複説明は省略する。
【０１７６】また、ＣＳＰ１４の製造方法、さらに、Ｃ
ＳＰ１４およびその製造方法によって得られる作用効果
についても、ＣＳＰ１３のものと同様であるため、その
重複説明は省略する。
【０１７７】（実施の形態３）図１７は本発明の実施の
形態３による半導体装置（Ｆａｎ−ｉｎ／ｏｕｔ形のＣ
ＳＰ）の構造の一例を封止部を透過して示す平面図、図
１８は図１７に示す半導体装置のＥ−Ｅ線に沿う断面
図、図１９は図１７に示す半導体装置（Ｆａｎ−ｉｎ／
ｏｕｔ形のＣＳＰ）の変形例の構造を封止部を透過して
示す平面図、図２０は図１９に示す半導体装置のＦ−Ｆ
線に沿う断面図である。
【０１７８】本実施の形態３のＣＳＰ１５（半導体装
置）は、図１１に示す実施の形態２のＣＳＰ１３と同様
にセンタパッド配列のＦａｎ−ｉｎ／ｏｕｔ形のもので
ある。そこで、本実施の形態３のＣＳＰ１５における実
施の形態２のＣＳＰ１３に対しての変更箇所は、厚く形
成されたエラストマ３を用いてチップ外側に配置される
バンプ電極２のテープ基板４による支持を補強すること
である。
【０１７９】なお、エラストマ３は、ＣＳＰ１３と同様
に、半導体チップ１の主面１ａ上に配置されるエラスト
マ本体部（弾性構造体本体部）３ａと、半導体チップ１
の主面１ａの外側に延在するエラストマ補強部（弾性構
造体補強部）３ｂとからなる。
【０１８０】これにより、テープ基板４の半導体チップ
１の主面１ａ上に配置される基板本体部４ａにはエラス
トマ本体部３ａが対応しており、さらに、半導体チップ
１の主面１ａから延在する基板突出部４ｂにはエラスト
マ補強部３ｂが対応して配置されており、その結果、半
導体チップ１の外側に配置されたバンプ電極２のテープ
基板４による支持を、厚く形成されたエラストマ補強部
３ｂによって補強している。
【０１８１】なお、ＣＳＰ１５におけるエラストマ３
は、骨格層３ｄとその両面に形成された接着層３ｅとか
らなる３層構造であるが、各層の厚さは、例えば、骨格
層３ｄが５０μｍ＋チップ側の接着層３ｅが５０μｍ＋
テープ側の接着層３ｅが７５μｍ（合計１７５μｍ）、
または、骨格層３ｄが７５μｍ＋チップ側の接着層３ｅ
が５０μｍ＋テープ側の接着層３ｅが７５μｍ（合計２
００μｍ）、あるいは、骨格層３ｄが１２５μｍ＋チッ
プ側の接着層３ｅが５０μｍ＋テープ側の接着層３ｅが
７５μｍ（合計２５０μｍ）などである。
【０１８２】また、ＣＳＰ１５では、エラストマ３の骨
格層３ｄは、ポリイミド樹脂によって形成されている
が、これとともに、テープ基板４のテープ基材４ｇもポ
リイミド樹脂によって形成されており、例えば、エラス
トマ３の骨格層３ｄの厚さを前記５０〜１２５μｍで形
成し、一方、テープ基板４のテープ基材４ｇの厚さを約
５０μｍで形成する。テープ基材４ｇは、比較的薄く形
成する。
【０１８３】なお、本実施の形態３のＣＳＰ１５におい
ては、エラストマ３とテープ基板４との厚さの関係は、
エラストマ３の厚さがテープ基板４の厚さと同等または
それ以上であればよい。
【０１８４】したがって、厚く形成されたエラストマ３
のエラストマ補強部３ｂにより、半導体チップ１の外側
に配置されたバンプ電極２のテープ基板４による支持の
強度を高めることができる。
【０１８５】なお、ＣＳＰ１５におけるテープ基板４の
配線構造は、裏配線構造となっている。
【０１８６】すなわち、テープ基板４のテープ基材４ｇ
の裏面（エラストマ３との接合側の面）側に銅箔からな
るリード４ｃが形成されている。
【０１８７】なお、本実施の形態３のＣＳＰ１５におけ
るその他の構造については、実施の形態２で説明したＣ
ＳＰ１３と同様であるためその重複説明は省略する。
【０１８８】また、本実施の形態３のＣＳＰ１５の製造
方法は、実施の形態２のＣＳＰ１３の製造方法とほぼ同
じであるが、その相違点は、裏配線構造のテープ基板４
を用いることにより、テープ基板４に外部端子であるバ
ンプ電極２を形成する際に、テープ基材４ｇのバンプ搭
載箇所に設けられたバンプ用開口部４ｄを介してバンプ
電極２をリード４ｃと電気的に接続することである。
【０１８９】なお、厚く形成されたエラストマ３を介し
てテープ基板４と半導体チップ１とを接合した際には、
テープ基板４の基板突出部４ｂとエラストマ３のエラス
トマ補強部３ｂとが半導体チップ１の全周囲からチップ
外側に突出する。
【０１９０】本実施の形態３のＣＳＰ１５のその他の製
造方法については、実施の形態２のＣＳＰ１３の製造方
法と同様であるため、その重複説明は省略する。
【０１９１】本実施の形態３のＦａｎ−ｉｎ／ｏｕｔ形
のＣＳＰ１５およびその製造方法によれば、以下のよう
な作用効果が得られる。
【０１９２】すなわち、半導体チップ１上からチップ外
側に延在するテープ基板４とエラストマ３とを有し、裏
配線構造のテープ基板４を用いることにより、エラスト
マ３を厚く形成することができ、その結果、テープ基板
４が薄く形成されていても、図１に示すＣＳＰ１１に用
いた補強部材６を設けることなく、チップ外側に対応し
て配置されるバンプ電極２の支持を確実に行うことがで
きる。
【０１９３】また、裏配線構造のテープ基板４を用いた
ことにより、エラストマ３を厚く形成できるとともに、
表配線構造の場合のようなソルダレジスト４ｈを必要と
せず、直接テープ基材４ｇにバンプ用開口部４ｄを形成
するため、ＣＳＰ１５の製造工程においてテープ基板４
の製造プロセスを簡略化することができる。
【０１９４】その結果、ＣＳＰ１５の製造コストを低減
できる。
【０１９５】さらに、テープ基板４において、ソルダレ
ジスト４ｈが不要となるため、テープ基板４そのものの
コストを低減でき、その結果、ＣＳＰ１５のコストも低
減できる。
【０１９６】また、テープ基板４のテープ基材４ｇを厚
くしてもよく、その際には、エラストマ３が厚く形成さ
れていることと合わせて、テープ基板４の基板突出部４
ｂおよびエラストマ補強部３ｂの剛性を高めることがで
き、その結果、チップ外側に対応して配置されるバンプ
電極２の支持をより確実に行うことができる。
【０１９７】なお、ポリイミド樹脂からなる骨格層３ｄ
のエラストマ３であるため、多孔質のエラストマ３と比
較してコストを低減でき、その結果、ＣＳＰ１５のコス
トを低減できる。
【０１９８】次に、本実施の形態３のＣＳＰ１５に対す
る変形例のＣＳＰ１６（図１９および図２０参照）の構
造について説明する。
【０１９９】すなわち、ＣＳＰ１５が、半導体チップ１
の電極パッド１ｂの配列がセンタパッド配列であったの
に対し、図１９および図２０に示すＣＳＰ１６は、半導
体チップ１の電極パッド１ｂの配列が外周パッド配列の
ものである。
【０２００】本実施の形態３の変形例のＣＳＰ１６で
は、図１９に示すように、半導体チップ１の電極パッド
１ｂが、半導体チップ１の主面１ａの対向する１組の辺
に沿ってこの辺にほぼ平行に並んで主面１ａの外周部に
対向して配置されている。
【０２０１】図２０は、図１９のＣＳＰ１６のＦ−Ｆ線
に沿う断面を表した図である。
【０２０２】したがって、図１９、図２０に示す変形例
のＣＳＰ１６は、図１７、図１８に示すＣＳＰ１５にお
ける半導体チップ１の電極パッド１ｂの配列をセンタパ
ッド配列から外周パッド配列に置き換えたものである。
【０２０３】なお、ＣＳＰ１６では、半導体チップ１の
主面１ａの対向する１組の辺に沿って主面１ａの外周部
に電極パッド１ｂが対向して並んで配置されているた
め、テープ基板４には、それぞれの列の電極パッド１ｂ
を露出させる細長い開口部４ｅが２つ設けられており、
２つの開口部４ｅの間の領域が基板本体部４ａとなり、
かつそれぞれの開口部４ｅの外側の領域が基板突出部４
ｂとなる。
【０２０４】また、エラストマ３は、図２０に示すよう
に、テープ基板４に対応して、半導体チップ１の主面１
ａ上に配置されるエラストマ本体部３ａ（２つの開口部
３ｃの間の領域）と、半導体チップ１の主面１ａの外側
に延在するエラストマ補強部３ｂ（それぞれの開口部３
ｃの外側の領域）とからなる。
【０２０５】すなわち、テープ基板４の半導体チップ１
の主面１ａ上に配置される基板本体部４ａにはエラスト
マ本体部３ａが対応しており、さらに、半導体チップ１
の主面１ａから延在する基板突出部４ｂにはエラストマ
補強部３ｂが対応して配置されており、これにより、半
導体チップ１の外側に配置されたバンプ電極２のテープ
基板４による支持を、テープ基板４のテープ基材４ｇと
厚く形成されたエラストマ３のエラストマ補強部３ｂと
によって補強している。
【０２０６】なお、ＣＳＰ１６における電極パッド１ｂ
の配列以外のその他の構造についてはＣＳＰ１５と同様
であるため、その重複説明は省略する。
【０２０７】また、ＣＳＰ１６の製造方法、さらに、Ｃ
ＳＰ１６およびその製造方法によって得られる作用効果
についても、ＣＳＰ１５のものと同様であるため、その
重複説明は省略する。
【０２０８】（実施の形態４）図２１は本発明の実施の
形態４による半導体装置（Ｆａｎ−ｉｎ／ｏｕｔ形のＣ
ＳＰ）の構造の一例を封止部を透過して示す平面図、図
２２は図２１に示す半導体装置のＧ−Ｇ線に沿う断面
図、図２３は図２１に示す半導体装置の変形例の構造を
封止部を透過して示す平面図、図２４は図２３に示す半
導体装置のＨ−Ｈ線に沿う断面図である。
【０２０９】本実施の形態４のＣＳＰ１７（半導体装
置）は、図１０に示す実施の形態２のＣＳＰ１３と同様
にセンタパッド配列のＦａｎ−ｉｎ／ｏｕｔ形のもので
ある。そこで、本実施の形態４のＣＳＰ１７における実
施の形態２のＣＳＰ１３に対しての変更箇所は、多孔質
のエラストマ３を用いたことであり、したがって、チッ
プ外側に配置されるバンプ電極２の支持の補強は、テー
プ基板４を厚く形成することによって行う。
【０２１０】ＣＳＰ１７のエラストマ３は、骨格層３ｄ
とその両面に形成された接着層３ｅとから成る３層構造
であり、そのうち骨格層３ｄが多孔質フッ素樹脂から成
り、一方、接着層３ｅがエポキシ含浸多孔質フッ素樹脂
から成るものである。
【０２１１】なお、ＣＳＰ１７におけるエラストマ３
は、テープ基板４とほぼ同じ大きさであり、半導体チッ
プ１の主面１ａ上に配置されるとともに、その外側のテ
ープ基板４の基板突出部４ｂにも対応して配置される。
【０２１２】したがって、バンプ電極形成時のリフロー
もしくはＣＳＰ１７実装時のリフローにおいてエラスト
マ３中にボイドが形成されることを防げる。
【０２１３】また、エラストマ３のフッ素樹脂のフッ素
が有する撥水性によってＣＳＰ１７内への水分の進入を
防ぐことができ。
【０２１４】なお、ＣＳＰ１７におけるテープ基板４の
配線構造は、テープ基材４ｇのポリイミド樹脂の厚さを
厚く形成する必要があるため、表配線構造となってい
る。
【０２１５】すなわち、テープ基材４ｇの表面（エラス
トマ３との接合側と反対側の面）側に銅箔からなるリー
ド４ｃが形成された表配線構造とすることにより、ソル
ダレジスト４ｈにバンプ用開口部４ｄを形成できるた
め、テープ基材４ｇを厚く形成できる。
【０２１６】その際、ＣＳＰ１７で用いるテープ基板４
のポリイミド樹脂のテープ基材４ｇの厚さは、例えば、
１００μｍ以上である。
【０２１７】これにより、テープ基材４ｇの厚さを厚く
してチップ外側に配置されるバンプ電極２の支持を補強
できる。
【０２１８】なお、本実施の形態４のＣＳＰ１７におけ
るその他の構造については、実施の形態２で説明したＣ
ＳＰ１３と同様であるためその重複説明は省略する。
【０２１９】また、本実施の形態４のＣＳＰ１７の製造
方法は、実施の形態２のＣＳＰ１３の製造方法と同じで
あるため、その重複説明は省略する。
【０２２０】本実施の形態４のＦａｎ−ｉｎ／ｏｕｔ形
のＣＳＰ１７およびその製造方法によれば、以下のよう
な作用効果が得られる。
【０２２１】すなわち、半導体チップ１上からチップ外
側に延在するテープ基板４とエラストマ３とを有し、か
つ表配線構造のテープ基板４を用いることにより、テー
プ基板４中のポリイミド樹脂から成るテープ基材４ｇの
厚さを厚く形成できる。例えば、テープ基板４のテープ
基材４ｇが１００μｍ以上の厚さによって形成されたも
のを用いることにより、テープ基板４の剛性を高くする
ことができる。
【０２２２】その結果、チップ外側に配置されるバンプ
電極２の支持を補強できる。
【０２２３】また、エラストマ３の骨格層３ｄが多孔質
フッ素樹脂から成り、一方、接着層３ｅがエポキシ含浸
多孔質フッ素樹脂から成ることにより、半導体チップ１
の主面１ａ上に多孔質のエラストマ３が配置されるた
め、したがって、バンプ電極形成時のリフローもしくは
ＣＳＰ１７実装時のリフローにおいてエラストマ３中に
ボイドが形成されないことと、封止部５で発生する蒸気
を効率良く外部に放出可能なこととにより、リフローク
ラックつまりＣＳＰ実装不具合の発生を防ぐことが可能
になる。
【０２２４】その結果、耐リフロー性が優れたＦａｎ−
ｉｎ／ｏｕｔ形のＣＳＰ１７とすることができる。
【０２２５】さらに、エラストマ３の多孔質フッ素樹脂
のフッ素が有する撥水性によってＣＳＰ１７内への水分
の進入を防ぐことができ、これにより、Ｆａｎ−ｉｎ／
ｏｕｔ形のＣＳＰ１７の電気的特性の劣化を低減でき
る。
【０２２６】その結果、耐リフロー性に優れ、信頼性を
向上させるとともに、チップ外側の複数のバンプ電極２
を確実に支持することが可能なＦａｎ−ｉｎ／ｏｕｔ形
のＣＳＰ１７を実現できる。
【０２２７】また、ＣＳＰ１７の組み立てにおいて、図
１に示すＣＳＰ１１のような補強部材６を用いずに組み
立てることができるため、Ｆａｎ−ｉｎ／ｏｕｔ形のＣ
ＳＰ１７の製造（組み立て）を容易にすることができ
る。
【０２２８】したがって、製造を容易にするとともに、
チップ外側の複数のバンプ電極２を確実に支持すること
が可能なＦａｎ−ｉｎ／ｏｕｔ形のＣＳＰ１７を実現で
きる。
【０２２９】また、ＣＳＰ１７では、前記補強部材６を
用いていないため、ＣＳＰ１１と比較してコストを低減
できる。
【０２３０】次に、本実施の形態４のＣＳＰ１７に対す
る変形例のＣＳＰ１８（図２３および図２４参照）の構
造について説明する。
【０２３１】すなわち、ＣＳＰ１７が、半導体チップ１
の電極パッド１ｂの配列がセンタパッド配列であったの
に対し、図２３および図２４に示すＣＳＰ１８は、半導
体チップ１の電極パッド１ｂの配列が外周パッド配列の
ものである。
【０２３２】本実施の形態４の変形例のＣＳＰ１８で
は、図２３に示すように、半導体チップ１の電極パッド
１ｂが、半導体チップ１の主面１ａの対向する１組の辺
に沿ってこの辺にほぼ平行に並んで主面１ａの外周部に
対向して配置されている。
【０２３３】図２４は、図２３のＣＳＰ１８のＨ−Ｈ線
に沿う断面を表した図である。
【０２３４】したがって、図２３、図２４に示す変形例
のＣＳＰ１８は、図２１、図２２に示すＣＳＰ１７にお
ける半導体チップ１の電極パッド１ｂの配列をセンタパ
ッド配列から外周パッド配列に置き換えたものである。
【０２３５】なお、ＣＳＰ１８では、半導体チップ１の
主面１ａの対向する１組の辺に沿って主面１ａの外周部
に電極パッド１ｂが対向して並んで配置されているた
め、テープ基板４には、それぞれの列の電極パッド１ｂ
を露出させる細長い開口部４ｅが２つ設けられており、
２つの開口部４ｅの間の領域が基板本体部４ａとなり、
かつそれぞれの開口部４ｅの外側の領域が基板突出部４
ｂとなる。
【０２３６】また、エラストマ３もテープ基板４とほぼ
同様の大きさであり、これの２つの開口部４ｅに対応し
た２つの開口部３ｃが形成され、さらに、それぞれ基板
本体部４ａおよび基板突出部４ｂに対応した箇所、すな
わち半導体チップ１の主面１ａ上に配置される箇所（エ
ラストマ本体部３ａ）と、この主面１ａからチップ外側
に延在する箇所（エラストマ補強部３ｂ）とからなる。
【０２３７】これにより、半導体チップ１の外側に配置
されたバンプ電極２のテープ基板４による支持を、１０
０μｍ以上に厚く形成されたテープ基材４ｇによって補
強している。
【０２３８】なお、ＣＳＰ１８における電極パッド１ｂ
の配列以外のその他の構造についてはＣＳＰ１７と同様
であるため、その重複説明は省略する。
【０２３９】また、ＣＳＰ１８の製造方法、さらに、Ｃ
ＳＰ１８およびその製造方法によって得られる作用効果
についても、ＣＳＰ１７のものと同様であるため、その
重複説明は省略する。
【０２４０】（実施の形態５）図２５は本発明の実施の
形態５による半導体装置（Ｆａｎ−ｉｎ／ｏｕｔ形のＣ
ＳＰ）の構造の一例を封止部を透過して示す平面図、図
２６は図２５に示す半導体装置のＩ−Ｉ線に沿う断面
図、図２７は図２５に示す半導体装置（Ｆａｎ−ｉｎ／
ｏｕｔ形のＣＳＰ）の変形例の構造を封止部を透過して
示す平面図、図２８は図２７に示す半導体装置のＪ−Ｊ
線に沿う断面図である。
【０２４１】本実施の形態５のＣＳＰ１９（半導体装
置）は、図２１に示す実施の形態４のＣＳＰ１７と同様
にセンタパッド配列のＦａｎ−ｉｎ／ｏｕｔ形のもので
ある。そこで、本実施の形態５のＣＳＰ１９における実
施の形態４のＣＳＰ１７に対しての変更箇所は、多孔質
のエラストマ３ではなく、骨格層無しエラストマ３ｆ
（骨格層無し弾性構造体）を用いていることである。
【０２４２】したがって、チップ外側に配置されるバン
プ電極２の支持の補強は、実施の形態４のＣＳＰ１７と
同様にテープ基板４を厚く形成することによって行う。
【０２４３】ここで、ＣＳＰ１９の骨格層無しエラスト
マ３ｆは、例えば、アクリル／エポキシ系樹脂から成る
接着機能を備えた部材であるが、ＣＳＰ１７のような骨
格層３ｄを有していないため、安価であるとともに厚さ
を薄く形成できる。
【０２４４】なお、骨格層無しエラストマ３ｆは、ＣＳ
Ｐ１７の場合と同様に、テープ基板４とほぼ同じ大きさ
であり、半導体チップ１の主面１ａ上に配置されるとと
もに、その外側のテープ基板４の基板突出部４ｂにも対
応して配置されている。
【０２４５】また、ＣＳＰ１９におけるテープ基板４の
配線構造は、テープ基材４ｇのポリイミド樹脂の厚さを
厚く形成する必要があるため、表配線構造となってい
る。
【０２４６】すなわち、テープ基材４ｇの表面側に銅箔
からなるリード４ｃが形成された表配線構造とすること
により、ＣＳＰ１７と同様にソルダレジスト４ｈにバン
プ用開口部４ｄを形成でき、これにより、テープ基材４
ｇを厚く形成できる。
【０２４７】その際、ＣＳＰ１９で用いるテープ基板４
のポリイミド樹脂のテープ基材４ｇの厚さは、例えば、
１００μｍ以上である。
【０２４８】これにより、テープ基材４ｇの厚さを厚く
してチップ外側に配置されるバンプ電極２の支持を補強
できる。
【０２４９】なお、本実施の形態５のＣＳＰ１９におけ
るその他の構造については、実施の形態４で説明したＣ
ＳＰ１７と同様であるためその重複説明は省略する。
【０２５０】また、本実施の形態５のＣＳＰ１９の製造
方法は、実施の形態２のＣＳＰ１３の製造方法と同じで
あるため、その重複説明は省略する。
【０２５１】本実施の形態５のＦａｎ−ｉｎ／ｏｕｔ形
のＣＳＰ１９およびその製造方法によれば、以下のよう
な作用効果が得られる。
【０２５２】すなわち、半導体チップ１上からチップ外
側に延在するテープ基板４と骨格層無しエラストマ３ｆ
とを有し、かつ表配線構造のテープ基板４を用いること
により、テープ基板４中のポリイミド樹脂から成るテー
プ基材４ｇの厚さを厚く形成できる。例えば、テープ基
板４のテープ基材４ｇが１００μｍ以上の厚さによって
形成されたものを用いることにより、テープ基板４の剛
性を高くすることができる。
【０２５３】その結果、チップ外側に配置されるバンプ
電極２の支持を補強できる。
【０２５４】また、骨格層無しエラストマ３ｆを用いた
ことにより、これを薄く形成できるとともに、コストを
低減することができる。
【０２５５】これにより、ＣＳＰ１９の小形・薄形化を
さらに図ることができるとともに、コスト低減を図るこ
とができる。
【０２５６】また、ＣＳＰ１９の組み立てにおいて、図
１に示すＣＳＰ１１のような補強部材６を用いずに組み
立てることができるため、Ｆａｎ−ｉｎ／ｏｕｔ形のＣ
ＳＰ１７の製造（組み立て）を容易にすることができ
る。
【０２５７】したがって、製造を容易にするとともに、
チップ外側の複数のバンプ電極２を確実に支持すること
が可能なＦａｎ−ｉｎ／ｏｕｔ形のＣＳＰ１９を実現で
きる。
【０２５８】また、ＣＳＰ１９では、前記補強部材６を
用いていないため、ＣＳＰ１１と比較してコストをさら
に低減できる。
【０２５９】次に、本実施の形態５のＣＳＰ１９に対す
る変形例のＣＳＰ２０（図２７および図２８参照）の構
造について説明する。
【０２６０】すなわち、ＣＳＰ１９が、半導体チップ１
の電極パッド１ｂの配列がセンタパッド配列であったの
に対し、図２７および図２８に示すＣＳＰ２０は、半導
体チップ１の電極パッド１ｂの配列が外周パッド配列の
ものである。
【０２６１】本実施の形態５の変形例のＣＳＰ２０で
は、図２７に示すように、半導体チップ１の電極パッド
１ｂが、半導体チップ１の主面１ａの対向する１組の辺
に沿ってこの辺にほぼ平行に並んで主面１ａの外周部に
対向して配置されている。
【０２６２】図２８は、図２７のＣＳＰ２０のＪ−Ｊ線
に沿う断面を表した図である。
【０２６３】したがって、図２７、図２８に示す変形例
のＣＳＰ２０は、図２５、図２６に示すＣＳＰ１９にお
ける半導体チップ１の電極パッド１ｂの配列をセンタパ
ッド配列から外周パッド配列に置き換えたものである。
【０２６４】なお、ＣＳＰ２０では、半導体チップ１の
主面１ａの対向する１組の辺に沿って主面１ａの外周部
に電極パッド１ｂが対向して並んで配置されているた
め、テープ基板４には、それぞれの列の電極パッド１ｂ
を露出させる細長い開口部４ｅが２つ設けられており、
２つの開口部４ｅの間の領域が基板本体部４ａとなり、
かつそれぞれの開口部４ｅの外側の領域が基板突出部４
ｂとなる。
【０２６５】また、骨格層無しエラストマ３ｆもテープ
基板４とほぼ同様の大きさであり、これの２つの開口部
４ｅに対応した２つの開口部３ｃが形成され、さらに、
それぞれ基板本体部４ａおよび基板突出部４ｂに対応し
た箇所、すなわち半導体チップ１の主面１ａ上に配置さ
れる箇所と、この主面１ａからチップ外側に延在する箇
所とからなる。
【０２６６】これにより、半導体チップ１の外側に配置
されたバンプ電極２のテープ基板４による支持を、１０
０μｍ以上に厚く形成したテープ基材４ｇによって補強
している。
【０２６７】なお、ＣＳＰ２０における電極パッド１ｂ
の配列以外のその他の構造についてはＣＳＰ１９と同様
であるため、その重複説明は省略する。
【０２６８】また、ＣＳＰ２０の製造方法、さらに、Ｃ
ＳＰ２０およびその製造方法によって得られる作用効果
についても、ＣＳＰ１９のものと同様であるため、その
重複説明は省略する。
【０２６９】（実施の形態６）図２９は本発明の実施の
形態６による半導体装置（Ｆａｎ−ｉｎ／ｏｕｔ形のＣ
ＳＰ）の構造の一例を封止部を透過して示す平面図、図
３０は図２９に示す半導体装置のＫ−Ｋ線に沿う断面図
である。
【０２７０】本実施の形態６のＣＳＰ３０（半導体装
置）は、図１に示す実施の形態１のＣＳＰ１１と同様に
センタパッド配列のＦａｎ−ｉｎ／ｏｕｔ形のものであ
る。そこで、本実施の形態６のＣＳＰ３０における実施
の形態１のＣＳＰ１１に対しての変更箇所は、半導体チ
ップ１の電極パッド１ｂとこれに対応するテープ基板４
のリード４ｃとの接続がボンディング用のワイヤ２４を
用いたワイヤボンディングによって行われた点である。
【０２７１】すなわち、図３０に示すように、テープ基
板４のソルダレジスト４ｈには、各リード４ｃの端部
（一部）を露出させるボンディング用開口部４ｉがそれ
ぞれのリード４ｃに対応して形成され、このボンディン
グ用開口部４ｉに露出したリード４ｃの前記端部と半導
体チップ１の電極パッド１ｂとがワイヤ２４によって接
続されている。
【０２７２】したがって、テープ基板４における各リー
ド４ｃは、半導体チップ１の電極パッド１ｂを露出させ
る開口部４ｅに向かって延在しているが、この開口部４
ｅに配置されることはなくソルダレジスト４ｈに覆われ
た状態で終端している。
【０２７３】また、テープ基板４のリード４ｃの前記端
部（バンプ電極２接続側と反対側の端部）にワイヤボン
ディングが行われているため、封止部５は、テープ基板
４の開口部４ｅだけでなく、リード４ｃとワイヤ２４と
の接合部も覆っている。
【０２７４】つまり、ＣＳＰ３０の封止部５は、テープ
基板４の開口部４ｅと、その周囲のリード４ｃとワイヤ
２４との接合部も覆っており、したがって、前記ＣＳＰ
１１の封止部５よりも広範囲に形成されている。
【０２７５】なお、各リード４ｃのワイヤ２４が接合さ
れる前記端部と反対側の一端は、前記ＣＳＰ１１と同様
にバンプ電極２と電気的に接続されている。
【０２７６】また、図３０に示すように、本実施の形態
６のＣＳＰ３０に用いられるテープ基板４も、そのテー
プ基材４ｇの表面側にリード４ｃが形成された表配線構
造のものである。
【０２７７】なお、ワイヤボンディングに用いられるワ
イヤ２４は、例えば、金線などであるが、金線以外の銅
線などを用いてもよい。
【０２７８】本実施の形態６のＣＳＰ３０におけるその
他の構造については、実施の形態１で説明したＣＳＰ１
１と同様であるためその重複説明は省略する。
【０２７９】次に、本実施の形態６のＣＳＰ３０の製造
方法について説明する。
【０２８０】ＣＳＰ３０の製造方法は、前記ＣＳＰ１１
の製造方法とほぼ同じであるが、その相違点は、図３に
示すステップＳ４のリード接合において、ワイヤボンデ
ィングを行い、金線などのボンディング用のワイヤ２４
によって半導体チップ１の電極パッド１ｂとテープ基板
４のリード４ｃとを接続するものである。
【０２８１】したがって、ステップＳ３のチップ貼り付
けを終えた後、ステップＳ４としてワイヤボンディング
装置を用いてワイヤボンディングを行い、これにより、
テープ基板４の開口部４ｅに露出した半導体チップ１の
電極パッド１ｂと、これに対応するテープ基板４のリー
ド４ｃのボンディング用開口部４ｉに露出する端部（一
部）とをボンディング用のワイヤ２４によって接続す
る。
【０２８２】その後、ステップＳ５の封止を行う。
【０２８３】すなわち、テープ基板４の開口部４ｅに封
止材を滴下して、半導体チップ１の電極パッド１ｂとこ
れに接続されたボンディング用のワイヤ２４とを樹脂封
止するとともに、開口部４ｅの周囲のリード４ｃとワイ
ヤ２４との接合部にも前記封止材を滴下し、これによっ
て封止部５を形成する。
【０２８４】その後、実施の形態１のＣＳＰ１１の製造
と同様にステップＳ６〜ステップＳ９を行ってＣＳＰ３
０を完成させる。
【０２８５】本実施の形態６のＦａｎ−ｉｎ／ｏｕｔ形
のＣＳＰ３０およびその製造方法によれば、以下のよう
な作用効果が得られる。
【０２８６】すなわち、ＣＳＰ３０では、半導体チップ
１の電極パッド１ｂとこれに対応するテープ基板４のリ
ード４ｃとをワイヤ２４を用いたワイヤボンディングに
よって接続するため、その製造工程において既存のワイ
ヤボンダなどの組立装置を用いることができ、その結
果、ＣＳＰ３０の製造コストを低く抑えることができ
る。
【０２８７】なお、その他の作用効果については、実施
の形態１のＣＳＰ１１のものと同様であるため、その重
複説明は省略する。
【０２８８】また、図２９、図３０に示す本実施の形態
６のＣＳＰ３０は、センタパッド配列のものであるが、
ワイヤボンディングによって半導体チップ１の電極パッ
ド１ｂとこれに対応するテープ基板４のリード４ｃとを
接続する構造およびその製造方法については、実施の形
態１〜５の場合と同様に外周パッド配列のものにも適用
可能であり、その際、外周パッド配列によって得られる
作用効果についても、センタパッド配列のＣＳＰ３０の
場合と同様である。
【０２８９】以上、本発明者によってなされた発明を発
明の実施の形態１〜６に基づき具体的に説明したが、本
発明は前記発明の実施の形態１〜６に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることは言うまでもない。
【０２９０】例えば、前記実施の形態１〜６において
は、半導体チップ１が長方形の場合について説明した
が、半導体チップ１は正方形であってもよい。
【０２９１】さらに、半導体チップ１に設けられる電極
パッド１ｂの設置箇所についても、外周パッド配列の場
合、半導体チップ１の主面１ａの外周部であれば、両端
部に限らず、例えば、外周全体に設けられていてもよ
い。
【０２９２】また、その際の電極パッド１ｂの数および
バンプ電極２の数についても、前記実施の形態１〜６の
ものに限定されずに、何個であってもよい。
【０２９３】なお、テープ基板４の開口部４ｅおよびエ
ラストマ３の開口部３ｃの形状についても、長方形に限
定されるものではなく、半導体チップ１の電極パッド１
ｂを露出可能な形状であれば、長方形以外の形状であっ
てもよい。
【０２９４】また、前記実施の形態６では、ＣＳＰ３０
のテープ基板４が表配線構造の場合を説明したが、ＣＳ
Ｐ３０に用いられるテープ基板４は、裏配線構造のもの
であってもよい。ただし、裏配線構造のテープ基板４で
は、ボンディング用開口部４ｉがテープ基材４ｇに設け
られることになる。
【０２９５】さらに、前記実施の形態６で説明したワイ
ヤボンディングによるＣＳＰ構造は、実施の形態１〜５
のＣＳＰ１１，１２，１３，１４，１５，１６，１７，
１８，１９，２０についても適用可能であり、その際の
構造は、半導体チップ１の電極パッド１ｂと接続されて
いたリード４ｃをワイヤ２４に置き換えるものである。
【０２９６】また、前記実施の形態１で説明したＣＳＰ
１１およびその変形例のＣＳＰ１２に用いられるテープ
基板４のリード４ｃを被覆するめっき層についても、実
施の形態２〜６の各ＣＳＰに対して適用されるものであ
る。
【０２９７】また、前記実施の形態１〜６で説明したＦ
ａｎ−ｉｎ／ｏｕｔ形の半導体装置（ＣＳＰ）は、例え
ば、ＤＲＡＭ（Dynamic Random Access Memory) 、Ｓ
（Syncronous) ＤＲＡＭ、Ｓ（Static）ＲＡＭ、Rambus
（ラムバス）ＤＲＡＭ、DirectRambus ＤＲＡＭ、ＤＤ
Ｒ（Double Data Rate) 方式シンクロナスＤＲＡＭ、フ
ラッシュメモリ、ＡＳＩＣ（Application Specific I
C)、ＣＰＵ（Central Processing Unit)、ゲートアレイ
などに用いることができ、その応用製品としては、例え
ば、モジュールやカードなどの電子機器あるいは携帯用
小形・薄形電子機器などである。
【０２９８】ただし、前記モジュールやカードあるいは
携帯用小形・薄形電子機器以外の他の製品に用いてもよ
いことは言うまでもない。
【０２９９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０３００】（１）．Ｆａｎ−ｉｎ／ｏｕｔ形の半導体
装置（ＣＳＰ）において、半導体チップの外側に配置さ
れる補強部材が設けられたことにより、チップ外側の複
数のバンプ電極の支持を確実に行うことができる。
【０３０１】（２）．半導体チップの主面上に多孔質の
弾性構造体が配置されることにより、半導体装置実装時
のリフローにおいて弾性構造体中にボイドが形成されな
いため、耐リフロー性が優れた半導体装置とすることが
できる。その結果、半導体装置の信頼性を向上させるこ
とができる。
【０３０２】（３）．半導体チップ上からチップ外側に
延在するテープ基板と弾性構造体とを有し、このテープ
基板中のテープ基材のポリイミド樹脂の厚さと、弾性構
造体中の骨格層のポリイミド樹脂の厚さとの合計を１０
０〜１７５μｍとすることにより、補強部材を設けるこ
となくチップ外側のバンプ電極の支持を確実に行うこと
ができる。その結果、Ｆａｎ−ｉｎ／ｏｕｔ形の半導体
装置（ＣＳＰ）の製造を容易にし、かつチップ外側の複
数のバンプ電極を確実に支持することが可能になる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置（Ｆａ
ｎ−ｉｎ／ｏｕｔ形のＣＳＰ）の構造の一例を封止部を
透過して示す平面図である。
【図２】図１に示す半導体装置のＡ−Ａ線に沿う断面図
である。
【図３】図１に示す半導体装置の製造手順の一例を示す
プロセスフロー図である。
【図４】図１に示す半導体装置の製造方法における各工
程ごとの構造を示す図であり、（ａ) はテープ基板を示
す斜視図、（ｂ) は弾性構造体取り付け状態を示す斜視
図、（ｃ）は補強部材取り付け状態を示す斜視図、
（ｄ）はチップ貼り付け状態を示す斜視図である。
【図５】図１に示す半導体装置の製造方法における各工
程ごとの構造を示す図であり、（ａ) はリード接合状態
を示す斜視図、（ｂ) は封止状態を示す斜視図、（ｃ）
はバンプ電極搭載状態を示す斜視図である。
【図６】図１に示す半導体装置のカード基板（実装基
板）への実装状態の一例を示す平面図である。
【図７】図６に示すカード基板（実装基板）への実装状
態を示す断面図である。
【図８】図１に示す半導体装置（Ｆａｎ−ｉｎ／ｏｕｔ
形のＣＳＰ）の変形例の構造を封止部を透過して示す平
面図である。
【図９】図８に示す半導体装置のＢ−Ｂ線に沿う断面図
である。
【図１０】本発明の実施の形態２による半導体装置（Ｆ
ａｎ−ｉｎ／ｏｕｔ形のＣＳＰ）の構造の一例を封止部
を透過して示す平面図である。
【図１１】図１０に示す半導体装置のＣ−Ｃ線に沿う断
面図である。
【図１２】図１０に示す半導体装置の製造手順の一例を
示すプロセスフロー図である。
【図１３】図１０に示す半導体装置の製造方法における
各工程ごとの構造を示す図であり、（ａ) はテープ基板
を示す斜視図、（ｂ) は弾性構造体取り付け状態を示す
斜視図、（ｃ）はチップ貼り付け状態を示す斜視図であ
る。
【図１４】図１０に示す半導体装置の製造方法における
各工程ごとの構造を示す図であり、（ａ) はリード接合
状態を示す斜視図、（ｂ) は封止状態を示す斜視図、
（ｃ）はバンプ電極搭載状態を示す斜視図である。
【図１５】図１０に示す半導体装置（Ｆａｎ−ｉｎ／ｏ
ｕｔ形のＣＳＰ）の変形例の構造を封止部を透過して示
す平面図である。
【図１６】図１５に示す半導体装置のＤ−Ｄ線に沿う断
面図である。
【図１７】本発明の実施の形態３による半導体装置（Ｆ
ａｎ−ｉｎ／ｏｕｔ形のＣＳＰ）の構造の一例を封止部
を透過して示す平面図である。
【図１８】図１７に示す半導体装置のＥ−Ｅ線に沿う断
面図である。
【図１９】図１７に示す半導体装置（Ｆａｎ−ｉｎ／ｏ
ｕｔ形のＣＳＰ）の変形例の構造を封止部を透過して示
す平面図である。
【図２０】図１９に示す半導体装置のＦ−Ｆ線に沿う断
面図である。
【図２１】本発明の実施の形態４による半導体装置（Ｆ
ａｎ−ｉｎ／ｏｕｔ形のＣＳＰ）の構造の一例を封止部
を透過して示す平面図である。
【図２２】図２１に示す半導体装置のＧ−Ｇ線に沿う断
面図である。
【図２３】図２１に示す半導体装置（Ｆａｎ−ｉｎ／ｏ
ｕｔ形のＣＳＰ）の変形例の構造を封止部を透過して示
す平面図である。
【図２４】図２３に示す半導体装置のＨ−Ｈ線に沿う断
面図である。
【図２５】本発明の実施の形態５による半導体装置（Ｆ
ａｎ−ｉｎ／ｏｕｔ形のＣＳＰ）の構造の一例を封止部
を透過して示す平面図である。
【図２６】図２５に示す半導体装置のＩ−Ｉ線に沿う断
面図である。
【図２７】図２５に示す半導体装置（Ｆａｎ−ｉｎ／ｏ
ｕｔ形のＣＳＰ）の変形例の構造を封止部を透過して示
す平面図である。
【図２８】図２７に示す半導体装置のＪ−Ｊ線に沿う断
面図である。
【図２９】本発明の実施の形態６による半導体装置（Ｆ
ａｎ−ｉｎ／ｏｕｔ形のＣＳＰ）の構造の一例を封止部
を透過して示す平面図である。
【図３０】図２９に示す半導体装置のＫ−Ｋ線に沿う断
面図である。
【符号の説明】
１ 半導体チップ １ａ 主面 １ｂ 電極パッド（接続端子） ２ バンプ電極（外部端子） ３ エラストマ（弾性構造体） ３ａ エラストマ本体部（弾性構造体本体部） ３ｂ エラストマ補強部（弾性構造体補強部） ３ｃ 開口部 ３ｄ 骨格層 ３ｅ 接着層 ３ｆ 骨格層無しエラストマ（骨格層無し弾性構造体） ４ テープ基板 ４ａ 基板本体部 ４ｂ 基板突出部 ４ｃ リード ４ｄ バンプ用開口部 ４ｅ 開口部 ４ｆ バンプランド ４ｇ テープ基材 ４ｈ ソルダレジスト ４ｉ ボンディング用開口部 ５ 封止部 ６ 補強部材 ７ ボンディングツール ８ 接着層 ９ 封止用樹脂 １０ ポッティングノズル １１，１２，１３，１４，１５，１６，１７，１８，１
９，２０，３０ ＣＳＰ（半導体装置） ２１ ＱＦＰ ２２ 実装基板 ２２ａ 外部コンタクトリード ２３ はんだボール ２４ ワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴本 正訓 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 下石 智明 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 有田 順一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M109 AA01 BA05 CA04 DA06 DB12 DB17 5F044 AA05 JJ03 KK17 MM03 MM08 MM25 MM31 NN07 QQ06 RR18

Claims (53)

    【特許請求の範囲】
  1. 【請求項１】 外部端子であるバンプ電極が半導体チッ
    プの主面とチップ外側とに対応して配置される半導体装
    置であって、 前記半導体チップの主面上に配置され、前記半導体チッ
    プの接続端子を露出させる開口部が形成された多孔質の
    弾性構造体と、 前記半導体チップの主面上からチップ外側に延在し、一
    端が前記接続端子と電気的に接続されかつ他端が前記バ
    ンプ電極と電気的に接続されるリードを備え、前記接続
    端子を露出させる開口部が形成されたテープ基板と、 前記半導体チップの外側に配置される前記バンプ電極の
    支持を補強する補強部材と、 前記半導体チップの前記接続端子および前記テープ基板
    の前記リードを封止する封止部とを有することを特徴と
    する半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記補強部材は、ポリイミド樹脂によって厚く形成されて
    いることを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置であって、前
    記補強部材は、金属材から成ることを特徴とする半導体
    装置。
  4. 【請求項４】 請求項１，２または３記載の半導体装置
    であって、前記補強部材は、枠状に形成され、前記枠内
    に前記半導体チップおよび前記弾性構造体が配置されて
    いることを特徴とする半導体装置。
  5. 【請求項５】 請求項１，２，３または４記載の半導体
    装置であって、前記半導体チップの前記接続端子は、前
    記半導体チップの前記主面の対向する何れか一組の辺の
    中間付近に前記辺に沿って配置されていることを特徴と
    する半導体装置。
  6. 【請求項６】 請求項１，２，３または４記載の半導体
    装置であって、前記半導体チップの前記接続端子は、前
    記半導体チップの前記主面の外周部に前記主面の何れか
    の辺に沿って配置されていることを特徴とする半導体装
    置。
  7. 【請求項７】 請求項１，２，３，４，５または６記載
    の半導体装置であって、前記多孔質の弾性構造体が、骨
    格層とその両面に形成された接着層とからなる３層構造
    であり、前記骨格層が多孔質フッ素樹脂から成り、前記
    接着層がエポキシ含浸多孔質フッ素樹脂から成ることを
    特徴とする半導体装置。
  8. 【請求項８】 請求項１，２，３，４，５，６または７
    記載の半導体装置であって、前記テープ基板のテープ基
    材はポリイミド樹脂から成り、前記テープ基材に銅箔か
    ら成る前記リードが形成されていることを特徴とする半
    導体装置。
  9. 【請求項９】 請求項１，２，３，４，５，６，７また
    は８記載の半導体装置であって、ポリイミド樹脂から成
    る前記補強部材と、前記テープ基板の前記テープ基材の
    ポリイミド樹脂との厚さの合計が、１００〜１７５μｍ
    であることを特徴とする半導体装置。
  10. 【請求項１０】 半導体チップの主面上に配置される弾
    性構造体本体部と前記半導体チップの前記主面の外側に
    延在する弾性構造体補強部とからなり、前記半導体チッ
    プの主面に形成される接続端子を露出させる開口部を有
    する弾性構造体と、 前記半導体チップの主面上からチップ外側に延在し、一
    端が前記接続端子と電気的に接続されかつ他端が外部端
    子であるバンプ電極と電気的に接続されるリードとテー
    プ基材とから成るとともに、前記接続端子を露出させる
    開口部を有するテープ基板と、 前記半導体チップの前記接続端子およびこれに接続され
    る前記リードを封止する封止部と、 前記半導体チップの主面と前記半導体チップ外側とに対
    応して配置される前記外部端子となるバンプ電極とを有
    し、 前記半導体チップの外側に配置される前記バンプ電極
    は、前記テープ基板と前記弾性構造体の前記弾性構造体
    補強部とによって支持され、かつ補強されていることを
    特徴とする半導体装置。
  11. 【請求項１１】 請求項１０記載の半導体装置であっ
    て、前記弾性構造体は、ポリイミド樹脂から成る骨格層
    を有していることを特徴とする半導体装置。
  12. 【請求項１２】 請求項１０または１１記載の半導体装
    置であって、前記弾性構造体はポリイミド樹脂から成る
    骨格層を有し、前記テープ基板の前記テープ基材はポリ
    イミド樹脂から成り、前記ポリイミド樹脂から成る前記
    骨格層と前記テープ基材との厚さの合計が、１００〜１
    ７５μｍであることを特徴とする半導体装置。
  13. 【請求項１３】 請求項１２記載の半導体装置であっ
    て、前記テープ基材のポリイミド樹脂の厚さは５０μｍ
    であり、前記弾性構造体の前記骨格層のポリイミド樹脂
    の厚さは５０〜１２５μｍであることを特徴とする半導
    体装置。
  14. 【請求項１４】 請求項１０，１１，１２または１３記
    載の半導体装置であって、前記半導体チップの前記接続
    端子は、前記半導体チップの前記主面の対向する何れか
    一組の辺の中間付近に前記辺に沿って配置されているこ
    とを特徴とする半導体装置。
  15. 【請求項１５】 請求項１０，１１，１２または１３記
    載の半導体装置であって、前記半導体チップの前記接続
    端子は、前記半導体チップの前記主面の外周部に前記主
    面の何れかの辺にほぼ平行に並んで配置されていること
    を特徴とする半導体装置。
  16. 【請求項１６】 請求項１０，１１，１２，１３，１４
    または１５記載の半導体装置であって、前記テープ基板
    の前記テープ基材はポリイミド樹脂から成り、前記テー
    プ基材の何れか一方の面に銅箔からなる前記リードが形
    成されていることを特徴とする半導体装置。
  17. 【請求項１７】 請求項１６記載の半導体装置であっ
    て、前記テープ基板の前記テープ基材の前記弾性構造体
    との接合側と反対側の面に銅箔からなる前記リードが形
    成されていることを特徴とする半導体装置。
  18. 【請求項１８】 外部端子であるバンプ電極が半導体チ
    ップの主面とチップ外側とに対応して配置される半導体
    装置であって、 前記半導体チップの主面上に配置される弾性構造体本体
    部と前記半導体チップの前記主面の外側に延在して配置
    される弾性構造体補強部とから成り、前記半導体チップ
    の接続端子を露出させる開口部が形成された厚い弾性構
    造体と、 前記半導体チップの主面上からチップ外側に延在し、一
    端が前記接続端子と電気的に接続されかつ他端が前記バ
    ンプ電極と電気的に接続されるリードを備え、前記接続
    端子を露出させる開口部が形成されたテープ基板と、 前記半導体チップの前記接続端子および前記テープ基板
    の前記リードを封止する封止部とを有し、 前記弾性構造体の厚さが前記テープ基板と同等またはそ
    れ以上の厚さとなるように構成され、前記半導体チップ
    の外側に配置された前記バンプ電極の前記テープ基板に
    よる支持が、厚い前記弾性構造体補強部によって補強さ
    れていることを特徴とする半導体装置。
  19. 【請求項１９】 請求項１８記載の半導体装置であっ
    て、前記半導体チップの前記接続端子は、前記半導体チ
    ップの前記主面の対向する何れか一組の辺の中間付近に
    前記辺にほぼ平行に並んで配置されていることを特徴と
    する半導体装置。
  20. 【請求項２０】 請求項１８記載の半導体装置であっ
    て、前記半導体チップの前記接続端子は、前記半導体チ
    ップの前記主面の外周部に前記主面の何れかの辺にほぼ
    平行に並んで配置されていることを特徴とする半導体装
    置。
  21. 【請求項２１】 請求項１８，１９または２０記載の半
    導体装置であって、前記テープ基板のテープ基材はポリ
    イミド樹脂から成り、前記テープ基材の何れか一方の面
    に銅箔から成る前記リードが形成されていることを特徴
    とする半導体装置。
  22. 【請求項２２】 請求項２１記載の半導体装置であっ
    て、前記テープ基板の前記テープ基材の前記弾性構造体
    との接合側の面に銅箔から成る前記リードが形成されて
    いることを特徴とする半導体装置。
  23. 【請求項２３】 請求項１８，１９，２０，２１または
    ２２記載の半導体装置であって、前記テープ基材のポリ
    イミド樹脂の厚さは５０μｍであり、前記弾性構造体の
    前記ポリイミド樹脂の厚さは５０〜１２５μｍであるこ
    とを特徴とする半導体装置。
  24. 【請求項２４】 半導体チップの主面上からチップ外側
    に延在し、前記半導体チップの主面に形成される接続端
    子を露出させる開口部を有する多孔質の弾性構造体と、 前記半導体チップの主面上からチップ外側に延在し、一
    端が前記接続端子と電気的に接続されかつ他端が外部端
    子であるバンプ電極と電気的に接続されるリードを備え
    るとともに、前記接続端子を露出させる開口部を有する
    テープ基板と、 前記半導体チップの前記接続端子および前記テープ基板
    の前記リードを封止する封止部と、 前記半導体チップの主面と前記半導体チップ外側とに対
    応して配置される外部端子である複数のバンプ電極とを
    有し、 前記テープ基板のテープ基材が前記多孔質の弾性構造体
    の骨格層より厚く構成され、前記半導体チップの外側に
    配置された前記バンプ電極の前記テープ基板による支持
    が、厚い前記テープ基材によって補強されていることを
    特徴とする半導体装置。
  25. 【請求項２５】 請求項２４記載の半導体装置であっ
    て、前記テープ基板の前記テープ基材はポリイミド樹脂
    から成り、前記テープ基材の何れか一方の面に銅箔から
    成る前記リードが形成されていることを特徴とする半導
    体装置。
  26. 【請求項２６】 請求項２５記載の半導体装置であっ
    て、前記テープ基材の前記弾性構造体との接合側と反対
    側の面に銅箔から成る前記リードが形成されていること
    を特徴とする半導体装置。
  27. 【請求項２７】 請求項２４，２５または２６記載の半
    導体装置であって、前記半導体チップの前記接続端子
    は、前記半導体チップの前記主面の対向する何れか一組
    の辺の中間付近に前記辺にほぼ平行に並んで配置されて
    いることを特徴とする半導体装置。
  28. 【請求項２８】 請求項２４，２５または２６記載の半
    導体装置であって、前記半導体チップの前記接続端子
    は、前記半導体チップの前記主面の外周部に前記主面の
    何れかの辺にほぼ平行に並んで配置されていることを特
    徴とする半導体装置。
  29. 【請求項２９】 請求項２４，２５，２６，２７または
    ２８記載の半導体装置であって、前記多孔質の弾性構造
    体が、前記骨格層とその両面に形成された接着層とから
    成る３層構造であり、前記骨格層が多孔質フッ素樹脂か
    ら成り、前記接着層がエポキシ含浸多孔質フッ素樹脂か
    ら成ることを特徴とする半導体装置。
  30. 【請求項３０】 請求項２４，２５，２６，２７，２８
    または２９記載の半導体装置であって、前記テープ基板
    の前記テープ基材の厚さは、１００μｍ以上であること
    を特徴とする半導体装置。
  31. 【請求項３１】 外部端子であるバンプ電極が半導体チ
    ップの主面とチップ外側とに対応して配置される半導体
    装置であって、 前記半導体チップの主面上からチップ外側に延在し、前
    記半導体チップの接続端子を露出させる開口部が形成さ
    れた骨格層無し弾性構造体と、 前記半導体チップの主面上からチップ外側に延在し、一
    端が前記接続端子と電気的に接続されかつ他端が前記バ
    ンプ電極と電気的に接続されるリードを備え、前記接続
    端子を露出させる開口部が形成されたテープ基板と、 前記半導体チップの前記接続端子および前記テープ基板
    の前記リードを封止する封止部とを有し、 前記テープ基板のテープ基材が１００μｍ以上の厚さで
    形成され、前記半導体チップの外側に配置された前記バ
    ンプ電極の前記テープ基板による支持が、１００μｍ以
    上の厚さの前記テープ基材によって補強されていること
    を特徴とする半導体装置。
  32. 【請求項３２】 請求項３１記載の半導体装置であっ
    て、前記半導体チップの前記接続端子は、前記半導体チ
    ップの前記主面の対向する何れか一組の辺の中間付近に
    前記辺にほぼ平行に並んで配置されていることを特徴と
    する半導体装置。
  33. 【請求項３３】 請求項３１記載の半導体装置であっ
    て、前記半導体チップの前記接続端子は、前記半導体チ
    ップの前記主面の外周部に前記主面の何れかの辺にほぼ
    平行に並んで配置されていることを特徴とする半導体装
    置。
  34. 【請求項３４】 外部端子であるバンプ電極が半導体チ
    ップの主面とチップ外側とに対応して配置される半導体
    装置であって、 前記半導体チップの主面上に配置され、前記半導体チッ
    プの接続端子を露出させる開口部が形成された多孔質の
    弾性構造体と、 前記半導体チップの主面上からチップ外側に延在し、一
    部が露出しかつ一端が前記バンプ電極と電気的に接続さ
    れるリードを備え、前記接続端子を露出させる開口部が
    形成されたテープ基板と、 前記半導体チップの前記接続端子とこれに対応する前記
    テープ基板の前記リードの露出した前記一部とを接続す
    るボンディング用のワイヤと、 前記半導体チップの外側に配置される前記バンプ電極の
    支持を補強する補強部材と、 前記半導体チップの前記接続端子および前記ワイヤを封
    止する封止部とを有することを特徴とする半導体装置。
  35. 【請求項３５】 請求項３４記載の半導体装置であっ
    て、前記テープ基板のテープ基材はポリイミド樹脂から
    成り、前記テープ基材の表裏何れか一方の面に銅箔から
    成る前記リードが形成されていることを特徴とする半導
    体装置。
  36. 【請求項３６】 外部端子であるバンプ電極が半導体チ
    ップの主面とチップ外側とに対応して配置される半導体
    装置の製造方法であって、 一面にリードを有し、前記リードの一部を配置する開口
    部が形成されたテープ基板を準備する工程と、 前記テープ基板と同等またはそれ以上の厚さで形成さ
    れ、前記テープ基板の前記開口部とほぼ同じ形状の開口
    部が形成された弾性構造体本体部を備え、前記弾性構造
    体本体部とその外側に形成された弾性構造体補強部とか
    らなる弾性構造体を準備する工程と、 前記テープ基板の前記開口部と前記弾性構造体の前記開
    口部との位置を合わせて前記テープ基板と前記弾性構造
    体とを接合する工程と、 前記半導体チップの接続端子を２つの前記開口部に露出
    させ、前記弾性構造体本体部を前記半導体チップの主面
    上に配置するとともに、前記弾性構造体補強部を前記半
    導体チップの前記主面の外側に延在させて前記半導体チ
    ップの前記主面と前記弾性構造体とを接合する工程と、 前記半導体チップの前記接続端子とこれに対応する前記
    テープ基板の開口部に配置された前記リードとを接続す
    る工程と、 前記半導体チップの前記接続端子とこれに接続された前
    記リードとを樹脂封止して封止部を形成する工程と、 前記テープ基板の一面の前記リードと接続する前記バン
    プ電極を形成する工程と、 前記テープ基板を個片化する工程とを有し、 前記半導体チップの外側に配置された前記バンプ電極の
    前記テープ基板による支持を厚い前記弾性構造体補強部
    によって補強し得ることを特徴とする半導体装置の製造
    方法。
  37. 【請求項３７】 請求項３６記載の半導体装置の製造方
    法であって、前記テープ基板として、これのテープ基材
    がポリイミド樹脂によって形成され、前記テープ基材の
    何れか一方の面に銅箔から成る前記リードが形成された
    テープ基板を用いることを特徴とする半導体装置の製造
    方法。
  38. 【請求項３８】 請求項３６または３７記載の半導体装
    置の製造方法であって、前記テープ基板として、これの
    テープ基材がポリイミド樹脂によって形成され、前記テ
    ープ基材の前記弾性構造体との接合側の面に銅箔から成
    る前記リードが形成されたテープ基板を用い、前記テー
    プ基板に前記バンプ電極を形成する際に、前記テープ基
    材のバンプ搭載箇所に設けられたバンプ用開口部を介し
    て前記バンプ電極を前記リードと電気的に接続すること
    を特徴とする半導体装置の製造方法。
  39. 【請求項３９】 請求項３６，３７または３８記載の半
    導体装置の製造方法であって、前記弾性構造体を介して
    前記テープ基板と前記半導体チップとを接合した際、前
    記テープ基板が前記半導体チップの全周囲からチップ外
    側に突出することを特徴とする半導体装置の製造方法。
  40. 【請求項４０】 外部端子であるバンプ電極が半導体チ
    ップの主面とチップ外側とに対応して配置される半導体
    装置の製造方法であって、 一面にリードを有し、前記リードの一部を配置する開口
    部が形成されたテープ基板を準備する工程と、 前記テープ基板の前記開口部とほぼ同じ形状の開口部が
    形成された多孔質の弾性構造体を準備する工程と、 前記テープ基板の前記開口部と前記弾性構造体の前記開
    口部との位置を合わせて前記テープ基板と前記弾性構造
    体とを接合する工程と、 前記半導体チップの接続端子を２つの前記開口部に露出
    させ、前記テープ基板と前記弾性構造体とを前記半導体
    チップの主面上からチップ外側に延在させて前記半導体
    チップの前記主面と前記弾性構造体とを接合する工程
    と、 前記半導体チップの前記接続端子とこれに対応する前記
    テープ基板の開口部に配置された前記リードとを接続す
    る工程と、 前記半導体チップの前記接続端子とこれに接続された前
    記リードとを樹脂封止して封止部を形成する工程と、 前記テープ基板の一面の前記リードと接続する前記バン
    プ電極を形成する工程と、 前記テープ基板を個片化する工程とを有し、 前記半導体チップの外側に配置された前記バンプ電極の
    前記テープ基板による支持を、前記弾性構造体の骨格層
    より厚く形成された前記テープ基板のテープ基材によっ
    て補強し得ることを特徴とする半導体装置の製造方法。
  41. 【請求項４１】 請求項４０記載の半導体装置の製造方
    法であって、前記多孔質の弾性構造体として、これの骨
    格層が多孔質フッ素樹脂によって形成された弾性構造体
    を用いることを特徴とする半導体装置の製造方法。
  42. 【請求項４２】 請求項４０または４１記載の半導体装
    置の製造方法であって、前記テープ基板として、これの
    前記テープ基材がポリイミド樹脂によって形成され、前
    記テープ基材の何れか一方の面に金属箔からなる前記リ
    ードが形成されたテープ基板を用いることを特徴とする
    半導体装置の製造方法。
  43. 【請求項４３】 請求項４２記載の半導体装置の製造方
    法であって、前記テープ基板の前記リードは、銅箔によ
    って形成されたリードであることを特徴とする半導体装
    置の製造方法。
  44. 【請求項４４】 請求項４２または４３記載の半導体装
    置の製造方法であって、前記テープ基板として、これの
    前記テープ基材がポリイミド樹脂によって形成されると
    ともに、前記テープ基材の厚さが１００μｍ以上のテー
    プ基板を用いることを特徴とする半導体装置の製造方
    法。
  45. 【請求項４５】 請求項４２，４３または４４記載の半
    導体装置の製造方法であって、前記テープ基板として、
    前記テープ基材の前記弾性構造体との接合側と反対側の
    面に前記リードが形成されたテープ基板を用いることを
    特徴とする半導体装置の製造方法。
  46. 【請求項４６】 外部端子であるバンプ電極が半導体チ
    ップの主面とチップ外側とに対応して配置される半導体
    装置の製造方法であって、 一面にリードを有し、前記リードの一部を配置する開口
    部が形成されたテープ基板を準備する工程と、 前記テープ基板の前記開口部とほぼ同じ形状の開口部が
    形成された多孔質の弾性構造体を準備する工程と、 前記半導体チップの外側に配置される前記バンプ電極の
    前記テープ基板による支持を補強する補強部材を準備す
    る工程と、 前記テープ基板の前記開口部と前記弾性構造体の前記開
    口部との位置を合わせて前記テープ基板と前記弾性構造
    体とを接合する工程と、 前記テープ基板と前記補強部材とを接合する工程と、 前記半導体チップの接続端子を２つの前記開口部に露出
    させ、前記半導体チップの周囲に前記補強部材を配置し
    て前記半導体チップの前記主面と前記弾性構造体とを接
    合する工程と、 前記半導体チップの前記接続端子とこれに対応する前記
    テープ基板の開口部に配置された前記リードとを接続す
    る工程と、 前記半導体チップの前記接続端子とこれに接続された前
    記リードとを樹脂封止して封止部を形成する工程と、 前記テープ基板の一面の前記リードと接続する前記バン
    プ電極を形成する工程と、 前記テープ基板を個片化する工程とを有し、 前記半導体チップの外側に配置された前記バンプ電極の
    前記テープ基板による支持を前記補強部材によって補強
    し得ることを特徴とする半導体装置の製造方法。
  47. 【請求項４７】 請求項４６記載の半導体装置の製造方
    法であって、前記テープ基板と前記弾性構造体とを接合
    した後、前記弾性構造体の周囲に前記補強部材を配置し
    て前記テープ基板と前記補強部材とを接合することを特
    徴とする半導体装置の製造方法。
  48. 【請求項４８】 請求項４６記載の半導体装置の製造方
    法であって、前記テープ基板と前記補強部材とを接合し
    た後、前記補強部材の内側に前記弾性構造体を配置して
    前記テープ基板と前記弾性構造体とを接合することを特
    徴とする半導体装置の製造方法。
  49. 【請求項４９】 請求項４６，４７または４８記載の半
    導体装置の製造方法であって、前記補強部材が枠状に形
    成され、前記補強部材の枠内に前記半導体チップを配置
    することを特徴とする半導体装置の製造方法。
  50. 【請求項５０】 請求項４６，４７，４８または４９記
    載の半導体装置の製造方法であって、前記補強部材とし
    て、金属材によって形成された補強部材を用いることを
    特徴とする半導体装置の製造方法。
  51. 【請求項５１】 請求項４６，４７，４８，４９または
    ５０記載の半導体装置の製造方法であって、前記補強部
    材として、ポリイミド樹脂によって形成された補強部材
    を用いることを特徴とする半導体装置の製造方法。
  52. 【請求項５２】 請求項５１記載の半導体装置の製造方
    法であって、前記テープ基板のテープ基材がポリイミド
    樹脂によって形成されたテープ基板を用い、前記補強部
    材と前記テープ基材のポリイミド樹脂との厚さの合計が
    １００μｍ以上であることを特徴とする半導体装置の製
    造方法。
  53. 【請求項５３】 外部端子であるバンプ電極が半導体チ
    ップの主面とチップ外側とに対応して配置される半導体
    装置の製造方法であって、 一面にリードを有し、前記半導体チップの接続端子を露
    出させる開口部が形成されかつ前記リードの一部が露出
    するテープ基板を準備する工程と、 前記テープ基板の前記開口部とほぼ同じ形状の開口部が
    形成された多孔質の弾性構造体を準備する工程と、 前記半導体チップの外側に配置される前記バンプ電極の
    前記テープ基板による支持を補強する補強部材を準備す
    る工程と、 前記テープ基板の前記開口部と前記弾性構造体の前記開
    口部との位置を合わせて前記テープ基板と前記弾性構造
    体とを接合する工程と、 前記テープ基板と前記補強部材とを接合する工程と、 前記半導体チップの接続端子を２つの前記開口部に露出
    させ、前記半導体チップの周囲に前記補強部材を配置し
    て前記半導体チップの前記主面と前記弾性構造体とを接
    合する工程と、 前記半導体チップの前記接続端子とこれに対応する前記
    テープ基板の前記リードの露出した前記一部とをワイヤ
    ボンディングによって接続する工程と、 前記半導体チップの前記接続端子とこれに接続されたボ
    ンディング用のワイヤとを樹脂封止して封止部を形成す
    る工程と、 前記テープ基板の一面の前記リードと接続する前記バン
    プ電極を形成する工程と、 前記テープ基板を個片化する工程とを有し、 前記半導体チップの外側に配置された前記バンプ電極の
    前記テープ基板による支持を前記補強部材によって補強
    し得ることを特徴とする半導体装置の製造方法。
JP26301699A 1999-09-17 1999-09-17 半導体装置およびその製造方法 Pending JP2001085565A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP26301699A JP2001085565A (ja) 1999-09-17 1999-09-17 半導体装置およびその製造方法
TW089114411A TW504778B (en) 1999-09-17 2000-07-19 Semiconductor device and the manufacturing method thereof
SG200004417A SG90155A1 (en) 1999-09-17 2000-08-08 A semiconductor device and a process for producing the same
CN00126862A CN1289143A (zh) 1999-09-17 2000-09-07 半导体器件及其生产工艺
KR1020000054568A KR20010070081A (ko) 1999-09-17 2000-09-18 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26301699A JP2001085565A (ja) 1999-09-17 1999-09-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001085565A true JP2001085565A (ja) 2001-03-30

Family

ID=17383723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26301699A Pending JP2001085565A (ja) 1999-09-17 1999-09-17 半導体装置およびその製造方法

Country Status (5)

Country Link
JP (1) JP2001085565A (ja)
KR (1) KR20010070081A (ja)
CN (1) CN1289143A (ja)
SG (1) SG90155A1 (ja)
TW (1) TW504778B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462407B2 (en) * 2000-03-23 2002-10-08 Infineon Technologies Ag Electronic device having a multiplicity of contact bumps
US6653173B2 (en) 2000-06-16 2003-11-25 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6796028B2 (en) 2000-08-23 2004-09-28 Micron Technology, Inc. Method of Interconnecting substrates for electrical coupling of microelectronic components
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
JP2014165459A (ja) * 2013-02-27 2014-09-08 Ngk Spark Plug Co Ltd 支持装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694425B1 (ko) * 2002-05-06 2007-03-12 앰코 테크놀로지 코리아 주식회사 반도체패키지 제조 방법
KR200453796Y1 (ko) * 2009-04-03 2011-05-27 주식회사 마그마 키패드용 메탈돔스위치
CN103079352A (zh) * 2012-12-29 2013-05-01 中国航空工业集团公司第六三一研究所 一种印制板加固方法
WO2017199706A1 (ja) * 2016-05-18 2017-11-23 三菱電機株式会社 電力用半導体装置およびその製造方法
US20180114786A1 (en) * 2016-10-21 2018-04-26 Powertech Technology Inc. Method of forming package-on-package structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639088B2 (ja) * 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
JPH11145345A (ja) * 1997-11-12 1999-05-28 Hitachi Ltd 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462407B2 (en) * 2000-03-23 2002-10-08 Infineon Technologies Ag Electronic device having a multiplicity of contact bumps
US6653173B2 (en) 2000-06-16 2003-11-25 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6664139B2 (en) 2000-06-16 2003-12-16 Micron Technology, Inc. Method and apparatus for packaging a microelectronic die
US6677675B2 (en) 2000-06-16 2004-01-13 Micron Technology, Inc. Microelectronic devices and microelectronic die packages
US6796028B2 (en) 2000-08-23 2004-09-28 Micron Technology, Inc. Method of Interconnecting substrates for electrical coupling of microelectronic components
US6838760B1 (en) * 2000-08-28 2005-01-04 Micron Technology, Inc. Packaged microelectronic devices with interconnecting units
JP2014165459A (ja) * 2013-02-27 2014-09-08 Ngk Spark Plug Co Ltd 支持装置

Also Published As

Publication number Publication date
SG90155A1 (en) 2002-07-23
CN1289143A (zh) 2001-03-28
KR20010070081A (ko) 2001-07-25
TW504778B (en) 2002-10-01

Similar Documents

Publication Publication Date Title
US6545366B2 (en) Multiple chip package semiconductor device
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
JP4503677B2 (ja) 上側および下側の基板表面を露出させた半導体パッケージ
JP3619773B2 (ja) 半導体装置の製造方法
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
JP5346578B2 (ja) 半導体アセンブリおよびその作製方法
US6876074B2 (en) Stack package using flexible double wiring substrate
KR100927268B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 및 배선 기판
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP4456889B2 (ja) 積層型半導体パッケージ及びその製造方法
JP2008535273A (ja) 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
JP4635202B2 (ja) 両面電極パッケージの製造方法
JP3625815B2 (ja) 半導体装置とその製造方法
JP2001085565A (ja) 半導体装置およびその製造方法
JP3892259B2 (ja) 半導体装置の製造方法
JP2003060155A (ja) 半導体パッケージ及びその製造方法
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
JP3314142B2 (ja) 半導体パッケージの製造方法
JP3703960B2 (ja) 半導体装置
JP2004327652A (ja) 半導体装置およびその製造方法
KR100379085B1 (ko) 반도체장치의봉지방법
KR20010068514A (ko) 칩 스케일 패키지를 적층한 적층 패키지
JP2000269389A (ja) 半導体装置
TW202123393A (zh) 薄膜覆晶封裝結構和其製作方法
JP3462465B2 (ja) 半導体パッケージの実装構造

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315