JP2001084141A - プロセッサ - Google Patents
プロセッサInfo
- Publication number
- JP2001084141A JP2001084141A JP25997699A JP25997699A JP2001084141A JP 2001084141 A JP2001084141 A JP 2001084141A JP 25997699 A JP25997699 A JP 25997699A JP 25997699 A JP25997699 A JP 25997699A JP 2001084141 A JP2001084141 A JP 2001084141A
- Authority
- JP
- Japan
- Prior art keywords
- data
- instruction
- operand
- size
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 claims 6
- 239000002699 waste material Substances 0.000 abstract description 4
- 239000004606 Fillers/Extenders Substances 0.000 description 25
- 230000014759 maintenance of location Effects 0.000 description 12
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 複数のサイズのデータを扱うプロセッサにお
ける電力消費の無駄を削減する。 【解決手段】 レジスタファイル２を構成する複数本の
レジスタＲ０〜Ｒ７の各々にＳＺ部２ｆを設け、ＲＡＭ
２５からレジスタファイル２への特定サイズのオペラン
ドデータのロードを要求する命令や、レジスタファイル
２への特定サイズの即値オペランドデータの転送を要求
する命令が解読されたときには、オペランドデータのサ
イズ情報をＳＺ部２ｆに保持させ、レジスタファイル２
の中のオペランドデータの参照を要求する算術論理演算
命令、又は、レジスタファイル２からＲＡＭ２５へのオ
ペランドデータのストアを要求する命令が解読されたと
きには、レジスタファイル２のＳＺ部２ｆからサイズ情
報を読み出して、操作手段を構成するＡＬＵ１ａ〜１ｄ
等の種々の要素のうち当該サイズ情報により指定された
部分のみを動作させる。
ける電力消費の無駄を削減する。 【解決手段】 レジスタファイル２を構成する複数本の
レジスタＲ０〜Ｒ７の各々にＳＺ部２ｆを設け、ＲＡＭ
２５からレジスタファイル２への特定サイズのオペラン
ドデータのロードを要求する命令や、レジスタファイル
２への特定サイズの即値オペランドデータの転送を要求
する命令が解読されたときには、オペランドデータのサ
イズ情報をＳＺ部２ｆに保持させ、レジスタファイル２
の中のオペランドデータの参照を要求する算術論理演算
命令、又は、レジスタファイル２からＲＡＭ２５へのオ
ペランドデータのストアを要求する命令が解読されたと
きには、レジスタファイル２のＳＺ部２ｆからサイズ情
報を読み出して、操作手段を構成するＡＬＵ１ａ〜１ｄ
等の種々の要素のうち当該サイズ情報により指定された
部分のみを動作させる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のサイズのデ
ータを扱うプロセッサに関するものである。
ータを扱うプロセッサに関するものである。
【０００２】
【従来の技術】近年、機器組み込み用途のプロセッサが
扱うデータは多様化している。例えば、３２ビット、１
６ビット、８ビットのサイズのデータを扱うことが要求
される。一方では、携帯機器へプロセッサを応用する場
合、バッテリの容量に制限があるため、長時間駆動を行
うには低消費電力が要求されている。
扱うデータは多様化している。例えば、３２ビット、１
６ビット、８ビットのサイズのデータを扱うことが要求
される。一方では、携帯機器へプロセッサを応用する場
合、バッテリの容量に制限があるため、長時間駆動を行
うには低消費電力が要求されている。
【０００３】３２ビットのアーキテクチャを有する従来
のＲＩＳＣ（Reduced InstructionSet Computer）型プ
ロセッサは、データに算術論理演算操作を施すための３
２ビットのＡＬＵ（Arithmetic and Logic Unit）と、
データを保持するための３２ビットのレジスタファイル
と、データを転送するための３２ビットのバスとを備え
たものであった。このプロセッサで８ビットデータを扱
う場合には、このデータのサイズが無条件で３２ビット
に拡張される。具体的には、８ビットデータが符号付き
データであるならば上位２４ビットに符号拡張が、８ビ
ットデータが符号なしデータであるならば上位２４ビッ
トにゼロ拡張がそれぞれなされる。１６ビットデータを
扱う場合にも、このデータのサイズが無条件で３２ビッ
トに拡張される。このようにして得られた３２ビットデ
ータが、３２ビットのＡＬＵに供給され、３２ビットの
レジスタファイルに保持され、また３２ビットのバスを
通して転送されるようになっていた。
のＲＩＳＣ（Reduced InstructionSet Computer）型プ
ロセッサは、データに算術論理演算操作を施すための３
２ビットのＡＬＵ（Arithmetic and Logic Unit）と、
データを保持するための３２ビットのレジスタファイル
と、データを転送するための３２ビットのバスとを備え
たものであった。このプロセッサで８ビットデータを扱
う場合には、このデータのサイズが無条件で３２ビット
に拡張される。具体的には、８ビットデータが符号付き
データであるならば上位２４ビットに符号拡張が、８ビ
ットデータが符号なしデータであるならば上位２４ビッ
トにゼロ拡張がそれぞれなされる。１６ビットデータを
扱う場合にも、このデータのサイズが無条件で３２ビッ
トに拡張される。このようにして得られた３２ビットデ
ータが、３２ビットのＡＬＵに供給され、３２ビットの
レジスタファイルに保持され、また３２ビットのバスを
通して転送されるようになっていた。
【０００４】
【発明が解決しようとする課題】上記従来のＲＩＳＣ型
プロセッサによれば、２つの８ビットデータをメモリか
ら順次ロードし、これらを加算し、その結果を表す８ビ
ットデータをメモリにストアするという一連の動作を行
う場合であっても、３２ビットのＡＬＵと、３２ビット
のレジスタファイルと、３２ビットのバスとの全てのハ
ードウェア資源が動作していたので、電力が無駄に消費
される問題があった。このことは、１６ビットデータを
扱う場合にも同様であった。
プロセッサによれば、２つの８ビットデータをメモリか
ら順次ロードし、これらを加算し、その結果を表す８ビ
ットデータをメモリにストアするという一連の動作を行
う場合であっても、３２ビットのＡＬＵと、３２ビット
のレジスタファイルと、３２ビットのバスとの全てのハ
ードウェア資源が動作していたので、電力が無駄に消費
される問題があった。このことは、１６ビットデータを
扱う場合にも同様であった。
【０００５】本発明の目的は、複数のサイズのデータを
扱うプロセッサにおける電力消費の無駄を削減すること
にある。
扱うプロセッサにおける電力消費の無駄を削減すること
にある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、複数のサイズのデータを扱うプロセッサ
において、最大サイズに対応したビット幅を有する操作
手段のうち、指定されたオペランドのデータサイズに応
じた部分のみを動作させることとしたものである。ここ
にいう操作手段は、命令により指定されたオペランド
に、該命令により指定された操作を施すための手段であ
って、オペランドデータに算術論理演算操作を施すため
のＡＬＵと、オペランドデータを保持するためのレジス
タファイルと、オペランドデータを転送するためのバス
と、バスを駆動するためのドライバと、バス上のオペラ
ンドデータを取り込むためのラッチと、オペランドデー
タのサイズを拡張するための拡張器とを含む。例えば、
与えられた命令を解読することにより、該命令により指
定されたオペランドについて、該指定されたオペランド
のデータサイズに関するサイズ情報を得て、前記操作手
段のうち当該サイズ情報により指定された部分のみを動
作させる。
め、本発明は、複数のサイズのデータを扱うプロセッサ
において、最大サイズに対応したビット幅を有する操作
手段のうち、指定されたオペランドのデータサイズに応
じた部分のみを動作させることとしたものである。ここ
にいう操作手段は、命令により指定されたオペランド
に、該命令により指定された操作を施すための手段であ
って、オペランドデータに算術論理演算操作を施すため
のＡＬＵと、オペランドデータを保持するためのレジス
タファイルと、オペランドデータを転送するためのバス
と、バスを駆動するためのドライバと、バス上のオペラ
ンドデータを取り込むためのラッチと、オペランドデー
タのサイズを拡張するための拡張器とを含む。例えば、
与えられた命令を解読することにより、該命令により指
定されたオペランドについて、該指定されたオペランド
のデータサイズに関するサイズ情報を得て、前記操作手
段のうち当該サイズ情報により指定された部分のみを動
作させる。
【０００７】オブジェクト指向の観点によれば、オペラ
ンドデータと、該オペランドデータのサイズに関するサ
イズ情報とをレジスタファイルに保持させるようにする
とよい。この場合において、レジスタファイルへの特定
サイズのオペランドデータの設定を要求する第１の命令
が解読されて、該第１の命令により指定されたオペラン
ドのデータサイズに関するサイズ情報が得られたときに
は、オペランドデータとともにサイズ情報をレジスタフ
ァイルに保持させる。また、レジスタファイルに保持さ
れたオペランドデータの参照を要求する第２の命令が解
読されたときには、レジスタファイルからオペランドデ
ータとともに該オペランドデータのサイズに関するサイ
ズ情報を読み出して、前記操作手段のうち当該レジスタ
ファイルから読み出したサイズ情報により指定された部
分のみを動作させる。
ンドデータと、該オペランドデータのサイズに関するサ
イズ情報とをレジスタファイルに保持させるようにする
とよい。この場合において、レジスタファイルへの特定
サイズのオペランドデータの設定を要求する第１の命令
が解読されて、該第１の命令により指定されたオペラン
ドのデータサイズに関するサイズ情報が得られたときに
は、オペランドデータとともにサイズ情報をレジスタフ
ァイルに保持させる。また、レジスタファイルに保持さ
れたオペランドデータの参照を要求する第２の命令が解
読されたときには、レジスタファイルからオペランドデ
ータとともに該オペランドデータのサイズに関するサイ
ズ情報を読み出して、前記操作手段のうち当該レジスタ
ファイルから読み出したサイズ情報により指定された部
分のみを動作させる。
【０００８】本発明の他の観点によれば、前記第１の命
令は、オペランドデータを符号付きデータとして扱うべ
きか又は符号なしデータとして扱うべきかを指定する命
令でもある。レジスタファイルには、オペランドデータ
と、該オペランドデータのサイズに関するサイズ情報と
に加えて、該オペランドデータの符号の有無に関する符
号情報を保持させる。この場合において、前記第１の命
令が解読されて、該第１の命令により指定されたオペラ
ンドの符号の有無に関する符号情報が得られたときに
は、オペランドデータとともに符号情報をレジスタファ
イルに保持させる。また、レジスタファイルに保持され
たオペランドデータの参照を要求する前記第２の命令が
解読されたときには、レジスタファイルからオペランド
データとともに該オペランドデータの符号の有無に関す
る符号情報を読み出して、当該読み出した符号情報に従
って前記第２の命令が実行されるように前記操作手段を
制御する。
令は、オペランドデータを符号付きデータとして扱うべ
きか又は符号なしデータとして扱うべきかを指定する命
令でもある。レジスタファイルには、オペランドデータ
と、該オペランドデータのサイズに関するサイズ情報と
に加えて、該オペランドデータの符号の有無に関する符
号情報を保持させる。この場合において、前記第１の命
令が解読されて、該第１の命令により指定されたオペラ
ンドの符号の有無に関する符号情報が得られたときに
は、オペランドデータとともに符号情報をレジスタファ
イルに保持させる。また、レジスタファイルに保持され
たオペランドデータの参照を要求する前記第２の命令が
解読されたときには、レジスタファイルからオペランド
データとともに該オペランドデータの符号の有無に関す
る符号情報を読み出して、当該読み出した符号情報に従
って前記第２の命令が実行されるように前記操作手段を
制御する。
【０００９】
【発明の実施の形態】図１は、本発明に係るプロセッサ
の構成例を示している。本プロセッサは、３２ビットの
アーキテクチャを有するＲＩＳＣ型プロセッサであっ
て、３２ビット（ワード）、１６ビット（ハーフワー
ド）、８ビット（バイト）のサイズのデータを扱うもの
である。
の構成例を示している。本プロセッサは、３２ビットの
アーキテクチャを有するＲＩＳＣ型プロセッサであっ
て、３２ビット（ワード）、１６ビット（ハーフワー
ド）、８ビット（バイト）のサイズのデータを扱うもの
である。
【００１０】本プロセッサは、データに算術論理演算操
作を施して、その結果を得るとともにフラグを生成する
ための３２ビットのＡＬＵを備えている。この３２ビッ
トＡＬＵは、４個の８ビットＡＬＵ１ａ，１ｂ，１ｃ，
１ｄに分割されている。ゲート１１ａ，１１ｂ，１１ｃ
は、これら４個の８ビットＡＬＵ１ａ〜１ｄの間で桁上
げ（キャリ）に関する演算情報を選択的に伝達するため
のゲートである。４個の８ビットＡＬＵ１ａ〜１ｄと３
個のゲート１１ａ〜１１ｃとの全てが動作するとき、リ
ップルキャリ方式の３２ビットＡＬＵが実現する。２個
の８ビットＡＬＵ１ｃ，１ｄと１個のゲート１１ｃのみ
が動作するとき、１６ビットＡＬＵが実現する。また、
１個の８ビットＡＬＵ１ｄのみが動作することもある。
フラグは、オペランドのデータサイズに応じたビット位
置で生成されるようになっている。なお、図１中の符号
の末尾のａ，ｂ，ｃ，ｄはそれぞれ、３２ビットのうち
の最上位８ビット、中上位８ビット、中下位８ビット、
最下位８ビットの位置を表すよう付されている。
作を施して、その結果を得るとともにフラグを生成する
ための３２ビットのＡＬＵを備えている。この３２ビッ
トＡＬＵは、４個の８ビットＡＬＵ１ａ，１ｂ，１ｃ，
１ｄに分割されている。ゲート１１ａ，１１ｂ，１１ｃ
は、これら４個の８ビットＡＬＵ１ａ〜１ｄの間で桁上
げ（キャリ）に関する演算情報を選択的に伝達するため
のゲートである。４個の８ビットＡＬＵ１ａ〜１ｄと３
個のゲート１１ａ〜１１ｃとの全てが動作するとき、リ
ップルキャリ方式の３２ビットＡＬＵが実現する。２個
の８ビットＡＬＵ１ｃ，１ｄと１個のゲート１１ｃのみ
が動作するとき、１６ビットＡＬＵが実現する。また、
１個の８ビットＡＬＵ１ｄのみが動作することもある。
フラグは、オペランドのデータサイズに応じたビット位
置で生成されるようになっている。なお、図１中の符号
の末尾のａ，ｂ，ｃ，ｄはそれぞれ、３２ビットのうち
の最上位８ビット、中上位８ビット、中下位８ビット、
最下位８ビットの位置を表すよう付されている。
【００１１】本プロセッサは、８本のレジスタＲ０〜Ｒ
７で構成された３２ビットのレジスタファイル２を更に
備えている。レジスタＲ０〜Ｒ７の各々は、それぞれ８
ビットデータを保持するためのデータＡ部（ＤＡ部）２
ａ、データＢ部（ＤＢ部）２ｂ、データＣ部（ＤＣ部）
２ｃ及びデータＤ部（ＤＤ部）２ｄと、データの符号の
有無に関する１ビット情報を保持するための符号情報部
（ＳＵ部）２ｅと、データのサイズに関する２ビット情
報を保持するためのサイズ情報部（ＳＺ部）２ｆとから
構成される。あるレジスタのＳＵ部２ｅの１ビットの値
が“１”であることは、当該レジスタに保持されたデー
タが符号付きデータとして扱われるべきことを意味す
る。同ビットの値が“０”であることは、当該レジスタ
に保持されたデータが符号なしデータとして扱われるべ
きことを意味する。あるレジスタのＳＺ部２ｆの２ビッ
トの値が“１０”であることは、当該レジスタのＤＡ部
２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄが３２ビ
ットのデータを保持していることを意味する。同２ビッ
トの値が“０１”であることは、当該レジスタの中のＤ
Ｃ部２ｃ及びＤＤ部２ｄのみが１６ビットのデータを保
持していることを意味する。また、同２ビットの値が
“００”であることは、当該レジスタの中のＤＤ部２ｄ
のみが８ビットのデータを保持していることを意味する
ようになっている。
７で構成された３２ビットのレジスタファイル２を更に
備えている。レジスタＲ０〜Ｒ７の各々は、それぞれ８
ビットデータを保持するためのデータＡ部（ＤＡ部）２
ａ、データＢ部（ＤＢ部）２ｂ、データＣ部（ＤＣ部）
２ｃ及びデータＤ部（ＤＤ部）２ｄと、データの符号の
有無に関する１ビット情報を保持するための符号情報部
（ＳＵ部）２ｅと、データのサイズに関する２ビット情
報を保持するためのサイズ情報部（ＳＺ部）２ｆとから
構成される。あるレジスタのＳＵ部２ｅの１ビットの値
が“１”であることは、当該レジスタに保持されたデー
タが符号付きデータとして扱われるべきことを意味す
る。同ビットの値が“０”であることは、当該レジスタ
に保持されたデータが符号なしデータとして扱われるべ
きことを意味する。あるレジスタのＳＺ部２ｆの２ビッ
トの値が“１０”であることは、当該レジスタのＤＡ部
２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄが３２ビ
ットのデータを保持していることを意味する。同２ビッ
トの値が“０１”であることは、当該レジスタの中のＤ
Ｃ部２ｃ及びＤＤ部２ｄのみが１６ビットのデータを保
持していることを意味する。また、同２ビットの値が
“００”であることは、当該レジスタの中のＤＤ部２ｄ
のみが８ビットのデータを保持していることを意味する
ようになっている。
【００１２】本プロセッサは、各々データを転送するた
めの、各々３２ビット幅を有するＡバス３１、Ｂバス３
２及びＣバス３３を更に備えている。図１において、２
０は命令列を格納するためのＲＯＭ（Read-Only Memor
y）、２１はＲＯＭ２０から読み出された命令を保持す
るための命令レジスタ（ＩＲ：Instruction Registe
r）、２４はロードストアユニット、２５はデータを格
納するためのＲＡＭ（RandomAccess Memory）である。
めの、各々３２ビット幅を有するＡバス３１、Ｂバス３
２及びＣバス３３を更に備えている。図１において、２
０は命令列を格納するためのＲＯＭ（Read-Only Memor
y）、２１はＲＯＭ２０から読み出された命令を保持す
るための命令レジスタ（ＩＲ：Instruction Registe
r）、２４はロードストアユニット、２５はデータを格
納するためのＲＡＭ（RandomAccess Memory）である。
【００１３】命令レジスタ２１から得られた即値オペラ
ンドデータは、Ｂバス３２を駆動するための各々８ビッ
トのドライバ３ａ，３ｂ，３ｃ，３ｄへ供給される。３
２ビットの即値オペランドデータをＢバス３２へ供給す
べき場合には、ドライバ３ａ〜３ｄが動作する。１６ビ
ットの即値オペランドデータをＢバス３２へ供給すべき
場合には、ドライバ３ｃ，３ｄのみが動作する。また、
８ビットの即値オペランドデータをＢバス３２へ供給す
べき場合には、ドライバ３ｄのみが動作する。
ンドデータは、Ｂバス３２を駆動するための各々８ビッ
トのドライバ３ａ，３ｂ，３ｃ，３ｄへ供給される。３
２ビットの即値オペランドデータをＢバス３２へ供給す
べき場合には、ドライバ３ａ〜３ｄが動作する。１６ビ
ットの即値オペランドデータをＢバス３２へ供給すべき
場合には、ドライバ３ｃ，３ｄのみが動作する。また、
８ビットの即値オペランドデータをＢバス３２へ供給す
べき場合には、ドライバ３ｄのみが動作する。
【００１４】ＲＡＭ２５からロードストアユニット２４
により読み出されたロードデータは、Ｂバス３２を駆動
するための各々８ビットのドライバ４ａ，４ｂ，４ｃ，
４ｄへ供給される。３２ビットのロードデータをＢバス
３２へ供給すべき場合には、ドライバ４ａ〜４ｄが動作
する。１６ビットのロードデータをＢバス３２へ供給す
べき場合には、ドライバ４ｃ，４ｄのみが動作する。ま
た、８ビットのロードデータをＢバス３２へ供給すべき
場合には、ドライバ４ｄのみが動作する。
により読み出されたロードデータは、Ｂバス３２を駆動
するための各々８ビットのドライバ４ａ，４ｂ，４ｃ，
４ｄへ供給される。３２ビットのロードデータをＢバス
３２へ供給すべき場合には、ドライバ４ａ〜４ｄが動作
する。１６ビットのロードデータをＢバス３２へ供給す
べき場合には、ドライバ４ｃ，４ｄのみが動作する。ま
た、８ビットのロードデータをＢバス３２へ供給すべき
場合には、ドライバ４ｄのみが動作する。
【００１５】レジスタファイル２から読み出された第１
のデータは、Ａバス３１を駆動するための各々８ビット
のドライバ５ａ，５ｂ，５ｃ，５ｄへ供給される。ＤＡ
部２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄから読
み出された３２ビットのデータをＡバス３１へ供給すべ
き場合には、ドライバ５ａ〜５ｄが動作する。ＤＣ部２
ｃ及びＤＤ部２ｄから読み出された１６ビットのデータ
をＡバス３１へ供給すべき場合には、ドライバ５ｃ，５
ｄのみが動作する。また、ＤＤ部２ｄから読み出された
８ビットのデータをＡバス３１へ供給すべき場合には、
ドライバ５ｄのみが動作する。
のデータは、Ａバス３１を駆動するための各々８ビット
のドライバ５ａ，５ｂ，５ｃ，５ｄへ供給される。ＤＡ
部２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄから読
み出された３２ビットのデータをＡバス３１へ供給すべ
き場合には、ドライバ５ａ〜５ｄが動作する。ＤＣ部２
ｃ及びＤＤ部２ｄから読み出された１６ビットのデータ
をＡバス３１へ供給すべき場合には、ドライバ５ｃ，５
ｄのみが動作する。また、ＤＤ部２ｄから読み出された
８ビットのデータをＡバス３１へ供給すべき場合には、
ドライバ５ｄのみが動作する。
【００１６】レジスタファイル２から読み出された第２
のデータは、Ｂバス３２を駆動するための各々８ビット
のドライバ６ａ，６ｂ，６ｃ，６ｄへ供給される。ＤＡ
部２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄから読
み出された３２ビットのデータをＢバス３２へ供給すべ
き場合には、ドライバ６ａ〜６ｄが動作する。ＤＣ部２
ｃ及びＤＤ部２ｄから読み出された１６ビットのデータ
をＢバス３２へ供給すべき場合には、ドライバ６ｃ，６
ｄのみが動作する。また、ＤＤ部２ｄから読み出された
８ビットのデータをＢバス３２へ供給すべき場合には、
ドライバ６ｄのみが動作する。
のデータは、Ｂバス３２を駆動するための各々８ビット
のドライバ６ａ，６ｂ，６ｃ，６ｄへ供給される。ＤＡ
部２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄから読
み出された３２ビットのデータをＢバス３２へ供給すべ
き場合には、ドライバ６ａ〜６ｄが動作する。ＤＣ部２
ｃ及びＤＤ部２ｄから読み出された１６ビットのデータ
をＢバス３２へ供給すべき場合には、ドライバ６ｃ，６
ｄのみが動作する。また、ＤＤ部２ｄから読み出された
８ビットのデータをＢバス３２へ供給すべき場合には、
ドライバ６ｄのみが動作する。
【００１７】図１中の７ａ，７ｂ，７ｃ及び７ｄは、各
々Ａバス３１上のデータを取り込むための、各々８ビッ
トのラッチ（ＤＡ１，ＤＢ１，ＤＣ１及びＤＤ１）であ
る。取り込むべきデータが３２ビットのサイズを有する
場合には、ラッチ７ａ〜７ｄが動作する。取り込むべき
データが１６ビットのサイズを有する場合には、ラッチ
７ｃ，７ｄのみが動作する。また、取り込むべきデータ
が８ビットのサイズを有する場合には、ラッチ７ｄのみ
が動作する。
々Ａバス３１上のデータを取り込むための、各々８ビッ
トのラッチ（ＤＡ１，ＤＢ１，ＤＣ１及びＤＤ１）であ
る。取り込むべきデータが３２ビットのサイズを有する
場合には、ラッチ７ａ〜７ｄが動作する。取り込むべき
データが１６ビットのサイズを有する場合には、ラッチ
７ｃ，７ｄのみが動作する。また、取り込むべきデータ
が８ビットのサイズを有する場合には、ラッチ７ｄのみ
が動作する。
【００１８】図１中の８ａ，８ｂ，８ｃ及び８ｄは、各
々Ｂバス３２上のデータを取り込むための、各々８ビッ
トのラッチ（ＤＡ２，ＤＢ２，ＤＣ２及びＤＤ２）であ
る。取り込むべきデータが３２ビットのサイズを有する
場合には、ラッチ８ａ〜８ｄが動作する。取り込むべき
データが１６ビットのサイズを有する場合には、ラッチ
８ｃ，８ｄのみが動作する。また、取り込むべきデータ
が８ビットのサイズを有する場合には、ラッチ８ｄのみ
が動作する。
々Ｂバス３２上のデータを取り込むための、各々８ビッ
トのラッチ（ＤＡ２，ＤＢ２，ＤＣ２及びＤＤ２）であ
る。取り込むべきデータが３２ビットのサイズを有する
場合には、ラッチ８ａ〜８ｄが動作する。取り込むべき
データが１６ビットのサイズを有する場合には、ラッチ
８ｃ，８ｄのみが動作する。また、取り込むべきデータ
が８ビットのサイズを有する場合には、ラッチ８ｄのみ
が動作する。
【００１９】本プロセッサは、ラッチ７ａ〜７ｄに取り
込まれたデータのサイズを拡張して、その結果を表すデ
ータをＡＬＵ１ａ〜１ｄの左入力へ供給するための３２
ビットの拡張器を更に備えている。この３２ビット拡張
器は、４個の８ビット拡張器（ＥＡ１，ＥＢ１，ＥＣ１
及びＥＤ１）９ａ，９ｂ，９ｃ，９ｄに分割されてい
る。４個の８ビット拡張器９ａ〜９ｄの全てが動作する
とき、８ビット又は１６ビットデータのサイズを３２ビ
ットへ拡張するための拡張器が実現する。２個の８ビッ
ト拡張器９ｃ，９ｄのみが動作するとき、８ビットデー
タのサイズを１６ビットへ拡張するための拡張器が実現
する。サイズ拡張されるべきデータが符号付きデータで
あるならば符号拡張が、サイズ拡張されるべきデータが
符号なしデータであるならばゼロ拡張がそれぞれなされ
る。
込まれたデータのサイズを拡張して、その結果を表すデ
ータをＡＬＵ１ａ〜１ｄの左入力へ供給するための３２
ビットの拡張器を更に備えている。この３２ビット拡張
器は、４個の８ビット拡張器（ＥＡ１，ＥＢ１，ＥＣ１
及びＥＤ１）９ａ，９ｂ，９ｃ，９ｄに分割されてい
る。４個の８ビット拡張器９ａ〜９ｄの全てが動作する
とき、８ビット又は１６ビットデータのサイズを３２ビ
ットへ拡張するための拡張器が実現する。２個の８ビッ
ト拡張器９ｃ，９ｄのみが動作するとき、８ビットデー
タのサイズを１６ビットへ拡張するための拡張器が実現
する。サイズ拡張されるべきデータが符号付きデータで
あるならば符号拡張が、サイズ拡張されるべきデータが
符号なしデータであるならばゼロ拡張がそれぞれなされ
る。
【００２０】本プロセッサは、ラッチ８ａ〜８ｄに取り
込まれたデータのサイズを拡張して、その結果を表すデ
ータをＡＬＵ１ａ〜１ｄの右入力へ供給するための３２
ビットの拡張器を更に備えている。この３２ビット拡張
器は、４個の８ビット拡張器（ＥＡ２，ＥＢ２，ＥＣ２
及びＥＤ２）１０ａ，１０ｂ，１０ｃ，１０ｄに分割さ
れている。４個の８ビット拡張器１０ａ〜１０ｄの全て
が動作するとき、８ビット又は１６ビットデータのサイ
ズを３２ビットへ拡張するための拡張器が実現する。２
個の８ビット拡張器１０ｃ，１０ｄのみが動作すると
き、８ビットデータのサイズを１６ビットへ拡張するた
めの拡張器が実現する。サイズ拡張されるべきデータが
符号付きデータであるならば符号拡張が、サイズ拡張さ
れるべきデータが符号なしデータであるならばゼロ拡張
がそれぞれなされる。
込まれたデータのサイズを拡張して、その結果を表すデ
ータをＡＬＵ１ａ〜１ｄの右入力へ供給するための３２
ビットの拡張器を更に備えている。この３２ビット拡張
器は、４個の８ビット拡張器（ＥＡ２，ＥＢ２，ＥＣ２
及びＥＤ２）１０ａ，１０ｂ，１０ｃ，１０ｄに分割さ
れている。４個の８ビット拡張器１０ａ〜１０ｄの全て
が動作するとき、８ビット又は１６ビットデータのサイ
ズを３２ビットへ拡張するための拡張器が実現する。２
個の８ビット拡張器１０ｃ，１０ｄのみが動作すると
き、８ビットデータのサイズを１６ビットへ拡張するた
めの拡張器が実現する。サイズ拡張されるべきデータが
符号付きデータであるならば符号拡張が、サイズ拡張さ
れるべきデータが符号なしデータであるならばゼロ拡張
がそれぞれなされる。
【００２１】ＡＬＵ１ａ〜１ｄの演算結果を表すデータ
は、Ｃバス３３を駆動するための各々８ビットのドライ
バ１２ａ，１２ｂ，１２ｃ，１２ｄへ供給される。３２
ビットのデータをＣバス３３へ供給すべき場合には、ド
ライバ１２ａ〜１２ｄが動作する。１６ビットのデータ
をＣバス３３へ供給すべき場合には、ドライバ１２ｃ，
１２ｄのみが動作する。また、８ビットのデータをＣバ
ス３３へ供給すべき場合には、ドライバ１２ｄのみが動
作する。レジスタファイル２の中に保持すべきデータ
は、Ｃバス３３から供給される。また、ＲＡＭ２５へス
トアすべきデータは、Ｃバス３３からロードストアユニ
ット２４へ供給される。
は、Ｃバス３３を駆動するための各々８ビットのドライ
バ１２ａ，１２ｂ，１２ｃ，１２ｄへ供給される。３２
ビットのデータをＣバス３３へ供給すべき場合には、ド
ライバ１２ａ〜１２ｄが動作する。１６ビットのデータ
をＣバス３３へ供給すべき場合には、ドライバ１２ｃ，
１２ｄのみが動作する。また、８ビットのデータをＣバ
ス３３へ供給すべき場合には、ドライバ１２ｄのみが動
作する。レジスタファイル２の中に保持すべきデータ
は、Ｃバス３３から供給される。また、ＲＡＭ２５へス
トアすべきデータは、Ｃバス３３からロードストアユニ
ット２４へ供給される。
【００２２】本プロセッサは、命令レジスタ２１から与
えられた命令を解読するための命令解読器（ＩＤ：Inst
ruction Decoder）２２と、ＳＵ部２ａ及びＳＺ部２ｆ
の各々の情報の書き込み及び読み出しを司るコントロー
ラ２３とを更に備えている。命令解読器２２は、ドライ
バ３ａ〜３ｄ，４ａ〜４ｄの駆動のオン・オフを含め、
図中の操作手段を構成する種々の要素を制御する。コン
トローラ２３も、ＳＵ部２ａ及びＳＺ部２ｆの各々の情
報に応じて、図中の操作手段を構成する種々の要素の動
作ビット幅等を制御する。
えられた命令を解読するための命令解読器（ＩＤ：Inst
ruction Decoder）２２と、ＳＵ部２ａ及びＳＺ部２ｆ
の各々の情報の書き込み及び読み出しを司るコントロー
ラ２３とを更に備えている。命令解読器２２は、ドライ
バ３ａ〜３ｄ，４ａ〜４ｄの駆動のオン・オフを含め、
図中の操作手段を構成する種々の要素を制御する。コン
トローラ２３も、ＳＵ部２ａ及びＳＺ部２ｆの各々の情
報に応じて、図中の操作手段を構成する種々の要素の動
作ビット幅等を制御する。
【００２３】図２は、本プロセッサの命令セットの一部
を示している。本プロセッサは、ロード命令群、サイズ
変更命令群、符号有無変更命令群、即値転送命令群、算
術論理演算命令群、ストア命令群、ブランチ命令群等を
実行できるように構成されている。ただし、図２では、
ブランチ命令群等の図示が省略されている。図２中のＲ
ｎ及びＲｍは、各々レジスタＲ０〜Ｒ７のいずれかを意
味する。レジスタＲ０〜Ｒ７の各々はプログラマに対し
て３２ビットレジスタとして定義され、ＳＵ部２ｅとＳ
Ｚ部２ｆとはプログラマからは見えない。
を示している。本プロセッサは、ロード命令群、サイズ
変更命令群、符号有無変更命令群、即値転送命令群、算
術論理演算命令群、ストア命令群、ブランチ命令群等を
実行できるように構成されている。ただし、図２では、
ブランチ命令群等の図示が省略されている。図２中のＲ
ｎ及びＲｍは、各々レジスタＲ０〜Ｒ７のいずれかを意
味する。レジスタＲ０〜Ｒ７の各々はプログラマに対し
て３２ビットレジスタとして定義され、ＳＵ部２ｅとＳ
Ｚ部２ｆとはプログラマからは見えない。
【００２４】（１）ロード命令群 ロード命令群には、以下の６種類の命令が含まれる。個
々の命令のオペコードフィールド（operation code fie
ld）は、オペランドの符号の有無に関する指定情報と、
オペランドのデータサイズに関する指定情報とを含んで
いる。いずれの命令でも、プロセッサの動作制御は命令
解読器２２によって行われる。
々の命令のオペコードフィールド（operation code fie
ld）は、オペランドの符号の有無に関する指定情報と、
オペランドのデータサイズに関する指定情報とを含んで
いる。いずれの命令でも、プロセッサの動作制御は命令
解読器２２によって行われる。
【００２５】（１．１） ｌｄｂ ｍｅｍ，Ｒｎ この命令は、メモリ（ｍｅｍ）から８ビットデータをロ
ードして、これを符号付きデータとしてレジスタＲｎに
設定することを要求する命令である。この命令が解読さ
れると、ロードストアユニット２４がＲＡＭ２５から８
ビットのオペランドデータを読み出す。読み出されたデ
ータは、ドライバ４ｄ、Ｂバス３２の最下位８ビット部
分を順次経てラッチ８ｄに取り込まれ、拡張器１０ｄ及
びＡＬＵ１ｄを素通りしてドライバ１２ｄに供給され、
Ｃバス３３の最下位８ビット部分を経てレジスタＲｎの
ＤＤ部２ｄに格納される。これと並行して、レジスタＲ
ｎのＳＵ部２ｅには符号付きデータの保持を表す値
“１”が、そのＳＺ部２ｆには８ビットデータの保持を
表す値“００”がそれぞれ格納される。他のドライバは
動作せず、他のラッチやレジスタはデータの保持を続け
る。
ードして、これを符号付きデータとしてレジスタＲｎに
設定することを要求する命令である。この命令が解読さ
れると、ロードストアユニット２４がＲＡＭ２５から８
ビットのオペランドデータを読み出す。読み出されたデ
ータは、ドライバ４ｄ、Ｂバス３２の最下位８ビット部
分を順次経てラッチ８ｄに取り込まれ、拡張器１０ｄ及
びＡＬＵ１ｄを素通りしてドライバ１２ｄに供給され、
Ｃバス３３の最下位８ビット部分を経てレジスタＲｎの
ＤＤ部２ｄに格納される。これと並行して、レジスタＲ
ｎのＳＵ部２ｅには符号付きデータの保持を表す値
“１”が、そのＳＺ部２ｆには８ビットデータの保持を
表す値“００”がそれぞれ格納される。他のドライバは
動作せず、他のラッチやレジスタはデータの保持を続け
る。
【００２６】（１．２） ｌｄｂｕ ｍｅｍ，Ｒｎ この命令は、メモリから８ビットデータをロードして、
これを符号なしデータとしてレジスタＲｎに設定するこ
とを要求する命令である。この命令が解読された場合の
プロセッサの動作は、レジスタＲｎのＳＵ部２ｅに符号
なしデータの保持を表す値“０”が格納される点を除い
て、上記（１．１）と同じである。
これを符号なしデータとしてレジスタＲｎに設定するこ
とを要求する命令である。この命令が解読された場合の
プロセッサの動作は、レジスタＲｎのＳＵ部２ｅに符号
なしデータの保持を表す値“０”が格納される点を除い
て、上記（１．１）と同じである。
【００２７】（１．３） ｌｄｈ ｍｅｍ，Ｒｎ この命令は、メモリから１６ビットデータをロードし
て、これを符号付きデータとしてレジスタＲｎに設定す
ることを要求する命令である。この命令が解読される
と、ロードストアユニット２４がＲＡＭ２５から１６ビ
ットのオペランドデータを読み出す。読み出されたデー
タは、ドライバ４ｃ，４ｄ、Ｂバス３２の最下位１６ビ
ット部分を順次経てラッチ８ｃ，８ｄに取り込まれ、拡
張器１０ｃ，１０ｄ及びＡＬＵ１ｃ，１ｄを素通りして
ドライバ１２ｃ，１２ｄに供給され、Ｃバス３３の最下
位１６ビット部分を経てレジスタＲｎのＤＣ部２ｃ及び
ＤＤ部２ｄに格納される。これと並行して、レジスタＲ
ｎのＳＵ部２ｅには符号付きデータの保持を表す値
“１”が、そのＳＺ部２ｆには１６ビットデータの保持
を表す値“０１”がそれぞれ格納される。他のドライバ
は動作せず、他のラッチやレジスタはデータの保持を続
ける。
て、これを符号付きデータとしてレジスタＲｎに設定す
ることを要求する命令である。この命令が解読される
と、ロードストアユニット２４がＲＡＭ２５から１６ビ
ットのオペランドデータを読み出す。読み出されたデー
タは、ドライバ４ｃ，４ｄ、Ｂバス３２の最下位１６ビ
ット部分を順次経てラッチ８ｃ，８ｄに取り込まれ、拡
張器１０ｃ，１０ｄ及びＡＬＵ１ｃ，１ｄを素通りして
ドライバ１２ｃ，１２ｄに供給され、Ｃバス３３の最下
位１６ビット部分を経てレジスタＲｎのＤＣ部２ｃ及び
ＤＤ部２ｄに格納される。これと並行して、レジスタＲ
ｎのＳＵ部２ｅには符号付きデータの保持を表す値
“１”が、そのＳＺ部２ｆには１６ビットデータの保持
を表す値“０１”がそれぞれ格納される。他のドライバ
は動作せず、他のラッチやレジスタはデータの保持を続
ける。
【００２８】（１．４） ｌｄｈｕ ｍｅｍ，Ｒｎ この命令は、メモリから１６ビットデータをロードし
て、これを符号なしデータとしてレジスタＲｎに設定す
ることを要求する命令である。この命令が解読された場
合のプロセッサの動作は、レジスタＲｎのＳＵ部２ｅに
符号なしデータの保持を表す値“０”が格納される点を
除いて、上記（１．３）と同じである。
て、これを符号なしデータとしてレジスタＲｎに設定す
ることを要求する命令である。この命令が解読された場
合のプロセッサの動作は、レジスタＲｎのＳＵ部２ｅに
符号なしデータの保持を表す値“０”が格納される点を
除いて、上記（１．３）と同じである。
【００２９】（１．５） ｌｄ ｍｅｍ，Ｒｎ この命令は、メモリから３２ビットデータをロードし
て、これを符号付きデータとしてレジスタＲｎに設定す
ることを要求する命令である。この命令が解読される
と、ロードストアユニット２４がＲＡＭ２５から３２ビ
ットのオペランドデータを読み出す。読み出されたデー
タは、ドライバ４ａ〜４ｄ、Ｂバス３２の全部を順次経
てラッチ８ａ〜８ｄに取り込まれ、拡張器１０ａ〜１０
ｄ及びＡＬＵ１ａ〜１ｄを素通りしてドライバ１２ａ〜
１２ｄに供給され、Ｃバス３３の全部を経てレジスタＲ
ｎのＤＡ部２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２
ｄに格納される。これと並行して、レジスタＲｎのＳＵ
部２ｅには符号付きデータの保持を表す値“１”が、そ
のＳＺ部２ｆには３２ビットデータの保持を表す値“１
０”がそれぞれ格納される。他のドライバは動作せず、
他のラッチやレジスタはデータの保持を続ける。
て、これを符号付きデータとしてレジスタＲｎに設定す
ることを要求する命令である。この命令が解読される
と、ロードストアユニット２４がＲＡＭ２５から３２ビ
ットのオペランドデータを読み出す。読み出されたデー
タは、ドライバ４ａ〜４ｄ、Ｂバス３２の全部を順次経
てラッチ８ａ〜８ｄに取り込まれ、拡張器１０ａ〜１０
ｄ及びＡＬＵ１ａ〜１ｄを素通りしてドライバ１２ａ〜
１２ｄに供給され、Ｃバス３３の全部を経てレジスタＲ
ｎのＤＡ部２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２
ｄに格納される。これと並行して、レジスタＲｎのＳＵ
部２ｅには符号付きデータの保持を表す値“１”が、そ
のＳＺ部２ｆには３２ビットデータの保持を表す値“１
０”がそれぞれ格納される。他のドライバは動作せず、
他のラッチやレジスタはデータの保持を続ける。
【００３０】（１．６） ｌｄｕ ｍｅｍ，Ｒｎ この命令は、メモリから３２ビットデータをロードし
て、これを符号なしデータとしてレジスタＲｎに設定す
ることを要求する命令である。この命令が解読された場
合のプロセッサの動作は、レジスタＲｎのＳＵ部２ｅに
符号なしデータの保持を表す値“０”が格納される点を
除いて、上記（１．５）と同じである。
て、これを符号なしデータとしてレジスタＲｎに設定す
ることを要求する命令である。この命令が解読された場
合のプロセッサの動作は、レジスタＲｎのＳＵ部２ｅに
符号なしデータの保持を表す値“０”が格納される点を
除いて、上記（１．５）と同じである。
【００３１】（２）サイズ変更命令群 サイズ変更命令群には、以下の３種類の命令が含まれ
る。個々の命令のオペコードフィールドは、オペランド
のデータサイズに関する指定情報を含むが、オペランド
の符号の有無に関する指定情報を含まない。いずれの命
令でも、プロセッサの動作制御は命令解読器２２とコン
トローラ２３とによって行われる。
る。個々の命令のオペコードフィールドは、オペランド
のデータサイズに関する指定情報を含むが、オペランド
の符号の有無に関する指定情報を含まない。いずれの命
令でも、プロセッサの動作制御は命令解読器２２とコン
トローラ２３とによって行われる。
【００３２】（２．１） ｅｘｔｂ Ｒｎ この命令は、レジスタＲｎに保持されたデータ（Ｒｎデ
ータ）のサイズを８ビットに変更することを要求する命
令である。この命令が解読されると、レジスタＲｎのＳ
Ｕ部２ｅ及びＳＺ部２ｆの各々の値がコントローラ２３
に送られる。以降の動作は、ＳＺ部２ｆの値、すなわち
Ｒｎデータのサイズに応じて異なる。
ータ）のサイズを８ビットに変更することを要求する命
令である。この命令が解読されると、レジスタＲｎのＳ
Ｕ部２ｅ及びＳＺ部２ｆの各々の値がコントローラ２３
に送られる。以降の動作は、ＳＺ部２ｆの値、すなわち
Ｒｎデータのサイズに応じて異なる。
【００３３】(i) Ｒｎデータが８ビットデータである場
合には、何の動作も行われない。全てのドライバは動作
せず、全てのラッチやレジスタはデータの保持を続け
る。
合には、何の動作も行われない。全てのドライバは動作
せず、全てのラッチやレジスタはデータの保持を続け
る。
【００３４】(ii) Ｒｎデータが１６ビットデータであ
る場合には、レジスタＲｎのＳＺ部２ｆの値が、１６ビ
ットデータの保持を表す値“０１”から、８ビットデー
タの保持を表す値“００”に変更される。ただし、レジ
スタＲｎのＳＵ部２ｅの値は変更されない。これによ
り、レジスタＲｎに保持された１６ビットデータは、符
号の有無をそのままに、その上位８ビットが無効化され
る。全てのドライバは動作せず、全てのラッチや他のレ
ジスタはデータの保持を続ける。
る場合には、レジスタＲｎのＳＺ部２ｆの値が、１６ビ
ットデータの保持を表す値“０１”から、８ビットデー
タの保持を表す値“００”に変更される。ただし、レジ
スタＲｎのＳＵ部２ｅの値は変更されない。これによ
り、レジスタＲｎに保持された１６ビットデータは、符
号の有無をそのままに、その上位８ビットが無効化され
る。全てのドライバは動作せず、全てのラッチや他のレ
ジスタはデータの保持を続ける。
【００３５】(iii) Ｒｎデータが３２ビットデータであ
る場合には、レジスタＲｎのＳＺ部２ｆの値が、３２ビ
ットデータの保持を表す値“１０”から、８ビットデー
タの保持を表す値“００”に変更される。ただし、レジ
スタＲｎのＳＵ部２ｅの値は変更されない。これによ
り、レジスタＲｎに保持された３２ビットデータは、符
号の有無をそのままに、その上位２４ビットが無効化さ
れる。全てのドライバは動作せず、全てのラッチや他の
レジスタはデータの保持を続ける。
る場合には、レジスタＲｎのＳＺ部２ｆの値が、３２ビ
ットデータの保持を表す値“１０”から、８ビットデー
タの保持を表す値“００”に変更される。ただし、レジ
スタＲｎのＳＵ部２ｅの値は変更されない。これによ
り、レジスタＲｎに保持された３２ビットデータは、符
号の有無をそのままに、その上位２４ビットが無効化さ
れる。全てのドライバは動作せず、全てのラッチや他の
レジスタはデータの保持を続ける。
【００３６】（２．２） ｅｘｔｈ Ｒｎ この命令は、Ｒｎデータのサイズを１６ビットに変更す
ることを要求する命令である。この命令が解読される
と、レジスタＲｎのＳＵ部２ｅ及びＳＺ部２ｆの各々の
値がコントローラ２３に送られる。以降の動作は、ＳＵ
部２ｅ及びＳＺ部２ｆの値、すなわちＲｎデータの符号
の有無とサイズとに応じて異なる。
ることを要求する命令である。この命令が解読される
と、レジスタＲｎのＳＵ部２ｅ及びＳＺ部２ｆの各々の
値がコントローラ２３に送られる。以降の動作は、ＳＵ
部２ｅ及びＳＺ部２ｆの値、すなわちＲｎデータの符号
の有無とサイズとに応じて異なる。
【００３７】(i) Ｒｎデータが８ビットデータである場
合には、データのサイズ拡張が行われる。具体的には、
レジスタＲｎのＤＤ部２ｄから８ビットのオペランドデ
ータが読み出され、これがドライバ６ｄ、Ｂバス３２の
最下位８ビット部分を順次経てラッチ８ｄに取り込まれ
る。そして、ラッチ８ｄに取り込まれた８ビットデータ
のサイズが拡張器１０ｃ，１０ｄにより１６ビットに拡
張される。詳細には、レジスタＲｎに保持された８ビッ
トデータが符号付きデータであるならば上位８ビットに
符号拡張が、レジスタＲｎに保持された８ビットデータ
が符号なしデータであるならば上位８ビットにゼロ拡張
がそれぞれなされる。このサイズ拡張により得られた１
６ビットデータは、ＡＬＵ１ｃ，１ｄを素通りしてドラ
イバ１２ｃ，１２ｄに供給され、Ｃバス３３の最下位１
６ビット部分を経てレジスタＲｎのＤＣ部２ｃ及びＤＤ
部２ｄに格納される。これと並行して、レジスタＲｎの
ＳＺ部２ｆの値は、８ビットデータの保持を表す値“０
０”から、１６ビットデータの保持を表す値“０１”に
変更される。ただし、レジスタＲｎのＳＵ部２ｅの値は
変更されない。これにより、レジスタＲｎに保持された
データの符号の有無をそのままに、該データのサイズが
８ビットから１６ビットへ拡張される。他のドライバは
動作せず、他のラッチやレジスタはデータの保持を続け
る。
合には、データのサイズ拡張が行われる。具体的には、
レジスタＲｎのＤＤ部２ｄから８ビットのオペランドデ
ータが読み出され、これがドライバ６ｄ、Ｂバス３２の
最下位８ビット部分を順次経てラッチ８ｄに取り込まれ
る。そして、ラッチ８ｄに取り込まれた８ビットデータ
のサイズが拡張器１０ｃ，１０ｄにより１６ビットに拡
張される。詳細には、レジスタＲｎに保持された８ビッ
トデータが符号付きデータであるならば上位８ビットに
符号拡張が、レジスタＲｎに保持された８ビットデータ
が符号なしデータであるならば上位８ビットにゼロ拡張
がそれぞれなされる。このサイズ拡張により得られた１
６ビットデータは、ＡＬＵ１ｃ，１ｄを素通りしてドラ
イバ１２ｃ，１２ｄに供給され、Ｃバス３３の最下位１
６ビット部分を経てレジスタＲｎのＤＣ部２ｃ及びＤＤ
部２ｄに格納される。これと並行して、レジスタＲｎの
ＳＺ部２ｆの値は、８ビットデータの保持を表す値“０
０”から、１６ビットデータの保持を表す値“０１”に
変更される。ただし、レジスタＲｎのＳＵ部２ｅの値は
変更されない。これにより、レジスタＲｎに保持された
データの符号の有無をそのままに、該データのサイズが
８ビットから１６ビットへ拡張される。他のドライバは
動作せず、他のラッチやレジスタはデータの保持を続け
る。
【００３８】(ii) Ｒｎデータが１６ビットデータであ
る場合には、何の動作も行われない。全てのドライバは
動作せず、全てのラッチやレジスタはデータの保持を続
ける。
る場合には、何の動作も行われない。全てのドライバは
動作せず、全てのラッチやレジスタはデータの保持を続
ける。
【００３９】(iii) Ｒｎデータが３２ビットデータであ
る場合には、レジスタＲｎのＳＺ部２ｆの値が、３２ビ
ットデータの保持を表す値“１０”から、１６ビットデ
ータの保持を表す値“０１”に変更される。ただし、レ
ジスタＲｎのＳＵ部２ｅの値は変更されない。これによ
り、レジスタＲｎに保持された３２ビットデータは、符
号の有無をそのままに、その上位１６ビットが無効化さ
れる。全てのドライバは動作せず、全てのラッチや他の
レジスタはデータの保持を続ける。
る場合には、レジスタＲｎのＳＺ部２ｆの値が、３２ビ
ットデータの保持を表す値“１０”から、１６ビットデ
ータの保持を表す値“０１”に変更される。ただし、レ
ジスタＲｎのＳＵ部２ｅの値は変更されない。これによ
り、レジスタＲｎに保持された３２ビットデータは、符
号の有無をそのままに、その上位１６ビットが無効化さ
れる。全てのドライバは動作せず、全てのラッチや他の
レジスタはデータの保持を続ける。
【００４０】（２．３） ｅｘｔ Ｒｎ この命令は、Ｒｎデータのサイズを３２ビットに変更す
ることを要求する命令である。この命令が解読される
と、レジスタＲｎのＳＵ部２ｅ及びＳＺ部２ｆの各々の
値がコントローラ２３に送られる。以降の動作は、ＳＵ
部２ｅ及びＳＺ部２ｆの値、すなわちレジスタＲｎの保
持データの符号の有無とサイズとに応じて異なる。
ることを要求する命令である。この命令が解読される
と、レジスタＲｎのＳＵ部２ｅ及びＳＺ部２ｆの各々の
値がコントローラ２３に送られる。以降の動作は、ＳＵ
部２ｅ及びＳＺ部２ｆの値、すなわちレジスタＲｎの保
持データの符号の有無とサイズとに応じて異なる。
【００４１】(i) Ｒｎデータが８ビットデータである場
合には、データのサイズ拡張が行われる。具体的には、
レジスタＲｎのＤＤ部２ｄから８ビットのオペランドデ
ータが読み出され、これがドライバ６ｄ、Ｂバス３２の
最下位８ビット部分を順次経てラッチ８ｄに取り込まれ
る。そして、ラッチ８ｄに取り込まれた８ビットデータ
のサイズが拡張器１０ａ〜１０ｄにより３２ビットに拡
張される。詳細には、レジスタＲｎに保持された８ビッ
トデータが符号付きデータであるならば上位２４ビット
に符号拡張が、レジスタＲｎに保持された８ビットデー
タが符号なしデータであるならば上位２４ビットにゼロ
拡張がそれぞれなされる。このサイズ拡張により得られ
た３２ビットデータは、ＡＬＵ１ａ〜１ｄを素通りして
ドライバ１２ａ〜１２ｄに供給され、Ｃバス３３の全部
を経てレジスタＲｎのＤＡ部２ａ、ＤＢ部２ｂ、ＤＣ部
２ｃ及びＤＤ部２ｄに格納される。これと並行して、レ
ジスタＲｎのＳＺ部２ｆの値は、８ビットデータの保持
を表す値“００”から、３２ビットデータの保持を表す
値“１０”に変更される。ただし、レジスタＲｎのＳＵ
部２ｅの値は変更されない。これにより、レジスタＲｎ
に保持されたデータの符号の有無をそのままに、該デー
タのサイズが８ビットから３２ビットへ拡張される。他
のドライバは動作せず、他のラッチやレジスタはデータ
の保持を続ける。
合には、データのサイズ拡張が行われる。具体的には、
レジスタＲｎのＤＤ部２ｄから８ビットのオペランドデ
ータが読み出され、これがドライバ６ｄ、Ｂバス３２の
最下位８ビット部分を順次経てラッチ８ｄに取り込まれ
る。そして、ラッチ８ｄに取り込まれた８ビットデータ
のサイズが拡張器１０ａ〜１０ｄにより３２ビットに拡
張される。詳細には、レジスタＲｎに保持された８ビッ
トデータが符号付きデータであるならば上位２４ビット
に符号拡張が、レジスタＲｎに保持された８ビットデー
タが符号なしデータであるならば上位２４ビットにゼロ
拡張がそれぞれなされる。このサイズ拡張により得られ
た３２ビットデータは、ＡＬＵ１ａ〜１ｄを素通りして
ドライバ１２ａ〜１２ｄに供給され、Ｃバス３３の全部
を経てレジスタＲｎのＤＡ部２ａ、ＤＢ部２ｂ、ＤＣ部
２ｃ及びＤＤ部２ｄに格納される。これと並行して、レ
ジスタＲｎのＳＺ部２ｆの値は、８ビットデータの保持
を表す値“００”から、３２ビットデータの保持を表す
値“１０”に変更される。ただし、レジスタＲｎのＳＵ
部２ｅの値は変更されない。これにより、レジスタＲｎ
に保持されたデータの符号の有無をそのままに、該デー
タのサイズが８ビットから３２ビットへ拡張される。他
のドライバは動作せず、他のラッチやレジスタはデータ
の保持を続ける。
【００４２】(ii) Ｒｎデータが１６ビットデータであ
る場合には、データのサイズ拡張が行われる。具体的に
は、レジスタＲｎのＤＣ部２ｃ及びＤＤ部２ｄから１６
ビットのオペランドデータが読み出され、これがドライ
バ６ｃ，６ｄ、Ｂバス３２の最下位１６ビット部分を順
次経てラッチ８ｃ，８ｄに取り込まれる。そして、ラッ
チ８ｃ，８ｄに取り込まれた１６ビットデータのサイズ
が拡張器１０ａ〜１０ｄにより３２ビットに拡張され
る。プロセッサの以降の動作は、Ｒｎデータが８ビット
データである場合に関する上記(i)と同じである。
る場合には、データのサイズ拡張が行われる。具体的に
は、レジスタＲｎのＤＣ部２ｃ及びＤＤ部２ｄから１６
ビットのオペランドデータが読み出され、これがドライ
バ６ｃ，６ｄ、Ｂバス３２の最下位１６ビット部分を順
次経てラッチ８ｃ，８ｄに取り込まれる。そして、ラッ
チ８ｃ，８ｄに取り込まれた１６ビットデータのサイズ
が拡張器１０ａ〜１０ｄにより３２ビットに拡張され
る。プロセッサの以降の動作は、Ｒｎデータが８ビット
データである場合に関する上記(i)と同じである。
【００４３】(iii) Ｒｎデータが３２ビットデータであ
る場合には、何の動作も行われない。全てのドライバは
動作せず、全てのラッチやレジスタはデータの保持を続
ける。
る場合には、何の動作も行われない。全てのドライバは
動作せず、全てのラッチやレジスタはデータの保持を続
ける。
【００４４】（３）符号有無変更命令群 符号有無変更命令群には、以下の２種類の命令が含まれ
る。個々の命令のオペコードフィールドは、オペランド
の符号の有無に関する指定情報を含むが、オペランドの
データサイズに関する指定情報を含まない。いずれの命
令でも、プロセッサの動作制御は命令解読器２２によっ
て行われる。
る。個々の命令のオペコードフィールドは、オペランド
の符号の有無に関する指定情報を含むが、オペランドの
データサイズに関する指定情報を含まない。いずれの命
令でも、プロセッサの動作制御は命令解読器２２によっ
て行われる。
【００４５】（３．１） ｓｇｎ Ｒｎ この命令は、レジスタＲｎに保持されたデータ（Ｒｎデ
ータ）を符号付きデータに変更することを要求する命令
である。この命令が解読されると、レジスタＲｎのＳＵ
部２ｅに符号付きデータの保持を表す値“１”が格納さ
れる。レジスタＲｎのＳＺ部２ｆの値は変更されない。
これにより、レジスタＲｎに符号なしデータが保持され
ていた場合には、そのデータサイズをそのままに、以降
は該データが符号付きデータとして扱われることとな
る。全てのドライバは動作せず、全てのラッチや他のレ
ジスタはデータの保持を続ける。
ータ）を符号付きデータに変更することを要求する命令
である。この命令が解読されると、レジスタＲｎのＳＵ
部２ｅに符号付きデータの保持を表す値“１”が格納さ
れる。レジスタＲｎのＳＺ部２ｆの値は変更されない。
これにより、レジスタＲｎに符号なしデータが保持され
ていた場合には、そのデータサイズをそのままに、以降
は該データが符号付きデータとして扱われることとな
る。全てのドライバは動作せず、全てのラッチや他のレ
ジスタはデータの保持を続ける。
【００４６】（３．２） ｕｎｓｇｎ Ｒｎ この命令は、Ｒｎデータを符号なしデータに変更するこ
とを要求する命令である。この命令が解読されると、レ
ジスタＲｎのＳＵ部２ｅに符号なしデータの保持を表す
値“０”が格納される。レジスタＲｎのＳＺ部２ｆの値
は変更されない。これにより、レジスタＲｎに符号付き
データが保持されていた場合には、そのデータサイズを
そのままに、以降は該データが符号なしデータとして扱
われることとなる。全てのドライバは動作せず、全ての
ラッチや他のレジスタはデータの保持を続ける。
とを要求する命令である。この命令が解読されると、レ
ジスタＲｎのＳＵ部２ｅに符号なしデータの保持を表す
値“０”が格納される。レジスタＲｎのＳＺ部２ｆの値
は変更されない。これにより、レジスタＲｎに符号付き
データが保持されていた場合には、そのデータサイズを
そのままに、以降は該データが符号なしデータとして扱
われることとなる。全てのドライバは動作せず、全ての
ラッチや他のレジスタはデータの保持を続ける。
【００４７】（４）即値転送命令群 即値転送命令群には、以下の６種類の命令が含まれる。
個々の命令のオペコードフィールドは、オペランドの符
号の有無に関する指定情報と、オペランドのデータサイ
ズに関する指定情報とを含んでいる。いずれの命令で
も、プロセッサの動作制御は命令解読器２２によって行
われる。
個々の命令のオペコードフィールドは、オペランドの符
号の有無に関する指定情報と、オペランドのデータサイ
ズに関する指定情報とを含んでいる。いずれの命令で
も、プロセッサの動作制御は命令解読器２２によって行
われる。
【００４８】（４．１） ｍｏｖｂ ｉｍｍ８，Ｒｎ この命令は、オペランドフィールドで指定された８ビッ
ト即値データ（ｉｍｍ８）を符号付きデータとしてレジ
スタＲｎに転送することを要求する命令である。この命
令が解読されると、命令レジスタ２１から８ビット即値
データが読み出される。読み出されたデータは、ドライ
バ３ｄ、Ｂバス３２の最下位８ビット部分を順次経てラ
ッチ８ｄに取り込まれ、拡張器１０ｄ及びＡＬＵ１ｄを
素通りしてドライバ１２ｄに供給され、Ｃバス３３の最
下位８ビット部分を経てレジスタＲｎのＤＤ部２ｄに格
納される。これと並行して、レジスタＲｎのＳＵ部２ｅ
には符号付きデータの保持を表す値“１”が、そのＳＺ
部２ｆには８ビットデータの保持を表す値“００”がそ
れぞれ格納される。他のドライバは動作せず、他のラッ
チやレジスタはデータの保持を続ける。
ト即値データ（ｉｍｍ８）を符号付きデータとしてレジ
スタＲｎに転送することを要求する命令である。この命
令が解読されると、命令レジスタ２１から８ビット即値
データが読み出される。読み出されたデータは、ドライ
バ３ｄ、Ｂバス３２の最下位８ビット部分を順次経てラ
ッチ８ｄに取り込まれ、拡張器１０ｄ及びＡＬＵ１ｄを
素通りしてドライバ１２ｄに供給され、Ｃバス３３の最
下位８ビット部分を経てレジスタＲｎのＤＤ部２ｄに格
納される。これと並行して、レジスタＲｎのＳＵ部２ｅ
には符号付きデータの保持を表す値“１”が、そのＳＺ
部２ｆには８ビットデータの保持を表す値“００”がそ
れぞれ格納される。他のドライバは動作せず、他のラッ
チやレジスタはデータの保持を続ける。
【００４９】（４．２） ｍｏｖｂｕ ｉｍｍ８，Ｒｎ この命令は、オペランドフィールドで指定された８ビッ
ト即値データを符号なしデータとしてレジスタＲｎに転
送することを要求する命令である。この命令が解読され
た場合のプロセッサの動作は、レジスタＲｎのＳＵ部２
ｅに符号なしデータの保持を表す値“０”が格納される
点を除いて、上記（４．１）と同じである。
ト即値データを符号なしデータとしてレジスタＲｎに転
送することを要求する命令である。この命令が解読され
た場合のプロセッサの動作は、レジスタＲｎのＳＵ部２
ｅに符号なしデータの保持を表す値“０”が格納される
点を除いて、上記（４．１）と同じである。
【００５０】（４．３） ｍｏｖｈ ｉｍｍ１６，Ｒｎ この命令は、オペランドフィールドで指定された１６ビ
ット即値データ（ｉｍｍ１６）を符号付きデータとして
レジスタＲｎに転送することを要求する命令である。こ
の命令が解読されると、命令レジスタ２１から１６ビッ
ト即値データが読み出される。読み出されたデータは、
ドライバ３ｃ，３ｄ、Ｂバス３２の最下位１６ビット部
分を順次経てラッチ８ｃ，８ｄに取り込まれ、拡張器１
０ｃ，１０ｄ及びＡＬＵ１ｃ，１ｄを素通りしてドライ
バ１２ｃ，１２ｄに供給され、Ｃバス３３の最下位１６
ビット部分を経てレジスタＲｎのＤＣ部２ｃ及びＤＤ部
２ｄに格納される。これと並行して、レジスタＲｎのＳ
Ｕ部２ｅには符号付きデータの保持を表す値“１”が、
そのＳＺ部２ｆには１６ビットデータの保持を表す値
“０１”がそれぞれ格納される。他のドライバは動作せ
ず、他のラッチやレジスタはデータの保持を続ける。
ット即値データ（ｉｍｍ１６）を符号付きデータとして
レジスタＲｎに転送することを要求する命令である。こ
の命令が解読されると、命令レジスタ２１から１６ビッ
ト即値データが読み出される。読み出されたデータは、
ドライバ３ｃ，３ｄ、Ｂバス３２の最下位１６ビット部
分を順次経てラッチ８ｃ，８ｄに取り込まれ、拡張器１
０ｃ，１０ｄ及びＡＬＵ１ｃ，１ｄを素通りしてドライ
バ１２ｃ，１２ｄに供給され、Ｃバス３３の最下位１６
ビット部分を経てレジスタＲｎのＤＣ部２ｃ及びＤＤ部
２ｄに格納される。これと並行して、レジスタＲｎのＳ
Ｕ部２ｅには符号付きデータの保持を表す値“１”が、
そのＳＺ部２ｆには１６ビットデータの保持を表す値
“０１”がそれぞれ格納される。他のドライバは動作せ
ず、他のラッチやレジスタはデータの保持を続ける。
【００５１】（４．４） ｍｏｖｈｕ ｉｍｍ１６，Ｒ
ｎ この命令は、オペランドフィールドで指定された１６ビ
ット即値データを符号なしデータとしてレジスタＲｎに
転送することを要求する命令である。この命令が解読さ
れた場合のプロセッサの動作は、レジスタＲｎのＳＵ部
２ｅに符号なしデータの保持を表す値“０”が格納され
る点を除いて、上記（４．３）と同じである。
ｎ この命令は、オペランドフィールドで指定された１６ビ
ット即値データを符号なしデータとしてレジスタＲｎに
転送することを要求する命令である。この命令が解読さ
れた場合のプロセッサの動作は、レジスタＲｎのＳＵ部
２ｅに符号なしデータの保持を表す値“０”が格納され
る点を除いて、上記（４．３）と同じである。
【００５２】（４．５） ｍｏｖ ｉｍｍ３２，Ｒｎ この命令は、オペランドフィールドで指定された３２ビ
ット即値データ（ｉｍｍ３２）を符号付きデータとして
レジスタＲｎに転送することを要求する命令である。こ
の命令が解読されると、命令レジスタ２１から３２ビッ
ト即値データが読み出される。読み出されたデータは、
ドライバ３ａ〜３ｄ、Ｂバス３２の全部を順次経てラッ
チ８ａ〜８ｄに取り込まれ、拡張器１０ａ〜１０ｄ及び
ＡＬＵ１ａ〜１ｄを素通りしてドライバ１２ａ〜１２ｄ
に供給され、Ｃバス３３の全部を経てレジスタＲｎのＤ
Ａ部２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄに格
納される。これと並行して、レジスタＲｎのＳＵ部２ｅ
には符号付きデータの保持を表す値“１”が、そのＳＺ
部２ｆには３２ビットデータの保持を表す値“１０”が
それぞれ格納される。他のドライバは動作せず、他のラ
ッチやレジスタはデータの保持を続ける。
ット即値データ（ｉｍｍ３２）を符号付きデータとして
レジスタＲｎに転送することを要求する命令である。こ
の命令が解読されると、命令レジスタ２１から３２ビッ
ト即値データが読み出される。読み出されたデータは、
ドライバ３ａ〜３ｄ、Ｂバス３２の全部を順次経てラッ
チ８ａ〜８ｄに取り込まれ、拡張器１０ａ〜１０ｄ及び
ＡＬＵ１ａ〜１ｄを素通りしてドライバ１２ａ〜１２ｄ
に供給され、Ｃバス３３の全部を経てレジスタＲｎのＤ
Ａ部２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄに格
納される。これと並行して、レジスタＲｎのＳＵ部２ｅ
には符号付きデータの保持を表す値“１”が、そのＳＺ
部２ｆには３２ビットデータの保持を表す値“１０”が
それぞれ格納される。他のドライバは動作せず、他のラ
ッチやレジスタはデータの保持を続ける。
【００５３】（４．６） ｍｏｖｕ ｉｍｍ３２，Ｒｎ この命令は、オペランドフィールドで指定された３２ビ
ット即値データを符号なしデータとしてレジスタＲｎに
転送することを要求する命令である。この命令が解読さ
れた場合のプロセッサの動作は、レジスタＲｎのＳＵ部
２ｅに符号なしデータの保持を表す値“０”が格納され
る点を除いて、上記（４．５）と同じである。
ット即値データを符号なしデータとしてレジスタＲｎに
転送することを要求する命令である。この命令が解読さ
れた場合のプロセッサの動作は、レジスタＲｎのＳＵ部
２ｅに符号なしデータの保持を表す値“０”が格納され
る点を除いて、上記（４．５）と同じである。
【００５４】（５）算術論理演算命令群 算術論理演算命令群には、以下の５種類のレジスタ間演
算命令が含まれる。個々の命令のオペコードフィールド
は、オペランドのデータサイズに関する指定情報を含ま
ず、またオペランドの符号の有無に関する指定情報を含
まない。ここでは、２オペランド形式を採用し、演算及
びフラグの生成はデスティネーションオペランドのデー
タサイズに基づくものとする。いずれの命令でも、プロ
セッサの動作制御は命令解読器２２とコントローラ２３
とによって行われる。
算命令が含まれる。個々の命令のオペコードフィールド
は、オペランドのデータサイズに関する指定情報を含ま
ず、またオペランドの符号の有無に関する指定情報を含
まない。ここでは、２オペランド形式を採用し、演算及
びフラグの生成はデスティネーションオペランドのデー
タサイズに基づくものとする。いずれの命令でも、プロ
セッサの動作制御は命令解読器２２とコントローラ２３
とによって行われる。
【００５５】（５．１） ａｄｄ Ｒｍ，Ｒｎ この命令は、レジスタＲｍに保持されたデータ（Ｒｍデ
ータ）と、レジスタＲｎに保持されたデータ（Ｒｎデー
タ）とを加算して、その結果をレジスタＲｎに格納する
ことを要求する命令である。この命令が解読されると、
レジスタＲｎのＳＵ部２ｅ及びＳＺ部２ｆの各々の値
と、レジスタＲｍのＳＵ部２ｅ及びＳＺ部２ｆの各々の
値とがコントローラ２３に送られる。
ータ）と、レジスタＲｎに保持されたデータ（Ｒｎデー
タ）とを加算して、その結果をレジスタＲｎに格納する
ことを要求する命令である。この命令が解読されると、
レジスタＲｎのＳＵ部２ｅ及びＳＺ部２ｆの各々の値
と、レジスタＲｍのＳＵ部２ｅ及びＳＺ部２ｆの各々の
値とがコントローラ２３に送られる。
【００５６】次に、Ｒｍデータの転送について説明す
る。Ｒｍデータが８ビットデータである場合には、レジ
スタＲｍのＤＤ部２ｄから８ビットのオペランドデータ
が読み出され、これがドライバ６ｄ、Ｂバス３２の最下
位８ビット部分を順次経てラッチ８ｄに取り込まれる。
Ｒｍデータが１６ビットデータである場合には、レジス
タＲｍのＤＣ部２ｃ及びＤＤ部２ｄから１６ビットのオ
ペランドデータが読み出され、これがドライバ６ｃ，６
ｄ、Ｂバス３２の最下位１６ビット部分を順次経てラッ
チ８ｃ，８ｄに取り込まれる。Ｒｍデータが３２ビット
データである場合には、レジスタＲｍのＤＡ部２ａ、Ｄ
Ｂ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄから３２ビットの
オペランドデータが読み出され、これがドライバ６ａ〜
６ｄ、Ｂバス３２の全部を順次経てラッチ８ａ〜８ｄに
取り込まれる。
る。Ｒｍデータが８ビットデータである場合には、レジ
スタＲｍのＤＤ部２ｄから８ビットのオペランドデータ
が読み出され、これがドライバ６ｄ、Ｂバス３２の最下
位８ビット部分を順次経てラッチ８ｄに取り込まれる。
Ｒｍデータが１６ビットデータである場合には、レジス
タＲｍのＤＣ部２ｃ及びＤＤ部２ｄから１６ビットのオ
ペランドデータが読み出され、これがドライバ６ｃ，６
ｄ、Ｂバス３２の最下位１６ビット部分を順次経てラッ
チ８ｃ，８ｄに取り込まれる。Ｒｍデータが３２ビット
データである場合には、レジスタＲｍのＤＡ部２ａ、Ｄ
Ｂ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄから３２ビットの
オペランドデータが読み出され、これがドライバ６ａ〜
６ｄ、Ｂバス３２の全部を順次経てラッチ８ａ〜８ｄに
取り込まれる。
【００５７】次に、Ｒｎデータの転送について説明す
る。Ｒｎデータが８ビットデータである場合には、レジ
スタＲｎのＤＤ部２ｄから８ビットのオペランドデータ
が読み出され、これがドライバ５ｄ、Ａバス３１の最下
位８ビット部分を順次経てラッチ７ｄに取り込まれる。
Ｒｎデータが１６ビットデータである場合には、レジス
タＲｎのＤＣ部２ｃ及びＤＤ部２ｄから１６ビットのオ
ペランドデータが読み出され、これがドライバ５ｃ，５
ｄ、Ａバス３１の最下位１６ビット部分を順次経てラッ
チ７ｃ，７ｄに取り込まれる。Ｒｎデータが３２ビット
データである場合には、レジスタＲｎのＤＡ部２ａ、Ｄ
Ｂ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄから３２ビットの
オペランドデータが読み出され、これがドライバ５ａ〜
５ｄ、Ａバス３１の全部を順次経てラッチ７ａ〜７ｄに
取り込まれる。
る。Ｒｎデータが８ビットデータである場合には、レジ
スタＲｎのＤＤ部２ｄから８ビットのオペランドデータ
が読み出され、これがドライバ５ｄ、Ａバス３１の最下
位８ビット部分を順次経てラッチ７ｄに取り込まれる。
Ｒｎデータが１６ビットデータである場合には、レジス
タＲｎのＤＣ部２ｃ及びＤＤ部２ｄから１６ビットのオ
ペランドデータが読み出され、これがドライバ５ｃ，５
ｄ、Ａバス３１の最下位１６ビット部分を順次経てラッ
チ７ｃ，７ｄに取り込まれる。Ｒｎデータが３２ビット
データである場合には、レジスタＲｎのＤＡ部２ａ、Ｄ
Ｂ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄから３２ビットの
オペランドデータが読み出され、これがドライバ５ａ〜
５ｄ、Ａバス３１の全部を順次経てラッチ７ａ〜７ｄに
取り込まれる。
【００５８】ラッチ７ａ〜７ｄに保持されたＲｎデータ
は、拡張器９ａ〜９ｄを素通りして、ＡＬＵ１ａ〜１ｄ
の左入力に与えられる。ラッチ８ａ〜８ｄに保持された
Ｒｍデータは、ＲｎデータのサイズがＲｍデータのサイ
ズより大きい場合には、拡張器１０ａ〜１０ｄによりＲ
ｎデータのサイズまで拡張がなされたうえ、ＡＬＵ１ａ
〜１ｄの右入力に与えられる。そうでない場合には、Ｒ
ｍデータが拡張器１０ａ〜１０ｄを素通りしてＡＬＵ１
ａ〜１ｄの右入力に与えられる。Ｒｍデータのサイズ拡
張がなされる際、Ｒｍデータの符号の有無に関する情報
に応じて、“１”ならば符号拡張が、“０”ならばゼロ
拡張がそれぞれ選択される。
は、拡張器９ａ〜９ｄを素通りして、ＡＬＵ１ａ〜１ｄ
の左入力に与えられる。ラッチ８ａ〜８ｄに保持された
Ｒｍデータは、ＲｎデータのサイズがＲｍデータのサイ
ズより大きい場合には、拡張器１０ａ〜１０ｄによりＲ
ｎデータのサイズまで拡張がなされたうえ、ＡＬＵ１ａ
〜１ｄの右入力に与えられる。そうでない場合には、Ｒ
ｍデータが拡張器１０ａ〜１０ｄを素通りしてＡＬＵ１
ａ〜１ｄの右入力に与えられる。Ｒｍデータのサイズ拡
張がなされる際、Ｒｍデータの符号の有無に関する情報
に応じて、“１”ならば符号拡張が、“０”ならばゼロ
拡張がそれぞれ選択される。
【００５９】ＡＬＵ１ａ〜１ｄ及びゲート１１ａ〜１１
ｃは、Ｒｎデータのサイズに応じて動作する。Ｒｎデー
タが８ビットデータである場合には、ＡＬＵ１ｄのみが
動作して、８ビットの加算結果と、フラグとが得られ
る。Ｒｎデータが１６ビットデータである場合には、Ａ
ＬＵ１ｃ，１ｄ及びゲート１１ｃのみが動作して、１６
ビットの加算結果と、フラグとが得られる。Ｒｎデータ
が３２ビットデータである場合には、ＡＬＵ１ａ〜１ｄ
及びゲート１１ａ〜１１ｃの全てが動作して、３２ビッ
トの加算結果と、フラグとが得られる。フラグは、Ｒｎ
データのサイズに応じたビット位置において、かつＲｎ
データの符号の有無に関する情報に応じて生成される。
ｃは、Ｒｎデータのサイズに応じて動作する。Ｒｎデー
タが８ビットデータである場合には、ＡＬＵ１ｄのみが
動作して、８ビットの加算結果と、フラグとが得られ
る。Ｒｎデータが１６ビットデータである場合には、Ａ
ＬＵ１ｃ，１ｄ及びゲート１１ｃのみが動作して、１６
ビットの加算結果と、フラグとが得られる。Ｒｎデータ
が３２ビットデータである場合には、ＡＬＵ１ａ〜１ｄ
及びゲート１１ａ〜１１ｃの全てが動作して、３２ビッ
トの加算結果と、フラグとが得られる。フラグは、Ｒｎ
データのサイズに応じたビット位置において、かつＲｎ
データの符号の有無に関する情報に応じて生成される。
【００６０】レジスタファイル２への加算結果の格納
も、Ｒｎデータのサイズに応じてなされる。Ｒｎデータ
が８ビットデータである場合には、８ビットの加算結果
がドライバ１２ｄに供給され、Ｃバス３３の最下位８ビ
ット部分を経てレジスタＲｎのＤＤ部２ｄに格納され
る。Ｒｎデータが１６ビットデータである場合には、１
６ビットの加算結果がドライバ１２ｃ，１２ｄに供給さ
れ、Ｃバス３３の最下位１６ビット部分を経てレジスタ
ＲｎのＤＣ部２ｃ及びＤＤ部２ｄに格納される。Ｒｎデ
ータが３２ビットデータである場合には、３２ビットの
加算結果がドライバ１２ａ〜１２ｄに供給され、Ｃバス
３３の全部を経てレジスタＲｎのＤＡ部２ａ、ＤＢ部２
ｂ、ＤＣ部２ｃ及びＤＤ部２ｄに格納される。以上のプ
ロセッサ動作の間、他のドライバは動作せず、他のラッ
チやレジスタはデータの保持を続ける。
も、Ｒｎデータのサイズに応じてなされる。Ｒｎデータ
が８ビットデータである場合には、８ビットの加算結果
がドライバ１２ｄに供給され、Ｃバス３３の最下位８ビ
ット部分を経てレジスタＲｎのＤＤ部２ｄに格納され
る。Ｒｎデータが１６ビットデータである場合には、１
６ビットの加算結果がドライバ１２ｃ，１２ｄに供給さ
れ、Ｃバス３３の最下位１６ビット部分を経てレジスタ
ＲｎのＤＣ部２ｃ及びＤＤ部２ｄに格納される。Ｒｎデ
ータが３２ビットデータである場合には、３２ビットの
加算結果がドライバ１２ａ〜１２ｄに供給され、Ｃバス
３３の全部を経てレジスタＲｎのＤＡ部２ａ、ＤＢ部２
ｂ、ＤＣ部２ｃ及びＤＤ部２ｄに格納される。以上のプ
ロセッサ動作の間、他のドライバは動作せず、他のラッ
チやレジスタはデータの保持を続ける。
【００６１】（５．２） ｓｕｂ Ｒｍ，Ｒｎ この命令は、ＲｍデータからＲｎデータを減算して、そ
の結果をレジスタＲｎに格納することを要求する命令で
ある。この命令が解読された場合のプロセッサの動作
は、ＡＬＵ１ａ〜１ｄにおける演算操作が減算である点
を除いて、上記（５．１）と同じである。
の結果をレジスタＲｎに格納することを要求する命令で
ある。この命令が解読された場合のプロセッサの動作
は、ＡＬＵ１ａ〜１ｄにおける演算操作が減算である点
を除いて、上記（５．１）と同じである。
【００６２】（５．３） ｃｍｐ Ｒｍ，Ｒｎ この命令は、ＲｍデータとＲｎデータとを比較すること
を要求する命令である。この命令が解読された場合のプ
ロセッサの動作は、ＡＬＵ１ａ〜１ｄにおける演算操作
が減算である点と、ドライバ１２ａ〜１２ｄの全てがＣ
バス３３を駆動しない点と、レジスタＲｎのＤＡ部２
ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄが更新され
ない点とを除いて、上記（５．１）と同じである。
を要求する命令である。この命令が解読された場合のプ
ロセッサの動作は、ＡＬＵ１ａ〜１ｄにおける演算操作
が減算である点と、ドライバ１２ａ〜１２ｄの全てがＣ
バス３３を駆動しない点と、レジスタＲｎのＤＡ部２
ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２ｄが更新され
ない点とを除いて、上記（５．１）と同じである。
【００６３】（５．４） ａｎｄ Ｒｍ，Ｒｎ この命令は、ＲｍデータとＲｎデータとの論理積をレジ
スタＲｎに格納することを要求する命令である。この命
令が解読された場合のプロセッサの動作は、ＡＬＵ１ａ
〜１ｄにおける演算操作が論理積である点を除いて、上
記（５．１）と同じである。
スタＲｎに格納することを要求する命令である。この命
令が解読された場合のプロセッサの動作は、ＡＬＵ１ａ
〜１ｄにおける演算操作が論理積である点を除いて、上
記（５．１）と同じである。
【００６４】（５．５） ｏｒ Ｒｍ，Ｒｎ この命令は、ＲｍデータとＲｎデータとの論理和をレジ
スタＲｎに格納することを要求する命令である。この命
令が解読された場合のプロセッサの動作は、ＡＬＵ１ａ
〜１ｄにおける演算操作が論理和である点を除いて、上
記（５．１）と同じである。
スタＲｎに格納することを要求する命令である。この命
令が解読された場合のプロセッサの動作は、ＡＬＵ１ａ
〜１ｄにおける演算操作が論理和である点を除いて、上
記（５．１）と同じである。
【００６５】（６）ストア命令群 ストア命令群には、次の１種類の命令が含まれる。命令
のオペコードフィールドは、オペランドのデータサイズ
に関する指定情報を含まず、またオペランドの符号の有
無に関する指定情報を含まない。プロセッサの動作制御
は命令解読器２２とコントローラ２３とによって行われ
る。
のオペコードフィールドは、オペランドのデータサイズ
に関する指定情報を含まず、またオペランドの符号の有
無に関する指定情報を含まない。プロセッサの動作制御
は命令解読器２２とコントローラ２３とによって行われ
る。
【００６６】（６．１） ｓｔ Ｒｎ，ｍｅｍ この命令は、レジスタＲｎに保持されたデータ（Ｒｎデ
ータ）をメモリにストアすることを要求する命令であっ
て、メモリへのストアはＲｎデータのサイズに基づく。
この命令が解読されると、レジスタＲｎのＳＵ部２ｅ及
びＳＺ部２ｆの各々の値がコントローラ２３に送られ
る。Ｒｎデータが８ビットデータである場合には、レジ
スタＲｎのＤＤ部２ｄから８ビットのオペランドデータ
が読み出され、これがドライバ６ｄ、Ｂバス３２の最下
位８ビット部分を順次経てラッチ８ｄに取り込まれ、拡
張器１０ｄ及びＡＬＵ１ｄを素通りしてドライバ１２ｄ
に供給され、Ｃバス３３の最下位８ビット部分を経てＲ
ＡＭ２５に格納される。Ｒｎデータが１６ビットデータ
である場合には、レジスタＲｎのＤＣ部２ｃ及びＤＤ部
２ｄから１６ビットのオペランドデータが読み出され、
これがドライバ６ｃ，６ｄ、Ｂバス３２の最下位１６ビ
ット部分を順次経てラッチ８ｃ，８ｄに取り込まれ、拡
張器１０ｃ，１０ｄ及びＡＬＵ１ｃ，１ｄを素通りして
ドライバ１２ｃ，１２ｄに供給され、Ｃバス３３の最下
位１６ビット部分を経てＲＡＭ２５に格納される。Ｒｎ
データが３２ビットデータである場合には、レジスタＲ
ｎのＤＡ部２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２
ｄから３２ビットのオペランドデータが読み出され、こ
れがドライバ６ａ〜６ｄ、Ｂバス３２の全部を順次経て
ラッチ８ａ〜８ｄに取り込まれ、拡張器１０ａ〜１０ｄ
及びＡＬＵ１ａ〜１ｄを素通りしてドライバ１２ａ〜１
２ｄに供給され、Ｃバス３３の全部を経てＲＡＭ２５に
格納される。他のドライバは動作せず、他のラッチやレ
ジスタはデータの保持を続ける。
ータ）をメモリにストアすることを要求する命令であっ
て、メモリへのストアはＲｎデータのサイズに基づく。
この命令が解読されると、レジスタＲｎのＳＵ部２ｅ及
びＳＺ部２ｆの各々の値がコントローラ２３に送られ
る。Ｒｎデータが８ビットデータである場合には、レジ
スタＲｎのＤＤ部２ｄから８ビットのオペランドデータ
が読み出され、これがドライバ６ｄ、Ｂバス３２の最下
位８ビット部分を順次経てラッチ８ｄに取り込まれ、拡
張器１０ｄ及びＡＬＵ１ｄを素通りしてドライバ１２ｄ
に供給され、Ｃバス３３の最下位８ビット部分を経てＲ
ＡＭ２５に格納される。Ｒｎデータが１６ビットデータ
である場合には、レジスタＲｎのＤＣ部２ｃ及びＤＤ部
２ｄから１６ビットのオペランドデータが読み出され、
これがドライバ６ｃ，６ｄ、Ｂバス３２の最下位１６ビ
ット部分を順次経てラッチ８ｃ，８ｄに取り込まれ、拡
張器１０ｃ，１０ｄ及びＡＬＵ１ｃ，１ｄを素通りして
ドライバ１２ｃ，１２ｄに供給され、Ｃバス３３の最下
位１６ビット部分を経てＲＡＭ２５に格納される。Ｒｎ
データが３２ビットデータである場合には、レジスタＲ
ｎのＤＡ部２ａ、ＤＢ部２ｂ、ＤＣ部２ｃ及びＤＤ部２
ｄから３２ビットのオペランドデータが読み出され、こ
れがドライバ６ａ〜６ｄ、Ｂバス３２の全部を順次経て
ラッチ８ａ〜８ｄに取り込まれ、拡張器１０ａ〜１０ｄ
及びＡＬＵ１ａ〜１ｄを素通りしてドライバ１２ａ〜１
２ｄに供給され、Ｃバス３３の全部を経てＲＡＭ２５に
格納される。他のドライバは動作せず、他のラッチやレ
ジスタはデータの保持を続ける。
【００６７】以上で図２中の全ての命令群を説明した。
次に、２つの８ビットデータをメモリから順次ロード
し、これらを加算し、その結果を表す８ビットデータを
メモリにストアするという一連の動作を行うことを要求
する命令列、すなわち、 命令１： ｌｄｂ ｍｅｍ，Ｒ０ 命令２： ｌｄｂ ｍｅｍ，Ｒ１ 命令３： ａｄｄ Ｒ１，Ｒ０ 命令４： ｓｔ Ｒ０，ｍｅｍ が実行される場合の、図１のプロセッサの動作を説明す
る。まず、命令１の実行により、ＲＡＭ２５から８ビッ
トデータがロードされ、これが符号付きデータとしてレ
ジスタＲ０のＤＤ部２ｄに設定される。レジスタＲ０の
ＳＺ部２ｆには、８ビットデータの保持を表す値“０
０”が格納される。次に、命令２の実行により、ＲＡＭ
２５から更に８ビットデータがロードされ、これが符号
付きデータとしてレジスタＲ１のＤＤ部２ｄに設定され
る。レジスタＲ１のＳＺ部２ｆには、８ビットデータの
保持を表す値“００”が格納される。続いて、命令３の
実行により、レジスタＲ０及びＲ１の各々のＳＺ部２ｆ
が参照されて、Ｒ０データとＲ１データとの８ビット加
算が行われ、その結果を表す８ビットデータがレジスタ
Ｒ０に格納される。この際、Ｒ０データは拡張器９ｄを
素通りしてＡＬＵ１ｄの左入力に、Ｒ１データは拡張器
１０ｄを素通りしてＡＬＵ１ｄの右入力にそれぞれ与え
られる。ＡＬＵ１ｄは８ビットの加算結果を生成し、こ
の加算結果はレジスタＲ０のＤＤ部２ｄに格納される。
最後に、命令４の実行により、レジスタＲ０のＳＺ部２
ｆが参照されて、当該レジスタＲ０に保持された８ビッ
トの加算結果がＲＡＭ２５にストアされる。
次に、２つの８ビットデータをメモリから順次ロード
し、これらを加算し、その結果を表す８ビットデータを
メモリにストアするという一連の動作を行うことを要求
する命令列、すなわち、 命令１： ｌｄｂ ｍｅｍ，Ｒ０ 命令２： ｌｄｂ ｍｅｍ，Ｒ１ 命令３： ａｄｄ Ｒ１，Ｒ０ 命令４： ｓｔ Ｒ０，ｍｅｍ が実行される場合の、図１のプロセッサの動作を説明す
る。まず、命令１の実行により、ＲＡＭ２５から８ビッ
トデータがロードされ、これが符号付きデータとしてレ
ジスタＲ０のＤＤ部２ｄに設定される。レジスタＲ０の
ＳＺ部２ｆには、８ビットデータの保持を表す値“０
０”が格納される。次に、命令２の実行により、ＲＡＭ
２５から更に８ビットデータがロードされ、これが符号
付きデータとしてレジスタＲ１のＤＤ部２ｄに設定され
る。レジスタＲ１のＳＺ部２ｆには、８ビットデータの
保持を表す値“００”が格納される。続いて、命令３の
実行により、レジスタＲ０及びＲ１の各々のＳＺ部２ｆ
が参照されて、Ｒ０データとＲ１データとの８ビット加
算が行われ、その結果を表す８ビットデータがレジスタ
Ｒ０に格納される。この際、Ｒ０データは拡張器９ｄを
素通りしてＡＬＵ１ｄの左入力に、Ｒ１データは拡張器
１０ｄを素通りしてＡＬＵ１ｄの右入力にそれぞれ与え
られる。ＡＬＵ１ｄは８ビットの加算結果を生成し、こ
の加算結果はレジスタＲ０のＤＤ部２ｄに格納される。
最後に、命令４の実行により、レジスタＲ０のＳＺ部２
ｆが参照されて、当該レジスタＲ０に保持された８ビッ
トの加算結果がＲＡＭ２５にストアされる。
【００６８】以上の一連のプロセッサ動作では、ＡＬＵ
１ａ〜１ｃ、レジスタＲ０，Ｒ１の各々のＤＡ部２ａ、
ＤＢ部２ｂ及びＤＣ部２ｃ、ドライバ４ａ〜４ｃ，５ａ
〜５ｃ，６ａ〜６ｃ、ラッチ７ａ〜７ｃ，８ａ〜８ｃ、
拡張器９ａ〜９ｃ，１０ａ〜１０ｃ、ゲート１１ａ〜１
１ｃ、ドライバ１２ａ〜１２ｃ、並びに、Ａ、Ｂ及びＣ
バス３１，３２，３３の各々の上位２４ビット部分は決
して使用されないので、電力消費の無駄が削減される。
上記命令列中の例えば命令１（ロード命令）を即値転送
命令に置き換えても同様である。また、図１のプロセッ
サで１６ビットデータを扱う場合にも消費電力削減効果
が得られる。
１ａ〜１ｃ、レジスタＲ０，Ｒ１の各々のＤＡ部２ａ、
ＤＢ部２ｂ及びＤＣ部２ｃ、ドライバ４ａ〜４ｃ，５ａ
〜５ｃ，６ａ〜６ｃ、ラッチ７ａ〜７ｃ，８ａ〜８ｃ、
拡張器９ａ〜９ｃ，１０ａ〜１０ｃ、ゲート１１ａ〜１
１ｃ、ドライバ１２ａ〜１２ｃ、並びに、Ａ、Ｂ及びＣ
バス３１，３２，３３の各々の上位２４ビット部分は決
して使用されないので、電力消費の無駄が削減される。
上記命令列中の例えば命令１（ロード命令）を即値転送
命令に置き換えても同様である。また、図１のプロセッ
サで１６ビットデータを扱う場合にも消費電力削減効果
が得られる。
【００６９】しかも、図１のプロセッサによれば、レジ
スタファイル２を構成する８本のレジスタＲ０〜Ｒ７の
各々にＳＺ部２ｆを設け、ＲＡＭ２５からレジスタファ
イル２への特定サイズのオペランドデータのロードを要
求する命令や、レジスタファイル２への特定サイズの即
値オペランドデータの転送を要求する命令が解読された
ときには、オペランドデータのサイズ情報をＳＺ部２ｆ
に保持させ、レジスタファイル２の中のオペランドデー
タの参照を要求する算術論理演算命令、又は、レジスタ
ファイル２からＲＡＭ２５へのオペランドデータのスト
アを要求する命令が解読されたときには、レジスタファ
イル２のＳＺ部２ｆからサイズ情報を読み出して、操作
手段を構成する種々の要素のうち当該サイズ情報により
指定された部分のみを動作させることとしたので、命令
数を増やさずに、従来のプログラム資産を活用しながら
上記消費電力削減効果を得ることができる。
スタファイル２を構成する８本のレジスタＲ０〜Ｒ７の
各々にＳＺ部２ｆを設け、ＲＡＭ２５からレジスタファ
イル２への特定サイズのオペランドデータのロードを要
求する命令や、レジスタファイル２への特定サイズの即
値オペランドデータの転送を要求する命令が解読された
ときには、オペランドデータのサイズ情報をＳＺ部２ｆ
に保持させ、レジスタファイル２の中のオペランドデー
タの参照を要求する算術論理演算命令、又は、レジスタ
ファイル２からＲＡＭ２５へのオペランドデータのスト
アを要求する命令が解読されたときには、レジスタファ
イル２のＳＺ部２ｆからサイズ情報を読み出して、操作
手段を構成する種々の要素のうち当該サイズ情報により
指定された部分のみを動作させることとしたので、命令
数を増やさずに、従来のプログラム資産を活用しながら
上記消費電力削減効果を得ることができる。
【００７０】なお、本発明は、複数のサイズのデータを
扱うプロセッサである限り、ＲＩＳＣ型に限らず、例え
ばＣＩＳＣ（Complex Instruction Set Computer）型の
プロセッサにも適用可能である。その他、例えば次のよ
うな変形が可能である。
扱うプロセッサである限り、ＲＩＳＣ型に限らず、例え
ばＣＩＳＣ（Complex Instruction Set Computer）型の
プロセッサにも適用可能である。その他、例えば次のよ
うな変形が可能である。
【００７１】（ａ）算術論理演算命令群において、演算
及びフラグの生成はデスティネーションオペランドのデ
ータサイズに基づくとしたが、ソースオペランドとデス
ティネーションオペランドとのうちデータサイズの大き
い方に基づくとしてもよい。
及びフラグの生成はデスティネーションオペランドのデ
ータサイズに基づくとしたが、ソースオペランドとデス
ティネーションオペランドとのうちデータサイズの大き
い方に基づくとしてもよい。
【００７２】（ｂ）算術論理演算命令群は２オペランド
形式としたが、３オペランド形式であってもよい。その
場合、デスティネーションオペランドのデータサイズ
は、２つのソースオペランドのデータサイズのうち大き
い方に基づくとするのが好適である。
形式としたが、３オペランド形式であってもよい。その
場合、デスティネーションオペランドのデータサイズ
は、２つのソースオペランドのデータサイズのうち大き
い方に基づくとするのが好適である。
【００７３】（ｃ）レジスタファイル、ラッチ、拡張
器、ＡＬＵ、ドライバ、バスを最上位８ビット、中上位
８ビット、中下位８ビット、最下位８ビットの４つの部
分に分けて制御しているが、最上位８ビットと中上位８
ビットとを一体化して、最上位１６ビット、中位８ビッ
ト、最下位８ビットの３つの部分に区切って制御しても
よい。
器、ＡＬＵ、ドライバ、バスを最上位８ビット、中上位
８ビット、中下位８ビット、最下位８ビットの４つの部
分に分けて制御しているが、最上位８ビットと中上位８
ビットとを一体化して、最上位１６ビット、中位８ビッ
ト、最下位８ビットの３つの部分に区切って制御しても
よい。
【００７４】（ｄ）データサイズを８ビット、１６ビッ
ト、３２ビットの３種類としているが、それに２４ビッ
トのデータサイズを加えて４種類としてもよい。こうす
れば、レジスタファイル、ラッチ、拡張器、ＡＬＵ、ド
ライバ、バスを最上位８ビット、中上位８ビット、中下
位８ビット、最下位８ビットの４つの部分に分けて制御
する図１の構成が活かされる。
ト、３２ビットの３種類としているが、それに２４ビッ
トのデータサイズを加えて４種類としてもよい。こうす
れば、レジスタファイル、ラッチ、拡張器、ＡＬＵ、ド
ライバ、バスを最上位８ビット、中上位８ビット、中下
位８ビット、最下位８ビットの４つの部分に分けて制御
する図１の構成が活かされる。
【００７５】（ｅ）データサイズを８ビット、１６ビッ
ト、３２ビット、６４ビットの４種類とすることも可能
である。例えば、レジスタファイル、ラッチ、拡張器、
ＡＬＵ、ドライバ、バスのビット幅を６４ビットに拡
げ、最上位３２ビット、中上位１６ビット、中下位８ビ
ット、最下位８ビットの４つの部分に分けて制御するよ
うにすればよい。
ト、３２ビット、６４ビットの４種類とすることも可能
である。例えば、レジスタファイル、ラッチ、拡張器、
ＡＬＵ、ドライバ、バスのビット幅を６４ビットに拡
げ、最上位３２ビット、中上位１６ビット、中下位８ビ
ット、最下位８ビットの４つの部分に分けて制御するよ
うにすればよい。
【００７６】（ｆ）データサイズは８ビットの倍数に限
らない。ＡＬＵの出力からレジスタファイル２の入力に
至る経路上のいずれかの位置にオペランドデータの有効
サイズ検出機構を設け、検出した有効サイズをＳＺ部２
ｆに保持させるようにしてもよい。例えば、名目上は３
２ビットの符号なしデータであっても、実際には最上位
２８ビットが全て０値ビットであることもある。このよ
うな場合には、４ビットデータの保持を意味するサイズ
情報をＳＺ部２ｆに保持させ、このサイズ情報に応答し
て、操作手段を構成する種々の要素の最下位４ビット部
分のみを動作させればよい。
らない。ＡＬＵの出力からレジスタファイル２の入力に
至る経路上のいずれかの位置にオペランドデータの有効
サイズ検出機構を設け、検出した有効サイズをＳＺ部２
ｆに保持させるようにしてもよい。例えば、名目上は３
２ビットの符号なしデータであっても、実際には最上位
２８ビットが全て０値ビットであることもある。このよ
うな場合には、４ビットデータの保持を意味するサイズ
情報をＳＺ部２ｆに保持させ、このサイズ情報に応答し
て、操作手段を構成する種々の要素の最下位４ビット部
分のみを動作させればよい。
【００７７】（ｇ）レジスタファイル２の中にＳＵ部２
ｅ及びＳＺ部２ｆを設けず、算術論理演算命令の実行時
にレジスタファイル２から２つの３２ビットデータを読
み出し、両データからその有効サイズと符号付き／符号
なしの区別とを検出するためのサイズ／符号検出部を別
に設けるようにしてもよい。このサイズ／符号検出部
は、各データの最上位ビット側からビットサーチを行
い、最初に１が立っているビットの位置を検出する。そ
の値の大きい方を有効サイズとし、これをコントローラ
２３に入力する。また、ビットサーチの結果、最上位ビ
ットに１が立っている場合には「符号付き」の情報を、
立っていない場合には「符号なし」の情報をコントロー
ラ２３に入力する。この一連の動作によって、コントロ
ーラ２３は上記と同様の信号を入力されるので、以後の
動作は同様である。ただし、ＡＬＵ等の操作手段は動作
幅が１ビット単位で分割されているものとする。なお、
動作幅を１ビット単位ではなく例えば４ビット単位で分
割することとすれば、サイズ／符号検出部でビットサー
チを行わず、代わりに４ビット毎の論理操作をすればよ
いので効率的である。
ｅ及びＳＺ部２ｆを設けず、算術論理演算命令の実行時
にレジスタファイル２から２つの３２ビットデータを読
み出し、両データからその有効サイズと符号付き／符号
なしの区別とを検出するためのサイズ／符号検出部を別
に設けるようにしてもよい。このサイズ／符号検出部
は、各データの最上位ビット側からビットサーチを行
い、最初に１が立っているビットの位置を検出する。そ
の値の大きい方を有効サイズとし、これをコントローラ
２３に入力する。また、ビットサーチの結果、最上位ビ
ットに１が立っている場合には「符号付き」の情報を、
立っていない場合には「符号なし」の情報をコントロー
ラ２３に入力する。この一連の動作によって、コントロ
ーラ２３は上記と同様の信号を入力されるので、以後の
動作は同様である。ただし、ＡＬＵ等の操作手段は動作
幅が１ビット単位で分割されているものとする。なお、
動作幅を１ビット単位ではなく例えば４ビット単位で分
割することとすれば、サイズ／符号検出部でビットサー
チを行わず、代わりに４ビット毎の論理操作をすればよ
いので効率的である。
【００７８】（ｈ）マルチタスク処理に対応するために
は、ＳＵ部２ｅ及びＳＺ部２ｆをコンテキストブロック
に追加し、タスク切り換え時にはこれらを退避又は復帰
するようにすればよい。
は、ＳＵ部２ｅ及びＳＺ部２ｆをコンテキストブロック
に追加し、タスク切り換え時にはこれらを退避又は復帰
するようにすればよい。
【００７９】
【発明の効果】以上説明してきたとおり、本発明によれ
ば、複数のサイズのデータを扱うプロセッサにおいて、
最大サイズに対応したビット幅を有する操作手段のう
ち、指定されたオペランドのデータサイズに応じた部分
のみを動作させることとしたので、当該プロセッサにお
ける電力消費の無駄を削減することができる。
ば、複数のサイズのデータを扱うプロセッサにおいて、
最大サイズに対応したビット幅を有する操作手段のう
ち、指定されたオペランドのデータサイズに応じた部分
のみを動作させることとしたので、当該プロセッサにお
ける電力消費の無駄を削減することができる。
【００８０】また、オペランドデータのサイズ情報をレ
ジスタファイルに保持させ、当該オペランドデータの参
照を要求する算術論理演算命令等が解読されたときに
は、レジスタファイルからオペランドデータとともにサ
イズ情報を読み出して、前記操作手段のうち当該サイズ
情報により指定された部分のみを動作させることとすれ
ば、命令数を増やさずに、従来のプログラム資産を活用
しながら上記消費電力削減効果を得ることができる。
ジスタファイルに保持させ、当該オペランドデータの参
照を要求する算術論理演算命令等が解読されたときに
は、レジスタファイルからオペランドデータとともにサ
イズ情報を読み出して、前記操作手段のうち当該サイズ
情報により指定された部分のみを動作させることとすれ
ば、命令数を増やさずに、従来のプログラム資産を活用
しながら上記消費電力削減効果を得ることができる。
【図１】本発明に係るプロセッサの構成例を示すブロッ
ク図である。
ク図である。
【図２】図１のプロセッサの命令セットの一部を示す図
である。
である。
１ａ〜１ｄ ＡＬＵ［算術論理演算手段］ ２ レジスタファイル［レジスタ手段］ ２ａ データＡ部（ＤＡ部） ２ｂ データＢ部（ＤＢ部） ２ｃ データＣ部（ＤＣ部） ２ｄ データＤ部（ＤＤ部） ２ｅ 符号情報部（ＳＵ部） ２ｆ サイズ情報部（ＳＺ部） ３ａ〜３ｄ ドライバ［ドライバ手段］ ４ａ〜４ｄ ドライバ［ドライバ手段］ ５ａ〜５ｄ ドライバ［ドライバ手段］ ６ａ〜６ｄ ドライバ［ドライバ手段］ ７ａ〜７ｄ ラッチ［ラッチ手段］ ８ａ〜８ｄ ラッチ［ラッチ手段］ ９ａ〜９ｄ 拡張器［拡張手段］ １０ａ〜１０ｄ 拡張器［拡張手段］ １１ａ〜１１ｃ ゲート［演算情報伝達手段］ １２ａ〜１２ｄ ドライバ［ドライバ手段］ ２０ ＲＯＭ ２１ 命令レジスタ（ＩＲ） ２２ 命令解読器（ＩＤ）［操作制御手段］ ２３ コントローラ［操作制御手段］ ２４ ロードストアユニット ２５ ＲＡＭ ３１ Ａバス［バス手段］ ３２ Ｂバス［バス手段］ ３３ Ｃバス［バス手段］
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 正人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5B011 DC01 EA08 JA06 5B013 AA17 5B033 AA05 DC01 DD09
Claims (18)
- 【請求項１】 複数のサイズのデータを扱うプロセッサ
であって、 命令により指定されたオペランドに、前記命令により指
定された操作を施すための、前記複数のサイズのうちの
最大サイズに対応したビット幅を有する操作手段と、 前記操作手段のうち前記指定されたオペランドのデータ
サイズに応じた部分のみを動作させるための操作制御手
段とを備えたことを特徴とするプロセッサ。 - 【請求項２】 請求項１記載のプロセッサにおいて、 前記操作手段は、オペランドデータに算術論理演算操作
を施すための、前記最大サイズに対応したビット幅を有
する算術論理演算手段を備え、 前記算術論理演算手段のうち前記指定されたオペランド
のデータサイズに応じた部分のみが動作するように構成
されたことを特徴とするプロセッサ。 - 【請求項３】 請求項２記載のプロセッサにおいて、 前記操作手段は、前記算術論理演算手段を構成する各部
分の間で演算情報を伝達するための演算情報伝達手段を
更に備え、 前記演算情報伝達手段のうち前記指定されたオペランド
のデータサイズに応じた部分のみが動作するように構成
されたことを特徴とするプロセッサ。 - 【請求項４】 請求項３記載のプロセッサにおいて、 前記演算情報伝達手段により伝達される演算情報は、桁
上げに関する情報であることを特徴とするプロセッサ。 - 【請求項５】 請求項１記載のプロセッサにおいて、 前記操作手段は、オペランドデータを保持するための、
前記最大サイズに対応したビット幅を有するレジスタ手
段を備え、 前記レジスタ手段のうち前記指定されたオペランドのデ
ータサイズに応じた部分のみが動作するように構成され
たことを特徴とするプロセッサ。 - 【請求項６】 請求項１記載のプロセッサにおいて、 前記操作手段は、 オペランドデータを転送するための、前記最大サイズに
対応したビット幅を有するバス手段と、 前記バス手段を駆動するための、前記最大サイズに対応
したビット幅を有するドライバ手段とを備え、 前記ドライバ手段のうち前記指定されたオペランドのデ
ータサイズに応じた部分のみが動作するように構成され
たことを特徴とするプロセッサ。 - 【請求項７】 請求項１記載のプロセッサにおいて、 前記操作手段は、 オペランドデータを転送するための、前記最大サイズに
対応したビット幅を有するバス手段と、 前記バス手段上のオペランドデータを取り込むための、
前記最大サイズに対応したビット幅を有するラッチ手段
とを備え、 前記ラッチ手段のうち前記指定されたオペランドのデー
タサイズに応じた部分のみが動作するように構成された
ことを特徴とするプロセッサ。 - 【請求項８】 請求項１記載のプロセッサにおいて、 前記操作手段は、オペランドデータのサイズを拡張する
ための、前記最大サイズに対応したビット幅を有する拡
張手段を備え、 前記拡張手段のうち前記指定されたオペランドのデータ
サイズに応じた部分のみが動作するように構成されたこ
とを特徴とするプロセッサ。 - 【請求項９】 請求項１記載のプロセッサにおいて、 前記プロセッサは、ＲＩＳＣ型であることを特徴とする
プロセッサ。 - 【請求項１０】 請求項１記載のプロセッサにおいて、 前記操作制御手段は、与えられた命令を解読することに
より、該命令により指定されたオペランドについて、該
指定されたオペランドのデータサイズに関するサイズ情
報を得て、前記操作手段のうち前記サイズ情報により指
定された部分のみを動作させる機能を更に有することを
特徴とするプロセッサ。 - 【請求項１１】 請求項１０記載のプロセッサにおい
て、 前記操作手段は、オペランドデータと、該オペランドデ
ータのサイズに関するサイズ情報とを保持するためのレ
ジスタ手段を備え、 前記操作制御手段は、 前記レジスタ手段への特定サイズのオペランドデータの
設定を要求する第１の命令が解読されて、該第１の命令
により指定されたオペランドのデータサイズに関するサ
イズ情報が得られたときには、前記オペランドデータと
ともに前記サイズ情報を前記レジスタ手段に保持させる
機能と、 前記レジスタ手段に保持されたオペランドデータの参照
を要求する第２の命令が解読されたときには、前記レジ
スタ手段から前記オペランドデータとともに該オペラン
ドデータのサイズに関するサイズ情報を読み出して、前
記操作手段のうち前記レジスタ手段から読み出したサイ
ズ情報により指定された部分のみを動作させる機能とを
更に有することを特徴とするプロセッサ。 - 【請求項１２】 請求項１１記載のプロセッサにおい
て、 前記第１の命令は、メモリから前記レジスタ手段へのオ
ペランドデータのロードを要求する命令、又は、前記レ
ジスタ手段への即値オペランドデータの転送を要求する
命令であることを特徴とするプロセッサ。 - 【請求項１３】 請求項１１記載のプロセッサにおい
て、 前記第２の命令は、オペランドのデータサイズに関する
指定情報を含まないオペコードフィールドを有する命令
であることを特徴とするプロセッサ。 - 【請求項１４】 請求項１２記載のプロセッサにおい
て、 前記第２の命令は、前記レジスタ手段を参照する算術論
理演算命令、又は、前記レジスタ手段からメモリへのオ
ペランドデータのストアを要求する命令であることを特
徴とするプロセッサ。 - 【請求項１５】 請求項１１記載のプロセッサにおい
て、 前記操作制御手段は、特定サイズへのオペランドデータ
のサイズの変更を要求する第３の命令が解読されて、該
第３の命令により指定されたオペランドのデータサイズ
に関する新たなサイズ情報が得られたときには、前記レ
ジスタ手段中の前記指定されたオペランドに対応するデ
ータのサイズ情報を変更する機能を更に有することを特
徴とするプロセッサ。 - 【請求項１６】 請求項１１記載のプロセッサにおい
て、 前記第１の命令は、オペランドデータを符号付きデータ
として扱うべきか又は符号なしデータとして扱うべきか
を指定する、オペランドの符号の有無に関する符号情報
を含むオペコードフィールドを有する命令であり、 前記レジスタ手段は、前記オペランドデータの符号の有
無に関する符号情報を保持する機能を更に有し、 前記操作制御手段は、 前記第１の命令が解読されて、該第１の命令により指定
されたオペランドの符号の有無に関する符号情報が得ら
れたときには、前記オペランドデータとともに前記符号
情報を前記レジスタ手段に保持させる機能と、 前記レジスタ手段に保持されたオペランドデータの参照
を要求する前記第２の命令が解読されたときには、前記
レジスタ手段から前記オペランドデータとともに該オペ
ランドデータの符号の有無に関する符号情報を読み出し
て、該読み出した符号情報に従って前記第２の命令が実
行されるように前記操作手段を制御する機能とを更に有
することを特徴とするプロセッサ。 - 【請求項１７】 請求項１６記載のプロセッサにおい
て、 前記操作制御手段は、オペランドデータの符号の有無の
変更を要求する第４の命令が解読されて、該第４の命令
により指定されたオペランドの符号の有無に関する新た
な符号情報が得られたときには、前記レジスタ手段中の
前記指定されたオペランドに対応するデータの符号情報
を変更する機能を更に有することを特徴とするプロセッ
サ。 - 【請求項１８】 請求項１７記載のプロセッサにおい
て、 前記操作制御手段は、 与えられた命令を解読するための命令解読器と、 前記レジスタ手段への前記サイズ情報及び前記符号情報
の書き込みと、前記レジスタ手段からの前記サイズ情報
及び前記符号情報の読み出しとを司るコントローラとを
備えたことを特徴とするプロセッサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25997699A JP3805578B2 (ja) | 1999-09-14 | 1999-09-14 | プロセッサ |
| US09/606,091 US6802017B1 (en) | 1999-09-14 | 2000-06-29 | Partial enabling of functional unit based on data and size pair in register |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25997699A JP3805578B2 (ja) | 1999-09-14 | 1999-09-14 | プロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001084141A true JP2001084141A (ja) | 2001-03-30 |
| JP3805578B2 JP3805578B2 (ja) | 2006-08-02 |
Family
ID=17341557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25997699A Expired - Fee Related JP3805578B2 (ja) | 1999-09-14 | 1999-09-14 | プロセッサ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6802017B1 (ja) |
| JP (1) | JP3805578B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043345A1 (ja) * | 2004-10-19 | 2006-04-27 | Matsushita Electric Industrial Co., Ltd. | プロセッサ |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6732203B2 (en) * | 2000-01-31 | 2004-05-04 | Intel Corporation | Selectively multiplexing memory coupling global bus data bits to narrower functional unit coupling local bus |
| US20040078608A1 (en) * | 2001-04-02 | 2004-04-22 | Ruban Kanapathippillai | Method and apparatus for power reduction in a digital signal processor integrated circuit |
| JP2007122626A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Ind Co Ltd | マイクロプロセッサ |
| US20080141046A1 (en) * | 2006-12-06 | 2008-06-12 | International Business Machines Corporation | Partial data flow functional gating using structural or partial operand value information |
| KR20090085944A (ko) * | 2008-02-05 | 2009-08-10 | 삼성전자주식회사 | 전력 소모를 감소시킨 프로세서 및 반도체 장치 |
| WO2010112970A1 (en) * | 2009-03-31 | 2010-10-07 | Freescale Semiconductor, Inc. | Data processing with variable operand size |
| GB2478731B (en) * | 2010-03-15 | 2013-08-21 | Advanced Risc Mach Ltd | Operand size control |
| GB2483906C (en) | 2010-09-24 | 2019-10-09 | Advanced Risc Mach Ltd | Selection of debug instruction set for debugging of a data processing apparatus |
| US9317285B2 (en) * | 2012-04-30 | 2016-04-19 | Apple Inc. | Instruction set architecture mode dependent sub-size access of register with associated status indication |
| US9639369B2 (en) | 2013-11-11 | 2017-05-02 | Apple Inc. | Split register file for operands of different sizes |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5833572B2 (ja) * | 1977-10-21 | 1983-07-20 | 株式会社東芝 | 情報処理方式 |
| US4812971A (en) * | 1983-10-03 | 1989-03-14 | Digital Equipment Corporation | Central processing unit for a digital computer |
| DE3479356D1 (en) * | 1983-12-23 | 1989-09-14 | Hitachi Ltd | A data processor with control of the significant bit lenghts of general purpose registers |
| US4649477A (en) * | 1985-06-27 | 1987-03-10 | Motorola, Inc. | Operand size mechanism for control simplification |
| JPH06250818A (ja) | 1993-02-24 | 1994-09-09 | Matsushita Electric Ind Co Ltd | 算術論理演算装置 |
-
1999
- 1999-09-14 JP JP25997699A patent/JP3805578B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-29 US US09/606,091 patent/US6802017B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006043345A1 (ja) * | 2004-10-19 | 2006-04-27 | Matsushita Electric Industrial Co., Ltd. | プロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3805578B2 (ja) | 2006-08-02 |
| US6802017B1 (en) | 2004-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6456867B2 (ja) | 密結合ヘテロジニアスコンピューティングのためのハードウェアプロセッサ及び方法 | |
| US5416912A (en) | System for handling exceptions occurring during parallel execution of microinstructions | |
| KR101748535B1 (ko) | 벡터 개체군 카운트 기능성을 제공하는 방법, 장치, 명령어 및 로직 | |
| JP6467742B2 (ja) | プロセッサ、方法、およびプロセッシングシステム | |
| US7127593B2 (en) | Conditional execution with multiple destination stores | |
| JP5201641B2 (ja) | 重複オペランドを使用したｓｉｍｄの内積演算 | |
| EP3646164A1 (en) | Heterogeneous multiplier | |
| KR102472894B1 (ko) | 벡터 패킹된 투플 교차 비교 기능을 제공하기 위한 방법, 장치, 명령어들 및 로직 | |
| JP6673574B2 (ja) | ベクトルビットシャッフルを実行するための方法および装置 | |
| JP3805578B2 (ja) | プロセッサ | |
| JPH0895804A (ja) | 中央処理装置 | |
| US5119324A (en) | Apparatus and method for performing arithmetic functions in a computer system | |
| EP2963540B1 (en) | Generation and update of status flags in a data processor | |
| JPH096610A (ja) | データ処理システムにおいて複合命令の実行中にオペランドを交換するための方法およびシステム | |
| JP2609618B2 (ja) | データ処理装置 | |
| JPS63175932A (ja) | ディジタル信号処理装置 | |
| JPS62165242A (ja) | プロセツサ | |
| JPH09152971A (ja) | データ処理装置 | |
| US6691223B1 (en) | Processing full exceptions using partial exceptions | |
| JPH11175339A (ja) | マイクロコンピュータ | |
| JPH1091432A (ja) | プログラム実行方法およびプログラム実行装置 | |
| JP2778583B2 (ja) | 低消費電力マイクロプロセッサ | |
| KR101635856B1 (ko) | 데이터 요소에 있는 비트들의 제로화를 위한 시스템, 장치, 및 방법 | |
| EP4202651A1 (en) | Apparatus and method for vector packed concatenate and shift of specific portions of quadwords | |
| JP2001005640A (ja) | 浮動小数点ユニットにおいてロードバイパスを実行する方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060510 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |