JP2001084111A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリを使ったデータ処理装置において、デ
ータ処理を自動的に行うことによってＣＰＵの負担を軽
減する。 【解決手段】 データ入力回路１と、誤り訂正符号付加
回路２と、データ出力回路３と、データ入力回路用ブロ
ックカウンタ４と、誤り訂正符号付加回路用ブロックカ
ウンタ５と、データ出力回路用ブロックカウンタ６と、
カウンタ６、４を比較し回路１の動作を制御する比較回
路７と、カウンタ４、５を比較し回路２の動作を制御す
る比較回路８と、カウンタ５、６を比較し回路３のデー
タの動作を制御する比較回路９と、各カウンタのカウン
ト値に基づいてアドレスを生成するアドレス生成回路１
０と、各回路に１つの処理ブロックを割り当てたメモリ
１２と、比較回路７からの制御信号を強制的に設定する
ＯＲゲート１３を設け、各制御信号により前記処理ブロ
ックを循環させてデータを処理する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリを使ったデ
ータ処理装置に関し、特にＤＶＤ記録再生装置等の信号
処理回路に適用して好適なデータ処理装置である。

【０００２】

【従来の技術】光ディスクの代表例としては、ＣＤ（Co
mpact Disc）やＤＶＤ（Digital Video Disc）があり、
これらの光ディスクを記録可能としたものにＣＤ−Ｒ
Ｗ、ＣＤ−Ｒ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ等がある。
これらの光ディスクの記録再生装置では、ＳＲＡＭ（St
atic RAM）やＤＲＡＭ（Dynamic RAM）をデータの誤り
訂正および誤り訂正符号付加用メモリやバッファメモリ
として使用している。

【０００３】例えば、ＤＶＤでは次のような単位で誤り
訂正符号が付加されており、この誤り訂正符号の付加を
メモリ上で行う。ＤＶＤに採用されている誤り訂正符号
はＣＤ、ＤＡＴ等でも用いられているＣＩＲＣ（Cross
Interleave Reed-Solomon Code）であり、内符号パリテ
ィＰＩ（Parity Inner）と外符号パリティＰＯ（Parity
Outer）による高い訂正能力を持つ。

【０００４】メモリ上に書き込まれるデータは、図７に
示すように、１バイト単位に区切られ、識別アドレスが
付加されてセクタが構成され、１６セクタを集めてマト
リックスをなし、列方向のデータには第２の誤り訂正符
号であるＰＯ符号が付加され、行方向のデータとＰＯ符
号に対し第１の誤り訂正符号であるＰＩ符号が付加され
ている。１セクタは２ｋバイトのデータを持ち、１６セ
クタ（３２ｋバイト）のデータと誤り訂正符号ＰＩ、Ｐ
Ｏで１つの処理ブロックが構成される。

【０００５】誤り訂正符号の付加を行うためには、ま
ず、データを一旦メモリに書き込む必要がある。次い
で、メモリに書き込まれた３２ｋバイトのデータを読み
出し、データのＰＩ系列およびＰＯ系列それぞれの系列
について誤り訂正符号を付加した後誤り訂正符号を付加
したデータを再度メモリに書き込む。その後、誤り訂正
符号を付加したデータを再びメモリから読み出し、外部
に出力する。

【０００６】データの書込みおよび誤り訂正符号付加な
らびにデータの読出しは、各々処理ブロック単位で行わ
れることから、通常、メモリは、複数の処理ブロックに
分けられている。

【０００７】ＤＶＤ記録再生装置の信号処理回路には、
外部から入力したデータにスクランブルを施してメモリ
への書込みを行うデータ入力回路、データに誤り訂正符
号を付加する誤り訂正符号付加回路、メモリからデータ
を読み出して８／１６変調を施して外部に出力するデー
タ出力回路があり、各々の回路にメモリの処理ブロック
を割り当て、循環させることによりデータ処理を行う。
各々の回路のメモリの処理ブロックの割り当て、および
各々の回路の制御はＣＰＵ（Central Processing Uni
t）により行う。

【０００８】以上のようなデータ処理装置では、ＣＰＵ
が各々の回路のメモリの処理ブロックの割り当て、およ
び各々の回路の制御を行うため、ＣＰＵの負担が大きい
という問題があった。

【０００９】本発明の目的は、ＣＰＵの負担を軽減する
データ処理装置を提供することにある。

【００１０】

【課題を解決するための手段】上記した課題を解決する
ために、本発明のデータ処理装置では以下のような技術
手段を採用する。

【００１１】データ入力手段に記憶手段の内の１つの処
理ブロックを割り当て、１ブロック分のデータ入力終了
毎にカウンタを１つ進める第１のブロックカウンタと、

【００１２】データ処理手段に記憶手段の内の１つの処
理ブロックを割り当て、１ブロック分のデータ処理終了
毎にカウンタを１つ進める第２のブロックカウンタと、

【００１３】データ出力手段に記憶手段の内の１つの処
理ブロックを割り当て、１ブロック分のデータ出力終了
毎にカウンタを１つ進める第３のブロックカウンタと、

【００１４】前記第１のブロックカウンタと第３のブロ
ックカウンタを比較し、両アドレスの差が所定の値とな
った時、前記データ入力手段に対してデータの書込みを
許可する制御信号を出力する第１の比較手段と、

【００１５】前記第１のブロックカウンタと第２のブロ
ックカウンタを比較し、両アドレスの差が所定の値とな
った時、前記データ処理手段に対してデータの処理を許
可する制御信号を出力する第２の比較手段と、

【００１６】前記第２のブロックカウンタと第３のブロ
ックカウンタを比較し、両アドレスの差が所定の値とな
った時、前記データ出力手段に対してデータの読出しを
許可する制御信号を出力する第３の比較手段とを設け、

【００１７】前記各制御信号により処理ブロックを循環
させながら連続的にデータを処理する。

【００１８】

【発明の実施の形態】以下、本発明にかかるデータ処理
装置をＤＶＤ信号処理回路に適用した場合の実施の形態
を図を参照して説明する。

【００１９】図１を用いて、本発明の第１の実施の形態
にかかるＤＶＤ信号処理回路の構成を説明する。

【００２０】このＤＶＤ信号処理回路は、データ入力回
路１と、誤り訂正符号付加回路２と、データ出力回路３
と、データ入力回路用のブロックカウンタ４と、誤り訂
正符号付加回路用のブロックカウンタ５と、データ出力
回路用のブロックカウンタ６と、第１の比較回路７と、
第２の比較回路８と、第３の比較回路９と、アドレス生
成回路１０と、メモリ制御回路１１と、メモリ１２と、
ＯＲゲート１３とを有して構成される。

【００２１】データ入力回路１は、制御信号ｉｎ＿ｃｏ
ｎｔ´が“Ｈ”のときに、例えば、ホストコンピュータ
などの外部装置から入力されたデータにスクランブルを
施してメモリ１２に書き込み、制御信号ｉｎ＿ｃｏｎｔ
´が“Ｌ”のときに、書込みが禁止される機能を有して
いる。

【００２２】誤り訂正符号付加回路２は、制御信号ｅｃ
ｃ＿ｃｏｎｔが“Ｈ”のときにメモリ１２に書き込まれ
たデータを読み出し、誤り訂正符号を演算して誤り訂正
符号をメモリ１２に書き込み、制御信号ｅｃｃ＿ｃｏｎ
ｔが“Ｌ”のときに誤り訂正符号付加処理が禁止される
機能を有している。

【００２３】データ出力回路３は、制御信号ｏｕｔ＿ｃ
ｏｎｔが“Ｈ”のときに誤り訂正符号が付加されたデー
タをメモリ１２から読み出し、８／１６変調を施して記
録装置へ出力し、制御信号ｏｕｔ＿ｃｏｎｔが“Ｌ”の
ときにデータ出力が禁止される機能を有している。

【００２４】以上の、入力データにスクランブルを施し
てメモリ１２に書き込む処理と、メモリ１２に書き込ま
れたデータを再び読み出し、誤り訂正符号を演算して誤
り訂正符号をメモリ１２に書き込む処理と、誤り訂正符
号が付加されたデータをメモリ１２から読み出し、８／
１６変調を施して記録装置へ出力する処理は、１ブロッ
ク単位で行われる。

【００２５】データ入力回路用のブロックカウンタ４
は、データ入力回路１から出力される１ブロック単位の
処理をカウントする機能を有しており、１ブロック単位
の処理終了信号ｉｎ＿ｅｎｄが入力されると、カウント
値が１つ進められるカウンタである。

【００２６】誤り訂正符号付加回路用のブロックカウン
タ５は、誤り訂正符号付加回路２から出力される１ブロ
ック単位の処理をカウントする機能を有しており、１ブ
ロック単位の処理終了信号ｅｃｃ＿ｅｎｄが入力される
と、カウント値が１つ進められるカウンタである。

【００２７】データ出力回路用のブロックカウンタ６
は、データ出力回路３から出力される１ブロック単位の
処理をカウントする機能を有しており、１ブロック単位
の処理終了信号ｏｕｔ＿ｅｎｄが入力されると、カウン
ト値が１つ進められるカウンタである。

【００２８】データ入力回路用のブロックカウンタ４
と、誤り訂正符号付加回路用のブロックカウンタ５と、
データ出力回路用のブロックカウンタ６は、それぞれ、
カウント値“１”→“２”→“３”→“４”→“１”の
ように所定のカウント値（例えば“４”）に達すると次
ぎの処理終了信号の入力によって初期値(例えば
“１”）に戻るように設定されている。

【００２９】第１の比較回路７は、データ出力回路用ブ
ロックカウンタ６とデータ入力回路用ブロックカウンタ
４のカウント値を比較し、両者が一致したときには制御
信号ｉｎ＿ｃｏｎｔを“Ｌ”にしてデータ入力回路１に
対して書込みを禁止し、一致しないときには制御信号ｉ
ｎ＿ｃｏｎｔを“Ｈ”にしてデータ入力回路１に対して
書込みを許可する機能を有している。

【００３０】第２の比較回路８は、データ入力回路用ブ
ロックカウンタ４と誤り訂正符号付加回路用ブロックカ
ウンタ５のカウント値を比較し、両者が一致したときに
は制御信号ｅｃｃ＿ｃｏｎｔを“Ｌ”にして誤り訂正符
号付加回路２に対して読出しと書込みを禁止し、一致し
ないときには制御信号ｅｃｃ＿ｃｏｎｔを“Ｈ”にして
誤り訂正符号付加回路２に対して読出しと書込みを許可
する機能を有している。

【００３１】第３の比較回路９は、誤り訂正符号付加回
路用ブロックカウンタ５とデータ出力回路用ブロックカ
ウンタ６のカウント値を比較し、両者が一致したときに
は制御信号ｏｕｔ＿ｃｏｎｔを“Ｌ”にしてデータ出力
回路３に対して読出しを禁止し、一致しないときには制
御信号ｏｕｔ＿ｃｏｎｔを“Ｈ”にしてデータ出力回路
３に対して読出しを許可する機能を有している。

【００３２】アドレス生成回路１０は、前記各ブロック
カウンタのカウント値からメモリ１２に対するアドレス
を生成する機能を有している。

【００３３】メモリ制御回路１１は、メモリ１２に対す
る書込みと読出しの制御とアドレス生成回路１０がブロ
ック内のアドレス生成を行う際のタイミング制御を行う
機能を有している。

【００３４】メモリ１２は、アドレス（ＡＤ１）〜（Ａ
Ｄ４）により内部を複数の処理ブロック（Ｂ１）〜（Ｂ
４)に分けられている。

【００３５】ＯＲゲート１３は、比較回路７から出力さ
れる制御信号ｉｎ＿ｃｏｎｔにかかわらず、ｉｎ＿ｃｏ
ｎｔ＿Ｈにより制御信号ｉｎ＿ｃｏｎｔ´を強制的に書
込み許可“Ｈ”にすることができる。

【００３６】以上の構成により、外部から入力されたデ
ータはデータ入力回路１でスクランブルが施されて一旦
メモリ１２に書き込まれ、該データは、メモリ１２から
読み出されて誤り訂正符号付加回路２で誤り訂正符号が
付加された後再度メモリ１２に書き込まれ、さらに、再
びメモリから読み出され、データ出力回路３で８／１６
変調が施されて順次、外部の記録装置に出力される。

【００３７】図２を用いて、本発明の第１の実施の形態
にかかるＤＶＤ信号処理回路の動作を説明する。本実施
の形態ではメモリ１２が４つの処理ブロック(Ｂ１〜Ｂ
４)に分けられ、データ（Ｄ１〜Ｄ７…）は各処理ブロ
ックに“Ｄ１：Ｂ１”→“Ｄ２：Ｂ２”→“Ｄ３：Ｂ
３”→“Ｄ４：Ｂ４”→“Ｄ５：Ｂ１” →“Ｄ６：Ｂ
２”→“Ｄ７：Ｂ３”…の態様で循環して順次書き込ま
れるとともに、各ブロックカウンタのカウント値が
“１”→“２”→“３”→“４”→“１” →“２”→
“３”…を循環する場合の動作を説明している。各制御
信号はデータの書込み読出し許可を“Ｈ”、禁止を
“Ｌ”としている。

【００３８】データ処理を開始する前に各ブロックカウ
ンタのカウント値はすべて同じ値に設定されているもの
とする。ここでは“１”が設定されている例を用いて説
明する。

【００３９】初期状態では、各ブロックカウンタのカウ
ント値はすべて等しいので、データ入力回路用ブロック
カウンタ４の制御信号ｉｎ＿ｃｏｎｔ、誤り訂正符号付
加回路用ブロックカウンタ５の制御信号ｅｃｃ＿ｃｏｎ
ｔ、データ出力回路用ブロックカウンタ６の制御信号ｏ
ｕｔ＿ｃｏｎｔは、すべて“Ｌ”となっている。

【００４０】［データ入力処理］この状態で、ｉｎ＿ｃ
ｏｎｔ＿ＨをＯＲ回路１３に入力することによって、制
御信号ｉｎ＿ｃｏｎｔ´を強制的に“Ｈ”にしてデータ
入力回路１を書込み可能とし、データ入力回路１による
データの書込みを許可する。

【００４１】データ入力回路１の書込みが許可される
と、例えば、外部装置からの１ブロック分のデータ（Ｄ
１）の入力を開始し、スクランブル処理されたデータが
メモリ１２の第１のアドレスを有する処理ブロック(Ｂ
１)に書き込まれる。

【００４２】メモリ１２に１ブロック分のデータ（Ｄ
１）を書き込むと、データ入力回路１からデータ入力回
路用のブロックカウンタ４に処理終了信号ｉｎ＿ｅｎｄ
が出力され、データ入力回路用のブロックカウンタ４の
カウント値が１つ進められて“２”となる。このとき、
制御信号ｉｎ＿ｃｏｎｔ´の強制“Ｈ”設定を解除す
る。

【００４３】データ出力回路用ブロックカウンタ６のカ
ウント値が“１”の状態で、データ入力回路用ブロック
カウンタ４のカウント値が“２”となり両カウント値が
相違すると、制御信号ｉｎ＿ｃｏｎｔは“Ｈ”になり、
制御信号ｉｎ＿ｃｏｎｔ´が“Ｈ”となるので、データ
入力回路１によるデータの書込みが許可され、外部装置
からの１ブロック分のデータ（Ｄ２）の入力を開始し、
データ入力回路１からメモリ１２の第２のアドレスを有
する処理ブロック(Ｂ２)にスクランブル処理されたデー
タ（Ｄ２)が書き込まれる。

【００４４】メモリ１２に１ブロック分のデータ（Ｄ
２）を書き込むと、データ入力回路１からデータ入力回
路用のブロックカウンタ４に処理終了信号ｉｎ＿ｅｎｄ
が出力され、カウント値が１つ進められて“３”とな
る。

【００４５】同様に、データ出力回路用のブロックカウ
ンタ６のカウント値が“１”の状態で、データ入力回路
用ブロックカウンタ４のカウント値が“３”となると、
制御信号ｉｎ＿ｃｏｎｔは“Ｈ”になり、制御信号ｉｎ
＿ｃｏｎｔ´が“Ｈ”となるので、データ入力回路１に
よるデータの書込みが許可され、外部装置からの１ブロ
ック分のデータ（Ｄ３）の入力を開始し、データ入力回
路１からメモリ１２の第３のアドレスを有する処理ブロ
ック（Ｂ３）にスクランブル処理されたデータ（Ｄ３)
が書き込まれる。

【００４６】さらに、データ出力回路用のブロックカウ
ンタ６のカウント値が“１”の状態で、データ入力回路
用ブロックカウンタ４のカウント値が“４”となると、
制御信号ｉｎ＿ｃｏｎｔは“Ｈ”になり、制御信号ｉｎ
＿ｃｏｎｔ´が“Ｈ”となるので、データ入力回路１に
よるデータの書込みが許可され、外部装置からの１ブロ
ック分のデータ（Ｄ４）の入力を開始し、データ入力回
路１からメモリ１２の第４のアドレスを有する処理ブロ
ック(B４)にスクランブル処理されたデータ（Ｄ４)が書
き込まれる。

【００４７】メモリ１２に１ブロック分のデータ（Ｄ
４）を書き込むと、データ入力回路１からデータ入力回
路用のブロックカウンタ４に処理終了信号ｉｎ＿ｅｎｄ
が出力され、カウント値は１つ進められて“１”に戻
る。

【００４８】データ出力回路用のブロックカウンタ６の
カウント値が“１”の状態で、データ入力回路用ブロッ
クカウンタ４のカウント値が“１”となると、制御信号
ｉｎ＿ｃｏｎｔは“Ｌ”になり、制御信号ｉｎ＿ｃｏｎ
ｔ´が“Ｌ”となるので、データ入力回路１によるデー
タの書込みは禁止される。

【００４９】その後、後述する処理の結果データ出力回
路用のブロックカウンタ６のカウント値が“２”になる
と、制御信号ｉｎ＿ｃｏｎｔは“Ｈ”になり、制御信号
ｉｎ＿ｃｏｎｔ´が“Ｈ”となるので、データ入力回路
１によるデータの書込みが許可され、外部装置からの１
ブロック分のデータ（Ｄ５）の入力を開始し、データ入
力回路１からメモリ１２の第１のアドレスを有する処理
ブロック（Ｂ１）にスクランブル処理されたデータ（Ｄ
５)が書き込まれる。

【００５０】メモリ１２に１ブロック分のデータ（Ｄ
５）を書き込むと、データ入力回路１からデータ入力回
路用のブロックカウンタ４に処理終了信号ｉｎ＿ｅｎｄ
が出力され、カウント値は１つ進められて“２”とな
る。

【００５１】以下、データ出力回路用のブロックカウン
タ６のカウント値とデータ入力回路用ブロックカウンタ
４のカウント値が一致するときは、データ入力回路１に
よるデータの書込みは禁止される。その後、データ出力
回路用のブロックカウンタ６のカウント値が変化すると
データの入力を開始し、処理が終了した時点でデータ入
力回路用ブロックカウンタ４のカウント値を一つ進め
る。

【００５２】このようにして、データ入力回路１は、制
御信号ｉｎ＿ｅｎｄが“Ｈ”となって書き込みが許可さ
れた時点で、外部からのデータをブロック単位毎にメモ
リ１２の読出し処理が終了した処理ブロックに順次書き
込んで行く。

【００５３】［誤り訂正符号付加処理］一方、誤り訂正
符号付加回路用のブロックカウンタ５のカウント値が
“１”の状態で、データ入力回路用のブロックカウンタ
４のカウント値が“２”となると、制御信号ｅｃｃ＿ｃ
ｏｎｔが“Ｌ”から“Ｈ”になり、誤り訂正符号付加回
路２はデータの読出し書込みが許可されるので、メモリ
１２からデータ（Ｄ１）を順次読み出し、誤り訂正符号
を付加した後、メモリ１２の元のアドレス(第１の処理
ブロックのアドレス)の処理ブロック(Ｂ１)へ書き込む
誤り訂正符号付加処理を開始する。

【００５４】１ブロック分の誤り訂正符号付加処理が終
了すると、誤り訂正符号付加回路２から誤り訂正符号付
加回路用のブロックカウンタ５に処理終了信号ｅｃ＿ｅ
ｎｄが出力され、誤り訂正符号付加回路用のブロックカ
ウンタ５のカウント値が１つ進められて“２”となる。

【００５５】誤り訂正符号付加回路用のブロックカウン
タ５のカウント値が“２”となった時点で、データ入力
回路用のブロックカウンタ４のカウント値が“３”であ
るときには、制御信号ｅｃｃ＿ｃｏｎｔが“Ｌ”から
“Ｈ”になり、誤り訂正符号付加回路２はデータの読出
し書込みが許可されるので、メモリ１２からデータ（Ｄ
２）を順次読み出し、誤り訂正符号を付加した後、メモ
リ１２の元のアドレス(第２の処理ブロックのアドレス)
の処理ブロック（Ｂ２）へ書き込む誤り訂正符号付加処
理を開始する。

【００５６】１ブロック分のデータ（Ｄ２)の誤り訂正
符号付加処理が終了すると、誤り訂正符号付加回路２か
ら誤り訂正符号付加回路用のブロックカウンタ５に処理
終了信号ｅｃｃ＿ｅｎｄが出力され、誤り訂正符号付加
回路用のブロックカウンタ５のカウント値が１つ進めら
れて“３”となる。

【００５７】誤り訂正符号付加回路用のブロックカウン
タ５のカウント値が“３”となった時点で、データ入力
回路用のブロックカウンタ４のカウント値が“３”以外
の値例えば“４”であるときには、制御信号ｅｃｃ＿ｃ
ｏｎｔが“Ｈ”になり、誤り訂正符号付加回路２はデー
タの読出し書込みが許可されるので、メモリ１２からデ
ータ（Ｄ３）を順次読み出し、誤り訂正符号を付加した
後、メモリ１２の元のアドレス(第３のブロックのアド
レス)の処理ブロック(Ｂ３)へ書き込む誤り訂正符号付
加処理を開始する。

【００５８】１ブロック分のデータ（Ｄ３)の誤り訂正
符号付加処理が終了すると、誤り訂正符号付加回路２か
ら誤り訂正符号付加回路用のブロックカウンタ５に処理
終了信号ｅｃｃ＿ｅｎｄが出力され、誤り訂正符号付加
回路用のブロックカウンタ５のカウント値が１つ進めら
れて“４”となる。

【００５９】以下、データ入力回路用のブロックカウン
タ４のカウント値と誤り訂正符号付加回路用ブロックカ
ウンタ５のカウント値が一致するときは、誤り訂正符号
付加回路２によるデータの読出しおよび書込みならびに
誤り訂正符号付加処理は禁止される。その後、両カウン
ト値が相違した時点で誤り訂正符号付加回路２はメモリ
１２からデータを読出し、誤り訂正符号付加処理とメモ
リ１２へのデータの書込み処理を実行し、この処理が終
了した時点で訂正符号付加回路用ブロックカウンタ５の
カウント値を一つ進める。

【００６０】このようにして、誤り訂正符号付加回路２
は、制御信号ｅｃｃ＿ｅｎｄが“Ｈ”となって書き込み
が許可された時点で、メモリ１２内のデータをブロック
単位毎に順次誤り訂正符号付加処理する。

【００６１】［データ出力処理］誤り訂正符号付加回路
用のブロックカウンタ５のカウント値が“１”の状態で
データ出力回路用ブロックカウンタ６のカウント値が
“１”の場合は、制御信号ｏｕｔ＿ｃｏｎｔが“Ｌ”で
あり、データ出力回路３によるデータの読出しが禁止さ
れている。

【００６２】誤り訂正符号付加回路用のブロックカウン
タ５のカウント値が“１”の状態でデータ出力回路用ブ
ロックカウンタ６のカウント値が“２”となると、制御
信号ｏｕｔ＿ｃｏｎｔが“Ｌ”から“Ｈ”になり、デー
タ出力回路３によるデータの読出しが許可されるので、
メモリ１２の第１のアドレスを有する処理ブロック（Ｂ
１）に書き込まれたデータ（Ｄ１)を読出し外部へ出力
するデータ出力処理を開始する。

【００６３】メモリ１２から１ブロック分のデータ（Ｄ
１）が読み出され、データ出力回路３から外部へデータ
が出力され終わると、データ出力回路用のブロックカウ
ンタ６に処理終了信号ｏｕｔ＿ｅｎｄが出力され、デー
タ出力回路用のブロックカウンタ６のカウント値が１つ
進められて“２”となる。この状態で、メモリ１２の第
１のアドレスを有する処理ブロック(Ｂ１)は新たなデー
タの書き込みが可能な状態となる。

【００６４】誤り訂正符号付加回路用ブロックカウンタ
５のカウント値が“３”の状態で、データ出力回路用の
ブロックカウンタ６のカウント値が“２”となると、制
御信号ｉｎ＿ｃｏｎｔが“Ｈ”になり、データ出力回路
３によるデータの読出しが許可されされるので、メモリ
１２の第２のアドレスを有する処理ブロック（Ｂ２）に
書き込まれたデータ（Ｄ２)を読出し外部へ出力するデ
ータ出力処理を開始する。

【００６５】メモリ１２から１ブロック分のデータ（Ｄ
２）が読み出され、データ出力回路３から外部へデータ
が出力され終わると、データ出力回路用のブロックカウ
ンタ６に処理終了信号ｏｕｔ＿ｅｎｄが出力され、デー
タ出力回路用のブロックカウンタ６のカウント値が１つ
進められて“３”となる。この状態で、メモリ１２の第
２のアドレスを有する処理ブロック(Ｂ２)は新たなデー
タの書き込みが可能な状態となる。

【００６６】以下、同様にメモリ１２処理ブロックから
順次データを読み出して外部に出力する処理が実行され
る。

【００６７】このように、データ出力回路３によるメモ
リ１２からのデータの出力は、誤り訂正符号付加回路用
ブロックカウンタ５とデータ出力回路用ブロックカウン
タ６のカウント値が一致した場合は処理が禁止され、両
カウント値が相違した時点で出力処理の開始が許可され
る。メモリ１２のデータが出力された処理ブロックは、
次のデータの書き込みが可能な状態になる。

【００６８】このようにして、各ブロックカウンタのカ
ウント値は１ブロック単位の処理終了毎に１つずつ進
み、次々とデータ処理を行う。ここで、図２のように例
えば７ブロック目のデータ（Ｄ７)を入力した時点でデ
ータ入力が終了すると、７ブロック目のデータの誤り訂
正符号付加処理(ＥＣＣ Ｂ７)とデータ出力(ＯＵＴＢ
７)が終了した時点で自動的にすべての動作が終了す
る。

【００６９】以上のように、発明の第１の実施の形態で
は、外部からデータを入力すると自動的に処理を行い、
データ入力が終了すると、データ処理完了次第、自動的
にすべての動作を終了する。

【００７０】以下、本発明の第２の実施の形態にかかる
ＤＶＤ信号処理回路の構成を図３を用いて説明する。

【００７１】ＤＶＤ信号処理回路は、データ入力回路１
と、誤り訂正符号付加回路２と、データ出力回路３と、
データ入力回路用のブロックカウンタ４と、誤り訂正符
号付加回路用のブロックカウンタ５と、データ出力回路
用のブロックカウンタ１６と、第１の比較回路７と、第
２の比較回路８と、第３の比較回路９と、アドレス生成
回路１０と、メモリ制御回路１１と、メモリ１２とを有
して構成される。

【００７２】データ入力回路１は、制御信号ｉｎ＿ｃｏ
ｎｔが“Ｈ”のときに外部から入力されたデータにスク
ランブル処理を施してメモリ１２に書き込む。

【００７３】誤り訂正符号付加回路２は、メモリ１２に
書き込まれたデータを再び読み出し、誤り訂正符号を演
算してメモリ１２の元のアドレスに書き込む。

【００７４】データ出力回路３は、誤り訂正符号が付加
されたデータをメモリ１２から読み出し、８／１６変調
を施して外部へ出力する。

【００７５】以上のデータに対する処理は、いずれも１
ブロック単位で行う。

【００７６】データ入力回路用のブロックカウンタ４
は、データ入力回路１から出力される１ブロック単位の
処理が終了したときに出力される処理終了信号ｉｎ＿ｅ
ｎｄによりカウント値が１つ進められる．

【００７７】誤り訂正符号付加回路用のブロックカウン
タ５は、誤り訂正符号付加回路２から出力される１ブロ
ック単位の処理が終了したときに出力される処理終了信
号ｅｃｃ＿ｅｎｄによりカウント値が１つ進められる。

【００７８】データ出力回路用のブロックカウンタ６
は、データ出力回路３から出力される１ブロック単位の
処理が終了したときに出力される処理終了信号ｏｕｔ＿
ｅｎｄによりカウント値が１つ進められる。このカウン
タ６は、外部からカウント値を設定できる機能を有して
いる。

【００７９】第１の比較回路７は、データ出力回路用ブ
ロックカウンタ６とデータ入力回路用ブロックカウンタ
４のカウント値を比較し、一致したときには制御信号ｉ
ｎ＿ｃｏｎｔを“Ｌ”にしてデータ入力回路１に対して
書込みを禁止し、一致しないときには制御信号ｉｎ＿ｃ
ｏｎｔを“Ｈ”にしてデータ入力回路１に対して書込み
を許可する。

【００８０】第２の比較回路８は、データ入力回路用ブ
ロックカウンタ４と誤り訂正符号付加回路用ブロックカ
ウンタ５のカウント値を比較し、一致したときには制御
信号ｅｃｃ＿ｃｏｎｔを“Ｌ”にして誤り訂正符号付加
回路２に対して読出しと書込みを禁止し、一致しないと
きには制御信号ｅｃｃ＿ｃｏｎｔを“Ｈ”にして誤り訂
正符号付加回路２に対して読出しと書込みを許可する。

【００８１】第３の比較回路９は、誤り訂正符号付加回
路用ブロックカウンタ５とデータ出力回路用ブロックカ
ウンタ１６のカウント値を比較し、一致したときには制
御信号ｏｕｔ＿ｃｏｎｔを“Ｌ”にしてデータ出力回路
３に対して読出しを禁止し、一致しないときには制御信
号ｏｕｔ＿ｃｏｎｔを“Ｈ”にしてデータ出力回路３に
対して読出しを許可する。

【００８２】アドレス生成回路１０は、前記各ブロック
カウンタのカウント値からメモリ１２に対するアドレス
を生成する。

【００８３】メモリ制御回路１１は、メモリ１２に対す
る書込み、読出しの制御とアドレス生成回路１０がブロ
ック内のアドレス生成を行う際のタイミング制御を行
う。

【００８４】メモリ１２は、アドレスにより内部を複数
の処理ブロックに分けられている。

【００８５】以上の構成により、外部から入力されたデ
ータはスクランブルが施されて一旦メモリに書き込ま
れ、誤り訂正符号が付加された後メモリに書き込まれ、
再びメモリから読み出され、８／１６変調が施されて順
次、外部に出力される。

【００８６】図４のタイミングチャートを用いて、本発
明の第２の実施の形態であるＤＶＤ信号処理回路の動作
を説明する。本実施の形態ではメモリが４つの処理ブロ
ック（Ｂ１）〜(Ｂ４)に分けられ、ブロックカウンタの
カウント値が“１”→“２”→“３”→“４”→“１”
を循環する場合の動作を説明している。各制御信号はデ
ータの書込み読出し許可を“Ｈ”、禁止を“Ｌ”として
いる。

【００８７】データ処理を開始する前に各ブロックカウ
ンタのカウント値が“１”に設定されているものとす
る。３つのブロックカウンタが同じ値に設定されていれ
ば“１”以外の値でも良いが、ここでは“１”が設定さ
れている例を示す。

【００８８】ＤＶＤ信号処理を行うに当たって、まず、
データ出力回路用ブロックカウンタ１６のみに“１”以
外の値、ここでは“４”を設定する。

【００８９】この状態では、制御信号ｉｎ＿ｃｏｎｔと
制御信号ｅｃｃ＿ｃｏｎｔと制御信号ｏｕｔ＿ｃｏｎｔ
のうち、制御信号ｉｎ＿ｃｏｎｔと制御信号ｏｕｔ＿ｃ
ｏｎｔが“Ｈ”となる。

【００９０】制御信号ｉｎ＿ｃｏｎｔが“Ｈ”となるこ
とによって、データ入力回路１によるデータの書込みが
許可される。データ入力回路１は、外部装置から１ブロ
ック分のデータ（Ｄ１)の入力を開始し、メモリ１２の
第１のアドレスを有する処理ブロック（Ｂ１）に１ブロ
ック分のデータが書き込まれると、データ入力回路１か
らデータ入力回路用ブロックカウンタ４に処理終了信号
ｉｎ＿ｅｎｄが出力され、データ入力回路用ブロックカ
ウンタ４のカウント値が１つ進められ“２”となる。

【００９１】一方、制御信号ｏｕｔ＿ｃｏｎｔが“Ｈ”
となることによって、データ出力回路３によるデータの
出力が許可される。データ出力回路１は、データ出力回
路用ブロックカウンタ１６のカウント値“４”に対応し
たメモリ１２の第４のアドレスを有する処理ブロック
（Ｂ４）のデータを読み出して外部に出力する処理を実
行するが、この時点ではメモリ１２の第４のアドレスを
有する処理ブロックにはデータが書き込まれていないの
で、データ出力回路３は出力処理を終了し、データ出力
回路用ブロックカウンタ６に処理終了信号ｏｕｔ＿ｅｎ
ｄを出力して、データ出力回路用ブロックカウンタ６の
カウント値を１つ進めて“１”に戻す。

【００９２】データ入力回路用ブロックカウンタ３のカ
ウント値が１つ進んで“２”となると、制御信号ｅｃｃ
＿ｃｏｎｔが“Ｌ”から“Ｈ”になり、誤り訂正符号付
加回路２によるデータの読出し書込みが許可されるの
で、誤り訂正符号付加を開始する。１ブロック分の誤り
訂正符号付加が終了すると、誤り訂正符号付加回路２か
ら誤り訂正符号付加回路用のブロックカウンタ５に処理
終了信号ｅｃ＿ｅｎｄが出力され、誤り訂正符号付加回
路用のブロックカウンタ５のカウント値が１つ進んで
“２”となる。

【００９３】誤り訂正符号付加回路用のブロックカウン
タ５のカウント値が１つ進んで“２”となると制御信号
ｏｕｔ＿ｃｏｎｔが“Ｌ”から“Ｈ”になり、データ出
力回路３によるデータの読出しが許可されるので、デー
タの出力を開始する。

【００９４】１ブロック分のデータが読み出されると、
データ出力回路３からデータ出力回路用のブロックカウ
ンタ６に処理終了信号ｏｕｔ＿ｅｎｄが出力され、デー
タ出力回路用のブロックカウンタ６のカウント値が１つ
進んで“２”となる。

【００９５】データ出力回路用のブロックカウンタ６の
カウント値が１つ進んで“２”となると制御信号ｉｎ＿
ｃｏｎｔが“Ｌ”から“Ｈ”になり、データ入力回路１
によるデータの書込みが許可される。

【００９６】このように、データ入力回路によるデータ
の書込みは、メモリに空きが発生した時点で次々と許可
される。

【００９７】このようにして、各ブロックカウンタのカ
ウント値は１ブロック単位の処理終了毎に１つずつ進
み、次々とデータ処理を行う。ここで、図４のように例
えば７ブロック目のデータを入力した時点でデータ入力
を終了すると、７ブロック目のデータの誤り訂正符号付
加とデータ出力が終了した時点で自動的にすべての動作
が終了する。

【００９８】以上のような構成の本発明第２の実施の形
態では、第１の実施の形態と同様、外部からデータを入
力される状態でデータ出力回路用ブロックカウンタ６の
カウンタ値を設定すると、自動的に処理を行い、データ
入力が終了すると、データ処理完了次第、自動的にすべ
ての動作を終了する。

【００９９】さらに、カウンタ値の設定手段を用意する
ことにより、本発明の第１の実施の形態に比べてＯＲゲ
ートを減らすことができる。

【０１００】本発明の第３の実施の形態であるＤＶＤ信
号処理回路の構成を図５を用いて説明する。

【０１０１】この実施の形態にかかるＤＶＤ信号処理回
路は、データ入力回路１と、誤り訂正符号付加回路２
と、データ出力回路３と、データ入力回路用のブロック
カウンタ４と、誤り訂正符号付加回路用のブロックカウ
ンタ５と、データ出力回路用のブロックカウンタ６と、
第１の比較回路７と、第２の比較回路８と、第３の比較
回路９と、アドレス生成回路１０と、メモリ制御回路１
１と、メモリ１２と、ＯＲゲート１５と、フリップフロ
ップ１７とを有して構成される。

【０１０２】データ入力回路１は、入力されたデータに
スクランブルを施してメモリ１２に書き込む。

【０１０３】誤り訂正符号付加回路２は、メモリ１２に
書き込まれたデータを再び読出し、誤り訂正符号を演算
してメモリ１２に書き込む。

【０１０４】データ出力回路３は、誤り訂正符号が付加
されたデータをメモリ１２から読み出し、８／１６変調
を施して出力する。以上の処理を１ブロック単位で行
う。

【０１０５】データ入力回路用のブロックカウンタ４
は、データ入力回路１から出力される１ブロック単位の
処理終了信号によりカウント値が１つ進む。

【０１０６】誤り訂正符号付加回路用のブロックカウン
タ５は、誤り訂正符号付加回路２から出力される１ブロ
ック単位の処理終了信号によりカウント値が１つ進む。

【０１０７】データ出力回路用のブロックカウンタ６
は、データ出力回路３から出力される１ブロック単位の
処理終了信号によりカウント値が１つ進む。

【０１０８】第１の比較回路７は、データ出力回路用ブ
ロックカウンタ６とデータ入力回路用ブロックカウンタ
４のカウント値を比較し、一致したときには制御信号ｉ
ｎ＿ｃｏｎｔを“Ｌ”にしてデータ入力回路１に対して
書込みを禁止し、一致しないときには制御信号ｉｎ＿ｃ
ｏｎｔを“Ｈ”にしてデータ入力回路１に対して書込み
を許可する。

【０１０９】第２の比較回路８は、データ入力回路用ブ
ロックカウンタ４と誤り訂正符号付加回路用ブロックカ
ウンタ５のカウント値を比較し、一致したときには制御
信号ｅｃｃ＿ｃｏｎｔを“Ｌ”にして誤り訂正符号付加
回路２に対して読出しと書込みを禁止し、一致しないと
きには制御信号ｅｃｃ＿ｃｏｎｔを“Ｈ”にして誤り訂
正符号付加回路２に対して読出しと書込みを許可する。

【０１１０】第３の比較回路９は、誤り訂正符号付加回
路用ブロックカウンタ５とデータ出力回路用ブロックカ
ウンタ６のカウント値を比較し、一致したときには制御
信号ｏｕｔ＿ｃｏｎｔを“Ｌ”にしてデータ出力回路３
に対して読出しを禁止し、一致しないときには制御信号
ｏｕｔ＿ｃｏｎｔを“Ｈ”にしてデータ出力回路３に対
して読出しを許可する。

【０１１１】アドレス生成回路１０は、前記各ブロック
カウンタのカウント値からメモリ１２に対するアドレス
を生成する。

【０１１２】メモリ制御回路１１は、メモリ１２に対す
る書込み、読出しの制御とアドレス生成回路１０がブロ
ック内のアドレス生成を行う際のタイミング制御を行
う。

【０１１３】メモリ１２は、アドレスにより内部を複数
の処理ブロックに分けられている。

【０１１４】ＯＲゲート１５は、比較回路９から出力さ
れる制御信号ｏｕｔ＿ｃｏｎｔにかかわらず、ｏｕｔ＿
ｃｏｎｔ＿Ｈによりｏｕｔ＿ｃｏｎｔ´を強制的に書込
み許可“Ｈ”にすることができる。

【０１１５】フリップフロップ１７は、制御信号ｏｕｔ
＿ｃｏｎｔ＿Ｈを出力して制御信号ｏｕｔ＿ｃｏｎｔを
強制的に書込み許可“Ｈ”にすることができる。制御信
号ｏｕｔ＿ｃｏｎｔ＿Ｈは制御信号ｅｃｃ＿ｅｎｄによ
り“Ｈ”にセットされ、ｏｕｔ＿ｅｎｄにより“Ｌ”に
リセットされる。

【０１１６】以上の構成により、外部から入力されたデ
ータはスクランブルが施されて一旦メモリに書き込ま
れ、誤り訂正符号が付加された後、再びメモリから読み
出され、８／１６変調が施されて順次、外部に出力され
る。

【０１１７】図６のタイミングチャートを用いて、本発
明の第３の実施の形態であるＤＶＤ信号処理回路の動作
を説明する。

【０１１８】本実施の形態ではメモリが４つの処理ブロ
ックに分けられ、ブロックカウンタのカウント値が
“１”→“２”→“３”→“４”→“１”を循環する場
合の動作を説明している。各制御信号はデータの書込み
読出し許可を“Ｈ”、禁止を“Ｌ”としている。

【０１１９】第３の実施の形態は、第１、第２の実施の
形態に比べて出力回路のデータ転送レートが低い場合の
例である。

【０１２０】データが入力されて処理を開始すると、各
ブロックカウンタのカウント値は１ブロック単位の処理
終了毎に１つずつ進み、次々とデータ処理を行う。しか
し、図６では出力回路のデータ転送レートが低いため、
４ブロック目の誤り訂正符号付加が終了しても、まだ１
ブロック目のデータ出力が終了していない。

【０１２１】この時、第３のブロックカウンタ６の値に
第１のブロックカウンタ４の値が追いつくことにより、
制御信号ｏｕｔ＿ｃｏｎｔがデータ出力中であるにもか
かわらず“Ｌ”となり出力が中断されることとなる。こ
のような弊害をなくすため、制御信号ｏｕｔ＿ｃｏｎｔ
＿Ｈにより制御信号ｏｕｔ＿ｃｏｎｔ’を強制的に
“Ｈ”にする。これにより、出力回路のデータ転送レー
トが低い場合でもデータ出力中に制御信号ｏｕｔ＿ｃｏ
ｎｔ’が“Ｌ”になり出力が中断されることを防ぐこと
ができる。

【０１２２】このようにして、各ブロックカウンタのカ
ウント値は１ブロック単位の処理終了毎に１つづつ進
み、次々とデータ処理を行う。そして、データ入力を終
了すると、データの誤り訂正符号付加とデータ出力が終
了した時点で自動的にすべての動作が終了する。

【０１２３】以上のような構成の本発明第３の実施の形
態では、第１、第２の実施の形態と同様、外部からデー
タを入力すると自動的に処理を行い、データ入力が終了
すると、データ処理完了次第、自動的にすべての動作を
終了する。さらに、本発明の第１、第２の実施の形態に
比べて出力回路のデータ転送レートが低い場合でも途中
で停止することなく処理を行うことができる。

【０１２４】なお、上記各実施の形態では、本発明をＤ
ＶＤ信号処理回路に適用した場合を例として説明した
が、本発明は上記各実施の形態に限定されるものではな
く、その主旨を逸脱しない範囲で種々に変形して実施す
ることができるものである。

【０１２５】さらに、上記の説明は、記録装置へデータ
をする記録する場合を例にして説明したが、データ入力
回路１を記録装置からのデータを復調するデータ入力回
路とし、データ出力回路３をデスクランブルする機能を
有するデータ出力回路とすることによって、記録装置か
らデータを再生する場合にも同様にデータ処理すること
ができる。

【０１２６】

【発明の効果】以上説明した構成により本発明は、メモ
リを使ったデータ処理装置において、データ処理を自動
的に行うことによりＣＰＵの負担を軽減することができ
る。

【図面の簡単な説明】

【図１】第１の実施の形態のデータ処理装置の構成を示
すブロック図。

【図２】第１の実施の形態のデータ処理装置の動作を説
明するタイミングチャート。

【図３】第２の実施の形態のデータ処理装置の構成を示
すブロック図。

【図４】第２の実施の形態のデータ処理装置の動作を説
明するタイミングチャート。

【図５】第３の実施の形態のデータ処理装置の構成を示
すブロック図。

【図６】第３の実施の形態のデータ処理装置の動作を説
明するタイミングチャート。

【図７】ＤＶＤ信号処理装置におけるメモリの使用態様
を説明する図。

【符号の説明】

１ データ入力回路 ２ 誤り訂正符号付加回路 ３ データ出力回路 ４ データ入力回路用ブロックカウンタ ５ 誤り訂正符号付加回路用ブロックカウンタ ６ データ出力回路用ブロックカウンタ ７ 第１の比較回路 ８ 第２の比較回路 ９ 第３の比較回路 １０ アドレス生成回路 １１ メモリ制御回路 １２ メモリ １３ ＯＲゲート １５ ＯＲゲート １６ データ出力回路用ブロックカウンタ １７ フリップフロップ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B018 GA02 GA10 HA14 HA35 MA16 RA11 5B065 BA03 CA12 CC08 CE12 EA03

Claims (4)

【特許請求の範囲】
1. 【請求項１】 記憶手段を複数の処理ブロックに分け
   て、該処理ブロック単位でデータの処理を行うデータ処
   理装置において、 入力したデータを前記記憶手段に書き込むデータ入力手
   段と、書き込まれたデータの処理を行うデータ処理手段
   と、データ処理後のデータを前記記憶手段から読み出し
   て出力するデータ出力手段と、 前記データ入力手段に前記記憶手段の内の１つの処理ブ
   ロックを割り当て、１ブロック分のデータ入力終了毎に
   カウンタを１つ進める第１のブロックカウンタと、 前記データ処理手段に前記記憶手段の内の１つの処理ブ
   ロックを割り当て、１ブロック分のデータ処理終了毎に
   カウンタを１つ進める第２のブロックカウンタと、 前記データ出力手段に前記記憶手段の内の１つの処理ブ
   ロックを割り当て、１ブロック分のデータ出力終了毎に
   カウンタを１つ進める第３のブロックカウンタと、 前記第１のブロックカウンタの値と第３のブロックカウ
   ンタの値を比較し、両カウンタの値の差が所定の値とな
   った時、前記データ入力手段に対してデータの書込みを
   許可する制御信号を出力する第１の比較手段と、 前記第１のブロックカウンタの値と第２のブロックカウ
   ンタの値を比較し、両カウンタの値の差が所定の値とな
   った時、前記データ処理手段に対してデータの処理を許
   可する制御信号を出力する第２の比較手段と、 前記第２のブロックカウンタの値と第３のブロックカウ
   ンタの値を比較し、両カウンタの値の差が所定の値とな
   った時、前記データ出力手段に対してデータの読出しを
   許可する制御信号を出力する第３の比較手段とを有し、 前記処理ブロックを循環させながらデータを処理するこ
   とを特徴とするデータ処理装置。
2. 【請求項２】 請求項１のデータ処理装置において、 前記第１の比較手段による書込みを許可する制御信号を
   強制的に設定する設定手段を有することを特徴とするデ
   ータ処理装置。
3. 【請求項３】 請求項１のデータ処理装置において、 前記第３のブロックカウンタに前記第１および第２のブ
   ロックカウンタの値以外の値を設定する設定手段を有す
   ることを特徴とするデータ処理装置。
4. 【請求項４】 請求項１のデータ処理装置において、 前記第３の比較手段による読出しを許可する制御信号を
   強制的に設定する設定手段を有し、前記第３のブロック
   カウンタの値に第１のブロックカウンタの値が追いつい
   た時は前記データ出力手段に対してデータの読出しを停
   止させないことを特徴とするデータ処理装置。