JP2001077374A5 - - Google Patents

Claims (13)

1. 画素部と駆動回路部とを同一基板上に有し、
   前記画素部は、２つのゲート電極と、絶縁膜を介して各々が前記２つのゲート電極のいずれかと対応する２つのチャネル形成領域と、ソース領域又はドレイン領域と、前記ソース領域又は前記ドレイン領域よりも低い第１の濃度の不純物領域とを含む第１のｎチャネル型トランジスタを有し、
   前記第１のｎチャネル型トランジスタ上には層間絶縁膜と、前記層間絶縁膜上の配線及び透明導電膜と、を有し、
   前記透明導電膜は前記配線と電気的に接続し、前記配線の上面と接する部分を有していることを特徴とする半導体装置。
2. 画素部と駆動回路部とを同一基板上に有し、
   前記画素部は、２つのゲート電極と、絶縁膜を介して各々が前記２つのゲート電極のいずれかと対応する２つのチャネル形成領域と、第１の濃度のｎ型不純物領域と、前記第１の濃度よりも低い第２の濃度のｎ型不純物領域とを含む第１のｎチャネル型トランジスタを有し、
   前記駆動回路部は、ゲート電極と、チャネル形成領域と、第３の濃度のｎ型不純物領域と、前記第３の濃度よりも低い第４の濃度のｎ型不純物領域を含む第２のｎチャネル型トランジスタを有し、
   前記第１のｎチャネル型トランジスタ及び前記第２のｎチャネル型トランジスタ上には層間絶縁膜と、前記層間絶縁膜上の配線及び透明導電膜と、を有し、
   前記透明導電膜は前記配線と電気的に接続し、前記配線の上面と接する部分を有していることを特徴とする半導体装置。
3. 画素部と駆動回路部とを同一基板上に有し、
   前記画素部は、２つのゲート電極と、絶縁膜を介して各々が前記２つのゲート電極のいずれかと対応する２つのチャネル形成領域と、ソース領域又はドレイン領域と、前記ソース領域又は前記ドレイン領域よりも低い第１の濃度の不純物領域とを含む第１のｎチャネル型トランジスタを有し、
   前記駆動回路部は、ゲート電極と、チャネル形成領域と、ソース領域又はドレイン領域と、前記ソース領域又は前記ドレイン領域よりも低い第２の濃度の不純物領域を含む第２のｎチャネル型トランジスタを有し、
   前記第１のｎチャネル型トランジスタ及び前記第２のｎチャネル型トランジスタ上には層間絶縁膜と、前記層間絶縁膜上の配線及び透明導電膜と、を有し、
   前記透明導電膜は前記配線と電気的に接続し、前記配線の上面と接する部分を有していることを特徴とする半導体装置。
4. 画素部と駆動回路部とを同一基板上に有し、
   前記画素部は、２つのゲート電極と、絶縁膜を介して各々が前記２つのゲート電極のいずれかと対応する２つのチャネル形成領域と、ソース領域又はドレイン領域と、前記ソース領域又は前記ドレイン領域よりも低い第１の濃度の不純物領域とを含む第１のｎチャネル型トランジスタを有し、
   前記駆動回路部は、ゲート電極と、チャネル形成領域と、ソース領域又はドレイン領域と、絶縁膜を介して前記ゲート電極と重なり、かつ前記ソース領域又は前記ドレイン領域よりも低い第２の濃度の不純物領域を含む第２のｎチャネル型トランジスタを有し、
   前記第１のｎチャネル型トランジスタ及び前記第２のｎチャネル型トランジスタ上には層間絶縁膜と、前記層間絶縁膜上の配線及び透明導電膜と、を有し、
   前記透明導電膜は前記配線と電気的に接続し、前記配線の上面と接する部分を有していることを特徴とする半導体装置。
5. 画素部と駆動回路部とを同一基板上に有し、
   前記画素部は、２つのゲート電極と、絶縁膜を介して各々が前記２つのゲート電極のいずれかと対応する２つのチャネル形成領域と、ソース領域又はドレイン領域と、前記ソース領域又は前記ドレイン領域よりも低い第１の濃度の不純物領域とを含む第１のｎチャネル型トランジスタを有し、
   前記駆動回路部は、ゲート電極と、チャネル形成領域と、ソース領域又はドレイン領域と、前記ソース領域又は前記ドレイン領域よりも低い第２の濃度の不純物領域を含む第２のｎチャネル型トランジスタと、チャネル形成領域と、ソース領域又はドレイン領域を含むｐチャネル型トランジスタと、を有し、
   前記第１のｎチャネル型トランジスタ、第２のｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタ上に層間絶縁膜と、
   前記層間絶縁膜上の配線及び透明導電膜と、を有し、
   前記透明導電膜は前記配線と電気的に接続し、前記配線の上面と接する部分を有していることを特徴とする半導体装置。
6. 画素部と駆動回路部とを同一基板上に有し、
   前記画素部は、２つのゲート電極と、絶縁膜を介して各々が前記２つのゲート電極のいずれかと対応する２つのチャネル形成領域と、ソース領域又はドレイン領域と、前記ソース領域又は前記ドレイン領域よりも低い第１の濃度の不純物領域とを含む第１のｎチャネル型トランジスタを有し、
   前記駆動回路部は、ゲート電極と、チャネル形成領域と、ソース領域又はドレイン領域と、絶縁膜を介して前記ゲート電極と重なり、かつ前記ソース領域又は前記ドレイン領域よりも低い第２の濃度の不純物領域を含む第２のｎチャネル型トランジスタと、チャネル形成領域と、ソース領域又はドレイン領域を含むｐチャネル型トランジスタと、を有し、
   前記第１のｎチャネル型トランジスタ、第２のｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタ上には層間絶縁膜と、
   前記層間絶縁膜上の配線及び透明導電膜と、を有し、
   前記透明導電膜は前記配線と電気的に接続し、前記配線の上面と接する部分を有していることを特徴とする半導体装置。
7. 画素部と駆動回路部とを同一基板上に有し、
   前記画素部は、２つのゲート電極と、絶縁膜を介して各々が前記２つのゲート電極のいずれかと対応する２つのチャネル形成領域と、ソース領域又はドレイン領域と、前記ソース領域又は前記ドレイン領域よりも低い第１の濃度の不純物領域とを含む第１のｎチャネル型トランジスタを有し、
   前記駆動回路部は、ゲート電極と、チャネル形成領域と、ソース領域又はドレイン領域と、前記ソース領域又は前記ドレイン領域よりも低い第２の濃度の不純物領域を含む第２のｎチャネル型トランジスタと、チャネル形成領域と、ソース領域又はドレイン領域を含むｐチャネル型トランジスタと、を有し、
   前記第１のｎチャネル型トランジスタ、第２のｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタ上には保護絶縁膜と、前記保護絶縁膜上の層間絶縁膜と、前記層間絶縁膜上の配線及び透明導電膜と、を有し、
   前記透明導電膜は前記配線と電気的に接続し、前記配線の上面と接する部分を有していることを特徴とする半導体装置。
8. 画素部と駆動回路部とを同一基板上に有し、
   前記画素部は、２つのゲート電極と、絶縁膜を介して各々が前記２つのゲート電極のいずれかと対応する２つのチャネル形成領域と、ソース領域又はドレイン領域と、前記ソース領域又は前記ドレイン領域よりも低い第１の濃度の不純物領域とを含む第１のｎチャネ ル型トランジスタを有し、
   前記駆動回路部は、ゲート電極と、チャネル形成領域と、ソース領域又はドレイン領域と、絶縁膜を介して前記ゲート電極と重なり、かつ前記ソース領域又は前記ドレイン領域よりも低い第２の濃度の不純物領域を含む第２のｎチャネル型トランジスタと、チャネル形成領域と、ソース領域又はドレイン領域を含むｐチャネル型トランジスタと、を有し、
   前記第１のｎチャネル型トランジスタ、第２のｎチャネル型トランジスタ及び前記ｐチャネル型トランジスタ上には保護絶縁膜と、前記保護絶縁膜上の層間絶縁膜と、前記層間絶縁膜上の配線及び透明導電膜と、を有し、
   前記透明導電膜は前記配線と電気的に接続し、前記配線の上面と接する部分を有していることを特徴とする半導体装置。
9. 請求項７又は請求項８において、
   前記保護絶縁膜は、酸化シリコン膜、酸化窒化シリコン膜又は窒化シリコン膜であることを特徴とする半導体装置。
10. 請求項１乃至請求項９のいずれか一において、
    前記配線はチタン膜、アルミニウム膜、又は窒化チタン膜の積層膜であることを特徴とする半導体装置。
11. 請求項１乃至請求項１０のいずれか一において、
    前記透明導電膜は酸化亜鉛、酸化インジウム、酸化インジウムと酸化スズとの化合物、又は酸化インジウムと酸化亜鉛との化合物であることを特徴とする半導体装置。
12. 請求項１乃至請求項１１のいずれか一において、
    前記層間絶縁膜は有機樹脂膜であることを特徴とする半導体装置。
13. 請求項１乃至請求項１１のいずれか一において、
    前記層間絶縁膜はポリイミド、アクリル、ポリアミド、ポリイミドアミド又はベンゾシクロブテンのいずれかからなる膜であることを特徴とする半導体装置。