JP2001069185A - インターホン伝送方式 - Google Patents

インターホン伝送方式

Info

Publication number
JP2001069185A
JP2001069185A JP24556899A JP24556899A JP2001069185A JP 2001069185 A JP2001069185 A JP 2001069185A JP 24556899 A JP24556899 A JP 24556899A JP 24556899 A JP24556899 A JP 24556899A JP 2001069185 A JP2001069185 A JP 2001069185A
Authority
JP
Japan
Prior art keywords
circuit
clock
signal
data
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24556899A
Other languages
English (en)
Other versions
JP4195759B2 (ja
Inventor
Ryoji Uno
亮二 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aiphone Co Ltd
Original Assignee
Aiphone Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aiphone Co Ltd filed Critical Aiphone Co Ltd
Priority to JP24556899A priority Critical patent/JP4195759B2/ja
Publication of JP2001069185A publication Critical patent/JP2001069185A/ja
Application granted granted Critical
Publication of JP4195759B2 publication Critical patent/JP4195759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Interconnected Communication Systems, Intercoms, And Interphones (AREA)

Abstract

(57)【要約】 (修正有) 【課題】インターホンの2値のデータ伝送を、伝送ライ
ンを増加させることなく、最初に伝送されるデータから
正しいクロックを再生し、効率のよい伝送を行い、混変
調歪みの軽減を図る。 【解決手段】2値からなるデータをPSK変調して伝送
するに当たり、1つ前のデータに0または1のデータと
してπ/2または−π/2位相をそれぞれ付加して変換
し、シンボル毎に、即ちクロック毎に位相変化させて伝
送し、受信側でその状態を検波しクロックを再生するよ
うに構成したため、データを変化させなくともビット数
を増加せずに最初から正しいクロックを再生することが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はインターホン伝送方
式に係り、特に、2値信号をPSK変調して伝送するイ
ンターホン伝送方式に関する。
【0002】
【従来の技術】従来から、ディジタル信号を伝送し通話
等を行うインターホン伝送方式を適用したインターホン
装置において、0または1の2値によりディジタル信号
を送受する際、伝送線の減少を図るため送信側でデータ
信号にクロック信号を多重化して伝送し、受信側で多重
化情報からクロックを取り出して再生し、再生されたク
ロックからデータ信号を作成する自己同期方式が採用さ
れている。自己同期方式として、バイフェイズ符号を利
用してクロックを再生する方法があった。ここで、バイ
フェイズ符号による伝送とは、データ信号の「0」を
「1,0」に「1」を「0,1」に符号化し、または
「0」を「0,1」に「1」を「1,0」に符号化し、
1ビットを2ビットとして伝送する方法であり、データ
信号の「0」または「1」が極端に連続することによる
伝送特性の劣化を防止できる伝送方法である。
【0003】このようなバイフェイズ符号を利用したイ
ンターホン装置としては、図3(a)に示すように、ラ
インL301を介して接続される端末301、302を
有する。端末301には、バイフェイズ符号回路30
3、PSK変調回路304、ラインドライバ305及び
不平衡−平衡変換トランス306が順次接続されて設け
られる。端末302には、平衡−不平衡変換トランス3
07、ラインドライバ308及びPSK復調回路309
が順次接続されて設けられ、PSK復調回路309には
バイフェイズ復号回路310及びクロック抽出回路31
1が接続される。クロック抽出回路311には、図3
(c)に示すように、入力側に遅延回路312が接続さ
れる排他的論理和回路313と、入力側に排他的論理和
回路313及びモノステーブル・マルチバイブレータ3
14が接続され、出力側にモノステーブル・マルチバイ
ブレータ314が接続される論理積回路315が設けら
れている。
【0004】このようなインターホン装置の動作につい
て説明する。
【0005】端末301から端末302にデータを送信
する場合、0または1の2値からなるデータ信号である
NRZ信号S301及びクロックS302がバイフェイズ符号回
路303に入力されると、NRZ信号S301の「0」を
「1,0」、「1」を「0,1」としたバイフェイズ符
号にクロックS302が多重化された信号がPSK変調回路
304に出力され、PSK変調回路304においてPS
K変調され帯域制限されて変調信号S309となって出力さ
れる(図3(b)参照)。更に、変調信号S309はライン
ドライバ305で増幅され、不平衡−平衡変換トランス
306で平衡型に変換されて、ラインL301に送出さ
れる。ラインL301を伝送され端末302に受信され
た信号は、平衡−不平衡変換トランス307により不平
衡変換され、ラインドライバ308に入力される。ライ
ンドライバ308により増幅された信号はPSK復調回
路309によりバイフェイズ符号信号S305に復号され、
バイフェイズ復号回路310によりNRZ信号S303に復
調されて出力される。またPSK復調回路309から出
力されたバイフェイズ符号信号S305はクロック抽出回路
311に入力される。図3(d)に示すように、クロッ
ク抽出回路311において、バイフェイズ符号信号S305
と遅延回路312によって遅延されたバイフェイズ符号
遅延信号S306が排他的論理和回路313に入力される
と、排他的論理和の解として信号S307が作成される。そ
して、論理積回路315に信号S307のみが入力される
と、論理積回路315から出力される信号がモノステー
ブル・マルチバイブレータ回路314に入力される。モ
ノステーブル・マルチバイブレータ回路314は、論理
積回路315からの出力から方形波を出力する。論理積
回路315において、モノステーブル・マルチバイブレ
ータ回路314からの信号S308と、排他的論理和回路3
13からの信号S307との論理積の解としてクロックS304
が抽出される。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うに再生されたクロックS304は、論理積回路315にデ
ータの入力が開始され、NRZ信号S301の最初のデータ
の値と同値のデータが連続している間、クロックは1シ
ンボル(NRZ信号S301のデータの0または1)の境目
で出力される。NRZ信号S301のデータが最初の値から
変化したときから、1シンボルの中間でクロックS304が
出力されるため、NRZ信号S301の値が変化するまで
は、論理積回路315から出力されるクロックS304は正
しい値である保証はなかった。このため、論理積回路3
15から出力されるクロックS304を最初から正しい値が
得られるようにするには、データの始まりで値を変化さ
せることが必要であった。また、バイフェイズ符号を用
いるため、伝送するデータのビット数は、送受するソー
スデータのビット数の2倍となり、伝送効率が低下する
という欠点があった。
【0007】本発明は上記欠点を解消するためになされ
たものであって、0または1の2値からなるデータをク
ロックによりPSK変調する際に、0と1を、クロック
信号毎に1つ前のデータの位相に“π/2”または“−
π/2”の位相を付加して変調して伝送し、受信側で位
相変化からクロックを再生することにより送信データの
値を変化させなくても受信した最初のデータから正しい
クロックを抽出できるインターホン伝送方式を提供する
ことを目的とする。
【0008】
【課題を解決するための手段】このような目的を達成す
るため、本発明のインターホン伝送方式は、クロックに
より2値信号をPSK変調して送信し、復調化して受信
するインターホン伝送方式であって、2値信号の“0”
または“1”をクロック毎にそれぞれ“π/2”または
“−π/2”の位相を付加した位相情報に変換して送信
し、2値信号を復調化するときに位相情報の“π/2”
または“−π/2”の位相変化に応じてクロックの再生
を行なうものである。
【0009】本願発明のインターホン伝送方式におい
て、0または1の2値からなるデータを位相変換して伝
送するに当たり、クロック毎にデータの値0に対しては
1つ前のデータの位相に“−π/2”1に対しては“π
/2”を付加して変換し、または、データ値0に対して
は1つ前のデータの位相に“π/2”1に対しては“−
π/2”のように位相を付加して変換し、伝送する。受
信側においては、位相変化に応じてクロックの再生を
し、データを復調する。このため、伝送すべきデータの
値が変化しなくとも、最初から正しいクロックを得るこ
とができ、これに基づいてデータの復調を行うことがで
きる。また、データ伝送のためにビット数を増加させる
ことがなく、伝送特性を低下させず伝送効率を向上させ
ることができる。
【0010】
【発明の実施の形態】以下、本発明のインターホン伝送
方式における好ましい実施の形態例について図面にした
がって説明する。
【0011】図1(a)に示すように、本発明のインタ
ーホン伝送方式を適用したインターホン装置は、ライン
L101を介して接続される端末101、102を有す
る。端末101には、π/2シフトPSK変調回路10
4、ラインドライバ105、不平衡−平衡変換トランス
106が順次接続されて設けられる。端末102にはラ
インL101に接続される平衡−不平衡変換トランス1
07に、ラインドライバ108、ディスクリミネート検
波回路109が順次接続されて設けられ、ディスクリミ
ネート検波回路109には判定回路110及びクロック
抽出回路111とが接続される。
【0012】このように構成されたインターホン装置に
おいて、端末101から端末102に2値信号からなる
データを送信する場合の動作について説明する。
【0013】端末101のπ/2シフトPSK変調回路
104に伝送すべきデータである0または1の2値から
なる2値信号であるNRZ信号S101が入力されると共
に、クロックS102が入力される。
【0014】ここで、π/2シフトPSK変調回路10
4は、図2(a)に示すように、EXOR回路114a
とNEXOR回路114bを有するフリップフロップ1
14とラッチ回路124a、124bからなる。フリッ
プフロップ114はクッロクにより制御され、クロック
が変化した時点で入力信号を内部に伝えるものであり、
ラッチ回路124a、124bは入力したデータを保持
するものである。図2(b)に示すように、EXOR回
路114aとNEXOR回路114bに、例えば、
“0”のNRZ信号S101が入力された場合、EXOR回
路114aにはラッチ回路124bから1つ前の出力Q
が入力される。Qが例えば0であれば、EXOR回路1
14aからラッチ回路124aへ0が出力され、ラッチ
回路124aにクロックS102が入力されたときラッチ回
路124aから0が出力されIの出力は0となる(1
0)。このとき、NEXOR回路114bにはラッチ回
路124aから1つ前の出力Iが入力される。Iが例え
ば0であれば、NEXOR回路114bからラッチ回路
124bへ1が出力され、ラッチ回路124bにクロッ
クS102が入力されたときラッチ回路124bから1が出
力されQの出力は1となる(11)。また、EXOR回
路114aとNEXOR回路114bに、例えば、
“0”のNRZ信号S101が入力された場合、EXOR回
路114aにはラッチ回路124bから1つ前の出力Q
が入力される。Qが例えば1であれば、EXOR回路1
14aからラッチ回路124aへ1が出力され、ラッチ
回路124aにクロックS102が入力されたときラッチ回
路124aから1が出力されIの出力は1となる(1
2)。このとき、NEXOR回路114bにはラッチ回
路124aから1つ前の出力Iが入力される。Iが例え
ば1であれば、NEXOR回路114bからラッチ回路
124bへ0が出力され、ラッチ回路124bにクロッ
クS102が入力されたときラッチ回路124bから0が出
力されQの出力は0となる(13)。同様にして、NR
Z信号S101が1の場合も、クロック毎にそれぞれI、Q
の出力を得る。即ち、NRZ信号S101が0のとき、1つ
前のNRZ信号S101が0または1の何れであっても、
I、Q成分の何れかが1の出力となり、また、NRZ信
号S101が1のとき、1つ前のNRZ信号S101が0または
1の何れであっても、I、Q成分の何れかが0の出力と
なる。そして、得られた値を位相変換(PSK変換)す
る。図2(c)の概念図に示すように、I、Q成分毎に
出力の値が0の場合、−π/2位相が付加された位相に
変換され、出力値が1の場合、π/2位相が付加された
位相に変換され、または、この逆に位相変換される。更
に、帯域制限され変調信号S109としてπ/2シフトPS
K変調回路104から出力される。変調信号S109は波形
がゼロ交差しないため混変調を受けず送信可能となる
(図1(b)参照)。その後、ラインドライバ105で
増幅され、不平衡−平衡変換トランス106で平衡型に
変換されラインL101に送出される。ラインL101
を伝送され端末102に受信された信号は平衡−不平衡
変換トランス107により不平衡変換され、ラインドラ
イバ108に入力される。ラインドライバ108により
増幅された信号はディスクリミネート検波回路109に
入力され、位相の進み、遅れが検波される。ディスクリ
ミネート検波回路109において検波された信号は、位
相の進み、遅れを+、−で示すパルス信号のディスクリ
ミネート検波出力信号S105とされる。このディスクリミ
ネート検波出力信号S105が判定回路110に入力される
と、0、1信号として送信側におけるNRZ信号が復調
され再生信号S103が出力される。
【0015】ここで、ディスクリミネート検波回路10
9から出力されるディスクリミネート検波出力信号S105
はクロック抽出回路111に入力される。まずディスク
リミネート検波出力信号S105を絶対値回路等で符号成分
を無くし(図1(c))、基底周波数で共振させる等
して基底周波数成分だけ取り出す(図1(c))。更
に、基底周波数成分をリミッタ回路等で整形してクロッ
ク信号S104が再生される(図1(c))。これによ
り、伝送ラインを増加させることなく、送信側のクロッ
クを取り出すことができる。
【0016】なお、上記実施例では端末101から端末
102への伝送のみについて説明したが、端末102か
ら端末101への伝送も同様に行われる。また、上記実
施例では±π/2の位相を付加しているが、±π/4等
適宜選択することができる。
【0017】
【発明の効果】以上の説明から明らかなように、本発明
のインターホン伝送方式によれば、2値からなるデータ
をPSK変調して伝送するに当たり、1つ前のデータに
0または1のデータとしてπ/2または−π/2位相を
それぞれ付加して変換し、シンボル毎に、即ちクロック
毎に位相変化させて伝送し、受信側でその状態を検波し
クロックを再生するように構成したため、データを変化
させなくとも、最初に伝送されるデータから正しいクロ
ックが再生でき、伝送ラインを増加させることなく、効
率よく伝送を行うことができ、また、混変調歪みの軽減
を図ることができる。
【図面の簡単な説明】
【図1】(a)は本発明のインターホン伝送方式を適用
したインターホン装置の一実施例を示すブロック図。
(b)は本発明のインターホン伝送方式による信号を示
す図。(c)は本発明のクロック抽出回路における信号
を示す図。
【図2】(a)は本発明のインターホン伝送方式におけ
るπ/2シフトPSKの変調回路のブロック図。(b)
は本発明のπ/2シフトPSKの変調回路の動作の説明
図。(c)は本発明のπ/2シフトPSKの変調回路の
動作の説明図。
【図3】(a)は従来のインターホン伝送方式のインタ
ーホン装置のブロック図。(b)は従来例のインターホ
ン伝送方式による信号を示す図。(c)は従来のクロッ
ク抽出回路のブロック図。(d)は従来例のクロック抽
出回路における信号を示す図。
【符号の説明】
S101・・・・・2値信号 S102・・・・・クロック

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】クロック(S102)により2値信号(S101)
    をPSK変調して送信し、復調化して受信するインター
    ホン伝送方式であって、前記2値信号の“0”または
    “1”を前記クロック毎にそれぞれ“π/2”または
    “−π/2”の位相を付加した位相情報に変換して送信
    し、前記2値信号を復調化するときに前記位相情報の
    “π/2”または“−π/2”の位相変化に応じて前記
    クロックの再生を行なうことを特徴とするインターホン
    伝送方式。
JP24556899A 1999-08-31 1999-08-31 インターホン伝送方式 Expired - Fee Related JP4195759B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24556899A JP4195759B2 (ja) 1999-08-31 1999-08-31 インターホン伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24556899A JP4195759B2 (ja) 1999-08-31 1999-08-31 インターホン伝送方式

Publications (2)

Publication Number Publication Date
JP2001069185A true JP2001069185A (ja) 2001-03-16
JP4195759B2 JP4195759B2 (ja) 2008-12-10

Family

ID=17135662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24556899A Expired - Fee Related JP4195759B2 (ja) 1999-08-31 1999-08-31 インターホン伝送方式

Country Status (1)

Country Link
JP (1) JP4195759B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160833A (ja) * 2011-01-31 2012-08-23 Aiphone Co Ltd インターホン装置
JP5892401B1 (ja) * 2015-02-20 2016-03-23 パナソニックIpマネジメント株式会社 ドアホンシステムおよび通信方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160833A (ja) * 2011-01-31 2012-08-23 Aiphone Co Ltd インターホン装置
JP5892401B1 (ja) * 2015-02-20 2016-03-23 パナソニックIpマネジメント株式会社 ドアホンシステムおよび通信方法

Also Published As

Publication number Publication date
JP4195759B2 (ja) 2008-12-10

Similar Documents

Publication Publication Date Title
JPH02299344A (ja) 多相psk復調器
JPH0136748B2 (ja)
JP3481574B2 (ja) 復調装置
JP3108364B2 (ja) データ復調装置
JP4195759B2 (ja) インターホン伝送方式
JPH059975B2 (ja)
JP3252820B2 (ja) 復調及び変調回路並びに復調及び変調方法
KR950003667B1 (ko) 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치
JP3479036B2 (ja) クロック再生装置
JPS59186452A (ja) 位相連続fsk信号の復調装置
JP4173846B2 (ja) トランシーバ
JPH09130440A (ja) 検波回路装置
JP2621717B2 (ja) 受信バースト同期回路
JPH06350561A (ja) データ変調方式
JP3271180B2 (ja) データ復調装置
JPH0591150A (ja) Msk信号復調回路
JP2600575B2 (ja) 変復調装置
JP3015680B2 (ja) バイフェ−ズbpsk信号の復号回路
JPH053180B2 (ja)
JPH04249946A (ja) デジタル復号回路
JPH06216879A (ja) スペクトラム拡散通信方法
JPH10163901A (ja) Rds受信装置
JPH07235961A (ja) スロット同期装置
JPH09102804A (ja) Fskモデムにおける自動速度検出装置及び自動速度検出装置を備えたfskモデム
JPH0516217B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141003

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees