JP2001060212A - パターンデータ密度検査装置及び密度検査方法並びにパターンデータ密度検査プログラムが記憶された記録媒体 - Google Patents

パターンデータ密度検査装置及び密度検査方法並びにパターンデータ密度検査プログラムが記憶された記録媒体

Info

Publication number
JP2001060212A
JP2001060212A JP11234788A JP23478899A JP2001060212A JP 2001060212 A JP2001060212 A JP 2001060212A JP 11234788 A JP11234788 A JP 11234788A JP 23478899 A JP23478899 A JP 23478899A JP 2001060212 A JP2001060212 A JP 2001060212A
Authority
JP
Japan
Prior art keywords
pattern data
data density
area
error
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11234788A
Other languages
English (en)
Other versions
JP3341730B2 (ja
Inventor
Takeshi Hamamoto
剛 浜元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23478899A priority Critical patent/JP3341730B2/ja
Priority to US09/615,450 priority patent/US6505325B1/en
Priority to DE10040392A priority patent/DE10040392A1/de
Publication of JP2001060212A publication Critical patent/JP2001060212A/ja
Application granted granted Critical
Publication of JP3341730B2 publication Critical patent/JP3341730B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 パターンデータ密度エラー領域の検出精度を
向上させ、修正する必要のないパターンデータ密度エラ
ー領域の検出を行わず、設計者の修正作業が能率よく行
える検出結果を出力するパターンデータ密度検査装置を
提供する。 【解決手段】 制御部1は、レイアウト記憶部2からレイ
アウトデータを読み出し、入力処理部3及び出力処理部7
へ記憶させる。データ密度計算処理部4は、入力処理部3
のレイアウトデータを直前にパターンデータを演算した
位置から、X軸方向又はY軸方向の何れかに検出範囲をず
らし、移動後の検出範囲のパターン密度の計算を行い、
パターンデータ密度が50%以上か否かの判定を行い、50
%以上を仮エラー領域とする。エラー重なり除去処理部
5は、仮エラー領域の論理和を取り、集合仮エラー領域
を生成し、エラー領域幅計算処理部6は集合仮エラー領
域が、400μm□のエラー判定基準形状を含むエラー形状
か否かの判定を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置のパタ
ーンレイアウトにおいて、マスクレイアウトデータの密
度を検査するパターンデータ密度検査装置に係わるもの
である。
【0002】
【従来の技術】近年、半導体装置の微細化が進み、レイ
アウトデザインの寸法精度における余裕、すなわち、配
線パターンの幅及びピッチ,コンタクト,高さ方向の寸
法などの製造上の誤差余裕がが小さくなり、多層配線間
の層間絶縁膜の平坦化なくして、半導体装置の製造は不
可能になりつつある。すなわち、図6に示す様に、基板
S表面に形成された配線パターンP1の上部の層間絶縁
膜I1の表面は、他の領域よりも当然に高く形成され
る。この層間絶縁膜I1表面に次層の配線パターンを形
成した場合、次層の配線パターンが層間絶縁膜P1の段
差部分E1において断線したり、また、パターン配線の
幅が狭く形成され、時間経過により、この狭い部分がエ
レクトロマイグレーションで断線する等により信頼性が
低下する。
【0003】また、配線幅の値によってパターン配線の
上部に形成される層間絶縁膜の表面形状が変化する。図
7に示すように、基板S表面に形成された配線パターン
P2の上部の層間絶縁膜I2の段差E2は、図6に示す
段差E1に比較して、次層の配線パターンの形成に対し
厳しい形状となる。このため、次層及び上部層の配線パ
ターンの上述したような断線の発生を防止するため、C
MP(Chemical Mechanical Polishing)等による層間
絶縁膜の平坦化技術が用いられている。ここで、図6
(または図7)は、パターンP1(パターンP2)が下
層にあるときに形成される層間絶縁膜I1(層間絶縁膜
I2)の形状例を示す半導体装置の断面図である。
【0004】しかしながら、上記平坦化技術では完全に
層間絶縁膜を平坦化することはできない、すなわち、図
8に示す様に、配線パターンP1の幅が狭い場合には段
差が取りきれるが、配線パターンP2の幅が広い場合は
段差がある程度残ってしまう。この段差をグローバル段
差と呼ぶ。このため、残ったグローバル段差に対して、
従来の半導体装置のレイアウトデザインにおける寸法精
度には対応できたが、微細化が進むにつれて、この残っ
た段差は、無視できない高さを有する形状となる。ここ
で、配線パターンP2の上部の層間絶縁膜I3の表面
と、基板S上部の層間絶縁膜I3の表面との距離,すな
わちグローバル段差の高さをdgとする。ここで、図8
は、パターンP1,パターンP2及びパターンP3が下
層にあるときに形成される層間絶縁膜I3の形状例を示
す半導体装置の断面図である。
【0005】例えば、図8に示すように、幅の広い配線
パターンP2及び配線パターンP3が接近して形成され
ている場合、層間絶縁膜I3は、配線パターンP2と配
線パターンP3との上部で段差の裾を有して形成される
ため、配線パターンP2と配線パターンP3との間の基
板Sの表面にもグローバル段差の高さを含んだ厚さで形
成される。従って、基板面における層間絶縁膜の厚さ
は、ばらついてしまう。
【0006】このため、基板S表面に形成された拡散層
D1に対するコンタクトホールCT1と、基板S表面に
形成された拡散層D2に対するコンタクトホールCT2
との、層間絶縁膜I3におけるエッチング深さが異な
る。すなわち、コンタクトホールCT2が拡散層D2の
表面に到達したとき、コンタクトホールCT1は、拡散
層D1表面に到達していない。
【0007】従って、層間絶縁膜I3へのエッチングを
継続して、コンタクトホールCT1を拡散層D1へ到達
させる場合、コンタクトホールCT2に対してはオーバ
ーエッチングとなる。これにより、コンタクトホールC
T2が拡散層D2表面に到達し、拡散層D2表面がエッ
チングされることにより、格子欠陥が発生して拡散層D
2の耐圧の低下等の電気特性の劣化が起こってしまう。
【0008】上述したように、平坦化技術に限界がある
ため、半導体記憶装置のレイアウト設計の段階におい
て、このグローバル段差を発生させる幅の広い配線パタ
ーンの密集領域(パターンデータ密度エラー領域)を検
出して、グローバル段差の発生を防止することが考えら
れる。例えば、図9に示すグラフが実験的に求めた配線
パターンとしての孤立アルミ配線幅(横軸)と、グロー
バル段差の高さdg(縦軸)との関係を示している。図
に示すアルミ(アルミニウム)配線幅が400μm近辺
のグローバル段差の変化が大きく、またこの程度の高さ
dgであれば許容できる。このとき、図9のグラフの作
成に用いたデザインルールにおいて、アルミ配線の厚さ
は600nmであり、層間絶縁膜の厚さは800nmで
ある。
【0009】また、400μm□(400μm×400
μm)の領域において、アルミ配線の面積の密度(領域
の面積でアルミ配線のパターンの表面の面積の合計値を
除算した値,パターンデータ密度)が50%以上となる
と、アルミ配線幅が400μm近辺のグローバル段差の
変化と等しい状態となることが実験により確認されてお
り、また、この面積密度を求めるとき、配線幅が1.2
μm以下のアルミ配線は無視出来ることが、同様に実験
により求められている。この結果に基づき、半導体装置
のチップを格子状の検出範囲に分割して、各々の検出範
囲におけるパターンデータ密度を求め、このパターンデ
ータ密度が50%以上となる検出範囲をパターンデータ
密度エラー領域として、レイアウトパターンの設計者
に、配線パターンを修正してもらいグローバル段差の発
生を防止する処理が考えられる。以下、パターンデータ
密度エラー領域の検出過程を説明する。
【0010】図を用いて従来のパターンデータ密度検査
装置の説明を行う。図10は、従来のパターンデータ密
度検査装置の構成を示すブロック図である。制御部10
0は、複数のレイアウトデータが記憶されているレイア
ウト記憶部101から、検査を行うレイアウトデータを
読み出し、入力処理部102及び出力処理部104へ読
み出したレイアウトデータを書き込み、記憶させる。こ
のレイアウトデータは、配線パターンのデータ、すなわ
ち、配線層のデータファイルである。
【0011】密度計算処理部103は、制御部100の
命令により、入力処理部102に記憶されているレイア
ウトデータを格子状の検出範囲に分割し、この検出範囲
毎のパターンデータ密度の演算を行う。また、密度計算
処理部103は、検出範囲毎にパターンデータ密度が5
0%以上か否かの判定を行う。このとき、密度計算処理
部103は、出力処理部104に記憶されているレイア
ウトデータにおいて、パターンデータ密度が50%以上
の検出範囲、すなわちパターンデータ密度エラー領域に
対応する領域の色を、他の正常な領域と異ならせ、レイ
アウトの修正を行う設計者に対してレイアウトデータの
パターンデータ密度エラー領域を明確にする。出力処理
部104は、制御部100の命令により、パターンデー
タ密度エラー領域の示された画像を、パターンデータ密
度検査装置に設けられた図示しないプリンタから出力、
または図示しないCRT(Cathode-Ray Tube)に画像表
示する。
【0012】次に、図10及び図11を用いて、従来の
パターンデータ密度検査装置の動作を説明する。図11
は、従来のパターンデータ密度検査装置の動作を示すフ
ローチャートである。ステップS100において、制御
部100は、CPU及びメモリ等から構成され、メモリ
に記憶されているプログラムに従い、パターンデータ密
度検査装置の動作の制御を行う。また、制御部100
は、レイアウト記憶部101から、パターンデータ密度
の検査を行うレイアウトデータを読み出し、入力処理部
102及び出力処理部104へ、読み出したレイアウト
データを書き込む。そして、制御部100は、パターン
データ密度の計算を行わせる命令を、密度計算処理部1
03へ出力する。これにより、密度計算処理部103
は、入力処理部102に記憶されているレイアウトデー
タを格子状の検出範囲に分割する。
【0013】次に、ステップS101において、密度計
算処理部103は、分割された検出範囲毎のパターンデ
ータ密度の演算を行う。
【0014】次に、ステップS102において、密度計
算処理部103は、検出範囲毎にパターンデータ密度が
50%以上か否かの判定、すなわち、検出範囲がパター
ンデータ密度エラー領域であるか否かの判定を行う。こ
のとき、密度計算処理部103は、検出範囲がパターン
データ密度エラー領域である場合、処理をステップS1
03へ進める。
【0015】次に、ステップS103において、密度計
算処理部103は、出力処理部104に記憶されている
レイアウトデータにおいて、パターンデータ密度エラー
領域に対応する領域の色を、他の正常な領域と異ならせ
る。そして、出力処理部104は、レイアウトデータ上
に、パターンデータ密度エラー領域が、パターンデータ
密度の正常な領域に比較して、明確に異なった色で示さ
れた画像をCRTにより画像表示する。
【0016】また、ステップS102において、密度計
算処理部103は、検出範囲がパターンデータ密度エラ
ー領域でない場合、処理をステップS104へ進める。
【0017】次に、ステップS104において、制御部
100は、密度計算処理部103が入力処理部102に
記憶されているレイアウトデータの検出範囲の全て格子
のパターンデータ密度を演算したか否か、すなわち、密
度計算処理部103がレイアウトデータの全ての検出範
囲のパターンデータ密度の演算を行い、全ての検出範囲
のパターンデータ密度エラー領域としての判定を行った
か否かを確認する。
【0018】このとき、制御部100は、全ての検出範
囲のパターンデータ密度エラー領域としての判定が行わ
れた場合、パターンデータ密度検出の処理を終了し、全
ての検出範囲のパターンデータ密度エラー領域としての
判定を行われていない場合、処理をステップS101へ
戻し、パターンデータ密度検出の処理を継続する。
【0019】
【発明が解決しようとする課題】しかしながら、上述し
たパターンデータ密度検査装置は、図9に示す実験結果
に基づき、図12に示す400μm□の検出範囲の格子
(エラー判定基準形状)として、レイアウトデータを分
割して上述したパターンデータ密度の演算及びパターン
データ密度エラー領域の判定を行っていたため、パター
ンデータ密度エラー領域の検出精度が低いという欠点が
ある。
【0020】すなわち、図13に示すように、パターン
データ密度検査装置が400μm□の検出範囲の格子と
して、パターンデータ密度エラー領域の検出を行うと、
パターンデータ密度エラー領域R1の場合、分割された
検出範囲の格子にパターンデータ密度エラー領域R1が
重なっているため、パターンデータ密度検査装置は40
0μm□の検出範囲により、パターンデータ密度エラー
領域R1を検出することができる。
【0021】一方、パターンデータ密度エラー領域R2
の場合、パターンデータ密度エラー領域R2は、4つの
分割された検出範囲の格子にまたがって存在するため、
パターンデータ密度エラー領域R2のパターンデータ密
度が、4つの検出範囲において平均化される。これによ
り、パターンデータ密度検査装置は、4つの検出範囲各
々がパターンデータ密度エラー領域としてのパターンデ
ータ密度の値とならないため、正常な範囲として検出さ
れ、パターンデータ密度エラー領域R2を検出すること
ができない。
【0022】この対策として、400μm□の検出範囲
に代えて、パターンデータ密度エラー領域の丸め込み誤
差が生じないように、100μm□の検出範囲を用いる
ことが考えられる。この100μm□という検出範囲
は、信頼性に影響を与えるグローバル段差を生成する4
00μm□以上の領域を検出するために、図9のグラフ
を求めるときのデザインルール及び図9の実験結果に基
づいて、パターンデータ密度を演算する意味のある最小
の面積として求められた値であり、デザインルールが異
なる場合には当然に変更される。
【0023】これにより、図14に示すように、100
μm□の検出範囲による検出により、図12の検出範囲
の場合に比較して、パターンデータ密度エラー領域R5
には、400μm□の領域に、100μm□のパターン
データ密度エラー領域R5Aが検出されており、パター
ンデータ密度エラー領域の検出精度が、400μm□の
検出範囲による場合に比較して向上していることが判
る。
【0024】しかしながら、精度を向上させるため、検
出範囲を100μm□としたため、100μm□の独立
したパターンデータ密度エラー領域R3,及び100μ
m×200μmの独立したパターンデータ密度エラー領
域R4が検出されている。ところが、独立したパターン
データ密度エラー領域R3及びパターンデータ密度エラ
ー領域R4は、図9に示す実験結果から求めた、信頼性
低下の原因となる高さを有するグローバル段差が発生す
る400μm□以上の面積の領域を、パターンデータ密
度エラー領域とする検出基準からはずれている。このた
め、本来パターンデータ密度エラー領域R3及びパター
ンデータ密度エラー領域R4は、パターンデータ密度の
検出結果のパターンデータ密度エラー領域の画像とし
て、検出されてはいけない領域である。
【0025】また、上述した100μm□の検出範囲で
も、実際には、パターンデータ密度エラー領域R5の検
出精度が十分とは言えない。なぜならば、パターンデー
タ密度エラー領域R5に、接続された100μm□未満
のパターンデータ密度の高い部分R5Aについては、1
00μm□の検出範囲により行う限り、これ以上の高い
精度の検出が期待出来ない。このため、検出範囲を10
0μm□以下にして、パターンデータ密度の高い領域を
検出すればよいが、本来パターンデータ密度エラー領域
と判定されないパターンデータ密度エラー領域R3及び
パターンデータ密度エラー領域R4が、さらに多く検出
されてしまい、修正する場所と、修正しない場所とを設
計者が確認しながら修正作業を行わなければならないた
め、レイアウトパターンの修正作業の能率が低下すると
いう問題が生じる。
【0026】本発明はこのような背景の下になされたも
ので、パターンデータ密度エラー領域の検出精度を向上
させ、修正する必要のないパターンデータ密度エラー領
域の検出を行わず、設計者の修正作業が能率よく行える
検出結果を出力するパターンデータ密度検査装置を提供
する事にある。
【0027】
【課題を解決するための手段】請求項1記載の発明は、
パターンデータ密度検査装置において、所定の面積の検
出範囲をオーバーラップするように所定の距離ずらす毎
に、この検出範囲内の配線のパターンデータの合計面積
の、前記面積における比を示すパターンデータ密度を求
めるパターンデータ密度演算手段(例えば、実施形態の
データ密度計算処理部)と、前記パターンデータ密度が
予め設定されたしきい値以上となる前記検出範囲の論理
和をとり、仮パターンデータ密度エラー領域(例えば、
実施形態の仮エラー領域)を求める仮エラー領域検出手
段(例えば、実施形態のエラー重なり除去処理部)と、
平面視において、予め設定されたパターンデータ密度エ
ラー図形が完全に含まれる形状の前記仮パターンデータ
密度エラー領域(例えば、実施形態の集合仮エラー領
域)を、パターンデータ密度エラー領域とするエラー領
域検出手段(例えば、実施形態のエラー領域幅計算処理
部)とを具備することを特徴とする。
【0028】請求項2記載の発明は、請求項1記載のパ
ターンデータ密度検査装置において、所定のパターン幅
以下の前記配線のパターンデータの面積を、パターンデ
ータ密度を求める前記合計面積から除くことを特徴とす
る。
【0029】請求項3記載の発明は、請求項1または請
求項2に記載のパターンデータ密度検査装置において、
前記パターンデータ密度演算手段が、X方向またはY方
向のいずれかに、前記検出範囲を所定の距離ずらす毎
に、前記パターンデータ密度を演算することを特徴とす
る。
【0030】請求項4記載の発明は、請求項1ないし請
求項3のいずれかに記載のパターンデータ密度検査装置
において、前記パターンデータ密度エラー領域と、他の
正常なパターンデータの領域とを異なった色で出力する
出力手段を具備することを特徴とする。
【0031】請求項5記載の発明は、パターンデータ密
度検査方法において、パターンデータ密度演算手段が、
所定の面積の検出範囲をオーバーラップするように所定
の距離ずらす毎に、この検出範囲内の配線のパターンデ
ータの合計面積の、前記面積における比を示すパターン
データ密度を求める第1の工程と、仮エラー領域検出手
段が、前記パターンデータ密度が予め設定されたしきい
値以上となる前記検出範囲の論理和をとり、仮パターン
データ密度エラー領域を求める第2の工程と、エラー領
域検出手段が、平面視において、予め設定されたパター
ンデータ密度エラー図形が完全に含まれる形状の前記仮
パターンデータ密度エラー領域を、パターンデータ密度
エラー領域とする第2の工程とを有することを特徴とす
る。
【0032】請求項6記載の発明は、請求項5記載のパ
ターンデータ密度検査方法において、所定のパターン幅
以下の前記配線のパターンデータの面積を、パターンデ
ータ密度を求める前記合計面積から除くことを特徴とす
る。
【0033】請求項7記載の発明は、請求項5または請
求項6に記載のパターンデータ密度検査方法において、
前記パターンデータ密度演算手段が、X方向またはY方
向のいずれかに、前記検出範囲を所定の距離ずらす毎
に、前記パターンデータ密度を演算することを特徴とす
る。
【0034】請求項8記載の発明は、請求項5ないし請
求項7のいずれかに記載のパターンデータ密度検査方法
において、前記パターンデータ密度エラー領域と、他の
正常なパターンデータの領域とを異なった色で出力する
出力手段を具備することを特徴とする。
【0035】請求項9記載の発明は、請求項1ないし請
求項2に記載のパターンデータ密度検査装置を用いて、
パターンデータ密度検査を行うパターンデータ密度検査
プログラムを記録したコンピュータ読み取り可能な記録
媒体であって、前記パターンデータ密度検査プログラム
は、パターンデータ密度演算手段が、所定の面積の検出
範囲をオーバーラップするようにずらしながら、この検
出範囲内の配線のパターンデータの合計面積と、前記面
積との比を示すパターンデータ密度を求める処理と、仮
エラー領域検出手段が、前記パターンデータ密度が予め
設定されたしきい値以上となる前記検出範囲の論理和を
とり、仮パターンデータ密度エラー領域を求める処理
と、エラー領域検出手段が、平面視において、予め設定
されたパターンデータ密度エラー図形が完全に含まれる
形状の前記仮パターンデータ密度エラー領域を、パター
ンデータ密度エラー領域とする処理とをコンピュータに
行わせることを特徴とする。
【0036】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図1は本発明の一実施形態に
よるパターンデータ密度検査装置の構成を示すブロック
図である。この図において、制御部1は、例えばCP
U,メモリ(記憶部),入出力装置などから構成され、
メモリに記憶されているプログラムに従い動作を行う。
また、制御部1は、複数のパターンレイアウトデータが
記憶されているレイアウト記憶部2から、検査を行うパ
ターンレイアウトデータを読み出し、入力処理部3及び
出力処理部7へ読み出したパターンレイアウトデータを
書き込み、記憶させる。このパターンレイアウトデータ
は、ゲート電極線及び配線パターン等のデータ、すなわ
ち、配線層のデータファイルである。
【0037】データ密度計算処理部4は、制御部1の命
令により、入力処理部3に記憶されているパターンレイ
アウトデータを所定の形状の検出範囲により、例えば1
00μm□の検出範囲毎にパターンデータ密度の演算を
行う。この100μm□の検出範囲は、従来例において
示したように、図9のグラフを作成したデザインルール
の場合に、現在のデザインルール及び図9の実験結果に
より、パターンデータ密度を演算する意味のある面積と
して求められた最小の値であり、デザインルールが異な
る場合には当然に変更される。
【0038】また、データ密度計算処理部4は、直前に
パターンレイアウトデータを演算した位置から、図2に
示すようにX軸方向またはY軸方向のいずれか一方に所
定の距離、例えば10μmずつ検出範囲をずらしなが
ら、順次、移動後の検出範囲におけるパターン密度の計
算を行う。
【0039】また、データ密度計算処理部4は、上述の
ように、ずらして求めた検出範囲(100μm□)のパ
ターンデータ密度が50%以上か否かの判定を行い、パ
ターンデータ密度が50%以上の検出範囲を仮エラー領
域とする。エラー重なり除去処理部5は、データ密度計
算処理部4の求めた仮エラー領域を重ね合わせて、オー
バーラップした仮エラー領域の論理和を取り、例えば、
図4に示す形状の集合仮エラー領域を生成する。
【0040】図4は、半導体集積回路のパターンレイア
ウト画像面において、100μm□の検出範囲を10μ
mずつずらし、パターンデータ密度を求め、求められた
パターンデータ密度が50%以上の検出範囲の論理和を
取ることにより得られた集合仮エラー領域を示す平面図
である。ここで、図4における集合仮エラー領域RE
は、X軸方向またはY軸方向に10μmずつ検出範囲を
ずらし、各々の検出範囲のパターンデータ密度を求める
ことにより、検出された領域R8及び領域R9を有して
いる。
【0041】エラー領域幅計算処理部6は、エラー重な
り除去処理部5により求められた図4に示す集合仮エラ
ー領域が、周囲に対して影響のある面積及び形状を有す
る領域であるか否かの判定の演算を行う。すなわち、エ
ラー領域計算処理部4は、図4に示す集合仮エラー領域
が、パターンデータ密度エラー領域を検出する前提とな
る、400μm□の方形形状のエラー判定基準形状を含
むエラー形状であるか否かの判定を行う。
【0042】このとき、エラー領域幅計算処理部6は、
図4に示す集合仮エラー領域において、集合仮エラー領
域RD及び集合仮エラー領域RFがエラー判定基準形状
を含まない形状のため、この集合仮エラー領域RD及び
集合仮エラー領域RFをパターンデータ密度エラー領域
に該当しないとして棄却する。また、エラー領域幅計算
処理部6は、図4に示す集合仮エラー領域において、集
合仮エラー領域REがパターンデータ密度エラー領域に
該当するとして、図5に示すパターンデータ密度エラー
領域REとして検出する。ここで、図5は、半導体集積
回路のパターンレイアウト画像面において、集合仮エラ
ー領域のうち、パターンデータ密度が50%以上の検出
範囲の集合であり、かつ図12に示すエラー判定基準形
状以上の大きさの集合エラー領域、すなわち、パターン
データ密度エラー領域REを示す平面図である。
【0043】さらに、エラー領域幅計算処理部6は、出
力処理部7に記憶されているパターンレイアウトデータ
において、パターンデータ密度が50%以上の検出範
囲、かつ図12に示すエラー判定基準形状以上の大きさ
の集合エラー領域、すなわち図5に示すパターンデータ
密度エラー領域REに対応する領域の色を、他の正常な
領域と異ならせ、レイアウトの修正を行う設計者に対し
てパターンレイアウトデータのパターンデータ密度エラ
ー領域を明確にする。出力処理部7は、制御部1の命令
により、パターンデータ密度エラー領域の示された画像
を、パターンデータ密度検査装置に設けられた図示しな
いプリンタから出力、または図示しないCRTに画像表
示する。
【0044】次に、図1及び図3を用いて、本願発明の
パターンデータ密度検査装置の動作を説明する。図3
は、本願発明のパターンデータ密度検査装置の動作例を
示すフローチャートである。初期状態として、制御部1
は、メモリに記憶されているプログラムに従い、レイア
ウト記憶部2から、パターンデータ密度の検査を行うパ
ターンレイアウトデータを読み出し、入力処理部3及び
出力処理部7へ、読み出したレイアウトデータを書き込
む。
【0045】次に、ステップS1において、制御部1
は、例えば、パターンレイアウトデータの左上をパター
ンデータ密度の計算開始地点とし、パターンデータ密度
の計算を行わせる命令を、データ密度計算処理部4へ出
力する。また、データ密度計算処理部4は、後述するス
テップS5から処理が戻って来た場合、すなわち、計算
開始地点における100μm□の検出範囲に対する演算
処理が終了した後、検出範囲をX方向へ10μmずらし
(移動させる)、処理をステップS2へ進める。
【0046】さらに、データ密度計算処理部4は、順
次、ステップS5から処理が戻されてきた場合、X方向
へ10μmづつ移動させ、パターンレイアウトデータの
X方向の終点へ来ると、Y方向へ10μm移動させ、次
にステップS5から戻されてきたとき、新たにX方向へ
10μmづつ移動させる。この操作を繰り返して、パタ
ーンレイアウトデータ全体において、ずらされた後の1
00μm□の検出範囲毎のパターンデータ密度をステッ
プS2で順次演算する。このとき、データ密度計算処理
部4は、X方向及びY方向共に、残った移動距離が10
μm以下の場合、この残った移動距離分の移動を行い、
データ密度計算処理部4にパターンデータ密度の演算を
行わせる。
【0047】次に、ステップS2において、データ密度
計算処理部4は、制御部1から入力されるパターンデー
タ密度の計算を行わせる命令に基づき、入力処理部3に
記憶されているパターンレイアウトデータ上で、制御部
1により移動された100μm□の検出範囲のパターン
データ密度の演算を行う。
【0048】次に、ステップS3において、データ密度
計算処理部4は、制御部1の設定する検出範囲毎に、求
められたパターンデータ密度が、例えば、あらかじめし
きい値として設定された50%以上か否かの判定、すな
わち、検出範囲がパターンデータ密度エラー領域である
か否かの判定を行う。そして、制御部1は、検出範囲が
パターンデータ密度エラー領域であると判定した場合、
処理をステップS4へ進める。一方、このとき、データ
密度計算処理部4は、検出範囲がパターンデータ密度エ
ラー領域でないと判定した場合、処理をステップS5へ
進める。
【0049】次に、ステップS4において、データ密度
計算処理部4は、検出範囲がパターンデータ密度エラー
領域と判定された場合に、この検出範囲を仮エラー領域
として、処理をステップS5へ進める。
【0050】次に、ステップS5において、制御部1
は、100μm□の検出範囲が10μmづつ移動させら
れ、仮エラー領域の判定処理が、パターンレイアウトデ
ータの全ての領域において行われたか否かの判定を行
う。そして、制御部1は、パターンレイアウトデータの
全ての領域において、仮エラー領域の判定処理が行われ
たと判定した場合、処理をステップS6へ進める。一
方、制御部1は、パターンレイアウトデータの全ての領
域において、仮エラー領域の判定処理が行われていない
と判定した場合、処理をステップS5へ戻し、パターン
データ密度算出の処理を継続させる。
【0051】次に、ステップS6において、エラー重な
り除去処理部5は、制御部1からの命令に基づき、ステ
ップS4において出力される仮エラー領域を重ね合わ
せ、オーバーラップされる仮エラー領域のオア処理、す
なわち論理和を取り、図4に示す形状の集合仮エラー領
域を生成する。そして、制御部1は、処理をステップS
7へ進める。
【0052】次に、ステップS7において、エラー領域
幅計算処理部6は、制御部1からの命令に基づき、ステ
ップS6において求められた集合仮エラー領域RE,集
合仮エラー領域RD及び集合仮エラー領域RF各々のX
方向(図の横方向)及びY方向(図の縦方向)の幅を順
次演算し、処理をステップS8へ進める。たとえば、エ
ラー領域幅計算処理部6は、集合仮エラー領域REのX
方向及びY方向の幅を演算し、ステップS8へ処理を進
める。
【0053】次に、ステップS8において、制御部1
は、エラー領域幅計算処理部6の求めた、集合仮エラー
領域REのX方向及びY方向の幅に基づき、この集合仮
エラー領域REが、あらかじめ設定され、パターンデー
タ密度エラー領域とする、400μm□(エラー判定基
準形状)以上の大きさを有するか否かの判定を順次行
う。すなわち、制御部1は、集合仮エラー領域REのX
方向及びY方向の幅が、共に400μm(真のエラー
幅)以上あるか否かの判定を行う。
【0054】このとき、制御部1は、集合仮エラー領域
REのX方向及びY方向の幅が共に400μm以上、す
なわち、パターンデータ密度エラー領域とする、400
μm□以上の大きさを有するため、処理をステップS9
へ進める。
【0055】次に、ステップS9において、制御部1
は、集合仮エラー領域REを真のエラー領域のパターン
データ密度エラー領域REとして、出力処理部7に記憶
されているパターンレイアウトデータにおいて、パター
ンデータ密度エラー領域REに対応する領域の色を、他
の正常な領域と異ならせる。そして、出力処理部7は、
パターンレイアウトデータ上に、パターンデータ密度エ
ラー領域REが、パターンデータ密度の正常な領域に比
較して、明確に異なった色で示された画像をCRTによ
り画像表示し、処理をステップS10へ進める。ここ
で、パターンデータ密度エラー領域REに対応する領域
を他の正常な領域と判別し易いように、色を変える代わ
りに、ハッチングを異ならせても良い。
【0056】次に、ステップS10において、制御部1
は、ステップS6で求められる仮エラー領域全てについ
て、400μm□以上の大きさを有するか否かの判定が
行われたか否かの判定が行われる。このとき、制御部1
は、仮エラー領域RD及びエラー領域RFに対して、4
00μm□以上の大きさを有するか否かの判定が行われ
ていないことを検出し、処理をステップS7へ戻す。
【0057】次に、ステップS7において、エラー領域
幅計算処理部6は、制御部1からの命令に基づき、集合
仮エラー領域RDのX方向及びY方向の幅を演算し、ス
テップS8へ処理を進める。
【0058】次に、ステップS8において、制御部1
は、エラー領域幅計算処理部6の求めた、集合仮エラー
領域RDのX方向及びY方向の幅に基づき、この集合仮
エラー領域REが、あらかじめ設定され、パターンデー
タ密度エラー領域とする、400μm□以上の大きさを
有するか否かの判定を順次行う。
【0059】このとき、制御部1は、集合仮エラー領域
RDのX方向及びY方向の幅が共に400μm以上、す
なわち、集合仮エラー領域RDがパターンデータ密度エ
ラー領域とする、400μm□以上の大きさを有さない
ので、集合仮エラー領域RDを棄却し、処理をステップ
S10へ進める。
【0060】次に、ステップS10において、制御部1
は、ステップS6で求められる集合仮エラー領域全てに
ついて、集合仮エラー領域が400μm□以上の大きさ
を有するかの判定が行われたか否かの判定が行われる。
以上のステップS7〜ステップS10の処理を繰り返
し、制御部1は、ステップS6で求められる仮エラー領
域の全てに対して、400μm□以上の大きさを有する
か否かの判定が行われると、図5に示す最終的なパター
ンデータ密度エラー領域が得られ、図3のフローチャー
トの処理を終了し、パターンデータ密度エラー領域の検
出を完了する。
【0061】この後、操作者は、CRTにおいて、パタ
ーンデータ密度エラー領域が、パターンデータ密度の正
常な領域に比較して、明確に異なった色で示された画像
に基づき、対応する部分のパターンレイアウトデータの
修正を行い、後にフォトリソ工程で使用されるマスクを
生成するパターンレイアウトデータの密度の高い領域を
無くし、半導体装置におけるグローバル段差の発生を防
止させる。
【0062】上述したように、一実施形態のパターンデ
ータ密度検査装置によれば、100μm□の検出範囲を
X方向及びY方向に10μmづつ移動させながら、パタ
ーンデータ密度の計算を行うため、従来例の様に、パタ
ーンデータ密度がエラーとなる領域が、検出範囲の格子
にまたがることにより、平均化されて検出されなくなる
事を防止でき、かつ実質的に所定のしきい値(例えば5
0%)以上のパターンデータ密度を有するパターンデー
タ密度エラー領域が10μm×100μm刻みの検出精
度により得られるので、精度の高い集合仮エラー領域R
E、すなわち、パターンデータ密度エラー領域REが得
られる。
【0063】また、一実施形態のパターンデータ密度検
査装置によれば、予め設定されたエラー判定基準形状
(例えば、400μm□)以上の大きさを有するパター
ンデータ密度エラー領域を検出するため、図4における
集合仮エラー領域RD及び集合エラー領域RFのよう
な、半導体装置の信頼性低下の原因となる高さdgを有
するグローバル段差を発生させるエラー判定基準形状に
達しない不必要なエラー領域を除去できるため、実際に
信頼性を低下させる高さを有するグローバル段差に関係
する集合仮エラー領域のみをパターンデータ密度エラー
領域と判定することが出来、修正が必要なパターンデー
タ密度エラー領域の精度の高い検出結果を得ることが可
能となり、操作者のパターンレイアウトデータの修正処
理の能率を向上させることができる。
【0064】エラー検出のパターンデータ密度は、上述
の実施形態では50%として説明したが、数値として5
0%に限定されず、必要に応じて変更可能である。上述
の実施形態の説明においては、比較するパターンレイア
ウト、すなわちエラー判定基準形状を正方形で説明した
が、エラー判定基準形状は正方形に限らず、長方形,円
形状等の任意の形状を用いる事が可能である。また、上
述の実施形態の説明においては、パターンデータ密度エ
ラー領域の検出に用いるパターンデータ密度の検出範囲
を100μm□で、また、エラー判定基準形状を400
μm□で説明したが、デザインルールあるいは平坦化装
置の条件が変更されれば、適時必要な寸法及び形状のパ
ターンデータ密度の検出範囲,エラー判定基準形状へ変
更される。
【0065】また、図3に示すフローチャートの各ステ
ップを実現するためのプログラムをコンピュータ読み取
り可能な記録媒体に記録して、この記録媒体に記録され
たプログラムをコンピュータシステムに読み込ませ、実
行することにより図形表示処理を行ってもよい。なお、
ここでいう「コンピュータシステム」とは、OS(オペ
レーションシステム)や周辺機器等のハードウェアを含
むものとする。また、「コンピュータ読み取り可能な記
録媒体」とは、フロッピー(登録商標)ディスク、光磁
気ディスク、ROM(読み出し専用メモリ)、CD(コ
ンパクトディスク)−ROM等の可般媒体、コンピュー
タシステムに内蔵されるハードディスク等の記憶装置の
ことをいう。
【0066】さらに「コンピュータ読み取り可能な記録
媒体」とは、インターネット等のネットワークや電話回
線等の通信回線を介してプログラムを送信する場合の通
信線のように、短時間の間、動的にプログラムを保持す
るもの、その場合のサーバやクライアントとなるコンピ
ュータシステム内部の揮発性メモリのように、一定時間
プログラムを保持しているものも含むものとする。また
上記プログラムは、前述した機能の一部を実現するため
のものであっても良く、さらに前述した機能をコンピュ
ータシステムにすでに記録されているプログラムとの組
み合わせで実現できるものであっても良い。
【0067】以上、本発明の一実施形態を図面を参照し
て詳述してきたが、具体的な構成はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。
【0068】
【発明の効果】請求項1記載の発明によれば、所定の面
積の検出範囲をオーバーラップするように所定の距離ず
らす毎に、この検出範囲内の配線のパターンデータの合
計面積の、前記面積における比を示すパターンデータ密
度を求めるパターンデータ密度演算手段と、前記パター
ンデータ密度が予め設定されたしきい値以上となる前記
検出範囲の論理和をとり、仮パターンデータ密度エラー
領域を求める仮エラー領域検出手段と、平面視におい
て、予め設定されたパターンデータ密度エラー図形が完
全に含まれる形状の前記仮パターンデータ密度エラー領
域を、パターンデータ密度エラー領域とするエラー領域
検出手段とを具備するため、従来例の様に、パターンデ
ータ密度のエラーとなる領域が、検出範囲の格子にまた
がることにより平均化されて検出されなくなる事を防止
でき、かつ実質的に所定のしきい値以上のパターンデー
タ密度を有する仮パターンデータ密度エラー領域が高い
検出精度により得られるので、精度の高い仮パターンデ
ータ密度エラー領域、すなわち、パターンデータ密度エ
ラー領域が得られ、また、予め設定されたエラー判定基
準形状以上の大きさを有するパターンデータ密度エラー
領域を検出するため、信頼性を低下させる高さを有する
グローバル段差の発生に関与する、エラー判定基準形状
に達しない不必要なエラー領域を除去できるため、実際
に信頼性を低下させるグローバル段差に関係する仮パタ
ーンエラー密度エラー領域のみをパターンデータ密度エ
ラー領域と判定することが出来、パターンデータ密度エ
ラー領域の精度の高い検出結果を得ることが可能とな
り、操作者のパターンレイアウトの修正の能率を向上さ
せることができる。
【0069】請求項2記載の発明によれば、所定のパタ
ーン幅以下の前記配線のパターンデータの面積を、パタ
ーンデータ密度を求める前記合計面積から除くため、パ
ターンデータ密度を計算する面積から不必要な面積を除
くので、グローバル段差が実際に生成されるパターンデ
ータ密度エラー領域を正確に求めることができるので、
パターンデータ密度エラー領域の検出の精度を向上させ
ることができる。
【0070】請求項3記載の発明によれば、前記パター
ンデータ密度演算手段が、X方向またはY方向のいずれ
かに、前記検出範囲を所定の距離ずらす毎に、前記パタ
ーンデータ密度を演算するため、従来例の様に、パター
ンデータ密度がエラーとなる領域が、格子によりまたが
ることにより平均化されて検出されなくなる事を防止で
き、かつ実質的に所定のしきい値以上のパターンデータ
密度を有する仮パターンデータ密度エラー領域が得られ
るので、精度の高い仮パターンデータ密度エラー領域、
すなわち、パターンデータ密度エラー領域が得られる効
果がある。
【0071】請求項4記載の発明によれば、前記パター
ンデータ密度エラー領域と、他の正常なパターンデータ
の領域とを異なった色で出力する出力手段を具備するた
め、前記出力手段において、パターンデータ密度エラー
領域と、パターンデータ密度の正常な領域との比較が、
明確に異なった色で示された画像に基づいて行われるた
めに容易となり、修正が必要な部分のレイアウトパター
ンの修正処理の作業効率を向上させる効果がある。
【0072】請求項5記載の発明によれば、パターンデ
ータ密度演算手段が、所定の面積の検出範囲をオーバー
ラップするように所定の距離ずらす毎に、この検出範囲
内の配線のパターンデータの合計面積の、前記面積にお
ける比を示すパターンデータ密度を求める第1の工程
と、仮エラー領域検出手段が、前記パターンデータ密度
が予め設定されたしきい値以上となる前記検出範囲の論
理和をとり、仮パターンデータ密度エラー領域を求める
第2の工程と、エラー領域検出手段が、平面視におい
て、予め設定されたパターンデータ密度エラー図形が完
全に含まれる形状の前記仮パターンデータ密度エラー領
域を、パターンデータ密度エラー領域とする第2の工程
とを有するため、従来例の様に、パターンデータ密度の
エラーとなる領域が、検出範囲の格子にまたがることに
より平均化されて検出されなくなる事を防止でき、かつ
実質的に所定のしきい値以上のパターンデータ密度を有
する仮パターンデータ密度エラー領域が高い検出精度に
より得られるので、精度の高い仮パターンデータ密度エ
ラー領域、すなわち、パターンデータ密度エラー領域が
得られ、また、予め設定されたエラー判定基準形状以上
の大きさを有するパターンデータ密度エラー領域を検出
するため、信頼性を低下させる高さを有するグローバル
段差の発生に関与する、エラー判定基準形状に達しない
不必要なエラー領域を除去できるため、実際に信頼性を
低下させるグローバル段差に関係する仮パターンエラー
密度エラー領域のみをパターンデータ密度エラー領域と
判定することが出来、パターンデータ密度エラー領域の
精度の高い検出結果を得ることが可能となり、操作者の
パターンレイアウトの修正の能率を向上させることがで
きる。
【0073】請求項6記載の発明によれば、所定のパタ
ーン幅以下の前記配線のパターンデータの面積を、パタ
ーンデータ密度を求める前記合計面積から除くため、パ
ターンデータ密度を計算する面積から不必要な面積を除
くので、グローバル段差が実際に生成されるパターンデ
ータ密度エラー領域を正確に求めることができるので、
パターンデータ密度エラー領域の検出の精度を向上させ
ることができる。
【0074】請求項7記載の発明によれば、前記パター
ンデータ密度演算手段が、X方向またはY方向のいずれ
かに、前記検出範囲を所定の距離ずらす毎に、前記パタ
ーンデータ密度を演算するため、従来例の様に、パター
ンデータ密度がエラーとなる領域が、格子によりまたが
ることにより平均化されて検出されなくなる事を防止で
き、かつ実質的に所定のしきい値以上のパターンデータ
密度を有する仮パターンデータ密度エラー領域が得られ
るので、精度の高い仮パターンデータ密度エラー領域、
すなわち、パターンデータ密度エラー領域が得られる効
果がある。
【0075】請求項8記載の発明によれば、前記パター
ンデータ密度エラー領域と、他の正常なパターンデータ
の領域とを異なった色で出力する出力手段を具備するた
め、前記出力手段において、パターンデータ密度エラー
領域と、パターンデータ密度の正常な領域との比較が、
明確に異なった色で示された画像に基づいて行われるた
めに容易となり、修正が必要な部分のレイアウトパター
ンの修正処理の作業効率を向上させる効果がある。
【0076】請求項9記載の発明によれば、パターンデ
ータ密度検査を行うパターンデータ密度検査プログラム
を記録したコンピュータ読み取り可能な記録媒体であっ
て、前記パターンデータ密度検査プログラムは、パター
ンデータ密度演算手段が、所定の面積の検出範囲をオー
バーラップするようにずらしながら、この検出範囲内の
配線のパターンデータの合計面積と、前記面積との比を
示すパターンデータ密度を求める処理と、仮エラー領域
検出手段が、前記パターンデータ密度が予め設定された
しきい値以上となる前記検出範囲の論理和をとり、仮パ
ターンデータ密度エラー領域を求める処理と、エラー領
域検出手段が、平面視において、予め設定されたパター
ンデータ密度エラー図形が完全に含まれる形状の前記仮
パターンデータ密度エラー領域を、パターンデータ密度
エラー領域とする処理とをコンピュータに行わせるた
め、従来例の様に、パターンデータ密度のエラーとなる
領域が、検出範囲の格子にまたがることにより平均化さ
れ、検出されなくなる事を防止でき、かつ実質的に所定
のしきい値以上のパターンデータ密度を有する仮パター
ンデータ密度エラー領域が高い検出精度により得られる
ので、精度の高い仮パターンデータ密度エラー領域、す
なわち、パターンデータ密度エラー領域が得られ、ま
た、予め設定されたエラー判定基準形状以上の大きさを
有するパターンデータ密度エラー領域を検出するため、
信頼性を低下させる高さを有するグローバル段差の発生
に関与する、エラー判定基準形状に達しない不必要なエ
ラー領域を除去できるため、実際に信頼性を低下させる
グローバル段差に関係する仮パターンエラー密度エラー
領域のみをパターンデータ密度エラー領域と判定するこ
とが出来、パターンデータ密度エラー領域の精度の高い
検出結果を得ることが可能となり、操作者のパターンレ
イアウトの修正の能率を向上させることができる。
【図面の簡単な説明】
【図1】 本発明の一実施形態によるパターンデータ密
度検査装置の構成を示すブロック図である。
【図2】 パターンデータ密度を計算する単位の検出範
囲の移動方法を示す概念図である。
【図3】 図1に示すパターンデータ密度検査装置の動
作例を説明するタイミングチャートである。
【図4】 図1におけるエラー重なり除去処理部5が出
力する集合仮エラー領域の形状例を示す概念図である。
【図5】 図1におけるエラー領域幅計算処理部6が出
力するパターンデータ密度エラー領域の形条例を示す概
念図である。
【図6】 パターンが下層にあるときに形成される層間
絶縁膜の形状例を示す半導体装置の断面図である。
【図7】 パターンが下層にあるときに形成される層間
絶縁膜の形状例を示す半導体装置の断面図である。
【図8】 パターンが下層にあるときに形成される層間
絶縁膜におけるグローバル段差の形状例を示す半導体装
置の断面図である。
【図9】 パターン幅の数値とグローバル段差の数値と
の関係を示すグラフの図である。
【図10】 従来例によるパターンデータ密度検査装置
の構成を示すブロック図である。
【図11】 図10に示すパターンデータ密度検査装置
の動作を説明するフローチャートである。
【図12】 エラー判定基準形状を示す概念図である。
【図13】 従来のパターンデータ密度検査装置が出力
するパターンデータ密度エラー領域の形状を示す概念図
である。
【図14】 従来のパターンデータ密度検査装置が出力
するパターンデータ密度エラー領域の形状を示す概念図
である。
【符号の説明】
1 制御部 2 レイアウト記憶部 3 入力処理部 4 データ密度計算処理部 5 エラー重なり除去処理部 6 エラー領域幅計算処理部 7 出力処理部 RD パターンデータ密度エラー領域(集合仮エラー領
域) RE,RF 集合仮エラー領域

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 所定の面積の検出範囲をオーバーラップ
    するように所定の距離ずらす毎に、この検出範囲内の配
    線のパターンデータの合計面積の、前記面積における比
    を示すパターンデータ密度を求めるパターンデータ密度
    演算手段と、 前記パターンデータ密度が予め設定されたしきい値以上
    となる前記検出範囲の論理和をとり、仮パターンデータ
    密度エラー領域を求める仮エラー領域検出手段と、 平面視において、予め設定されたパターンデータ密度エ
    ラー図形が完全に含まれる形状の前記仮パターンデータ
    密度エラー領域を、パターンデータ密度エラー領域とす
    るエラー領域検出手段とを具備することを特徴とするパ
    ターンデータ密度検査装置。
  2. 【請求項2】 所定のパターン幅以下の前記配線のパタ
    ーンデータの面積を、パターンデータ密度を求める前記
    合計面積から除くことを特徴とする請求項1記載のパタ
    ーンデータ密度検査装置。
  3. 【請求項3】 前記パターンデータ密度演算手段が、X
    方向またはY方向のいずれかに、前記検出範囲を所定の
    距離ずらす毎に、前記パターンデータ密度を演算するこ
    とを特徴とする請求項1または請求項2に記載のパター
    ンデータ密度検査装置。
  4. 【請求項4】 前記パターンデータ密度エラー領域と、
    他の正常なパターンデータの領域とを異なった色で出力
    する出力手段を具備することを特徴とする請求項1ない
    し請求項3のいずれかに記載のパターンデータ密度検査
    装置。
  5. 【請求項5】 パターンデータ密度演算手段が、所定の
    面積の検出範囲をオーバーラップするように所定の距離
    ずらす毎に、この検出範囲内の配線のパターンデータの
    合計面積の、前記面積における比を示すパターンデータ
    密度を求める第1の工程と、 仮エラー領域検出手段が、前記パターンデータ密度が予
    め設定されたしきい値以上となる前記検出範囲の論理和
    をとり、仮パターンデータ密度エラー領域を求める第2
    の工程と、 エラー領域検出手段が、平面視において、予め設定され
    たパターンデータ密度エラー図形が完全に含まれる形状
    の前記仮パターンデータ密度エラー領域を、パターンデ
    ータ密度エラー領域とする第2の工程とを有することを
    特徴とするパターンデータ密度検査方法。
  6. 【請求項6】 所定のパターン幅以下の前記配線のパタ
    ーンデータの面積を、パターンデータ密度を求める前記
    合計面積から除くことを特徴とする請求項5記載のパタ
    ーンデータ密度検査方法。
  7. 【請求項7】 前記パターンデータ密度演算手段が、X
    方向またはY方向のいずれかに、前記検出範囲を所定の
    距離ずらす毎に、前記パターンデータ密度を演算するこ
    とを特徴とする請求項5または請求項6に記載のパター
    ンデータ密度検査方法。
  8. 【請求項8】 前記パターンデータ密度エラー領域と、
    他の正常なパターンデータの領域とを異なった色で出力
    する出力手段を具備することを特徴とする請求項5ない
    し請求項7のいずれかに記載のパターンデータ密度検査
    方法。
  9. 【請求項9】 請求項1ないし請求項2に記載のパター
    ンデータ密度検査装置を用いて、パターンデータ密度検
    査を行うパターンデータ密度検査プログラムを記録した
    コンピュータ読み取り可能な記録媒体であって、 前記パターンデータ密度検査プログラムは、 パターンデータ密度演算手段が、所定の面積の検出範囲
    をオーバーラップするようにずらしながら、この検出範
    囲内の配線のパターンデータの合計面積と、前記面積と
    の比を示すパターンデータ密度を求める処理と、 仮エラー領域検出手段が、前記パターンデータ密度が予
    め設定されたしきい値以上となる前記検出範囲の論理和
    をとり、仮パターンデータ密度エラー領域を求める処理
    と、 エラー領域検出手段が、平面視において、予め設定され
    たパターンデータ密度エラー図形が完全に含まれる形状
    の前記仮パターンデータ密度エラー領域を、パターンデ
    ータ密度エラー領域とする処理とをコンピュータに行わ
    せることを特徴とするパターンデータ密度検査プログラ
    ムを記録した記録媒体。
JP23478899A 1999-08-20 1999-08-20 パターンデータ密度検査装置 Expired - Fee Related JP3341730B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23478899A JP3341730B2 (ja) 1999-08-20 1999-08-20 パターンデータ密度検査装置
US09/615,450 US6505325B1 (en) 1999-08-20 2000-07-13 Pattern data density inspection apparatus and density inspection method and recording medium storing pattern data density inspection program
DE10040392A DE10040392A1 (de) 1999-08-20 2000-08-18 Musterdatendichte-Untersuchungsvorrichtung und -Dichte-Untersuchungsverfahren und Aufzeichnungsmedium, das ein Musterdatendichte-Untersuchungsprogramm speichert

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23478899A JP3341730B2 (ja) 1999-08-20 1999-08-20 パターンデータ密度検査装置

Publications (2)

Publication Number Publication Date
JP2001060212A true JP2001060212A (ja) 2001-03-06
JP3341730B2 JP3341730B2 (ja) 2002-11-05

Family

ID=16976402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23478899A Expired - Fee Related JP3341730B2 (ja) 1999-08-20 1999-08-20 パターンデータ密度検査装置

Country Status (3)

Country Link
US (1) US6505325B1 (ja)
JP (1) JP3341730B2 (ja)
DE (1) DE10040392A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114394A1 (ja) * 2007-03-19 2008-09-25 Fujitsu Microelectronics Limited 半導体装置の設計方法およびレイアウトデータ検証プログラム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123464B4 (de) * 2001-05-14 2005-06-16 Infineon Technologies Ag Verfahren, Computerprogramm und Computerprogrammprodukt zur Prüfung von Layoutstrukturen von integrierten elektrischen Schaltungen
US7240313B2 (en) * 2003-06-27 2007-07-03 Ttm Technologies, Inc. Method for analyzing material density variations on a multi-layer printed circuit board
US7478348B2 (en) * 2006-03-27 2009-01-13 International Business Machines Corporation Method and apparatus of rapid determination of problematic areas in VLSI layout by oriented sliver sampling
US7538409B2 (en) * 2006-06-07 2009-05-26 International Business Machines Corporation Semiconductor devices
US8448096B1 (en) * 2006-06-30 2013-05-21 Cadence Design Systems, Inc. Method and system for parallel processing of IC design layouts
US7681165B2 (en) * 2006-08-29 2010-03-16 Altera Corporation Apparatus and methods for congestion estimation and optimization for computer-aided design software
KR20090111798A (ko) * 2007-01-15 2009-10-27 파나소닉 주식회사 회로 장치의 해석 장치, 해석 방법, 해석 프로그램 및 전자매체

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS549739A (en) 1977-06-24 1979-01-24 Toshiba Ray O Vac Alkaline cell
JPH06124320A (ja) 1992-05-21 1994-05-06 Nec Corp インタラクティブなブロック配置修正方式
US5682323A (en) * 1995-03-06 1997-10-28 Lsi Logic Corporation System and method for performing optical proximity correction on macrocell libraries
JPH0962731A (ja) 1995-08-22 1997-03-07 Hitachi Ltd 配線収容性評価システム
JP3934719B2 (ja) * 1995-12-22 2007-06-20 株式会社東芝 光近接効果補正方法
JP4128251B2 (ja) 1997-10-23 2008-07-30 富士通株式会社 配線密度予測方法およびセル配置装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114394A1 (ja) * 2007-03-19 2008-09-25 Fujitsu Microelectronics Limited 半導体装置の設計方法およびレイアウトデータ検証プログラム
JPWO2008114394A1 (ja) * 2007-03-19 2010-07-01 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法およびレイアウトデータ検証プログラム
JP4522486B2 (ja) * 2007-03-19 2010-08-11 富士通セミコンダクター株式会社 半導体装置のレイアウトデータ検証プログラム
US8078994B2 (en) 2007-03-19 2011-12-13 Fujitsu Semiconductor Limited Method of designing semiconductor device including density verification

Also Published As

Publication number Publication date
DE10040392A1 (de) 2001-03-08
JP3341730B2 (ja) 2002-11-05
US6505325B1 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
JP4068541B2 (ja) 集積回路パターン検証装置と検証方法
JP5341399B2 (ja) パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法
JP2000182921A (ja) パターン歪検出装置及び検出方法並びに半導体装置
JP2007305713A (ja) 半導体装置及び配線補助パターン生成方法
JP2007335850A (ja) 半導体集積回路、半導体集積回路の配線パターン設計方法および配線パターン設計装置
JP2010127970A (ja) 半導体装置の製造不良箇所の予測方法、予測装置及び予測プログラム
JP4768500B2 (ja) 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
JP3341730B2 (ja) パターンデータ密度検査装置
CN114611452B (zh) 基于电路原理图在版图中自动生成Sub Cell的方法
US7698679B2 (en) Method and apparatus for automatic routing yield optimization
US7216325B2 (en) Semiconductor device, routing method and manufacturing method of semiconductor device
TW201331776A (zh) 半導體裝置的密度變化及密度偏差的驗證方法及執行驗證方法的電腦可讀取儲存媒體
JP5671357B2 (ja) リソグラフィ検証装置およびリソグラフィシミュレーションプログラム
JP4429593B2 (ja) 半導体装置のレイアウト検証方法
US6665846B2 (en) Method and configuration for verifying a layout of an integrated circuit and application thereof for fabricating the integrated circuit
US6892372B2 (en) Wiring layout method of integrated circuit
JP4335563B2 (ja) マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法
JP2003282569A (ja) 半導体集積回路装置及びダミーメタルの挿入方法
US7730442B2 (en) Apparatus for designing circuit and method for designing circuit according to clearance required between wirings therein
JP3588575B2 (ja) マスク設計データ作成方法
JP2005100239A (ja) 自動レイアウト装置、レイアウトモデル生成装置、レイアウトモデル検証装置及びレイアウトモデル
KR100815953B1 (ko) 오프 그리드 방지를 위한 opc 처리방법
JP5061422B2 (ja) パターン補正方法及びパターン補正装置
JP3967327B2 (ja) マスク欠陥検査方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020723

LAPS Cancellation because of no payment of annual fees