JP2001053511A - 高周波用配線基板および接続構造 - Google Patents
高周波用配線基板および接続構造Info
- Publication number
- JP2001053511A JP2001053511A JP11227959A JP22795999A JP2001053511A JP 2001053511 A JP2001053511 A JP 2001053511A JP 11227959 A JP11227959 A JP 11227959A JP 22795999 A JP22795999 A JP 22795999A JP 2001053511 A JP2001053511 A JP 2001053511A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- line
- signal conductor
- connection
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Waveguide Connection Structure (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】信号導体線とグランド層を具備する高周波伝送
線路が設けられた配線基板を外部回路基板と接続するに
際して、５０ＧＨｚ以上の高周波信号を接続部における
反射を低減し高周波信号の伝送損失を低減する。 【解決手段】誘電体基板１表面に形成された信号導体線
２と、信号導体線２と平行して誘電体基板１の内部に形
成されたグランド層３とを有し、３０ＧＨｚ以上の周波
数の信号が伝送される高周波伝送線路Ｘとを具備し、そ
の終端部に他の高周波回路と接続するための接続端子部
Ｙを形成してなり、接続端子部Ｙにおける信号導体線２
両側に一対の接続用グランド導体４を形成し、そのグラ
ンド導体４を一対の貫通導体５によってそれぞれグラン
ド層３と接続するとともに、接続端子部Ｙにおける信号
導体線２の幅を、高周波伝送線路Ｘにおける信号導体線
２の幅より小さくすることにより、接続端子部Ｙのイン
ピーダンスＺ1 が、高周波伝送線路Ｘのインピーダンス
Ｚ0 に対して、１．４Ｚ0 ≦Ｚ1 ≦１．８Ｚ0 を満足す
る。
線路が設けられた配線基板を外部回路基板と接続するに
際して、５０ＧＨｚ以上の高周波信号を接続部における
反射を低減し高周波信号の伝送損失を低減する。 【解決手段】誘電体基板１表面に形成された信号導体線
２と、信号導体線２と平行して誘電体基板１の内部に形
成されたグランド層３とを有し、３０ＧＨｚ以上の周波
数の信号が伝送される高周波伝送線路Ｘとを具備し、そ
の終端部に他の高周波回路と接続するための接続端子部
Ｙを形成してなり、接続端子部Ｙにおける信号導体線２
両側に一対の接続用グランド導体４を形成し、そのグラ
ンド導体４を一対の貫通導体５によってそれぞれグラン
ド層３と接続するとともに、接続端子部Ｙにおける信号
導体線２の幅を、高周波伝送線路Ｘにおける信号導体線
２の幅より小さくすることにより、接続端子部Ｙのイン
ピーダンスＺ1 が、高周波伝送線路Ｘのインピーダンス
Ｚ0 に対して、１．４Ｚ0 ≦Ｚ1 ≦１．８Ｚ0 を満足す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、信号導体線と、誘
電体基板を介してその信号導体線と平行して形成された
グランド層を有する高周波用伝送線路が形成された高周
波用配線基板に関するもので、特に、周波数３０ＧＨｚ
以上のミリ波帯領域の高周波用半導体素子を備えた半導
体素子収納用パッケ−ジあるいは多層配線基板等に好適
な高周波用配線基板およびその接続構造に関するもので
ある。
電体基板を介してその信号導体線と平行して形成された
グランド層を有する高周波用伝送線路が形成された高周
波用配線基板に関するもので、特に、周波数３０ＧＨｚ
以上のミリ波帯領域の高周波用半導体素子を備えた半導
体素子収納用パッケ−ジあるいは多層配線基板等に好適
な高周波用配線基板およびその接続構造に関するもので
ある。
【０００２】
【従来技術】近年、高度情報化時代を迎え、情報伝達に
用いられる電波は１〜３０ＧＨｚのマイクロ波領域か
ら、更に３０〜３００ＧＨｚのミリ波領域の周波数まで
活用することが検討されており、例えば、オフィス内高
速無線データ通信システム（無線ＬＡＮ）のようなミリ
波の電波を用いた応用システムも提案されるようになっ
ている。
用いられる電波は１〜３０ＧＨｚのマイクロ波領域か
ら、更に３０〜３００ＧＨｚのミリ波領域の周波数まで
活用することが検討されており、例えば、オフィス内高
速無線データ通信システム（無線ＬＡＮ）のようなミリ
波の電波を用いた応用システムも提案されるようになっ
ている。
【０００３】かかる応用システム等に用いられる高周波
用半導体素子（以下、単に高周波素子という）を収納あ
るいは搭載するパッケージなどの配線基板には、従来、
高周波信号の伝送損失を小さく抑えるために金属製枠体
にセラミック製の接続用基板を接合したいわゆるメタル
パッケージが用いられている。
用半導体素子（以下、単に高周波素子という）を収納あ
るいは搭載するパッケージなどの配線基板には、従来、
高周波信号の伝送損失を小さく抑えるために金属製枠体
にセラミック製の接続用基板を接合したいわゆるメタル
パッケージが用いられている。
【０００４】図７は、従来のメタルパッケージに高周波
素子を収納して外部回路基板に実装した実装構造を示す
平面図（ａ）とその断面図（ｂ）である。なお図７
（ａ）では蓋体は省略した。
素子を収納して外部回路基板に実装した実装構造を示す
平面図（ａ）とその断面図（ｂ）である。なお図７
（ａ）では蓋体は省略した。
【０００５】図７によれば、金属製の基板３１および蓋
体３２からなるメタルパッケージ３３の一部に、セラミ
ック基板３４に信号導体線３５を形成した接続用基板３
６が取り付けられており、信号導体線３５は、メタルパ
ッケージ３３内に搭載された高周波素子３７とリボンな
どによって電気的に接続されている。そして、メタルパ
ッケージ３３は、ベース基板３８の表面にネジ３９等に
よって固定され、ベース基板３８の表面において、誘電
体基板４０の表面に信号導体線４１が形成された回路基
板４２とは、接続用基板３６の信号導体線３５とリボン
やワイヤ等によって電気的に接続されている。
体３２からなるメタルパッケージ３３の一部に、セラミ
ック基板３４に信号導体線３５を形成した接続用基板３
６が取り付けられており、信号導体線３５は、メタルパ
ッケージ３３内に搭載された高周波素子３７とリボンな
どによって電気的に接続されている。そして、メタルパ
ッケージ３３は、ベース基板３８の表面にネジ３９等に
よって固定され、ベース基板３８の表面において、誘電
体基板４０の表面に信号導体線４１が形成された回路基
板４２とは、接続用基板３６の信号導体線３５とリボン
やワイヤ等によって電気的に接続されている。
【０００６】このようなメタルパッケージにおいては、
その組み立てが複雑であることから、モジュール製造時
の量産性及び低コスト化に問題があった。
その組み立てが複雑であることから、モジュール製造時
の量産性及び低コスト化に問題があった。
【０００７】そこで、このような問題を解消するため
に、誘電体基板内部からスルーホール導体等を用いて信
号導体線をパッケージの裏面に引出してその終端部に接
続端子部を形成し、半田リフローによって他の誘電体基
板の表面に形成された高周波用回路にロウ接して表面実
装することが提案されている。
に、誘電体基板内部からスルーホール導体等を用いて信
号導体線をパッケージの裏面に引出してその終端部に接
続端子部を形成し、半田リフローによって他の誘電体基
板の表面に形成された高周波用回路にロウ接して表面実
装することが提案されている。
【０００８】図８、図９は、このようなスルーホール導
体を用いた高周波用パッケージの概略を説明するための
図である。この図８の概略断面図に示すように、この高
周波用パッケージ５０によれば、誘電体基板５１と蓋体
５２からなるキャビティ内に高周波素子５３が収納され
ており、また、誘電体基板５１の表面には一端が高周波
素子５３とリボンなどにより接続された信号導体線５４
が形成され、また、誘電体基板５１の内部には、図９
（ａ）に示すようなパターンのグランド層５５が形成さ
れている。
体を用いた高周波用パッケージの概略を説明するための
図である。この図８の概略断面図に示すように、この高
周波用パッケージ５０によれば、誘電体基板５１と蓋体
５２からなるキャビティ内に高周波素子５３が収納され
ており、また、誘電体基板５１の表面には一端が高周波
素子５３とリボンなどにより接続された信号導体線５４
が形成され、また、誘電体基板５１の内部には、図９
（ａ）に示すようなパターンのグランド層５５が形成さ
れている。
【０００９】そして、信号導体線５４の他端は、誘電体
基板５１を貫通し、グランド層５５に接触することなく
形成されたスルーホール導体５６によって誘電体基板５
１の裏面に導出され、誘電体基板５１の裏面に形成され
た信号導体線５７と電気的に接続されている。
基板５１を貫通し、グランド層５５に接触することなく
形成されたスルーホール導体５６によって誘電体基板５
１の裏面に導出され、誘電体基板５１の裏面に形成され
た信号導体線５７と電気的に接続されている。
【００１０】誘電体基板５１の裏面においては、図９
（ｂ）に示すように、信号導体線５７の端部の両側に一
対の接続用グランド導体５８が設けられており、このグ
ランド導体５８は、ビアホール導体５９によって誘電体
内部のグランド層５５と電気的に接続されている。
（ｂ）に示すように、信号導体線５７の端部の両側に一
対の接続用グランド導体５８が設けられており、このグ
ランド導体５８は、ビアホール導体５９によって誘電体
内部のグランド層５５と電気的に接続されている。
【００１１】なお、かかる構造において、誘電体基板５
１、信号導体線５７、グランド層５５、一対の接続用グ
ランド導体５８、スルーホール導体５６によって形成さ
れる接続端子部は、接続端子部と高周波伝送線路間の高
周波信号の反射を小さくするために、通常、接続端子部
の信号伝送方向に垂直な断面のインピーダンスが、高周
波伝送線路の信号伝送方向に垂直な断面のインピーダン
スと一致するように設計される。しかし、この場合、後
述する理由により高周波信号の伝送損失が大きく、場合
によっては信号の伝送ができないものであった。
１、信号導体線５７、グランド層５５、一対の接続用グ
ランド導体５８、スルーホール導体５６によって形成さ
れる接続端子部は、接続端子部と高周波伝送線路間の高
周波信号の反射を小さくするために、通常、接続端子部
の信号伝送方向に垂直な断面のインピーダンスが、高周
波伝送線路の信号伝送方向に垂直な断面のインピーダン
スと一致するように設計される。しかし、この場合、後
述する理由により高周波信号の伝送損失が大きく、場合
によっては信号の伝送ができないものであった。
【００１２】一方、このパッケージ５０を実装する外部
回路基板６０においては、図９（ｃ）に示すように、そ
の内部にグランド層（図示せず）が形成されており、そ
の表面には、信号導体線６２が形成され、パッケージ５
０との接続部においては、信号導体線６２の両側に接続
用グランド導体６３が形成されており、この接続用グラ
ンド導体６３はグランド層とビアホール導体６４によっ
てそれぞれ電気的に接続されている。
回路基板６０においては、図９（ｃ）に示すように、そ
の内部にグランド層（図示せず）が形成されており、そ
の表面には、信号導体線６２が形成され、パッケージ５
０との接続部においては、信号導体線６２の両側に接続
用グランド導体６３が形成されており、この接続用グラ
ンド導体６３はグランド層とビアホール導体６４によっ
てそれぞれ電気的に接続されている。
【００１３】そして、上記パッケージ５０は、信号導体
線５７と６２、接続用グランド導体５８と６３同士をそ
れぞれ半田などのロウ材６５によって電気的に接続する
ことにより外部回路基板６０の表面に実装される。
線５７と６２、接続用グランド導体５８と６３同士をそ
れぞれ半田などのロウ材６５によって電気的に接続する
ことにより外部回路基板６０の表面に実装される。
【００１４】かかる図８、図９におけるパッケージ５０
は、図７のメタルパッケージ３３に比較して外部回路基
板との機械的接続と電気的接続をリフロー等で一括して
行うことが可能で、モジュール製造時の量産性向上及び
低コスト化が可能である点で有利である。
は、図７のメタルパッケージ３３に比較して外部回路基
板との機械的接続と電気的接続をリフロー等で一括して
行うことが可能で、モジュール製造時の量産性向上及び
低コスト化が可能である点で有利である。
【００１５】
【発明が解決しようとする課題】しかしながら、上記図
９のパッケージ構造において誘電体基板５１の裏面に形
成された信号導体線５７とその両側に形成された一対の
接続用グランド導体５８を具備する接続端子部の構造に
おいては、その接続部の特性は、伝送信号の周波数が３
ＧＨｚ以下のマイクロ波信号の場合には、良好な伝送特
性を有するものの、伝送信号の周波数が３０ＧＨｚ以上
のミリ波帯域と非常に高い場合には、実装構造において
高周波信号の伝送損失が大きくなったり、場合によって
は、信号の伝送自体が困難になるという場合があった。
９のパッケージ構造において誘電体基板５１の裏面に形
成された信号導体線５７とその両側に形成された一対の
接続用グランド導体５８を具備する接続端子部の構造に
おいては、その接続部の特性は、伝送信号の周波数が３
ＧＨｚ以下のマイクロ波信号の場合には、良好な伝送特
性を有するものの、伝送信号の周波数が３０ＧＨｚ以上
のミリ波帯域と非常に高い場合には、実装構造において
高周波信号の伝送損失が大きくなったり、場合によって
は、信号の伝送自体が困難になるという場合があった。
【００１６】すなわち、高周波伝送線路を伝送する信号
の周波数が３０ＧＨｚ以上と非常に高くなると、波長が
短くなり、高周波信号の構造変化に対する感受性を示す
１／４波長が例えば誘電体基板の厚さのような高周波伝
送線路の構成要素の寸法と近似してくる。そのため、図
８、図９に示したような表面実装構造の接続部におい
て、パッケージ５０側の信号導体線のグランドとの結合
は、この部分の信号伝送方向に垂直な断面のグランドの
みならず、高周波伝送線路のグランド層５５や、外部回
路基板６０のグランド層６１との間にも発生するため、
実際の接続部における（３次元的）インピーダンスは、
信号伝送方向に垂直な断面（２次元的）のインピーダン
スより小さくなってしまう。
の周波数が３０ＧＨｚ以上と非常に高くなると、波長が
短くなり、高周波信号の構造変化に対する感受性を示す
１／４波長が例えば誘電体基板の厚さのような高周波伝
送線路の構成要素の寸法と近似してくる。そのため、図
８、図９に示したような表面実装構造の接続部におい
て、パッケージ５０側の信号導体線のグランドとの結合
は、この部分の信号伝送方向に垂直な断面のグランドの
みならず、高周波伝送線路のグランド層５５や、外部回
路基板６０のグランド層６１との間にも発生するため、
実際の接続部における（３次元的）インピーダンスは、
信号伝送方向に垂直な断面（２次元的）のインピーダン
スより小さくなってしまう。
【００１７】言い換えれば、表面実装構造の接続部のよ
うに高周波伝送線路の構造が変化する部分においては、
信号周波数が高くなると浮遊容量が発生し、従来の考え
方に従って接続部における信号伝送方向に垂直な断面の
インピーダンスを高周波伝送線路のインピーダンスに合
わせてしまうと、実際の高周波信号に対する接続部のイ
ンピーダンスは高周波伝送線路のインピーダンスより小
さくなってしまい、このインピーダンス不整合により信
号が反射して信号の伝送損失が大きくなることがわかっ
た。
うに高周波伝送線路の構造が変化する部分においては、
信号周波数が高くなると浮遊容量が発生し、従来の考え
方に従って接続部における信号伝送方向に垂直な断面の
インピーダンスを高周波伝送線路のインピーダンスに合
わせてしまうと、実際の高周波信号に対する接続部のイ
ンピーダンスは高周波伝送線路のインピーダンスより小
さくなってしまい、このインピーダンス不整合により信
号が反射して信号の伝送損失が大きくなることがわかっ
た。
【００１８】従って、本発明は、誘電体基板に信号導体
線とグランド層を具備する高周波伝送線路が設けられた
高周波用配線基板を外部回路基板と接続するに際して、
上述したような接続部における高周波信号の伝送損失を
低減した高周波用配線基板およびその接続構造を提供す
ることにある。
線とグランド層を具備する高周波伝送線路が設けられた
高周波用配線基板を外部回路基板と接続するに際して、
上述したような接続部における高周波信号の伝送損失を
低減した高周波用配線基板およびその接続構造を提供す
ることにある。
【００１９】
【課題を解決するための手段】本発明者等は、前記課題
に鑑み接続部での高周波信号の特性劣化を発生すること
なく外部回路基板との接続が可能となる配線基板につい
て検討を重ねた結果、高周波伝送線路の終端部にコプレ
ーナ構造の線路を形成し、その信号導体線の線幅を高周
波伝送線路の線幅よりも特定の範囲で狭くするととも
に、高周波伝送線路の接続部における信号伝送方向に垂
直な断面のインピーダンスを高周波伝送線路の信号伝送
方向に垂直な断面のインピーダンスより大きくすること
により、実際の高周波信号に対する接続部のインピーダ
ンスと高周波伝送線路のインピーダンスの整合が可能に
なることを見いだし本発明に至った。
に鑑み接続部での高周波信号の特性劣化を発生すること
なく外部回路基板との接続が可能となる配線基板につい
て検討を重ねた結果、高周波伝送線路の終端部にコプレ
ーナ構造の線路を形成し、その信号導体線の線幅を高周
波伝送線路の線幅よりも特定の範囲で狭くするととも
に、高周波伝送線路の接続部における信号伝送方向に垂
直な断面のインピーダンスを高周波伝送線路の信号伝送
方向に垂直な断面のインピーダンスより大きくすること
により、実際の高周波信号に対する接続部のインピーダ
ンスと高周波伝送線路のインピーダンスの整合が可能に
なることを見いだし本発明に至った。
【００２０】即ち、本発明の高周波用配線基板は、誘電
体基板と、該誘電体基板表面に形成された信号導体線
と、前記信号導体線と平行して前記誘電体基板の内部又
は裏面に形成されたグランド層から形成される高周波伝
送線路を具備するとともに、該高周波伝送線路の終端部
に他の高周波回路と接続するための接続端子部を形成し
てなり、前記接続端子部における前記信号導体線両側の
前記誘電体基板表面に一対の接続用グランド導体を形成
し、該一対の接続用グランド導体を前記誘電体基板を貫
通して形成された一対の貫通導体によってそれぞれ前記
グランド層と接続するとともに、前記接続端子部におけ
る信号導体線の線幅をＷ1 、前記高周波伝送線路の信号
導体線の線幅をＷ0 とした時、０．４Ｗ0 ≦Ｗ1 ≦０．
８Ｗ0 を満足し、且つ前記接続端子部のインピーダンス
をＺ1 、前記高周波伝送線路のインピーダンスをＺ0 と
した時、１．４Ｚ0 ≦Ｚ1 ≦１．８Ｚ0 の関係を満足す
ることを特徴とするものである。
体基板と、該誘電体基板表面に形成された信号導体線
と、前記信号導体線と平行して前記誘電体基板の内部又
は裏面に形成されたグランド層から形成される高周波伝
送線路を具備するとともに、該高周波伝送線路の終端部
に他の高周波回路と接続するための接続端子部を形成し
てなり、前記接続端子部における前記信号導体線両側の
前記誘電体基板表面に一対の接続用グランド導体を形成
し、該一対の接続用グランド導体を前記誘電体基板を貫
通して形成された一対の貫通導体によってそれぞれ前記
グランド層と接続するとともに、前記接続端子部におけ
る信号導体線の線幅をＷ1 、前記高周波伝送線路の信号
導体線の線幅をＷ0 とした時、０．４Ｗ0 ≦Ｗ1 ≦０．
８Ｗ0 を満足し、且つ前記接続端子部のインピーダンス
をＺ1 、前記高周波伝送線路のインピーダンスをＺ0 と
した時、１．４Ｚ0 ≦Ｚ1 ≦１．８Ｚ0 の関係を満足す
ることを特徴とするものである。
【００２１】また、前記グランド層における少なくとも
前記一対の貫通導体間に位置し、かつ前記信号導体線と
対向する領域に非グランド領域を設けることがさらに望
ましい。また、この前記接続端子部は、ロウ材を介して
他の高周波回路と接続される場合に好適である。
前記一対の貫通導体間に位置し、かつ前記信号導体線と
対向する領域に非グランド領域を設けることがさらに望
ましい。また、この前記接続端子部は、ロウ材を介して
他の高周波回路と接続される場合に好適である。
【００２２】また、本発明の高周波用配線基板の接続構
造は、上記接続端子部の構造を具備する２つの高周波用
配線基板における信号導体線同士および一対の接続用グ
ランド導体同士をそれぞれロウ材を介して接続したこと
を特徴とするものである。なお、かかる接続構造におい
ても、前記グランド層における少なくとも前記一対の貫
通導体間に位置し、かつ前記信号導体線と対向する領域
に非グランド領域を設けることがさらに望ましい。
造は、上記接続端子部の構造を具備する２つの高周波用
配線基板における信号導体線同士および一対の接続用グ
ランド導体同士をそれぞれロウ材を介して接続したこと
を特徴とするものである。なお、かかる接続構造におい
ても、前記グランド層における少なくとも前記一対の貫
通導体間に位置し、かつ前記信号導体線と対向する領域
に非グランド領域を設けることがさらに望ましい。
【００２３】また、上記の高周波用配線基板およびその
接続構造は、伝送される信号周波数が３０ＧＨｚ以上、
特に４０ＧＨｚ以上、さらには５０ＧＨｚ以上である場
合において特に有効である。
接続構造は、伝送される信号周波数が３０ＧＨｚ以上、
特に４０ＧＨｚ以上、さらには５０ＧＨｚ以上である場
合において特に有効である。
【００２４】
【作用】本発明によれば、上記のように誘電体基板と、
その表面に形成された信号導体線と、前記誘電体基板の
内部あるいは裏面に前記信号導体線と平行に形成された
グランド層とからなる高周波伝送線路の終端部に形成さ
れた接続端子部において、前記信号導体線の端部の両側
に一対の接続用グランド導体を形成するとともに、前記
接続端子部における信号導体線の線幅を前記高周波伝送
線路の信号導体線の線幅よりも所定の割合で小さくし、
且つ前記接続端子部のインピーダンスを前記高周波伝送
線路のインピーダンスよりも所定の割合で大きくするこ
とにより、実際の高周波信号に対する接続端子部のイン
ピーダンスと高周波伝送線路のインピーダンスとを整合
させることができ、その結果、接続端子部における高周
波信号の反射が低減され、高周波信号の良好な伝送が可
能となり、他の外部回路との接続部においても高周波信
号の反射が低減され、高周波信号の良好な伝送、伝達が
可能となる。
その表面に形成された信号導体線と、前記誘電体基板の
内部あるいは裏面に前記信号導体線と平行に形成された
グランド層とからなる高周波伝送線路の終端部に形成さ
れた接続端子部において、前記信号導体線の端部の両側
に一対の接続用グランド導体を形成するとともに、前記
接続端子部における信号導体線の線幅を前記高周波伝送
線路の信号導体線の線幅よりも所定の割合で小さくし、
且つ前記接続端子部のインピーダンスを前記高周波伝送
線路のインピーダンスよりも所定の割合で大きくするこ
とにより、実際の高周波信号に対する接続端子部のイン
ピーダンスと高周波伝送線路のインピーダンスとを整合
させることができ、その結果、接続端子部における高周
波信号の反射が低減され、高周波信号の良好な伝送が可
能となり、他の外部回路との接続部においても高周波信
号の反射が低減され、高周波信号の良好な伝送、伝達が
可能となる。
【００２５】また、配線基板の接続端子部を信号導体線
の両側に一対の接続用グランド導体を形成したコプレー
ナ線路によって構成しているために、他の外部回路との
接続をコプレーナ線路同士の接続により構成することか
らも高周波信号の反射を低減することができる。
の両側に一対の接続用グランド導体を形成したコプレー
ナ線路によって構成しているために、他の外部回路との
接続をコプレーナ線路同士の接続により構成することか
らも高周波信号の反射を低減することができる。
【００２６】さらに、接続端子部の信号導体線の線幅を
接続端子部以外の高周波伝送線路部の信号導体線の線幅
より小さくすることにより、インピーダンスを高める作
用をなすとともに、信号導体線とグランド層との結合を
小さくし、相対的に信号導体線と接続用グランド導体と
の結合を強めて、よりコプレーナ線路の電磁界に近い分
布に変換することが可能になり、電磁界分布の変化によ
る信号の反射を低減できる。
接続端子部以外の高周波伝送線路部の信号導体線の線幅
より小さくすることにより、インピーダンスを高める作
用をなすとともに、信号導体線とグランド層との結合を
小さくし、相対的に信号導体線と接続用グランド導体と
の結合を強めて、よりコプレーナ線路の電磁界に近い分
布に変換することが可能になり、電磁界分布の変化によ
る信号の反射を低減できる。
【００２７】また、同様の理由により、配線基板の接続
端子部の少なくとも前記一対の貫通導体間に位置し、か
つ信号導体線に対向するグランド層を非グランド領域と
することによってもインピーダンスを高めることができ
るとともに、接続端子部の電磁界分布をコプレーナ線路
の電磁界に近い分布に変換することが可能となるために
信号の反射を低減し、高周波信号の低損失な伝送を可能
にするのに有効である。
端子部の少なくとも前記一対の貫通導体間に位置し、か
つ信号導体線に対向するグランド層を非グランド領域と
することによってもインピーダンスを高めることができ
るとともに、接続端子部の電磁界分布をコプレーナ線路
の電磁界に近い分布に変換することが可能となるために
信号の反射を低減し、高周波信号の低損失な伝送を可能
にするのに有効である。
【００２８】
【発明の実施の形態】本発明の配線基板を図面に基づき
詳述する。図１は、本発明の高周波用配線基板の一例を
説明するためのものであり、（ａ）は誘電体基板表面の
接続端子部付近の平面図および（ｂ）はその概略断面図
である。図１の配線基板Ａによれば、誘電体基板１の表
面に信号導体線２が形成され、また、誘電体基板１の内
部には、信号導体線２と平行にグランド層３が形成され
ており、かかる信号導体線２およびグランド層３によっ
てマイクロストリップ線路構造の高周波伝送線路Ｘが形
成されている。そして、高周波伝送線路Ｘの終端部に
は、外部回路と接続するための接続端子部Ｙが形成され
ている。
詳述する。図１は、本発明の高周波用配線基板の一例を
説明するためのものであり、（ａ）は誘電体基板表面の
接続端子部付近の平面図および（ｂ）はその概略断面図
である。図１の配線基板Ａによれば、誘電体基板１の表
面に信号導体線２が形成され、また、誘電体基板１の内
部には、信号導体線２と平行にグランド層３が形成され
ており、かかる信号導体線２およびグランド層３によっ
てマイクロストリップ線路構造の高周波伝送線路Ｘが形
成されている。そして、高周波伝送線路Ｘの終端部に
は、外部回路と接続するための接続端子部Ｙが形成され
ている。
【００２９】誘電体基板１は、アルミナセラミックス、
ムライトセラミックス、窒化アルミニウムセラミック
ス、窒化ケイ素セラミックス、炭化珪素セラミックス、
ガラスセラミックスなどのセラミックス系や、エポキシ
樹脂やフッ素樹脂などの有機樹脂系などの誘電率２〜１
５、望ましくは４〜１２の誘電体材料によって構成され
る。
ムライトセラミックス、窒化アルミニウムセラミック
ス、窒化ケイ素セラミックス、炭化珪素セラミックス、
ガラスセラミックスなどのセラミックス系や、エポキシ
樹脂やフッ素樹脂などの有機樹脂系などの誘電率２〜１
５、望ましくは４〜１２の誘電体材料によって構成され
る。
【００３０】本発明によれば、接続端子部Ｙにおいて、
信号導体線２終端部の両側の誘電体基板１表面には円形
または三角形、四角形等の多角形形状の一対の接続用グ
ランド導体４が設けられており、接続用グランド導体４
は、ビアホール導体、キャスタレーション、オープンホ
ール等の貫通導体５、５を介してそれぞれグランド層３
と電気的に接続されている。
信号導体線２終端部の両側の誘電体基板１表面には円形
または三角形、四角形等の多角形形状の一対の接続用グ
ランド導体４が設けられており、接続用グランド導体４
は、ビアホール導体、キャスタレーション、オープンホ
ール等の貫通導体５、５を介してそれぞれグランド層３
と電気的に接続されている。
【００３１】本発明によれば、接続端子部Ｙにおける信
号伝送方向に垂直な断面のインピーダンスをＺ1 、高周
波伝送線路Ｘの信号伝送方向に垂直な断面のインピーダ
ンスをＺ0 とした時、１．４Ｚ0 ≦Ｚ1 ≦１．８Ｚ0 、
特に１．６Ｚ0 ≦Ｚ1 ≦１．７Ｚ0 の関係を満足するこ
とが重要である。
号伝送方向に垂直な断面のインピーダンスをＺ1 、高周
波伝送線路Ｘの信号伝送方向に垂直な断面のインピーダ
ンスをＺ0 とした時、１．４Ｚ0 ≦Ｚ1 ≦１．８Ｚ0 、
特に１．６Ｚ0 ≦Ｚ1 ≦１．７Ｚ0 の関係を満足するこ
とが重要である。
【００３２】これによって、配線基板Ａを他の高周波回
路を有する外部回路基板等に表面実装した場合に、外部
回路基板との接続部における高周波信号に対する実際の
インピーダンスが高周波伝送線路のインピーダンスと整
合されるため、インピーダンス不整合による信号の反射
が低減され、３０ＧＨｚ以上の高周波信号を通過伝送す
ることが可能となる。
路を有する外部回路基板等に表面実装した場合に、外部
回路基板との接続部における高周波信号に対する実際の
インピーダンスが高周波伝送線路のインピーダンスと整
合されるため、インピーダンス不整合による信号の反射
が低減され、３０ＧＨｚ以上の高周波信号を通過伝送す
ることが可能となる。
【００３３】なお、前記Ｚ0 、Ｚ1 との関係を上記のよ
うに定めたのは、Ｚ1 ＜１．４Ｚ0およびＺ1 ＞１．８
Ｚ0 では、いずれの場合もインピーダンスの整合を図る
ことが難しくためである。
うに定めたのは、Ｚ1 ＜１．４Ｚ0およびＺ1 ＞１．８
Ｚ0 では、いずれの場合もインピーダンスの整合を図る
ことが難しくためである。
【００３４】接続端子部Ｙのインピーダンスを上記の関
係を満足するように定めるには、接続端子部Ｙにおい
て、信号導体線２の線幅を高周波伝送線路の信号導体線
２の線幅より小さくする、具体的には、高周波伝送線路
Ｘの信号導体線２の幅をＷ0 、接続端子部Ｙの信号導体
線２の幅をＷ1 とした時、０．４Ｗ0 ≦Ｗ1 ≦０．８Ｗ
0 、特に０．４５Ｗ0 ≦Ｗ1 ≦０．７Ｗ0 を満足するこ
とが重要である。
係を満足するように定めるには、接続端子部Ｙにおい
て、信号導体線２の線幅を高周波伝送線路の信号導体線
２の線幅より小さくする、具体的には、高周波伝送線路
Ｘの信号導体線２の幅をＷ0 、接続端子部Ｙの信号導体
線２の幅をＷ1 とした時、０．４Ｗ0 ≦Ｗ1 ≦０．８Ｗ
0 、特に０．４５Ｗ0 ≦Ｗ1 ≦０．７Ｗ0 を満足するこ
とが重要である。
【００３５】このように、接続端子部Ｙにおける信号導
体線２の線幅を高周波伝送線路Ｘの信号導体線２の線幅
より小さくすることにより、接続端子部Ｙでの信号導体
線２とグランド層３との結合を小さくして、断面のイン
ピーダンスを大きくするとともに、信号の電磁界分布を
マイクロストリップ線路の電磁界に近い分布からコプレ
ーナ線路の電磁界に近い分布に変更することが可能にな
り、接続部での電磁界分布の変化による信号の反射を低
減することができる。
体線２の線幅を高周波伝送線路Ｘの信号導体線２の線幅
より小さくすることにより、接続端子部Ｙでの信号導体
線２とグランド層３との結合を小さくして、断面のイン
ピーダンスを大きくするとともに、信号の電磁界分布を
マイクロストリップ線路の電磁界に近い分布からコプレ
ーナ線路の電磁界に近い分布に変更することが可能にな
り、接続部での電磁界分布の変化による信号の反射を低
減することができる。
【００３６】また、インピーダンスを高める手法とし
て、配線基板の接続端子部Ｙにおいて、前記グランド層
における少なくとも前記一対の貫通導体５、５間に位置
し、かつ信号導体線２に対向する領域Ｚ、言い換えれ
ば、平面的に見て、一対の貫通導体５、５を結ぶ線分領
域と信号導体線２との重なる領域Ｚを非グランド領域と
することも有効である。
て、配線基板の接続端子部Ｙにおいて、前記グランド層
における少なくとも前記一対の貫通導体５、５間に位置
し、かつ信号導体線２に対向する領域Ｚ、言い換えれ
ば、平面的に見て、一対の貫通導体５、５を結ぶ線分領
域と信号導体線２との重なる領域Ｚを非グランド領域と
することも有効である。
【００３７】この非グランド領域６は、前記領域Ｚを含
んでいればよく、前記領域Ｚのみを非グランド領域６と
することのみならず、例えば、図２（ａ）に示すよう
に、前記領域Ｚに加え、前記領域Ｚからグランド層３の
端面までの領域を非グランド領域６とすることによっ
て、さらに伝送損失を低減することができる。
んでいればよく、前記領域Ｚのみを非グランド領域６と
することのみならず、例えば、図２（ａ）に示すよう
に、前記領域Ｚに加え、前記領域Ｚからグランド層３の
端面までの領域を非グランド領域６とすることによっ
て、さらに伝送損失を低減することができる。
【００３８】また、図２（ｂ）に示すように、非グラン
ド領域６を、前記領域Ｚを含み、前記信号導体線２の終
端部に向けて、連続的にあるいは段階的に徐々に広がる
ように形成することが望ましい。このように、非グラン
ド領域６を略Ｖ字状に形成することにより、配線基板の
高周波伝送線路部から接続端子部までの電磁界分布の変
化をスムーズにして、信号の反射を低減できる。
ド領域６を、前記領域Ｚを含み、前記信号導体線２の終
端部に向けて、連続的にあるいは段階的に徐々に広がる
ように形成することが望ましい。このように、非グラン
ド領域６を略Ｖ字状に形成することにより、配線基板の
高周波伝送線路部から接続端子部までの電磁界分布の変
化をスムーズにして、信号の反射を低減できる。
【００３９】さらに、図２（ｃ）に示すように、非グラ
ンド領域６をグランド層３の貫通導体５、５に挟まれた
領域のみならず、貫通導体５、５の外側の領域を前記信
号導体線の終端部に向けて、連続的にあるいは段階的に
徐々に広がるように形成し、言わばＷ状に形成すること
により、さらに電磁界分布の変化をスムーズにして、反
射を低減できる。
ンド領域６をグランド層３の貫通導体５、５に挟まれた
領域のみならず、貫通導体５、５の外側の領域を前記信
号導体線の終端部に向けて、連続的にあるいは段階的に
徐々に広がるように形成し、言わばＷ状に形成すること
により、さらに電磁界分布の変化をスムーズにして、反
射を低減できる。
【００４０】次に、本発明の配線基板の接続構造の一例
として、高周波素子を搭載したパッケージを高周波回路
を有する外部回路基板に実装した場合の接続構造につい
て説明する。図３のパッケージ７は、概略断面図に示す
ように、誘電体基板８と蓋体９からなるキャビティ内に
高周波素子１０が収納されており、また、誘電体基板８
の高周波素子１０搭載面側の表面には図４の蓋体９を除
いた平面図（ａ）に示すように、一端が高周波素子１０
とリボンなどにより接続された入力用および出力用の２
つの信号導体線１１が形成されている。
として、高周波素子を搭載したパッケージを高周波回路
を有する外部回路基板に実装した場合の接続構造につい
て説明する。図３のパッケージ７は、概略断面図に示す
ように、誘電体基板８と蓋体９からなるキャビティ内に
高周波素子１０が収納されており、また、誘電体基板８
の高周波素子１０搭載面側の表面には図４の蓋体９を除
いた平面図（ａ）に示すように、一端が高周波素子１０
とリボンなどにより接続された入力用および出力用の２
つの信号導体線１１が形成されている。
【００４１】また、誘電体基板８の内部には、図４
（ｂ）のパターン図に示すように、図２（ｃ）で説明し
たのと同様の端部がＷ状のグランド層１２が形成されて
いる。この信号導体線１１とグランド層１２によってマ
イクロストリップ線路構造の高周波伝送線路を形成して
いる。そして、信号導体線１１の高周波素子１０と接続
された一端とは反対側の他端は、誘電体基板８を貫通
し、グランド層１２に接触することなく形成されたスル
ーホール導体１３によって誘電体基板８の反対側表面に
導出され、誘電体基板８の反対側表面に形成された信号
導体線１４と電気的に接続されている。また、信号導体
線１４とグランド層１２とはマイクロストリップ線路構
造の高周波伝送線路Ｘを形成している。
（ｂ）のパターン図に示すように、図２（ｃ）で説明し
たのと同様の端部がＷ状のグランド層１２が形成されて
いる。この信号導体線１１とグランド層１２によってマ
イクロストリップ線路構造の高周波伝送線路を形成して
いる。そして、信号導体線１１の高周波素子１０と接続
された一端とは反対側の他端は、誘電体基板８を貫通
し、グランド層１２に接触することなく形成されたスル
ーホール導体１３によって誘電体基板８の反対側表面に
導出され、誘電体基板８の反対側表面に形成された信号
導体線１４と電気的に接続されている。また、信号導体
線１４とグランド層１２とはマイクロストリップ線路構
造の高周波伝送線路Ｘを形成している。
【００４２】誘電体基板８の反対側表面においては、図
４（ｃ）の平面図に示すように、入力用および出力用の
２つの信号導体線１４が形成されており、それぞれの信
号導体線１４の終端部の両側には一対の接続用グランド
導体１５が設けられて接続端子部Ｙが形成されており、
接続用グランド導体１５は、貫通導体１６を介して誘電
体基板８内部のグランド層１２と電気的に接続されてい
る。
４（ｃ）の平面図に示すように、入力用および出力用の
２つの信号導体線１４が形成されており、それぞれの信
号導体線１４の終端部の両側には一対の接続用グランド
導体１５が設けられて接続端子部Ｙが形成されており、
接続用グランド導体１５は、貫通導体１６を介して誘電
体基板８内部のグランド層１２と電気的に接続されてい
る。
【００４３】そして、かかるパッケージ７においては、
図１、図２で説明したように、接続端子部Ｙにおいて信
号導体線１４の線幅Ｗ1 は高周波伝送線路Ｘの線幅Ｗ0
よりも前記の関係を満足するように細く形成されてお
り、また、接続端子部Ｙにおける信号伝送方向に垂直な
断面のインピーダンスＺ1 が高周波伝送線路Ｘの信号伝
送方向に垂直な断面のインピーダンスＺ0 に対して、
１．４Ｚ0 ≦Ｚ1 ≦１．８Ｚ0 となるように設定してあ
る。
図１、図２で説明したように、接続端子部Ｙにおいて信
号導体線１４の線幅Ｗ1 は高周波伝送線路Ｘの線幅Ｗ0
よりも前記の関係を満足するように細く形成されてお
り、また、接続端子部Ｙにおける信号伝送方向に垂直な
断面のインピーダンスＺ1 が高周波伝送線路Ｘの信号伝
送方向に垂直な断面のインピーダンスＺ0 に対して、
１．４Ｚ0 ≦Ｚ1 ≦１．８Ｚ0 となるように設定してあ
る。
【００４４】一方、パッケージ７を実装する外部回路基
板１８は、入力用、出力用としてそれぞれ個別の外部回
路基板１８’、１８’’を有し、外部回路基板１８’、
１８’’表面の平面図である図５（ａ）に示されるよう
に、それらの表面には、前述のパッケージ７に対して入
出力するための２つの信号導体線１９が形成され、また
外部回路基板１８’、１８’’の内部にはグランド層２
０が形成されており、信号導体線１９とともにマイクロ
ストリップ線路を形成している。このグランド層２０
は、図５（ｂ）に示すように、接続端子部において図４
（ｂ）と同様の理由からグランド層２０の端部がＷ状に
形成されている。
板１８は、入力用、出力用としてそれぞれ個別の外部回
路基板１８’、１８’’を有し、外部回路基板１８’、
１８’’表面の平面図である図５（ａ）に示されるよう
に、それらの表面には、前述のパッケージ７に対して入
出力するための２つの信号導体線１９が形成され、また
外部回路基板１８’、１８’’の内部にはグランド層２
０が形成されており、信号導体線１９とともにマイクロ
ストリップ線路を形成している。このグランド層２０
は、図５（ｂ）に示すように、接続端子部において図４
（ｂ）と同様の理由からグランド層２０の端部がＷ状に
形成されている。
【００４５】そして、入力用および出力用の各信号導体
線１９の終端部には、それぞれ接続端子部が形成されて
おり、この接続端子部において各信号導体線１９の両側
には、パッケージ７の接続端子部Ｙと全く同様に一対の
接続用グランド導体２１が形成されており、接続用グラ
ンド導体２１はそれぞれグランド層２０と貫通導体２２
によって電気的に接続されている。
線１９の終端部には、それぞれ接続端子部が形成されて
おり、この接続端子部において各信号導体線１９の両側
には、パッケージ７の接続端子部Ｙと全く同様に一対の
接続用グランド導体２１が形成されており、接続用グラ
ンド導体２１はそれぞれグランド層２０と貫通導体２２
によって電気的に接続されている。
【００４６】また、接続端子部の信号導体線１９の線幅
Ｗ1 はそれ以外の高周波伝送線路における信号導体線１
９の線幅Ｗ0 よりも狭く形成されており、このＷ1 、Ｗ
0 は、０．４Ｗ0 ≦Ｗ1 ≦０．８Ｗ0 を満足するように
構成されている。
Ｗ1 はそれ以外の高周波伝送線路における信号導体線１
９の線幅Ｗ0 よりも狭く形成されており、このＷ1 、Ｗ
0 は、０．４Ｗ0 ≦Ｗ1 ≦０．８Ｗ0 を満足するように
構成されている。
【００４７】そして、外部回路基板１８においても図１
乃至図３で説明したものと同様な接続端子構造からな
り、すなわち接続端子部Ｙの信号伝送方向に垂直な断面
のインピーダンスＺ1 が高周波伝送線路Ｘの信号伝送方
向に垂直な断面のインピーダンスＺ0 に対して、１．４
Ｚ0 ≦Ｚ1 ≦１．８Ｚ0 となるように設定してある。
乃至図３で説明したものと同様な接続端子構造からな
り、すなわち接続端子部Ｙの信号伝送方向に垂直な断面
のインピーダンスＺ1 が高周波伝送線路Ｘの信号伝送方
向に垂直な断面のインピーダンスＺ0 に対して、１．４
Ｚ0 ≦Ｚ1 ≦１．８Ｚ0 となるように設定してある。
【００４８】そして、パッケージ７は、図３に示すよう
に、外部回路基板１８’、１８’’に対して、各信号導
体線１４、１９同士、接続用グランド導体１５、２１同
士を当接し、半田リフローなどによって半田等のロウ材
２４によってパッケージ７の信号導体線１４と外部回路
基板１８’、１８’’の信号導体線１９と、また、パッ
ケージ７の接続用グランド導体１５と外部回路基板１
８’、１８’’の接続用グランド導体２１同士をそれぞ
れ電気的に接続することにより、パッケージ７を外部回
路基板１８’、１８’’に表面実装される。なお、前記
信号導体１４、１９間、接続用グランド導体１５、２１
間は、ロウ材よりも高い融点を有するバンプやボール状
の端子を介してロウ材によって接合固定することも可能
である。
に、外部回路基板１８’、１８’’に対して、各信号導
体線１４、１９同士、接続用グランド導体１５、２１同
士を当接し、半田リフローなどによって半田等のロウ材
２４によってパッケージ７の信号導体線１４と外部回路
基板１８’、１８’’の信号導体線１９と、また、パッ
ケージ７の接続用グランド導体１５と外部回路基板１
８’、１８’’の接続用グランド導体２１同士をそれぞ
れ電気的に接続することにより、パッケージ７を外部回
路基板１８’、１８’’に表面実装される。なお、前記
信号導体１４、１９間、接続用グランド導体１５、２１
間は、ロウ材よりも高い融点を有するバンプやボール状
の端子を介してロウ材によって接合固定することも可能
である。
【００４９】かかる実装構造によれば、パッケージ７と
外部回路基板１８’、１８’’の互いの接続端子部にお
いて、上述したインピーダンス不整合による反射を抑制
でき、伝送損失を低減した実装構造を提供できる。
外部回路基板１８’、１８’’の互いの接続端子部にお
いて、上述したインピーダンス不整合による反射を抑制
でき、伝送損失を低減した実装構造を提供できる。
【００５０】上記図５（ａ）（ｂ）の外部回路基板は、
１つの外部回路基板１８’，１８’’の表面にそれぞれ
入力用および出力用の接続端子部が形成されたものであ
るが、入力用の接続端子部および出力用の接続端子部
は、図５（ｃ）に示すように、１つの外部回路基板１８
に形成されていてもよいが、その場合、入力側および出
力側の接続端子部の間に、凹部ｂや貫通孔を設け、接続
端子部Ｙの近傍に誘電体基板端面ａを形成することが望
ましい。
１つの外部回路基板１８’，１８’’の表面にそれぞれ
入力用および出力用の接続端子部が形成されたものであ
るが、入力用の接続端子部および出力用の接続端子部
は、図５（ｃ）に示すように、１つの外部回路基板１８
に形成されていてもよいが、その場合、入力側および出
力側の接続端子部の間に、凹部ｂや貫通孔を設け、接続
端子部Ｙの近傍に誘電体基板端面ａを形成することが望
ましい。
【００５１】なお、図４のパッケージ７において、高周
波素子１０搭載側の信号導体線１１とその反対側表面の
信号導体線１４との接続は、スルーホール導体１３によ
るものであるが、信号導体線１１と信号導体線１４との
接続は、これに限定されるものではなく、例えば、グラ
ンド層１２にスロット孔（スロット線路）を形成し、こ
のスロット孔を介して各信号導体線１１、１４の端部を
対峙させることにより、両導体を電磁的に接続すること
も可能である。
波素子１０搭載側の信号導体線１１とその反対側表面の
信号導体線１４との接続は、スルーホール導体１３によ
るものであるが、信号導体線１１と信号導体線１４との
接続は、これに限定されるものではなく、例えば、グラ
ンド層１２にスロット孔（スロット線路）を形成し、こ
のスロット孔を介して各信号導体線１１、１４の端部を
対峙させることにより、両導体を電磁的に接続すること
も可能である。
【００５２】また、本発明における接続端子部の構造
は、少なくとも信号導体線とグランド層を具備するもの
であれば、あらゆる高周波伝送線路に対して適用でき、
図１乃至図５に示したようなマイクロストリップ線路の
みならず、グランド付きコプレーナ線路に対しても適用
することができる。
は、少なくとも信号導体線とグランド層を具備するもの
であれば、あらゆる高周波伝送線路に対して適用でき、
図１乃至図５に示したようなマイクロストリップ線路の
みならず、グランド付きコプレーナ線路に対しても適用
することができる。
【００５３】本発明の高周波用配線基板およびその実装
構造は、高周波用伝送線路に伝送される高周波信号の周
波数が３０ＧＨｚ以上、特に４０ＧＨｚ以上、さらには
５０ＧＨｚ以上の信号を伝送する場合において、特に有
効的である。
構造は、高周波用伝送線路に伝送される高周波信号の周
波数が３０ＧＨｚ以上、特に４０ＧＨｚ以上、さらには
５０ＧＨｚ以上の信号を伝送する場合において、特に有
効的である。
【００５４】
【実施例】本発明の高周波用配線基板の外部回路基板へ
の表面実装後の伝送特性を測定した。測定に用いた評価
用配線基板の構造を図６に示した。この評価用配線基板
２４によれば、図６（ａ）に示すように、誘電体基板２
５の実装面側表面に、２つの終端部を有する線幅０．１
６ｍｍの信号導体線２６を、誘電体基板２５内部にグラ
ンド層２８を形成してマイクロストリップ線路からなる
高周波伝送線路を形成した。そして、信号導体線２６の
各終端部の両側に、それぞれ一対の直径０．１６ｍｍφ
の接続用グランド導体２７を形成し、接続用グランド導
体２７とグランド層２８とを０．１０ｍｍφの貫通導体
２９によって電気的に接続し接続端子部Ｙを形成した。
の表面実装後の伝送特性を測定した。測定に用いた評価
用配線基板の構造を図６に示した。この評価用配線基板
２４によれば、図６（ａ）に示すように、誘電体基板２
５の実装面側表面に、２つの終端部を有する線幅０．１
６ｍｍの信号導体線２６を、誘電体基板２５内部にグラ
ンド層２８を形成してマイクロストリップ線路からなる
高周波伝送線路を形成した。そして、信号導体線２６の
各終端部の両側に、それぞれ一対の直径０．１６ｍｍφ
の接続用グランド導体２７を形成し、接続用グランド導
体２７とグランド層２８とを０．１０ｍｍφの貫通導体
２９によって電気的に接続し接続端子部Ｙを形成した。
【００５５】接続端子部Ｙにおける信号導体線２６の線
幅Ｗ1 が異なる数種のサンプルを用意し、試料Ｎｏ．１
〜７については、グランド層２８の接続端子部と対向す
る部分に、図６（ｂ）に示すような、略Ｗ字状の端部形
状を有する非グランド領域３０を形成し、試料Ｎo.８、
９については、非グランド領域を全く形成せずに配線基
板を作成した。
幅Ｗ1 が異なる数種のサンプルを用意し、試料Ｎｏ．１
〜７については、グランド層２８の接続端子部と対向す
る部分に、図６（ｂ）に示すような、略Ｗ字状の端部形
状を有する非グランド領域３０を形成し、試料Ｎo.８、
９については、非グランド領域を全く形成せずに配線基
板を作成した。
【００５６】この評価用配線基板２４を図５（ａ）
（ｂ）に示したような全く同様の接続端子部パターンを
表面に有する外部回路基板１８’、１８’’に半田を介
して接続、実装した。この評価用配線基板２４を表面実
装した外部回路基板１８’、１８’’に対して、外部回
路基板の一方の接続端子部から評価用配線基板２４を経
由して他方の接続端子部までの５０ＧＨｚにおける伝送
特性として信号の挿入損失Ｓ２１を測定した。なお、評
価用配線基板と外部回路基板は、比誘電率８．９のアル
ミナ基板（誘電体基板中の５０ＧＨｚの信号波長２ｍ
ｍ）を用い、信号導体線、グランド層、接続用グランド
導体、貫通導体は、いずれもタングステンメタライズに
よって同時焼成により形成し、表面に露出している信号
導体線、接続グランド導体の表面には金メッキを施し
た。
（ｂ）に示したような全く同様の接続端子部パターンを
表面に有する外部回路基板１８’、１８’’に半田を介
して接続、実装した。この評価用配線基板２４を表面実
装した外部回路基板１８’、１８’’に対して、外部回
路基板の一方の接続端子部から評価用配線基板２４を経
由して他方の接続端子部までの５０ＧＨｚにおける伝送
特性として信号の挿入損失Ｓ２１を測定した。なお、評
価用配線基板と外部回路基板は、比誘電率８．９のアル
ミナ基板（誘電体基板中の５０ＧＨｚの信号波長２ｍ
ｍ）を用い、信号導体線、グランド層、接続用グランド
導体、貫通導体は、いずれもタングステンメタライズに
よって同時焼成により形成し、表面に露出している信号
導体線、接続グランド導体の表面には金メッキを施し
た。
【００５７】なお、表１には、市販の電磁界シミュレー
タＨＦＳＳ（ＨＰ社製、バージョン５．３）を用いて計
算した５０ＧＨｚにおける図６（ａ）の高周波伝送線路
の信号伝送方向に垂直な断面のインピーダンスＺ0 、接
続端子部の信号伝送方向に垂直な断面のインピーダンス
Ｚ1 、実装後の接続部の信号伝送方向に垂直な断面に対
するインピーダンスＺ2 をシミュレーションにより求
め、Ｚ1 ／Ｚ0 、Ｚ2 ／Ｚ0 を表１に示した。
タＨＦＳＳ（ＨＰ社製、バージョン５．３）を用いて計
算した５０ＧＨｚにおける図６（ａ）の高周波伝送線路
の信号伝送方向に垂直な断面のインピーダンスＺ0 、接
続端子部の信号伝送方向に垂直な断面のインピーダンス
Ｚ1 、実装後の接続部の信号伝送方向に垂直な断面に対
するインピーダンスＺ2 をシミュレーションにより求
め、Ｚ1 ／Ｚ0 、Ｚ2 ／Ｚ0 を表１に示した。
【００５８】
【表１】
【００５９】表１の結果から明らかなように、接続端子
部の信号伝送方向に垂直な断面のインピーダンスＺ1 が
高周波伝送線路の信号伝送方向に垂直な断面のインピー
ダンスＺ0 に対し１．４Ｚ0 より小さい試料Ｎo.１、２
と、Ｚ1 が１．８Ｚ0 より大きい試料Ｎo.７では、実装
後の挿入損失が大きいものであった。
部の信号伝送方向に垂直な断面のインピーダンスＺ1 が
高周波伝送線路の信号伝送方向に垂直な断面のインピー
ダンスＺ0 に対し１．４Ｚ0 より小さい試料Ｎo.１、２
と、Ｚ1 が１．８Ｚ0 より大きい試料Ｎo.７では、実装
後の挿入損失が大きいものであった。
【００６０】これに対し、本発明の範囲内である試料Ｎ
o.３〜６、８，９は、挿入損失が低減できることがわか
った。また、試料Ｎo.４、５、８、９の比較から、非グ
ランド領域を設けた場合、インピーダンスを高めること
ができ、それによってさらに挿入損失を低減できること
がわかった。
o.３〜６、８，９は、挿入損失が低減できることがわか
った。また、試料Ｎo.４、５、８、９の比較から、非グ
ランド領域を設けた場合、インピーダンスを高めること
ができ、それによってさらに挿入損失を低減できること
がわかった。
【００６１】このように、従来の高周波回路設計のよう
に、接続端子部断面のインピーダンスＺ1 と高周波伝送
線路断面のインピーダンスＺ0 を整合させず、また実装
後の接続部断面のインピーダンスＺ2 を高周波伝送線路
断面のインピーダンスＺ0 に整合させずに、実装前の配
線基板の接続端子部の信号伝送方向に垂直な断面のイン
ピーダンスＺ1 を高周波伝送線路の信号伝送方向に垂直
な断面のインピーダンスＺ0 に対して、１．４Ｚ0 ≦Ｚ
1 ≦１．８Ｚ0 の関係を満足するように設定することに
よって実装後の伝送損失が低減されることがわかる。
に、接続端子部断面のインピーダンスＺ1 と高周波伝送
線路断面のインピーダンスＺ0 を整合させず、また実装
後の接続部断面のインピーダンスＺ2 を高周波伝送線路
断面のインピーダンスＺ0 に整合させずに、実装前の配
線基板の接続端子部の信号伝送方向に垂直な断面のイン
ピーダンスＺ1 を高周波伝送線路の信号伝送方向に垂直
な断面のインピーダンスＺ0 に対して、１．４Ｚ0 ≦Ｚ
1 ≦１．８Ｚ0 の関係を満足するように設定することに
よって実装後の伝送損失が低減されることがわかる。
【００６２】
【発明の効果】以上詳述した通り、本発明によれば、誘
電体基板表面に信号導体線と、誘電体基板の内部あるい
は裏面にグランド層を具備する高周波用配線基板におい
て、接続端子部の信号導体線の両側に接続用グランド導
体を形成し、接続用グランド導体とグランド層を貫通導
体で接続し、その信号導体線の線幅を高周波伝送線路の
線幅よりも特定の範囲で狭くするとともに、高周波伝送
線路の接続部における信号伝送方向に垂直な断面のイン
ピーダンスを高周波伝送線路の信号伝送方向に垂直な断
面のインピーダンスより大きくすることにより、周波数
３０ＧＨｚ以上の信号を伝送させる場合においても、実
際の高周波信号に対する接続部のインピーダンスと高周
波伝送線路のインピーダンスとを整合させることがで
き、外部回路との接続部における高周波信号の伝送損失
を低減できる。
電体基板表面に信号導体線と、誘電体基板の内部あるい
は裏面にグランド層を具備する高周波用配線基板におい
て、接続端子部の信号導体線の両側に接続用グランド導
体を形成し、接続用グランド導体とグランド層を貫通導
体で接続し、その信号導体線の線幅を高周波伝送線路の
線幅よりも特定の範囲で狭くするとともに、高周波伝送
線路の接続部における信号伝送方向に垂直な断面のイン
ピーダンスを高周波伝送線路の信号伝送方向に垂直な断
面のインピーダンスより大きくすることにより、周波数
３０ＧＨｚ以上の信号を伝送させる場合においても、実
際の高周波信号に対する接続部のインピーダンスと高周
波伝送線路のインピーダンスとを整合させることがで
き、外部回路との接続部における高周波信号の伝送損失
を低減できる。
【図１】本発明の高周波用配線基板の一例を説明するた
めのもので、（ａ）誘電体基板表面の接続端子部付近の
平面図および（ｂ）その概略断面図である。
めのもので、（ａ）誘電体基板表面の接続端子部付近の
平面図および（ｂ）その概略断面図である。
【図２】（ａ）（ｂ）（ｃ）は、いずれも本発明の配線
基板の好適例におけるグランド層のパターンを示す図で
ある。
基板の好適例におけるグランド層のパターンを示す図で
ある。
【図３】本発明の高周波用配線基板の一例としてパッケ
ージの接続構造の一例を説明するための概略断面図であ
る。
ージの接続構造の一例を説明するための概略断面図であ
る。
【図４】図３のパッケージにおける（ａ）誘電体基板表
面の平面図、（ｂ）グランド層のパターン図、（ｃ）誘
電体基板裏面の平面図を示す。
面の平面図、（ｂ）グランド層のパターン図、（ｃ）誘
電体基板裏面の平面図を示す。
【図５】パッケージを実装する外部回路基板の構造を説
明するための（ａ）平面図、（ｂ）グランド層のパター
ン図および（ｃ）他の外部回路基板の平面図を示す。
明するための（ａ）平面図、（ｂ）グランド層のパター
ン図および（ｃ）他の外部回路基板の平面図を示す。
【図６】評価用配線基板の構造を説明するための（ａ）
実装面側表面の平面図、（ｂ）グランド層のパターン図
を示す。
実装面側表面の平面図、（ｂ）グランド層のパターン図
を示す。
【図７】従来のメタルパッケージの構造を説明するため
の（ａ）平面図、（ｂ）断面図を示す。
の（ａ）平面図、（ｂ）断面図を示す。
【図８】従来の表面実装型高周波用パッケージの構造を
説明するための概略断面図である。
説明するための概略断面図である。
【図９】図８のパッケージの（ａ）グランド層のパター
ン図、（ｂ）誘電体基板実装面側表面の平面図、（ｃ）
パッケージを実装する外部回路基板の平面図である。
ン図、（ｂ）誘電体基板実装面側表面の平面図、（ｃ）
パッケージを実装する外部回路基板の平面図である。
１ 誘電体基板 ２ 信号導体線 ３ グランド層 ４ 接続用グランド導体 ５ 貫通導体 ６ 非グランド領域 Ｘ 高周波伝送線路 Ｙ 接続端子部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 1/11 Ｎ Ｆターム(参考） 5E317 AA04 AA24 BB01 BB11 GG11 5E338 AA02 AA03 BB13 BB25 CC02 CC06 CD01 EE11 EE14 5J011 DA12
Claims (7)
- 【請求項１】誘電体基板と、該誘電体基板表面に形成さ
れた信号導体線と、前記信号導体線と平行して前記誘電
体基板の内部又は裏面に形成されたグランド層から形成
される高周波伝送線路を具備するとともに、該高周波伝
送線路の終端部に他の高周波回路と接続するための接続
端子部を形成してなる高周波用配線基板であって、 前記接続端子部における前記信号導体線両側の前記誘電
体基板表面に一対の接続用グランド導体を形成し、該一
対の接続用グランド導体を前記誘電体基板を貫通して形
成された一対の貫通導体によってそれぞれ前記グランド
層と接続するとともに、 前記接続端子部における信号導体線の線幅をＷ1 、前記
高周波伝送線路の信号導体線の線幅をＷ0 とした時、
０．４Ｗ0 ≦Ｗ1 ≦０．８Ｗ0 を満足し、且つ前記接続
端子部のインピーダンスをＺ1 、前記高周波伝送線路の
インピーダンスをＺ0 とした時、１．４Ｚ0 ≦Ｚ1 ≦
１．８Ｚ0 の関係を満足することを特徴とする高周波用
配線基板。 - 【請求項２】前記グランド層における少なくとも前記一
対の貫通導体間に位置し、かつ前記信号導体線と対向す
る領域に非グランド領域を設けたことを特徴とする請求
項１記載の高周波用配線基板。 - 【請求項３】前記接続端子部が、ロウ材を介して他の高
周波回路と接続される請求項１又は請求項２記載の高周
波用配線基板。 - 【請求項４】前記高周波伝送線路に、３０ＧＨｚ以上の
周波数の信号が伝送される請求項１乃至３のいずれか記
載の高周波用配線基板。 - 【請求項５】誘電体基板と、該誘電体基板表面に形成さ
れた信号導体線と、前記信号導体線と平行して前記誘電
体基板の内部又は裏面に形成されたグランド層とを有
し、３０ＧＨｚ以上の高周波信号が伝送される高周波伝
送線路を具備するとともに、該高周波伝送線路の終端部
に他の高周波回路を接続するための接続端子部を形成し
てなる２つの高周波用配線基板を具備し、該２つの高周
波用配線基板とを接続する構造であって、 前記２つの高周波用配線基板の前記接続端子部における
前記信号導体線両側の前記誘電体基板表面に一対の接続
用グランド導体を形成し、該一対の接続用グランド導体
を前記誘電体基板を貫通して形成された一対の貫通導体
によってそれぞれ前記グランド層と接続するとともに、 前記接続端子部における信号導体線の線幅をＷ1 、前記
高周波伝送線路の信号導体線の線幅をＷ0 とした時、
０．４Ｗ0 ≦Ｗ1 ≦０．８Ｗ0 を満足し、且つ前記接続
端子部のインピーダンスをＺ1 、前記高周波伝送線路の
インピーダンスをＺ0 とした時、１．４Ｚ0 ≦Ｚ1 ≦
１．８Ｚ0 の関係を満足してなり、 前記２つの高周波用配線基板における信号導体線同士お
よび一対の接続用グランド導体同士をそれぞれロウ材を
介して接続したことを特徴とする高周波用配線基板の接
続構造。 - 【請求項６】前記２つの高周波用配線基板における前記
接続端子部の前記グランド層において、少なくとも前記
一対の貫通導体間に位置し、かつ前記信号導体線と対向
する領域を非グランド領域としたことを特徴とする請求
項５記載の高周波用配線基板の接続構造。 - 【請求項７】前記高周波伝送線路に、３０ＧＨｚ以上の
周波数の信号が伝送される請求項５又は請求項６記載の
高周波用配線基板の接続構造。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22795999A JP3619396B2 (ja) | 1999-08-11 | 1999-08-11 | 高周波用配線基板および接続構造 |
| EP00117130A EP1081989B1 (en) | 1999-08-11 | 2000-08-10 | High frequency wiring board and its connecting structure |
| DE60035553T DE60035553T2 (de) | 1999-08-11 | 2000-08-10 | Hochfrequenzschaltungsplatte und seine Verbindungsstruktur |
| US09/636,054 US6501352B1 (en) | 1999-08-11 | 2000-08-10 | High frequency wiring board and its connecting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22795999A JP3619396B2 (ja) | 1999-08-11 | 1999-08-11 | 高周波用配線基板および接続構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053511A true JP2001053511A (ja) | 2001-02-23 |
| JP3619396B2 JP3619396B2 (ja) | 2005-02-09 |
Family
ID=16868949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22795999A Expired - Fee Related JP3619396B2 (ja) | 1999-08-11 | 1999-08-11 | 高周波用配線基板および接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3619396B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030084511A (ko) * | 2002-04-27 | 2003-11-01 | 삼성전자주식회사 | 타이 바의 부하효과를 보상하는 수단을 구비한 반도체메모리 모듈 |
| JP2008141406A (ja) * | 2006-11-30 | 2008-06-19 | Kyocera Corp | 実装用基板、送信器、受信器、送受信器およびレーダ装置 |
| JP2010177364A (ja) * | 2009-01-28 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体パッケージおよびその実装方法 |
| JP2012182173A (ja) * | 2011-02-28 | 2012-09-20 | Mitsubishi Electric Corp | プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置 |
| JP2014049877A (ja) * | 2012-08-30 | 2014-03-17 | Mitsubishi Electric Corp | プリント配線板 |
| JP2015165646A (ja) * | 2014-02-28 | 2015-09-17 | 富士通株式会社 | ビアを有する回路及び関連方法 |
| JP2017028707A (ja) * | 2014-02-04 | 2017-02-02 | 株式会社村田製作所 | 高周波信号伝送線路及び電子機器 |
-
1999
- 1999-08-11 JP JP22795999A patent/JP3619396B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030084511A (ko) * | 2002-04-27 | 2003-11-01 | 삼성전자주식회사 | 타이 바의 부하효과를 보상하는 수단을 구비한 반도체메모리 모듈 |
| JP2008141406A (ja) * | 2006-11-30 | 2008-06-19 | Kyocera Corp | 実装用基板、送信器、受信器、送受信器およびレーダ装置 |
| JP4745943B2 (ja) * | 2006-11-30 | 2011-08-10 | 京セラ株式会社 | 電子回路、送信器、受信器、送受信器 |
| JP2010177364A (ja) * | 2009-01-28 | 2010-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 半導体パッケージおよびその実装方法 |
| JP2012182173A (ja) * | 2011-02-28 | 2012-09-20 | Mitsubishi Electric Corp | プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置 |
| JP2014049877A (ja) * | 2012-08-30 | 2014-03-17 | Mitsubishi Electric Corp | プリント配線板 |
| JP2017028707A (ja) * | 2014-02-04 | 2017-02-02 | 株式会社村田製作所 | 高周波信号伝送線路及び電子機器 |
| JP6090480B2 (ja) * | 2014-02-04 | 2017-03-08 | 株式会社村田製作所 | 高周波信号伝送線路及び電子機器 |
| US10044086B2 (en) | 2014-02-04 | 2018-08-07 | Murata Manufacturing Co., Ltd. | High-frequency signal transmission line and electronic device |
| JP2015165646A (ja) * | 2014-02-28 | 2015-09-17 | 富士通株式会社 | ビアを有する回路及び関連方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3619396B2 (ja) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7545329B2 (en) | Apparatus and methods for constructing and packaging printed antenna devices | |
| EP1304762B1 (en) | Transmission line to waveguide transition structures | |
| EP0939451A1 (en) | Slot antenna | |
| EP0883328A1 (en) | Circuit board comprising a high frequency transmission line | |
| JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| EP1081989B1 (en) | High frequency wiring board and its connecting structure | |
| JPWO2004075336A1 (ja) | 高周波回路 | |
| JP3619396B2 (ja) | 高周波用配線基板および接続構造 | |
| EP1585184B1 (en) | Direct current cut structure | |
| JP3786545B2 (ja) | 配線基板とその接続構造 | |
| JP3631667B2 (ja) | 配線基板およびその導波管との接続構造 | |
| JP2002289737A (ja) | 配線基板およびそれを用いた配線基板モジュール | |
| JP2002252505A (ja) | 高周波用配線基板 | |
| JP3638479B2 (ja) | 高周波用配線基板およびその接続構造 | |
| JPH08162812A (ja) | 高周波結合器 | |
| JP3619398B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3008939B1 (ja) | 高周波回路基板 | |
| JP3046287B1 (ja) | 接続端子構造 | |
| JP3347640B2 (ja) | 高周波用伝送線路 | |
| JPH10256801A (ja) | マイクロ波回路 | |
| JP3140385B2 (ja) | 高周波用半導体装置 | |
| JP3158031B2 (ja) | マイクロストリップ線路の結合構造 | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3681950B2 (ja) | 配線基板およびその導波管との接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |