JP2014049877A - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP2014049877A JP2014049877A JP2012190044A JP2012190044A JP2014049877A JP 2014049877 A JP2014049877 A JP 2014049877A JP 2012190044 A JP2012190044 A JP 2012190044A JP 2012190044 A JP2012190044 A JP 2012190044A JP 2014049877 A JP2014049877 A JP 2014049877A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- printed wiring
- wiring board
- microstrip line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 179
- 239000002344 surface layer Substances 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 238000004904 shortening Methods 0.000 abstract description 2
- 230000000452 restraining effect Effects 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000005672 electromagnetic field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】信号導体及びリファレンスグランド導体が同一の表層に形成され、同軸コネクタと接続するコプレーナ線路と、信号導体が表層に形成され、リファレンスグランド導体が表層と異なる他の層に形成されると共に、コプレーナ線路と集積回路を接続するマイクロストリップ線路と、コプレーナ線路の信号導体の両側に近接して形成され、コプレーナ線路のリファレンスグランド導体におけるマイクロストリップ線路方向への終端領域とマイクロストリップ線路のリファレンスグランド導体におけるコプレーナ線路方向への終端領域を接続する第1のグランドスルーホールと、マイクロストリップ線路の信号導体に接続される集積回路の信号端子の両側に配置された集積回路のグランド端子のランドとマイクロストリップ線路のリファレンスグランド導体を接続する第2のグランドスルーホールとを備えた。
【選択図】図1
Description
図15は同軸コネクタの一般的な構造を示す図である。
図15に示す同軸コネクタ2の例では、同軸ケーブル接続部210と、同軸線路部220と、プリント配線板接続部230とを備え、同軸線路部220は、断面円形の内導体221と、内導体221の外周側に間隔を隔てて配置された外導体222と、内導体221と外導体222との間に設けられた特性インピーダンス整合用の内部誘電体層223とを備える。プリント配線板接続部230では、内導体221に接続された導体がプリント配線板の信号導体に接続できるよう断面円形状の信号端子231と、外導体222に接続された導体がプリント配線板のリファレンスグランド導体に接続できる断面方形状の同軸コネクタグランド端子232が備えられている。
図16(a)に示すプリント配線板上に構成されるマイクロストリップ線路300は、表層の信号導体301と内層のグランドとして機能するリファレンスグランド導体302aの間に誘電体330を配置した構造であり、信号導体301の幅が広いほどマイクロストリップ線路300の特性インピーダンスは小さい特性を持つ。図16(a)のような内層のリファレンスグランド導体302aの他に、信号導体301と同じ表層にグランド導体302bが付加された構造をグランド付きマイクロストリップ線路と呼ぶ(図16(b))。
すなわち、特性インピーダンスZは、高周波においては、Z=√(L/C)となるが、ここで信号導体とグランド導体間距離が大きくなり、静電容量Cが小さくなっても信号導体幅を大きくすることでインダクタンスLも小さくなり、この微調整を行うことで特性インピーダンスを保つことができる。
図17(a)は上面図を示し、図17(b)は斜視図を示す。
図18は、プリント配線板のグランド付きマイクロストリップ線路における信号電流とリターン電流の模式図である。
図18(a)はプリント配線板の表層面を示し、図18(b)はプリント配線板の内層面を示す。
図17に示すグランド付きマイクロストリップ線路においては、図18に示すように、信号電流100は信号導体を流れ、信号電流100に対応したリターン電流101はリファレンスグランド導体の最も信号電流100に近い部分を主に流れる。リターン電流101は同軸コネクタ2が実装される側のプリント配線板端部に到達すると、最も信号導体と同軸コネクタ2に近いプリント配線板のグランドスルーホールを経由して同軸コネクタ2の外導体へと伝搬する。
図19は上記特許文献1〜3の構造を説明する同軸コネクタとプリント配線板の上面図および斜視図である。
図19(a)は上面図、図19(b)は斜視図、図19(c)は図19(b)の同軸コネクタを接続しない状態でプリント配線板の向きを逆にした斜視図を示す。
図20は上記特許文献1〜3の構造を説明するプリント配線板の断面図である。
図20(a)はプリント配線板の表層面を示し、図20(b)はプリント配線板の内層面を示す。
特許文献1〜3では、図19に示すような、プリント配線板の端部に端面スルーホール110や端面めっき(図示せず)を設けた構造としている。これによって、図20に示すとおり、リターン電流101は、プリント配線板の同軸コネクタ2と接触が可能な箇所に設けられた端面スルーホール110を経由して、同軸コネクタ2の外導体に流れる。この結果、プリント配線板の端面スルーホール110や端面めっきがない場合に比べて、リターン電流101の経路が短くなり、高周波特性が良好な構成とすることができる。
実施の形態1.
図1は、この発明の実施の形態1に係るプリント配線板の概略上面図である。図2は、この発明の実施の形態1に係るプリント配線板に同軸コネクタ及びLSI(Large Scale Integration、集積回路)を実装した概略上面図である。図3は、図2で示したプリント配線板の斜視図である。図4は、図2で示したプリント配線板の概略断面図である。なおプリント配線板は、導体表面を保護するソルダレジスト、信号層、電源層及びグランド層からなる多層プリント配線板であるが、構成の理解を容易にするため、図4では同軸コネクタ中心を切断面とした断面図を示している。図5は、この発明の実施の形態1に係るプリント配線板の内層面を示している。
以下、実施の形態1によるプリント配線板の構成を、図1〜図5を用いて詳細に説明する。
グランドスルーホール6aは、コプレーナ線路310の信号導体311の両側に近接して形成され、コプレーナ線路310のリファレンスグランド導体312におけるマイクロストリップ線路300方向への終端領域とマイクロストリップ線路300のリファレンスグランド導体302aにおけるコプレーナ線路310方向への終端領域を接続する。
例えば、グランドスルーホール6aのランド径(グランドスルーホール6aは、ドリルやレーザで穴穿け後金属を電気めっきすることにより形成されるが、ドリルなどで穴穿けの際、ランドから外れると通電せず電気めっきができないことから、通常ランドを形成しその内に穴を収める必要がある)を0.5mmとした場合、リファレンスグランド導体端から0.25mmの位置、つまりグランドスルーホール6aのランドの半径と同じ距離に、グランドスルーホール6aの中心がある場合の距離を言う。
上述のように、グランドスルーホール6aを、コプレーナ線路310の信号導体311の両側に近接する位置で、コプレーナ線路310のリファレンスグランド導体312におけるマイクロストリップ線路300方向への終端領域とマイクロストリップ線路300のリファレンスグランド導体302aにおけるコプレーナ線路310方向への終端領域を接続するように配置し、グランドスルーホール6bを、マイクロストリップ線路300の信号導体301に接続されるLSI信号端子用ランド9aの両側に配置されたLSIグランド端子用ランド9bとマイクロストリップ線路300のリファレンスグランド導体302aを接続するように配置している。このような配置によって、図6,図7に示すとおり、高周波信号である信号電流100のリターン電流101を、図15に示す同軸コネクタ2内の同軸線路部220の内導体221部分から、同軸コネクタグランド端子接続用ランド8b、コプレーナ線路310のリファレンスグランド導体312、グランドスルーホール6a、マイクロストリップ線路300のリファレンスグランド導体302a、グランドスルーホール6b、LSI3のグランド端子用ランド9bの短い経路で、LSI3まで通すことが可能となる。
この場合、同軸コネクタグランド端子用ランド8bとマイクロストリップ線路のリファレンスグランド導体における共振により、30GHzで通過特性の劣化がみられ、広帯域が必要となる高周波デジタル信号においては使用することが難しい結果となった。この共振はグランドスルーホールの数を増やすことと、その配置の仕方によって高い周波数に移動させることができるが、プリント配線板の製造上、グランドスルーホールを限りなく多くできない点と、更に高い周波帯域を含めると根本的な解決手段とはならない。
図10は、この発明の実施の形態2に係るプリント配線板の表層面を示す図である。
図11,12は、この発明の実施の形態2に係るプリント配線板の内層面を示す図である。
図13は、この発明の実施の形態2に係るプリント配線板のリターン電流の密度分布を示す図である。
この発明の実施の形態2に係るプリント配線板1について、図10〜13を用いて説明する。
LSI3を搭載したプリント配線板1を高周波で動作させる際には、他の部品ランドとして、LSI3で使用するバイアスを調整するためのACカップリングコンデンサやバイアスティー用の高周波対応インダクタが必要となる場合がある。従来技術では、ACカップリングコンデンサやインダクタを実装するためのパッドはマイクロストリップ線路の信号導体よりも大きく、マイクロストリップ線路やグランド付きマイクロストリップ線路において容量成分となり、高周波において伝送特性を悪くする要因となる。
図14は、この発明の実施の形態3に係るプリント配線板の上面図とその拡大図である。
図14(a)は、インダクタ4を実装したプリント配線板1の上面図および拡大図である。
コプレーナ線路310に例えばインダクタ信号端子接続用ランド4aをコプレーナ線路310の信号導体311に配置し、インダクタ電源端子接続用ランド4bを電源配線導体に配置した構成とする。このときコプレーナ線路310の信号導体311の幅は、インダクタ信号端子接続用ランド4aの幅と同程度の大きさとする。つまり、コプレーナ線路310の信号導体311の導体幅内に電子部品を搭載するためのランドが形成されている。
コプレーナ線路310に、例えばコンデンサ接続用ランド5aを配置し、コンデンサ接続用ランド5aと同程度に導体幅を合わせることによって、つまり、コプレーナ線路310の信号導体311の導体幅内に電子部品を搭載するためのランドを形成することによって、図14(a)の場合同様、特性インピーダンスを一定に保つことができ高周波特性が確保できる。
Claims (7)
- 同軸コネクタと集積回路を搭載するためのプリント配線板において、
信号導体及びリファレンスグランド導体が同一の表層に形成され、前記同軸コネクタと接続するコプレーナ線路と、
信号導体が前記表層に形成され、リファレンスグランド導体が前記表層と異なる他の層に形成されると共に、前記コプレーナ線路と前記集積回路を接続するマイクロストリップ線路と、
前記コプレーナ線路の信号導体の両側に近接して形成され、前記コプレーナ線路のリファレンスグランド導体における前記マイクロストリップ線路方向への終端領域と前記マイクロストリップ線路のリファレンスグランド導体における前記コプレーナ線路方向への終端領域を接続する第1のグランドスルーホールと、
前記マイクロストリップ線路の信号導体に接続される前記集積回路の信号端子の両側に配置された前記集積回路のグランド端子のランドと前記マイクロストリップ線路のリファレンスグランド導体を接続する第2のグランドスルーホール
とを備えたことを特徴とするプリント配線板。 - 前記同軸コネクタと前記コプレーナ線路の接続部と、前記コプレーナ線路と前記マイクロストリップ線路の接続部に、特性インピーダンスの整合を行うインピーダンス調整部をそれぞれ備えたことを特徴とする請求項1記載のプリント配線板。
- 前記マイクロストリップ線路のリファレンスグランド導体の導体幅を、前記第1のグランドスルーホールに向かって徐々に狭めることにより前記マイクロストリップ線路のリファレンスグランド導体に前記第1のグランドスルーホールに向かう傾斜部を備えたことを特徴とする請求項1記載のプリント配線板。
- 前記マイクロストリップ線路のリファレンスグランド導体の傾斜部の頂点に、前記第1のグランドスルーホールの周囲に沿った切り欠き部を備えたことを特徴とする請求項3記載のプリント配線板。
- 前記コプレーナ線路の信号導体の導体幅内に電子部品を搭載するためのランドが形成されていることを特徴とする請求項1記載のプリント配線板。
- 前記マイクロストリップ線路の信号導体と同一の表層に、グランド導体が形成されていることを特徴とする請求項1記載のプリント配線板。
- 同軸コネクタを搭載するためのプリント配線板において、
信号導体及びリファレンスグランド導体が同一の表層に形成され、前記同軸コネクタと接続するコプレーナ線路と、
信号導体が前記表層に形成され、リファレンスグランド導体が前記表層と異なる他の層に形成されると共に、前記コプレーナ線路に接続するマイクロストリップ線路と、
前記コプレーナ線路の信号導体の両側に近接して形成され、前記コプレーナ線路のリファレンスグランド導体における前記マイクロストリップ線路方向への終端領域と前記マイクロストリップ線路のリファレンスグランド導体における前記コプレーナ線路方向への終端領域を接続するグランドスルーホール
とを備えたことを特徴とするプリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012190044A JP5950764B2 (ja) | 2012-08-30 | 2012-08-30 | プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012190044A JP5950764B2 (ja) | 2012-08-30 | 2012-08-30 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014049877A true JP2014049877A (ja) | 2014-03-17 |
JP5950764B2 JP5950764B2 (ja) | 2016-07-13 |
Family
ID=50609147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012190044A Active JP5950764B2 (ja) | 2012-08-30 | 2012-08-30 | プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5950764B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107333385A (zh) * | 2017-07-02 | 2017-11-07 | 中国航空工业集团公司雷华电子技术研究所 | 一种微波多层板端口及其处理方法 |
WO2020261790A1 (ja) * | 2019-06-24 | 2020-12-30 | 日立オートモティブシステムズ株式会社 | 信号伝送回路、電子制御装置 |
CN113179575A (zh) * | 2021-03-23 | 2021-07-27 | 安捷利(番禺)电子实业有限公司 | 一种电路板 |
JP2022551884A (ja) * | 2019-10-09 | 2022-12-14 | ウルフスピード インコーポレイテッド | 半導体デバイスの信頼性を高めるためのシステムおよびプロセス |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
JP2000068715A (ja) * | 1998-08-20 | 2000-03-03 | Murata Mfg Co Ltd | マイクロストリップ線路とコプレーナ線路の変換器およびそれを用いたパッケージ基板 |
JP2001053511A (ja) * | 1999-08-11 | 2001-02-23 | Kyocera Corp | 高周波用配線基板および接続構造 |
JP2004135227A (ja) * | 2002-10-15 | 2004-04-30 | Sumitomo Metal Electronics Devices Inc | 高周波用伝送線路基板 |
JP2004241924A (ja) * | 2003-02-04 | 2004-08-26 | Sumitomo Electric Ind Ltd | 交流結合回路 |
JP2005536144A (ja) * | 2002-08-14 | 2005-11-24 | レッドクローバー ネットワークス,インコーポレイテッド | 一致した伝送線路相互接続装置 |
-
2012
- 2012-08-30 JP JP2012190044A patent/JP5950764B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10308478A (ja) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | 半導体モジュール |
JP2000068715A (ja) * | 1998-08-20 | 2000-03-03 | Murata Mfg Co Ltd | マイクロストリップ線路とコプレーナ線路の変換器およびそれを用いたパッケージ基板 |
JP2001053511A (ja) * | 1999-08-11 | 2001-02-23 | Kyocera Corp | 高周波用配線基板および接続構造 |
JP2005536144A (ja) * | 2002-08-14 | 2005-11-24 | レッドクローバー ネットワークス,インコーポレイテッド | 一致した伝送線路相互接続装置 |
JP2004135227A (ja) * | 2002-10-15 | 2004-04-30 | Sumitomo Metal Electronics Devices Inc | 高周波用伝送線路基板 |
JP2004241924A (ja) * | 2003-02-04 | 2004-08-26 | Sumitomo Electric Ind Ltd | 交流結合回路 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107333385A (zh) * | 2017-07-02 | 2017-11-07 | 中国航空工业集团公司雷华电子技术研究所 | 一种微波多层板端口及其处理方法 |
CN107333385B (zh) * | 2017-07-02 | 2019-06-21 | 中国航空工业集团公司雷华电子技术研究所 | 一种微波多层板端口及其处理方法 |
WO2020261790A1 (ja) * | 2019-06-24 | 2020-12-30 | 日立オートモティブシステムズ株式会社 | 信号伝送回路、電子制御装置 |
JP2021002786A (ja) * | 2019-06-24 | 2021-01-07 | 日立オートモティブシステムズ株式会社 | 信号伝送回路、電子制御装置 |
JP7133516B2 (ja) | 2019-06-24 | 2022-09-08 | 日立Astemo株式会社 | 信号伝送回路、電子制御装置 |
US20220354006A1 (en) * | 2019-06-24 | 2022-11-03 | Hitachi Astemo, Ltd. | Signal transmission circuit and electronic control device |
JP2022551884A (ja) * | 2019-10-09 | 2022-12-14 | ウルフスピード インコーポレイテッド | 半導体デバイスの信頼性を高めるためのシステムおよびプロセス |
JP7392130B2 (ja) | 2019-10-09 | 2023-12-05 | ウルフスピード インコーポレイテッド | 半導体デバイスの信頼性を高めるためのシステムおよびプロセス |
CN113179575A (zh) * | 2021-03-23 | 2021-07-27 | 安捷利(番禺)电子实业有限公司 | 一种电路板 |
CN113179575B (zh) * | 2021-03-23 | 2023-12-29 | 安捷利(番禺)电子实业有限公司 | 一种电路板 |
Also Published As
Publication number | Publication date |
---|---|
JP5950764B2 (ja) | 2016-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10251258B2 (en) | Dielectric waveguide core between ground planes secured in a channel | |
US8437583B2 (en) | Optical module | |
US20130265733A1 (en) | Interchip communication using an embedded dielectric waveguide | |
US10276519B2 (en) | Package substrate differential impedance optimization for 25 to 60 Gbps and beyond | |
US20130265734A1 (en) | Interchip communication using embedded dielectric and metal waveguides | |
US10904997B2 (en) | Printed circuit board, optical module, and optical transmission equipment | |
JP2006245291A (ja) | 伝送線路及び配線形成方法 | |
WO2015133454A1 (ja) | アンテナモジュール、及び、その実装方法 | |
US11490504B2 (en) | High-speed trace breakout methods and systems | |
JP5950764B2 (ja) | プリント配線板 | |
US10524351B2 (en) | Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material | |
US20140022030A1 (en) | Signal transmission circuit and signal transmission cell thereof | |
US20240021970A1 (en) | Printed circuit boards and methods for manufacturing thereof for RF connectivity between electro-optic phase modulator and Digital Signal Processor | |
US10410984B1 (en) | Package substrate differential impedance optimization for 25 to 60 GBPS and beyond | |
JP5609451B2 (ja) | コネクタ、光伝送装置およびコネクタ接続方法 | |
US20240164018A1 (en) | Non-uniform surface mount pads | |
US8585432B2 (en) | Connector and optical transmission apparatus | |
JP5686630B2 (ja) | プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置 | |
US7196906B1 (en) | Circuit board having segments with different signal speed characteristics | |
CN113721330A (zh) | 一种高速激光器组件及光模块 | |
CN217183298U (zh) | 一种光模块及激光组件 | |
US11477890B2 (en) | Plated pads and leads for surface mount technology connections | |
US9537197B2 (en) | Transmission line implementation in wafer-level packaging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160607 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5950764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |